KR101975940B1 - 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법 - Google Patents

나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법 Download PDF

Info

Publication number
KR101975940B1
KR101975940B1 KR1020150032259A KR20150032259A KR101975940B1 KR 101975940 B1 KR101975940 B1 KR 101975940B1 KR 1020150032259 A KR1020150032259 A KR 1020150032259A KR 20150032259 A KR20150032259 A KR 20150032259A KR 101975940 B1 KR101975940 B1 KR 101975940B1
Authority
KR
South Korea
Prior art keywords
substrate
metal catalyst
thin film
stamp
catalyst thin
Prior art date
Application number
KR1020150032259A
Other languages
English (en)
Other versions
KR20160108890A (ko
Inventor
유경식
신주현
권경목
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020150032259A priority Critical patent/KR101975940B1/ko
Publication of KR20160108890A publication Critical patent/KR20160108890A/ko
Application granted granted Critical
Publication of KR101975940B1 publication Critical patent/KR101975940B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009Forming specific nanostructures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009Forming specific nanostructures
    • B82B3/0038Manufacturing processes for forming specific nanostructures not provided for in groups B82B3/0014 - B82B3/0033
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Catalysts (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법 에 관한 것으로, 보다 상세하게는 금속 촉매 식각 방법과 나노임프린트 리소그래피 기술을 접목하여 더 미세한 채널을 형성할 수 있는 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법에 관한 것이다. 본 발명은 하나 이상의 금속 촉매 박막이 일면에 구비된 베이스부를 포함하는 스탬프를 기판에 밀착시켜, 상기 베이스부와 상기 기판 사이에 상기 금속 촉매 박막이 끼여있는 샌드위치를 형성하는 단계와 상기 샌드위치를 기판 식각용액에 침지하여, 상기 금속 촉매 박막의 가장자리에 유발된 식각 현상에 의해 상기 기판에 나노 채널을 형성시키는 단계를 포함할 수 있다.

Description

나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법{Nanostructure fabrication method and method of making the stamp used for nanostructure fabrication }
본 발명은 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법에 관한 것으로, 상세하게는 금속 촉매 식각 방법과 나노임프린트 리소그래피 기술을 접목하여 더 미세한 채널을 형성할 수 있는 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법에 관한 것이다.
본 발명은 수십 나노미터 이하의 채널을 제조할 수 있도록 금속 촉매 식각 방법과 나노임프린트 리소그래피 기술을 접목한 것으로 나노 임프린트 리소그래피 기술과 관련된다.
나노임프린트 리소그래피 기술은 나노 구조물(nanostructure)이 각인된 스탬프(stamp)를 기판 위에 코팅된 고분자 소재의 레지스트(resist) 표면에 가압하여 나노 구조물을 반복적으로 전사하는 기술이다.
나노임프린트 공정은 비교적 간단하게 이루어질 수 있고, 스탬프는 반복해서 사용할 수 있다. 따라서 나노임프린트 기술은 경제적이고도 효율적으로 미세 패턴을 구현할 수 있는 차세대 리소그래피(lithograph) 기술로 주목받고 있다.
그런데 스탬프의 패턴(요철부) 사이즈가 수십 나노미터(nm) 이하로 미세화됨에 따라, 레지스트에 전사하는 공정이 용이하지 않고 더 나아가 패턴 사이즈를 더 미세화 시키는 것은 한계에 이르렀다.
나노임프린트 리소그래피 기술의 대안으로 FIB(Focused Ion Beam) 밀링기술, KOH가 포함된 식각용액을 사용하는 이방성 식각기술 등이 시도되고 있다. 그러나, FIB 밀링기술은 순차적 공정으로서 하나의 웨이퍼에 집적되는 소자의 수가 증가함에 따라 공정비용과 시간이 함께 증가하는 단점이 있고, KOH가 포함된 식각용액을 사용하는 이방성 식각기술은 원모양의 나노 채널을 제작할 수 없는 문제가 존재한다.
따라서, 제조하고자 하는 나노 구조물이 수십 나노미터(nm) 이하로 미세해지는 경우에도 나노임프린트 리소그래피 기술을 사용할 수 있도록 나노임프린트 공정 및 스탬프를 개선하는 기술이 요구되고 있다.
대한민국 공개특허 제2013-0020425호는 스탬프 패턴 돌출부의 단부를 오목한 형상으로 제조하여 임프린트 후 식각공정 특성을 향상시키는 기술에 관한 것이다.
다만, 이러한 방법은 직접적으로 패턴 사이즈를 미세화하지는 못하였다.
1. 대한민국 공개특허 제2013-0020425호
이에 본 발명은 금속 촉매 식각 방법과 나노임프린트 리소그래피 기술을 접목함으로써, 더 미세한 채널을 형성할 수 있는 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적들은 이하의 실시예에 대한 설명을 통해 쉽게 이해될 수 있을 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따른 나노 구조물 제조 방법은 하나 이상의 금속 촉매 박막이 일면에 구비된 베이스부를 포함하는 나노 구조물 제조용 스탬프를 기판에 밀착시켜, 상기 베이스부와 상기 기판 사이에 상기 금속 촉매 박막이 끼여있는 샌드위치 형태의 결합체를 형성하는 단계; 상기 샌드위치 형태의 결합체를 기판 식각용액에 침지하여, 상기 금속 촉매 박막의 가장자리에 유발된 식각 현상에 의해 상기 기판에 상기 금속 촉매 박막 가장자리의 경계선을 따라 나노 채널을 형성시키는 단계;를 포함할 수 있다.
그리고, 상기 베이스부는 적어도 하나의 돌출부를 가진 요철부를 포함하며, 상기 돌출부의 단부에 상기 금속 촉매 박막이 구비되고, 상기 돌출부의 평면도는 형성시키고자 하는 상기 나노 채널의 패턴일 수 있다.
또한, 상기 요철부의 깊이는 15μm~30μm일 수 있다.
또한, 상기 금속 촉매 박막과 상기 베이스부 사이에 접착제층(Adhesive Layer)이 구비될 수 있다.
또한, 상기 접착제층은 티타늄, 크롬, 니켈 및 이들이 포함된 혼합물로부터 선택될 수 있다.
또한, 상기 접착제층은 두께가 3nm~7 nm일 수 있다.
여기서 다음 단계로 상기 샌드위치에서 상기 스탬프를 분리하고, 상기 기판에 잔존하는 금속 촉매를 제거하는 단계를 더 포함할 수 있다.
또한, 상기 금속 촉매 박막은 금, 은, 백금, 철, 니켈, 코발트, 구리, 납, 알루미늄, 팔라듐 및 이들이 포함된 혼합물로부터 선택될 수 있다.
또한, 상기 금속 촉매 박막은 두께가 20nm~50 nm일 수 있다.
또한, 상기 기판은 단결정 반도체 기판, III-V 화합물 반도체 기판, SOI(silicon on insulator) 기판, 게르마늄 기판, 실리콘-게르마늄 기판 중 어느 하나 일 수 있다.
또한, 상기 베이스부는 단결정 반도체 기판, III-V 화합물 반도체 기판, 중합체기판, 유리기판, 금속기판 중 어느 하나일 수 있다.
또한, 상기 기판 식각용액은 불산, 황산, 과산화수소, 질산은, 염화금산칼륨, 염화금산, 염화백금산칼륨, 염화백금산, 제2질산철, 질산니켈, 질산마그네슘, 과황산나트륨, 과망간산칼륨, 중크롬산칼륨이 포함된 혼합용액일 수 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따른 나노 구조물 스탬프 제조방법은 스탬프 기판 상에 마스크 패턴을 형성하는 단계; 상기 스탬프 기판을 스탬프 기판 식각용액으로 식각하여 적어도 하나의 돌출부를 가진 요철부를 포함하는 베이스부를 형성하는 단계; 상기 스탬프 기판의 상기 마스크 패턴을 제거하는 단계; 상기 돌출부의 단부에 금속 촉매 박막을 형성하는 단계를 포함할 수 있다.
게다가 상기 스탬프 기판의 상기 마스크 패턴을 제거하는 단계 와 상기 돌출부의 단부에 금속 촉매 박막을 형성하는 단계의 사이에 상기 스탬프 기판에 접착제층(Adhesive Layer)을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 접착제층은 티타늄, 크롬, 니켈 및 이들이 포함된 혼합물로부터 선택될 수 있다.
또한, 상기 접착제층은 두께가 3nm~7 nm일 수 있다.
여기서, 상기 스탬프 기판은 단결정 반도체 기판, III-V 화합물 반도체 기판, 중합체기판, 유리기판, 금속기판 중 어느 하나인 것을 특징으로 할 수 있다.
그리고, 상기 스탬프 기판 식각용액은 스탬프 기판 식각용액은 불산, 황산, 염산, 질산, 붕산, 인산 및 이들이 포함된 혼합용액 인 것일 수 있다.
또한, 형성된 상기 요철부는 깊이가 15μm~30μm인 것일 수 있다.
또한, 형성된 상기 금속 촉매 박막은 금, 은, 백금, 철, 니켈, 코발트, 구리, 납, 알루미늄, 팔라듐 및 이들이 포함된 혼합물로부터 선택된 것일 수 있다.
또한, 형성된 상기 금속 촉매 박막은 두께가 20nm~50 nm일 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 금속 촉매 식각 방법과 나노임프린트 리소그래피 기술을 접목함으로써, 더 미세한 채널을 형성할 수 있는 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법을 제공할 수 있다.
도 1 a)는 금속 촉매 식각 현상이 확산되는 두 가지 작용양상을 나타낸 도면이다.
도 1 b)는 금속 촉매 식각 현상이 확산되는 작용양상을 스탬프로 통제하는 방법을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 나노 구조물 제조 방법을 나타낸 도면이다.
도 3는 본 발명의 일 실시예에 따른 나노 구조물 제조용 스탬프 제조방법을 나타낸 도면이다.
도 4는 본 발명의 다른 실시예에 따른 나노 구조물 제조용 스탬프 제조방법을 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따라 제조된 나노 채널 단면의 SEM(scanning electron microscopy)사진이다.
도 6은 본 발명의 일 실시예에 따라 제조된 나노 구조물 표면의 SEM(scanning electron microscopy)사진이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하에서 첨부된 도면을 참조하여 본 발명의 나노 구조물 제조 방법을 상세히 설명한다.
본 출원인은 나노임프린트 리소그래피 기술을 사용하여 수십 나노미터(nm) 이하의 나노 구조물을 제조하기 위한 연구를 수행한 결과, 금속 촉매 박막과 식각용액의 접촉 부위를 스탬프로 통제하여 식각이 일어나는 부위를 한정할 수 있음을 발견하고 이를 심화하여 본 발명을 완성하기에 이르렀다.
금속 촉매 식각의 원리를 금속 촉매 박막과 실리콘 기판에 대해서 기술하면 아래와 같다.
금속 촉매 박막이 산화제(H2O2, KMnO4 등) 용액 안에 들어가면 산화제의 환원반응을 촉진시키는 촉매역할을 하게 되는데, 금속 촉매 박막이 덮인 실리콘 기판을 적절한 비율의 불산과 과수 혼합물로 구성된 실리콘 식각용액에 담그게 되면 하기 [반응식 1]과 같은 반응이 금속 촉매 박막 표면에서 일어난다.
[반응식 1]
Figure 112015022664628-pat00001
그리고 이렇게 생성된 자유 정공은 금속 촉매 박막이 덮여있는 실리콘 기판으로 확산된 후 실리콘 기판을 산화시키게 되고 이 산화된 실리콘 기판이 실리콘 기판 식각용액에 포함된 불산에 의해 식각되는 하기 [반응식 2]와 같은 반응이 일어난다.
[반응식 2]
Figure 112015022664628-pat00002
결국 금속 촉매 아래의 실리콘 기판에서의 식각 속도가 금속이 덮여있지 않은 실리콘 기판 부위의 식각 속도보다 빠르게 되고 금속 촉매 박막이 덮인 층이 가라앉게 되는데, 이를 금속 촉매 식각(Metal assisted chemical etching)이라고 한다. 금속 촉매 박막의 촉매반응에 의해 산화된 실리콘 기판 부위가 지속적으로 식각되기 위해서는 산화될 실리콘 원자가 실리콘 식각 용액과 지속적으로 접촉되어야 한다.
도 1 (a)는 실리콘 기판에서 금속 촉매 식각 현상이 진행되는 두 가지 작용 양상을 나타낸 도면이다. 도 1 (a)를 참조하면, 금속 촉매 박막이 실리콘 기판을 덮은 상황에서 실리콘 식각 용액과 산화될 실리콘 원자가 지속적으로 접촉하여 금속 촉매 식각 반응이 진행되는 과정은 두 가지 작용 양상으로 일어날 수 있다. 첫 번째 작용 양상은 도 1 (a)에 모델 1로 표시된 바와 같이 금속과 실리콘의 경계면을 따라 실리콘 식각 용액과 산화될 실리콘 원자가 접촉하는 경우이며, 두 번째 작용 양상은 도 1 (a)에 모델 2로 표시된 바와 같이 산화될 실리콘 원자가 금속을 그대로 통과해서 실리콘 식각 용액과 접촉하는 경우이다.
도 1 (b)는 금속 촉매 식각 현상의 작용양상을 스탬프로 통제하는 방법을 나타낸 도면이다. 도 1 (b)를 참조하면, 실리콘 기판 식각 용액에 반응하지 않는 물질로 구성된 베이스부를 포함하는 스탬프(201)에 금속 촉매 박막(220)으로 패턴을 구비한 후 실리콘 재질의 기판(100)과 밀착시킨 상태에서 식각용액에 침지하면, 도 1 (a)의 모델 2와 같은 작용 양상은 스탬프(201)에 의해 차단되어 금속 촉매 박막(220)이 덮은 층 바로 아래에서는 금속 촉매 식각이 일어나지 않고, 금속 촉매 박막의 가장자리(300) 부근에서만 도 1 (a)의 모델 1과 같은 작용 양상를 통해서 금속 촉매 식각이 일어날 수 있다. 이를 이용하여 금속 촉매 박막의 가장자리(300) 패턴과 같은 나노 채널을 제조할 수 있게 되는데, 제조된 채널의 폭은 금속 촉매 박막 패턴보다 훨씬 미세할 수 있다.
도 2는 본 발명의 일 실시예에 따른 나노 구조물 제조 방법을 나타낸 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 나노 구조물 제조 방법은 우선 도 2 (a)에 도시된 바와 같이 하나 이상의 금속 촉매 박막이 일면에 구비된 베이스부(210)를 포함하는 스탬프(201)를 기판에 밀착시켜, 베이스부(210)와 기판(100) 사이에 금속 촉매 박막(220)이 끼여있는 샌드위치 형태의 결합체를 형성한다. 기판(100)은 단결정 반도체 기판, III-V 화합물 반도체 기판, SOI(silicon on insulator) 기판, 게르마늄 기판, 실리콘-게르마늄 기판 중 선택된 어느 하나인 것을 사용할 수 있다. 이 때 베이스부(210)는 하기의 기판 식각용액에 의해서 식각되지 않는 물질로 이루어진 것으로, 보다 구체적으로는 단결정 반도체 기판, III-V 화합물 반도체 기판, 중합체기판, 유리기판, 금속기판 중 선택된 어느 하나인 것을 사용할 수 있다. 금속 촉매 박막(220)은 금속 촉매 식각 현상을 일으킬 수 있는 것으로, 보다 구체적으로는 금, 은, 백금, 철, 니켈, 코발트, 구리, 납 및 이들이 포함된 혼합물로부터 선택된 것일 수 있다.
한편, 상기 금속 촉매 박막(220)은 두께가 20~50nm인 것이 적정한데, 박막이 너무 두꺼우면 베이스부(210)로부터 떨어져 나갈 가능성이 커지고, 박막의 두께를 얇게 제조하고자 하면 증착 공정에서 패턴을 명확하게 하기 힘들기 때문이다.
다음에 도 2 (b)에 도시한 바와 같이 베이스부(210)와 기판(100) 사이에 금속 촉매 박막(220)이 끼여있는 샌드위치 형태의 결합체를 기판 식각용액에 침지하여, 금속 촉매 박막(220)의 가장자리에 유발된 식각 현상에 의해 기판에 나노 채널(110)을 형성한다. 기판 식각용액은 기판(100)을 식각시키기 적합하도록 것으로 보다 구체적으로는 불산, 황산, 과산화수소, 질산은, 염화금산칼륨, 염화금산, 염화백금산칼륨, 염화백금산, 제2질산철, 질산니켈, 질산마그네슘, 과황산나트륨, 과망간산칼륨, 중크롬산캄륨이 포함된 혼합용액을 선택할 수 있다. 기판 식각용액은 조성, 농도, 식각 온도, 식각 시간 중 어느 하나 이상을 변화시켜 나노 채널의 높이 및 배향을 조절하는 것을 특징으로 할 수 있다. 다만, 기판이 실리콘인 경우에는 불산이 기판 식각용액에 포함되어야 하고, 기판이 III-V 화합물 반도체 기판인 경우에는 황산이 기판 식각용액에 포함되어야 하는 제약이 있을 수 있다. 기판을 실리콘 기판으로 하고, 불산, 과산화수소 및 물을 40 : 3 : 60로 혼합하여 1시간 동안 샌드위치 형태의 결합체를 상온에서 식각한 경우에 250nm 내외의 깊이를 가지는 나노 채널을 형성 할 수 있는 것을 실험을 통해 확인할 수 있었다.
다음, 도 2 (c)에서 도시한 바와 같이 샌드위치 형태의 결합체에서 스탬프(201)를 분리하고, 기판에 잔존하는 금속 촉매를 제거한다. 잔존하는 금속 촉매를 제거한 기판(100)에는 금속 촉매 박막 패턴의 가장자리의 형태로 나노 채널(110) 형성될 수 있다. 금속 촉매를 제거할 때는 해당 금속의 부식액을 사용할 수 있다.
본 발명의 일 실시예에 따른 나노 구조물 제조 방법에 사용되는 스탬프는 단부에 금속 촉매 박막이 구비된 돌출부를 적어도 하나 이상 가진 요철부를 포함하는 베이스부를 포함하는 스탬프일 수 있다. 본 발명의 일 실시예에 따른 나노 채널 제조 방법을 수행함에 있어서 이와 같은 스탬프를 사용하면 요철부를 포함하지 않는 베이스부를 포함한 스탬프에 비해서 적어도 두 가지 장점을 가질 수 있다. 첫 번째 장점은 기판 식각용액에 침지하였을 때 요철로 인하여 기판과 스탬프의 베이스 사이의 공간이 넓어져서 기판 식각 용액의 공급이 증대될 수 있는 것이다. 두 번째 장점은 본 발명의 일 실시예에 따른 나노 구조물 제조 방법으로 연속하여 복수의 기판을 가공하다가 돌출부 단부의 금속 촉매 박막 패턴이 손상된 경우, 금속 촉매 박막 패턴을 복구하는 공정이 쉬워질 수 있는 것이다. 요철부를 포함하지 않는 베이스부를 포함하는 스탬프의 경우에는 금속 촉매 박막 패턴을 복구하기 위해서 마스크 패턴을 형성하는 과정, 금속 촉매 박막을 증착하는 과정 및 마스크를 제거하는 과정을 모두 거쳐야 하므로 처음 스탬프의 베이스부에 금속 촉매 박막 패턴을 형성시키는 경우와 동일한 복잡도를 가질 수 있다. 그러나 단부에 금속 촉매 박막이 구비된 돌출부를 적어도 하나 이상 가진 요철부를 포함하는 베이스부를 포함하는 스탬프의 경우에는 금속 촉매 박막을 증착하는 단일 공정만으로도 상기 돌출부의 단부에 형성된 금속 촉매 박막 패턴이 훼손된 경우 복구할 수 있다. 위와 같은 금속 촉매 박막 증착의 과정에는 금속의 착체 또는 금속의 알콕사이드를 알코올 등의 용매에 용해시킨 후 스탬프 위에 도포하여 건조시켜 형성하거나 열증착, 스퍼터링 등의 금속 증착 방법을 이용할 수 있다.
이와 같이 단부에 금속 촉매 박막이 구비된 돌출부를 적어도 하나 이상 가진 요철부를 포함하는 베이스부를 포함하는 스탬프를 제조함에 있어서, 요철부의 깊이가 얕으면 금속 촉매 박막을 형성하는 요철부의 함몰된 부위가 금속 촉매 박막을 증착하는 과정에서 메워지고, 이로 인하여 단부의 금속 촉매 박막 패턴이 명료하지 않게 될 수 있다. 따라서, 요철부의 깊이는 금속 촉매 박막의 두께 보다 큰 것이 바람직한데, 구체적으로는 15μm~30μm이상일 수 있다.
도 3은 본 발명의 일 실시예에 따른 나노 구조물 제조용 스탬프 제조방법을 나타낸 도면이다.
도 3을 참조하면 본 발명의 일 실시예에 따른 스탬프 제조방법은 우선 도 3 (a)에 도시된 바와 같이 스탬프 기판(200) 상에 마스크 패턴(230)을 형성한다. 스탬프 기판(200)은 스탬프 기판 식각 용액에는 식각이 되지만, 기판 식각 용액에는 식각이 되지 않는 물질로 이루어진 것이 바람직하며, 구체적으로 기판이 실리콘으로 이루어진 경우에는 스탬프 기판은 인화인듐 기판, 중합체 기판으로 이루어질 수 있다. 마스크 패턴 형성에는 다양한 공정 기술이 이용될 수 있는데, 구체적으로는 광학 리소그래피와 나노임프린트 리소그래피 공정이 이용될 수 있고, 마스크 패턴을 위해 사용되는 물질은 포토 레지스트가 사용될 수 있다.
다음에 도 3 (b)에 도시한 바와 같이 스탬프 기판을 스탬프 기판 식각용액으로 식각하여 적어도 하나의 돌출부(212)를 가진 요철부(211)와 이를 포함하는 베이스부(210)를 형성한다. 스탬프 기판 식각용액은 스탬프 기판(200)을 식각시키기 적합한 것으로 보다 구체적으로는 스탬프 기판이 인화인듐인 경우에는 붕산, 인산 및 염산을 포함한 혼합용액을 선택할 수 있다. 스탬프 기판 식각용액은 조성, 농도, 식각 온도, 식각 시간 중 어느 하나 이상을 변화시켜 요철부(211)의 깊이를 조절하는 것을 특징으로 할 수 있다. 요철부(211)의 깊이는 형성될 금속 촉매 박막의 두께 보다 큰 것이 바람직한데, 구체적으로는 15μm~30μm이상일 수 있다. 스탬프 기판(200)을 인화인듐 기판으로 하고, 브롬산, 중크롬산칼륨(0.5M) 및 인산을 1 : 1 : 1로 혼합하여 12분 30초 동안 상온에서 식각한 경우에 15μm~30μm 내외의 깊이를 가지는 요철부를 가지게 할 수 있는 것을 실험을 통해 확인할 수 있었다.
다음, 도 3 (c)에 도시한 바와 같이 스탬프 기판의 마스크 패턴(230)을 제거한다. 마스크 패턴(230)을 제거하는 데에는 다양한 공정 기술이 이용될 수 있는데, 구체적으로는 아세톤 등의 유기용매를 사용하거나 O2 회분화(ashing) 기술이 이용될 수 있다.
그리고, 도 3 (d)에 도시한 바와 같이 돌출부(212)의 단부에 금속 촉매 박막(220)을 형성한다. 금속 촉매 박막은 앞서 설명한 바와 같이, 금, 은, 백금, 철, 니켈, 코발트, 구리, 납 및 이들이 포함된 혼합물로부터 선택된 것으로 그 두께가 20~50nm인 것이 적정할 수 있다. 금속 촉매 박막을 형성하는 공정은 금속의 착체 또는 금속의 알콕사이드를 알코올 등의 용매에 용해시킨 후 스탬프 위에 도포하여 건조시켜 형성하거나 열증착, 스퍼터링 등의 금속 증착 방법을 이용할 수 있다. 열증착 방법을 사용하는 경우, 금을 0.07nm/s 정도의 비교적 느린 속도로 증착하는 경우에 스탬프 기판에서 금속 촉매 박막이 안정적으로 형성되는 것을 실험을 통해서 확인할 수 있었다.
이와 같은 방법으로 단부에 금속 촉매 박막(220)이 구비된 돌출부(212)를 적어도 하나 이상 포함한 요철부(211)를 포함하는 베이스부(210)를 포함하는 스탬프를 제조할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 나노 구조물 제조용 스탬프 제조방법을 나타낸 도면이다. 도 4를 참조하면 도 4 (a) 내지 도 4 (c)까지는 도 3(a) 내지 도 3(c)에 대응된다. 즉 본 실시예서는 도 3 (a) 내지 도 3 (c)를 참조하여 설명한 바와 동일하게 스탬프 기판 상에 마스크 패턴을 형성한 후, 스탬프 기판을 스탬프 기판 식각용액으로 식각하여 적어도 하나의 돌출부를 가진 요철부와 이를 포함하는 베이스부를 형성하고, 스탬프 기판의 마스크 패턴을 제거하는 과정까지는 동일하다.
그 후 본 실시예에서는 도 4 (d)에 도시한 바와 같이 스탬프 기판(200)에 접착제층(Adhesive Layer)을 형성한다. 단, 스탬프 기판(200)에 요철부(211)가 형성된 경우에는 스탬프 기판(200)의 요철부(211)에 접착제층(221)을 형성하는 것으로 표현 할 수 있다. 금속 촉매 박막(220)을 형성하기 위해서 선택되는 물질이 스탬프 기판(200)에 쉽게 증착되지 않거나 증착되더라도 금속 촉매 박막(220) 전체가 떨어져 나갈 수 있다. 따라서 금속 촉매 박막(220)을 형성하기 전에 스탬프 기판에 잘 접착되면서도 금속 촉매 박막을 형성하는 물질도 접착시킬 수 있는 물질로 접착제층(221)을 형성한다. 접착제층(221)을 이루는 물질은 구체적으로는 티타늄, 크롬, 니켈 및 이들이 포함된 혼합물로부터 선택될 수 있다. 접착제층(221)의 두께는 3nm 정도이면 효과를 볼 수 있지만, 안정성을 위해서 3nm~7nm 정도일 수 있다. 접착제층의 두께를 결정함에 있어서는 공정의 시간 및 비용이 증가하는 점과 접착제층에 의해 금속 촉매 식각(MACE) 반응이 방해되는 점을 고려할 수 있다. 열증착 방법을 사용하는 경우, 티타늄을 0.02nm/s 정도의 비교적 느린 속도로 증착하는 경우에 스탬프 기판에서 접착제층이 안정적으로 형성되는 것을 실험을 통해서 확인할 수 있었다.
그리고, 도 4 (e)에서 도시한 바와 같이 돌출부(212)의 단부에 금속 촉매 박막(220)을 형성한다. 도 4 (e)는 도 3 (d)에 대응되며, 본 실시예에서는 도 3(d)를 참조하여 설명한 바와 동일한 방법이 이용될 수 있다.
본 발명의 일 실시예에 따른 스탬프 제조방법은 리소그래피 방법과 금속 증착 기술을 이용하여 단부에 금속 촉매 박막이 구비된 돌출부를 적어도 하나 이상 가진 요철부를 포함하는 베이스부를 포함하는 스탬프를 제조할 수 있으며, 이와 같은 스탬프와 습식 화학 애칭공정을 사용한 본 발명의 일 실시예에 따른 나노 구조물 제조방법은 기존의 나노임프린트 리소그래피 기술에 비교할 때, 도 5와 같은 형태의 미세한 나노 채널을 형성할 수 있다. 특히 V자 형태의 단면을 가지는 나노 채널을 적은 비용으로 비교적 손쉽게 형성할 수 있다.
또한, 본 발명의 일 실시예에 따른 나노 구조물 제조방법은 이-빔 리소그래피(E-beam lithography)나 스테퍼(stepper)공정을 사용하지 않아서 보다 적은 비용으로 나노 채널을 제조하는 것이 가능하다. 뿐만 아니라, 전술한 FIB 밀링기술과 달리 순차적 공정이 아니므로 웨이퍼의 직접도가 증가하더라도 시간과 비용이 증가하지 않으며, KOH가 포함된 식각용액을 사용하는 경우와 달리 결정방향과 관계없이 나노 채널을 제작할 수 있어 도 6과 같은 원모양의 나노 구조물도 제조할 수 있다. 이러한 장점들은 나노구조물 제작에 있어서 기존 공정들이 가지고 있던 문제점의 대부분을 동시에 개선한 것이라 할 수 있다.
본 발명의 일 실시예에 따른 나노구조물 제작 방법은 SSPs(Surface Plasmon polaritons)를 한점에 모을 수 있는 Plasmonic lens 및 DNA 분석용 나노 유체 채널(Nano-fluidic channel for DNA detection)을 FIB 밀링을 이용하지 않고 제작할 수 있게 함으로써 이들 제품의 산업적 이용을 앞당기는데 기여할 수 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이다.
100 : 기판
110 : 나노 채널
200 : 스탬프 기판 201 : 스탬프
210 : 베이스부 211 : 요철부 212 : 돌출부
220 : 금속 촉매 박막 221 : 접착제층
230 : 마스크 패턴
300 : 금속촉매 박막의 가장자리 부근

Claims (21)

  1. a) 하나 이상의 금속 촉매 박막(220)이 일면에 구비된 베이스부(210)를 포함하는 나노 구조물 제조용 스탬프(201)를 기판(100)에 밀착시켜, 상기 베이스부와 상기 기판 사이에 상기 금속 촉매 박막이 끼여있는 샌드위치 형태의 결합체를 형성하는 단계; 및
    b) 상기 샌드위치 형태의 결합체를 기판 식각용액에 침지하여, 상기 금속 촉매 박막의 가장자리(300)에 유발된 식각 현상에 의해 상기 기판에 상기 금속 촉매 박막 가장자리의 경계선을 따라 나노 채널(110)을 형성시키는 단계;를 포함하고,
    상기 베이스부(210)는 적어도 하나의 돌출부(212)를 가진 요철부(211)를 포함하며,
    상기 돌출부(212)의 단부에 상기 금속 촉매 박막(220)이 구비되는 것을 특징으로 하는 나노 구조물 제조 방법.
  2. 제 1 항에 있어서,
    상기 돌출부(212)의 평면도는 형성시키고자 하는 상기 나노 채널의 패턴인 것을 특징으로 하는 나노 구조물 제조 방법.
  3. 제 2 항에 있어서,
    상기 요철부(211)의 깊이는 15μm~30μm인 것을 특징으로 하는 나노 구조물 제조 방법.
  4. 제 1 항에 있어서
    상기 금속 촉매 박막(220)과 상기 베이스부(210) 사이에 접착제층(221)이 구비된 것을 특징으로 하는 나노 구조물 제조방법.
  5. 제 4 항에 있어서,
    상기 접착제층(221)은 티타늄, 크롬, 니켈 및 이들이 포함된 혼합물로부터 선택된 것을 특징으로 하는 나노 구조물 제조 방법.
  6. 제 4 항에 있어서,
    상기 접착제층(221)은 두께가 3nm~7 nm인 것을 특징으로 하는 나노 구조물 제조 방법.
  7. 제 1 항에 있어서,
    상기 b) 단계 이후에
    c) 상기 샌드위치 형태의 결합체에서 상기 스탬프(201)를 분리하고, 상기 기판에 잔존하는 금속 촉매를 제거하는 단계를 더 포함하는 것을 특징으로 하는 나노 구조물 제조 방법.
  8. 제 1 항에 있어서,
    상기 금속 촉매 박막(220)은 금, 은, 백금, 철, 니켈, 코발트, 구리, 납, 알루미늄, 팔라듐 및 이들이 포함된 혼합물로부터 선택된 것을 특징으로 하는 나노 구조물 제조방법.
  9. 제 1 항에 있어서,
    상기 금속 촉매 박막(220)은 두께가 20nm~50 nm인 것을 특징으로 하는 나노 구조물 제조 방법.
  10. 제 1 항에 있어서,
    상기 기판(100)은 단결정 반도체 기판, III-V 화합물 반도체 기판, SOI(silicon on insulator) 기판, 게르마늄 기판, 실리콘-게르마늄 기판 중 어느 하나인 것을 특징으로 하는 나노 구조물 제조 방법.
  11. 제 1 항에 있어서,
    상기 베이스부(210)는 단결정 반도체 기판, III-V 화합물 반도체 기판, 중합체기판, 유리기판, 금속기판 중 어느 하나인 것을 특징으로 하는 나노 구조물 제조 방법.
  12. 제 1 항에 있어서,
    상기 기판 식각용액은 불산, 황산, 과산화수소, 질산은, 염화금산칼륨, 염화금산, 염화백금산칼륨, 염화백금산, 제2질산철, 질산니켈, 질산마그네슘, 과황산나트륨, 과망간산칼륨, 중크롬산칼륨이 포함된 혼합용액인 것을 특징으로 하는 나노 구조물 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020150032259A 2015-03-09 2015-03-09 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법 KR101975940B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150032259A KR101975940B1 (ko) 2015-03-09 2015-03-09 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150032259A KR101975940B1 (ko) 2015-03-09 2015-03-09 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170059791A Division KR20170058341A (ko) 2017-05-15 2017-05-15 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법

Publications (2)

Publication Number Publication Date
KR20160108890A KR20160108890A (ko) 2016-09-21
KR101975940B1 true KR101975940B1 (ko) 2019-05-08

Family

ID=57080033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150032259A KR101975940B1 (ko) 2015-03-09 2015-03-09 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법

Country Status (1)

Country Link
KR (1) KR101975940B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518093B (zh) * 2019-08-30 2021-02-26 上海第二工业大学 硅基微米柱/纳米线复合结构的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003260861A (ja) * 2003-01-23 2003-09-16 Internatl Business Mach Corp <Ibm> 単一ステップによる多色カラーの印刷方法
KR101353373B1 (ko) * 2012-11-26 2014-01-21 한국과학기술원 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566700B1 (ko) * 2004-01-15 2006-04-03 삼성전자주식회사 반도체 공정에서 포토레지스트 패턴 형성 방법,포토레지스트 패턴 형성용 템플레이트 및 이의 제조 방법.
KR20070110208A (ko) * 2006-05-13 2007-11-16 주식회사 에스앤에스텍 나노 임프린트 블랭크 마스크, 나노 임프린트 스탬프 및그의 제조방법
KR20080083856A (ko) * 2007-03-13 2008-09-19 주식회사 에이디피엔지니어링 임프린트용 스탬프 제조 방법
KR20130020425A (ko) 2011-08-19 2013-02-27 삼성전자주식회사 스탬프와 그 제조방법 및 스탬프를 이용한 임프린트 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003260861A (ja) * 2003-01-23 2003-09-16 Internatl Business Mach Corp <Ibm> 単一ステップによる多色カラーの印刷方法
KR101353373B1 (ko) * 2012-11-26 2014-01-21 한국과학기술원 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자

Also Published As

Publication number Publication date
KR20160108890A (ko) 2016-09-21

Similar Documents

Publication Publication Date Title
Li et al. Nanofabrication on unconventional substrates using transferred hard masks
KR101878600B1 (ko) 광학 바이오센서를 위한 주기적 금속 나노 패턴의 제조 방법
Kuo et al. Fabrication of size-tunable large-area periodic silicon nanopillar arrays with sub-10-nm resolution
US8894871B2 (en) Lithography method using tilted evaporation
US20120107562A1 (en) Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same
US7291282B2 (en) Method of fabricating a mold for imprinting a structure
US9437441B2 (en) Methods for etching substrate and semiconductor devices
JP2009521332A (ja) ナノギャップおよびナノギャップセンサの製造方法
Tiefenauer et al. Fast and versatile multiscale patterning by combining template-stripping with nanotransfer printing
US20120052246A1 (en) Mesoscale pyramids, arrays and methods of preparation
Kim et al. Resist-free direct stamp imprinting of GaAs via metal-assisted chemical etching
Ki et al. Chemical imprinting of crystalline silicon with catalytic metal stamp in etch bath
Cavallini et al. Ordered patterning of nanometric rings of single molecule magnets on polymers by lithographic control of demixing
Yu et al. Triangular profile imprint molds in nanograting fabrication
Suh et al. Control and manipulation of nano cracks mimicking optical wave
KR101975940B1 (ko) 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법
KR101671627B1 (ko) 그래핀을 촉매로 한 실리콘의 화학적 식각 방법
KR20170058341A (ko) 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법
US8252189B2 (en) Nano structure fabrication
Kubota et al. Vapor-Phase Chemical Etching of Silicon Assisted by Graphene Oxide for Microfabrication and Microcontact Printing
KR101857647B1 (ko) 진공증착에 의한 하이브리드 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자
KR101789921B1 (ko) 나노 박막 패턴 구조물의 제조 방법
Keller et al. Sub-5 nm Anisotropic Pattern Transfer via Colloidal Lithography of a Self-Assembled GdF3 Nanocrystal Monolayer
Kulkarni et al. Metal nanowire grating patterns
Ahn et al. Dynamic nanoinscribing for continuous and seamless metal and polymer nanogratings

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J301 Trial decision

Free format text: TRIAL NUMBER: 2017101002332; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20170515

Effective date: 20190226

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant