KR101353373B1 - 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자 - Google Patents

촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자 Download PDF

Info

Publication number
KR101353373B1
KR101353373B1 KR1020120134272A KR20120134272A KR101353373B1 KR 101353373 B1 KR101353373 B1 KR 101353373B1 KR 1020120134272 A KR1020120134272 A KR 1020120134272A KR 20120134272 A KR20120134272 A KR 20120134272A KR 101353373 B1 KR101353373 B1 KR 101353373B1
Authority
KR
South Korea
Prior art keywords
vertical
nanostructure
semiconductor substrate
nanowires
manufacturing
Prior art date
Application number
KR1020120134272A
Other languages
English (en)
Inventor
이석희
정현호
최지훈
김태균
임성묵
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020120134272A priority Critical patent/KR101353373B1/ko
Application granted granted Critical
Publication of KR101353373B1 publication Critical patent/KR101353373B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0676Nanowires or nanotubes oriented perpendicular or at an angle to a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

금속 촉매 식각 방법을 이용하여 수직 실리콘 나노선을 제작하는 과정에 있어서, 나노선을 효율적으로 이용하기 위해서는 간격이 조밀하고 길이가 긴 나노선을 이용하게 된다. 이러한 종횡비가 큰 실리콘 나노선의 제작 과정 중에는 나노선 의 리닝(leaning) 현상이 발생하여, 결과적으로 이웃하는 나노선 간에 뭉침 현상이 일어날 수 있다.
본 발명은 금속 촉매 식각 과정 중 이러한 이웃하는 나노선 간의 뭉침 현상을 방지하기 위하여, 나노선의 리닝(leaning)을 막아, 기계적으로 안정한 구조를 가질 수 있는 제조 방법과 이를 통해 제조된 나노 구조체 및 이를 포함하는 소자를 제공하고자 한다.

Description

촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자{A fabrication method of the vertically aligned silicon nano-structure used by metal-assisted chemical etching method, a vertically alligned silicon nano-structure fabricated by this method, and a device comprising the vertically alligned silicon nano-structure.}
본 발명은 촉매 금속 식각 방법을 이용하여 길이가 긴 수직 나노선을 제작할 시 나타나는 뭉침 현상을 해결하여 소자 효율을 개선하는 방법에 대한 것으로, 짧게 수직 나노선을 제작하고 패터닝 공정을 통해 일부 패턴에 스텝 커버리지가 좋지 않은 증착 방식으로 나노선 상부에 물질을 증착하여 나노선을 고정시키킴으로써, 촉매 금속 식각 공정이 오랜 시간 지속되어도, 나노선 상부는 고정되어 있기 때문에 뭉침 현상이 나타나지 않고 종횡비가 큰 나노선의 제작이 가능한 기술이다.
현재 고유가 시대에 따라 에너지 문제를 해결하기 위한 다양한 기술들이 등장하고 있는 가운데 폐열과 지열 등을 이용하여 에너지를 생산하는 열전 소자 기술 역시 대두되고 있다. 일반적인 열전 소자 재료들이 매우 독성이 강하고 희귀 금속이므로 실리콘을 이용하여 제작하게 되면, 재료비 및 산업화 과정 측면에서 높은 이점이 있다. 벌크 상태의 실리콘의 열전 소자 성능은 좋지 않지만, 나노미터 크기의 실리콘은 표면에서 포논의 산란 현상 때문에 열전도도가 급격히 낮아지게 되고 그에 따라서 좋은 열전 성능을 보인다. 이러한 대표적인 구조가 수직 실리콘 나노선 구조이다.
수직 실리콘 나노선 구조는 부피에 비하여 넓은 표면적을 가지고 있기 때문에, 다른 기체 분자들과 접촉할 수 있는 면적이 넓으므로 감도가 좋은 센서 구조에도 적합한 특징을 가지고 있다고 볼 수 있다. 뿐만 아니라 광전자 공학, 트랜지스터 등에도 많은 적용 가능성을 보유하고 있다.
이러한 실리콘 나노선 구조를 제작하기 위해 최근 관심이 집중되고 있는 촉매 금속 식각 방법은 실리콘 기판에서 금, 은, 백금과 같은 촉매 역할을 하는 금속을 패터닝한 후 HF와 H2O2 수용액에 담그게 되면, 금속들이 촉매 역할을 하게 되며 촉매 금속 하부에 위치한 실리콘이 산화되면서 식각되어진다. 이러한 현상들로 인해 촉매 금속이 덮여 있지 않은 부분이 남게 되어 수직 실리콘 나노선 형태의 구조를 띄게 된다.
하지만, 이러한 종횡비가 큰 수직 나노선을 제작하는 경우에 있어서, 나노선이 패터닝되는 식각과정에서 이웃하는 나노선과 서로 뭉치거나 접합되는 현상이 발생하여, 소자에 바람직하지 않은 영향을 미치는 결과가 발생되는 문제점이 있었다.
최근에는 대면적 전자 및 광전자 장치의 제조를 위한 빌딩 블록으로 반도체 나노선을 이용하는 것에 많은 관심이 집중되고 있다. 광범위한 4족, 3-5족 및 2-6족 반도체 나노선은 조정 가능한 화학적 조성, 물리적 치수 및 전자적 성질을 갖도록 합리적으로 합성될 수 있다(Duan, X. 등의, Nanowire Nanoelectronics Assembled from the Bottom-up, in Molecular Nanoelectronis, Reed, M. ed., American Scientific Publisher, New York(2002); Duan, X. 및 Lieber, C. M.의, Adv.Mater. 12:298-302(2000) 및 Gudiksen, M. S. 등의, J. Phys. Chem.B 104:4062-4062(2001) 참조, 여기서, 상기 문헌 각각은 모든 목적을 위해 그 전체가 병합된다). 또한 연장된 세로 치수 및 단축된 가로 치수는 전기 캐리어의 효율적인 수송을 위해 나노선을 최소 치수 재료로 만든다. 여러 나노장치는 FETs(field effect transistors), 논리 회로, 메모리 배열, LEDs(light-emitting diodes) 및 센서를 포함하는 나노선을 이용하여 설명되고 있다(Huang, Y. 등의, Nano Letters 2:101-105(2002); Huang, Y. 등의, Science 294:1313-1317(2001); Duan, X. 등의, Nano Letters 2:487-490(2002); Wang, J. 등의, Science 293:1455-1457 (2001); Cui, Y. 등의, Science 293:1289-1292(2001); 미국 특허 출원 번호 60/414,359 및 미국 특허 출원 번호 60/414,323 참조, 여기서, 상기 문헌 각각은 모든 목적을 위해 그 전체가 병합된다). 나노선은 고이동도 전기 캐리어로서의 가능성을 보이나, 현재, 장치에서의 나노선의 이용은 나노선이 합성된 기판에서 나노선을 얻을 때 발생하는 어려움에 의해 제한된다. 나노선이 얻어지지 않으면, 상기 장치에서는 나노선 합성에 적합한 기판만을 이용할 수 있기 때문에 나노선을 채용하는 나노장치의 범위가 제한된다. 현재, 나노선은, 레이저 블레이드나 다른 나이프 에지와 같은 기계적 장치를 이용하여 기판에서 나노선을 분리함으로써 얻어진다. 그러나, 지금까지의 나노선 합성 방법은 나노선이 패터닝되는 식각과정에서 이웃하는 나노선과 서로 뭉치거나 접합되는 현상이 발생하여, 종횡비가 큰 수직 나노선을 제작하기 어려운 문제점이 있었다.
금속 촉매 식각 방법을 이용하여 수직 실리콘 나노선을 제작하는 과정에 있어서, 나노선을 효율적으로 이용하기 위해서는 간격이 조밀하고 길이가 긴 나노선을 이용하게 된다. 이러한 종횡비가 큰 실리콘 나노선의 제작 과정 중에는 나노선 의 리닝(leaning) 현상이 발생하여, 결과적으로 이웃하는 나노선 간에 뭉침 현상이 일어날 수 있다.
본 발명은 금속 촉매 식각 과정 중 이러한 이웃하는 나노선 간의 뭉침 현상을 방지하기 위하여, 나노선의 리닝(leaning)을 막아, 기계적으로 안정한 구조를 가질 수 있는 제조 방법과 이를 통해 제조된 나노 구조체 및 이를 포함하는 소자를 제공하고자 한다.
상기의 과제를 달성하기 위한 본 발명은 다음과 같은 구성을 포함한다.
먼저, 반도체 기판에 식각과정의 촉매로 사용된 금속을 박막으로 증착한 후, 상기 촉매 금속 박막을 패터닝(patterning)하여, 홀(hole) 형상의 구조를 형성한다. 이때 기판 전면에 상기 홀(hole) 구조를 갖는 촉매 금속 박막을 형성한 후, 패터닝된 상기 반도체 기판을 촉매 금속 식각용 수용액에 담근다.
식각용 수용액은 반도체 기판과는 아무런 반응을 하지 않으나, 상기 금속박막이 촉매로 작용해 금속과 접촉하는 부위의 반도체 기판만을 식각하도록 한다. 이때, 한번에 너무 깊이 식각하게 되면, 나노 구조체가 흔들려 상부에서 서로 컨택될 수 있기 때문에, 흔들리지 않는 적정 깊이로만 식각한다.
이후, 제2차 식각과정에서 나노 구조체가 서로 컨택하지 않도록, 상부에 고정층을 먼저 증착하는데, 구체적으로는 리소그라피(Lithography) 공정을 이용하여 수직 나노 구조체 상부의 윈도우(window) 부분에 포토레지스트(Photo Resist) 물질을 증착하고, 그 후에 스텝 커버리지(Step coverage)가 좋지 않은 증착 방법을 이용하여 고정층을 증착한다. 이 때 스텝 커버리지가 좋지 않은 증착 방법은 종횡비가 큰 구조에서 증착하고자 하는 물질로 완전히 채우는 것이 어렵다. 이러한 특징을 이용하여 나노선 구조의 상부만 고정층으로 덮어 고정되고, 하부에서는 수용액이 드나들 수 있을 정도의 빈 공간이 존재할 수 있으며, 두 번째 금속 촉매 식각공정이 가능하도록 하게 한다.
이러한 상부에 고정층이 증착된 반도체 기판을 다시 촉매 금속 식각용 수용액에 담가 수직 나노 구조체를 사용자가 원하는 깊이까지 식각함으로써 최종적인 원하는 종횡비를 갖는 수직 나노 구조체를 형성할 수 있도록 하였다.
본 발명에 의하면 수십 나노미터의 두께를 가지는 수직 나노 구조체의 기계적 한계를 극복하여, 수용액 내에서 식각 되는 전 과정 동안 나노선이 기울거나 서로 뭉치지 않고 안정적으로 형성될 수 있다. 또한 미리 제작된 상부 고정층은 차후 상부 전극 형성 시 금속이 나노선 어레이로 파고드는 것을 상당히 막아 주어 상부 전극 형성 시 높은 기계적 안정성을 제공할 수 있다. 특히 증착되는 물질을 실리콘, 즉 나노선과 동일한 물질로 함으로써 나노선과의 접촉 및 계면 문제를 효과적으로 개선할 수 있다.
따라서 위와 같은 방법을 이용하여 제작하는 경우 높은 기계적인 안정성 때문에 기존의 수십 나노미터의 직경을 가지고 길이가 마이크로미터 크기인 나노 구조체의 경우에 발생하는 나노선 뭉침(번들링) 현상이 일어나지 않고 각각의 나노선이 독립적으로 유지될 수 있다. 이러한 장점으로 인하여 나노선간의 누설 열, 전류 등이 발생하지 않고 수직 구조에서의 상부 전극 형성에 있어서도 장점을 보유하고 있다고 볼 수 있으며, 특히 나노선의 종횡비가 커질수록 그 효과는 더욱 크다.
도 1은 본 발명의 수직 나노 구조체를 제작하는 방법을 나타낸 모식도이다.
도 2는 본 발명의 제조 방법에 따라 제작된 수직 나노 구조체의 어레이를 나타낸 도면이다.
도 3은 본 발명의 수직 나노 구조체를 제작하는 방법을 나타낸 순서도이다.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면들을 참조하여 상세하게 설명한다.
본 발명은 수직 나노 구조체의 제조 방법에 관한 것으로, 제조 공정에 대한 모식도를 도 1에 나타내었다.
도1 (a)는 최초의 반도체 기판(100)의 단면을 나타낸 것으로, 이때, 단결정 기판일 경우, 결정의 방향성은 어떠한 방향성을 가져도 상관 없으며, 일반적인 세척 고정을 마치고, 표면이 깨끗한 상태의 반도체 기판(100)이다.
상기 반도체 기판(100)은 단결정 물질, III-V 화합물, 또는 그 조합으로 이루어지는 것이 가능하며, 예를 들어, Si, Ge, GaAs, InP, SiGe 중의 어느 하나를 포함하여 이루어질 수 있으나, 이로 제한 되지 않음은 물론이다. 또한 SOI(Silicon-On-Insulator)의 구조를 갖는 기판의 사용도 가능하다.
도1 (b) 상기 반도체 기판(100)에 촉매 금속 박막(200)을 증착하고, 상기 촉매 금속 박막(200)을 패터닝(patterning)하여, 홀(hole) 형상의 구조를 형성한 후의 단면도이다. 즉, 박막 전면에 촉매금속박막(200)이 증착된 후에 다수개의 홀 형상으로 식각한 후의 단면이다.
이때, 상기 촉매 금속 박막(200)은 금(Au), 은(Ag), 백금(Pt) 중의 적어도 어느 하나를 포함하여 구성되고, 상기 촉매 금속 박막(200)의 증착은 스퍼터링(sputtering), 열 기상 증착(thermal evaporator), 화학 기상 증착(chemical vapor deposition) 중의 어느 하나의 방법으로 스텝 커버리지(step coverage)가 좋지 않은 수행되는 것이 가능하며, 패터닝(patterning)은 포토리소그라피(Photolithography) 공정의 경우 홀 구조의 크기에 따라서 컨택 포토리소그라피(Photolithography) 외에 스캐너와 같은 장비도 사용가능하다. 포토레지스트(Photo Resist)는 추후 리프트오프(lift-off) 공정 시에 효율적으로 제거될 수 있도록 충분히 두꺼운 것이 바람직하며, 또한 원하는 크기의 금속 홀 패턴을 얻기 위해 이상적으로 90도의 급격한 단차를 갖는 것이 바람직하다.
또한 포토리소그라피 공정 외에도 홀 구조를 형성할 수 있는 AAO (Anodic Aluminum Oxide) 또는 블록 코폴리머(Block Copolymer)와 같은 셀프 얼라인 템플릿(self-align template)들을 전사하는 방법들을 사용하여 홀 구조를 패터닝할 수 있다. 이때 사용된 패터닝 물질에서도 앞서 설명한 포토레지스트(Photo Resist)와 같이 측벽에서 90도의 급격한 단차를 가져야 한다.
도 1(c)는 상기 홀(hole) 구조를 갖는 촉매 금속 박막(200)이 패터닝된 상기 반도체 기판(100)을 촉매 금속 식각용 수용액(400)에 장입하여, 홀 형상의 반도체 부위는 식각되지 않은 채, 나머지 촉매 금속(200)과 접촉하는 부위의 반도체 기판(100)만을 제1 깊이로 식각한 이후의 단면도이다. 이러한 식각의 결과 제 1 깊이 만큼의 높이를 갖는 수직 나노 구조체(300)가 형성된다.
이때 촉매 금속(200)은 화학 반응에 촉매로 작용하여 반도체 기판(100)을 식각하게 되며, 실제로 반응에 직접 참여하지 않으므로 식각이 되는 동안 반도체 기판(100)에 계속 잔존하는 상태로 유지된다. 이때, 상기 금속 촉매 식각용 수용액(400)은 HF, H2O2, 또는 금속염 중의 적어도 어느 하나를 포함하여 이루어지질 수 있으며, 기판으로 실리콘 기판을 선택하는 경우에는 HF와 H2O2의 혼합 수용액을 사용하는 것이 바람직하나, 이로써 제한되는 것은 아니다.
특히 HF와 H2O2의 비율과 조성을 조절하거나 식각하는 수용액의 온도를 조절하여 나노 구조체의 식각 속도 및 결정학적 배향을 조절 가능하며, 추후 포토레지스트 공정 시 사용되는 스핀코팅 과정에서 나노 구조체(300)가 쓰러지지 않기 위해서는 짧은 길이로 식각하는 것이 중요하다. 따라서 제1 깊이는 너무 길지 말아야 하며, 바람직하게는 직경 50nm 의 경우 200 내지 1000 nm로 식각하도록 한다.
도1 (d)는 포토 리소그라피 공정을 통하여 포토레지스트(500)를 패터닝함으로써 나노구조체(300) 어레이 상부의 일부를 선택적으로 막는 공정에 대한 모식도이다. 즉, 리소그라피(Lithography) 공정을 이용하여 수직 나노 구조체(300) 상부의 윈도우(window, 900) 부분에 포토레지스트(Photo Resist, 500) 물질을 증착한 후의 단면도이다. 추후 과정에서 패터닝된 포토레지스트(500)를 그대로 마스크로 하여 고정층(700)을 증착하기 때문에 포토레지스트(500)의 리소그라피 패턴을 조절함으로써 선택적으로 고정되는 영역을 조절할 수 있다.
도1 (e)는 고정층(700)을 증착하는 과정을 나타낸 모식도로, 증착 방법으로는 스퍼터링 (Sputtering), 열기상 증착 (Thermal evaporator)과 같은 물리 기상 증착 방법과 화학 기상 증착 방법(chemical vapor deposition) 중의 어느 하나가 이용될 수 있다. 이 과정에서 좋지 않은 스텝 커버리지 특성을 갖는 증착 방법들을 이용하면 원자들이 나노구조체(300) 어레이 사이로 많이 파고들지 않고 나노구조체(300) 상부에서 층을 형성하기 때문에 고정층(700)을 형성할 수 있다. 이렇게 나노구조체(300) 상부에 고정층(700)이 형성되고 고정층(700) 하부에는 비어있는 구조로 제작되게되면 후속 촉매 금속 식각 과정에서 금속 촉매 식각용 수용액(400)이 나노구조체(300) 사이로 침투하여 식각을 가능하게 할 수 있게 된다.
도1 (f)는 상기 (e)단계에서 고정층(700)을 증착하여 나노 구조체(300) 상부와 PR 상부에 고정물질(800)이 증착된 이후의 단면도이다. 상기 고정층(700)은 Si, Ge, GaAs, InP, SiGe, 산화막, 질화막, 금속막 중의 적어도 어느 하나를 포함하여 구성될 수 있다.
도1 (g)는 상기 (e)단계에서 증착한 포토레지스트(Photo Resist,500) 물질을 PR식각 용액에 담가, 포토레지스트(Photo Resist,500) 물질과 포토레지스트(Photo Resist,500) 물질의 상부에 증착된 고정물질(800)을 함께 제거하여, 고정층(700)만이 수직 나노 구조체(300)의 상부에 형성된 것을 나타내는 단면도이다.
도1 (h)는 나노 구조체(300)의 상부에 선택적으로 고정층이 형성된 반도체 기판(100)을 다시 촉매 금속 식각용 수용액(400)에 담가 수직 나노 구조체(310)를 제2 깊이까지 형성한 후의 최종 어레이의 형태를 나타낸 모식도이다. 최종적으로 고정층(700)이 없는 열린 윈도우(window, 900)부분을 통하여 HF와 H2O2 혼합 수용액이 나노 구조체(300) 어레이 사이를 침투하여 나노 구조체(300) 하단에 있는 촉매 금속(200)에 닿게 되고 이를 통해 금속 촉매 식각 과정이 진행되어 더 큰 높이를 갖는 최종적인 수직 나노 구조체(310)를 얻을 수 있다. 또한, 이때의 제2깊이는 사용자가 원하는 최종 높이로, 목적에 따라 선택적으로 형성할 수 있다.
이때의 수직 나노 구조체(310)는 그 형상에 따라, 수직 나노 벽, 수직 나노 튜브, 수직 나노선 등의 다양한 형상이 가능하며, 물론 이러한 예로써 제한되지는 않는다.
도 2는 본 발명의 제조 방법에 따라 제작된 수직 나노 구조체의 어레이를 나타낸 도면이다.
반도체 기판(100) 위에 수직 나노 구조체(310) 어레이가 형성되고 최종적으로는 고정층(700)이 윈도우(900) 부분이 개방된 형태로 상부에 존재하게 된다. 이때 나머지 촉매 금속(200)은 사용자가 목적에 따라 하부에 실리사이드 형태의 하부 전극을 형성하기 위해 사용할 수 있다. 또한, 제거하여 후속공정을 하는 것도 가능하다.
도 3은 본 발명의 수직 나노 구조체를 제작하는 방법을 나타낸 순서도로, 이는 도 1의 모식도를 순서도로 나타낸 것으로 상기에서 설명한 제조 과정과 동일하다.
본 발명을 첨부된 도면과 함께 설명하였으나, 이는 본 발명의 요지를 포함하는 다양한 실시 형태 중의 하나의 실시예에 불과하며, 당업계에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 하는 데에 그 목적이 있는 것으로, 본 발명은 상기 설명된 실시예에만 국한되는 것이 아님은 명확하다. 따라서, 본 발명의 보호범위는 하기의 청구범위에 의해 해석되어야 하며, 본 발명의 요지를 벗어나지 않는 범위 내에서의 변경, 치환, 대체 등에 의해 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함될 것이다. 또한, 도면의 일부 구성은 구성을 보다 명확하게 설명하기 위한 것으로 실제보다 과장되거나 축소되어 제공된 것임을 명확히 한다.
100 : 반도체 기판 200 : 촉매 금속
300 : 제1깊이 까지 형성된 수직나노구조체
310 : 제2깊이 까지 형성된 수직나노구조체
400 : 촉매 금속 식각용 수용액
500 : 포토레지스트
600 : 고정층 물질의 분자
700 : 고정층
800 : 포토레지스트 상부에 형성된 고정물질
900 : 윈도우(Window) 영역

Claims (13)

  1. 수직 나노 구조체의 제조 방법에 있어서,
    (a) 반도체 기판을 준비하는 단계;
    (b) 상기 반도체 기판에 촉매 금속 박막을 증착하는 단계;
    (c) 상기 촉매 금속 박막을 패터닝(patterning)하여, 홀(hole) 형상의 구조를 형성하는 단계;
    (d) 상기 홀(hole) 구조를 갖는 촉매 금속 박막이 패터닝된 상기 반도체 기판을 촉매 금속 식각용 수용액에 장입하여, 촉매 금속과 접촉하는 반도체 기판을 제1 깊이로 식각하는 단계;
    (e) 리소그라피(Lithography) 공정을 이용하여 수직 나노 구조체 상부의 윈도우(window) 부분에 포토레지스트(Photo Resist) 물질을 증착하는 단계;
    (f) 상기 (e)단계를 거친 반도체 기판의 전 영역에, 스텝 커버리지(Step coverage)가 좋지 않은 증착 방법을 이용하여 고정층을 증착하는 단계;
    (g) 상기 (e)단계에서 증착한 포토레지스트(Photo Resist) 물질을 PR식각 용액에 담가, 포토레지스트(Photo Resist) 물질과 포토레지스트(Photo Resist) 물질의 상부에 증착된 고정층을 함께 제거하는 단계,
    (h) 상기 (g)단계를 거친 반도체 기판을 다시 촉매 금속 식각용 수용액에 담가 수직 나노 구조체를 제2 깊이까지 형성하는 단계;
    를 포함하는 것을 특징으로 하는 수직 나노 구조체의 제조 방법.
  2. 제 1 항에 있어서,
    상기 반도체 기판은 단결정 물질, III-V 화합물, 또는 그 조합으로 이루어진 물질로 이루어지고, Si, Ge, GaAs, InP, SiGe 중의 어느 하나를 포함하는 것을 특징으로 하는 수직 나노 구조체의 제조 방법.
  3. 제 1 항에 있어서,
    상기 반도체 기판은 SOI(Silicon-On-Insulator)의 구조를 갖는 것을 특징으로 하는 수직 나노 구조체의 제조 방법.
  4. 제 1 항에 있어서,
    상기 촉매 금속 박막은 금(Au), 은(Ag), 백금(Pt) 중의 적어도 어느 하나를 포함하는 것을 특징으로 하는 수직 나노 구조체의 제조 방법.
  5. 제 1 항에 있어서,
    상기 금속 촉매 식각용 수용액은 HF, H2O2,또는 금속염 중의 적어도 어느 하나를 포함하여 이루어지는 것을 특징으로 하는 수직 나노 구조체의 제조 방법.
  6. 제 1 항에 있어서,
    상기 촉매 금속 박막의 증착은 스퍼터링(sputtering), 열 기상 증착(thermal evaporator), 화학 기상 증착(chemical vapor deposition) 중의 어느 하나의 방법으로 수행되는 것을 특징으로 하는 수직 나노 구조체의 제조 방법.
  7. 제 1 항에 있어서,
    상기 (c)단계에서 상기 촉매 금속 박막을 홀(hole) 형상으로 패터닝(patterning)하는 방법은 포토리소그래피(Photolithgraphy), 또는 AAO(Anodic Aluminum Oxide), 블록 코폴리머(Block copolymer)와 같은 셀프얼라인 템플릿(self-align template)을 전사하는 방법 중의 어느 하나의 방법으로 수행되는 것을 특징으로 하는 수직 나노 구조체의 제조 방법.
  8. 제 1 항에 있어서,
    상기 (f)단계의 상기 스텝 커버리지(Step coverage)가 좋지 않은 증착 방법은 스퍼터링(sputtering), 열 기상 증착(thermal evaporator), 화학 기상 증착(chemical vapor deposition) 중의 어느 하나의 방법으로 수행되는 것을 특징으로 하는 수직 나노 구조체의 제조 방법.
  9. 제 1 항에 있어서,
    상기 (f)단계의 상기 고정층은 Si, Ge, GaAs, InP, SiGe, 산화막, 질화막, 금속막 중의 어느 하나를 포함하는 것을 특징으로 하는 수직 나노 구조체의 제조 방법.
  10. 제 1 항에 있어서,
    상기 제1깊이는 200 내지 1000 nm 이고, 상기 제2 깊이는 1 내지 50μm 인 것을 특징으로 하는 수직 나노 구조체의 제조 방법.
  11. 제 1항 내지 제 10항 중 어느 한 항의 방법으로 제작된 것을 특징으로 하는 수직 나노 구조체.
  12. 수직 나노 구조체 어레이에 있어서,
    반도체 기판;
    제1항 내지 제10항 중의 어느 하나의 방법으로 제작된 복수개의 수직 나노 구조체;
    수직 나노 구조체의 상부를 고정하는 고정층;
    을 포함하는 것을 특징으로 하는 수직 나노 구조체 어레이.
  13. 제12항의 수직 나노 구조체 어레이를 포함하는 나노 소자.

KR1020120134272A 2012-11-26 2012-11-26 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자 KR101353373B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120134272A KR101353373B1 (ko) 2012-11-26 2012-11-26 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120134272A KR101353373B1 (ko) 2012-11-26 2012-11-26 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자

Publications (1)

Publication Number Publication Date
KR101353373B1 true KR101353373B1 (ko) 2014-01-21

Family

ID=50145993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120134272A KR101353373B1 (ko) 2012-11-26 2012-11-26 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자

Country Status (1)

Country Link
KR (1) KR101353373B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160108890A (ko) * 2015-03-09 2016-09-21 한국과학기술원 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법
CN106629579A (zh) * 2015-11-03 2017-05-10 中国科学院苏州纳米技术与纳米仿生研究所 微机电器件的制备方法
FR3044307A1 (fr) * 2015-11-27 2017-06-02 Bosch Gmbh Robert Procede de fabrication de nanostructures dans des composants micromecaniques ainsi que composants micromecaniques obtenus
CN107441564A (zh) * 2017-07-21 2017-12-08 上海科技大学 一种纳米抗菌材料及其制备方法
CN111527613A (zh) * 2017-12-26 2020-08-11 国立研究开发法人科学技术振兴机构 硅体热电转换材料
KR20210015709A (ko) * 2019-08-01 2021-02-10 연세대학교 산학협력단 저반사 고전도성 표면을 가진 포토 다이오드, 포토 다이오드의 제조 방법 및 이를 포함하는 태양 전지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593835B1 (ko) * 2004-12-29 2006-06-28 학교법인고려중앙학원 촉매의 패터닝을 통한 ZnO 나노선의 측면성장방법
KR20090028127A (ko) * 2007-09-14 2009-03-18 충북대학교 산학협력단 상온 동작 단전자 나노소자 및 그 제조방법
KR20110075400A (ko) * 2009-12-28 2011-07-06 삼성전자주식회사 나노와이어를 이용한 압력 센서
KR20120121466A (ko) * 2011-04-27 2012-11-06 한국표준과학연구원 길이가 제어된 반도체 나노와이어의 연속적 대량생산방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593835B1 (ko) * 2004-12-29 2006-06-28 학교법인고려중앙학원 촉매의 패터닝을 통한 ZnO 나노선의 측면성장방법
KR20090028127A (ko) * 2007-09-14 2009-03-18 충북대학교 산학협력단 상온 동작 단전자 나노소자 및 그 제조방법
KR20110075400A (ko) * 2009-12-28 2011-07-06 삼성전자주식회사 나노와이어를 이용한 압력 센서
KR20120121466A (ko) * 2011-04-27 2012-11-06 한국표준과학연구원 길이가 제어된 반도체 나노와이어의 연속적 대량생산방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160108890A (ko) * 2015-03-09 2016-09-21 한국과학기술원 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법
KR101975940B1 (ko) * 2015-03-09 2019-05-08 한국과학기술원 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법
CN106629579A (zh) * 2015-11-03 2017-05-10 中国科学院苏州纳米技术与纳米仿生研究所 微机电器件的制备方法
FR3044307A1 (fr) * 2015-11-27 2017-06-02 Bosch Gmbh Robert Procede de fabrication de nanostructures dans des composants micromecaniques ainsi que composants micromecaniques obtenus
CN107441564A (zh) * 2017-07-21 2017-12-08 上海科技大学 一种纳米抗菌材料及其制备方法
CN107441564B (zh) * 2017-07-21 2020-07-31 上海科技大学 一种纳米抗菌材料及其制备方法
CN111527613A (zh) * 2017-12-26 2020-08-11 国立研究开发法人科学技术振兴机构 硅体热电转换材料
CN111527613B (zh) * 2017-12-26 2023-12-05 国立研究开发法人科学技术振兴机构 硅体热电转换材料
KR20210015709A (ko) * 2019-08-01 2021-02-10 연세대학교 산학협력단 저반사 고전도성 표면을 가진 포토 다이오드, 포토 다이오드의 제조 방법 및 이를 포함하는 태양 전지
KR102481446B1 (ko) * 2019-08-01 2022-12-26 연세대학교 산학협력단 저반사 고전도성 표면을 가진 포토 다이오드, 포토 다이오드의 제조 방법 및 이를 포함하는 태양 전지

Similar Documents

Publication Publication Date Title
EP1314189B1 (en) Electrical device comprising doped semiconductor nanowires and method for its production
KR101353373B1 (ko) 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자
US8641912B2 (en) Method for fabricating monolithic two-dimensional nanostructures
US9242855B2 (en) Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same
US20050253137A1 (en) Nanoscale arrays, robust nanostructures, and related devices
US7741197B1 (en) Systems and methods for harvesting and reducing contamination in nanowires
KR100810983B1 (ko) 위치 선택적 수직형 나노선 성장 방법, 수직형 나노선을포함하는 반도체 나노 소자 및 이의 제조 방법
WO2015190637A1 (ko) 대면적의 수직 정렬된 갈륨비소 반도체 나노선 어레이 제작 공정
KR101354006B1 (ko) 수직 실리콘 나노선을 이용한 하부전극 및 그 형성방법
Leonardi et al. Silicon Nanowires Synthesis by Metal-Assisted Chemical Etching: A Review. Nanomaterials 2021, 11, 383
Sun et al. Semiconductor nanowires: Macroelectronics applications
Edgar et al. Recent developments and current challenges in interfacing and integrating 1D semiconductor nanowires in devices and circuits
AU2007202897A1 (en) Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee