FR3044307A1 - Procede de fabrication de nanostructures dans des composants micromecaniques ainsi que composants micromecaniques obtenus - Google Patents

Procede de fabrication de nanostructures dans des composants micromecaniques ainsi que composants micromecaniques obtenus Download PDF

Info

Publication number
FR3044307A1
FR3044307A1 FR1661495A FR1661495A FR3044307A1 FR 3044307 A1 FR3044307 A1 FR 3044307A1 FR 1661495 A FR1661495 A FR 1661495A FR 1661495 A FR1661495 A FR 1661495A FR 3044307 A1 FR3044307 A1 FR 3044307A1
Authority
FR
France
Prior art keywords
semiconductor
nanostructures
contact
front side
catalytic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1661495A
Other languages
English (en)
Inventor
Christoph Schelling
Fabian Purkl
Michael Stumber
Peter Frey
Tjalf Pirk
Daniel Pantel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of FR3044307A1 publication Critical patent/FR3044307A1/fr
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

Procédé consistant à utiliser un substrat semi-conducteur (10), déposer et structurer une matière catalytique sur le côté avant du substrat (10), appliquer et structurer la matière sacrificielle sur la matière catalytique, déposer et structurer la matière de contact (40) sur le côté avant (11) et sur la matière sacrificielle, enlever la matière sacrificielle en formant des accès de gravure entre la matière de contact (40) et la matière catalytique et développer des tranchées de gravure (7).

Description

Domaine de l’invention
La présente invention se rapporte à un procédé de fabrication de nanostructures dans des composants micromécaniques ainsi que les composants micromécaniques obtenus par ce procédé.
Etat de la technique
Les nanostructures semi-conductrices sont notamment des nano-fils ayan un diamètre compris entre plusieurs 100 nanomètres jusqu’à des diamètres inférieurs à 100 ou 10 nanomètres. Les nanostructures semi-conductrices, notamment dans des matières semi-conductrices, telles que par exemple celles des groupes II-VI ou les matières semi-conductrices des groupes III-V ou le silicium ont des propriétés particulières de sorte que ces matières conviennent pour de nombreuses applications dans le domaine des nanomètres. A titre d’exemple, à partir de nanostructures semi-conductrices on peut réaliser des nano-fils en combinaison avec un dopage approprié ou un procédé de dopage approprié le long des nano-fils ou du substrat environnant, on peut réaliser des composants électriques tels que des diodes et des transistors. Par exemple, dans le cas d’un transistor, avec un diamètre très réduit on aura un canal très étroit et notamment simple à brancher. Cela est intéressant en particulier pour les applications de capteurs pour certaines fonctions assurées par des portes de transistor, par interaction avec une espèce clinique à détecter ; il s’agit par exemple d’un certain gaz, du pH d’un liquide ou de la présence d’une biomolécule / DNA dans des concentrations très faibles qui produisent une variation significative du courant source-drain.
Pour les applications comme détecteur, il est avantageux d’avoir un grand rapport entre la surface et le volume des nano-fils pour la sensibilité. Cela est vrai, notamment si de nombreux nano-fils sont lus en parallèle. A côté de cette sensibilité ou de l’augmentation de la sensibilité des nano-fils dans l’application à des composants micromécaniques correspondant, on peut également réaliser une réaction plus rapide du composant micromécanique en miniaturisant les zones fonctionnalisées.
Comme en particulier le diamètre des nano-fils est du même ordre de grandeur que les longueurs d’onde, par exemple celle de la lumière visible, on peut régler les propriétés optiques telles que la diffraction ou l’absorption par des phénomènes de résonance optique. De tels nano-fils conviennent pour des applications à des photodiodes, des capteurs optiques ou s’appuyant sur l’optique ou encore pour des éléments photovoltaïques.
Les nano-fils peuvent être réalisés pour être horizontaux sur un substrat ou être préparés ou être orientés verticalement sur un substrat. La réalisation de nano-fils horizontaux permet notamment de contacter électriquement les deux extrémités du nano-fil par le substrat. Toutefois, la réalisation de nano-fils horizontaux est généralement plus complexe, en particulier la disposition et l’orientation des nano-fils par rapport aux contacts électriques, c’est-à-dire que les contacts avec les nano-fils sur le substrat sont compliqués à réaliser. En outre, on ne peut intégrer que de façon limitée, un grand nombre de nano-fils dans un petit espace, par exemple, pour augmenter la sensibilité d’un capteur dans le cas de nano-fils horizontaux à cause de l’orientation parallèle des nano-fils.
Pour réaliser des nano-fils semi-conducteurs verticaux on utilise des procédés qui se répartissent en deux catégories.
Dans le cas du procédé en orientation normale (Top-Down) on réalise en général les nano-fils dans un substrat cristallin par gravure en enlevant ensuite la matière entourant les nano-fils. Pour ce procédé de gravure de structures avec un rapport d’aspect important, on utilise la gravure chimique du métal (procédé MACE).
Dans le cas du procédé renversé (Bottop-up) on développe les nano-fils par un procédé de dépôt approprié généralement en utilisant un catalyseur appliqué ponctuellement sur le substrat.
Le document DE 10 2008 015 333 Al décrit un procédé de fabrication d’éléments de structure de nano-fils.
Exposé et avantages de l’invention
La présente invention a pour objet un procédé de fabrication de nanostructures dans des composants micromécaniques consistant à utiliser un substrat semi-conducteur ayant un côté avant et un côté arrière, déposer et structurer une matière catalytique sur le côté avant du substrat semi-conducteur, appliquer et structurer la matière sacrificielle sur la matière catalytique, déposer et structurer la matière de contact sur le côté avant du substrat semi-conducteur et sur la matière sacrificielle, enlever la matière sacrificielle en formant des accès de gravure entre la matière de contact et la matière catalytique et développer des tranchées de gravure avec la matière catalytique dans les zones entre et sous la matière de contact, en développant des nanostructures semi-conductrices qui peuvent être contactées électriquement des deux côtés, dans la direction verticale. L’invention a également pour objet un composant micromécanique ayant un ensemble de nanostructures semi-conductrices qui peuvent être contactées électriquement des deux côtés dans la direction verticale ayant au moins par zones, une matière de contact qui est au moins par zones, en contact avec le côté avant des nanostructures semi-conductrices et la matière de contact enjambe au moins partiellement d’autres zones des nanostructures semi-conductrices. L’idée de base de la présente invention consiste à développer un procédé de fabrication de nanostructures semi-conductrices, qui peuvent être contactées des deux côtés dans la direction verticale. La direction verticale selon l’invention correspond à une extension ou une orientation des nano-fils, transversalement, notamment perpendiculairement à l’extension latérale du substrat semi-conducteur. L’extrémité inférieure des nanostructures semi-conductrices, c’est-à-dire en direction du côté arrière du substrat se fait à travers le substrat semi-conducteur, une structure appliquée sur le substrat semi-conducteur par exemple la matière catalytique résiduelle ou par la combinaison de ces deux solution, par exemple une zone dopée du substrat semi-conducteur qui est en contact avec la matière catalytique. L’extrémité supérieure, c’est-à-dire le côté avant des nanostructures semi-conductrices est contacté par la matière de contact. Le substrat semi-conducteur tel que décrit a, notamment, un dopage provenant des nanostructures semi-conductrices réalisées selon le procédé décrit ici.
Le substrat semi-conducteur peut notamment être dopé en fonction de l’application ultérieure des nanostructures. Le dopage peut s’étendre du côté avant au côté arrière du substrat. En particulier, on peut également avoir un dopage traversant pour une certaine conductivité des nanostructures semi-conductrices. En option, on peut appliquer une couche protectrice, par exemple en nitrure de silicium sur le côté avant du substrat semi-conducteur et structurer cette couche qui protège le substrat aux endroits où ensuite il n’y aura pas de gravure chimique du métal.
La matière catalytique déposée et structurée sur le côté avant du substrat semi-conducteur peut s’enlever, par exemple par une étape de lithographie suivie d’une gravure aux endroits où il y aura ultérieurement les nanostructures semi-conductrices, notamment les na-no-fils. En d’autres termes, les zones du côté avant du substrat semi-conducteur qui seront ultérieurement gravées ne comportent pas de matière catalytique. Cela signifie qu’en particulier, la mise en structure de la matière catalytique déterminera la forme ultérieure des nanostructures semi-conductrices qui pourront être mises en contact électrique des deux côtés, dans la direction verticale. Ainsi, pour les nanostructures semi-conductrices ayant une section ronde, notamment un motif de trous pour la mise en structure de la matière catalytique convient, les trous eux-mêmes ne comportant pas de matière catalytique. D’autres structures pour augmenter la surface des nanostructures semi-conductrices, par exemple une section en forme d’étoile peuvent également s’envisager. Pour réduire en particulier la surface à graver ultérieurement, on peut structurer notamment la matière catalytique pour avoir la forme d’un étroit anneau. Cela signifie que l’on met en structure uniquement un étroit anneau sur le substrat semi-conducteur pour réaliser les nanostructures semi-conductrices avec la matière catalytique ; cette matière détermine alors la forme ou la section des nanostructures semi-conductrices. Le substrat semi-conducteur ou le cas échéant d’autres structures fonctionnelles subsistent entre les nanostructures semi-conductrices.
On applique une couche sacrificielle sur la matière catalytique qui permettra, au cours de l’étape ultérieure du procédé, de réaliser une cavité ou une tranchée de gravure avec le milieu de gravure, pour la matière catalytique. La mise en structure de la couche sacrifi cielle se fait aux endroits où il y aura ultérieurement les contacts électriques des futures nanostructures semi-conductrices. En d’autres termes, le côté avant du substrat semi-conducteur n’aura pas de matière sacrificielle là où on déposera et on mettra en structure la matière de contact. En particulier, la matière sacrificielle, sous la forme d’une couche sacrificielle, couvre ou entoure au moins par zones, la matière catalytique. En particulier, la matière sacrificielle peut être appliquée suivant une grande surface sur le côté avant du substrat semi-conducteur pour réaliser une bonne distribution du milieu de gravure et ainsi avoir une attaque régulière par gravure, notamment après enlèvement de la couche sacrificielle.
Selon l’étape suivante du procédé, on dépose la matière électro-conductrice des contacts dans les zones qui réaliseront les futures nanostructures semi-conductrices. En structurant la matière de contact, on peut, notamment séparer électriquement les différentes zones des nanostructures semi-conductrices en particulier, faciliter l’accès du milieu de gravure à la matière catalytique. D’autre part, en dehors des nanostructures semi-conductrices on relie la matière de contact avec d’autres plans de câblage, patins de contact ou un circuit sur le substrat.
On peut notamment appliquer une pile de couches avec plusieurs plans de contact et d’isolation qui permettent le croisement de lignes et d’autres liaisons complexes de routage. Le dépôt et la mise en structure de la matière de contact sur le côté avant du substrat semi-conducteur et sur la matière sacrificielle consiste ainsi à développer les accès pour la gravure après l’enlèvement de la matière sacrificielle. Les accès de gravure permettent de réaliser les tranchées de gravure avec la matière catalytique. En particulier, avec la matière catalytique on effectue une gravure chimique régulière, induite dans le métal.
En d’autres termes, les accès de gravure se développent notamment sous la matière de contact de façon que le milieu ou agent de gravure puisse venir en contact avec la matière catalytique. La matière catalytique forme les tranchées de gravure, notamment dans les zones entre et sous la matière de contact pour réaliser les nanostructures semi-conductrices qui peuvent être contactées électriquement des deux côtés dans la direction verticale. La longueur des nanostructures semi-conductrices ou des nano-fils semi-conducteurs peut se régler, par exemple, par la durée de gravure. En variante à un emplacement approprié du substrat semi-conducteur, on peut développer une couche d’arrêt de gravure.
Selon un développement préférentiel, en réalisant les tranchées de gravure on applique une gravure chimique induite dans le métal avec la matière catalytique. La matière catalytique permet de développer des tranchées de gravure dans des zones prédéterminées et qui peuvent avoir en particulier un rapport d’aspect important. De plus, la gravure chimique induite dans le métal dépend exclusivement de la matière catalytique structurée de sorte qu’en particulier, le substrat semi-conducteur ou les nanostructures semi-conductrices ainsi développées à base du substrat semi-conducteur ne sont pas concernées par la gravure chimique induite dans le métal.
Selon un autre développement préférentiel, on entoure la matière catalytique avec la matière sacrificielle et on laisse libre au moins par zones le côté avant du substrat semi-conducteur de matière sacrificielle. Ceux-là permettent de développer, de façon simple, les accès de gravure décrits ici, entre la matière de contact et la matière catalytique qui permettront ensuite de mettre en contact simplement les nanostructures semi-conductrices avec la matière de contact.
Selon un autre développement préférentiel, on structure la matière de contact pour qu’elle fonctionne comme couche de câblage, ce qui permet de réaliser le branchement électrique des nanostructures semi-conductrices d’une manière particulièrement économique et rapide.
Selon un autre développement préférentiel, on enlève la matière catalytique des tranchées de gravure, ce qui permet, de façon simple d’éviter le développement de capacités parasites, de courants de fuite et de courts-circuits involontaires pendant le fonctionnement du composant micromécanique.
Selon un autre développement préférentiel, pour le substrat semi-conducteur on utilise des semi-conducteurs de liaison des classes II-VI ou des conducteurs de liaison des classes III-V ou encore une matière semi-conductrice. A base des matières évoquées ci-dessus on obtient d’une manière particulièrement efficace, un dopage selon l’utilisation des nanostructures semi-conductrices réalisées. En particulier, les nanostructures semi-conductrices ainsi décrites ont une jonction pn ou un dopage continu pour une certaine conductivité. En d’autres termes, le substrat semi-conducteur dans lequel on réalise selon le procédé, les nanostructures semi-conductrices, sera choisi selon les conditions imposées aux futures nanostructures ou nanoconducteurs. Une condition est que le substrat semi-conducteur puisse être structuré par gravure chimique induite dans le métal. Des exemples de matières appropriées sont le silicium, le nitrure de gallium et le carbure de silicium, l’arséniure de gallium et le silicium germanium (conducteur de liaison des classes IV-IV. Ces matières sont dopées, notamment avant ou après l’application du procédé décrit pour donner les propriétés électriques nécessaires ou souhaitées.
Selon un autre développement préférentiel, la matière catalytique est de l’argent, de l’or, du platine, du palladium ou de l’iridium. Ces matières conviennent tout particulièrement pour la gravure chimique induite dans le métal.
Selon un autre développement préférentiel, pour la gravure chimique induite dans le métal on utilise un mélange d’acide fluo-ridrique et de peroxyde d’hydrogène à l’état liquide ou à l’état de vapeur sous forme gazeuse. Le milieu ou agent de gravure ainsi décrit permet d’obtenir des rapports d’aspect particulièrement importants.
Selon un autre développement préférentiel, on utilise du dioxyde de silicium ou un polymère comme matière sacrificielle. Par exemple, comme polymère on utilise un photorésist ou un polymère qui peut être décomposé par voie thermique. Ces matières s’enlèvent simplement par élévation de la température ou chauffage.
Selon un autre développement préférentiel, on utilise comme matière de contact de l’aluminium, du cuivre ou un polysilicium dopé. Comme matière de contact on utilise notamment des matières électro-conductrices compatibles avec les procédés décrits ci-dessus et ne générant pas de gravure de type MACE dans le substrat semi-conducteur. Comme matière particulièrement adaptée on a l’aluminium, le cuivre et en particulier le poly-silicium dopé. On peut envisager en particulier de réaliser le contact des nanostructures semi-conductrices obtenues selon le procédé décrit, avec une pile de matières comportant les matières de contact évoquées ci-dessus pour combiner ainsi une forte conductivité et une solidité mécanique.
Selon un développement, le composant micromécanique comporte un ensemble de nanostructures semi-conductrices permettant un contact électrique des deux côtés dans la direction verticale, les nanostructures semi-conductrices ayant au moins par zones, de la matière de contact qui est au moins par zones, en contact avec le côté avant des nanostructures semi-conductrices, cette matière de contact enjambant au moins en partie d’autres zones des nanostructures semi-conductrices. En d’autres termes, le procédé décrit ci-dessus permet de réaliser un composant micromécanique qui chevauche des zones entre une nanostructure semi-conductrice avec la matière de contact.
Selon un développement préférentiel du composant micromécanique, la matière de contact est au moins à une certaine distance par rapport au côté avant des nanostructures semi-conductrices, ce qui permet de réaliser un plan de câblage particulièrement complexe par la matière de contact.
Le procédé de fabrication de nanostructures dans des composants micromécaniques décrits ci-dessus présentent des caractéristiques qui s’appliquent également aux composants micromécaniques et réciproquement. En particulier, le composant micromécanique tel que décrit peut s’utiliser comme détecteur ou capteur pour détecter différents milieux.
Les nanostructures semi-conductrices décrites ci-dessus sont, par exemple, des nano-fils semi-conducteurs.
Dessins
La présente invention sera décrite ci-après, de manière plus détaillée à l’aide d’exemples de procédé de fabrication de nanostructures représentées dans les dessins annexés dans lesquels : les figures la-7a sont des vues en coupe schématique selon la ligne A-A pour décrire un procédé de fabrication de nanostructures dans des composants micromécaniques ainsi que les com posants micromécaniques obtenus selon un premier mode de réalisation de l’invention, les figures lb-7b sont des vues de dessus schématiques correspondant aux vues en coupe des figures la-7a selon la ligne en traits interrompus A-A, les figures 8a, 8b représentent respectivement une vue en coupe schématique et une vue de dessus correspondante pour la description d’un second mode de réalisation de nanostructures dans des composants micromécaniques et le composant micromécanique obtenu, la coupe étant faite selon la ligne interrompue A-A, la figure 9 montre un ordinogramme pour décrire le procédé selon le premier et le second modes de réalisation de l’invention. Description de modes de réalisation de l’invention
Les figures la-7a sont des vues en coupe schématiques faites le long de la ligne en traits interrompus A-A pour décrire un premier mode de réalisation d’un procédé de fabrication de nanostructures de composants micromécaniques ; ces figures décrivent également les composants micromécaniques selon le premier mode de réalisation de l’invention.
Les figures lb-7b sont des vues de dessus schématiques correspondant aux vues en coupe schématique des figures la-7a le long de la ligne en traits interrompus A-A. A la figure la, la référence 10 désigne un substrat semi-conducteur ayant un côté avant 11 et un côté arrière 12. Le substrat semi-conducteur 10 a une jonction pn. En variante, le substrat semi-conducteur 10 peut également avoir un dopage continu pour une certaine conductivité ou une autre combinaison de plusieurs types de dopages et de concentrations de dopage.
La figure 2a montre une matière catalytique 20 déposée et structurée sur le côté avant 11 du substrat semi-conducteur 10. Comme le montre la figure 2b, la matière catalytique 20, déposée est structurée pour former un motif de trous dans la matière catalytique 20. Les trous L1 n’ont pas de matière catalytique 20.
La figure 3a montre une matière sacrificielle 30 appliquée sur la matière catalytique 20 et structurée. La matière catalytique 20 est entourée par la matière sacrificielle 30 et le côté avant 11 du substrat 10 est au moins dégagé par zones (voir figure 3b) de la matière sacrificielle 30, c’est-à-dire dans la région des trous Ll.
La figure 4a montre une matière de contact 40 déposée et structurée sur le côté avant 11 du substrat semi-conducteur 10 et sur la matière sacrificielle 30. La matière de contact 40 est structurée pour que la matière de contact 40 fonctionne notamment comme couche de câblage (voir figure 4b). A la figure 5a on enlève la matière sacrificielle 30 pour réaliser des accès de gravure 5 entre la matière de contact 40 et la matière catalytique 20. Cela signifie que l’on laisse dégagé, sans matière sacrificielle, le côté avant 11 du substrat semi-conducteur 10 à l’exception des zones avec la matière catalytique 20 et la matière de contact 40. A la figure 6a on réalise les tranchées de gravure 7 dans les zones B1 entre et sous la matière de contact 40 avec la matière catalytique 20 ; on réalise ainsi des nanostructures semi-conductrices NI verticales, des deux côtés pour les contacts électriques. La longueur des nano structures semi-conductrices NI qui peuvent être en contact des deux côtés dépend de la durée de gravure. En variante, on peut réaliser à un endroit approprié du substrat semi-conducteur 10 une couche d’arrêt de gravure AS1. En d’autres termes, on réalise un second contact des nanostructures semi-conductrices NI à partir du côté arrière 12 du substrat semi-conducteur 10.
La figure 7a correspond à la figure 6a à la différence que l’on enlève la matière de contact 40 des tranchées de gravures 7.
Les figures 8a et 8b sont respectivement une vue en coupe schématique et une vue de dessus pour décrire un second mode de réalisation d’un procédé de fabrication de nanostructures dans des composants micromécaniques et un composant micromécanique ainsi obtenu selon la présente invention, la coupe étant faite selon la ligne en traits interrompus A-A.
Les figures 8a et 8b sont fondées sur le procédé décrit à l’aide des figures la-7a à la différence que l’on a structuré une surface à graver pour réduire la matière catalytique 20 de façon à réaliser une forme d’anneau étroit RI. Cela signifie que l’on a structuré au moins un anneau étroit RI sur le substrat semi-conducteur 10 pour réaliser les nanostructures semi-conductrices NI dans la matière catalytique 20 pour déterminer ainsi la forme ou la section des nanostructures semi-conductrice NI (voir figure 8b).
Les figures 6a, 7a, 8a montrent un composant micromécanique 100 ayant de nombreuses nanostructures semi-conductrices NI qui peuvent être contactées électriquement verticalement à partir des deux côtés. Les figures 6b, 7b, 8b montrent des vues de dessus schématiques correspondantes. Comme le montrent les figures 6a, 7a, 8a, les nanostructures semi-conductrices NI ont de la matière de contact 40 au moins, dans des zones ; cette matière de contact 40 est au moins par zones en contact avec le côté avant 11 des nanostructures semi-conductrices NI ; la matière de contact 40 chevauche au moins partiellement les autres zones B1 des nano fils semi-conducteurs NI. En d’autres termes, le procédé tel que décrit réalise un composant micromécanique 100 qui engendre les zones B1 entre les nanostructures semi-conductrices NI avec la matière de contact 40. La référence Al représente une distance. Comme le montre la figure 6a, la matière de contact 40 est au moins par zones à une distance Al par rapport au côté avant 11 des nanostructures semi-conductrices N1.
La figure 9 est un ordinogramme servant à décrire le premier et le second modes de réalisation du procédé selon l’invention. Comme le montre la figure 9, on exécute le procédé selon les étapes A-F pour réaliser les nanostructures semi-conductrices NI qui peuvent être contactées électriquement des deux côtés dans la direction verticale.
Bien que l’invention soit décrite à l’aide d’exemples de réalisation préférentiels, elle n’est pas limitée à ceux-ci et en particulier les matières et topologies ne sont pas limitées aux exemples décrits ci-dessus.
NOMENCLATURE DES ELEMENTS PRINCIPAUX 5 Accès de gravure de tranchée 7 Tranchée de gravure 10 Substrat semi-conducteur 11 Côté avant 12 Côté arrière 20 Matière catalytique 30 Matière sacrificielle 40 Matière de contact 100 Composant micromécanique A-F Etapes du procédé de fabrication AS1 Couche d’arrêt de gravure B1 Zone de chevauchement des nanostructures semi-conductrices L1 Trou NI Nanostructure semi-conductrice RI Anneau étroit

Claims (12)

  1. REVENDICATIONS 1°) Procédé de fabrication de nanostructures dans des composants micromécaniques consistant à : A) utiliser un substrat semi-conducteur (10) ayant un côté avant (11) et un côté arrière (12), B) déposer et structurer une matière catalytique (20) sur le côté avant (11) du substrat semi-conducteur (10), C) appliquer et structurer la matière sacrificielle (30) sur la matière catalytique (20), D) déposer et structurer la matière de contact (40) sur le côté avant (11) du substrat semi-conducteur (10) et sur la matière sacrificielle (30), E) enlever la matière sacrificielle (30) en formant des accès de gravure (5) entre la matière de contact (40) et la matière catalytique (20), et F) développer des tranchées de gravure (7) avec la matière catalytique (20) dans les zones (Bl) entre et sous la matière de contact (40), en développant des nanostructures semi-conductrices (NI) qui peuvent être contactées électriquement des deux côtés dans la direction verticale.
  2. 2°) Procédé selon la revendication 1, caractérisé en ce qu’ on utilise une gravure chimique du métal pour développer les tranchées de gravure (7) à l’aide de la matière catalytique (20).
  3. 3°) Procédé selon la revendication 1, caractérisé en ce que la matière catalytique (20) est entourée par la matière sacrificielle (30) et le côté avant (11) du substrat semi-conducteur (10) est libre de matière sacrificielle (30) au moins par zones.
  4. 4°) Procédé selon l’une des revendications 1 à 3, caractérisé en ce qu’ on structure la matière de contact (40) pour qu’elle fonctionne comme une couche de câblage.
  5. 5°) Procédé selon l’une des revendications 1 à 4, caractérisé en ce qu’ on enlève la matière catalytique (20) des tranchées de gravure (7).
  6. 6°) Procédé selon l’une des revendications 1 à 5, caractérisé en ce qu’ on utilise un semi-conducteur de liaison pour le substrat semi-conducteur (10).
  7. 7°) Procédé selon l’une des revendications 1 à 6, caractérisé en ce que comme matière catalytique (20) on utilise de l’argent, de l’or, du platine, du palladium ou de l’iridium.
  8. 8°) Procédé selon l’une des revendications 1 à 7, caractérisé en ce que pour la gravure chimique du métal on utilise un mélange d’acide fluori-drique et de peroxyde d’hydrogène à l’état liquide ou à l’état de vapeur sous forme gazeuse.
  9. 9°) Procédé selon l’une des revendications 1 à 8, caractérisé en ce qu’ on utilise du dioxyde de silicium ou un polymère pour la matière sacrificielle (30).
  10. 10°) Procédé selon l’une des revendications 1 à 9, caractérisé en ce que la matière de contact (40) est de l’aluminium, du cuivre ou du poly-silicium dopé.
  11. 11°) Composant micromécanique (100) ayant un ensemble de nanostructures semi-conductrices (NI) qui peuvent être contactées électriquement des deux côtés dans la direction verticale, les nanostructures semi-conductrices (NI) ayant au moins par zones une matière de contact (40), et la matière de contact (40) est au moins par zones en contact avec le côté avant (11) des nanostructures semi-conductrices (NI) et la matière de contact (40) enjambe au moins partiellement d’autres zones (Bl) des nanostructures semi-conductrices (NI).
  12. 12°) Composant micromécanique (100) selon la revendication 11, caractérisé en ce que la matière de contact (40), est au moins par zones à une distance (Al) du côté avant (11) des nanostructures semi-conductrices (NI).
FR1661495A 2015-11-27 2016-11-25 Procede de fabrication de nanostructures dans des composants micromecaniques ainsi que composants micromecaniques obtenus Pending FR3044307A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015223524.6A DE102015223524A1 (de) 2015-11-27 2015-11-27 Verfahren zum Herstellen von Nanostrukturen in mikromechanischen Bauteilen und mikromechanisches Bauteil

Publications (1)

Publication Number Publication Date
FR3044307A1 true FR3044307A1 (fr) 2017-06-02

Family

ID=58693085

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1661495A Pending FR3044307A1 (fr) 2015-11-27 2016-11-25 Procede de fabrication de nanostructures dans des composants micromecaniques ainsi que composants micromecaniques obtenus

Country Status (3)

Country Link
DE (1) DE102015223524A1 (fr)
FR (1) FR3044307A1 (fr)
IT (1) IT201600118498A1 (fr)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020167375A1 (en) * 2001-03-30 2002-11-14 Hoppe Daniel J. Carbon nanotube array RF filter
DE102008015333A1 (de) 2008-03-20 2009-10-01 Gsi Helmholtzzentrum Für Schwerionenforschung Gmbh Nanodraht-Strukturelement
US20110309382A1 (en) * 2010-06-18 2011-12-22 Glo Ab Nanowire led structure and method for manufacturing the same
US20120322164A1 (en) * 2009-10-16 2012-12-20 Cornell University Nanowire array structures for sensing, solar cell and other applications
CN102956548A (zh) * 2012-11-09 2013-03-06 华中科技大学 一种电场辅助的硅通孔刻蚀工艺
US20130240983A1 (en) * 2010-11-26 2013-09-19 Centre National De La Recherche Scientifique (C.N.R.S.) Process for fabricating a field-effect transistor device implemented on a network of vertical nanowires, the resulting transistor device, an electronic device comprising such transistor devices and a processor comprising at least one such device
US20130313525A1 (en) * 2012-05-25 2013-11-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Nanowire-based Transistor, Method for Fabricating the Transistor, Semiconductor Component Incorporating the Transistor, Computer Program and Storage Medium Associated with the Fabrication Method
KR101353373B1 (ko) * 2012-11-26 2014-01-21 한국과학기술원 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자
US20150053929A1 (en) * 2013-08-22 2015-02-26 Board Of Regents. The University Of Texas System Vertical iii-v nanowire field-effect transistor using nanosphere lithography

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020167375A1 (en) * 2001-03-30 2002-11-14 Hoppe Daniel J. Carbon nanotube array RF filter
DE102008015333A1 (de) 2008-03-20 2009-10-01 Gsi Helmholtzzentrum Für Schwerionenforschung Gmbh Nanodraht-Strukturelement
US20120322164A1 (en) * 2009-10-16 2012-12-20 Cornell University Nanowire array structures for sensing, solar cell and other applications
US20110309382A1 (en) * 2010-06-18 2011-12-22 Glo Ab Nanowire led structure and method for manufacturing the same
US20130240983A1 (en) * 2010-11-26 2013-09-19 Centre National De La Recherche Scientifique (C.N.R.S.) Process for fabricating a field-effect transistor device implemented on a network of vertical nanowires, the resulting transistor device, an electronic device comprising such transistor devices and a processor comprising at least one such device
US20130313525A1 (en) * 2012-05-25 2013-11-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Nanowire-based Transistor, Method for Fabricating the Transistor, Semiconductor Component Incorporating the Transistor, Computer Program and Storage Medium Associated with the Fabrication Method
CN102956548A (zh) * 2012-11-09 2013-03-06 华中科技大学 一种电场辅助的硅通孔刻蚀工艺
KR101353373B1 (ko) * 2012-11-26 2014-01-21 한국과학기술원 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자
US20150053929A1 (en) * 2013-08-22 2015-02-26 Board Of Regents. The University Of Texas System Vertical iii-v nanowire field-effect transistor using nanosphere lithography

Also Published As

Publication number Publication date
DE102015223524A1 (de) 2017-06-01
IT201600118498A1 (it) 2018-05-23

Similar Documents

Publication Publication Date Title
EP3559981B1 (fr) Procede de realisation de composant comprenant des materiaux iii-v et des contacts compatibles de filiere silicium
EP3540878A1 (fr) Dispositif photonique comportant un laser optiquement connecté à un guide d onde silicium et procédé de fabrication d'un tel dispositif photonique
Ritchie et al. Mapping free-carriers in multijunction silicon nanowires using infrared near-field optical microscopy
EP2241882A1 (fr) Capteur électrochimique ampérométrique et son procédé de fabrication
FR3024910A1 (fr) Procede de fabrication d'un circuit integre photonique couple optiquement a un laser en un materian iii-v
KR20180052742A (ko) 나노와이어 레이저 구조체 및 제조 방법
EP2294464A1 (fr) Structure de guide d'onde optique micronanostructuré pour le contrôle de la biréfringence
EP3241246B1 (fr) Procédé de fabrication de nanofils ou de microfils semiconducteurs à pieds isolés
WO2016207495A1 (fr) Nanolaser a cristal photonique pompe électriquement
CA3024395A1 (fr) Detecteur de particules realise dans un materiau semi-conducteur
EP2937902A1 (fr) MATRICE DE PHOTODIODES EN CdHgTe
EP2510391B1 (fr) Dispositif de couplage d'une onde électromagnétique entre un guide d'onde et un guide métallique à fente, procédé de fabrication dudit dispositif, et coupleur optique et électrique d'un objet utilisant le dispositif de couplage optique
EP2591506B1 (fr) Procédé de réalisation d'un dispositif microelectronique a niveaux metalliques d'interconnexion connectes par des vias programmables
FR3069859B1 (fr) Structure semiconductrice comportant une membrane suspendue a portion centrale structuree en epaisseur
FR2955205A1 (fr) Dispositif microelectronique, en particulier capteur d'image a illumination par la face arriere et procede de fabrication
EP3745473B1 (fr) Dispositif optoelectronique comportant une portion centrale contrainte en tension suivant un premier axe et polarisee electriquement suivant un deuxieme axe
FR2996681A1 (fr) Dispositif electronique comprenant des nanostructures en filaments et procede de fabrication de tels dispositifs
FR3044307A1 (fr) Procede de fabrication de nanostructures dans des composants micromecaniques ainsi que composants micromecaniques obtenus
FR3042064B1 (fr) Dispositif pour connecter au moins un nano-objet associe a une puce permettant une connexion a au moins un systeme electrique externe et son procede de realisation
EP3326027A1 (fr) Filtre et detecteur optiques a nanoparticules ou microparticules resonantes
EP2396642B1 (fr) Systeme et equipement de detection optique de particules a eventail de decouplage de l'information optique, procede de fabrication correspondant
FR2794572A1 (fr) Puce et procede de garniture d'une puce comprenant une pluralite d'electrodes
EP2862836B1 (fr) Procédé de réalisation par voie électrochimique d'au moins une zone poreuse d'une structure micro et/ou nanoélectronique
FR3105748A1 (fr) Dispositif pour traitement par laser et procédé de traitement au laser
FR3088136A1 (fr) Procede de realisation d'une photodiode et photodiode

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLFP Fee payment

Year of fee payment: 4

PLSC Publication of the preliminary search report

Effective date: 20200515

RX Complete rejection

Effective date: 20210330