KR100437598B1 - 전계 방출 표시소자의 제조방법 - Google Patents

Abstract

본 발명은 전계 방출 표시소자의 제조방법에 관한 것으로, 기판 상부에 희생막을 형성하는 단계; 상기 희생막을 일정 패턴으로 식각하는 단계; 상기 패턴화된 희생막을 마스크로 하여 상기 기판을 등방성 식각하는 단계; 상기 패턴화된 희생막을 포함하여 상기 기판 전면상에 전계 방출 팁 물질층을 형성한 후, 상기 전계 방출 팁 물질층을 선택적으로 식각하여 상기 희생막 측벽과 상기 희생막 아래의 기판부분상에 전계 방출 팁을 형성하는 단계; 상기 기판 상부에 게이트 절연막 및 게이트를 순차적으로 형성하는 단계; 및 상기 희생막과 그 상부의 게이트 절연막 및 게이트를 동시에 제거하는 단계를 포함하며, 방출면적을 극대화시키는 크로스 타입의 팁을 제조하여 단위 면적당 고전류밀도로 방출 전류를 높일 수 있는 것이며, 특히, 에지 부분에서는 3면에서 전계를 인가시킴으로서 더욱 고밀도의 전류 방출을 야기할 수 있다. 또한, 본 발명은 동작 전압을 낮출 수도 있으며, 대형 패널 제조시 적용시킬 수 있는 것이다.

Description

전계 방출 표시소자의 제조방법{METHOD FOR MANUFACTURING FIELD EMISSION DISPLAY DEVICE}

본 발명은 전계 방출 표시소자의 제조방법에 관한 것으로, 보다 상세하게는 방출면적을 극대화시킨 전계 방출 표시소자의 제조방법에 관한 것이다.

주지된 바와 같이, 소정의 화상을 구현하는 표시소자중에서 음극선관(CRT)은 평판 표시소자(FLAT DISPLAY) 보다 우수한 표시품질을 지니고 있다. 이러한 음극선관은 자연색에 가까운 색상을 실현하고 대면적 및 고해상도 특성을 지니고 있어 텔레비전이나 컴퓨터 등의 디스플레이 장치로 널리 이용되고 있지만 입체감과 현상감이 낮다는 단점이 있다.

한편, 휴대용 개인용 컴퓨터(PORTABLE PERSONAL COMPUTER)와 같은 이동정보기기에의 응용에 있어서는 경량 박형화가 가능하고 소비전력이 적은 액정표시소자가 널리 사용되고 있다. 이러한 액정표시소자는 평판 표시소자이기는 하지만 해상도가 낮은 단점이 있다.

반면, 전계 방출 표시소자(FIELD EMISSION DISPLAY)는 액정표시소자와 음극선관의 장점만을 살린 것으로 평판과 해상도를 동시에 실현시킨 발광형 평판 표시소자이며, 또한 용장도(REDUNDANCY)가 좋으며 공정단계가 간단하며 시야각이 크며 총천연색 구현이 가능하다는 장점이 있다.

전계 방출 표시소자는 물질에 따라 실리콘 팁, 금속 팁으로 분류되며, 구조에 따라서는 포인트 에미터(POINT EMITTER), 웨지 에미터(WEDGE EMITTER) 및 박막 에지 에미터(THIN FILM EDGE EMITTER)로 구분될 수 있는데, 포인트 에미터가 주로 사용된다.

도 1은 포인트 에미터를 사용한 종래의 전계 방출 표시소자를 도시한 단면도이다.

포인트 에미터를 사용한 종래의 전계 방출 표시소자는, 도 1에 도시된 바와 같이, 실리콘 기판(1)을 등방성 식각하여 형성된 원추형의 실리콘의 팁(2) 양측에 게이트 절연막(3)과 게이트 전극(4)을 포함하여 구성되어 있다.

그러나, 포인트 에미터를 사용한 종래의 전계 방출 표시소자는 다음과 같은 문제점이 있다.

일반적으로 팁은 첨두형으로 형성되어야 다량의 전류를 방출시킬 수가 있는데, 종래 기술로는 원추형의 실리콘 팁을 만드는 것이 실질적으로 어려움이 있다.

또한, 다수개의 팁은 일률적으로 균일하게 형성되지 않으므로 균일도가 매우 낮다는 등의 이유로 종래의 전계 방출 표시소자는 방출 전류의 양이 적고, 동작 전압도 높으며, 대형 패널에 적용되기 어렵다는 문제점이 있다.

이에, 본 발명에 따른 전계 방출 표시소자의 제조방법은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 방출 전류의 양을 극대화시키고, 동작 전류를 낮추며, 대향 패널에도 적용할 수 있는 전계 방출 표시소자의 제조방법을 제공함에 있다.

도 1은 종래 전계 방출 표시소자의 단면도.

도 2 내지 7은 본 발명에 따른 전계 방출 표시소자의 제조방법을 나타내는 각 공정별 도면.

도 8은 본 발명에 따른 전계 방출 표시소자의 평면도.

* 도면의 주요부분에 대한 부호의 설명 *

10; 실리콘 기판 12; 희생막 패턴

14; 폴리실리콘 16; 게이트 절연막

18; 게이트

상기 목적을 달성하기 위한 본 발명에 따른 전계 방출 표시소자의 제조방법은 기판 상부에 희생막을 형성하는 단계; 희생막을 식각하여 크로스 형태의 희생막 패턴을 형성하는 단계; 희생막 패턴을 마스크로 하여 상기 기판을 등방성 식각하는 단계; 희생막 패턴을 포함하여 상기 기판 전면상에 전계 방출 팁 물질층을 형성하는 단계; 전계 방출 팁 물질층을 상기 희생막 패턴 측벽과 상기 희생막 패턴 아래의 기판 부분에 잔류되도록 선택적으로 식각하여 크로스 형태의 전계 방출 팁을 형성하는 단계; 희생막 패턴을 포함한 결과물 위에 게이트절연막 및 게이트를 순차적으로 형성하는 단계; 및 리프트 오프 방식에 의해 상기 희생막 패턴 및 상기 희생막 패턴 상부의 게이트절연막 및 게이트를 제거하는 단계를 포함하는 것을 특징으로 한다.

이하, 본 발명에 따른 전계 방출 표시소자의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.

도 2 내지 7은 본 발명에 따른 전계 방출 표시소자의 제조방법을 나타내는 각 공정별 도면이고, 도 8은 본 발명에 따른 전계 방출 표시소자를 나타내는 평면도이다.

본 발명에 따른 전계 방출 표시소자의 제조방법은, 먼저, 도 2에 도시된 바와 같이, 불순물(PoCl₃) 도핑이 이루어 지고, 웰 드라이브-인(WELL DRIVE-IN)이 진행된 기판, 예를 들어, 실리콘 기판(10) 상부에 희생막(12)을 LPCVD(LOW PRESSURE CHEMICAL VAPOR DECOMPOSITION)방식으로 약 2,000 내지 4,000Å, 바람직하게는 3,000Å정도의 두께로 증착한다. 이때, 상기 희생막(12)은 상기 실리콘 기판(10)의 식각율과 상이한 물질로서 선택적 식각이 가능한 PSG(PHOSPHOROUS SILICATE GLASS) 물질로 형성한다.

이어서, 도 3에 도시된 바와 같이, 상기 희생막(12)을 일정 패턴, 예를 들면 다각형, 바람직하게는 크로스형으로 패터닝하는데, 도면에는 도시되지는 아니 하였지만 상기 크로스형의 포토레지스트 패터닝을 통해 크로스형의 희생막 패턴(12)을 형성한다.

그 다음, 도 4에 도시된 바와 같이, 잔류 포토레지스트(미도시)를 스트립(STRIP)하고, 상기 크로스형의 희생막 패턴(12)을 마스크로 하여 상기 실리콘 기판(10)을 약 6,000 내지 8,000Å, 바람직하게는 7,000 Å정도 식각한다. 이때, 상기 실리콘 기판(10)의 식각은 등방성 식각(ISOTROPIC ETCH)으로서 식각액 접촉면의 직각방향 역시 반응을 이루어 이로 인해 식각액 접촉면의 수평방향과 수직방향의 식각속도가 같아진다. 이로 인하여, 상기 희생막 패턴(12)의 하부 일정 길이까지 식각되어 상기 실리콘 기판(10)은 상부에 크로스형의 희생막 패턴(12)이 올려져 있는 첨탑형으로 형성된다.

이어서, 도 5에 도시된 바와 같이, 상기 희생막 패턴(12)을 포함하여 상기 실리콘 기판(10) 전면상에 전계 방출 팁 물질층을 형성한 후, 상기 전계 방출 팁 물질층을 선택적으로 식각하여 상기 희생막 패턴(12) 측벽과 상기 희생막 패턴(12) 아래의 실리콘 기판(10)부분상에 전계 방출 팁(14)을 형성한다. 이때, 상기 전계 방출 팁 물질로는 폴리실리콘을 사용하며, 상기 폴리실리콘을 도체화시켜 방출전류를 높이기 위해 불순물을 도핑시키는데, 상기 불순물로는 PoCl₃를 사용한다.

그 다음, 도 6에 도시된 바와 같이, 상기 희생막 패턴(12) 상면을 포함한 실리콘 기판(10)상부에 게이트 절연막(16)으로서 SiON과 같은 실리콘산화물을 약 7,000 내지 9,000 Å, 바람직하게는 8,000Å 정도의 두께로 증착하고, 계속하여 게이트(18)로서 몰리브덴과 같은 금속층을 900 내지 1,100Å 정도의 두께로 증착한 후, 패터닝하여 게이트 절연막(16) 및 게이트(18)를 형성한다.

이어서, 도 7에 도시된 바와 같이, 상기 희생막 패턴(12)과 그 상부에 형성되어 있는 게이트 절연막(16) 및 게이트(18)를 동시에 제거하면, 사이드 월(SIDE-WALL) 형태의 전계 방출 팁(14)이 완성된다.

그 다음, 도 8에 도시된 바와 같이, 상기 전계 방출 표시소자는 크로스 형태의 전계 방출 팁(14)을 구비하고 있으므로 전류 방출 면적이 증가하여 다량의 전자를 방출할 수 있게 되며, 특히 상기 크로스형의 전계 방출 팁에 있어서 어느 하나의 에지는 3면에서 전계를 인가시킬 수 있게 된다. 또한, 불순물이 도핑된 폴리실리콘으로 전계 방출 팁이 형성되므로 실리콘 보다는 전자 전달 능력이 앞선다.

본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.

이상에서 자세히 살펴 본 바와 같이, 본 발명에 따른 전계 방출 표시소자의 제조방법은 다음과 같은 효과가 있다.

본 발명에 있어서는 크로스 타입의 팁을 제조하여 단위 면적당 고전류밀도로 방출 전류를 극대화시킬 수 있는 것이다. 특히, 에지 부분에서는 3면에서 전계를 인가시킴으로서 더욱 고밀도의 전류 방출을 야기할 수 있다.

또한, 본 발명은 동작 전압을 낮출 수도 있으며, 대형 패널 제조시 적용시킬수 있는 것이다.

Claims (12)

1. 기판 상부에 희생막을 형성하는 단계;

   상기 희생막을 식각하여 크로스 형태의 희생막 패턴을 형성하는 단계;

   상기 희생막 패턴을 마스크로 하여 상기 기판을 등방성 식각하는 단계;

   상기 희생막 패턴을 포함하여 상기 기판 전면상에 전계 방출 팁 물질층을 형성하는 단계;

   상기 전계 방출 팁 물질층을 상기 희생막 패턴 측벽과 상기 희생막 패턴 아래의 기판 부분에 잔류되도록 선택적으로 식각하여 크로스 형태의 전계 방출 팁을 형성하는 단계;

   상기 희생막 패턴을 포함한 결과물 위에 게이트절연막 및 게이트를 순차적으로 형성하는 단계; 및

   리프트 오프 방식에 의해 상기 희생막 패턴 및 상기 희생막 패턴 상부의 게이트절연막 및 게이트를 제거하는 단계를 포함하는 것을 특징으로 하는 전계 방출 표시소자의 제조방법.
2. 제 1항에 있어서,

   상기 희생막은 PSG막인 것을 특징으로 하는 전계 방출 표시소자의 제조방법.
3. 제 2항에 있어서,

   상기 희생막은 LPCVD 방식으로 형성하는 것을 특징으로 하는 전계 방출 표시소자의 제조방법.
4. 삭제
5. 제 2항에 있어서,

   상기 희생막은 그 두께가 2,000 내지 4,000 Å인 것을 특징으로 하는 전계 방출 표시소자의 제조방법.
6. 제 1항에 있어서,

   상기 기판이 등방성 식각되는 깊이는 6,000 내지 8,000 Å인 것을 특징으로 하는 전계 방출 표시소자의 제조방법.
7. 제 1항에 있어서,

   상기 전계 방출 팁 물질층은 폴리실리콘층인 것을 특징으로 하는 전계 방출 표시소자의 제조방법.
8. 제 7항에 있어서,

   상기 폴리실리콘층은 불순물이 도핑된 것을 특징으로 하는 전계 방출 표시소자의 제조방법.
9. 제 8항에 있어서,

   상기 불순물은 PoCl₃인 것을 특징으로 하는 전계 방출 표시소자의 제조방법.
10. 제 1항에 있어서,

    상기 전계 방출 팁은 사이드 월 형태로 형성하는 것을 특징으로 하는 전계 방출 표시소자의 제조방법.
11. 제 1항에 있어서,

    상기 게이트 절연막은 7,000 내지 9,000 Å인 것을 특징으로 하는 전계 방출 표시소자의 제조방법.
12. 제 1항에 있어서,

    상기 게이트의 두께는 900 내지 1100 Å인 것을 특징으로 하는 전계 방출 표시소자의 제조방법.