JPH10177838A - 行−列リークの減少した電界放出素子の製造方法 - Google Patents
行−列リークの減少した電界放出素子の製造方法Info
- Publication number
- JPH10177838A JPH10177838A JP36191997A JP36191997A JPH10177838A JP H10177838 A JPH10177838 A JP H10177838A JP 36191997 A JP36191997 A JP 36191997A JP 36191997 A JP36191997 A JP 36191997A JP H10177838 A JPH10177838 A JP H10177838A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electric field
- ballast
- opposing edges
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000011159 matrix material Substances 0.000 title 1
- 239000004020 conductor Substances 0.000 claims abstract description 72
- 230000005684 electric field Effects 0.000 claims abstract description 53
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 abstract description 21
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 20
- 238000000034 method Methods 0.000 abstract description 18
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 6
- 229910003460 diamond Inorganic materials 0.000 abstract description 4
- 239000010432 diamond Substances 0.000 abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000000605 extraction Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- VLKZOEOYAKHREP-UHFFFAOYSA-N n-Hexane Chemical compound CCCCCC VLKZOEOYAKHREP-UHFFFAOYSA-N 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 241001174990 Boros Species 0.000 description 1
- 229920013683 Celanese Polymers 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XDTMQSROBMDMFD-UHFFFAOYSA-N Cyclohexane Chemical compound C1CCCCC1 XDTMQSROBMDMFD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
子の製造方法を提供する。 【解決手段】 ダイアモンド状炭素電界放出素子300
の製造方法は、列導体330上にバラスト層を形成する
段階、バラスト層上に、列導体の中央ウエル領域332
に位置を合わせるように、ダイアモンド状炭素で作った
表面エミッタ370を形成する段階、バラスト層および
表面エミッタ上に、電界シェーパ層を形成する段階、バ
ラスト層および電界シェーパ層にパターニングを行い、
バラスト365および対向エッジを有する電界シェーパ
層を形成し、列導体の対向エッジと共に、滑らかな連続
面371を規定する段階、ブランケット誘電体層を堆積
する段階、および列導体の中央ウエル領域上に放出ウエ
ル360を形成する段階を含む。
Description
ld emission device) に関し、更に特定すれば、ダイア
モンド状炭素表面エミッタ(diamond-like-carbon surfa
ce emitter) を含む、三極電界放出素子(triode field
emission device)に関するものである。
1つの構成では、電界放出素子はダイオードであり、2
つの電極、カソードおよびアノードを含む。他の一般的
な構成では、電界放出素子はトライオード(triode)であ
り、3つの電極、カソード、ゲート電極、およびアノー
ドを含む。図1に示すのは、トライアッド構成を有する
従来技術の電界放出素子(FED)100である。FE
D100は、ゲート抽出電極150(行としても知られ
ている)を含み、誘電体層140によって、導電層13
0(列としても知られている)から離間されている。導
電層130は支持基板110上に形成されている。誘電
体層140は、ゲート抽出電極150および導電層13
0間における電流の形成を防止する。ゲート抽出電極1
50から離間されて、導電性物質で作られたアノード1
80がある。誘電体層140は、エミッタ・ウエル16
0を規定する側面を有する。電子エミッタ170がエミ
ッタ・ウエル160内に配置されており、スピント・チ
ップ(Spindt tip)を含む場合もある。FED100の動
作の間、そして一般的なトライオードの動作では典型的
であるが、ゲート抽出電極150,導電層130,およ
びアノード180に適切な電圧が印加され、電子エミッ
タ170から電子を抽出し、電子をアノードの方向に向
かわせる。FED100の不良機構の1つに、誘電体層
140内の欠陥145の存在がある。欠陥145は、ゲ
ート抽出電極150および導電層130間に延びるクラ
ック(crack) またはボイド(void)を含むことがあり、そ
のためにこれらの間に導通経路が形成され、所望の電気
的絶縁が阻害される。電圧源185が、ゲート抽出電極
150および導電層130間に電位差を供給する場合、
電流は、この回路内に直列に配置される電流計190に
よって測定されるが、回路には望ましくない欠陥145
が含まれる。同様の欠陥が、ダイアモンド状炭素膜(dia
mond-like carbon film)のような放出膜(emissive fil
m) を採用したトライオード電界放出素子の開発におい
ても観察された。
内の欠陥形成を防止し、行−列間の電流漏れ(リーク)
を低減する、電界放出膜を採用した電界放出素子の製造
方法が必要とされている。
ド状炭素電界放出素子の製造方法は、(i)列導体上に
バラスト層を形成する段階、(ii)バラスト層上に、
列導体の中央ウエル領域に位置を合わせるように(in re
gistration with)、ダイアモンド状炭素で作った表面エ
ミッタを形成する段階、(iii)バラスト層および表
面エミッタ上に、電界シェーパ層(374)を形成する
段階、(iv)バラスト層および電界シェーパ層にパタ
ーニングを行い、バラストおよび対向エッジを有する電
界シェーパ層を形成し、列導体の対向エッジと共に、滑
らかな連続面を規定する段階、(v)ブランケット誘電
体層を堆積する段階、および(vi)列導体の中央ウエ
ル領域上に放出ウエルを形成する段階を含む。
素子200の断面図が示されている。電界放出素子20
0はカソード276を含む。カソード276は支持基板
210を含み、支持基板210は、硼珪酸ガラス(boros
ilicate glass)のようなガラスまたはシリコンで作った
ものでよい。支持基板210の主面上には、列導体23
0が形成されている。列導体230は、アルミニウムま
たはモリブデンのような、適切な導電性物質で作られ
る。列導体230の上に放出構造220が形成されてい
る。放出構造220は3つの層、即ち、列導体230上
に堆積されドープ・アモルファス・シリコンのような抵
抗性物質を含むバラスト(ballast) 265,バラスト2
65上に形成され、例えば、ダイアモンド状炭素,立体
窒化硼素(cubic boron nitride) ,または窒化アルミニ
ウムのような適切な電界放出物質で作られた表面エミッ
タ270,および表面エミッタ270の一部の上に配さ
れアモルファス・シリコンのような抵抗性物質で作られ
た電界シェーパ(field shaper)275を含む。誘電体層
240が電界シェーパ275上に形成され、放出ウエル
260を規定する側面を含む。誘電体層240は、二酸
化シリコンのような適切な誘電体物質で作られる。表面
エミッタ270は、放出ウエル260内に配置される放
出面を規定する。誘電体層240上に行導体250が形
成され、表面エミッタ270からは離間されている。行
導体250から離間されてアノード280が形成されて
いる。電界放出素子200の動作は、表面エミッタ27
0から電子放出を生成し、抽出した電子を適切な加速度
でアノード280に向けて案内するのに適した電位を、
列導体230,行導体250,およびアノード280に
印加することを含む。電界シェーパ275は、表面エミ
ッタ270の領域における電界の整形に供する。バラス
ト265は、表面エミッタ270および列導体230間
に適切な電気抵抗を与え、表面エミッタ270およびア
ノード280間のアーク発生を防止する。
エッジを含む、電界放出素子200の部分拡大図が示さ
れている。放出構造220のエッジには、誘電体層24
0および表面エミッタ270のエッジ272によって、
ボイド295が規定されている。以下で一層詳しく説明
するが、ボイド295は、放出構造220の形成の間、
電界放出物質に過度なエッチングを行った結果発生する
ことが観察されている。ボイド295の結果として、誘
電体層240内に応力が生じ、その結果内部にクラック
245が形成される。クラック245は、行導体250
および列導体230間に電流漏洩経路を規定し、その結
果、電界放出素子200の動作の間、望ましくない行−
列電流漏れが発生する。行導体250および列導体23
0間に電位源285によって電位差が印加されると、ク
ラック245によって完成する回路内にある電流計29
0によって電流が測定される。ボイド295の形成につ
いて次に説明する。
放出素子200(図2および図3)の放出構造220の
形成において実現される複数の構造254,255,2
56,257,258の断面図が示されている。まず、
バラスト層264を列導体230上に堆積する。バラス
ト層264は、約1016cm-3の濃度に硼素をドープし
たアモルファス・シリコン層を含む。その後、ダイアモ
ンド状炭素層269をバラスト層264の上に堆積す
る。次いで、アモルファス・シリコンの電界シェーパ層
274を層269上に形成する。次いで、層264,2
69,274にパターニングを行い、列導体230の上
に放出構造220を設定する。これは、まず最初に、電
界シェーパ層274上にフォトレジストのパターン層2
21を形成して図4に示す構造254を実現し、次い
で、例えば、SF6 化学薬品を用いて電界シェーパ層2
74を貫通するエッチングを行い、電界シェーパ層27
7を規定し、図5に示す構造255を実現し、その後例
えば酸素プラズマを用いて、層269を貫通するエッチ
ングを行って図6に示す構造256を生成し、最後にバ
ラスト層264を貫通するエッチングを行うことによ
り、バラスト265を形成し、図7に示す構造257を
実現する。用いるフォトレジストは、一般的な種類(com
mon variety)のHoechst Celaneseによって供給される製
品番号AZ5214であり、これに適したエッチャント
は酸素プラズマを含む。先に示したように、酸素プラズ
マはダイアモンド状炭素に対するエッチャントでもあ
る。しかしながら、酸素プラズマによるダイアモンド状
炭素のエッチング速度は、フォトレジストのそれよりも
大幅に高い。したがって、図6に示すように、列導体2
30の外側に位置するダイアモンド状炭素の部分は、フ
ォトレジストが除去されるよりもかなり前に除去され
る。バラスト層264をエッチングした後、酸素プラズ
マを用いてフォトレジスト層221を除去し、図8に示
す構造258を生成する。酸素プラズマは同時に電界放
出物質の露出したエッジも攻撃するので、図8に示すよ
うな表面エミッタ270のアンダーカット・エッジ(und
ercut edge) 272が形成される。誘電体物質を構造2
58上に堆積する場合、放出構造220の一定でないエ
ッジに整合(conform) させることは不可能であり、その
ために図3に示したようなボイド295が形成される。
明したように製造された電界放出素子が有する行−列間
電流漏れを表すグラフ400,410が示されている。
電流測定は、図3を参照して説明したように行われ、9
個の放出ウエルを有する単一画素、即ち、1つの行−列
交差点にアドレスし、9個の放出ウエルの各々は、直径
約4マイクロメートル深さ1マイクロメートルであっ
た。グラフ400,410は、電界放出素子の画素アレ
イ内の異なる画素において行った測定から成る。グラフ
410が示す漏れ電流は非常に大きく、一般的に用いら
れる値である70ボルトの行−列電位差に対して約20
マイクロアンペアの値を有する。このレベルの漏れ電流
は容認できるものではない。グラフ400で表されるサ
イトにおける漏れ電流は、約30ボルトの電圧における
測定可能な漏れを示す。
発明による、行−列電流漏れの低減を図った電界放出素
子300(図15)を製造する方法の種々の工程を実行
することによって実現される、複数の構造354,35
5,356,357,358(図10ないし図14)の
断面図が示されている。構造354は、硼珪酸ガラスの
ようなガラスまたはシリコンで作られた支持基板310
を含む。支持基板310の主面上に、列導体330を形
成し、これにパターニングを行って中央ウエル領域33
2を設ける。列導体330上にバラスト層364を堆積
する。この特定実施例では、バラスト層364は、10
0Ωcmないし10,000Ωcmの範囲内の抵抗率を
与えるようドープしたアモルファス・シリコン層を含
む。これを得るには、約30keVにおける硼素の注入
により、1010ないし1018cm-3の範囲で好ましくは
1016cm-3の濃度にアモルファス・シリコンを硼素で
ドープすればよい。バラスト層364を形成するには、
前述の範囲内の抵抗率を有する他の適切なバラスト物質
を用いてもよい。その後、約1000オングストローム
の厚さを有するダイアモンド状炭素層369を、バラス
ト層364上に形成する。電界放出炭素に基づく物質を
含む他の電界放出物質を用いてもよい。ダイアモンド状
炭素を含む炭素に基づく物質の電界放出膜を形成する方
法は、当技術では既知である。例えば、シクロエキサ
ン,n−ヘキサン,およびメタンのようなガス源を用い
て、プラズマ・エンハンス化学蒸着によって、アモルフ
ァス水素化炭素膜(amorphous hydrogenated carbon fil
m)を堆積することができる。かかる方法の1つが、Wang
et al. による"Lithography Using Electron Beam Ind
ucedEtching of a Carbon Film", J. Vac. Sci. Tehno
l. Sept/Oct 1995, pp. 1984-1987 に記載されている。
ダイアモンド膜の堆積については、1995年5月30
日に特許された、Dreifus et al.による"Microelectron
ic Structure Having an Array of Diamond Structures
on a Nondiamond Substrate and Associated Fabricat
ion Methods"と題する米国特許番号第5,420,44
3号に記載されている。更に、ダイアモンド状炭素膜の
堆積については、Seth et al. による"Lithographic Ap
plication of Diamond-like Carbon Films", Thin Soli
d Films, 1995, pp. 92-95に記載されている。層369
の形成後、列導体330の中央ウエル領域332に位置
合わせした、厚さ約1,000オングストロームのパタ
ーン・ハードマスク368を層369上に形成すること
により、図10の構造354を実現する。酸素プラズマ
を用いてダイアモンド状炭素にドライ・エッチングを行
うことにより、中央ウエル領域332にほぼ位置合わせ
した表面エミッタ370を形成し、図11に示す構造3
55を実現する。図12の構造356を実現するため
に、まずハードマスク368を構造355から除去する
(図11)。その後、厚さ約2,000オングストロー
ムのアモルファス・シリコンの電界シェーパ層374
を、表面エミッタ370およびバラスト層364上に形
成する。電界シェーパ層374およびバラスト層364
にエッチングを行うが、列導体330上の部分を全体的
に残す。これを行うには、電界シェーパ層374上にフ
ォトレジストのパターン層321を堆積し、SF6 また
は塩素/酸素プラズマのような適切なエッチャントを用
いて層374,364を貫通するエッチングを行い、図
13に示す構造357を実現する。バラスト層364お
よび電界シェーパ層374は、前述のエッチャントに関
してはほぼ等しいエッチング速度を有するので、列導体
330の対向するエッジ,バラスト365の対向するエ
ッジ,および電界シェーパ層377の対向する(oppose
d) エッジは、対向する滑らかな連続面371を規定す
る。その後、酸素プラズマを用いて、フォトレジスト層
321を除去する。この工程の間、エッジ372を含む
表面エミッタ370は、エッチャントによる攻撃から保
護されている。この構成は、表面371におけるエッチ
ングの不均一性を解消する。図14に示すように、後に
誘電体層341を堆積する場合、表面371に容易に整
合するので、クラックを形成するボイドの形成を防止す
る。誘電体層341は、約1マイクロメートルの厚さに
堆積する。次に、誘電体層341上に、例えば、モリブ
デンで作った導電層351を堆積することにより、構造
358を実現する。その後、図15に示すように、導電
層351,誘電体層341,および電界シェーパ層37
7の部分を選択的にエッチングすることにより、放出ウ
エル360を形成し、こうして行導体350,誘電体層
340,および電界シェーパ375を形成する。放出ウ
エル360は、全体的に中央ウエル領域332を覆い、
放出ウエル360の底面を規定する表面エミッタ370
と位置合わせされている。放出構造320は、電界シェ
ーパ375,表面エミッタ370,およびバラスト36
5で構成されている。FED300は、更に、カソード
376の行導体350から離間されているアノード38
0を含む。FED300の動作は、列導体330および
行導体350に適切な電位を印加し(図示しない電位源
を用いることによって)、表面エミッタ370から電子
を抽出し、アノードに高い正電位を印加して、抽出した
電子をアノード380に向けて加速することを含む。適
切な電位構成の例は、列導体330−接地,行導体35
0−+80ボルト,およびアノード380−+4000
ボルトを含む。
電界放出物質、即ち、バラスト範囲(ballasting range)
内の抵抗率を有する電界放出物質で作る。この場合、バ
ラスト層にパターニングを行い、内側の中央ウエル領域
に向かい、列導体の金属部分上に配された対向エッジを
有するバラストを形成する。その後、電界シェーパ層を
バラスト上に形成する際、電界シェーパ層はバラストの
対向エッジを覆う。次に、電界シェーパ層に選択エッチ
ングを行い、列導体上に位置し、列導体の対向エッジに
接続する、誘電体層が整合可能な滑らかな表面を形成す
る。電界シェーパ層にパターニングを行う工程の間、こ
うして放出物質を保護する。放出ウエルを形成するに
は、誘電体および電界シェーパ層を貫通する選択エッチ
ングを行い、バラストの放出物質の一部を露出させるこ
とにより、表面エミッタを設ける。次に図16および図
17を参照すると、本発明による、行−列間電流漏れの
低減を図った電界放出素子を製造する方法によって作ら
れた、電界放出素子800の画素の断面図(図16),
および図16の電界放出素子800のカソード876の
画素の平面図(図17)が示されている。電界放出素子
800は、図10ないし図15を参照して説明したよう
に作られ、「8」で始まる同様の参照番号によって、素
子を引用する。この特定実施例では、列導体830は、
3つの中央ウエル部分832を含み、その上に3つの放
出ウエル860を形成する。各ウエル内には、表面エミ
ッタ870が配置されている。電界放出素子800の各
画素は、図17に示すように、行導体850および列導
体830間の各重複領域に、9個の放出ウエル860を
含む。電界放出素子800は、32x32の行および列
導体アレイを含み、図16および図17に示したような
1024個の画素を規定する。
00(図16および図17)のカソード876の102
4画素が呈する行−列間電流漏れによる電流(マイクロ
アンペア)を表すグラフ700,710が示されてい
る。漏れ電流の測定は、図3を参照して説明した方法で
行った。グラフ700,710は、別個に製造した2つ
の同一構成を有するアレイから得た測定値から成る。こ
れらの測定値は、図9に示したものよりも約1,000
倍多い画素によって発生した漏れ電流を含むものであ
る。グラフ700は全ての電圧に対して測定可能な漏れ
電流を示しておらず、グラフ710は50ボルトの電位
差において約7マイクロアンペア、即ち画素当たり約7
ナノアンペアの漏れ電流を示す。このレベルの漏れ電流
は容認可能である。本発明による方法を用いて製造した
電界放出素子800では、図17に示し、図4ないし図
8を参照して説明したように製造される画素構成を有す
る電界放出素子(図9)よりも、漏れ電流の大きさが約
3桁小さい。
は、表面エミッタの堆積に続いて、更に追加の処理工程
を含むプロセスにおいて有用なものもある。この場合、
追加の工程(群)では、本発明によらなければ、電界放
出物質を攻撃し、誘電体層の整合が不可能なエッジを有
する放出構造を形成してしまうような化学薬品が導入さ
れてもよい。表面エミッタのエッジを覆うことにより、
後続の処理の間これらは保護される。また、本方法は、
表面エミッタの形成に続く処理ステップによる攻撃の恐
れがある、他の電界放出膜組成を含んでもよい。更に、
電界シェーパ層およびバラストの組成が類似しているた
め、所与のエッチャントによるこれらの層のエッチング
速度がほぼ等しいことが保証され、滑らかで連続したエ
ッジの放出構造が生成可能となる。また、誘電体層は放
出構造のエッジに容易に整合させることができるので、
ボイド形成の防止が可能となる。
かつ説明してきたが、更に別の変更や改善も当業者には
想起されよう。したがって、本発明はここに示した特定
形態に限定される訳ではないと理解されることを望み、
本発明の精神および範囲から逸脱しない全ての変更は、
特許請求の範囲に含まれることを意図するものである。
実現される構造の断面図。
実現される構造の断面図。
実現される構造の断面図。
実現される構造の断面図。
実現される構造の断面図。
出素子によって示される行−列間電流漏れを表すグラ
フ。
電界放出素子の製造方法の一工程を実行することによっ
て実現される構造の断面図。
電界放出素子の製造方法の一工程を実行することによっ
て実現される構造の断面図。
電界放出素子の製造方法の一工程を実行することによっ
て実現される構造の断面図。
電界放出素子の製造方法の一工程を実行することによっ
て実現される構造の断面図。
電界放出素子の製造方法の一工程を実行することによっ
て実現される構造の断面図。
電界放出素子の製造方法の一工程を実行することによっ
て実現される構造の断面図。
電界放出素子の製造方法の種々の工程を実行することに
よって実現された電界放出素子の他の実施例における画
素の断面図。
面図。
電位差を印加した場合に測定された行−列間電流漏れを
表すグラフ。
Claims (3)
- 【請求項1】行−列リークの減少した電界放出素子(3
00,800)の製造方法であって:主面を有する支持
基板(310,810)を設ける段階;前記支持基板
(310,810)の主面上に導電層を形成する段階;
前記導電層にパターニングを行い、中央ウエル領域(3
32,832)および対向エッジを有する列導体(33
0,830)を規定する段階;前記列導体(330,8
30)上にバラスト層(364)を形成する段階;前記
バラスト層(364)上に電界放出物質の層(369)
を形成する段階;前記電界放出物質の層(369)にパ
ターニングを行い、前記列導体(330,830)の前
記中央ウエル領域(332,832)に位置合わせした
対向エッジを有する表面エミッタ(370,870)を
規定する段階;前記表面エミッタ(370,870)お
よび前記バラスト層(364)上に電界シェーパ層(3
74)を形成する段階;第1エッチャントを用いて前記
電界シェーパ層(374)にパターニングを行い、対向
エッジを有する電界シェーパ層(377)を規定する段
階;第2エッチャントを用いて前記バラスト層(36
4)にパターニングを行い、前記電界シェーパ層(37
7)の対向エッジと実質的に同じ広がりを有し、かつ前
記列導体(330,830)の対向エッジと実質的に同
じ広がりの対向エッジを有するバラスト(365,86
5)を規定する段階;前記列導体(330,830)の
対向エッジ,前記バラスト(365,865)の対向エ
ッジ,および前記電界シェーパ層(377)の対向エッ
ジにより、対向する滑らかな連続面(371,871)
を規定する段階;前記電界シェーパ層(377)および
前記対向する滑らかな連続面(371,871)上に誘
電体層(341)を形成する段階;前記誘電体層(34
1)上に行導体(350,850)を形成する段階;前
記誘電体層(341)および前記電界シェーパ層(37
7)を選択的にエッチングして電界シェーパ(375,
875)を規定し、前記列導体(330,830)の前
記中央ウエル領域(332,832)の一部に位置合わ
せした放出ウエル(360,860)を規定する段階;
および前記行導体(350,850)から離れて位置す
るアノード(380,880)を設け、その間に中間空
間領域を規定する段階;から成ることを特徴とする方
法。 - 【請求項2】行−列リークの低減を図った電界放出素子
(310,810)の製造方法であって:主面を有する
支持基板(310,810)を用意する段階;前記支持
基板(310,810)の主面上に導電層を形成する段
階;前記導電層にパターニングを行い、中央ウエル領域
(332,832)および対向エッジを有する列導体
(330,830)を規定する段階;前記列導体(33
0,830)上にバラスト層(364)を形成する段
階;前記バラスト層(364)上に電界放出物質の層
(369)を形成する段階;前記電界放出物質の層(3
69)にパターニングを行い、前記列導体(330,8
30)の前記中央ウエル領域(332,832)に位置
合わせした対向エッジを有する表面エミッタ(370,
870)を規定する段階;前記表面エミッタ(370,
870)および前記バラスト層(364)上に電界シェ
ーパ層(374)を形成する段階;第1エッチャントを
用いて前記電界シェーパ層(374)にパターニングを
行い、対向エッジを有する電界シェーパ層(377)を
規定する段階;第2エッチャントを用いて前記バラスト
層(364)にパターニングを行い、前記電界シェーパ
層(377)の対向エッジと実質的に同じ広がりを有
し、かつ前記列導体(330,830)の対向エッジと
実質的に同じ広がりの対向エッジを有するバラスト(3
65,865)を規定し、前記電界シェーパ層(37
4)および前記バラスト層(364)を、前記第2エッ
チャントに対するエッチング速度がほぼ等しい物質で作
る段階;前記列導体(330,830)の対向エッジ,
前記バラスト(365,865)の対向エッジ,および
前記電界シェーパ層(377)の対向エッジにより、対
向する滑らかな連続面(371,871)を形成する段
階;前記電界シェーパ層(377)上および前記対向す
る滑らかな連続層(371,871)上に誘電体層(3
41)を形成する段階;前記誘電体層(341)上に行
導体(350,850)を形成する段階;前記誘電体層
(341)および前記電界シェーパ層(377)を選択
的にエッチングして電界シェーパ(375,875)を
規定し、前記列導体(330,830)の前記中央ウエ
ル領域(332,832)の一部に位置合わせした放出
ウエル(360,860)を規定する段階;および前記
行導体(350,850)から離れて位置するアノード
(380,880)を設け、その間に中間空間領域を規
定する段階;から成ることを特徴とする方法。 - 【請求項3】行−列リークの減少を図った電界放出素子
(300,800)であって:主面を有する支持基板
(310,810);前記支持基板(310,810)
の主面上に形成され、中央ウエル領域(332,83
2)および対向エッジを有する列導体(330,83
0);放出構造(320,820)であって:前記列導
体(330,830)上に配され、該列導体(330,
830)の対向エッジと同じ広がりの対向エッジを有す
るバラスト(365,865);前記列導体(330,
830)の前記中央ウエル領域(332,832)に位
置合わせされ、前記バラスト(365,865)の対向
エッジから離れて位置する対向エッジを有する表面エミ
ッタ(370,870);および前記表面エミッタ(3
70,870)を包囲しかつ前記バラスト(365,8
65)上に配され、対向エッジを有する電界シェーパ
(375,875)であって、前記対向エッジが前記バ
ラスト(365,865)の対向エッジと同じ広がりを
有する電界シェーパ(375,875)を含む放出構造
(320,820);前記電界シェーパ(375,87
5)上、ならびに前記列導体(330,830)の対向
エッジ,前記バラスト(365,865)の対向エッ
ジ,および前記電界シェーパ(375,875)の対向
エッジ上に配された誘電体層(340,840);前記
誘電体層(340,840)上に形成された行導体(3
50,850);前記行導体(350,850),前記
誘電体層(340,840),前記電界シェーパ(37
5,875),および前記表面エミッタ(370,87
0)によって規定され、前記列導体(330,830)
の前記中央ウエル領域(332,832)の一部に位置
合わせした放出ウエル(360,860);および前記
行導体(350,850)から離間され、その間に中間
空間領域を規定するアノード(380,880);から
成り、 前記電界シェーパ(375,875)の対向エッジ,前
記バラスト(365,865)の対向エッジ,および前
記列導体(330,830)の対向エッジは、前記誘電
体層(340,840)に整合する滑らかな連続面(3
71,871)を規定し、前記誘電体層(340,84
0)内の前記滑らかな連続面(371,871)におけ
るボイドが実質的に排除されることを特徴とする電界放
出素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/767,246 US5696385A (en) | 1996-12-13 | 1996-12-13 | Field emission device having reduced row-to-column leakage |
US767246 | 1996-12-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10177838A true JPH10177838A (ja) | 1998-06-30 |
JP3954710B2 JP3954710B2 (ja) | 2007-08-08 |
Family
ID=25078929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36191997A Expired - Fee Related JP3954710B2 (ja) | 1996-12-13 | 1997-12-10 | 行−列リークの減少した電界放出素子の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US5696385A (ja) |
EP (1) | EP0848406B1 (ja) |
JP (1) | JP3954710B2 (ja) |
KR (1) | KR100441184B1 (ja) |
CN (1) | CN1155979C (ja) |
DE (1) | DE69714392T2 (ja) |
TW (1) | TW358955B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7095040B2 (en) | 2000-01-13 | 2006-08-22 | Pioneer Corporation | Electron-emitting device and method of manufacturing the same and display apparatus using the same |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5908699A (en) * | 1996-10-11 | 1999-06-01 | Skion Corporation | Cold cathode electron emitter and display structure |
US6310432B1 (en) * | 1997-05-21 | 2001-10-30 | Si Diamond Technology, Inc. | Surface treatment process used in growing a carbon film |
US7070651B1 (en) * | 1997-05-21 | 2006-07-04 | Si Diamond Technology, Inc. | Process for growing a carbon film |
US6181056B1 (en) * | 1997-10-21 | 2001-01-30 | Si Diamond Technology, Inc. | Cold cathode carbon film |
GB2330687B (en) * | 1997-10-22 | 1999-09-29 | Printable Field Emitters Ltd | Field emission devices |
US6204597B1 (en) | 1999-02-05 | 2001-03-20 | Motorola, Inc. | Field emission device having dielectric focusing layers |
US6017772A (en) | 1999-03-01 | 2000-01-25 | Micron Technology, Inc. | Field emission arrays and method of fabricating emitter tips and corresponding resistors thereof with a single mask |
US6197607B1 (en) | 1999-03-01 | 2001-03-06 | Micron Technology, Inc. | Method of fabricating field emission arrays to optimize the size of grid openings and to minimize the occurrence of electrical shorts |
US6059625A (en) | 1999-03-01 | 2000-05-09 | Micron Technology, Inc. | Method of fabricating field emission arrays employing a hard mask to define column lines |
US6359383B1 (en) * | 1999-08-19 | 2002-03-19 | Industrial Technology Research Institute | Field emission display device equipped with nanotube emitters and method for fabricating |
US6753544B2 (en) | 2001-04-30 | 2004-06-22 | Hewlett-Packard Development Company, L.P. | Silicon-based dielectric tunneling emitter |
US6911768B2 (en) * | 2001-04-30 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | Tunneling emitter with nanohole openings |
US6458676B1 (en) | 2001-06-25 | 2002-10-01 | Lucent Technologies Inc. | Method of varying the resistance along a conductive layer |
US6542397B2 (en) | 2001-06-25 | 2003-04-01 | Lucent Technologies Inc. | Read only memory structure |
US20030073302A1 (en) * | 2001-10-12 | 2003-04-17 | Reflectivity, Inc., A California Corporation | Methods for formation of air gap interconnects |
US6558968B1 (en) * | 2001-10-31 | 2003-05-06 | Hewlett-Packard Development Company | Method of making an emitter with variable density photoresist layer |
KR100474272B1 (ko) * | 2002-08-16 | 2005-03-10 | 엘지전자 주식회사 | 평면형 전계방출소자 및 그 제조방법 |
KR100474271B1 (ko) * | 2002-08-16 | 2005-03-10 | 엘지전자 주식회사 | 전계방출소자 및 그 제조방법 |
KR20050096534A (ko) * | 2004-03-31 | 2005-10-06 | 삼성에스디아이 주식회사 | 전자 방출 표시 장치의 캐소드 기판 및 그 제조 방법 |
KR20050113045A (ko) * | 2004-05-28 | 2005-12-01 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자 및 그 제조방법 |
US7429820B2 (en) * | 2004-12-07 | 2008-09-30 | Motorola, Inc. | Field emission display with electron trajectory field shaping |
TWI329882B (en) * | 2005-08-25 | 2010-09-01 | Ind Tech Res Inst | Method of fabricating field emission display device and cathode plate thereof |
WO2015191044A1 (en) | 2014-06-10 | 2015-12-17 | Hewlett-Packard Development Company, L.P. | Wake up message transmission rate |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4040080A (en) * | 1976-03-22 | 1977-08-02 | Hamamatsu Terebi Kabushiki Kaisha | Semiconductor cold electron emission device |
JP2503621B2 (ja) * | 1989-01-23 | 1996-06-05 | 日本電気株式会社 | 半導体装置の製造方法 |
US5144191A (en) * | 1991-06-12 | 1992-09-01 | Mcnc | Horizontal microelectronic field emission devices |
US5397428A (en) * | 1991-12-20 | 1995-03-14 | The University Of North Carolina At Chapel Hill | Nucleation enhancement for chemical vapor deposition of diamond |
US5473218A (en) * | 1994-05-31 | 1995-12-05 | Motorola, Inc. | Diamond cold cathode using patterned metal for electron emission control |
EP0696042B1 (en) * | 1994-08-01 | 1999-12-01 | Motorola, Inc. | Field emission device arc-suppressor |
US5826160A (en) * | 1995-08-14 | 1998-10-20 | The United States Of America As Represented By The Secretary Of The Army | Hot explosive consolidation of refractory metal and alloys |
US5719406A (en) * | 1996-10-08 | 1998-02-17 | Motorola, Inc. | Field emission device having a charge bleed-off barrier |
-
1996
- 1996-12-13 US US08/767,246 patent/US5696385A/en not_active Expired - Lifetime
-
1997
- 1997-08-18 US US08/912,612 patent/US5821132A/en not_active Expired - Fee Related
- 1997-10-24 KR KR1019970054933A patent/KR100441184B1/ko not_active IP Right Cessation
- 1997-11-08 TW TW086116687A patent/TW358955B/zh not_active IP Right Cessation
- 1997-11-26 EP EP97120736A patent/EP0848406B1/en not_active Expired - Lifetime
- 1997-11-26 DE DE69714392T patent/DE69714392T2/de not_active Expired - Fee Related
- 1997-12-10 JP JP36191997A patent/JP3954710B2/ja not_active Expired - Fee Related
- 1997-12-11 CN CNB971254540A patent/CN1155979C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7095040B2 (en) | 2000-01-13 | 2006-08-22 | Pioneer Corporation | Electron-emitting device and method of manufacturing the same and display apparatus using the same |
Also Published As
Publication number | Publication date |
---|---|
EP0848406A2 (en) | 1998-06-17 |
DE69714392D1 (de) | 2002-09-05 |
US5821132A (en) | 1998-10-13 |
KR19980063544A (ko) | 1998-10-07 |
CN1155979C (zh) | 2004-06-30 |
US5696385A (en) | 1997-12-09 |
KR100441184B1 (ko) | 2004-12-29 |
EP0848406B1 (en) | 2002-07-31 |
CN1193834A (zh) | 1998-09-23 |
EP0848406A3 (en) | 1998-08-12 |
TW358955B (en) | 1999-05-21 |
JP3954710B2 (ja) | 2007-08-08 |
DE69714392T2 (de) | 2003-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3954710B2 (ja) | 行−列リークの減少した電界放出素子の製造方法 | |
US6144144A (en) | Patterned resistor suitable for electron-emitting device | |
US5445550A (en) | Lateral field emitter device and method of manufacturing same | |
JP3070469B2 (ja) | 電界放射冷陰極およびその製造方法 | |
US20070007615A1 (en) | Devices containing multiple undercut profiles | |
US5710483A (en) | Field emission device with micromesh collimator | |
US6803708B2 (en) | Barrier metal layer for a carbon nanotube flat panel display | |
KR100343222B1 (ko) | 전계방출표시소자의제조방법 | |
JP3246137B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
US5895580A (en) | Method for manufacturing cold cathode arrays | |
EP1042786A1 (en) | Undercutting technique for creating coating in spaced-apart segments | |
US5848925A (en) | Method for fabricating an array of edge electron emitters | |
US7053538B1 (en) | Sectioned resistor layer for a carbon nanotube electron-emitting device | |
JP3223650B2 (ja) | 電界放出カソード | |
WO1999023682A1 (en) | Protection of spindt type cathodes during fabrication of electron-emitting device | |
JP3086445B2 (ja) | 電界放出素子の形成方法 | |
US6027632A (en) | Multi-step removal of excess emitter material in fabricating electron-emitting device | |
KR100397616B1 (ko) | 전계효과전자방출소자의제조방법 | |
KR100278502B1 (ko) | 더블 게이트를 갖는 화산형 금속 fea 제조방법 | |
JPH07122178A (ja) | 電界放出カソード及び電界放出カソードの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |