KR100323979B1 - 전계방출소자와그제조방법 - Google Patents

전계방출소자와그제조방법 Download PDF

Info

Publication number
KR100323979B1
KR100323979B1 KR1019980049572A KR19980049572A KR100323979B1 KR 100323979 B1 KR100323979 B1 KR 100323979B1 KR 1019980049572 A KR1019980049572 A KR 1019980049572A KR 19980049572 A KR19980049572 A KR 19980049572A KR 100323979 B1 KR100323979 B1 KR 100323979B1
Authority
KR
South Korea
Prior art keywords
thin film
emitter
cathode
field emission
gate pattern
Prior art date
Application number
KR1019980049572A
Other languages
English (en)
Other versions
KR20000032935A (ko
Inventor
김태영
이재춘
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980049572A priority Critical patent/KR100323979B1/ko
Publication of KR20000032935A publication Critical patent/KR20000032935A/ko
Application granted granted Critical
Publication of KR100323979B1 publication Critical patent/KR100323979B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0407—Field emission cathodes
    • H01J2329/041—Field emission cathodes characterised by the emitter shape
    • H01J2329/0423—Microengineered edge emitters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0407—Field emission cathodes
    • H01J2329/0439—Field emission cathodes characterised by the emitter material
    • H01J2329/0442—Metals or metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/46—Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • H01J2329/4669—Insulation layers
    • H01J2329/4673—Insulation layers for gate electrodes

Abstract

본 발명은 전계방출 디스플레이나 기타 진공중에서의 전자방출을 위해 이용되는 전계방출소자와 그 제조방법에 관한 것이다.
본 발명의 전계방출소자는 임의의 기판 위에 공통으로 형성된 음극과, 소정의 경사면을 갖게끔 상기 음극 상에 형성된 게이트패턴과, 게이트패턴과 소정의 거리만큼 떨어져 형성된 에지형태의 이미터박막과, 음극과 이미터박막 사이에 형성된 절연막을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 이미터의 스퍼터링 공정과 게이트막 또는 절연막의 습식에칭만으로 소자제작이 가능함에 따라 대형화에 적합하고 제조원가를 절감할 수 있으며 저일함수 및 고융점을 갖는 이미터 재료를 채용할 수 있으므로 구동전압을 감소시킬 수 있을 뿐만 아니라 방출전류를 증가시킬 수 있게 된다.

Description

전계방출소자와 그 제조방법 {Field Emission Devices and Fabrication Methods thereof}
본 발명은 전계방출 디스플레이나 기타 진공중에서의 전자방출을 위해 이용되는 전계방출소자와 그 제조방법에 관한 것이다.
오늘날, 멀티미디어(Multimedia)의 발달과 함께 중요한 역할을 담당하는 디스플레이(Dispaly)에 대한 관심과 그 중요성이 증가하고 있다. 이에 부응하여 액정디스플레이(LCD), 플라즈마 디스플레이 패널(PDP) 등과 같은 여러 가지의 평면형 디스플레이가 개발되어 실용화되고 있다. 그러나, 이들은 시야각, 고속응답, 고휘도, 고정세, 소비전력, 박형 등의 관점에서 아직까지 만족스러운 디스플레이를 얻을 수 없으며 박형, 중량, 소비전력 등과 같은 문제를 제외하면 현재로는 음극선관(CRT)이 가장 이상적인 디스플레이에 가깝다.
최근, 차세대 디스플레이로 주목을 받고 있는 전계방출 디스플레이(Field Emission Display; 이하, FED라 한다)는 음극선관(CRT)과 동일하게 전자선에 의한 형광체 발광을 이용하고 있다. 이에 따라, FED는 음극선관(CRT)의 뛰어난 특성을 유지하면서도 화상의 뒤틀림이 없이 저소비전력의 평면형 디스플레이로 구현할 수 있는 가능성이 높다.
일반적으로, FED는 종래의 진공관과 같이 3극관이지만 열음극(Hot Cathod)을 이용하지 않고 첨예한 음극 즉, 이미터(Emitter)에 고전계를 집중하여 양자역학적인 터널(Tunnel) 효과에 의해 전자를 방출하는 냉음극을 이용하고 있다. 그리고, 이미터로부터 방출된 전자는 양극 및 음극간에 인가된 전압에 의해 가속되어 양극에 형성된 형광체막에 충돌됨으로써 형광체를 발광시키게 된다. 다시 말하여, 전자충돌에 의해 형광체를 발광시킨다는 점에서 음극선관(CRT)과 같은 원리이다.
도 1은 FED의 기본구조를 나타내는 단면도로서, 도 1에 도시된 FED는 하부기판(10) 상에 형성된 음극(12)과, 음극(12) 위에 형성된 이미터 팁(14)과, 이미터 팁(14) 주변의 음극(12) 상에 순차적으로 적층된 절연막(16) 및 게이트막(18)과, 하부기판(10)과 대향하게 배치된 상부기판(10)과, 상부기판(10) 상에 형성된 양극(22)과, 양극(22) 및 상부기판(10)의 표면에 도포된 형광체(24)를 구비한다. 그리고, FED의 내부에 마련된 공간(26)은 고진공 상태를 유지하게 된다.
도 1에 도시된 FED에서 이미터 팁(14)은 이미터 팁(14)의 첨예부에 인접하게 위치하는 게이트막(18)에 인가되는 전압으로 형성된 고전계에 의해 진공중으로 전자를 방출하게 된다. 이렇게, 이미터 팁(14)으로부터 방출된 전자들(28)는 음극(12)과 양극(22) 간에 인가되는 전압에 의해 가속되어 양극(12)에 형성된 형광체(24)에 충돌하여 발광시킴으로서 가시광(30)이 방출되게 된다.
이와 같이, FED에 적용되고 있는 전계방출소자로는 도 1에 도시된 바와 같이 팁(Tip) 형태가 대표적이다. 이 팁 형태의 전계방출소자는 크게 몰리브덴(Mo) 물질을 전자빔 증착방법에 의해 형성되는 스핀트형(Spindt Type)의 이미터와, 실리콘(Si) 기판(예컨대, 웨이퍼 또는 박막)을 건식 또는 습식 에칭공정을 이용하여 팁 형태를 형성한 후 고온(100℃)에서 실리콘 팁의 표면을 산화시켜 열산화막을형성한 후 산화규소(SiO2) 에칭액으로 열산화막을 제거시켜 팁을 형성하는 실리콘형의 이미터가 있다.
여기서, 실리콘형의 이미터는 팁 첨예화 공정시 고온의 열산화 공정이 요구되어 유리와 같은 대형크기의 기판 사용이 불가능하므로 디스플레이의 대형화에 한계가 있으며, 또한 실리콘 자체의 재료적인 특성에 의하여 전자방출시 팁의 끝에 열응력이 집중되어 팁이 쉽게 파손되고 잔류가스에 의해 실리콘의 표면이 쉽게 변질되어 팁의 전자방출특성이 열화되는 문제점을 안고 있다.
고융점의 몰리브덴(Mo)을 전자빔 증착방법에 의해 팁을 형성하는 스핀트형 이미터의 경우에는 실리콘 팁에 비하여 팁의 수명이 긴 장점이 있으나 제조공정이 복잡하다는 문제점이 있다.
도 2를 참조하면, 스핀트법(즉, 회전증착법)에 의해 제조된 팁 형상의 전계방출소자에 대한 단면도가 도시되어 있다.
스핀트법에 의한 전계방출소자의 제조공정을 살펴보면, 우선 하부기판(10) 상에 음극(12)과 절연막(16) 및 게이트막(18)을 순차적으로 형성한 후 포토리소그라피 공정에 의해 게이트막(18)과 절연막(16)을 순차적으로 에칭함으로서 팁 형성공간을 마련하게 된다. 그 다음, 하부기판(10)을 회전시키면서 몰리브덴(Mo) 물질을 증착시켜 팁형성공간에 이미터 팁(14)를 형성하게 된다. 그리고, 게이트막(18)에 증착된 몰리브덴 물질을 제거하여 전계방출소자를 완성하게 된다.
이와 같이, 스핀트형의 이미터는 몰리브덴(Mo) 막의 전자빔 증착시 빔의 각도 조절등이 요구되므로 대형 기판에 소자를 구현하는 경우 팁 형상이 불균일하여특정 팁에만 전자방출이 집중되어 쉽게 팁이 파손되는 경우가 발생함으로써 대형의 디스플레이 제조에는 그 한계가 있다.
또한, 상술한 팁 형상의 이미터의 경우 공정상 이미터의 재료로서 몰리브덴 (Mo), 실리콘(Si)과 같은 재료로 국한되어 TiN, LaB6등과 같은 저일함수 재료의 응용이 불가능하여 소자특성의 개선에는 한계가 있다. 따라서, 긴수명과 고효율의 전자방출 특성을 갖는 다양한 이미터 재료의 응용이 가능하고 유리와 같은 저가의 기판의 사용이 가능하며 쉽게 대형화가 가능하도록 제조공정이 간단하고 이미터의 균일성 확보가 용이한 새로운 형태의 이미터 구조 및 그 제조공정이 요구되고 있다.
따라서, 본 발명의 목적은 긴수명과 고효율의 전자방출특성을 갖는 다양한 이미터 재료의 응용과 저가의 기판사용이 가능한 전계방출소자와 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 쉽게 대형화가 가능하도록 제조공정이 간단한 전계방출소자와 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 쉽게 대형화가 가능하도록 이미터의 균일성 확보가 용이한 전계방출소자와 그 제조방법을 제공하는 것이다.
도 1은 전계방출디스플레이의 기본구조를 나타내는 단면도.
도 2는 종래의 스핀트법에 의해 제조된 팁 형상의 전계방출소자에 대한 단면도.
도 3는 본 발명의 실시 예에 따른 전계방출소자를 나타낸 단면도.
도 4a 내지 도 4e는 본 발명의 실시 예에 따른 전계방출소자의 제조방법을 단계적으로 설명하기 위한 단면도.
도 5는 본 발명의 다른 실시 예에 따른 전계방출소자를 나타낸 단면도.
도 6a 내지 도 6e는 본 발명의 다른 실시 예에 따른 전계방출소자의 제조방법을 단계적으로 설명하기 위한 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
10, 32 : 하부기판 12, 34 : 음극
14 : 이미터 팁 16, 38, 46 : 절연층
18, 36, 40 : 게이트 20 : 상부기판
22 : 양극 24 : 형광체
26 : 전자 28 : 가시광
40 : 이미터박막 44 : 마스크패턴
상기 목적들을 달성하기 위하여, 본 발명에 따른 전계방출소자는 임의의 기판 위에 공통으로 형성된 음극과, 소정의 경사면을 갖게끔 상기 음극 상에 형성된게이트패턴과, 게이트패턴과 소정의 거리만큼 떨어져 형성된 에지형태의 이미터박막과, 음극과 이미터박막 사이에 형성된 절연막을 구비하는 것을 특징으로 한다.
또한, 본 발명에 따른 전계방출소자 제조방법은 임의의 기판 상에 음극을 형성하는 제1 단계와, 음극 상에 마스크패턴을 이용하여 소정의 경사면을 갖는 게이트패턴을 형성하는 제2 단계와, 음극의 표면과 게이트패턴의 경사면 상에 절연막과 이미터박막을 순차적으로 성막하는 제3 단계와, 게이트패턴을 선택적인 계면에칭하는 제4 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 전계방출소자 제조방법은 임의의 기판 상에 음극을 형성하는 제1 단계와, 음극 상에 마스크패턴을 이용하여 소정의 경사면을 갖는 게이트패턴을 형성하는 제2 단계와, 음극의 표면과 게이트패턴의 경사면 상에 스퍼터링 방법을 이용하여 절연막과 이미터박막을 순차적으로 성막하는 제3 단계와, 게이트패턴의 경사면과 이미터박막 사이의 절연막을 소정량만큼 습식에칭하는 제4 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 도 3 내지 도 6e를 참조하여 상세하게 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 전계방출소자의 구조를 나타내는 단면도이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 전계방출소자는 하부기판(32)상에 형성된 음극(34)과, 음극(34) 상에 형성된 게이트패턴(36)과, 게이트패턴(36)을 가운데 두고 게이트패턴(36)과 소정의 거리를 띄운채 형성된 에지형태의 이미터박막(40)과, 음극(34)과 이미터박막(40) 사이에 형성된 절연층(38)을 구비한다.
도 3에 도시된 전계방출소자에서 게이트패턴(36)은 습식에칭법에 의해 형성이 가능하고, 전기전도가 양호한 몰리브덴(Mo), 탄탈(Ta), 크롬(Cr) 등과 같은 재질의 금속막 뿐만 아니라 도핑된 실리콘(Si)막도 이용 가능하다. 또한, 이미터박막(40)은 몰리브덴(Mo) 등의 금속뿐만 아니라 TiN, LaB6등과 같은 저일함수 재료가 사용될 수 있게 된다. 그리고, 전체적인 이미터(40)의 형태로는 도 3에 도시된 바와 같이 웨지 타입(Wedge Type) 뿐만 아니라 콘(Cone) 타입도 가능하다.
도 4a 내지 도 4e는 본 발명의 실시 예에 따른 전계방출소자 제조방법을 단계적으로 설명하기 위한 단면도를 도시한 것이다.
도 4a를 참조하면, 임의의 기판(32) 상에 적층된 음극(34) 및 게이트박막 (36A)과, 게이트박막(36A) 위에 형성된 마스크 패턴(Mask Pattern)(44)이 도시되어 있다. 기판(32)은 저가의 유리(Glass) 재질로 이루어진다. 음극(34)은 기판(32) 위에 스퍼터링(Sputtering)이나 전자빔 증착법 등과 같은 박막 성막법에 의해 형성한 후 그 위에 연속적으로 게이트박막(36A)를 성막하게 된다. 여기서, 음극(32)의 재질로는 알루미늄(Al), 크롬(Cr), 구리(Cu) 등을 이용하고, 게이트박막(36A)은 전기전도가 양호한 몰리브덴(Mo), 탄탈(Ta), 크롬(Cr) 등과 같은 금속재질 또는 도핑된 실리콘(Si)을 이용한다. 게이트박막(36A) 위에 형성된 마스크패턴(44)은 이후공정에서 게이트박막(36A)의 경사에칭(Taper Etching)을 위하여 형성된 것으로서,이 마스크패턴(44)은 하드 마스크(Hard Mask) 박막을 게이트박막(36A) 위에 도포한 후 포토레지스트(Photoresist) 등과 같은 리소그라피(Lithography) 공정에 의해 원하는 크기 및 형태로 패턴화함으로써 형성되게 된다. 하드 마스크패턴(44)의 재료로는 소자를 이루고 있는 각 재료와 에칭 선택도(Selectivity)가 큰 SiO2, Si3N4및 금속재질 등이 적용 가능하다. 그리고, 마스크패턴(44)의 형태로는 원형의 디스크 형태나 직사각형의 형태가 적용될 수 있다. 여기서, 원형의 마스크패턴을 이용하여 게이트박막(36A)를 에칭하는 경우 콘 타입의 게이트패턴이 형성되게 되고, 직사각형의 마스크패턴(44)을 이용하는 경우 웨지 타입의 게이트패턴이 형성되게 된다.
그 다음, 상기 마스크패턴(44)를 통해 노출된 게이트박막(36A)을 에칭하여 도 4b에 도시된 바와 같이 측면이 경사가 진 게이트구조물(36B)을 형성한다. 이러한 게이트구조물(36B)은 반응성이온에칭(RIE) 또는 습식에칭 등을 이용하여 마스크패턴(44)을 통해 노출된 게이트박막(36A)을 측면이 경사지게끔 에칭함으로써 형성되게 된다. 이때, 게이트구조물(36B)의 경사도는 에칭조건을 조절하여 최적으로 설정할 수 있다. 예컨데, 반응성이온에칭(RIE)을 이용하는 경우 가스종류와 농도비, 반응성이온에칭(RIE)의 전력, 진공도 등을 조절하고 습식에칭을 이용하는 경우 에칭용액의 종류와 농도비, 에칭시간 등을 조절하여 최적의 형상이 되도록 한다.
도 4c를 참조하면, 게이트구조물(36B)의 측벽과 그 주변의 음극(34) 및 마스크패턴(44)의 표면에 적층된 절연막(38, 38A)과 이미터박막(40, 40A)이 도시되어 있다. 이 절연막(38, 38A)과 이미터박막(40, 40A)은 스퍼터링 방식에 의해 게이트구조물(36B)의 측벽과 그 주변의 음극(34) 및 마스크패턴(44)의 표면에 순차적으로성막되게 된다. 이 경우, 스퍼터링의 조건 즉, 고주파 전력값 및 압력값 등을 조절하여 원하는 절연막(38)과 이미터박막(40)의 두께를 설정할 수 있다. 특히, 이후 공정에서 마스크패턴(44) 제거의 용이성을 고려하여 절연막(38)과 이미터박막(40)이 마스크패턴(44)의 아랫면에 코팅되지 않게끔 고주파 전력값과 압력값을 선택한다. 여기서, 절연막(38, 38A)의 재질로는 산화규소(SiO2)를 이용한다. 이미터박막(40, 40A)의 재료로는 저일함수(예컨데, TiN의 경우 2.9eV, 몰리브덴의 경우 4.3eV)와, 고융점(예컨데, 3000℃)의 재료적 특성을 갖는 TiN 박막 뿐만 아니라 전도성을 갖는 ZrN, HfN 등의 질화물, ZrC, HfC 등의 산화물 또는 몰리브덴(Mo), 크롬(Cr), 탄탈늄(Ta) 등의 금속 등 다양한 재료를 적용할 수 있다.
이어서, 도 4d에 도시된 바와 같이 게이트구조물(36B) 위에 형성된 마스크패턴(44)을 제거한다. 이 마스크패턴(44)은 그 위의 절연막(38A)과 이미터박막(40A)과 함께 습식에칭에 의해 제거된다.
최종적으로, 게이트박막 에칭액을 게이트구조물(36B)을 에칭하여 이미터박막 (40)으로부터 소정만큼 이격된 게이트패턴(36)을 형성함으로써 도 4e에 도시된 바와 같이 3전극 진공관(Triod) 형태의 전계방출소자를 완성하게 된다. 게이트패턴(36)은 별도의 버블링 및 스터링(Bubbling & Stirring) 공정 없이 상기 도 4d에 도시된 바와 같은 소자를 에칭액에 담가둠으로써 절연막(38)과 이미터박막(40)에 접해 있는 계면상의 게이트구조물(36b)을 집중적으로 선택 에칭하여 이미터박막(40)과 게이트패턴(36) 사이가 소정의 거리만큼 떨어진 트리어드 구조의 전계방출소자를 구현할 수 있게 된다. 또한, 습식 에칭시에는 표면 에너지상태가 높은 곳, 즉 계면, 그레인 바운더리(Grain Boundary) 등이 우선적으로 선택 에칭되게 된다. 특히, 게이트구조물(36B)이 몰리브덴(Mo) 막인 경우 전술한 현상이 뚜렷하여 계면을 타고 몰리브덴막 내부로 선택적으로 에칭이 진행되므로 에칭조건, 즉 에칭액 농도, 에칭시간 등을 조정하여 이미터박막(40)과 게이트패턴(36) 사이의 거리를 조절한다.
이와 같이, 본 발명에 따른 전계방출소자는 기준의 실리콘(Si) 열산화공정을 이용한 실리콘 팁과 복잡한 미세 패터닝 공정과 전자빔 증착공정이 사용되는 스피트 타임의 이미터에 비하여 스퍼터링에 의한 절연막 및 이미터박막의 성막공정과 게이트박막의 선택적인 습식 에칭만으로 트리어드 구조가 제조 가능하기 때문에 그 제조공정이 극히 간단하며, 제조단가면에서 매우 유리한 장점을 가지고 있다. 또한, 소자 특성면에 있어서 기존의 실리콘(Si)과 몰리브덴(Mo) 보다 일함수가 낮고 내화학적 특성이 우수하며 고융점을 갖는 TiN 등의 재료를 이미터의 재료로 사용하는 경우 저전압 구동과 장시간의 수명을 갖는 고특성의 전계방전출소자의 제조가 가능하게 된다. 아울러, 게이트패턴과 이미터 사이의 거리는 게이트박막의 계면 에칭시 에칭시간, 에칭액의 농도 등을 조정하여 조절 가능하므로 소자의 구동전압의 감소가 가능하게 된다.
도 5는 본 발명의 다른 실시 예에 따른 전계방출소자를 나타낸 사시도로서, 도 5에 도시된 전계방출소자는 도 3에 도시된 전계방출소자와 대비하여 게이트패턴 (36)과 이미터(40)의 거리가 절연막(46)의 두께에 의해 조절된다는 점에서 차이가 있다.
도 6a 내지 도 6e는 도 5에 도시된 전계방출소자 제조방법을 단계적으로 나타낸 단면도로서, 앞서 언급한 제조방법과 대비하여 게이트패턴(36)의 측면에 성막된 절연막(46)의 두께 조절과 절연막 에칭공정으로 게이트패턴(36)와 이미터(40)의 거리를 조절한다는 점에서 차이가 있다. 따라서, 전술한 제조방법과 유사하므로 차이점 위주로 기술하기로 한다.
도 6a에 도시된 바와 같이 기판(32) 상에 음극(34)과 게이트박막(36A) 및 마스크패턴(44)이 순차적으로 적층한다. 여기서, 마스크패턴(44)의 재료로는 후공정을 고려하여 산화규소(SiO2)를 사용한다.
그 다음, 상기 마스크패턴(44)를 통해 노출된 게이트박막(36A)을 에칭하여 도 6b에 도시된 바와 같이 측면이 경사가 진 게이트패턴(36)을 형성한다.
이어서, 도 6c에 도시된 바와 같이 게이트패턴(36)의 측벽과 그 주변의 음극 (34) 및 마스크패턴(44)의 표면에 절연막(46, 46A)과 이미터박막(40, 40A)을 스퍼터링 방식에 의해 순차적으로 성막한다. 여기서, 게이트패턴(36)의 측면에 절연막(46)의 스퍼터링시 고려해야할 점은 게이트패턴(36)과 이미터(40) 사이의 절연특성을 유지하기 위해 게이트패턴(36)의 측면에 도포되는 산화규소(SiO2) 재질의 절연막(46) 두께를 가능한 한 두껍게 해야한다는 점이다. 이 경우, 절연막(46) 스퍼터링시 마스크패턴(44)의 아랫면에도 절연물질이 코팅될 가능성이 있지만 마스크패턴(44)의 재질로 산화규소(SiO2)이므로 후공정에서 마스크패턴(44)의 제거에는 영향이 없다. 그러나, 이미터막(40)은 마스크패턴(44)의 아랫면에 코팅되지 않도록 고주파 전력값 및 압력값을 조절한다.
그리고, 산화규소(SiO2) 에칭액을 이용하여 도 6d에 도시된 바와 같이 게이트패턴(36) 위에 형성된 마스크패턴(44), 절연막(46A) 및 이미터박막(40A)을 제거한다.
최종적으로, 마스크패턴(44) 제거시 사용된 산화규소(SiO2) 에칭액을 이용하여 게이트패턴(36)의 측면과 이미터(40) 사이에 상막된 절연막(46)을 도 6e에 도시된 바와 같이 적당히 에칭하여 3전극 진공관(Triod) 형태의 전계방출소자를 완성하게 된다.
또한, 본 발명에 따른 전계방출소자에서 한가지 고려해야 할 점은 이미터(40)가 전면에 노출된다는 점이다. 이 경우, 이미터(40)가 소자작동시 잔류가스의 화확적 반응 또는 방출되는 전자의 가격에 의해 잔류가스로부터 이온화된 이온들이 이미터(40)와 충돌하여 이미터(40)가 손상될 우려가 있다. 따라서, 추가적으로 이미터(40) 위에 SiO2, Si3N4등을 이용한 보호막을 코팅하여 이미터를 보호하는 방법을 제시할 수 있다. 다시 말하여, 전계방출소자 제조방법 중 절연막(38 또는 46)과 이미터(40)를 스퍼터링한 후 마스크패턴(44)의 제거에 앞서 스퍼터링 방법에 의해 보호막을 코팅함으로써 이미터(40) 위에 보호막이 코팅된 트리어드 구조의 전계방출소자를 완성할 수 있다.
이와 같이, 본 발명에 따른 전계방출소자는 저가의 유리기판을 사용하여 별도의 팁 첨예화 공정이 없이 경상에칭된 게이트패턴의 측면에 스퍼터링에 의해 TiN 등과 같은 저일함수 및 고융점의 이미터를 성막함에 있어 성막조건 및 막의 두께 조절에 의해 이미터 선의 곡률반격을 최대한 작게 함으로써 소정의 구동전압을 감소시킬 수 있게 된다. 또한, 이미터에 접한 게이트패턴의 선택적인 계면에칭 또는 게이트패턴의 측면에 코팅되는 절연막의 두께 조절에 의해 소자의 저전압 구동이 가능하도록 이미터와 게이트패턴 간의 거리조정이 가능하게 된다.
상술한 바와 같이, 본 발명에 따른 전계방출소자와 그 제조방법에 의하면 저일함수 및 고융점을 갖는 TiN 등의 재료를 이미터의 재료로 적용함으로써 구동전압, 즉 턴-온(Turn-on) 전압을 감소시킬 수 있고 방출전류를 증가시킬 수 있으며 안정적인 재료의 채용으로 인하여 이미터의 수명을 증가시킬 수 있게 된다.
또한, 본 발명에 따른 전계방출소자와 그 제조방법에 의하면 스퍼터링에 의한 이미터박막의 두께 조절만으로도 첨예한 이미터를 제조하는 것이 가능하여 종래의 실리콘 팁과 같이 열산화공정에 의한 팁의 첨예화 공정이 불필요하므로 대형화에 적합한 저가의 유리기판을 사용할 수 있게 된다.
더불어, 본 발명에 따른 전계방출소자 제조방법에 의하면 이미터의 스퍼터링 공정과 게이트막 또는 절연막의 습식에칭만으로 극히 간단하게 트리어드 구조의 소자제작이 가능하므로써 제조원가의 측면에서도 유리하며 종래의 팁 타입에 비해 전자방출 면적이 증가하여 방출전류가 크고 안정적인 고특성의 소자제작이 가능하게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (22)

  1. 임의의 기판 위에 공통으로 형성된 음극과,
    소정의 경사면을 갖게끔 상기 음극 상에 형성된 게이트패턴과,
    상기 게이트패턴과 소정의 거리만큼 떨어져 형성된 에지형태의 이미터박막과,
    상기 음극과 이미터박막 사이에 형성된 절연막을 구비하는 것을 특징으로 하는 전계방출소자.
  2. 제 1 항에 있어서,
    상기 절연막은 상기 게이트패턴의 경사면과 상기 이미터박막의 사이에 소정의 두께로 더 형성된 것을 특징으로 하는 전계방출소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 이미터박막의 표면에 코팅된 보호막을 더 구비하는 것을 특징으로 하는 전계방출소자.
  4. 제 1 항에 있어서,
    상기 이미터박막은 TiN, ZrN, HfN, ZrC, HfC, Mo, Cr, Ta 중 적어도 어느 하나의 재료가 포함되는 것을 특징으로 하는 전계방출소자.
  5. 제 1 항에 있어서,
    상기 게이트패턴은 콘(Cone) 형상인 것을 특징으로 하는 전계방출소자.
  6. 제 1 항에 있어서,
    상기 게이트패턴은 웨지(Wedge) 형상인 것을 특징으로 하는 전계방출소자.
  7. 임의의 기판 상에 음극을 형성하는 제1 단계와,
    상기 음극 상에 마스크패턴을 이용하여 소정의 경사면을 갖는 게이트패턴을 형성하는 제2 단계와,
    상기 음극의 표면과 상기 게이트패턴의 경사면 상에 절연막과 이미터박막을 순차적으로 성막하는 제3 단계와,
    상기 게이트패턴을 선택적인 계면에칭하는 제4 단계를 포함하는 것을 특징으로 하는 전계방출소자 제조방법.
  8. 제 7 항에 있어서,
    상기 제3 단계는
    상기 이미터박막 위에 보호막을 코팅하는 단계를 더 포함하는 것을 특징으로 하는 전계방출소자 제조방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 제3 단계는
    상기 마스크패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 전계방출소자 제조방법.
  10. 제 7 항에 있어서,
    상기 제2 단계는
    상기 음극 상에 게이트박막을 형성하고 그 위에 상기 마스크패턴을 형성하는 단계와,
    상기 마스크패턴을 이용한 리소그라피 공정에 의해 상기 게이트박막을 경사 에칭하여 상기 게이트패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 전계방출소자 제조방법.
  11. 제 10 항에 있어서,
    상기 마스크패턴이 원형의 형태인 경우 상기 게이트패턴은 콘(Cone) 형상인 것을 특징으로 하는 전계방출소자 제조방법.
  12. 제 10 항에 있어서,
    상기 마스크패턴이 직사각형의 형태인 경우 상기 게이트패턴은 웨지(Wedge) 형상인 것을 특징으로 하는 전계방출소자 제조방법.
  13. 제 10 항에 있어서,
    상기 마스크패턴의 재료는 SiO2, Si3N4중 어느 하나인 것을 특징으로 하는 전계방출소자 제조방법.
  14. 제 7 항에 있어서,
    상기 절연막 및 이미터박막 스퍼터링 방법에 의해 성막되는 것을 특징으로 하는 전계방출소자 제조방법.
  15. 제 14 항에 있어서,
    상기 절연막 및 이미터박막이 상기 마스크패턴의 아랫면에 코팅되는 것을 방지하게끔 상기 스퍼터링시 고주파 전력값 및 압력값이 설정되는 것을 특징으로 하는 전계방출소자 제조방법.
  16. 제 7 항에 있어서,
    상기 이미터박막은 TiN, ZrN, HfN, ZrC, HfC, Mo, Cr, Ta 중 적어도 어느 하나의 재료가 포함되는 것을 특징으로 하는 전계방출소자의 제조방법.
  17. 제 7 항에 있어서,
    상기 게이트패턴은 습식에칭법을 이용하여 계면에칭하는 것을 특징으로 하는전계방출소자 제조방법.
  18. 임의의 기판 상에 음극을 형성하는 제1 단계와,
    상기 음극 상에 마스크패턴을 이용하여 소정의 경사면을 갖는 게이트패턴을 형성하는 제2 단계와,
    상기 음극의 표면과 상기 게이트패턴의 경사면 상에 스퍼터링 방법을 이용하여 절연막과 이미터박막을 순차적으로 성막하는 제3 단계와,
    상기 게이트패턴의 경사면과 상기 이미터박막 사이의 절연막을 소정량만큼 습식에칭하는 제4 단계를 포함하는 것을 특징으로 하는 전계방출소자 제조방법.
  19. 제 18 항에 있어서,
    상기 제3 단계는
    상기 이미터박막 위에 보호막을 코팅하는 단계를 더 포함하는 것을 특징으로 하는 전계방출소자 제조방법.
  20. 제 18 항 또는 제 19 항에 있어서,
    상기 제3 단계는
    상기 마스크패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 전계방출소자 제조방법.
  21. 제 18 항에 있어서,
    상기 마스크패턴은 산화규소(SiO2) 재질로 이루어진 것을 특징으로 하는 전계방출소자 제조방법.
  22. 제 18 항에 있어서,
    상기 이미터박박이 상기 마스크패턴의 아랫면에 코팅되는 것을 방지하게끔 상기
KR1019980049572A 1998-11-18 1998-11-18 전계방출소자와그제조방법 KR100323979B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980049572A KR100323979B1 (ko) 1998-11-18 1998-11-18 전계방출소자와그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980049572A KR100323979B1 (ko) 1998-11-18 1998-11-18 전계방출소자와그제조방법

Publications (2)

Publication Number Publication Date
KR20000032935A KR20000032935A (ko) 2000-06-15
KR100323979B1 true KR100323979B1 (ko) 2002-06-20

Family

ID=19558872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049572A KR100323979B1 (ko) 1998-11-18 1998-11-18 전계방출소자와그제조방법

Country Status (1)

Country Link
KR (1) KR100323979B1 (ko)

Also Published As

Publication number Publication date
KR20000032935A (ko) 2000-06-15

Similar Documents

Publication Publication Date Title
US7268480B2 (en) Field emission device, display adopting the same and method of manufacturing the same
US5378182A (en) Self-aligned process for gated field emitters
JPH06223707A (ja) シリコン電界放出素子及びその製造方法
JP2002025426A (ja) 電界放出表示素子及びその製造方法
US6777169B2 (en) Method of forming emitter tips for use in a field emission display
KR100323979B1 (ko) 전계방출소자와그제조방법
KR100290141B1 (ko) 전계방출소자와그제조방법
US6379572B1 (en) Flat panel display with spaced apart gate emitter openings
KR100290303B1 (ko) 전계방출소자
US6045425A (en) Process for manufacturing arrays of field emission tips
US6426233B1 (en) Uniform emitter array for display devices, etch mask for the same, and methods for making the same
KR100546581B1 (ko) 전계방출소자의 제조방법
KR100352972B1 (ko) 전계방출소자와그제조방법
KR100724369B1 (ko) 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법
KR100282261B1 (ko) 전계방출 캐소드 어레이 및 이의 제조방법
KR100752862B1 (ko) 표면전도전자 방출형 표시소자의 제조방법
JP3304645B2 (ja) 電界放出型装置の製造方法
JPH04284325A (ja) 電界放出型陰極装置
JP2002203469A (ja) 冷陰極電子装置
KR0154562B1 (ko) 전계 방출형 디스플레이용 다이아몬드형 탄소 팁을 가진 필드에미터 제조방법
KR100205056B1 (ko) 화산형 금속 에프이에이 제조방법
KR100405971B1 (ko) 전계방출소자의 집속전극 구조 및 형성방법
KR100701750B1 (ko) 전계방출소자의 에미터 구조 및 그 제조방법
KR100254674B1 (ko) 전계방출표시소자용 저항층
KR100452693B1 (ko) 전계 방출 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee