KR100212528B1 - 양극산화를 이용한 fed장치 마이크로팁의 제조방법 - Google Patents
양극산화를 이용한 fed장치 마이크로팁의 제조방법 Download PDFInfo
- Publication number
- KR100212528B1 KR100212528B1 KR1019950033952A KR19950033952A KR100212528B1 KR 100212528 B1 KR100212528 B1 KR 100212528B1 KR 1019950033952 A KR1019950033952 A KR 1019950033952A KR 19950033952 A KR19950033952 A KR 19950033952A KR 100212528 B1 KR100212528 B1 KR 100212528B1
- Authority
- KR
- South Korea
- Prior art keywords
- microtip
- metal layer
- insulating film
- forming
- exposed
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/041—Field emission cathodes characterised by the emitter shape
- H01J2329/0413—Microengineered point emitters
- H01J2329/0415—Microengineered point emitters conical shaped, e.g. Spindt type
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 에프이디 장치의 마이크로팁 제조방법에 관한 것이다.
상기 방법은 기판(1)상에 제1금속층(2), 제2금속층(3) 및, 제1절연막(4)을 차례로 형성하는 단계와, 상기 제1절연막(4)을 패턴닝하여 소정 폭을 갖는 제1절연막 패턴(4a)을 형성하는 단계와, 상기 제1절연막 패턴(4a)을 마스크로 하여 노출된 제2금속층을 식각하여 마이크로팁 형성부의 노출 전면을 양극산화 하여 산화막(6)을 형성하고, 상기 산화막(6)을 제거하여 마이크로팁(3a)을 정의하는 단계와, 노출된 전표면 상에 제2절연막(7), 제2금속층(8) 및, SOG(9)를 차례로 형성하는 단계와, 상기 SOG(9)를 체이 백하여 상기 마이크로팁 상부의 제2금속층(8)을 소정의 폭으로 노출시킨 후, 노출된 상기 제2금속층(8)과 제2절연막(7)을 차례로 식각하여 마이크로팁(3a) 측면 노출되도록 개구부를 형성하는 단계로 이루어진다.
Description
제1도는 종래기술에 따른 마이크로팁 제조방법을 설명하기 위한 FED장치의 후면판의 단면 개략도.
제2도는 종래기술에 따른 마이크로팁 제조방법을 설명하기 위한 FED장치의 후면판의 단면 개략도.
제3도는 본 발명에 따른 FED장치의 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 제1금속층
3 : 제2금속층 3a : 마이크로팁
4 : 제1절연막 4a : 제1절연막 패턴
6 : 산화된 부분 7 : 제2절연막
8 : 제3금속층 9 : SOG
본 발명은 전계 방출 표시장치(FED : Field Emissilon Display)에 관한 것으로, 특히 날카로운 단부형상을 갖는 마이크로팁을 형성하는 방법에 관한 것이다.
종래의 평판 표시장치로는 음극선관(CRT), 액정표시장치(LCD)등이 실용화되어 사용되고 있지만, 음극선관은 높은 전력과 화면의 크기가 증가함에 따라 체적 및 중량의 증가로 휴대하기에 불편하며, 액정표시장치의 경우 시야각에 따라 선명도가 저하되는 등의 문제가 있다.
따라서, 이러한 종래기술의 문제점을 해결하기 위한 표시장치의 개발 진행되어 왔으며, 상술한 음극선관의 선명도와 액정표시장치의 경박, 단소의 장점을 결합한 표시장치로서 전계방출 표시장치(FED)가 폭넓게 연구되어 오고 있다.
전계방출 표시장치는 음극선관과 같이 음전자를 형광체에 타격시켜 형광체의 최외각 전자들을 여기시킴으로서, 천이과정에서 발생되는 빛을 이용하여 화상을 표시한다.
따라서, 전계방출 표시장치의 제조에 있어서, 보다 낮은 소비 전력으로 화상을 표시하기 위해서는 음전자를 방출하는 마이크로팁의 상부 팁을 보다 날카롭게 형성하여 팁에 전계가 집중되도록 하는 것이 제조 기술에 있어 중요한 관건이 되고 있다.
제1도는 종래기술에 따른 마이크로팁의 제조방법을 설명하기 위한 계략도를 나타낸 도면이다.
전계방출 표시장치의 마이크로팁 제조방법에는 여러가지의 기술이 공지되어 있으며, 제1도는 스핀트-타입(Spindt-type)으로 마이크로팁을 형성한 것을 도시하며, 이 방법은 기판(1)상에 절연층(12) 및 게이트 전극용 금속(13)을 차례로 형성한 후, 사진식각법으로 상기 절연층(12) 및 게이트 전극용 금속(13)을 차례로 식각하여 마이크로팁이 형성되는 부분에 개구부(15)를 형성하고, 상기 기판(1)을 회전시키면서, 투사각이 0=5-25로 이루어진 증착장치를 이용하여, 마이크로팁용 금속으로서, 예컨데 Ni층(미도시)을 형성하고, 이어서 후면 기판(1)을 다시 회전시키면서, Mo 분자를 증착하여 상기 개구부(15)의 노출된 Ni 충상에 마이크로팁(14)을 형성한다.
그러나, 상술한 스핀트 타입을 이용한 마이크로팁 제조방법은 기판(1)의 중심부와 테두리부분이 각각 전자빔의 소스로 부터 거리가 달라 중심부의 마이크로팁의 형상과 테두리부분의 마이크로팁의 형상이, 예컨데 중심부의 경우 소망하는 형태로 마이크로팁이 형성되지만 테두리부분의 마이크로팁은 일측으로 팁부분이 치우쳐 형성되는 결점이 있다.
이에따라, 제품완성시 테두리부분에 형성된 마이크로 팁으로 부터 방출되는 전자의 이동경로가 중심부와 같이 일정하게 되지 못하는 결점이 있었다.
상술한 스핀트 타입법과는 별개의 종래 기술로서 제2도에 도시한 바와 같이 산화법을 이용하는 기술이 공지되어 있다.
제2도의 종래기술에 의한 마이크로팁의 제조방법은 먼저, 실리콘 기판(21) 상에 절연막으로서 소정의 두께를 갖는 질화막을 형성한 후, 사진식각법으로 상기 질화막을 소정의 폭을 갖도록 패터닝하여 마이크로팁의 형성 위치를 정의하는 질화막 패턴(23)을 형성하고, 실리콘 기판(1)의 노출된 전면을 열산화하여, 상기 질화막 패턴(23)에 의해 차폐된 부분을 제외한 기판의 전면을 두껍게 열산화한 후, 상기 질화막 패턴(23)을 식각 마스크로 하여 노출된 기판상에 형성된 전 산화막을 제거하고, 상기 질화막 패턴(23)의 하부에 돌출된 마이크로팁 형성부(24)을 형성하고, 이어서, 기판의 노출된 전 표면을 열산화하여 상기 기판(1)상의 노출된 전면 및 상기 마이크로팁 형성부(24)을 열산화하여, 노출된 실리콘 기둥(24)의 측면을 산화시킨 후, 상기 실리콘 기둥(24)의 측면에 형성된 열산화막(25)과 질화막 패턴(23)을 제거하여 날카로운 마이크로팁(26)을 형성한다.
그러나, 상술한 바와 같은 방법에 의한 마이크로팁 형성방법은 마이크로팁(26)을 날카롭게 하기 위한 열산화 공정후, 실리콘 기둥(24)의 외부표면에 형성된 산화막의 제거시 상기 마이크로팁의 외부면에서 개구부를 형성하는 절연막의 에지(edge) 상단부가 식각되어 마이크로팁이 형성된 주변부의 어퍼쳐(구멍)의 크기를 증가시켜 전계효율을 감소시키는 단점이 있었다.
따라서, 상술한 종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 대면적의 기판에 균일한 형상을 갖으며, 상부의 팁이 날카로운 마이크로팁을 제조할 수 있는 방법을 제공하는데 있다.
상술한 목적을 실현하기 위한 본 발명은 기판(1)상에 제1금속층(2), 제2금속층(3) 및, 제1절연막(4)을 차례로 형성하는 단계와, 상기 제1절연막(4)을 패턴닝하여 소정의 폭을 갖는 제1절연막 패턴(4a)을 형성하는 단계와, 상기 제1절연막 패턴(4a)을 마스크로하여 노출된 제2금속층을 식각하여 마이크로팁 형성부의 노출전면을 양극산화하여 산화막(6)을 형성하고, 상기 산화막(6)을 제거하여 마이크로팁(3a)을 정의하는 단계와, 노출된 전표면 상에 제2절연막(7), 제2금속층(8) 및, SOG(9)를 차례로 형성하는 단계와, 상기 SOG(9)를 에치 백하여 상기 마이크로팁 상부의 제2금속층(8)을 소정의 폭으로 노출시킨 후, 노출된 상기 제2금속층(8)과 제2절연막(7)을 차례로 식각하여 마이크로팁(3a)의 외측면이 노출되도록 개구부를 형성하는 단계로 구성되는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제3도는 본 발명에 따른 마이크로팁 제조방법을 나타낸 공정순서도 이다.
제3(a)도를 참조하면, 기판(1)상에 제1금속층(2), 제2금속층(3) 및, 제1절연막(4)을 형성하는 공정 단면도이다.
먼저, 기판(1)상에 5000Å의 두께를 갖는 제1금속층(2)을 형성하고, 상기 제1금속층(2)상에 마이크로팁용 금속으로서 예컨데, 10,000Å의 두께를 갖는 탄탈륨(Ta)을 제2금속층(3)으로 형성한 후, 상기 제2금속층(3)상에 제1절연막(4)을 형성한다.
이때, 상기 제1금속층(2)은 바람직하게는 Cr이며 제1절연막(4)은 산화막(SiO2)이다. 또한, 상기 제1금속형(2)은 캐소우드라인으로 사용되는 금속이며 제2금속층(3)은 마이크로팁으로 형성되는 금속이다.
제3(b)도를 참조하면, 상기 제1절연막(4)상에 감광막 패턴(5)를 형성하는 공정을 도시한 것으로서, 마이크로팁을 정의하기 위한 캡 절연막을 형성하기 위해 제1절연막(4)상에 소정의 폭을 갖는 감광막 패턴(5)을 형성한다.
제3(c)도를 참조하면, 캡 절연막 패턴(4a) 및 마이크로팁(3a)을 형성하는 공정을 도시한 것으로서, 먼저 상기 감광막 패턴(5)을 마스크로 하여 노출된 제1금속층(3)을 등방성 식각하고, 제2금속층(4)을 이방성 식각하여 상기 캡 절연막 패턴(4a) 하부에 제2금속층(4)의 잔류금속으로서된 마이크로팁 형성부를 정의한 후, 상기 마이크로팁 형성부를 양극 산화시킨다. 이때, 상기 마이크로팁 형성부의 노풀된 표면에 산화되어 소정의 깊이로 산화막(6)이 형성된다.
제3(d)도를 참조하면, 마이크로팁(3a), 제2절연막(7), 제3금속층(8) 및, SOG(9)를 형성하는 공정을 도시한 것으로서, 사익 마이크로팁형성부(3a)의 노출된 표면에 형성된 산화막(6)을 제거하여 상단부팁이 날카로운 마이크로팁(3a)을 형성하고 노출된 전표면에 PECVD법 또는 CVD법으로 1um의 두께를 갖는 제2절연막(7)을 산화막으로서 형성하고, 상기 제2절연막(7)상에 게이트 전극용 금속으로서 금속 또는 불순물이 도핑된 폴리실리콘을 약3000Å의 두께로 증착하여 제3금속층(8)을 형성한 후, 상기 제3금속층(8)상에 제3절연막으로서 SOG(9)를 형성한다.
제3(d)도를 참조하면, 상기 SOG(9)를 식각하는 공정을 도시한 것으로서, 상기 SOG(9)를 건식 식각법으로 에치백(etch back)하여 상기 제3금속층(8)이 소정의 폭으로 노출되도록 한다.
이는 상기 마이크로팁(3b)의 주변부에 소정의 공간을 형성하기 위한 사전공정으로서 수행되어 진다.
제3(e)도를 참조하면, 노출된 제3금속층(8) 및 제2절연막(7)을 식각하여 상기 마이크로팁(3b)의 측면을 노출시키고, 상기 잔류하는 제2절연막(7)상에 게이트 금속(8a)을 형성하는 공정을 도시한 것으로서, 1차로 상기 SOG 패턴(9a)을 노출된 부분만을 식각한 후, 이어서 노출된 제2절연막(7)을 이방성 식각하여 상기 마이크로팁(3b)의 측부 전표면이 노출되도록 한다.
이 때, 상기 SOG 패턴(9a)과 제2절연막(7)은 유사한 식각 특성을 가지고 있으므로 동시에 식각공정으로 오버에칭한다.
또한, 상기 식각공정에 의해 게이트 전극(8a)이 자기 정합적으로 형성된다.
상기 공정순서에 따라 수행되는 본 발명의 마이크로팁 제조방법은 마이크로팁(3b )을 날카롭게 하기위한 산화공정에서 양극산화법을 적용함으로써, 종래 방법의 열산화법에 의해 팁부를 날카롭게 하는 공정에 비해 공정이 안정화 되어 마이크로팁을 균일한 형상으로 제조할 수 있다.
또한, 종래의 열산화방법에 의한 날카로운 마이크로팁의 형성시 보다 마이크로팁을 형성하는 금속에 바람직하지 않는 영향을 배재시켜 보다 특성이 우수한 마이크로팁을 형성할 수 있다.
Claims (3)
- 기판(1)상에 제1금속층(2), 제2금속층(3) 및, 제1절연막(4)을 차례로 형성하는 단계와, 상기 제1절연막(4)을 패턴닝하여 소정 폭을 갖는 제1절연막 패턴(4a)을 형성하는 단계와, 상기 제1절연막 패턴(4a)을 마스크로 하여 노출된 제2금속층을 식각하여 마이크로팁 형성부의 노출 전면을 양극산화 하여 산화막(6)을 형성하고, 상기 산화막(6)을 제거하여 마이크로팁(3a)을 정의하는 단계와, 노출된 전표면 상에 제2절연막(7), 제2금속층(8) 및, SOG(9)를 차례로 형성하는 단계와, 상기 SOG(9)를 에치-백하여 상기 마이크로팁 상부의 제2금속층(8)을 소정의 폭으로 노출시킨 후, 노출된 상기 제2금속층(8)과 제2절연막(7)을 차례로 식각하여 마이크로팁(3a) 측면 노출되도록 개구부를 형성하는 단계로 이루어지는 것을 특징으로 하는 에프이디 장치(FED)의 마이크로팁 제조방법.
- 제1항에 있어서, 상기 제1금속층(2)을 5000Å의 Cr으로 형성하고, 제2금속층(3)을 10000Å의 Ta으로 형성하는 것을 특징으로 하는 에프이디(FED) 장치의 마이크로팁 제조방법.
- 제1항에 있어서, 상기 SOG(9)를 건식 식각법으로 에칭하고, 제2금속층(8)을 이방성 습식 에칭하는 것을 특징으로 하는 에프이디(FED) 장치의 마이크로팁 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950033952A KR100212528B1 (ko) | 1995-09-30 | 1995-09-30 | 양극산화를 이용한 fed장치 마이크로팁의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950033952A KR100212528B1 (ko) | 1995-09-30 | 1995-09-30 | 양극산화를 이용한 fed장치 마이크로팁의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970017860A KR970017860A (ko) | 1997-04-30 |
KR100212528B1 true KR100212528B1 (ko) | 1999-08-02 |
Family
ID=19429218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950033952A KR100212528B1 (ko) | 1995-09-30 | 1995-09-30 | 양극산화를 이용한 fed장치 마이크로팁의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100212528B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100452693B1 (ko) * | 2002-03-12 | 2004-10-14 | 엘지전자 주식회사 | 전계 방출 소자의 제조방법 |
-
1995
- 1995-09-30 KR KR1019950033952A patent/KR100212528B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100452693B1 (ko) * | 2002-03-12 | 2004-10-14 | 엘지전자 주식회사 | 전계 방출 소자의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR970017860A (ko) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5266530A (en) | Self-aligned gated electron field emitter | |
US5675210A (en) | Method of fabricating a field emission device | |
US6489710B1 (en) | Electron emitting apparatus, manufacturing method therefor and method of operating electron emitting apparatus | |
Nagao et al. | Fabrication of gated nano electron source for vacuum nanoelectronics | |
US5825126A (en) | Field emission display and fabricating method therefor | |
US20020011770A1 (en) | Thin film type field emission display and method of fabricating the same | |
JP3253683B2 (ja) | 電界放出型冷陰極板の製造方法 | |
US6036565A (en) | Method of fabricating a field emmision cold cathode | |
JPH0917335A (ja) | 低電圧駆動型フィールドエミッタアレイの製造方法 | |
US5941748A (en) | Method of making a lateral field emission display | |
KR100212528B1 (ko) | 양극산화를 이용한 fed장치 마이크로팁의 제조방법 | |
JP3898243B2 (ja) | 電界効果電子放出用マイクロ・チップ及びその製造方法 | |
KR0174126B1 (ko) | 전계 방출형 전자 총 제조 방법 | |
KR100415597B1 (ko) | 전계방출소자와 그 제조방법 | |
KR0183628B1 (ko) | 전계방사형 음극구조체의 제조방법 | |
KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
KR20010046861A (ko) | 전계방출소자의 이미터 구조 및 그 제조방법 | |
KR100447129B1 (ko) | 전계 방출 소자의 제조방법 | |
KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
KR100448479B1 (ko) | 박막형 전계 방출 소자의 제조방법 | |
KR100278502B1 (ko) | 더블 게이트를 갖는 화산형 금속 fea 제조방법 | |
JPH05205614A (ja) | 電界放出陰極の作製方法 | |
KR100205056B1 (ko) | 화산형 금속 에프이에이 제조방법 | |
KR100279749B1 (ko) | 게이트와 에미터를 초근접시킨 전계방출 어레이의 제조방법 | |
KR100260256B1 (ko) | 전계방출 표시소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E801 | Decision on dismissal of amendment | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |