KR20030061577A - 박막형 전계 방출 소자의 제조방법 - Google Patents

Abstract

본 발명은 터널 절연막의 손상을 방지할 수 있는 박막형 전계 방출 소자의 제조방법에 관한 것이다.

본 발명에 따른 박막형 전계 방출 소자의 제조방법은 기판 상에 캐소드전극을 형성하는 단계와, 캐소드전극 양측 상에 절연층을 형성하는 단계와, 캐소드전극의 중앙 상에 제1 터널 절연막을 형성하는 단계와, 절연층과 제1 터널 절연막 상에 상부전극패드층과 상부전극버스층을 연속 증착한 후 포토리쏘그래피 방법으로 패터닝하는 단계와, 상부전극패드층과 상부전극버스층 상에 오버행 절연층을 형성한 후 패터닝하여 전계방출공을 형성하는 단계와, 전계방출공을 통해 노출된 제1 터널 절연막을 제거하는 단계와, 제거된 제1 터널 절연막 영역에 제2 터널 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.

이에 따라, 본 발명에 따른 박막형 전계 방출 소자는 터널 절연막의 손상을 방지할 수 있다.

Description

박막형 전계 방출 소자의 제조방법{Method Of Fabricating Field Emission Device in Thin Film}

본 발명은 전계 방출 소자의 제조방법에 관한 것으로, 특히 터널 절연막의 손상을 방지할 수 있는 박막형 전계 방출 소자의 제조방법에 관한 것이다.

전계 방출 소자가 표시소자에 응용되면서 이를 이용하여 경박 단소하게 제작될 수 있는 딘씨알티(Thin Cathod Ray Tube ; 이하, "Thin CRT"라 함)의 개발이 가속화되고 있다. 이 전계 방출 표시소자(Field Emission Display ; 이하 "FED"라 함)는 얇으면서도 기존의 CRT와 같은 광시야각 특성과 높은 휘도와 선명도로 영상을 표시할 수 있다. FED는 저해상도에서 고해상도까지 노트북 PC나 프로젝션 TV 등을 포함하여 소형/대형의 거의 모든 디스플레이로의 응용이 가능하다.

FED는 음극선관과 같이 전자선 여기 형광체 발광을 이용하는 것으로 첨예한 에미터에 고전계를 집중함으로써 양자역학적인 터널(Tunnel) 효과로 전자를 방출하게 된다. 에미터로부터 방출된 전자는 양극(Anode) 및 음극(Cathode) 간의 전압으로 가속되어 양극에 형성된 형광체막에 충돌되어 형광체를 발광시킨다.

도 1은 FED의 에미터로 사용되고 있는 메탈 팁(몰리브덴 : MO)을 이용한 스핀트 타입(Spindt Type)의 전계 방출 소자를 나타낸 것이다.

도 1을 참조하면, 스핀트 타입의 전계 방출 소자는 유리기판(2) 위에 형성된 캐소드전극(4)과, 캐소드전극(4) 위에 원추 형태로 형성된 에미터 팁(10)과, 팁(10)에 인접하여 캐소드전극(4) 위에 형성된 절연층(6)과, 절연층(6) 위에 형성되는 게이트전극(8)을 구비한다.

캐소드전극(4)은 에미터 팁(10)으로부터 방출된 전자를 도시하지 않은 애노드전극 쪽으로 가속시키게 된다. 에미터 팁(10)은 캐소드전극(4)에 의해 자신에게 고전계가 인가되면 전자를 방출한다. 게이트전극(8)은 전자를 방출시키기 위한 인출전극으로 사용된다.

도 1에 도시된 전계 방출 소자의 제조방법을 도 2a 내지 도 2f를 결부하여 단계적으로 설명하면 다음과 같다.

도 2a와 같이 유리기판(2) 위에 캐소드전극 물질층(4a)을 성막하고 에미터 팁(10)과 게이트전극(8) 간의 절연을 위한 절연물질 예를 들면, SiO₂를 플라즈마 인핸스드 화학 증착법(Plasma Enhanced Chemical Vapor Deposition) 등으로 증착하여 절연물질층(6a)을 형성한다. 이후, 게이트전극 물질 예를 들면, 몰리브덴(Mo), 탄탈(Ta), 니오븀(Nb), 크롬(Cr) 등 중 어느 하나를 선택하여 스터터링(Sputtering) 방법으로 게이트전극 물질층(8a)을 형성한다.

도 2b에서, 포토 레지스터 마스크(Photo Resistor Mask : PR Mask)를 캐소드전극 물질층(4a), 절연물질층(6a) 및 게이트전극 물질층(8a)이 형성된 기판(2) 상에 정렬하고 반응 이온 에칭(Reactive Ion Etching : RIE)을 실시함으로써 게이트전극 물질층(8a) 상에 환형의 게이트 홀을 형성한다.

도 2c에서, 절연물질층(6a)에 대한 식각공정에 의해 절연층 물질층(6a)과 게이트전극 물질층(8a) 사이에 팁의 형성 공간을 마련한다.

도 2d에서, 니켈(Ni), 아르곤(Ar) 중 어느 하나의 희생층물질을 E-빔(Beam)을 이용하여 회전 증착하여 희생층(12)을 게이트전극 물질층(8a) 상에 성막한다. 여기서, 기판(2)과 빔소스의 각도는 경사각도로 약 15°의 각도로 제어된다. 희생층(12)의 홀 직경은 팁 형상에 결정적인 영향을 미치기 때문에 E-빔의 각도가 정밀하게 제어되어야 한다.

도 2e에서, 몰리브덴(Mo)을 E-빔을 이용하여 유리기판(2)에 수직하게 회전 증착을 하게 되면 몰리브덴(Mo)이 증착되면서 캐소드전극(4) 위에도 Mo가 증착되며 이 증착과정이 진행됨에 따라 희생층(12) 상에 퇴적된 몰리브덴층(Mo)의 홀 직경이 감소하여 원추 형태의 에미터 팁(10)이 캐소드(4) 위에 형성된다.

마지막으로, 도 2f와 같이 희생층(12)은 전기화학적인 방법에 의해 제거된다.

종래의 전계 방출 소자의 제조방법에 있어서, 고효율의 전계 방출 소자의 제조가 가능하지만 희생층(12) 증착시 E-빔의 증착 각도가 정밀하지 않으면, 희생층(12)의 홀 직경이 불균일하여 인접한 화소셀들의 에미터 팁(10)들 간의 형상 불균일이 나타날 수 있다. 또한, 원추형 에미터 형성시 몰리브덴(Mo)은 기판(2)에 대하여 수직으로 증착되어야 하기 때문에 즉, 기판(2)에 대한 빔의 입사각도가 작기 때문에 대면적에서 에미터물질 증착 장비의 높이가 높아질 수 밖에 없는 문제점이 있다.

이러한 스핀트 타입의 에미터 제조공정의 문제점을 극복하기 위하여 최근에는 평면형 에미터가 개발되고 있다. 평면형 에미터는 다이아몬드 라이크 카본(Diamond Like Carbon : DLC)을 이용한 에미터, 표면 전도 에미터(Surface Conduction Emitter), 금속-절연층-금속(Metal-Insulator-Metal ; MIM), 발리스틱 전자 방출소자(Ballistic electron Surface emitting : 이하, "BSD"라 한다) 등이 개발되고 있다.

이러한 박막형 전계 방출 소자의 에미터는 캐소드전극과 게이트전극 사이에 얇은 절연층을 구비한다. 게이트전극에 전압을 인가하면 게이트전극의 전자는 상기의 얇은 절연층을 터널링하여 게이트전극의 일함수보다 높은 에너지를 갖는 전자가 도시하지 않은 에노드전극 쪽으로 방출되어 에노드전극 상의 형광체를 발광시킨다.

박막형 전계 방출 소자의 에미터 제조방법은 도 3a 내지 도 3j에 도시된 바와 같다.

도 3a를 참조하면, 유리기판(32) 상에 알루미늄(Al)을 전면 증착한 후, 습식식각방법으로 알루미늄(Al)을 패터닝하여 캐소드전극(34)을 형성한다. 이때, 캐소드전극(34)의 두께는 3000 ~ 5000Å 정도가 된다.

이렇게 형성된 캐소드전극(34)의 중앙부 상에는 도 3b와 같이 포토레지스트패턴(36)을 형성하고, 양극산화법을 이용하여 포토레지스트 패턴(36)을 제외한 캐소드전극(34) 상에 도 3c에 도시된 바와 같이 절연층(42)을 형성한다. 양극산화법은 도 4와 같이 양극산화액이 담긴 용기 내에 캐소드전극(34)을 양극으로 하고, 백금이나 탄소전극의 애노드용 전극(38)을 음극으로 하여 전계를 인가시킴으로써 캐소드전극(34)을 산화시켜 캐소드전극(34) 상에 절연층(42)을 형성시키는 방법이다. 이렇게 형성된 절연층(42)은 Al₂O₃이다. 이때, 캐소드전극(34)이 산화되어 형성되는 절연층(42)의 두께는 인가되는 전압의 크기에 의해 결정된다. 즉, 인가되는 전압이 크면 클수록 산화되는 Al이 많아지므로 절연층(42)의 두께가 두꺼워지며, 반대로 인가되는 전압이 작을수록 절연층(42)의 두께는 얇아지게 된다. 통상적으로 100V의 전압이 인가될 때 절연층(42)은 약 1000Å 정도의 절연막이 형성된다.

이어서, 도 3d와 같이 포토레지스트패턴(36)을 제거한 후에 양극산화법을 이용하여 터널 절연막(44)을 형성한다. 이때, 인가되는 전압은 10V 미만으로 터널 절연막(44)의 두께는 약 100Å 정도가 된다.

이후, 도 3e에 도시된 바와 같이 절연층(42)과 터널 절연막(44)을 덮도록 상부전극패드층(46)과 상부전극버스층(48)이 연속으로 증착되어 형성된다. 상부전극패드층(46)은 100 ~ 500Å 정도의 두께를 가지는 텅스텐(W)으로 형성되며, 상부전극버스층(48)은 3000 ~ 5000Å 정도의 두께의 알루미늄(Al)으로 형성된다. 이때, 상부전극패드층(46)은 상부전극버스층(48)과 절연층(42) 사이의 접합력을 높이는 역할을 한다.

상부전극패드층(46)과 상부전극버스층(48)을 도 3f와 같이 포토리쏘그래피방법으로 패터닝한다.

패터닝된 상부전극패드층(46)과 상부전극버스층(48) 상에 도 3g와 같이 오버행(overhang) 절연층(50)을 형성한다. 여기서, 오버행 절연층(50)은 3000 ~ 5000Å 정도의 두께의 SiNx, SiOx으로 형성된다.

이후, 도 3h와 같이 포토리쏘그래피 방법을 이용하여 터널 절연막(44)과 대응되는 영역의 오버행 절연층(50)을 패터닝한다. 그 결과, 오버행 절연층(50) 상에는 터널 절연막(44)과 수직으로 대향하는 전계방출공(52a)이 형성된다.

전계방출공(52a)이 형성된 유리기판(32)은 알루미늄에 반응하는 식각액에 딥핑된다. 그러면 오버행 절연층(50)을 마스크로 하여 도 3i와 같이 상부전극버스층(48)이 식각된다. 여기서, 상부전극버스층(48)은 전계방출공(52a)의 측벽을 이루는 오버행 절연층(50)의 단턱부보다 안쪽으로 더 식각된다. 따라서, 오버행 절연층(50)의 단턱부가 상부전극버스층(48)의 식각면보다 더 돌출되어 전계방출공(52a)에서 상부전극버스층(48)과 전계방출공(52a)은 오버행(Overhang) 구조(52b)를 가지게 된다.

오버행 구조로 오버행 절연층(50)과 상부전극버스층(48)이 식각된 유리기판(32)은 텅스텐에 반응하는 식각액에 딥핑된다. 그러면 오버행 절연층(50)을 마스크로 하여 도 3j와 같이 상부전극패드층(46)이 식각되어 전계방출공(52a)에 터널 절연막(44)이 노출된다.

터널링 절연막(44)이 노출된 유리기판(32) 상에는 도 3k와 같이 금(Au), 백금(Pt), 이리듐(Ir) 중 어느 하나의 금속을 증착하여 상부전극(54a, 54b)을 형성한다.

이렇게 박막형 전계 방출 소자를 만들기 위해서는 여러번의 증착공정과 에칭공정이 필요하며 특히, 터널 절연막(44)이 반복된 증착과 에칭에 의해 오염되거나 플라즈마에 노출되어 취약한 구조를 가지는 문제점이 나타난다. 터널 절연막(44)은 박막형 전계 방출 소자의 내부를 진공으로 유지하기 위한 실링 공정에서 410℃ 이상의 고온에 노출되어 절연막 표면이 열화된다. 이에 따라, 터널 절연막(44)의 손상이 더욱 심각하게 되어 터널 절연막(44)의 전기적 특성이 저하된다. 이 열화된 터널 절연막(44)은 나아가 박막형 전계 방출 소자의 전기적 안정성과 수명 감소에 심각한 영향을 초래한다.

따라서, 본 발명의 목적은 터널 절연막의 손상을 방지할 수 있는 박막형 전계 방출 소자의 제조방법을 제공함에 있다.

도 1은 종래의 스핀트 타입의 전계 방출 표시장치의 동작원리를 나타내는 개략적인 종단면도.

도 2a 내지 도 2f는 도 1에 도시된 스핀트 타입의 전계 방출 소자의 제조 방법을 나타내는 단면도.

도 3a 내지 도 3k는 종래의 박막형 전계 방출 소자의 제조방법을 나타내는 단면도.

도 4는 양극산화법을 나타내는 단면도.

도 5a 내지 도 5j는 본 발명의 실시 예에 따른 전계 방출 소자의 제조방법를 나타내는 단면도.

<도면의 주요부분에 대한 부호의 설명>

2,32,72 : 기판 4,34,74 : 캐소드전극

6,42,82 : 절연층 8 : 게이트전극

36,76 : 포토레지스트패턴 44,84,94 : 터널 절연막

46,86 : 상부전극패드층 48,88 : 터널 절연막

48,88 : 상부전극버스층 50,90 : 오버행 절연층

54,96 : 상부전극

상기 목적을 달성하기 위하여, 본 발명에 따른 박막형 전계 방출 소자의 제조방법은 기판 상에 캐소드전극을 형성하는 단계와, 캐소드전극 양측 상에 절연층을 형성하는 단계와, 캐소드전극의 중앙 상에 제1 터널 절연막을 형성하는 단계와, 절연층과 제1 터널 절연막 상에 상부전극패드층과 상부전극버스층을 연속 증착한 후 포토리쏘그래피 방법으로 패터닝하는 단계와, 상부전극패드층과 상부전극버스층상에 오버행 절연층을 형성한 후 패터닝하여 전계방출공을 형성하는 단계와, 전계방출공을 통해 노출된 제1 터널 절연막을 제거하는 단계와, 제거된 제1 터널 절연막 영역에 제2 터널 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 실시 예를 첨부한 도 5a 내지 도 5j를 참조하여 상세히 설명하기로 한다.

도 5a 내지 도 5j에서와 같이 본 발명의 실시 예에 따른 박막형 전계 방출 소자의 제조방법은 취약한 구조를 가지는 제1 터널 절연막을 제거하고 제2 터널 절연막을 형성하는 것을 특징으로 한다.

도 5a를 참조하면, 우선 본 발명에 따른 박막형 전계 방출 소자의 제조방법은 유리기판(72) 상에 알루미늄(Al)을 전면 증착한 후, 습식식각방법으로 알루미늄(Al)을 패터닝하여 캐소드전극(74)을 형성한다. 이때, 캐소드전극(74)의 두께는 3000 ~ 5000Å 정도가 된다.

이렇게 형성된 캐소드전극(74)의 중앙부 상에는 도 5b와 같이 포토레지스트패턴(76)을 형성하고, 양극산화법을 이용하여 포토레지스트 패턴(76)을 제외한 캐소드전극(74) 상에 도 5c에 도시된 바와 같이 절연층(82)을 형성한다. 이때, 절연층(82)은 캐소드전극(74)의 금속이 산화되어 형성되므로 알루미나(Al₂O₃)가 된다. 절연층(82)의 두께는 양극산화시 인가되는 전압의 크기에 의해 결정된다. 즉, 인가되는 전압이 크면 클수록 산화되는 알루미늄(Al)이 많아지므로 절연층(82)의 두께가 두꺼워지며, 반대로 인가되는 전압이 작을수록 절연층(82)의 두께는 얇아지게 된다. 통상적으로 100V의 전압이 인가될 때 절연층(82)은 약 1000Å 정도의 절연막이 형성된다.

이어서, 도 5d와 같이 포토레지스트패턴(76)을 제거한 후에 양극산화법을 이용하여 제1 터널 절연막(84)을 형성한다. 종래의 박막형 전계 방출 소자의 제조방법에서 제1 터널 절연막(84)은 약 100Å 정도의 두께를 가지도록 양극산화막을 형성하였으나, 본 발명에서는 종래의 터널 절연막의 두께보다 작은 20 ~ 60Å의 두께로 형성된다.

이후, 도 5e에 도시된 바와 같이 절연층(82)과 제1 터널 절연막(84)을 덮도록 상부전극패드층(86)과 상부전극버스층(88)을 연속 증착한 후, 포토리쏘그래피 방법으로 패터닝된다. 상부전극패드층(86)은 100 ~ 500Å 정도의 두께를 가지는 텅스텐(W)으로 형성되며, 상부전극버스층(88)은 3000 ~ 5000Å 정도 두께의 알루미늄(Al)으로 형성된다. 이때, 상부전극패드층(86)은 상부전극버스층(88)과 상부전극(96a, 96b)을 전기적으로 연결하는 역할을 한다.

도 5f와 같이 패터닝된 상부전극패드층(86)과 상부전극버스층(88) 상에 오버행(overhang) 절연층(90)을 형성한다. 여기서, 오버행 절연층(50)은 3000 ~ 5000Å 정도 두께의 SiNx, SiOx으로 형성된다.

이어서, 도 5g와 같이 포토리쏘그래피 방법을 이용하여 제1 터널 절연막(84)과 대응되는 영역의 오버행 절연층(90)을 패터닝한다. 그 결과, 오버행절연층(90) 상에는 제1 터널 절연막(84)과 수직으로 대향하는 전계방출공(92a)이 형성된다. 전계방출공(92a)이 형성된 유리기판(72)은 알루미늄에 반응하는 식각액에 딥핑한다. 그러면 오버행 절연층(90)을 마스크로 하여 상부전극버스층(88)이 패터닝된다. 여기서, 상부전극버스층(88)은 전계방출공(92a)의 측벽을 이루는 오버행 절연층(90)의 단턱부보다 안쪽으로 더 식각된다. 따라서, 오버행 절연층(90)의 단턱부가 상부전극버스층(88)의 식각면보다 더 돌출되어 전계방출공(92a)에서 상부전극버스층(88)과 전계방출공(92a)은 오버행(Overhang) 구조(92b)를 가지게 된다.

오버행 구조로 오버행 절연층(90)과 상부전극버스층(88)이 식각된 유리기판(72)은 텅스텐에 반응하는 식각액에 딥핑된다. 그러면 오버행 절연층(90)을 마스크로 하여 도 5h와 같이 상부전극패드층(86)이 식각되어 전계방출공(92a)에 제1 터널 절연막(84)이 노출된다. 노출된 제1 터널 절연막(84)을 전기화학적으로 에칭하여 제1 터널 절연막(84)을 제거한다. 제1 터널 절연막(84)을 에칭하면서 캐소드전극(74)의 표면이 외부로 노출되는데, 에칭공정으로 인하여 캐소드전극(74)의 표면이 거칠어진다. 이 캐소드전극(74)의 거칠어진 표면을 전해연마전을 이용하여 평탄화시킨다. 즉, 도 6에 도시된 바와 같이 전해액이 담긴 용기 내에 캐소드전극(74)을 양극으로 하고, 스틸, 구리(Cu), 백금(Pt). 탄소(C) 중 어느 하나의 물질을 애노드용 전극(71)용 음극으로 하여 전계를 인가시켜 노출된 캐소드전극(74)의 표면을 평탄하게 한다.

이렇게 제1 터널 절연막(84)이 제거된 캐소드전극(74) 상에 양극산화법을 이용하여 제2 터널 절연막(94)을 형성한다.

이후, 도 5j와 같이 금(Au), 백금(Pt), 이리듐(Ir) 중 어느 하나의 금속을 증착하여 상부전극(96a, 96b)을 형성한다.

상술한 바와 같이, 본 발명의 박막형 전계 방출 소자의 제조방법에서 전계 방출부인 터널 절연막 형성시 상부전극을 형성하기 전에 형성된 제1 터널 절연막을 완전히 제거한 후 노출된 캐소드전극을 양극산화시켜 새로운 터널 절연막을 형성시킨다. 이에 따라, 본 발명에 따른 박막형 전계 방출는 증착 또는 에칭공정에 의해 터널 절연막이 손상되는 것을 방지할 수 있다. 제1 터널 절연막을 제거함으로써 제1 터널 절연막 형성후 후공정에 의한 절연막의 손상에 대한 여유도가 커지게 되어 후공정에 의한 터널 절연막의 전하 손상이 적고, 오버에칭 등 공정 선택이나 공정조건에 대한 여유가 커지는 장점이 있다. 나아가, 본 발명에 따른 박막형 전계 방출 소자의 제조방법은 새로운 제2 터널 절연막을 형성시킴으로써 캐소드전극의 표면 요철을 전해연마법을 사용하여 평탄화시킴으로써 전기적 특성의 저하를 감소시켜 안정된 전계 방출 특성을 가질 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (5)

1. 기판 상에 캐소드전극을 형성하는 단계와,

   상기 캐소드전극 양측 상에 절연층을 형성하는 단계와,

   상기 캐소드전극의 중앙 상에 제1 터널 절연막을 형성하는 단계와,

   상기 절연층과 제1 터널 절연막 상에 상부전극패드층과 상부전극버스층을 연속 증착한 후 포토리쏘그래피 방법으로 패터닝하는 단계와,

   상기 상부전극패드층과 상부전극버스층 상에 오버행 절연층을 형성한 후 패터닝하여 전계방출공을 형성하는 단계와,

   상기 전계방출공을 통해 노출된 제1 터널 절연막을 제거하는 단계와,

   상기 제거된 제1 터널 절연막 영역에 제2 터널 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 전계 방출 소자의 제조방법.
2. 제 1 항에 있어서,

   상기 오버행 절연층 및 상기 제1 터널 절연막 상에 상부전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막형 전계 방출 소자의 제조방법.
3. 제 1 항에 있어서,

   상기 제1 터널 절연막의 두께는 20 ~ 60Å의 두께로 형성되는 것을 특징으로 하는 박막형 전계 방출 소자의 제조방법.
4. 제 1 항에 있어서,

   상기 제1 터널 절연막을 제거하여 상기 노출된 캐소드전극의 표면을 표면전해연마법으로 평탄화시키는 것을 특징으로 하는 박막형 전계 방출 소자의 제조방법.
5. 제 1 항에 있어서,

   상기 제2 터널 절연막의 두께는 90 ~ 110Å의 두께로 형성되는 것을 특징으로 하는 박막형 전계 방출 소자의 제조방법.