JP4206480B2 - 電界放出型電子源 - Google Patents

電界放出型電子源 Download PDF

Info

Publication number
JP4206480B2
JP4206480B2 JP2004124646A JP2004124646A JP4206480B2 JP 4206480 B2 JP4206480 B2 JP 4206480B2 JP 2004124646 A JP2004124646 A JP 2004124646A JP 2004124646 A JP2004124646 A JP 2004124646A JP 4206480 B2 JP4206480 B2 JP 4206480B2
Authority
JP
Japan
Prior art keywords
field emission
emitter
electron source
emitters
emission electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004124646A
Other languages
English (en)
Other versions
JP2004342604A5 (ja
JP2004342604A (ja
Inventor
睦 山本
啓介 古賀
昭教 塩田
昌善 長尾
正剛 金丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
National Institute of Advanced Industrial Science and Technology AIST
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
National Institute of Advanced Industrial Science and Technology AIST
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, National Institute of Advanced Industrial Science and Technology AIST, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004124646A priority Critical patent/JP4206480B2/ja
Publication of JP2004342604A publication Critical patent/JP2004342604A/ja
Publication of JP2004342604A5 publication Critical patent/JP2004342604A5/ja
Application granted granted Critical
Publication of JP4206480B2 publication Critical patent/JP4206480B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

本発明は、電界放射型電子源に関し、特に、平面型の固体表示素子又は超高速の微小真空素子への応用が期待される冷陰極型の電子源であって、大電流動作の実現が可能な電界放射型電子源に関する。
半導体の微細加工技術の進展により、微小電界放射陰極の形成が可能となった。スピントらがコーン型の電界放射陰極を提案し、微小電界放射型電子源が注目されるに至っている(非特許文献1:C.A.Spindt,「J.Appl.Phys.Vol.39」,1986年,p.3504)。
スピントの提案した電界放射陰極の構造及び作成方法を第1の従来例として図11A〜図11Dに示す。
図11Aを参照すると、導電性基板101の表面に絶縁層102と、ゲートとなる金属膜103とをこの順番に成膜する。そして、金属膜103と絶縁層102とを通って導電性基板101を露出させる小孔104を通常のフォトリソグラフィープロセスによって形成する。
図11Bを参照すると、次に、アルミナ層によって構成される犠牲層105を基板101に対して浅い角度で金属膜103を覆うように蒸着する。この工程により、金属膜103によって形成されるゲートの口径は縮小する。
図11Cを参照すると、その後、モリブデン等のエミッタとなる金属106を基板101に対して垂直に蒸着する。ゲート口径は蒸着とともに小さくなるので、小孔104の内部に円錐形のエミッタ(陰極)107が形成される。
図11Dを参照すると、そして、犠牲層105のエッチングによるリフトオフ法により不要の犠牲層105および金属106を除去する。この素子は、エミッタ107の先端からゲート電極103によって電子を真空中に放出し、別途エミッタ107に対向して設置された図示しないアノード電極(陽極)によって、放出された電子を受けることによって動作する。
その後、同様の縦型構造で、シリコンの結晶異方性エッチングやドライエッチングと熱酸化とを用いて、エミッタの先端形状がより鋭い冷陰極を形成する方法が提案されている(非特許文献2:H.F.Gray et al.,「IEDM Tech Dig.」,1986年,p.776、非特許文献3:別井、「1990年 電子情報通信学会 秋季全国大会 論文集5、SC−8−2」,1990年)。第2の従来例として別井らの提案した電界放射陰極の構造及び作製方法を図12A〜図12Eに示す。
図12Aを参照すると、シリコン基板111上に酸化膜112を形成する。図12Bを参照すると、この酸化膜112を用いてフォトリソグラフィープロセスによって円盤状のエッチングマスク113を作製する。
図12Cを参照すると、次に、サイドエッチングを伴う条件に従ってドライエッチングを行うことにより、エッチングマスク113の下に先端部が細い立体形状部114を形成する。更に、熱酸化を施すことにより立体形状部114の周辺を熱酸化膜115に変化させ、内部にシリコンのコーン形状部116を形成する。
図12Dを参照すると、基板111の表面に対して垂直方向から酸化シリコン膜等の絶縁膜117及びゲート電極となる金属膜118を真空蒸着することにより、エッチングマスク113及び熱酸化膜115の表面に絶縁膜117および金属膜118を付着する。
図12Eを参照すると、最後に弗酸に浸すことにより、コーン形状部116の周辺の熱酸化膜115を除去すると共に、絶縁膜117と金属膜118とが付着したエッチングマスク113を除去することにより、前述したスピント型と類似の構造の電子源が形成される。
この電子源は、ゲート電極となる金属膜118に電圧を印加することによってコーン形状のエミッタ116の先端119から電子を真空中に放出し、別途エミッタ116に対向して設置された図示しないアノード電極(陽極)によって、放出された電子を受け取ることで動作する。
一方、本発明者らのグループは、より低い電圧によって動作可能なタワー型電子源を提案した(特許文献1:欧州特許出願公開第637050A2号明細書)。第3の従来例として本タワー型電子源の製造方法を図13A〜図13Hに示す。
図13Aを参照すると、シリコン結晶基板121の(100)表面に熱酸化法により酸化シリコン膜を形成し、フォトリソグラフィーにより1μm以下の径を有する円盤状の微小エッチングマスク122Bに加工する。
図13Bを参照すると、次に、微小エッチングマスク122Bを用いてシリコン基板121に対して異方性ドライエッチングを行うことにより、微小エッチングマスク122Bの下側にシリコンよりなる円柱体124Aを形成する。
図13Cを参照すると、その後、この円柱体124Aに結晶異方性エッチングを行うことにより、側面が(331)面を含む面によって形成されかつ頂部が互いに向かい合う一対の円錐体からなる鼓状体124Bを形成する。
図13Dを参照すると、次に、鼓状体124Bの上側及びシリコン基板121の表面に薄い第1熱酸化膜125を形成する。図13Eを参照すると、その後、微小エッチングマスク122Bを用いてシリコン基板121に対して異方性ドライエッチングを行うことにより、鼓状体124Bの下に柱状体124Cを形成する。
図13Fを参照すると、次に、熱酸化法により鼓状の柱状体124C(図13E)及びシリコン基板121の表面に第2熱酸化膜126を形成することにより、鼓状の柱状体124Cの内部に、微小な径を持ち且つ急峻な先端部を有するタワー状の陰極127を形成する。
図13Gを参照すると、蒸着法により微小エッチングマスク122Bの上及びこの微小エッチングマスク122Bの周辺におけるシリコン基板121の上に、絶縁膜128及び金属膜129を順次堆積する。
図13Hを参照すると、更に、第2熱酸化膜126に対してウェットエッチングを行うことにより、微小エッチングマスク122B及びこの微小エッチングマスク122Bの上に堆積されている絶縁膜128及び金属膜129を除去すると、タワー状の陰極127が露出すると共に、微小エッチングマスク122Bの径と同寸の内径を有する金属膜よりなる引出し電極129Aが形成される。
前述した第1〜3の従来例に示した電子源は、微小なゲート開口径を有するので比較的低い電圧によって電界放射電流を得ることが可能である。
更に本発明者らのグループは、放出電流の増大を目指して、凸状の微小構造体の表面に陽極酸化法を用いて多孔質シリコン膜を形成し、多孔質シリコン膜表面の多数の微細な突出部から電子を放出させる電子源を提案した(特許文献2:特開平9−270228号公報)。第4の従来例として本電子源の構造及び製造方法を図14A〜図14Eに示す。
図14Aを参照すると、シリコン基板131の表面に陽極酸化法により多孔質シリコン層132を形成する。図14Bを参照すると、そして、多孔質シリコン層132の表面にCVD法によりリンの含まれる酸化シリコン膜を堆積させ、更にフォトリソグラフィー技術により半径約1μmの円盤状のエッチングマスク133を形成する。
図14Cを参照すると、ドライエッチングによりエッチングマスク133の周辺の多孔質シリコン層132及びシリコン基板131をエッチングすることにより凸部構造136を形成する。
図14Dを参照すると、エッチングマスク133を蒸着マスクとして、酸化シリコン膜134及び金属電極135を蒸着する。図14Eを参照すると、最後に、フッ化水素酸中に浸漬することによりエッチングマスク133を溶解させて、エッチングマスク133の上に堆積した酸化シリコン膜134及び金属電極135を除去して電子源を完成する。
この場合シリコン基板131と金属電極135との間に電圧を印加することにより、陽極酸化により形成された多孔質シリコン層132の表面の突出した先端に電界が集中し、電子が放出される。本方式によれば、金属電極135の開口部内に形成された多孔質シリコン層132の表面に、陽極酸化工程により形成された無数に近い突出部が形成され、多くの突出部から電子が放出されるため、大電流密度の電界放射型電子源を得ることができる。
欧州特許出願公開第637050A2号明細書 特開平9−270228号公報 C.A.Spindt,「J.Appl.Phys.Vol.39」,1968年,p.3504 H.F.Gray et al.,「IEDM Tech Dig.」,1986年,p.776 別井、「1990年 電子情報通信学会 秋季全国大会 論文集5、SC−8−2」,1990年
しかしながら、前述した第1〜3の従来例に示した電子源では、電流密度を大きくするために、各エミッタに対応するゲート開口部を高密度にアレイ状に配置させる必要があった。これらの電子源では、各エミッタ間を絶縁層により隔離しているので、エミッタの配置を高密度化するために開口部のピッチを狭くすると、この絶縁層の隔壁が薄くなってしまう。このため、ゲート電極の剥離が生じるおそれがある。
絶縁層の膜厚を薄くすれば、この問題を回避することもできるけれども、絶縁層の耐圧が落ちるために引き出し電極に十分な電圧を印加することができない。その結果、大電流を得ることができない。
一方前述した第4の従来例では、一般の半導体製造ラインには陽極酸化工程という工程がないため、この陽極酸化工程を追加するために、新たな設備投資が必要になりコストが増大する。さらに、他工程への影響の十分な評価・解析などが必要になる。また陽極酸化工程の制御性、多孔質シリコン層の表面の均一性等、実際に陽極酸化工程を追加するためには、多くの量産上の課題を明らかにしていかなければならないという問題がある。
本発明の目的は、大電流密度を実現することが可能な電界放出型電子源を低コストで、量産性良く提供することにある。
本発明に係る電界放出型電子源は、基板の上に形成された絶縁層と、前記絶縁層の上に形成された、1個以上の開口を有する引出し電極と、前記開口の中に形成されたエミッタであって、一の開口の中に複数形成されたエミッタとを備えた電界放出型電子源であって、前記基板の表面に垂直な方向から平面視したときに、前記引出し電極の一の前記開口の周縁形状は、前記複数のエミッタのうちの互いに隣り合う少なくとも2つのエミッタの各中心を中心とする互いに隣り合う少なくとも2つの円弧を含んでいることを特徴とする。
本発明によれば、大電流密度を実現することが可能な電界放出型電子源を低コストで、量産性良く提供することができる。
本実施の形態に係る電界放出型電子源では、引出し電極の開口の1つ以上の中に、複数のエミッタが形成されている。このため、単一の開口内にエミッタが1個しか形成されない従来の構成よりもエミッタを高密度に配置することができ、且つ陽極酸化工程を新たに追加する必要がある多孔質シリコン層の表面に形成された突出部と異なり、通常のフォトリソグラフィーの技術を使用してエミッタを高密度に配置することができる。その結果、電流密度の高い電界放出型電子源を提供することができる。
各エミッタは、表面に急峻な先端を有する導電性凸状微小構造体であることが好ましい。これにより、引出し電極からの電界が先端に集中し、低い電圧でも容易に電子を放出できる。
エミッタと前記引出し電極との隙間は、そのエミッタの中心から隣接する他のエミッタの中心までの距離よりも小さいことが好ましい。引出し電極をエミッタに近づけて、引出し電極からエミッタへの電界をより安定させるためである。
記複数のエミッタは、略直線状に配置されていることが好ましい。これにより、1つの開口内に設けられた複数のエミッタに作用する引出し電極からの電界が、エミッタの配列方向に対して面対称になり、且つ各エミッタに作用する電界もそれぞれ均等になるため、低い電圧によって安定した放出電流が得られる。
前記複数の開口が略長穴形状であり、前記複数の開口が複数列に配置されていることが好ましい。これにより、1つの開口内に、より多くのエミッタを配置することができ、且つ各エミッタに作用する引出し電極からの電界が均等になるため、大電流密度で安定した放出電流が得られる。
記複数のエミッタは、略円弧状に配置されていることが好ましい。1つの開口内に設けられた複数のエミッタに作用する引出し電極からの電界が、エミッタの配列方向(円周方向)に対して概ね面対称になり、且つ各エミッタに作用する電界もそれぞれ均等になるため、低い電圧によって安定した放出電流が得られる。さらに、例えばテレビモニタ等に用いられるCRT用の電子源として用いる場合、円弧状の配置であれば、電子ビームを非常に小さい点に収束させることができるため、画像の解像度を向上させることができる。
隣接するエミッタの中心間を結ぶ線と、エミッタの中心と引出し電極の開ロの周縁の途切れた部分とを結ぶ仮想線とでなす角をθとしたときに、角度θは15度以上45度以下であることが好ましい。角度θが15度よりも小さいと、エミッタを高密度に配置することができない。角度θが45度を超えると、引出し電極がエミッタの周りを十分に囲めなくなるので、かえって電子の放出特性が悪くなる。
記複数のエミッタは、2列に配列されていることが好ましい。1列に配置するよりも高密度にエミッタを配置することができるからである。
以下、図面を参照して本発明の実施の形態を説明する。
(実施の形態1)
図1Aは実施の形態1に係る電界放出型電子源100の構成を示す平面図であり、図1Bは図1Aに示す1B−1B線に沿った断面図である。
電界放出型電子源100は、円板形状をしたシリコン基板6を備えている。シリコン基板6には、抵抗を低くするために不純物が導入されている。
シリコン基板6の上には、それぞれが所定の間隔を空けて互いに平行に配置された略長孔形状をした複数の開口5を有する絶縁層4が形成されている。絶縁層4の上には、絶縁層4の開口5を囲んで引き出し電極3が形成されている。
各開口5内には、エミッタ群1が設けられている。エミッタ群1は、略長孔形状をした開口5に沿って1列の直線状に並んだ複数のエミッタ2を含む。各エミッタ2は、シリコン基板6の表面に形成される。エミッタ2と引き出し電極3とに所定の電圧が印加され、引出し電極3からの電界によってエミッタ2から電子が放出される。
各エミッタ2は、表面に急峻な先端を有する導電性凸状微小構造体によってそれぞれ構成されている。開口5内の各エミッタ2と引出し電極3との隙間は、そのエミッタ2の中心から隣接する他のエミッタ2の中心までの距離よりも小さい。ここでエミッタ2と引出し電極3との隙間とは、基板6に垂直な方向から電界放出型電子源を平面視したときのエミッタ2と引出し電極3との隙間を意味する。即ち隙間とは、引き出し電極3を基板6の表面に投影した場合に、基板6に投影された引き出し電極3とエミッタ2との基板6の表面に沿った距離を言う。
図2A〜図2Kを参照して、このように構成された電界放出型電子源100の製造方法を説明する。
図2Aを参照すると、シリコン結晶基板6の(100)表面に熱酸化法により酸化シリコン膜を形成し、フォトリソグラフィーにより1μm以下の径を有する複数個の円盤状の微小エッチングマスク122Bに加工する。
図2Bを参照すると、次に、微小エッチングマスク122Bを用いてシリコン基板6に対して異方性ドライエッチングを行うことにより、微小エッチングマスク122Bの下側にシリコンよりなる複数の円柱体124Aを形成する。
図2Cを参照すると、その後、この円柱体124Aに結晶異方性エッチングを行うことにより、側面が(331)面を含む面によって形成されかつ頂部が互いに向かい合う一対の円錐体からなる複数の鼓状体124Bを形成する。
図2Dを参照すると、次に、複数の鼓状体124Bの上側及びシリコン基板6の表面に薄い第1熱酸化膜125を形成する。図2Eを参照すると、その後、複数の微小エッチングマスク122Bを用いてシリコン基板6に対して異方性ドライエッチングを行うことにより、鼓状体124Bの下に柱状体124Cを形成する。
図2Fを参照すると、次に、熱酸化法により鼓状の柱状体124C(図2E)及びシリコン基板6の表面に第2熱酸化膜126を形成することにより、鼓状の柱状体124Cの内部に、微小な径を持ち且つ急峻な先端部を有するタワー状の複数のエミッタ2を形成する。
図2Gを参照すると、フッ化水素酸等によって、微小エッチングマスク122Bと第1熱酸化膜125と第2酸化膜126とをシリコン基板6および複数のエミッタ2の上から除去する。
図2Hを参照すると、複数のエミッタ2を覆ってシリコン基板6上に絶縁層4を形成し、ポリシリコン膜からなる引出し電極3を絶縁層4上に形成する。各エミッタ2の上方の絶縁層4および引き出し電極3は、エミッタ2の上面の形状に概ね沿って成膜されるが、エミッタ2間の隙間は狭いために、絶縁層4を成膜する時にエミッタ2間が早く埋まってしまうため、エミッタ2の上方の引き出し電極3は、エミッタ領域の外よりも若干高くなると同時に僅かに平坦化される。その後、フォトレジストまたは塗布型絶縁膜からなる平坦化膜24を引出し電極3上に形成し、基板全面を平坦化する。
図2Iを参照すると、その後、平坦化膜24を複数のエミッタ2上の引き出し電極3だけが露出するまで均一にエッチングする。図2Jを参照すると、次に、複数のエミッタ2の上方の露出した引き出し電極3をエッチングしていくと、複数のエミッタ2の周りに引出し電極3の開口部が自己整合的に形成される。ここで自己整合的とは、平坦化した平坦化膜をエッチングしていくと、エミッタ2の上側において盛り上がって形成された引出し電極3の部分がエッチングされるため、エミッタ2の形状に合わせて引出し電極3の開口が形成されること、つまり、エミッタ2の形状によって引出し電極3の開口形状が自動的に決定されることをいう。
図2Kを参照すると、その後、引出し電極3の開口部の中の絶縁層4をフッ化水素酸等のウェットエッチングにより除去して複数のエミッタ2を露出させる。
この時、微小エッチングマスク122Bのドット径を0.5μm程度とし、エミッタ群1の複数のエミッタ2を形成するための微小エッチングマスク122B間のスペース(エッチングする領域)は使用する露光機の解像度限界程度まで狭くしている。実施の形態1では、微小エッチングマスク122Bのドット径を0.5μmとし、微小エッチングマスク122B間のスペースを0.2μmとした。また異なるエミッタ群1同士で最も接近する位置でのエミッタ2間の距離は、エミッタ群1同士を隔離する絶縁層4が構造的に十分残る距離を保持している。実施の形態1では、異なるエミッタ群1同士で最も接近する位置でのエミッタ2の中心間の距離は、1.2μmとした。
このように、フォトリソグラフィー工程の露光限界の技術によってエミッタ群1を高密度に形成することができる。
但し、エミッタの機械的強度を考慮すると、エミッタの最小寸法径は約0.1マイクロメータ(μm)とすることが好ましい。例えば、0.1マイクロメータ(μm)径のエミッタを形成する場合は、エミッタの中心から隣接する他のエミッタの中心までの距離は0.3マイクロメータ(μm)とすることが好ましい。この場合エミッタ間の隙間は0.2μmとなる。尚、内面均一性等の歩留まりをも考慮すると、エミッタ径は約0.3マイクロメータ(μm)、エミッタ間の隙間は約0.2マイクロメータ(μm)であることが好ましい。また、エミッタ同士間の距離を狭くするほど本発明の効果は向上し、エミッタの中心から隣接する他のエミッタの中心までの距離は約2.0マイクロメータ(μm)以下であることが好ましい。
このように構成された電界放出型電子源100においては、シリコン基板6に対して引き出し電極3に正の電圧を印加すると、複数のエミッタ2のそれぞれの先端から電界効果により電子が放出する。
実施の形態1においては、微細パターンを形成することができる従来の半導体プロセスを用いてエミッタ2を非常に高密度に形成するために、シリコン基板を用いて電子源を形成した。しかし、本発明はこれに限定されない。本発明の要件は使用するプロセスにあるのではなく、同一の開口部に複数のエミッタを形成することによってエミッタの配置の高密度化を実現することにある。従って、ガラス基板を用いて、その表面に電極層を形成してもよく、金属基板等、導電性の基板を用いることも可能である。
また、実施の形態1おいては、凸状構造の表面に急峻な先端部を有する突出部が形成されたエミッタ2の例を示しているが、突出部の先端部には高融点金属や低仕事関数材料等の材料が形成されていてもよい。
さらに、複数のエミッタ2は、絶縁層4の複数の開口5の少なくとも1つに形成されていればよい。
以上のように実施の形態1によれば、基板6の上に形成された絶縁層4の複数の開口5の中に、引出し電極3からの電界によって電子をそれぞれ放出する複数のエミッタ2が基板6に形成されている。このため、単一の開口内にエミッタが1個しか形成されない従来の構成よりもエミッタを高密度に配置することができ、且つ通常のフォトリソグラフィーの技術を使用してエミッタを高密度に配置することができる。その結果、電流密度の高い電界放出型電子源を提供することができる。
(実施の形態2)
図3は、実施の形態2に係る電界放出型電子源100Aの構成を示す平面図である。実施の形態1において図1Aおよび図1Bを参照して前述した電界放出型電子源100の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
実施の形態2では、エミッタ群1Aを構成する複数のエミッタ2がピッチをずらした形で2列に並んで配置されている。エミッタ群1Aを構成するエミッタ2同士のピッチ(微小エッチングマスクのドット径とドット間のスペースの関係)は、実施の形態1で示したものと同じである。
実施の形態2でも、エミッタ群1Aに対して、自己整合的に引き出し電極3Aの開口5Aが形成されるのは、明らかである。
実施の形態2の場合、引き出し電極3Aから各々のエミッタ2への電界が、前述した実施の形態1と異なり局所的に不均一になる。このため、引き出し電圧が高くなる傾向にあるけれども、エミッタの配置が、より高密度化されることで、結果的には高い電流密度が得られる。
(実施の形態3)
図4は、実施の形態3に係る電界放出型電子源100Bの構成を示す平面図である。実施の形態1において図1Aおよび図1Bを参照して前述した電界放出型電子源100の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
殆どの開口内のエミッタ群1Bは4つのエミッタ2によって構成されている。更に周辺の領域では、円形の外周を有する引き出し電極3Bをより効率的に利用するため、3つのエミッタ2によって構成されたエミッタ群1Bや、更に単一のエミッタ2のみで構成されている箇所もある。この様に、エミッタ2がより高密度に配置される様にエミッタ群を構成するエミッタの数、配置の方法等を工夫することにより、大電流密度の電子源を実現することができる。
図5Aは、実施の形態3に係る他の電界放出型電子源100Cの構成を示す平面図である。
図5Aに示したように、円弧状に形成された複数の開口5C内にエミッタ群を構成するエミッタ2を円弧状に配置することも可能である。この場合でも、引き出し電極3Cから各々のエミッタ2への電界は均等になる。このため、良好で且つ、大電流の電子放出が得られる。
図5Bは、実施の形態3に係るさらに他の電界放出型電子源100C2の構成を示す平面図である。図5Bに示すように、渦巻き状に形成された1個の開口5C2内にエミッタ群を構成する複数のエミッタ2を渦巻き状に配置してもよい。この場合でも、引き出し電極3C2から各々のエミッタ2への電界は均等になる。このため、良好で且つ、大電流の電子放出が得られる。
(実施の形態4)
図6Aは実施の形態4に係る電界放出型電子源100Dの構成を示す平面図であり、図6Bは図6Aに示す面6B−6Bに沿った断面図であり、図6Cは図6Aに示す面6C−6Cに沿った断面図である。実施の形態1において図1Aおよび図1Bを参照して前述した電界放出型電子源100の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
前述した電界放出型電子源100と異なる点は、引き出し電極3Dが絶縁層4の開口の上に延伸され、開口内の複数のエミッタ2のそれぞれに沿って形成された電極開口7を有する点である。エミッタ群1D同士は、絶縁層4によって互いに隔離されている。
このように構成すると、高電流密度の放射電流を得ることができることはいうまでもないが、さらに加えて、特に引出し電極からの電界が弱い弱電界下において放射電流密度の安定化を図ることができた。
図7は、実施の形態4に係る他の電界放出型電子源100Eの構成を示す平面図である。図6A〜図6Cを参照して前述した電界放出型電子源100Dの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
前述した電界放出型電子源100Dと異なる点は、2列に並んだ複数のエミッタ2がエミッタ群1Eを構成している点である。エミッタ群1E同士は、絶縁層によって互いに隔離されている。
尚、図6A〜図6Cおよび図7に示す実施の形態4の電界放射型電子源100Dおよび100Eにおいては、引き出し電極3D、3Eが絶縁層4の開口5の上に延伸されているため、引き出し電極の機械的強度も考慮してエミッタの配置の高密度化を進める必要がある。従って、エミッタ径を約0.1マイクロメータ(μm)とした場合、エミッタ間の引き出し電極の幅を約0.1マイクロメータ(μm)確保することが好ましい。また、引き出し電極への電子の飛び込みを避けることを考慮すると、エミッタの中心から隣接する他のエミッタの中心までの距離は約0.4マイクロメータ(μm)とすることが好ましい。
(実施の形態5)
図8Aは、実施の形態5に係る電界放出型電子源100Fの要部の構成を示す平面図である。図8Aに示すエミッタ群1Fには、前述した実施の形態1〜実施の形態4と異なり、隔壁となる絶縁層が周囲に全くないエミッタ2Fが含まれている。このエミッタ2Fは、他のエミッタ2によって囲まれている。
図8Bは、実施の形態5に係る他の電界放出型電子源100Gの要部の構成を示す平面図である。図8Bに示すエミッタ群1Gには、隔壁となる絶縁層が周囲に全くないエミッタ2Gが含まれている。これらのエミッタ2Gは、他のエミッタ2によって囲まれている。
図8Cは、実施の形態5に係るさらに他の電界放出型電子源100Hの要部の構成を示す平面図である。図8Cに示すエミッタ群1Hには、隔壁となる絶縁層が周囲に全くないエミッタ2Hが含まれている。これらのエミッタ2Hは、他のエミッタ2によって囲まれている。
このように、隔壁となる絶縁層が周囲に全くないエミッタがエミッタ群に含まれている構成においても、前述した実施の形態1〜4と同様に、高電流密度の放出電流を得ることができる。
この構成の場合、隔壁となる絶縁層が周囲に全くないエミッタの数は、特に上限はないが、絶縁層が周囲に全くないエミッタがあまりに多く密集しすぎると、絶縁層の開口の上に延伸される引き出し電極3F、3G、3Hの機械的強度を保てないおそれがある。従って、引き出し電極の材料の種類、膜厚およびエミッタ間のピッチ等によって、絶縁層が周囲に全くないエミッタの数を適宜調整する必要がある。
以上説明した実施の形態1〜実施の形態5においては、一例として構成要素の各々の寸法を記載しているが、これらの寸法は露光技術、或いはエッチング技術の進展につれて、より微細化することが可能であり、それに伴って、より高密度のエミッタを実現することができる。また基本的に、従来の半導体プロセスをそのまま用いているため、量産性、再現性、安定性等の面からも優位であることは明らかである。
以上に示した本実施の形態に係る電界放出型電子源を電子管用電子銃の電子源に用いたところ、同じエミッタ領域及び同じエミッタ径の従来の電界放出型電子源(隣接するゲート開口同士が繋がっていないもの)を用いたものに対して、約30%以上の高い電流量を得ることができた。また、本実施の形態に係る電界放出型電子源に対して従来の電界放出電子源と同じ電流量で電子を放出させた場含、高密度にエミッタを配置した結果、エミッタの数が多い本実施の形態では、個々のエミッタにかかる負荷が軽減されるため、従来のものよりも経時変化が小さい電子銃を得ることができた。
さらに、単位面積当たりの電流量が大きくなるため、従来同等の電流量を得るものでよければ、エミッタ領域の大きさを従来のものよりも小さくすることができる。これにより、電子ピームのスポット径を従来のものに対して30%以上小さくすることができ、高解像度の電子管を提供することができる。
尚、引出し電極3の開口の形状に関し、図9に示すように、隣接するエミッタ2の中心間を結ぶ線と、エミッタ2の中心と引出し電極3の開ロの周縁の途切れた部分とを結ぶ仮想線とでなす角をθとしたときに、角度θは45度以下の範囲でできるだけ大きくすることが好ましい。角度θを大きくすることにより、エミッタの密度を大きくすることができるので、単位面積当たりの電流密度を大きくすることができる。例えば、図1Aおよび図6Aに示したようなエミッタが一列に配列された構成の場合において、ゲート電極の開口経を0.5マイクロメートル(μm)とした場合、図10A〜図10Dに示すようにθ=0度の従来の電界放出型電子源(エミッタ間のピッチ:0.7マイクロメートル(μm))に対して、θ=20度(エミッタ聞のピッチ:0.47マイクロメートル(μm))、30度(エミッタ間のピッチ:0.43マイクロメートル(μm))、45度(エミッタ間のピッチ:0.35マイクロメートル(μm))とθを大きくすると、エミッタの密度は、それぞれ約1.5倍、約1.6倍、約2.0倍とすることができる。
以上、実施の形態1〜5に係る電界放出型電子源においては、全てのエミッタについて、各エミッタと引き出し電極との隙間を、そのエミッタの中心から隣接する他のエミッタの中心までの距離よりも小さくした。このため、エミッタの中心から隣接する他のエミッタの中心までの距離を半径とする仮想円の中の領域に引き出し電極が重なる。これにより、引き出し電極に所定の電圧を印加した場合に、エミッタ群を構成する全てのエミッタに作用する電界集中の状態にばらつきが生じない。従って、放出電流を効率良く、しかも均一性良く得ることができる。
また、実施の形態1〜5に係る電界放出型電子源において、引き出し電極のエミッタに対向する部分にカーボンナノチューブのような複数の微細繊維の集合体を形成することも可能である。
実施の形態1〜5に係る電界放射型電子源は、フィールドエミッション型ディスプレイ等のフラットパネルディスプレイの冷陰極電子源としても用いることができるのは、その構成からも明らかである。
本発明は、電界放射型電子源に適用することができ、特に、平面型の固体表示素子又は超高速の微小真空素子への応用が期待される冷陰極型の電子源であって、大電流動作の実現が可能な電界放射型電子源に適用することができる。
実施の形態1に係る電界放出型電子源の構成を示す平面図である。 図1Aに示す面1B−1Bに沿った断面図である。 実施の形態1に係る電界放出型電子源の製造方法を示す断面図である。 実施の形態1に係る電界放出型電子源の製造方法を示す断面図である。 実施の形態1に係る電界放出型電子源の製造方法を示す断面図である。 実施の形態1に係る電界放出型電子源の製造方法を示す断面図である。 実施の形態1に係る電界放出型電子源の製造方法を示す断面図である。 実施の形態1に係る電界放出型電子源の製造方法を示す断面図である。 実施の形態1に係る電界放出型電子源の製造方法を示す断面図である。 実施の形態1に係る電界放出型電子源の製造方法を示す断面図である。 実施の形態1に係る電界放出型電子源の製造方法を示す断面図である。 実施の形態1に係る電界放出型電子源の製造方法を示す断面図である。 実施の形態1に係る電界放出型電子源の製造方法を示す断面図である。 実施の形態2に係る電界放出型電子源の構成を示す平面図である。 実施の形態3に係る電界放出型電子源の構成を示す平面図である。 実施の形態3に係る他の電界放出型電子源の構成を示す平面図であある。 実施の形態3に係るさらに他の電界放出型電子源の構成を示す平面図である。 実施の形態4に係る電界放出型電子源の構成を示す平面図である。 図6Aに示す面6B−6Bに沿った断面図である。 図6Aに示す面6C−6Cに沿った断面図である。 実施の形態4に係る他の電界放出型電子源の構成を示す平面図である。 実施の形態5に係る電界放出型電子源の要部の構成を示す平面図である。 実施の形態5に係る他の電界放出型電子源の要部の構成を示す平面図である。 実施の形態5に係るさらに他の電界放出型電子源の要部の構成を示す平面図である。 実施の形態5に係るさらに他の電界放出型電子源の要部の構成を示す平面図である。 従来の電界放出型電子源の要部の構成を示す平面図である。、 実施の形態5に係るさらに他の電界放出型電子源の要部の構成を示す平面図である。 実施の形態5に係るさらに他の電界放出型電子源の要部の構成を示す平面図である。 実施の形態5に係るさらに他の電界放出型電子源の要部の構成を示す平面図である。 従来の電界放出型電子源の製造方法を示す断面図である。 従来の電界放出型電子源の製造方法を示す断面図である。 従来の電界放出型電子源の製造方法を示す断面図である。 従来の電界放出型電子源の製造方法を示す断面図である。 従来の他の電界放出型電子源の製造方法を示す断面図である。 従来の他の電界放出型電子源の製造方法を示す断面図である。 従来の他の電界放出型電子源の製造方法を示す断面図である。 従来の他の電界放出型電子源の製造方法を示す断面図である。 従来の他の電界放出型電子源の製造方法を示す断面図である。 従来のさらに他の電界放出型電子源の製造方法を示す断面図である。 従来のさらに他の電界放出型電子源の製造方法を示す断面図である。 従来のさらに他の電界放出型電子源の製造方法を示す断面図である。 従来のさらに他の電界放出型電子源の製造方法を示す断面図である。 従来のさらに他の電界放出型電子源の製造方法を示す断面図である。 従来のさらに他の電界放出型電子源の製造方法を示す断面図である。 従来のさらに他の電界放出型電子源の製造方法を示す断面図である。 従来のさらに他の電界放出型電子源の製造方法を示す断面図である。 従来のさらに他の電界放出型電子源の製造方法を示す断面図である。 従来のさらに他の電界放出型電子源の製造方法を示す断面図である。 従来のさらに他の電界放出型電子源の製造方法を示す断面図である。 従来のさらに他の電界放出型電子源の製造方法を示す断面図である。 従来のさらに他の電界放出型電子源の製造方法を示す断面図である。
符号の説明
1 エミッタ群
2 エミッタ
3 引き出し電極
4 絶縁層
5 開口
6 基板
7 電極開口
100 電界放出型電子源

Claims (8)

  1. 基板の上に形成された絶縁層と、
    前記絶縁層の上に形成された、1個以上の開口を有する引出し電極と、
    前記開口の中に形成されたエミッタであって、一の開口の中に複数形成されたエミッタとを備えた電界放出型電子源であって、
    前記基板の表面に垂直な方向から平面視したときに、前記引出し電極の一の前記開口の周縁形状は、前記複数のエミッタのうちの互いに隣り合う少なくとも2つのエミッタの各中心を中心とする互いに隣り合う少なくとも2つの円弧を含んでいることを特徴とする電界放出型電子源。
  2. 各エミッタは、表面に急峻な先端を有する導電性凸状微小構造体である、請求項1記載の電界放出型電子源。
  3. 各エミッタと前記引出し電極との隙間は、そのエミッタの中心から隣接する他のエミッタの中心までの距離よりも小さい、請求項1記載の電界放出型電子源。
  4. 前記複数のエミッタは、略直線状に配置されている、請求項1記載の電界放出型電子源。
  5. 記開口が略長穴形状であり、複数列に配置されている、請求項1記載の電界放出型電子源。
  6. 前記複数のエミッタは、略円弧状に配置されている、請求項1記載の電界放出型電子源。
  7. 隣接するエミッタの中心間を結ぶ線と、エミッタの中心と引出し電極の開の周縁の途切れた部分とを結ぶ仮想線とでなす角をθとしたときに、角度θは15度以上45度以下である、請求項1記載の電界放出型電子源。
  8. 前記複数のエミッタは、2列に配列されている、請求項1記載の電界放出型電子源。
JP2004124646A 2003-04-21 2004-04-20 電界放出型電子源 Expired - Fee Related JP4206480B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004124646A JP4206480B2 (ja) 2003-04-21 2004-04-20 電界放出型電子源

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003116089 2003-04-21
JP2004124646A JP4206480B2 (ja) 2003-04-21 2004-04-20 電界放出型電子源

Publications (3)

Publication Number Publication Date
JP2004342604A JP2004342604A (ja) 2004-12-02
JP2004342604A5 JP2004342604A5 (ja) 2006-01-26
JP4206480B2 true JP4206480B2 (ja) 2009-01-14

Family

ID=33543074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004124646A Expired - Fee Related JP4206480B2 (ja) 2003-04-21 2004-04-20 電界放出型電子源

Country Status (1)

Country Link
JP (1) JP4206480B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4773137B2 (ja) * 2005-05-31 2011-09-14 株式会社アルバック 冷陰極表示素子及びその作製方法

Also Published As

Publication number Publication date
JP2004342604A (ja) 2004-12-02

Similar Documents

Publication Publication Date Title
JP2576760B2 (ja) 微小電界放出冷陰極とその製造方法
JP3984548B2 (ja) 電子放出装置及びフィールドエミッションディスプレイ
US5969467A (en) Field emission cathode and cleaning method therefor
US5494179A (en) Field-emitter having a sharp apex and small-apertured gate and method for fabricating emitter
JP2812356B2 (ja) 電界放出型電子銃
US7112920B2 (en) Field emission source with plural emitters in an opening
JP4206480B2 (ja) 電界放出型電子源
JP2737618B2 (ja) 電界放出形電子源
US5889359A (en) Field-emission type cold cathode with enhanced electron beam axis symmetry
JP4568090B2 (ja) 電子放出素子、陰極、電子源基板及び表示装置並びにそれらの製造方法
JP2000348602A (ja) 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置
KR100278502B1 (ko) 더블 게이트를 갖는 화산형 금속 fea 제조방법
JPH09270228A (ja) 電界放射型電子源の製造方法
JP2003203554A (ja) 電子放出素子
KR100448479B1 (ko) 박막형 전계 방출 소자의 제조방법
KR100186253B1 (ko) Locos에 의한 실리콘 fea 제조방법
KR100329370B1 (ko) 전계방출소자 제조 방법
KR100274864B1 (ko) 전계방사형 음극 및 그 제조방법
KR100434533B1 (ko) 필드 에미터 어레이의 제조방법
KR100452693B1 (ko) 전계 방출 소자의 제조방법
JP4093997B2 (ja) 電子デバイスにおける電子放出を改善するための陽極酸化法
KR100205056B1 (ko) 화산형 금속 에프이에이 제조방법
KR101010987B1 (ko) 전자선장치 및 이것을 사용한 화상표시장치
KR20010046797A (ko) 집속 렌즈를 갖는 전계 방출 표시 소자의 제조방법
KR19990019648A (ko) 전계방출표시소자의 분화구형 금속팁 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080926

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees