JPH046728A - 電界放出素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は発光型表示装置、プリンタヘッド、多極電子装
置などに利用される電子源のうち、電界効果による電子
放出が可能な電界放出素子およびその製造方法に関する
。

［従来の技術］ 従来の電界放出素子は、スピンド（Ｃ，Ａ、　　５ｐｉ
ｎｄｔ）らがジャーナル・オブ・アプライド・フィジッ
クス（Ｊ、　　Ａ、　　Ｐ）、ｖｏｌ、４７、Ｎｏ、１
２（１９７６）に発表したものが知られている。これは
第３図に示すようにシリコン基板１の表面に絶縁層２と
ゲート電極３を積層し、絶縁層とゲート電極を開口した
のち、この開口をマスクとしてシリコン基板上にモリブ
デンなどの金属をスパッタ法などにより堆積させる自己
整合化技術によって、電子を電界放出する麺状突起４を
形成した電界放出素子である。

［発明が解決しようとする課題］ しかし前述した従来技術による電界放出素子は、以下に
述べるいくつかの問題点をもつ。すなわち、■　特に大
きな平面基板上に一面にわたって麺状突起を形成する場
合、スパッタあるいは蒸着などの方法では線源からみた
基板に仰角が生じ、基板の中心付近と周辺付近で麺状突
起の錘軸の基板面に対する角度が異なり、この結果電子
放出の電圧あるいは電流密度に分布が生じてしまう。

■　また、ゲート電極の開口のためのエツチングにおい
て開口径にばらつきが生じ、この結果、麺状突起の先端
とゲート電極との距Ｈ１がばらつき、放出電界のしきい
値がばらついてしまう。

などの問題点があった。

そこで本発明は上述した従来技術の問題点を克服するた
めのもので、その目的とするところは、大面積基板上に
均一で歩留まり高く形成でき、麺状突起とゲート電極を
サブミクロンの距離で正確に制御できる電界放出素子と
その製造方法を提供するところにある。

［課題を解決するための手段］ 本発明の電界放出素子は、平面基板と、該平面基板の表
面に形成された麺状突起と、前記平面基板の表面に形成
された絶縁層と、該絶縁層の表面に形成され前記麺状突
起の先端で開口されたゲート電極と、を有する電界放出
素子において、前記ゲート電極は前配錘状突起の上部に
おいて前Ｊ己錘状突起と錘軸を同じくする鐘状電極部を
有し、かつ前記麺状突起の錘先端部分および前記ゲート
電極の鐘状電極部を含む表面に再堆積層を有することを
特徴とする。

また、前記再堆積層は前記鐘状電極部の電極開口におい
て、前記鐘状電極部の斜面方向に延長した鐘状電極部を
形成することを特徴とする。

本発明の電界放出素子の製造方法は、平面基板表面に麺
状突起を形成する工程と、前配錘状突起を含む前記平面
基板表面に絶縁層およびゲート電極層を積層して形成す
る工程と、前記ゲート電極層表面にレジスト層を形成す
る工程と、前記レジスト層を表面より均一にエツチング
除去する工程と、前記鐘状突起部においてレジスト面に
露出した前記ゲート電極層をエツチング除去する工程と
、前記鐘状突起部に露出した前記絶縁層をエツチング除
去する工程と、前記ゲート電極層の表面および前記鐘状
突起部に再堆積層を形成する工程と、を含むことを特徴
とする。

また、前記再堆積層を形成する工程に方向性粒子ビーム
法による堆積手段を含むことを特徴とする。

［実施例］ 本発明の電界放出素子およびその製造方法を実施例に従
いさらに詳述する。

〈実施例１〉 第１図（ａ）および（ｂ）は、本発明の電界放出素子を
説明するためのもので、電界放出素子の概略平面図およ
びＡ−Ａ’線に沿った概略断面図をそれぞれ示している
。

この電界放出素子は、単結晶のシリコン基板１の表面に
円雌型の麺状突起４をもち、鐘状突起部を除くシリコン
基板表面に二酸化シリコン薄膜よりなる絶縁層２をもち
、絶縁層２の表面にモリブデン（ＭＯ）金属薄膜よりな
るゲート電極３をもち、麺状突起４の錘先端５の上部お
よびゲート電極３の表面にＭＯ金属薄膜よりなる再堆積
層１０をもつ構造である。ゲート電極３の鐘状電極部６
は麺状突起４の錘軸８と同一の錘軸をもつ。

シリコン基板１は（１００）面方位をもち、キャリア温
度は約１　ｘ　１０”ｃｍ−３である。ただし低抵抗化
のためにシリコン基板全体もしくは錘状突起付近に不純
物を１　ｘ　１０１９ｃ　ｍ−３程度ドーピングしたも
のを用いてもよい、麺状突起４はシリコン基板１をエツ
チングして作製され、その高さは約８００ＯＡ、断面の
頂角は約９０°である。

絶縁層２は膜厚が麺状突起の高さより小さいほうが好ま
しく、約６０００人であり、直流の絶縁破壊耐圧が６　
Ｘ　１０’　ＭＶ／　ｃ　ｍ以上と大きいものが望まし
い。ゲート電極３のうち、鐘状電極部６は麺状突起４の
壁面に平行に形成されている。鐘状電極部６の上部に形
成された再堆積層１０は、鐘状電極部６の端面より鐘状
電極部６の斜面方向に延長され、新しい鐘状電極部を形
成している。

また麺状突起４の表面に形成された再堆積層１０は錘先
端５で最も厚く、麺状突起４の壁面を下にいくほど薄く
なっている。したがって、再堆積層１０は錘先端５より
もさらに鋭い突起先端１１をもつ、突起先端１１の頂角
は約７０°　先端半径は約３００Ａである０以上のよう
に本発明の電界放出素子は、再堆積層１０の形成によっ
て突起先端１１がよりゲート電極に近づき、同時に錘先
端より先端半径が小さくなるため、ゲートしきい値電圧
をより低くできるところが特徴である。

本発明の電界放出素子においては、電子放出のゲートし
きい値電圧を均一にするために、突起先端１１と鐘状電
極部６もしくは再堆積層１０よりなるゲート電極との距
離が一定になるよう、突起先端１１より鐘状電極部にひ
かれた垂線が鐘状電極部６あるいは麺状電極部６上部の
再堆積層１０を横切るように、電極間ロアの位置を選ぶ
ことが重要である。

本発明は本実施例では突起先端１１とゲート電極の距離
は３０００Ａである。

本実施例において作製された電界放出素子は、約ｌＸｌ
０−’Ｔｏｒｒの真空下で動作させたとき、ゲート電圧
が２５Ｖにおいてカソード電流は３０μＡであった。ま
た３インチシリコン基板上でのカソード電流のばらつき
は１０％以下であった。

〈実施例２〉 第２図（ａ）〜（ｇ）は本発明の電界放出素子の製造方
法を説明するもので、重要な製造工程終了後のシリコン
基板の概略断面図を示したものである。

第２図に基き電界放出素子の製造工程を説明する。まず
、直径３インチ、厚さ４００μｍのｎ型シリコン基板ｌ
の表面にＫＯＨ系エツチング液を用いたシリコンの異方
性エツチングによって麺状突起４を形成する（第２図（
ａ））。エツチング用マスクには常圧ＣＶＤ法によって
堆積した二酸化シリコン薄膜を０．５μｍ口に加工した
ものを用い、異方性エツチング液の組成としてＫＯＨ：
ＩＰＡ：　　ＨａＯ”１：　　２：　　８　（ｗｔ比）
を用い、液温度を３０℃とした。約４０分のエツチング
によって、高さ８０００Ａ、頂角９０°のほぼ円錐型の
麺状突起が作製される。つぎに、麺状突起を含むシリコ
ン基板１の表面全体に、高周波スパッタ法によって二酸
化シリコン薄膜よりなる絶縁層２およびＭｏ薄膜よりな
るゲート電極３を連続的に堆積する（同図（ｂ））、　
　絶縁層２の膜厚は約６０００Ａであるが、麺状突起４
の斜面ではやや薄く約５００ＯＡである。これはスパッ
タ粒子がシリコン基板面に垂直な方向性をもっためであ
る。

ゲート電極３の膜厚は約３０００Ａである。つぎに、ケ
ート電極３の表面にフォトレジスト薄膜９をスピンコー
ド法によって塗布し形成する（同図（Ｃ））、　　フォ
トレジスト薄膜は塗布時に粘性が低いため、突起の上部
では膜厚が薄くなる性質がある。したがってフォトレジ
スト薄膜９の膜厚は麺状突起４の上部では約３４００人
、平面部では約１００００Ａとなる。つぎに、フォトレ
ジスト薄膜９およびゲート電極３をドライエツチングし
、麺状突起４の上部の絶縁層２を露出させる（同図（ｄ
））、　　ドライエツチング装置にはマイクロ波プラズ
マエツチング装置を用い、エツチングガスとしてＣＦ　
ａ　／　０２の混合ガスを用いる。エツチングのはじめ
は、０２ガスによってフォトレジスト薄膜９が表面より
均一にアッシングされていく。

約３４００人のフォトレジスト薄膜９がエツチングされ
たところで、錘状突起４上部のＭＯ薄膜よりなるゲート
電極３が表面に現われる０表面に現われたＭＯ薄膜はＣ
Ｆ　ａガスによってエツチングされ、同時にフォトレジ
スト薄膜９もエツチングが進行してい＜、ＣＦａ１０２
比を適当に選ぶことによってＭＯ薄膜とフォトレジスト
薄膜のエツチング速度を同等にすることが可能であり、
エツチング時間を適度に設定することで、第２図（ｄ）
のような断面のエツチング形状を得ることが可能である
０本実施例では、ＣＦ　ａ／　０２＝　３０　／　２０
０とし、２３分間のドライエツチングを行った。

このときゲート電極３の電極間ロア′の直径は約５００
ＯＡであった。つぎに、ＨＦ系エツチング液によって開
口部の絶縁層２をエツチング除去し、鐘状突起４を露出
させる（同図（ｅ））。ＨＦ系エツチング液は二酸化シ
リコン薄膜が溶け、Ｍ。

薄膜やシリコン基板が溶けないものを選ぶ。例えばＨＦ
バッファエツチング液などが好ましい。　つぎに、フォ
トレジスト薄膜９を剥離液によって除去する（同図（ｆ
））。最後にシリコン基板面に垂直な方向より、スパッ
タ法や蒸着法などの方向性粒子ビーム法によって、ゲー
ト電極３の表面および鐘状突起４の錘先端付近に金属薄
膜を堆積させ、再堆積層１０を形成する（同図（ｇ））
。本実施例では金属薄膜としてＭＯ薄膜を選び、高周波
スパッタ法にて５０００人の膜厚に堆積した。

このとき、突起先端とゲート電極の距離は約３０００Ａ
であった。

本実施例による電界放出素子の製造方法においては、突
起先端とゲート電極との距離は、鐘状突起４の斜面に形
成された絶縁層２の膜厚よりも小さくなる特徴がある。

したがって、ゲートしきい値電圧のより低い電界放出素
子が得られる。また前述のように、シリコン基板の平面
部に比べ鐘状突起の斜面部では絶縁層２の膜厚が薄くな
るため、絶縁層２の絶縁破壊電界強度以下で十分おおき
な電界を突起先端に印加することが可能である。

なお突起先端１１に仕事関数のちいさなりａＯのような
誘電体薄膜を形成するとゲートしきい値電圧をさらに低
下できる。

以上の二つの実施例において平面基板にシリコン基板を
用いたが、本発明はこれにとられれることなく、他の結
晶性基板やガラス基板などの絶縁性基板を利用すること
も可能である。またゲート電極や絶縁膜についても同様
である。

［発明の効果コ 本発明の電界放出素子およびその製造方法はつぎに列記
する発明の効果を有する。

■突起先端とゲート電極の距離が絶縁層の膜厚よりさら
に小さくなるため、より低しきい値化が可能である。

■突起先端の頂角が７０°以下に小さくでき、さらに先
端半径が３００Ａ以下と小さくできるため、再堆積層の
ない電界放出素子に比ベゲートしきい値電圧がより低く
なる。

■大面積にわたって均一な特性が得られる。

■製造方法が比較的簡単である。

【図面の簡単な説明】

第１図（ａ）および（ｂ）は、本発明の電界放出素子を
説明するためのもので、電界放出素子の概略平面図およ
びＡ−Ａ’線に沿った概略断面図をそれぞれ示している
。 第２図（ａ）〜（ｇ）は本発明の電界放出素子の製造方
法を説明するもので、重要な製造工程終了後のシリコン
基板の概略断面図を示したものである。 第３図は従来例を示す図。 １・・・シリコン基板 ２・・・絶縁層 ３・・・ゲート電極 ４・・・鐘状突起 ５・・・錘先端 ６・・・錘状電極部 電極開口 錘軸 ・フォ ト レジスト薄膜 再堆積層 突起先端 以上

Claims (4)

【特許請求の範囲】
1. （１）平面基板と、該平面基板の表面に形成された錘状
   突起と、前記平面基板の表面に形成された絶縁層と、該
   絶縁層の表面に形成され前記錘状突起の先端で開口され
   たゲート電極と、を有する電界放出素子において、前記
   ゲート電極は前記錘状突起の上部において前記錘状突起
   と錘軸を同じくする錘状電極部を有し、かつ前記錘状突
   起の錘先端部分および前記ゲート電極の錘状電極部を含
   む表面に再堆積層を有することを特徴とする電界放出素
   子。
2. （２）前記再堆積層は前記錘状電極部の電極開口におい
   て、前記錘状電極部の斜面方向に延長した錘状電極部を
   形成することを特徴とする請求項１に記載の電界放出素
   子。
3. （３）平面基板表面に錘状突起を形成する工程と、前記
   錘状突起を含む前記平面基板表面に絶縁層およびゲート
   電極層を積層して形成する工程と、前記ゲート電極層表
   面にレジスト層を形成する工程と、前記レジスト層を表
   面より均一にエッチング除去する工程と、前記錘状突起
   部においてレジスト面に露出した前記ゲート電極層をエ
   ッチング除去する工程と、前記錘状突起部に露出した前
   記絶縁層をエッチング除去する工程と、前記ゲート電極
   層の表面および前記錘状突起部に再堆積層を形成する工
   程と、を含むことを特徴とする電界放出素子の製造方法
   。
4. （４）前記再堆積層を形成する工程に方向性粒子ビーム
   法による堆積手段を含むことを特徴とする請求項３に記
   載の電界放出素子の製造方法。