JP3211572B2

JP3211572B2 - 電界放射型電子素子およびその製造方法

Info

Publication number: JP3211572B2
Application number: JP15353294A
Authority: JP
Inventors: 義和堀
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1993-07-05
Filing date: 1994-07-05
Publication date: 2001-09-25
Anticipated expiration: 2016-09-25
Also published as: JPH0817332A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子線励起のレーザ、
平面型の固体表示素子及び超高速の微小真空素子等へ応
用される冷電子源に係わるものであり、特に集積化と低
電圧化が実現できる電界放射型電子素子とその製造方法
に関する。

【０００２】

【従来の技術】半導体の微細加工技術の進展により、微
小電界放射陰極の形成が可能となった。スピントらがコ
ーン型（縦型）の電界放射陰極を提案し、微小電界放射
型電子源が注目されるに至っている（参考文献１：Ｃ．
Ａ．Ｓｐｉｎｄｔ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ，Ｖｏｌ．
４７，ｐ．５２４８（１９７６））。スピントの提案し
た電界放射陰極の構造及び作成方法を第１の従来例とし
て図１２を参照しながら説明する。

【０００３】まず（ａ）に示すように、半導性基板（シ
リコン）１００の上に絶縁層１０１、その絶縁層１０１
の上にゲート電極となる金属膜１０２を成膜する。金属
膜１０２と絶縁層１０１に円形の小穴１０３を通常のフ
ォトリソプロセスで形成する。次に（ｂ）に示すよう
に、アルミナ等の犠牲層１０４を半導性基板１００に対
して浅い角度で蒸着する。この工程によりゲート口径は
縮小するとともにゲート電極は犠牲層１０４で覆われ
る。次に（ｃ）に示すように、モリブデン等の陰極とな
る金属１０５を半導性基板１００に対して垂直に蒸着す
る。ゲート口は蒸着とともに小さくなるので穴の内部に
円錐形の陰極１０６が形成される。そして（ｄ）に示す
ように、犠牲層１０４をエッチングしてリフトオフ法に
よって不要の金属を除去して完成する。この電界放射陰
極は、ゲート電極１０２によって陰極１０６の先端から
電子を真空中に引出し、陰極１０６に対向して設置され
たアノード電極（図示せず）で受けることによって動作
する。

【０００４】その後グレイらは同様の縦型構造で、シリ
コンの結晶面方位異方性エッチングを用いる方法や熱酸
化を用いて陰極の先端形状がさらに鋭い電界放射陰極を
形成する方法を提案した（参考文献２：Ｈ．Ｆ．Ｇｒａ
ｙｅｔａｌ．，ＩＥＤＭＴｅｃｈ．Ｄｉｇ．ｐ．７
７６，（１９８６）、参考文献３：別井、１９９０年秋
季電子情報通信学会誌全国大会論文集５、ＳＣ−８−２
（１９９０））。

【０００５】第２の従来例としては、縦型構造に対して
平面構造の電界放射陰極がある（参考文献４：伊藤ら、
真空３４巻Ｐ．８６７（１９９１））。その構造は図
１３（ａ）に示すように、石英基板１０７の上の金属を
櫛形にエッチングして陰極１０８、ゲート電極１０９、
アノード（図示せず）等を同一基板上に形成できるので
種々の構造の電界放射陰極が可能となるとともに容量が
小さいために超高速素子へ応用できる。特に石英基板に
代えてシリコン基板を用いたものはＬＳＩ等との一体集
積化ができるために新しい応用が期待されている。作成
方法を図１３（ｂ）を参照しながら説明する。

【０００６】まず（１）に示すように、石英基板１０７
の上に陰極用金属１０８としてタングステン（Ｗ）を形
成し、次に（２）に示すように、レジスト１０９をマス
クとして陰極の概略形状をＲＩＥ（ｒｅａｃｔｉｖｅ
ｉｏｎｅｔｃｈｉｎｇ）によって加工する。次に
（３）に示すように、フッ酸によって石英基板１０７を
エッチングする。次に（４）に示すように、ゲート電極
となる金属を真空蒸着した後ゲート電極１１０をウエッ
トエッチングで加工し、陰極の上のレジスト１０９を除
去する。次に（５）に示すようにゲート電極１１０をフ
ォトリソとレジスト１１１をマスクとするウェットエッ
チングにより加工し、最後に（６）、（７）に示すよう
に櫛形の陰極１１２をレジスト１１３のフォトリソグラ
フィーとウエットエッチングにより形成して完成する。

【０００７】

【発明が解決しようとする課題】しかしながら従来のコ
ーン型の電界放射陰極においては陰極先端の曲率半径が
２０ｎｍ、陰極とゲート電極の距離は約０．５μｍ程度
であり、しかもこの加工を均一性良く実現するためには
電子ビーム露光法を使用しなければならなかった。また
従来の平面型の電界放射陰極においては通常のフォトリ
ソグラフィーが使用でき、また陰極とゲート電極の距離
が膜厚によりサブミクロン程度で容易に制御できるの
で、素子構造の再現性および均一性が高いという特徴が
ある。ところがこの方法では陰極先端の曲率半径が約４
０ｎｍであり、動作電圧も１５０Ｖと比較的高かった。

【０００８】本発明は上記課題を解決するもので、陰極
の曲率半径が小さく、動作電圧の低い電界放射型電子素
子とその製造方法の提供を目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めに本発明の電界放射型電子素子は、一方の面に高部表
面と低部表面が形成されその高部表面と低部表面間の段
差が高部表面と鋭角で形成されかつ高部表面と段差との
交差線が陰極となる導電性基板または半導性基板と、そ
の導電性基板または半導性基板の低部表面に対して絶縁
されかつ陰極に近接して形成されたゲート電極とを有
し、そのゲート電極と陰極の間に電界を印加することに
より陰極から電子を放射させる構成としたものである。

【００１０】

【作用】本発明は上記構成によって、陰極の曲率半径
と、陰極とゲート電極の間隔が精密に制御できることに
なる。

【００１１】

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。

【００１２】（実施例１）図１および図２を参照しなが
ら本発明の一実施例について説明する。

【００１３】図１において、１はシリコン単結晶からな
る半導性基板であり、その上に高部表面２と鋭角θで交
差する段差３が形成されている。段差３と高部表面２と
の交差線４が陰極として働く。その陰極４の曲率半径は
約１０ｎｍである。そして段差３の下端は低部表面５と
交差している。そして低部表面５の上には絶縁膜６を介
してゲート電極７が陰極４に近接して形成されている。
ゲート電極７と高部表面２の間隔を１００ｎｍ、素子の
幅を１ｍｍとして陰極４とゲート電極７との間に５０Ｖ
の電界を印加すると直線状の陰極４から１０μＡの電子
が放射された。

【００１４】次に図２を参照しながらその製造方法を説
明する。まず（ａ）に示すようにシリコン単結晶基板１
の上に酸化シリコン膜８を形成する。次に（ｂ）に示す
ように、フォトリソグラフィーによりシリコン単結晶基
板１の上に直線状の境界部を有するエッチング保護マス
ク９を形成する。次に（ｃ）に示すようにシリコン単結
晶基板１表面の垂直方向に対して傾斜した方向からドラ
イエッチングを施してエッチング保護マスク９の境界に
沿って高部表面と鋭角をなす段差３を形成する。高部表
面と段差が鋭角をなす直線状の交差線が陰極４となる。
次に（ｄ）に示すように、シリコン単結晶基板１表面に
対して垂直な方向から絶縁層１０とゲート電極７、７’
を全面に蒸着する。このときエッチング保護マスク９は
蒸着マスクとして働くとともに、低部表面にはゲート電
極が無調整で陰極に近接して形成される。この時、陰極
とゲート電極の距離は絶縁膜の厚さで調整される。次に
（ｅ）に示すように、フッ酸系の水溶液を用いたリフト
オフにより、高部表面上のエッチング保護マスク９、絶
縁膜１０、ゲート電極７’を除去する。

【００１５】ゲート電極７と高部表面２との間に電圧を
印加すると電界効果により電子が陰極４から段差３に垂
直方向でシリコン単結晶基板１の表面とほぼ平行方向に
放射される。

【００１６】なお、上記実施例においては、ドライエッ
チングを施して高部表面と鋭角をなす段差を形成した
が、エッチング保護マスクの境界部にウエットエッチン
グによりサイドエッチングが生じる条件でエッチングを
実施しても無調整でゲート電極が形成される。また、斜
め方向からのドライエッチングに代えて、ウエットの異
方性エッチングを用いても急峻な先端の陰極を形成する
ことができる。この場合は、陰極先端が結晶面の方位に
より決定されるので特性の優れた電界放射型電子素子が
再現性良く製造できる。その製造方法を図３を参照しな
がら説明する。

【００１７】まず（ａ）に示すように、シリコン単結晶
基板１の（１００）面上に酸化シリコン膜８を形成す
る。次に（ｂ）に示すように、フォトリソグラフィーに
よりシリコン単結晶基板１の表面の〈０１１〉方向に沿
って境界部を有するエッチング保護マスク９を形成す
る。次に（ｃ）に示すように、シリコン単結晶基板１表
面に対して垂直方向からドライエッチングを施してエッ
チング保護マスク９の境界部に垂直な段差１１を形成す
る。次に（ｄ）に示すように、段差の側面および低部表
面に水酸化カリウム水溶液でウエットの異方性エッチン
グを施すことにより段差部側面にＶ字状の段差１２を形
成する。このとき、エッチングマスクの境界部では、段
差が内部にエッチングされるのでここに断面が鋭角の陰
極１３が形成される。次に（ｅ）に示すように、シリコ
ン単結晶基板１表面のほぼ全面に絶縁膜１０とゲート電
極１４、１４’を蒸着する。このときエッチング保護マ
スク９が蒸着マスクとして働くとともに、低部表面上に
はゲート電極１４が無調整で陰極１３に近接して形成さ
れる。

【００１８】最後に（ｆ）に示すように、エッチング保
護マスク９をリフトオフすることにより高部表面上のエ
ッチング保護マスク９と絶縁膜１０およびゲート電極１
４’が除去されると陰極１３が露出する。

【００１９】なお、この製造方法では、陰極の近傍にお
いてゲート電極の表面が平坦でないが、平坦なゲート電
極も製造できる。その製造方法を図４を参照しながら説
明する。

【００２０】まず（ａ）に示すようにシリコン単結晶基
板１の表面上に酸化シリコン膜８を形成する。次に
（ｂ）に示すように、フォトリソグラフィーによりシリ
コン単結晶基板１の〈０１１〉方向に沿って境界部を有
するエッチング保護マスク９を形成する。次に（ｃ）に
示すようにシリコン単結晶基板１表面に対して垂直方向
から傾斜した方向からドライエッチングを施してエッチ
ング保護マスク９の境界部に表面と鋭角をなす段差１５
を形成する。次に（ｄ）に示すように、段差の側面およ
び低部表面に水酸化カリウム水溶液でウエットの異方性
エッチングを施すことにより段差側面に（１１１）面を
露出させることによりＶ字状の段差１６を形成する。こ
の時、エッチング保護マスク９の境界部では、段差１６
が内部にエッチングされるのでここに断面が鋭角となる
陰極１７が形成される。次に（ｅ）に示すように、シリ
コン単結晶基板１表面のほぼ全面に絶縁膜１０とゲート
電極１８、１８’を蒸着する。このときエッチング保護
マスク９が蒸着マスクとして働くとともに、低部表面の
上にはゲート電極１８が無調整で陰極１７に近接して形
成される。最後に（ｆ）に示すように、エッチング保護
マスク９をリフトオフすることにより、高部表面上のエ
ッチング保護マスク９、絶縁膜１０およびゲート電極１
８’が除去されて陰極１７が露出する。

【００２１】（実施例２）実施例１においては直線状の
陰極を有する電界放射型電子素子とその製造方法につい
て説明したが、本実施例においては陰極とゲート電極が
互いにジグザク状の電界放射型電子素子について図５を
参照しながら説明する。

【００２２】図５において、１はシリコン単結晶の（１
００）基板であり、その表面には〈０１１〉方向にジグ
ザグ状の高部表面２が形成されている。そして低部表面
５の上には絶縁膜６を介してジグザグ状のゲート電極２
０がジグザグ状の陰極１９と一定間隔で幅方向に互いに
組み合って形成されており、各ジグザグの角部の曲率半
径が小さいためにここから電子が容易に放射される。こ
のため本実施例の電界放射型電子素子は実施例１より低
電圧で動作する。そしてその製造方法は実施例１で説明
した方法が適用できる。

【００２３】（実施例３）実施例１、実施例２では陰極
とゲート電極が互いに対向した電界放射型電子素子につ
いて説明したが、図６および図７を参照しながら陰極が
ゲート電極で包囲された電界放射型電子素子について説
明する。

【００２４】図６はシリコン単結晶基板１の上に長方形
の高部表面２１を複数個設け、その高部表面の周辺に低
部表面２２の上に絶縁膜２３を介してゲート電極２４が
形成されている。高部表面２１とゲート電極２４の間に
電圧を印加すると陰極２５から電子が放射される。図７
はシリコン単結晶基板１の上にほぼ円形の高部表面２６
を複数個形成し、その高部表面の周辺に低部表面２２上
に絶縁膜２３を介してゲート電極２７が形成されてい
る。高部表面２６とゲート電極２７間に電圧を印加する
と陰極２８から電子が放射される。本実施例によれば、
同一基板上に１個以上の陰極を有する電界放射型電子素
子が得られる。図６、図７の電界放射型電子素子は実施
例１で説明した方法で製造できる。

【００２５】（実施例４）図８〜図１０を参照しながら
本発明の第４の実施例について説明する。

【００２６】図８は先端が急峻な三角錐状の陰極３０を
高密度に備えた電界放射型電子素子の斜視図である。同
図において、１は段差２９を有するシリコン単結晶基板
であり、３０はシリコン単結晶基板１の（１００）面の
上に〈０１１〉方向に形成された先端が三角錐状の陰極
である。そしてこの陰極３０の形状はウエットの異方性
エッチングにより形成されるために高部表面３１から低
部表面３２に向けて突出した急峻な三角錐状である。ま
たゲート電極３３は陰極３０の近傍の低部表面３２の上
に絶縁膜３４を介して形成されている。３５は陰極３０
に給電するために設けた端子である。ゲート電極３３と
陰極３０の間に電圧を印加することにより電界効果によ
り電子が三角錐状の陰極３０から段差２９と垂直方向で
シリコン単結晶基板１表面とほぼ平行方向に放射され
る。本実施例の電界放射型電子素子の詳細を図９を参照
しながら説明する。

【００２７】（ａ）は急峻な三角錐状の陰極３０を形成
するためにウエットの異方性エッチングを施す前のシリ
コン単結晶基板とエッチング保護マスクを示している。
１はシリコン単結晶基板であり、その（１００）面の上
に〈０１１〉方向にその境界を有する段差が形成され、
高部表面３１と低部表面３２に分離されている。高部表
面の上には段差に垂直な〈０１１〉方向にほぼ一定の幅
を有しかつ段差に端部を有して形成された線状のエッチ
ング保護マスク３６が形成されている。（ｂ）は水酸化
カリウム水溶液によりウエットの異方性エッチングを施
し、さらにエッチング保護マスクを除去した後のシリコ
ン単結晶基板の表面を示す。先端には（１１１）面で囲
まれた三角錐状の陰極３０が形成されている。（ｃ）は
（ａ）の構成における、異方性エッチング前（点線）、
および異方性エッチング後（実線）の断面を示してい
る。ただし（ｃ−１）および（ｃ−２）は（ｂ）の破線
Ａ−Ｂに沿った線方向およびそれに垂直方向の断面を示
している。（ｃ−２）に示すように、線状マスク３６の
下部には（１１１）面を側面とする断面が三角形の線状
の凸部が形成される。また（ｃ−１）に示すように段差
の形成された終端においてはエッチング保護マスクの内
部に向かって（１１１）面が現れシリコン単結晶基板１
表面に対して鋭角（横方向に鋭角）な面が形成される。
その結果、陰極３０の端には鋭い先端が形成されるとと
もに、高部表面から低部表面に突出した精密な構造の陰
極３０が形成される。さらに、このように突出した陰極
３０をマスクとして自己整合により低部表面にゲート電
極を精度良く形成できる。

【００２８】なお、この実施例においては、段差が基板
表面に対してほぼ垂直に形成されている場合を示した
が、ドライエッチングをシリコン単結晶基板に対して傾
斜した方向から実施して段差をマスクに対して鋭角に形
成しておくと先端の直下に平坦な低部表面を形成するこ
とが可能である。このように傾斜段差構造を形成するこ
とによりゲート電極の精度をさらに改善させることが可
能である。この場合の線方向の断面図を（ｄ）に示し
た。点線が異方性エッチング前、実線が異方性エッチン
グ後の断面図を示している。３７は傾斜ドライエッチン
グにより形成された傾斜した段差である。

【００２９】本実施例によれば、陰極３０が急峻な三角
錐状のために実施例２よりさらに低電圧で動作する電界
放射型電子素子が得られる。

【００３０】次に製造方法を図１０を参照しながら説明
する。同図においては、左がシリコン単結晶基板の上面
図、中央が基板の一方向の断面図、右が基板の他方向の
断面図である。

【００３１】まず（ａ）に示すように、シリコン単結晶
基板１の表面に酸化シリコン膜を形成し、フォトリソグ
ラフィーによりシリコン単結晶基板１表面の〈０１１〉
方向に沿って境界部を有するエッチング保護マスク３６
を形成する。次に（ｂ）に示すように、シリコン単結晶
基板１表面の垂直方向に対して傾斜した方向からドライ
エッチングを施してエッチング保護マスク３６の境界部
に表面と鋭角をなす段差３８を形成する。次に（ｃ）に
示すように、酸化シリコン膜を再度フォトリソグラフィ
ーにより加工し、段差に垂直な〈０１１〉方向に一定の
幅を有する線状領域を含むエッチング保護マスク３９を
形成する。次に（ｄ）に示すように、水酸化カリウム水
溶液によりウエットの異方性エッチングを施すことによ
りＶ字状の段差を形成する。これにより陰極は段差の内
部にエッチングで形成されるので先鋭な三角錐状とな
る。次に（ｅ）に示すように、絶縁膜３９とゲート電極
３３をほぼ全面に蒸着する。このときエッチング保護マ
スクが蒸着マスクとして働くとともに、低部表面上には
ゲート電極３３が無調整で陰極３０に近接して形成され
る。最後に（ｆ）に示すように、リフトオフすることに
より、陰極３０のエッチング保護マスク３６等が除去さ
れて完成する。

【００３２】（実施例５）本発明の第５の実施例を図１
１を参照しながら説明する。

【００３３】本実施例が実施例１と相違する点は、ゲー
ト電極７の高部表面２と近接する側と反対側に低部表面
５と絶縁されたアノード電極４０を設けた点である。

【００３４】この構成によれば、陰極４、ゲート電極
７、アノード電極４０が平面構造になる。

【００３５】なお、実施例ではシリコン単結晶基板を用
いて説明したが、ドライエッチングで形成する電界放射
型電子素子においては、シリコン単結晶基板に代えて、
モリブデン、タングステン等の導電性基板を用いても同
様の効果が得られる。また、半導性基板としてはガリウ
ムヒ素からなる基板を用いても同様の効果が得られる。
さらに、半導性基板としてＮ型シリコン基板を用い、イ
オン注入や拡散によりあらかじめ陰極をＰ形にしてお
き、陰極の下部にＰＮ接合を形成すると、ゲート電極と
陰極間の耐圧を高くすることができる。また、異方性エ
ッチングを施した後に熱酸化を行い、陰極表面の酸化膜
を除去すると一層急峻な陰極が形成される。さらに基板
上の他の領域に制御電極を設置すると機能素子を形成す
ることができる。また基板上に不純物のドープされた領
域を構成すると他の集積回路等と一体化することができ
る。

【００３６】

【発明の効果】以上のように本発明の電界放射型電子素
子によれば、次の効果が得られる。

【００３７】（１）従来より陰極の曲率半径が小さく、
陰極とゲート電極の距離をサブミクロン程度に制御でき
るため動作電圧が低くなる。

【００３８】（２）陰極とゲート電極はエッチングとフ
ォトリソグラフィーで形成されるために、先端が急峻な
陰極で、かつゲート電極との間隔が高精度の電界放射型
電子素子が得られる。

【００３９】（３）陰極とゲート電極を同一基板上に形
成するので種々の構成の電界放射型電子素子が得られ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例における電界放射型電子
素子の斜視図

【図２】第１の実施例の電界放射型電子素子の製造方法
を説明するための断面図

【図３】第１の実施例の電界放射型電子素子の他の製造
方法を説明するための断面図

【図４】第１の実施例の電界放射型電子素子の他の製造
方法を説明するための断面図

【図５】本発明の第２の実施例の電界放射型電子素子の
斜視図

【図６】本発明の第３の実施例の電界放射型電子素子の
斜視図

【図７】本発明の第３の実施例の他の電界放射型電子素
子の斜視図

【図８】本発明の第４の実施例の電界放射型電子素子の
斜視図

【図９】本発明の第４の実施例の詳細を説明するための
上面図および断面図

【図１０】本発明の第４の実施例の電界放射型電子素子
の製造方法を説明するための上面図および断面図

【図１１】本発明の第５の実施例の電界放射型電子素子
の斜視図

【図１２】従来のコーン型（縦型）電界放射型電子素子
の製造方法を説明するための断面図

【図１３】従来の平面型（横型）電界放射型電子素子の
斜視図および製造方法を説明するための断面図

【符号の説明】

１半導性基板２、２１、２６、３１高部表面３、１２、１６、２９段差４、１３、１７、１９、２５、２８、３０陰極５、２２、３２低部表面７、１４、１８、２０、２４、２７、３３ゲート電極４０アノード電極

Claims

(57)【特許請求の範囲】

【請求項１】一方の面に高部表面と低部表面が形成され
その高部表面と低部表面間の段差が高部表面と鋭角で形
成されかつ高部表面と段差との交差線が陰極となる導電
性基板または半導性基板と、前記導電性基板または半導
性基板の低部表面に対して絶縁されかつ前記陰極に近接
して形成されたゲート電極とを有し、前記ゲート電極と
前記陰極との間に電界を印加することにより陰極から電
子を放射させる電界放射型電子素子。
【請求項２】一方の面に高部表面と低部表面が形成され
その高部表面と低部表面間の段差が高部表面と鋭角で形
成されかつ高部表面と段差との交差線が陰極となる導電
性基板または半導性基板と、前記導電性基板または半導
性基板の低部表面に対して絶縁されかつ前記陰極に近接
して形成されたゲート電極と、そのゲート電極の前記陰
極と近接する側と反対側に前記低部表面とは絶縁されて
形成されたアノード電極とを有し、前記陰極と前記ゲー
ト電極との間に電界を印加することにより陰極からアノ
ード電極の方向に電子を放射させる電界放射型電子素
子。
【請求項３】一方の面に高部表面と低部表面が形成され
その高部表面と低部表面間の段差が高部表面と鋭角で形
成されかつ高部表面と段差との交差線が陰極となる導電
性基板または半導性基板と、前記導電性基板または半導
性基板の低部表面に対して絶縁されかつ前記陰極を包囲
するように形成されたゲート電極とを有し、前記ゲート
電極と前記陰極との間に電界を印加することにより陰極
から電子を放射させる電界放射型電子素子。
【請求項４】一方の面に高部表面と低部表面が形成さ
れ、その高部表面と低部表面間に形成された段差が前記
段差と前記高部表面との交差線に垂直な断面側から見て
前記高部表面下に向かってＶ字状に折れ曲がり前記高部
表面と鋭角で形成されかつ前記交差線が陰極となる半導
性基板と、前記半導性基板の低部表面に対して絶縁され
かつ前記陰極に近接して形成されたゲート電極とを有
し、前記ゲート電極と前記陰極との間に電界を印加する
ことにより陰極から電子を放射させる電界放射型電子素
子。
【請求項５】一方の面に高部表面と低部表面が形成さ
れ、その高部表面から低部表面に向けて突出した三角錐
状の陰極の一面を構成する前記高部表面と前記低部表面
間の段差の面が前記高部表面に対して鋭角をなすように
形成された前記陰極を有する半導性基板と、前記半導性
基板の低部表面に対して絶縁されかつ前記陰極に近接し
て形成されたゲート電極とを有し、前記ゲート電極と前
記陰極との間に電界を印加することにより陰極から電子
を放射させる電界放射型電子素子。
【請求項６】陰極の曲率半径が２０ｎｍ未満でかつ陰極
とゲート電極の間隔が１ミクロン未満である請求項１、
２、３、４または５記載の電界放射型電子素子。
【請求項７】陰極とゲート電極が一定間隔で幅方向に直
線状に対向した請求項１または２記載の電界放射型電子
素子。
【請求項８】陰極とゲート電極が一定間隔で幅方向に互
いにジグザグ状である請求項１または２記載の電界放射
型電子素子。
【請求項９】高部表面が多角形またはほぼ円形である請
求項３記載の電界放射型電子素子。
【請求項１０】導電性基板がモリブデンまたはタングス
テンである請求項１、２または３記載の電界放射型電子
素子。
【請求項１１】半導性基板がシリコンまたはガリウムヒ
素である請求項１、２、３、４または５記載の電界放射
型電子素子。
【請求項１２】半導性基板の高部表面と低部表面が（１
００）面、段差が（１１１）面または（３３１）面であ
る請求項１、２、３、４または５記載の電界放射型電子
素子。
【請求項１３】導電性基板または半導性基板の上にエッ
チング保護マスクを形成し、次に前記エッチング保護マ
スクにフォトリソグラフィーにより境界部を形成し、次
に前記境界部に沿って斜め方向からエッチングを施すこ
とにより高部表面と段差のなす角度を鋭角にして陰極を
形成し、次に前記エッチング保護マスクを介して前記導
電性基板または半導性基板の上に絶縁膜とその絶縁膜の
上にゲート電極を形成し、次にリフトオフによって前記
エッチング保護マスクとそのエッチング保護マスク上に
形成された絶縁膜とゲート電極を除去する請求項１、２
または３記載の電界放射型電子素子の製造方法。
【請求項１４】半導性基板の上にエッチング保護マスク
を形成し、次に前記エッチング保護マスクにフォトリソ
グラフィーにより境界部を形成し、次に前記境界部に沿
って垂直または斜め方向からドライエッチングを施して
段差を介して高部表面と低部表面を形成し、次にウエッ
トの異方性エッチングを施して前記高部表面となす角度
が鋭角でかつ前記段差と前記高部表面との交差線に垂直
な断面側から見て前記高部表面下に向かってＶ字状に折
れ曲がった段差を形成し、次に前記エッチング保護マス
クを介して前記半導性基板の表面に絶縁膜とその絶縁膜
の上にゲート電極を形成し、次にリフトオフによって前
記高部表面の上のエッチング保護マスクとそのエッチン
グ保護マスクの上に形成された絶縁膜とゲート電極を除
去する請求項４記載の電界放射型電子素子の製造方法。