JPH08106846A

JPH08106846A - 電界放出型電子放出素子およびその製造方法

Info

Publication number: JPH08106846A
Application number: JP23979794A
Authority: JP
Inventors: Takahiko Uematsu; 隆彦植松
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1994-10-04
Filing date: 1994-10-04
Publication date: 1996-04-23

Abstract

(57)【要約】【目的】電界放出型電子放出素子の電子放出特性の安定
化を図る。【構成】絶縁層を挟んで対向するエミッタとアノードと
の間に電圧を印加してエミッタから電子を放出させるも
のにおいて、電子放出部以外の部分で対向するエミッタ
・アノード間距離を十分にとり、異常放電やもれ電流を
防止する。絶縁層上の電極の外周端近傍に溝を設け、溝
内に例えば低溶融点ガラスや、酸化膜を介して多結晶シ
リコンを充填する方法もある。また、その溝で、素子を
分離することもできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体微細加工技術を
用いた電界放出型の電子放出素子の構造およびその製造
方法に関する。

【０００２】

【従来の技術】近年、ディスプレイ、高速スイッチング
素子、各種センサなどへの応用を目的として微小真空管
が作られているが、そこでは、微小な電子源を巧みに形
成する技術がキィテクノロジィとなっている。従来、電
子源としては、加熱されたフィラメント等から放出され
る熱電子を利用する熱陰極型電子放出素子が多く用いら
れていた。しかし、熱陰極型電子放出素子は、加熱によ
るエネルギーの損失が大きい、予備加熱が必要であるな
どの問題点を有している。これらの問題点を解決るた
め、電界放出型（冷陰極型）の電子放出素子が注目され
てきており、幾つかの提案がなされている。

【０００３】図１１は、電界放出型電子放出素子の一例
を示す部分斜視図である。これを錐体型電子放出素子１
０１と呼ぶことにする。図に示すように、シリコン基板
１１に、モリブデン（以下Ｍｏと略記する）等からなる
円錐状のエミッタ１２を設け、このエミッタ１２を中心
にして開口部が設けられた酸化シリコン等の絶縁層１４
が形成され、更にその上に、前記円錐状のエミッタ１２
の先端部の近傍に、その端部が形成されたアノード１３
が設けられている。かかる構造の電界放出型電子放出素
子を、真空中に置き或いはリードを付けて真空封止し
て、シリコン基板１１とアノード１３との間に電圧を印
加すると、電界強度の大きいエミッタ１２の先端部から
電子が放出される。図１１は、一個のエミッタ１２を有
する電子放出素子の例を示したが、多数のエミッタ１２
を平面上に配置した電子放出素子が製造されることも多
い。

【０００４】図１２（ａ）ないし（ｅ）は、図１１の錐
体型電子放出素子１０１の製造方法を説明するための各
工程における部分断面図を示す。以下に図を参照しなが
ら工程を説明する。シリコン基板１１上に絶縁層１４を
形成し、更に電子ビーム蒸着法によりアノード１３とな
るＭｏ膜１３１を被着し、フォトレジストを塗布し、露
光現像処理を経て第一パターン１６１を形成する［図１
６（ａ）］。次に、フォトレジストのパターン１６１を
マスクにしてＭｏ膜１３１、絶縁層１４を選択的にエッ
チングして第一の開口部１８１と第二の開口部１８２を
形成する。第一の開口部１８１が設けられたＭｏ膜１３
１はアノード１３の形になる［同図（ｂ）］。次に、シ
リコン基板１１を基板平面内で回転させながら、一定の
角度θだけ傾斜させてアルミニウム（以下Ａｌと略記す
る）をアノード１３の上面および第一開口部１８１の側
面に蒸着してＡｌ層１３２を形成する［同図（ｃ）］。
次に、シリコン基板１１に対して垂直にＭｏを電子ビー
ム蒸着法により蒸着する。この時、ＭｏはＡｌ層１３２
の上面およびシリコン基板１１上だけでなく、Ａｌ層１
３２の側面にも堆積するので、第一の開口部１８１の直
径はＭｏ層１３３の堆積に伴って段々小さくなって行
く。この第一の開口部１８１の直径の減少に伴って、シ
リコン基板１１上に堆積されるＭｏの蒸着範囲も次第に
小さくなって行くため、シリコン基板１１上には、ほぼ
円錐状のエミッタ１２が形成される［同図（ｄ）］。最
後に、堆積したＭｏ層１３３およびＡｌ層１３２を除去
する［同図（ｅ）］。この後、所望の数のエミッタを有
する大きさにスクライブ法等により分割して、ほぼ円錐
状のエミッタ１２を有する錐体型電子放出素子１０１が
形成される。

【０００５】図１３に別の形の電子放出素子の部分斜視
図を示す。これを櫛型電子放出素子１０２とよぶことに
する。シリコン基板２１の上の一部に絶縁層２４が設け
られ、その絶縁層２４の上に一辺に複数のエミッタ先端
部２２１を有する単結晶シリコン薄膜からなる櫛型のエ
ミッタ２２が設けられ、絶縁層２４が設けられていない
部分はシリコン基板２１が露出していてアノード２３と
なっている。そして、エミッタ２２の上には、Ａｌから
なるエミッタパッド２７２が設けられている。このパッ
ドは、配線抵抗の低下やエミッタ２２の保護等に有効で
ある。この電子放出素子１０２は、エミッタ２２と、ア
ノード２３との間に電圧を印加して、エミッタ２２から
電子を放出させるものである。図１３の電子放出素子１
０２は、エミッタ２２とアノード２３が、図１１の錘体
型電子放出素子１０１と上下が逆になっているが、エミ
ッタ２２とアノード２３との間に電圧を印加することに
より、電界強度の大きいエミッタ先端部２２１の先端か
ら電子が放出されることは同じである。この構造は、従
来の半導体装置の製造プロセスで比較的容易に製造で
き、製造工程によるバラツキ低減という点では、改善さ
れた素子構造である。

【０００６】エミッタ２２の単結晶シリコン薄膜の結晶
方位が、例えば主表面が（１００）面で櫛歯の方向が
〈０，１，−１〉であるとすると、櫛歯の側面及び先端
面を異方性ウェットエッチングによって三つの（１１
１）面すなわち（１，１，１），（１，１，−１），
（１，−１，−１）面で構成することができる。これに
より、基板面に対して約５５度の角度で三つの（１１
１）面が交わる鋭いエッジが構成される。すなわち、電
子を放出するエミッタの櫛歯の先端部２２１の形状が結
晶面で規定されるため、非常に再現性良く先鋭化され
て、電子放出特性が向上する。

【０００７】図１４にもう一つの電界放出型電子放出素
子１０３の斜視図を示す。シリコン基板３１上の一部に
酸化シリコン層３４が設けられ、その酸化シリコン層３
４の上に単結晶シリコン薄膜からなる櫛型のエミッタ３
２とコレクタ３５が設けられ、これらの電極間のシリコ
ン基板３１に凹部３３１が設けられていてアノード３３
となっている。そしてエミッタ３２の上にはＡｌ膜から
なるエミッタパッド３７２が、コレクタ３５の上にはコ
レクタパッド３７５が設けられている。これらのパッド
は配線抵抗の低減やエミッタ３２、コレクタ３５の保護
等に有効である。この電界放出型電子放出素子は１０３
は、エミッタ３２とアノード３３との間に電圧を印加し
て、エミッタ３２から電子を放出させ、その電子をコレ
クタ３５に集めるものである。

【０００８】次に、図１４の電界放出型電子放出素子１
０３の製造工程について説明する。図１５の（ａ）ない
し（ｄ）および図１６の（ａ）ないし（ｃ）は図１４の
電子放出素子１０３の製造工程を説明する各工程での断
面図、図１７（ａ）および（ｂ）は図１５の（ａ）ない
し（ｄ）の製造工程で使用するフォトマスクの平面図、
図１８は図１６の（ａ）ないし（ｃ）の製造工程で使用
するフォトマスクの平面図を示す。シリコン基板３１、
酸化シリコン層３４および単結晶シリコン薄膜３２２か
らなるＳＯＩウェハ（シリコン薄膜厚さ；０．２μｍ、
酸化シリコン層厚さ；２μｍ）のシリコン薄膜３２２上
にＡｌを電子ビーム蒸着し、厚さ１μｍのＡｌ膜３７１
を形成する。そのＡｌ膜３７１の上にフォトレジストを
塗布し、図１７（ａ）のマスクを用いて露光、現像しパ
ターン３６１を形成する［図１５（ａ）］。次にフォト
レジストパターン３６１をマスクとしてＡｌ膜３７１を
エッチングし、エミッタ部およびコレクタ部にエミッタ
パッド３７２、コレクタパッド３７５、図示していない
が電極に配線するためのパッドおよび配線等を形成する
［同図（ｂ）］。次に、フォトレジストを塗布し、エミ
ッタ３２およびコレクタ３５を形成すべき部分の単結晶
シリコン薄膜３２２上に図１７（ｂ）のマスクを使用し
て第二パターン３６２を形成する［同図（ｃ）］。続い
て、単結晶シリコン薄膜３２２のエッチングを行う［同
図（ｄ）］。単結晶シリコン薄膜３２２のエッチング
は、六フッ化硫黄を用いたプラズマエッチングで行っ
た。続いて、単結晶シリコン薄膜３２２の下の酸化シリ
コン層３４のエッチングを行う［図１６（ａ）］。酸化
シリコン層３４のエッチングには、市販の緩衝フッ酸を
用い、シリコン基板３１の表面が露出するまでエッチン
グして、シリコン薄膜３２２が庇状になるようにした。
次に、シリコン基板３１の表面露出部を少しエッチング
して、凹部３３１を設け、アノード３３とする［同図
（ｂ）］。続いて単結晶シリコン薄膜３２２の庇部分を
櫛歯状に加工するためのフォトレジストの第三パターン
３６３の形成を行う［同図（ｃ）］。この時、図１８の
マスクを使用する。六フッ化硫黄を用いたプラズマエッ
チングと、水酸化カリウム溶液による異方性エッチング
を行ってエミッタ３２の先端部３２１を尖った形状に
し、最後に、第三パターン３６３を除去してプロセスを
完了する。この後、スクライブ等により、所望の数のエ
ミッタを有する大きさに分割することにより、櫛型エミ
ッタ３２を有する櫛型電子放出素子１０３が形成され
る。

【０００９】

【発明が解決しようとする課題】図１１の錐体型電子放
出素子１０１、図１３、１４の櫛型電子放出素子１０
２、１０３は、いずれもエミッタ−アノード間に、電子
放出のための電圧が印加される。エミッタ−アノード間
は、十分低い電圧で電子放出がおこるように接近させ、
かつエミッタの先端は尖らせて電界集中を促すようにし
ている。しかしこのとき、電子放出素子の外周端部にお
いてもエミッタ、アノードが露出していると、そこで放
電したり微小なもれ電流が流れたりすることがある。従
来は、スクライブ等による素子分離の後、側面に安定化
膜として、ポリイミド等の樹脂膜を塗布していたが、そ
れでも動作が不安定になることがあった。

【００１０】上記の問題に鑑みて、本発明は、側面にお
ける異常放電や不安定な動作の無い電界放出型電子放出
素子を提供するとともに、そのような電界放出型電子放
出素子を効率的に再現性良く製造するための方法を提示
することを目的とする。

【００１１】

【課題を解決するための手段】上記の課題解決のため、
本発明の電界放出型電子放出素子は、半導体基板の一方
の主表面上の一部に設けられた絶縁層と、その絶縁層上
に載置されたアノードと、半導体基板に設けられたエミ
ッタとを有し、そのアノードに電子を引き出すための電
圧を印加して前記エミッタから電子を放出させるものに
おいて、アノードの外周端が絶縁層の外周端より内側に
あるものとする。

【００１２】また、アノードの外周近傍に、アノードの
表面からアノードを貫通する溝を有するものでもよい。
また、上記とは逆の構成にして、半導体基板の一方の主
表面上の一部に設けられた絶縁層上に載置されたエミッ
タと、半導体基板に設けられたアノードとを有し、その
アノードに電圧を印加して前記エミッタから電子を放出
させるものにおいて、エミッタの外周端が絶縁層の外周
端より内側にあるものとすることもできる。

【００１３】その場合も、エミッタの外周近傍に、エミ
ッタの表面からエミッタを貫通する溝を有するものでも
良い。更に又、半導体基板の一方の主表面上の一部に設
けられた絶縁層と、その絶縁層上に載置され、電子を放
出するエミッタと、絶縁層上に載置され、放出された電
子を集めるコレクタと、半導体基板に設けられ、電子を
引き出すための電圧を印加するアノードとを有するもの
において、エミッタおよびコレクタの外周端が絶縁層の
外周端より内側にあるものとすることもできる。

【００１４】そして、素子の外周近傍に、エミッタおよ
びコレクタの表面からエミッタおよびコレクタを貫通す
る溝を設けても良い。前記溝は半導体基板の外周端に設
けてもよい。前記溝が、絶縁層の下の半導体装置基板に
達している場合はその溝に、絶縁物が充填されているも
のとする。

【００１５】前記絶縁物としては、酸化シリコンを主成
分とする低融点ガラス或いは、酸化シリコン膜または窒
化シリコン膜に包まれた多結晶シリコンが適当である。
上記のような電界放出型電子放出素子の製造方法として
は、単結晶シリコン基板と単結晶シリコン薄膜とが酸化
シリコン層で貼り合わされた形のＳＯＩ（絶縁膜上シリ
コン）ウェハを用いることとする。

【００１６】そして、単結晶シリコン薄膜から酸化シリ
コン層を貫通し単結晶シリコン基板に達する溝を形成
し、その溝内に絶縁膜を介して多結晶シリコンを充填
し、或いは酸化シリコンと酸化鉛を主成分とする粉末ガ
ラスを充填し、焼成することとする。また、単結晶シリ
コン薄膜から酸化シリコン層を貫通し単結晶シリコン基
板に達する掘り下げ部を形成し、その掘り下げ部部分で
素子を分離することとする。

【００１７】

【作用】上記の手段を講じ、半導体基板の一方の主表面
上の一部に設けられた絶縁層と、その絶縁層上に載置さ
れたアノードと、半導体基板に設けられたエミッタとを
有し、そのアノードに電子を引き出すための電圧を印加
して前記エミッタから電子を放出させるものにおいて、
アノードの外周端が絶縁層の外周端より内側にあるもの
とすれば、アノード−エミッタ間の沿面距離が長くな
り、電圧を印加した際に電子放出素子の周端部でエミッ
タ−アノード間の異常放電やもれ電流を防止できる。

【００１８】また、アノードの外周近傍に、アノードの
表面からアノードを貫通する溝を設けることによって
も、エミッタ−アノード間の沿面距離を長くできる。ま
た、上記とは逆の構成にして、半導体基板の一方の主表
面上の一部に設けられた絶縁層上に載置されたエミッタ
と、半導体基板に設けられたアノードとを有し、そのア
ノードに電子を引き出すための電圧を印加して前記エミ
ッタから電子を放出させるものにおいて、エミッタの外
周端が半導体基板の外周端より内側にあるものとすれ
ば、やはりエミッタ−アノード間の沿面距離を長くでき
る。

【００１９】エミッタの外周近傍に、エミッタの表面か
らエミッタを貫通する溝を設けることによっても、同じ
作用が得られる。更に又、半導体基板の一方の主表面上
の一部に設けられた絶縁層と、その絶縁層上に載置さ
れ、電子を放出するエミッタと、絶縁層上に載置され、
放出された電子を集めるコレクタと、半導体基板に設け
られ、電子を引き出すための電圧を印加するアノードと
を有するものにおいて、エミッタおよびコレクタの外周
端が絶縁層の外周端より内側にあるものとすれば、やは
りエミッタ−アノード間およびコレクタ−アノード間の
沿面距離を長くできる。

【００２０】そして、素子の外周近傍に、エミッタおよ
びコレクタの表面からエミッタおよびコレクタを貫通す
る溝を設けることによっても、同じ作用が得られる。そ
して、前記溝が、絶縁層の下の半導体装置基板に達して
いる場合はその溝に、絶縁物を充填することによって、
表面の安定化と、沿面距離の伸長が図れる。前記絶縁物
としては、酸化シリコンを主成分とするガラス或いは、
酸化シリコン膜または窒化シリコン膜に包まれた多結晶
シリコンは、充填方法が確立されており、充填材として
適当である。

【００２１】そして、酸化シリコン、または窒化シリコ
ンは。形成方法が確立されており、絶縁物膜として適当
である。上記のような電界放出型電子放出素子の製造方
法としては、単結晶シリコン基板と単結晶シリコン薄膜
とが酸化シリコン層で貼り合わされた形のＳＯＩ（絶縁
膜上半導体）ウェハを用いれば、構成が単結晶シリコン
薄膜、酸化シリコン層、単結晶シリコン基板と非常に簡
単になり、製造工程を短くできる。特に、電子放出特性
のもっとも重要な因子であるエミッタ−アノード間の距
離が酸化シリコン層の厚さで決まるので、電子放出特性
の均一化および制御性の点で非常にメリットが大きい。

【００２２】そして、単結晶シリコン薄膜から酸化シリ
コン層を貫通し単結晶シリコン基板に達する溝を形成
し、その溝内に絶縁膜を介して多結晶シリコンを充填
し、或いは酸化シリコンと酸化鉛を主成分とする粉末ガ
ラスを充填し、焼成すれば、非常に安定な表面ができ、
もれ電流も小さい。また、単結晶シリコン薄膜から酸化
シリコン層を貫通し単結晶シリコン基板に達する溝を形
成し、その溝内に絶縁物を充填し、その掘り下げ部部分
で素子を分離すれば、異常放電防止のための沿面形成部
分と素子分離部分が兼ねられるので、素子面積の有効活
用ができる。

【００２３】

【実施例】以下、図を参照しながら、本発明の実施例に
ついて詳細に説明する。図１に本発明の第一の実施例の
電界放出型電子放出素子１０４の断面図を示す。図１
は、錐体型電子放出素子の例である。図において、シリ
コン基板４１に、モリブデン（以下Ｍｏと略記する）等
からなる円錐状のエミッタ４２を設け、このエミッタ４
２を中心にして開口部４８２が設けられた酸化シリコン
等の絶縁層４４が形成され、更にその上に、前記円錐状
のエミッタ４２の先端部の近傍に、その一方の端部をも
つアノード４３が形成されている。図１１の従来例と異
なる点は、アノード４３の他端が絶縁層４４の端より内
側に決められている点である。アノード４３の端と絶縁
層４４の端との差は、絶縁層４４の表面層に沿った距離
が十分大きく、シリコン基板４１とアノード４３との間
に電圧を印加しても、放電しないだけにする。例えば、
印加電圧が１００Ｖで電子放出素子が０．１Ｐａ以上の
高真空中で用いられることを考えると、０．５ｍｍ程度
あれば十分である。かかる構造の電界放出型電子放出素
子を、真空中に置き或いはリードをつけて真空封止し
て、シリコン基板４１とアノード４３との間に電圧を印
加すると、電界強度の大きいエミッタ４２の先端部から
電子が放出される。この時、アノード４３の外端とシリ
コン基板４１の側面露出部との間の距離が大きいので、
周端部で放電することは無く、この電子放出素子の動作
は安定する。図１の構造は、図１２の従来の錘体型電子
放出素子の製造方法において、Ｍｏ膜１３１をフォトエ
ッチングするマスクのパターンを変えるか、最後にもう
一度フォトエッチングを追加すれば良い。図１は、一個
のエミッタ４２を有する電子放出素子を示したが、実際
には多数のエミッタ４２を平面上に配置した電子放出素
子が製造されることが多い。

【００２４】図２に本発明の第二の実施例の電界放出型
電子放出素子１０５の断面図を示す。図において、シリ
コン基板５１に、モリブデン（以下Ｍｏと略記する）等
からなる円錐状のエミッタ５２を設け、このエミッタ５
２を中心にして開口部５８２が設けられた酸化シリコン
等の絶縁層５４が形成され、更にその上に、一方の端部
を前記円錐状のエミッタ５２の先端部の近傍にもつＭｏ
膜からなるアノード５３が形成されているのは、図１１
の錐体型電子放出素子と同じである。違っている点は、
アノード５３の外周端近傍に、アノード５３を貫通する
溝５９が形成されている点である。溝５９は、エミツタ
５２に近いアノード５３の部分を囲んで環状に形成され
る。溝５９の幅は、シリコン基板５１とアノード５３と
の間に電圧を印加しても、放電しないだけ沿面距離が長
くなるようにする。例えば、電子放出素子が０．１Ｐａ
以上の高真空中で用いられることを考えると、０．５ｍ
ｍ程度あれば十分である。かかる構造の電界放出型電子
放出素子において、シリコン基板５１とアノード５３と
の間に電圧を印加すると、電界強度の大きいエミッタ５
２の先端部から電子が放出される。この時、図１の例と
同様に、周端部での放電やもれ電流が回避でき、電子放
出素子の動作が安定する。図２の構造は、図１の構造と
同様、図１２の従来の錘体型電子放出素子の製造方法に
おいて、Ｍｏ膜１３１をフォトエッチングするマスクの
パターンを変えるか、最後にもう一度フォトエッチング
を追加し、実現できる。絶縁層５４の表面層をエッチン
グして除去すれば、アノード５３−エミッタ５２間の絶
縁性が向上し、さらに動作が安定する。

【００２５】図３に本発明の第三の実施例の電界放出型
電子放出素子１０６の断面図を示す。図において、シリ
コン基板６１に、モリブデン（以下Ｍｏと略記する）等
からなる円錐状のエミッタ６２を設け、このエミッタ６
２を中心にして開口部６８２が設けられた酸化シリコン
等の絶縁層６４が形成され、更にその上に、前記円錐状
のエミッタ６２の先端部の近傍に、Ｍｏ膜からなるアノ
ード６３の一方の端部が形成され、その他端側では、ア
ノード６３となるＭｏ膜の表面から環状の溝６９が形成
されている。溝６９はアノード６３を貫通して絶縁層６
４に及んでいても良いが、絶縁層６４を貫通してはなら
ない。溝６９の幅は、シリコン基板６１とアノード６３
との間に電圧を印加しても、放電しないだけ広くする。
例えば、電子放出素子が０．１Ｐａの真空中で用いられ
ることを考えると、０．５ｍｍ程度あれば十分である。
かかる構造の電界放出型電子放出素子において、シリコ
ン基板６１とアノード６３との間に電圧を印加すると、
電界強度の大きいエミッタ６２の先端部から電子が放出
される。この時、図２の構造より沿面が長くなり、電子
放出の動作が一層安定する。図３の構造は、アノード６
３のＭｏ膜をフォトエッチングにより部分的に除去した
後、そのＭｏ膜をマスクとして更に絶縁層６４のエッチ
ングを加えればよい。

【００２６】図４（ａ）に本発明の第四の実施例の電界
放出型電子放出素子１０７の断面図を示す。櫛型電子放
出素子の例である。シリコン基板７１上の一部に酸化シ
リコン層７４が設けられ、その絶縁層７４の上にシリコ
ン単結晶薄膜からなる櫛型のエミッタ７２が設けられ、
これらの電極間のシリコン基板７１に凹部７３１が設け
られていてアノード７３となっている。エミッタ７２が
紙面に垂直に二列並んでいるものである。そしてエミッ
タ７２の上にはＡｌ膜からなるエミッタパッド７７２が
設けられている。このパッドは配線抵抗の低下やエミッ
タ７２の保護等に有効である。この電界放出型電子放出
素子は１０７は、エミッタ７２とアノード７３との間に
電圧を印加して、エミッタ７２から電子を放出させるも
のである。エミッタ７２の外周部には、エミッタ７２の
表面からシリコン基板７１に達する環状の溝７９が形成
されていて、更にその溝７９内には酸化膜７９１を介し
て多結晶シリコン７９２が充填されている。これによ
り、エミツタ７２−アノード７３間に電圧を印加して、
電子放出する際、周端面での放電や、漏れ電流などを防
止している。図４（ｂ）は、図４（ａ）の素子を四個並
べた状態の平面図である。多結晶シリコンと酸化膜が充
填された溝７９が、エミッタ７２を囲んでいる様子が良
くわかる。エミッタ７２の間には、アノード７３が見ら
れ、またエミッタ７２の上には、エミッタパッド７７２
が置かれている。溝７９は、隣接する素子と繋がってい
るが、各素子内で環状になっていてもよい。溝７９内の
絶縁膜としては、窒化シリコン膜でもよく、また、絶縁
膜の内側に充填するものは、多結晶シリコンの他に、燐
ガラス（ＰＳＧ）やほう素を含んだ燐ガラス（ＢＰＳ
Ｇ）なども考えられる。

【００２７】図５に本発明の第五の実施例の電界放出型
電子放出素子１０８の断面図を示す。シリコン基板８１
上の一部に酸化シリコン層８４が設けられ、その絶縁層
８４の上に単結晶シリコン薄膜からなる櫛型のエミッタ
８２が設けられ、酸化シリコン層８４が設けられていな
い部分はシリコン基板８１に凹部８３１が設けられてい
てアノード８３となっている。そしてエミッタ８２の上
にはＡｌ膜からなるエミッタパッド８７２が設けられて
いる。このパッドは配線抵抗の低下やエミッタ８２の保
護等に有効である。この電界放出型電子放出素子は１０
８は、エミッタ８２とアノード８３との間に電圧を印加
して、エミッタ８２から電子を放出させるものである。
エミッタ８２の外周部には、エミッタ８２の表面からシ
リコン基板８１に達する環状の溝８９が形成されてい
て、更にその溝８９内には酸化シリコン−酸化亜鉛系の
低溶融点ガラス８９１が充填されていて、素子外周での
アノード８３、エミッタ８２間の放電等を防止してい
る。酸化シリコン−酸化亜鉛系のガラスは、低溶融点で
取扱易く、被着と焼成だけで形成できる利点がある。

【００２８】図６に本発明の第六の実施例の電界放出型
電子放出素子１０９の断面図を示す。シリコン基板９１
上の一部に酸化シリコン層９４が設けられ、その絶縁層
９４の上にシリコン単結晶薄膜からなる櫛型のエミッタ
９２が設けられている。これらの電極間のシリコン基板
９１に凹部９３１が掘り下げられていて、アノード９３
となっている。そしてエミッタ９２の上にはＡｌ膜から
なるエミッタパッド９７２が設けられている。このパッ
ドは配線抵抗の低下やエミッタ９２の保護等に有効であ
る。シリコン基板９１の外周端には、エミッタ９２の表
面からシリコン基板９１に達する溝９９が形成されてい
て、更にその溝９９内には酸化膜９９１を介して多結晶
シリコン９９２が充填されている。この電界放出型電子
放出素子は１０９は、エミッタ９２とアノード９３との
間に電圧を印加して、エミッタ９２から電子を放出させ
るものである。この時、この構成において、溝９９の深
さを深くすれば、素子周端部での電界を小さくできるの
で、放電防止には特に有効である。更に、側面の安定化
が素子の端面で行われているので、素子に無駄な部分が
無く、有効に利用できる。

【００２９】図７（ａ）に本発明の第七の実施例の電界
放出型電子放出素子１１２の断面図を示す。シリコン基
板１２１上の一部に酸化シリコン層１２４が設けられ、
その絶縁層１２４の上にシリコン単結晶薄膜からなる櫛
型のエミッタ１２２とコレクタ１２５が設けられてい
る。これらの電極間のシリコン基板１２１に凹部１２３
１が掘り下げられていて、アノード１２３となってい
る。そしてエミッタ１２２の上にはＡｌ膜からなるエミ
ッタパッド１２７２が、コレクタ１２５の上にはコレク
タパッド１２７５が設けられている。これらのパッドは
配線抵抗の低下やエミッタ１２２、コレクタ１２５の保
護等に有効である。この電界放出型電子放出素子は１１
２は、エミッタ１２２とアノード１２３との間に電圧を
印加して、エミッタ１２２から電子を放出させ、その電
子をコレクタ電極１２５に集めるものであるのは図１４
の例と同じである。シリコン基板１２１の外周端には、
エミッタ１２２およびコレクタ１２５の表面からシリコ
ン基板１２１に達する溝１２９が形成されていて、更に
その溝１２９内には酸化膜１２９１を介して多結晶シリ
コン１２９２が充填されている。この電界放出型電子放
出素子は１１２は、エミッタ１２２とアノード１２３と
の間に電圧を印加して、エミッタ１２２から電子を放出
させる時、この構成において、溝１２９の深さを深くす
れば、素子周端部での電界を小さくできるので、放電防
止には特に有効である。更に、側面の安定化が素子の端
面で行われているので、素子面積に無駄な部分が無く、
有効に利用できる。図７（ｂ）は、図７（ａ）の素子を
四個並べた状態の平面図である。多結晶シリコンと酸化
膜が充填された溝１２９が、エミッタ１２２とコレクタ
１２５とを囲んで各素子の境界部分に形成されている様
子が良くわかる。エミッタ１２２とコレクタ１２５の間
には、アノード１２３が見られ、またエミッタ１２２と
コレクタ１２５の上には、それぞれエミッタパッド１２
７２、コレクタパッド１２７５が置かれている。四個の
素子は、必要に応じ後に溝１２９の中央で分割される。

【００３０】次に、図７の電子放出素子の製造工程につ
いて説明する。図８の（ａ）ないし（ｄ）および図９の
（ａ）ないし（ｄ）は図８の電子放出素子の製造工程を
説明する各工程での断面図を示す。シリコン基板１２
１、酸化シリコン層１２４および単結晶シリコン薄膜１
２２２からなるＳＯＩ（Silicon On Insulator）ウェハ
（シリコン薄膜厚さ；０．２μｍ、酸化シリコン層厚
さ；２μｍ）のシリコン薄膜１２２２上に、フォトレジ
ストを塗布し、図示しないマスクにより露光、現像し第
一パターン１２６１を形成し、シリコン薄膜１２２２か
ら酸化シリコン層１２４に達する溝１２９を形成する
［図８（ａ）］。次にパターン１２６１のフォトレジス
トを除去し、ＳＯＩウェハを熱酸化し、熱酸化膜１２９
１を形成する［同図（ｂ）］。続いて、その熱酸化膜１
２９１上に減圧ＣＶＤ法により、多結晶シリコン１２９
２を堆積する。この時溝１２９内にも多結晶シリコン１
２９２が充填される［同図（ｃ）］。次にバックエッチ
ングにより、溝１２９に充填された多結晶シリコン１２
９２以外の部分は除去する［同図（ｄ）］。更に、エミ
ッタパッド１２７２、コレクタパッド１２７５形成領域
の熱酸化膜１２９１を除去した後、Ａｌを電子ビーム蒸
着し、厚さ１μｍのＡｌ膜を形成する。そのＡｌ膜の上
にフォトレジストを塗布し、図示しないマスクを用いて
露光、現像し第二パターン１２６２を形成する。次にレ
ジストパターン１２６２をマスクとしてＡｌ膜をエッチ
ングし、エミッタ部およびアノード部のエミッタパッド
１２７２、コレクタパッド１２７３、図示していないが
電極に配線するためのパッドおよび配線等を形成する
［図９（ａ）］。もう一度、フォトレジストを塗布し、
エミッタ１２２およびコレクタ１２５を形成すべき部分
の単結晶シリコン薄膜１２２２上に第三パターン１２６
３を形成する。続いて、単結晶シリコン薄膜１２２２の
エッチングを行う［同図（ｂ）］。単結晶シリコン薄膜
１２２２のエッチングは、六フッ化硫黄を用いたプラズ
マエッチングで行った。続いて、更に下の単結晶シリコ
ン基板１２１が出るまで単結晶シリコン薄膜１２２２を
除去した部分の下の酸化シリコン層１２４のウェットエ
ッチングを行う。酸化シリコン層１２４のエッチングに
は、市販の緩衝フッ酸を用い、シリコン基板１２１の表
面が露出するまでエッチングして、シリコン薄膜１２２
２の下にアンダーカットが生じ、庇状になるようにし
た。次に、シリコン基板１２１の表面露出部を少しエッ
チングして、凹部１２３１を設けアノード１２３とする
［同図（ｃ）］。続いて単結晶シリコン薄膜１２２２の
庇部分を櫛歯状に加工するためのフォトレジストの第四
パターン１２６４の形成と、六フッ化硫黄を用いたプラ
ズマエッチングを行い、エミッタ１２２の形状を作る
［同図（ｄ）］。最後に、水酸化カリウム溶液による異
方性エッチングを行って（１１１）結晶面を出して、エ
ミッタ１２２の形状を整え、エミッタの先鋭化を行い、
第四パターン１２６４を除去してプロセスを完了する。

【００３１】図１０の（ａ）ないし（ｄ）は図５の電子
放出素子の製造工程を説明する各工程での断面図を示
す。シリコン基板８１、酸化シリコン層８４および単結
晶シリコン薄膜８２２からなるＳＯＩ（Silicon On Ins
ulator）ウェハ（シリコン薄膜厚さ；０．２μｍ、酸化
シリコン層厚さ；２μｍ）をもちいて、図９（ｂ）ない
し（ｄ）の工程と同じようにして、エミッタ８２、アノ
ード８３を形成する［図１０（ａ）］。全面にフォトレ
ジスト８６４を塗布した後、ダイサーにより、エミッタ
８２の表面からシリコン基板８１に達する溝８９を形成
する［同図（ｂ）］。形成した溝８９に電着法により、
酸化シリコン−酸化亜鉛系の粉末ガラス８９３を充填す
る。フォトレジスト８６４を除去し、酸素−窒素混合ガ
ス雰囲気中で約６００〜７００℃で１時間焼成する［同
図（ｃ）］。その後、Ａｌ膜を被着し、フォトエッチン
グ技術により、エミッタパッド８７２を形成する［同図
（ｄ）］。

【００３２】また、上記の電界放出型電子放出素子の製
造方法については、単結晶シリコン基板と単結晶シリコ
ン薄膜とが熱酸化膜を介して張り合わされた形のＳＯＩ
ウェハを使用すれば、良質の絶縁層とシリコン薄膜とが
容易に得られ、エミッタまたはアノードのための蒸着等
による金属膜の形成が不要になり、電子放出素子の作成
プロセスが簡略化できるだけでなく、品質の安定化に貢
献する。

【００３３】

【発明の効果】以上述べたように、本発明によれば、電
子放出部以外のエミッタ−アノード間の距離を充分にと
り、またはその間に絶縁物を挟んで表面を安定化させる
ことによって、異常放電やもれ電流を抑え、電子放出特
性を安定化させることができる。また、一枚のウェハに
多数の電子放出素子を作成した場合に、各素子の分離が
確実になるので、ウェハ状態でシリコン基板に一定の電
位を与え、ウェハ状態で各素子ごとの評価が簡単に行え
るという利点も得られる。

【図面の簡単な説明】

【図１】本発明の第一の実施例の電子放出素子の部分断
面図

【図２】本発明の第二の実施例の電子放出素子の部分断
面図

【図３】本発明の第三の実施例の電子放出素子の部分断
面図

【図４】（ａ）は、本発明の第四の実施例の電子放出素
子の部分断面図、（ｂ）は、四つの電子放出素子の平面
図

【図５】本発明の第五の実施例の電子放出素子の部分断
面図

【図６】本発明の第六の実施例の電子放出素子の部分断
面図

【図７】（ａ）は、本発明の第七の実施例の電子放出素
子の部分断面図、（ｂ）は四つの電子放出素子の平面図

【図８】図７の電子放出素子の製造工程を（ａ）ないし
（ｄ）の順に示す部分断面図

【図９】図８に続く図７の電子放出素子の製造工程を
（ａ）ないし（ｄ）の順に示す部分断面図

【図１０】図７の電子放出素子の製造工程を（ａ）ない
し（ｄ）の順に示す部分断面図

【図１１】従来の電子放出素子の部分斜視図

【図１２】図１１の電子放出素子の製造工程を（ａ）な
いし（ｅ）の順に示す部分断面図

【図１３】従来の電子放出素子の別の例の部分斜視図

【図１４】従来の電子放出素子の更に別の例の部分斜視
図

【図１５】図１４の電子放出素子の製造工程を（ａ）な
いし（ｄ）の順に示す部分断面図

【図１６】図１５に続く図１４の電子放出素子の製造工
程を（ａ）ないし（ｃ）の順に示す部分断面図

【図１７】（ａ）および（ｂ）は図１５の電子放出素子
の製造工程で使用するフォトマスクの平面図

【図１８】図１５の電子放出素子の製造工程で使用する
フォトマスクの平面図

【符号の説明】

１１、２１、３１、４１、５１、６１シリコン基板７１、８１、９１、１２１シリコン基板１２、２２、３２、４２、５２、６２エミッタ７２、８２、９２、１２２エミッタ１３、２３、３３、４３、５３、６３アノード７３、８３、９３、１２３アノード１３１Ｍｏ膜１３２Ａｌ層１３３Ｍｏ層１４、２４、３４、４４、５４、６４絶縁層または酸
化シリコン層７４、８４、９４、１２４絶縁層または酸化シリ
コン層１６１、３６１第一パターン１８１第一開口部１８２、５８２、６８２第二開口部２２１、３２１、１２２１エミッタ先端部３２２、１２２２単結晶シリコン薄膜３３１、７３１、８３１、９３１凹部１２３１凹部３５、１２５コレクタ３６２、１２６２第二パターン３６３、１２６３第三パターン３７２、７７２、８７２、９７２エミッタパッド１２７２エミッタパッド３７５、１２７５コレクタパッド５９、６９、７９、８９溝７９１、９９１、１２９１酸化膜７９２、９９２、１２９２多結晶シリコン８６４フォトレジスト８９３低融点ガラス９９、１２９掘り下げ部１２６４第四パターン

Claims

【特許請求の範囲】

【請求項１】半導体基板と、その半導体基板の一方の主
表面上の一部に設けられた絶縁層と、その絶縁層上に載
置されたアノードと、半導体基板に設けられたエミッタ
とを有し、真空中でそのアノードに電圧を印加して前記
エミッタから電子を放出させるものにおいて、アノード
の外周端が絶縁層の外周端より内側にあることを特徴と
する電界放出型電子放出素子。
【請求項２】半導体基板と、その半導体基板の一方の主
表面上の一部に設けられた絶縁層と、その絶縁層上に載
置されたアノードと、半導体基板に設けられたエミッタ
とを有し、真空中でそのアノードに電圧を印加して前記
エミッタから電子を放出させるものにおいて、アノード
の外周近傍に、アノードの表面からアノードを貫通する
溝を有することを特徴とする電界放出型電子放出素子。
【請求項３】半導体基板の外周端に、アノードの表面か
らアノードを貫通する溝を有することを特徴とする請求
項２に記載の電界放出型電子放出素子。
【請求項４】半導体基板と、その半導体基板の一方の主
表面上の一部に設けられた絶縁層と、その絶縁層上に載
置されたエミッタと、半導体基板に設けられたアノード
とを有し、真空中でそのアノードに電圧を印加して前記
エミッタから電子を放出させるものにおいて、エミッタ
の外周端が絶縁層の外周端より内側にあることを特徴と
する電界放出型電子放出素子。
【請求項５】半導体基板と、その半導体基板の一方の主
表面上の一部に設けられた絶縁層と、その絶縁層上に載
置されたエミッタと、半導体基板に設けられたアノード
とを有し、真空中でそのアノードに電圧を印加して前記
エミッタから電子を放出させるものにおいて、エミッタ
の外周近傍に、エミッタの表面からエミッタを貫通する
溝を有することを特徴とする電界放出型電子放出素子。
【請求項６】半導体基板の外周端に、エミッタの表面か
らエミッタを貫通する溝を有することを特徴とする請求
項５に記載の電界放出型電子放出素子。
【請求項７】半導体基板と、その半導体基板の一方の主
表面上の一部に設けられた絶縁層と、その絶縁層上に載
置されたエミッタと、絶縁層上に載置されたコレクタ
と、半導体基板に設けられアノードとを有し、真空中で
そのアノードに電圧を印加して前記エミッタから電子を
放出させ、放出された電子をコレクタに集めるものにお
いて、エミッタおよびコレクタの外周端が絶縁層の外周
端より内側にあることを特徴とする電界放出型電子放出
素子。
【請求項８】半導体基板と、その半導体基板の一方の主
表面上の一部に設けられた絶縁層と、その絶縁層上に載
置されたエミッタと、絶縁層上に載置されたコレクタ
と、半導体基板に設けられアノードとを有し、真空中で
そのアノードに電圧を印加して前記エミッタから電子を
放出させ、放出された電子をコレクタに集めるものにお
いて、素子の外周近傍に、エミッタおよびコレクタの表
面からエミッタおよびコレクタを貫通する溝を有するこ
とを特徴とする電界放出型電子放出素子。
【請求項９】半導体基板の外周端に、エミッタおよびコ
レクタの表面からエミッタおよびコレクタを貫通する溝
を有することを特徴とする請求項８に記載の電界放出型
電子放出素子。
【請求項１０】前記溝が、絶縁層の下の半導体基板に達
していて、絶縁物が充填されていることを特徴とする請
求項２、３、５、６、８または９のいずれかに記載の電
界放出型電子放出素子。
【請求項１１】前記絶縁物が、酸化シリコンと酸化亜鉛
を主成分とするガラスからなることを特徴とする請求項
１０に記載の電界放出型電子放出素子。
【請求項１２】前記絶縁物が、絶縁膜につつまれた多結
晶シリコンからなることを特徴とする請求項１０に記載
の電界放出型電子放出素子。
【請求項１３】前記絶縁膜が、酸化シリコンからなるこ
とを特徴とする請求項１２に記載の電界放出型電子放出
素子。
【請求項１４】前記絶縁膜が、窒化シリコンからなるこ
とを特徴とする請求項１２に記載の電界放出型電子放出
素子。
【請求項１５】単結晶シリコン基板と単結晶シリコン薄
膜とが酸化シリコン層で貼り合わされた形のＳＯＩ（絶
縁膜上シリコン）ウェハを用いることを特徴とする請求
項１ないし１４のいずれかに記載の電界放出型電子放出
素子の製造方法。
【請求項１６】単結晶シリコン薄膜から酸化シリコン層
を貫通し単結晶シリコン基板に達する溝を形成し、その
溝内に絶縁膜を介して多結晶シリコンを充填することを
特徴とする請求項１２ないし１４のいずれかに記載の電
界放出型電子放出素子の製造方法。
【請求項１７】単結晶シリコン薄膜から酸化シリコン層
を貫通し単結晶シリコン基板に達する溝を形成し、その
溝内に酸化シリコンと酸化亜鉛を主成分とする粉末ガラ
スを充填し、焼成することを特徴とする請求項１１に記
載の電界放出型電子放出素子の製造方法。
【請求項１８】単結晶シリコン薄膜から酸化シリコン層
を貫通し単結晶シリコン基板に達する掘り下げ部を形成
し、その掘り下げ部に絶縁物を充填し、その掘り下げ部
部分で素子を分離することを特徴とする請求項１０に記
載の電界放出型電子放出素子の製造方法。