JPH0887954A

JPH0887954A - 電界放出型電子放出素子とその製造方法およびその素子を用いた真空管、整流器と表示装置

Info

Publication number: JPH0887954A
Application number: JP22118794A
Authority: JP
Inventors: Kazuo Matsuzaki; 一夫松崎; Takahiko Uematsu; 隆彦植松; Youichi Riyoukai; 洋一了戒; Masato Nishizawa; 正人西澤; Akinori Shimizu; 了典清水
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1994-09-16
Filing date: 1994-09-16
Publication date: 1996-04-02

Abstract

(57)【要約】【目的】電界放出型電子放出素子の電子放出特性の改
善、均一化に有効な構造およびその製造方法を提供す
る。【構成】単結晶シリコン薄膜、酸化シリコン層、シリコ
ン基板からなるＳＯＩウェハを用い、単結晶シリコン基
板に設けたステップに櫛型または楔型のエミッタを加工
し、酸化シリコン層の上のシリコン薄膜をアノードとす
る。エミッタ−アノード間に電圧を印加しエミッタから
電子を放出させる。エミッタ−アノード間距離が酸化シ
リコン層の厚さで決まるので、均一性、制御性が向上す
る。ステップを結晶方位に沿って環状に形成し、電子放
出電流を増大させる。そのような電子放出素子と対向す
るコレクタとを真空容器中に入れ、真空管、整流器、表
示装置とすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体微細加工技術を
用いて微小にした電界放出型の電子放出素子の構造とそ
の製造方法およびその電子放出素子を用いた真空管、整
流器と表示装置に関する。

【０００２】

【従来の技術】近年、ディスプレイ、高速スイッチング
素子、各種センサなどへの応用を目的として微小真空管
が作られているが、そこでは、微小な電子源を巧みに形
成する技術がキィテクノロジィとなっている。従来、電
子源としては、加熱されたフィラメント等から放出され
る熱電子を利用する熱陰極型電子放出素子が多く用いら
れていた。しかし、熱陰極型電子放出素子は、加熱によ
るエネルギーの損失が大きい、予備加熱が必要であるな
どの問題点を有している。これらの問題点を解決るた
め、電界放出型（冷陰極型）の電子放出素子が注目され
てきており、幾つかの提案がなされている。

【０００３】図１４は、電界放出型電子放出素子の一例
を示す部分斜視図である。これを錐体型電子放出素子１
０１と呼ぶことにする。図に示すように、シリコン基板
１１に、モリブデン（以下Ｍｏと略記する）等からなる
円錐状のエミッタ１２を設け、このエミッタ１２を中心
にして開口部が設けられた酸化シリコン等の絶縁層１４
が形成され、更にその上に、前記円錐状のエミッタ１２
の先端部の近傍に、その端部が形成されたアノード１３
が設けられている。かかる構造の電界放出型電子放出素
子を真空中に置き或いは真空封止して、シリコン基板１
１とアノード１３との間に電圧を印加すると、電界強度
の大きいエミッタ１２の先端部から電子が放出される。
図１４においては、エミッタ１２が一つであるが、実際
には多数のエミッタ１２を、平面的に展開して使用する
ことが多い。

【０００４】図１６（ａ）ないし（ｅ）は、図１４の錐
体型電子放出素子１０１の製造方法を説明するための各
工程における部分断面図を示す。以下に図を参照しなが
ら工程を説明する。シリコン基板１１上に絶縁層１４を
形成し、更に電子ビーム蒸着法によりアノード１３とな
るＭｏ膜１３１を被着し、フォトレジストを塗布し、露
光現像処理を経て第一パターン１６１を形成する［図１
６（ａ）］。次に、フォトレジストのパターン１６１を
マスクにしてＭｏ膜１３１、絶縁層１４を選択的にエッ
チングして第一の開口部１８１と第二の開口部１８２を
形成する。第一の開口部１８１が設けられたＭｏ膜１３
１はアノード１３の形になる［同図（ｂ）］。次に、シ
リコン基板１１を基板平面内で回転させながら、一定の
角度θだけ傾斜させてアルミニウム（以下Ａｌと略記す
る）をアノード１３の上面および第一開口部１８１の側
面に蒸着してＡｌ層１９１を形成する［同図（ｃ）］。
次に、シリコン基板１１に対して垂直にＭｏを電子ビー
ム蒸着法により蒸着する。この時、ＭｏはＡｌ層１９１
の上面およびシリコン基板１１上だけでなく、Ａｌ層１
９１の側面にも堆積するので、第一の開口部１８１の直
径はＭｏ層１９２の堆積に伴って段々小さくなって行
く。この第一の開口部１８１の直径の減少に伴って、シ
リコン基板１１上に堆積されるＭｏの蒸着範囲も次第に
小さくなって行くため、シリコン基板１１上には、ほぼ
円錐状のエミッタ１２が形成される［同図（ｄ）］。最
後に、堆積したＭｏ層１９２およびＡｌ層１９１を除去
することにより、ほぼ円錐状のエミッタ１２を有する錐
体型電子放出素子１０１が形成される［同図（ｅ）］。

【０００５】しかし、上記の製造方法による図１４の電
界放出型電子放出素子は、円錐状のエミッタ１２を蒸着
で形成するため、同じ形状を多数形成した際の再現性が
不十分となりやすい。そのため特に、先の尖ったエミッ
タ１２の最先端の曲率半径や、エミッタ１２とアノード
１３との間の距離に敏感な電子放出特性にバラツキが大
きいという難点がある。

【０００６】このような背景において、最近、新しい形
状の電子放出特性の均一性の良い電子放出素子が、金丸
と伊藤によってセミコンダクターワールド誌１９９２年
３月号６２ページに発表された。図１５にその電子放出
素子の部分斜視図を示す。これを櫛型電子放出素子１０
２とよぶことにする。シリコン基板２１の上の絶縁層２
４に絶縁層凸部２４１と絶縁層凹部２４２が形成され、
その絶縁層凸部２４１の上に、一辺に複数のエミッタ先
端部２２１を有するＭｏからなるエミッタ２２が載置さ
れている。そして、絶縁層凹部２４２には、エミッタ先
端部２２１に対向するように、アノード２３が形成され
ている。この電子放出素子においても、エミッタ２２と
アノード２３との間に電圧を印加することにより、電界
強度の大きいエミッタ先端部２２１の先端から電子が放
出される。この構造は、従来の半導体装置の製造プロセ
スで比較的容易に製造でき、製造工程のバラツキ低減と
いう点では、はるかに改善された製造方法である。

【０００７】図１７の（ａ）ないし（ｄ）および図１８
の（ａ）ないし（ｃ）に櫛型電子放出素子１０２の製造
工程を部分断面図で示した。以下、これを順を追って説
明する。シリコン基板２１の上に絶縁層２４として例え
ば酸化シリコン層を被着し、更に全面にエミッタとなる
タングステン膜（以下Ｗ膜と略す）２２２をスパッタリ
ングにより堆積する［図１７（ａ）］。次に、Ｗ膜２２
２の上にフォトレジストを塗布し、図示しないフォトマ
スクによる第一パターン２６１を形成する。このフォト
レジストのパターン２６１をマスクとして反応性イオン
エッチング（ＲＩＥ）により、Ｗ膜２２２をエッチング
する［同図（ｂ）］。更に、レジストパターン２６１と
Ｗ膜２２２をマスクとして、絶縁層２４を約１μｍエッ
チングして、絶縁層凸部２４１と絶縁層凹部２４２を形
成する［同図（ｃ）］。この基板上にアノード２３とな
るニオブ膜（以下Ｎｂと略す）２３１およびアルミニウ
ム膜（以下Ａｌと略す）Ｍｏ膜２３２を真空蒸着し、絶
縁層凸部２４１上のＡｌ膜Ｍｏ膜２３２、Ｎｂ膜２３１
はリフトオフにより除去する［同図（ｄ）］。もう一度
フォトレジストを塗布し、図示しない第二マスクによる
第二パターン２６２を形成する。このフォトレジストの
パターン２６２をマスクとして反応性イオンエッチング
（ＲＩＥ）によりＡｌ膜Ｍｏ膜２３２、Ｎｂ膜２３１を
エッチングする［図１８（ａ）］。更にもう一度フォト
レジストを塗布し、図示しない第三マスクによる櫛形の
パターン２６３を形成する。このフォトレジストのパタ
ーン２６３をマスクとして反応性イオンエッチング（Ｒ
ＩＥ）により、櫛型のエミッタ２２を形成する。このと
きゲート電極２３はマスクされていないが、Ａｌ膜が保
護膜となって櫛型に加工されない［同図（ｂ）］。最後
にＡｌ膜Ｍｏ膜２３２をエッチングし、更に緩衝フッ酸
により、絶縁層２４の表面をエッチングして、エミッタ
−アノード間の絶縁性を高めて完成する［同図
（ｃ）］。エミッタ、アノード材料の金属としては、電
子の飛び出しやすさを表す仕事関数、プロセス中および
プロセス後の表面の安定性、長期の耐久性等から、Ｗ、
Ｍｏ、Ｎｂ等が用いられている。

【０００８】

【発明が解決しようとする課題】図１５の櫛型電子放出
素子１０２は、図１７、１８に製造工程を示したよう
に、図１４の錐体型電子放出素子１０１の構造に比べて
フォトエッチング工程、すなわち、フォトレジストのパ
ターン形成と、それをマスクとしたエッチングの回数が
多い上に、多種類の金属材料が使用されているので、エ
ッチング方法やエッチング液の選定に制約がある。ま
た、多結晶金属薄膜からエミッタを加工するが、その薄
膜中には０．１μｍ前後の大きさの結晶間に結晶粒界が
存在しており、その粒界内外で例えばドライエッチング
中のエッチング速度が異なるため、エミッタの先端部の
形状が粒界面に沿って形成され易くなり、結果として形
状のばらつきが大きくなってしまうという欠点がある。
エミッタ先端部の形状は、エミッタから放出される電界
放出電流に直接的に影響するので、そのばらつきが大き
いエミッタは実用が困難となる。

【０００９】上記のように従来の電界放出型電子放出素
子は、構造と材料との組合せに関する工夫が不十分であ
り、結果として電子放出特性がロット毎にばらつくのは
勿論、同一ロット内の同一基板内においても均一ではな
かった。また、その製造プロセスにおいても、これらの
構造と材料の組合せの不備に起因する欠点を解決する手
段が講じられていない。

【００１０】上記の問題に鑑みて、本発明は、再現性お
よび均一性を従来例に比べて格段に向上させるために最
適化された材料とその空間配置を有する電界放出型電子
放出素子を提供するとともに、該電界放出型電子放出素
子の構造を効率的に再現性良く製造するための方法を提
示することを目的とする。

【００１１】

【課題を解決するための手段】上記の問題の解決のた
め、本発明は、エミッタと、シリコン基板面上に絶縁層
を介して設けられたアノードとを有し、真空中でエミッ
タ−アノード間に電圧を印加して、エミッタから電子を
放出させる電界放出型電子放出素子において、シリコン
基板表面にステップを設け、エミッタがそのステップを
加工形成してなるものとする。

【００１２】シリコン基板が、単結晶シリコンであり、
例えば、主表面として（１００）、（１１１）、（１１
０）結晶面を持つシリコン単結晶シリコンからなるもの
とする。そして、前記エミッタの電子を放出する先端部
が、二つ以上の（１１１）面で構成されているようにす
る。

【００１３】また、エミッタが、平面図上で櫛型または
楔型をしており、その櫛型又は楔型の先端部から電子を
放出するようにする。前記絶縁層が酸化シリコンからな
り、また、アノードが単結晶シリコンからなるものとす
る。前記ステップは環状に形成されていてもよい。

【００１４】前記アノードはエミッタと対称的に形成さ
れていてもよい。また、前記シリコン基板に対向するコ
レクタを設け、そのコレクタに印加された電圧が形成す
る電位ポテンシャルに導かれて、エミッタから放出され
た電子が、コレクタに到達するようにすることもでき
る。前記の電子放出素子の製法としては、単結晶シリコ
ン基板と、単結晶シリコン薄膜とが熱酸化シリコン層を
介して貼り合わされた形のＳＯＩウェハを使用し、特に
ＳＯＩウェハの単結晶シリコン基板を加工してエミッタ
とし、単結晶シリコン薄膜を加工してアノードとする。

【００１５】表面に酸化シリコン層を有する単結晶シリ
コン基板に貼り合わされた単結晶シリコン層から、先ず
始めにアノードを加工し、次に、その結果露出した上記
酸化シリコン層をアノードの形状をマスクにしてエッチ
ング除去することによって、該アノードとシリコン基板
との間に凹部を形成し、さらに、酸化シリコン層の形状
をマスクとして、凹部の底部に露出した単結晶シリコン
基板表面を所望の形に加工してエミッタとするものとす
る。

【００１６】また、異方性ウェットエッチング法によっ
て上記アノードおよびエミッタ先端部を加工し、先鋭化
するものとする。そして、コレクタを有する上記のよう
な電界放出型電子放出素子を用いて、真空管、整流器、
表示装置とすることができる。

【００１７】

【作用】上記の手段を講じて、エミッタと、シリコン基
板表面上に絶縁層を介して設けられたアノードとを有
し、エミッタ−アノード間に電圧を印加して、エミッタ
から電子を放出させる電界放出型電子放出素子におい
て、シリコン基板表面にステップを設け、エミッタがそ
のステップを加工形成してなるものとすることによっ
て、エミッタ形成のための金属膜烝着、パターン形成等
が不要になる。

【００１８】エミッタ材料は、図１４や図１５に示した
ようなＭｏやＷ等の高融点金属に限定されるわけではな
く、半導体プロセスによりマッチしたシリコンも対象と
なる材料である。シリコンの電子放出のし易さの目安で
ある仕事関数は、Ｗ、Ｍｏよりやや小さく、電子放出材
料として、全く問題は無い。そして、シリコン基板が、
単結晶シリコンであれば、以前に述べたような結晶粒界
による不均一が避けられる。

【００１９】なお、単結晶シリコン基板が主表面として
（１００）、（１１１）、（１１０）結晶面をもつもの
とすると、（１１１）面がもっとも稠密な面であるので
安定であり、異方性エッチングによって制御し易い面で
あるので、エミッタ領域の電子を放出する先端部が二つ
以上の（１１１）面で構成された鋭い先端部を持つよう
にできる。平面図上で櫛型または楔型のエミッタは、上
記基板の主表面と（１１１）面とで構成された鋭い先端
部をもつようにできる。

【００２０】前記絶縁層が酸化シリコンからなるものと
すれば、単結晶シリコン基板との良質な界面が得られる
とともに、その酸化シリコン層の厚さで、電子放出特性
のもっとも重要な因子の一つであるエミッタ−アノード
間の距離が決まるので、電子放出素子特性の均一化が図
れる。また、アノードが単結晶シリコンからなるものと
すれば、一部のパッド等を除けば、電子放出素子素子が
シリコンと酸化シリコンだけで構成でき、最小限の材料
で済みか、かつ対応するエッチング等の薬品も多種類を
要しない。前記の結晶粒界に基づくアノード形状の不均
一が避けられる。またエミッタと同様の結晶面を利用し
た形状形成が可能になる。

【００２１】前記ステップを環状に形成すれば、エミッ
タからの電子放出電流密度が高められる。アノードをエ
ミッタと対称的に形成すれば、同時に同様に形成でき製
造工程が短縮できる。また、アノードとエミッタの機能
に互換性をもたせることが可能になる。

【００２２】また、前記シリコン基板に対向するコレク
タを設け、そのコレクタに印加された電圧が形成する電
位ポテンシャルに導かれて、エミッタから放出された電
子が、コレクタに到達するようにすれば、コレクタに集
めた電子を利用できるようになる。次に、上記の電界放
出電子放出素子の製造方法については、単結晶シリコン
基板と、単結晶シリコン薄膜とが酸化シリコン層を介し
て貼り合わされた形のＳＯＩウェハを使用し、特にＳＯ
Ｉウェハの単結晶シリコン基板を加工してエミッタと
し、単結晶シリコン薄膜を加工してアノードとすれば、
良質の絶縁層とシリコン薄膜とが容易に得られる。しか
も従来必要であったエミッタとアノード形成用の金属膜
をスパッタリング法や、真空烝着法により堆積する工程
が不要となり、その分製造工程を減らすことができる。
そして、従来エミッタとアノード間の距離を再現性良く
制御する方法として必要であったリフトオフ法や、回転
烝着など煩雑かつ微妙な手段が不要になる。

【００２３】表面に酸化シリコン層を有する単結晶シリ
コン基板に貼り合わされた単結晶シリコン薄膜から、ア
ノードを加工し、次に、その結果露出した上記酸化シリ
コン層をアノードの形状をマスクにしてエッチング除去
することによって、アノードとシリコン基板との間に凹
部を形成し、さらに、酸化シリコン層の形状をマスクと
して、凹部の底部に露出した単結晶シリコン基板表面を
所望の形に加工してエミッタとすれば、アノードとエミ
ッタとが自己整合的に位置決めされるので、フォトエッ
チング工程およびそのためのマスクが削減できる。

【００２４】また、異方性ウェットエッチング法によっ
て上記アノードおよびエミッタ先端部を加工し、先鋭化
すれば、容易に結晶面を利用した鋭角のエミッタ先端が
再現性良く形成できる。そして、コレクタを有する上記
のような電界放出型電子放出素子を用いて、特性ばらつ
きのない、製造方法が容易な効率のよい真空管、整流
器、表示装置とすることができる。

【００２５】

【実施例】以下、図を参照しながら、本発明の実施例に
ついて詳細に説明する。図１に本発明の実施例の電界放
出型電子放出素子１０３の斜視図を示す。主表面として
（１００）結晶面を有する単結晶シリコン基板３１の一
部表面上に酸化シリコン層３４が形成され、その酸化シ
リコン層３４の上に単結晶シリコン薄膜からなるアノー
ド３３が載置されている。アノード３３の上には、Ａｌ
からなるアノードパッド３７３が形成され、配線、配線
抵抗の低下、アノード３３の保護等の役割を果たしてい
る。シリコン基板３１の酸化シリコン層３４が形成され
ていない部分には、鋭角のステップ３８が形成され、そ
の端部が櫛型に加工されてエミッタ３２となっている。
エミッタ３２の先端部３２１は酸化シリコン層３４で覆
われておらず、後述するように異方性エッチングにより
安定な結晶面で構成された鋭角になっている。そして、
エミッタとなるシリコン基板３１の裏面にはＴｉ／Ｎｉ
／Ａｇ烝着された電極３０が設けられている。この電子
放出素子１０３は，真空中でエミッタ３２とアノード３
３との間に電圧を印加して、エミッタ３２から電子を放
出するものである。

【００２６】図２に、図１のエミッタ３２の先端部３２
１の拡大図を示す。エミッタ３２の単結晶薄膜の結晶方
位が、主表面が（１００）面で櫛歯の方向が〈０，１，
−１〉であるとすると、櫛歯の側面及び先端面は後述の
異方性ウェットエッチングによって安定な（１１１）面
が優先的に現され、基板表面の（１００）面に交差する
三つの（１１１）面すなわち（１，１，１），（１，
１，−１），（１，−１，−１）面で構成される。これ
により、図２に示すように基板面に対して５４．７°の
角度で三つの（１１１）面が交わる鋭いエッジが構成さ
れる。

【００２７】上記のようにエミッタ３２をシリコン基板
３１から加工すると、従来用いられたＷ、Ｍｏ等の金属
膜より遙かに高純度の材質が得られるため、特に微細な
構造を製造する場合に、不純物による不均一化が避けら
れ、加工後の形状再現性が優れる。エミッタの材料は、
図１４や図１５に示したようなＭｏやＷなどの高融点金
属に限定されるわけではなく、半導体プロセスによりマ
ッチしたシリコンも対象となる材料である。シリコンの
電子放出のし易さの目安である仕事関数は、Ｗ、Ｍｏよ
りやや小さく、電子放出材料として全く問題はない。

【００２８】特に、ＷやＭｏ等の高融点金属の単結晶は
非常に得るのが困難であるが、シリコンは単結晶が容易
に得られ、以前に述べたような結晶粒界による不均一が
避けられるので、金属のエミッタに比べて先端の先鋭化
が図れるとともに加工後の形状再現性が優れる。そし
て、その単結晶基板が主表面として（１００）結晶面を
もつ単結晶シリコンであれば、絶縁層である酸化シリコ
ン層との良質な界面が得られる。

【００２９】上記のように、シリコン基板３１をエミッ
タ３２として加工することにより、エミッタ３２として
特別に金属膜などを形成する必要がない。そして、絶縁
層を単結晶シリコン基板を熱酸化して形成した酸化シリ
コン層とすれば、先に述べたようにシリコン薄膜と馴染
みがよいだけでなく、形成が容易にできる。構成が単結
晶シリコン薄膜、シリコン酸化膜、単結晶シリコン基板
と非常に簡単な構成になり、後述するように製造工程が
短くできる。

【００３０】電子放出特性については、電子を放出する
エミッタ３２の先端部３２１の形状が結晶面で規定され
るため、非常に再現性良く先鋭化されて、電子放出特性
が向上する。特に、電子放出特性のもっとも重要な因子
であるエミッタ３２−アノード３３間の距離が酸化シリ
コン層３４の厚さで決まるので、特性の均一化および制
御性の点で非常にメリットが大きい。また、電子放出の
ための電界が、エミッタ３２のステップ３８の上のエッ
ジに集中することも、アノード３３との間の電界が均一
になり、電子放出特性の均一化に効果がある。

【００３１】このように、図１の構造は、電子放出の再
現性、均一性がよく、特に、上方に電子放出をする場合
の構造としては、非常にすぐれたものである。図３は、
本発明の第二の実施例の電界放出型電子放出素子１０４
の斜視図を示す。主表面として（１００）結晶面を有す
る単結晶シリコン基板４１上の一部に酸化シリコン層４
４が形成され、その酸化シリコン層４４の上に単結晶シ
リコン薄膜からなるアノード４３がある。アノード４３
の上には、Ａｌからなるアノードパッド４７３が形成さ
れている。シリコン基板４１の酸化シリコン層４４が形
成されていない部分には、鋭角のステップ４８が形成さ
れその端部が楔型に加工されて、エミッタ４２になって
いる。エミッタ４２の先端部４２１は酸化シリコン層４
４で覆われておらず、後述するように異方性エッチング
により安定な結晶面で構成された鋭角になっている。そ
して、エミッタとなるシリコン基板４１の裏面にはＴｉ
／Ｎｉ／Ａｇ烝着された電極４０が設けられている。図
４は、図３のエミッタ４２の楔状の先端部４２１を拡大
したものである。異方性ウェットエッチングにより、安
定な（１１１）面が優先的に現れるが、互いに交差する
二つの（１１１）面とシリコン基板の（１００）面とに
より、エミッタ４２の先端部４２１はそれぞれ５４．７
°と鋭角化されている。この構造の電子放出素子１０４
においても、上記の第一の実施例の１０３と同様な利点
が得られる。

【００３２】図５（ａ）および（ｂ）は、本発明の第三
の実施例の電子放出素子１０５のエミッタ５２の先端部
５２１の斜視図である。主表面として（１１１）結晶面
を有する単結晶シリコン基板５１を用いて製造した電界
放出型電子放出素子１０５の全体の斜視図は、ほぼ図３
と同じになる。エミッタ５２の先端部５２１は、異方性
ウェットエッチングにより、優先的に現れる（１１１）
面によって囲まれた形状となっている。図５（ａ）で
は、互いに交差する四つの（１１１）面により、エミッ
タの先端部５２１はそれぞれ５６．３°の先端をもつ四
面からなるピラミッド型をしている。この時対向する面
間の角度は７０．５°である。

【００３３】図５（ｂ）では、同じく互いに交差する四
つの（１１１）面によるが、エミッタ５２の先端部５２
１が幅をもち、櫛型と楔型との混合型になっている。図
６（ａ）は、本発明の第四の実施例の電子放出素子１０
６のエミッタ６２の先端部６２１の斜視図である。主表
面として（１１０）結晶面を有する単結晶シリコン基板
６１を用いて製造した電界放出型電子放出素子１０６の
全体の斜視図は、ほぼ図３と同じになる。エミッタ６２
の先端部６２１は、基板表面の（１１０）面と異方性ウ
ェットエッチングにより、優先的に現れる（１１１）面
によって囲まれた形状となっている。基板表面の（１１
０）面と互いに交差する三つの（１１１）面により、エ
ミッタの先端部６２１はそれぞれ２８．２°の先端をも
つ対向する二面と、５６．３°の（１１１）面と７０．
５°の（１１０）面とからなるピラミッド型をしてい
る。また、図６（ｂ）のように櫛型と楔型との混合型に
することもできる。

【００３４】図５、図６の実施例においても、前記の例
と同じ利点を有している。図７は、本発明の第五の実施
例の電界放出型電子放出素子１０７の斜視図である。こ
の電子放出素子１０７は、主表面として（１００）結晶
面を有する単結晶シリコン基板７１を用いて製造したも
ので、シリコン基板７１の表面層の一部に、平面図上で
概形がほぼ正方形で、深さが深いほど面積が広くなるよ
うな窪み７８が形成されている。窪み７８の上端は内側
に向かって鋭く突き出している。そして、その正方形の
各辺は、図１のように先端が櫛型に加工されていて、エ
ミッタ７２となっている。窪み７８の周辺に設けられた
酸化シリコン層７４の上には単結晶シリコン薄膜からな
るアノード７３が載置されている。７７３はＡｌからな
るアノードパッドである。エミッタ７２の形成されたシ
リコン基板７１の裏面には、Ｔｉ／Ｎｉ／Ａｇ膜が烝着
され電極７０となっている。エミッタ７２の先端部７２
１は、異方性ウェットエッチングにより、安定な（１１
１）面が優先的に現され、互いに交差する三つの（１１
１）面により、図２のように５４．７°と鋭角化されて
いる。このように、シリコン基板７１に設けた窪み７８
の周囲に環状にエミッタ７２を形成することにより、上
記の実施例の利点に加えて、電子放出電流の増大が図れ
る。窪みの形状は、正方形に限られるものではなく、長
方形や或いはそれらを組み合わせた複雑な形状にもでき
る。

【００３５】図７の構造を参考にすれば、図３、図５、
図６の楔型のエミッタを、結晶方位に従った多角形の窪
みの各辺に沿って環状に配列することにより、図７の実
施例と同様の電子放出素子が得られることは容易に察せ
られる。図８は、本発明の第六の実施例の電界放出型電
子放出素子１０８の斜視図である。この電子放出素子１
０８は、主表面として（１００）結晶面を有する単結晶
シリコン基板を用いて製造した図７の第六の実施例の変
形である。シリコン基板８１の表面層に平面図上で正方
形の窪みを形成する代わりに、概形が円形の窪み８８が
形成されている。この場合は、円周は一定方位の結晶面
をなすことは無い。従って櫛型又は楔型のエミッタを一
列に並べることはできないが、櫛型および楔型のエミッ
タ８２を、櫛歯や楔の大きさも変えながら適当に配列す
ることにより、ほぼ円形の窪み８８の周囲に沿って並べ
ることができる。８３は、窪み８８の周辺に設けられた
酸化シリコン層８４の上に載置されたアノード、８７３
はアノードパッドである。

【００３６】図９は、本発明の第七の実施例の電界放出
型電子放出素子１０９の斜視図を示す。主表面が（１０
０）面の単結晶シリコン基板９１の表面層にほぼ正方形
の窪み９８が形成され、その窪み９８の上端は内側に向
かって鋭く突き出している。そして、その周辺には、図
７のように先端が櫛型に加工されていて、エミッタ９２
となっている。窪み９８の周辺に設けられた酸化シリコ
ン層９４の上には、図７の例と違って、端部がエミッタ
９２と対称的に櫛型に加工された単結晶シリコン薄膜か
らなるアノード９３が載置されている。９７３はＡｌか
らなるアノードパッドである。エミッタ９２の形成され
たシリコン基板９１の裏面には、Ｔｉ／Ｎｉ／Ａｇ膜が
烝着され電極９０となっている。エミッタ９２の先端部
９２１およびアノード９３の先端部９３１の櫛の先は、
酸化シリコン層９４を挟んで対向しており、異方性ウェ
ットエッチングにより、ともに５４．７°と鋭角化され
ている。このように、シリコン基板９１とシリコン薄膜
とに対称的に櫛型を形成することにより、エミッタとア
ノードとを上下入れ換えることができて、新しい用途が
開ける。上下の櫛型が対称的であれば、櫛型形成時のマ
スクが１枚ですむが、必ずしも対称的である必要は無
い。また櫛型に限らず楔型でも或いは、他の形状でもよ
く、上記の実施例の利点も得られる。

【００３７】次に、図９の電界放出型電子放出素子１０
９の製造工程について説明する。図１０の（ａ）ないし
（ｄ）および図１１の（ａ）ないし（ｄ）は図９の電子
放出素子１０９の製造工程を説明する各工程での断面図
である。面方位（１００）のシリコン基板９１、酸化シ
リコン層９４および面方位（１００）のシリコン薄膜９
３２からなるＳＯＩ（Silicon On Insulator）ウェハ
（シリコン薄膜厚さ：５μm 、酸化シリコン層厚さ：２
μm ）のシリコン薄膜９３２上にＡｌ膜９７１を１μm
、基板裏面にＴｉ（０．３μm ）／Ｎｉ（０．３μm
）／Ａｇ（０．３μm からなる裏面電極９０をそれぞ
れ電子ビーム烝着で形成する〔図１０（ａ）〕。そのＡ
ｌ膜９７１の上にフォトレジストを塗布し、１枚目のフ
ォトマスクを用いて露光・現像して、第一パターン９６
１を形成後、そのレジストパターン９６１をマスクとし
てＡｌ膜９３２をエッチングし、Ａｌのアノードパッド
９７３、図示していないが電極に配線するためのパッド
および配線等を形成する〔同図（ｂ）〕。その後、レジ
スト除去したのち、再度フォトレジストを塗布し、第二
のフォトマスクを用いて露光現像して、第二パターン９
６２を形成する〔同図（ｃ）〕。その第二パターン９６
２をマスクとして、単結晶シリコン薄膜９３２をエッチ
ングする〔同図（ｄ）〕。単結晶シリコン薄膜９３２の
エッチングは、三塩化ほう素と塩素を用いた反応性イオ
ンエッチング（ＲＩＥ）で行い、下層の酸化シリコン層
９４を露出させる。次に、引き続き酸化シリコン層９４
を市販の緩衝ふっ酸を用い、エッチングしてシリコン薄
膜９３２が庇状になるようにする。〔図１１（ａ）〕。
さらに、引き続き、この状態で露出した基板シリコン９
１の表面層を１μm エッチングし、窪み９８を形成する
〔図１１（ｂ）〕。この場合のエッチングも三塩化ほう
素と塩素を用いた反応性イオンエッチング（ＲＩＥ）で
行う。次に、再度フォトレジストを塗布し、第三のフォ
トマスクを用いて露光現像して、第三パターン９６３を
形成し、エミッタおよびアノードの櫛型を形成する〔同
図（ｃ）〕。続いて、ＫＯＨ水溶液で異方性エッチング
を行って（１１１）結晶面を出し、アノード９３および
エミッタ９２の先端を先鋭化する〔同図（ｄ）〕。最後
に、エッチング終了後、レジストを除去して製造プロセ
スを完了する。

【００３８】第三のフォトマスクの櫛型を楔型に変える
だけで、楔型のエミッタを持つ電子放出素子が、図１
０、１１に示した製造方法で製造できる。また、図１０
および図１１の製造工程では、三枚のマスクを使用した
が、第二のフォトマスクとして、櫛型のパターンを使え
ば、二枚のマスクで済ますことができる。上記の製造方
法において、ＳＯＩウェハを使用し、酸化シリコン層９
４上の単結晶シリコン薄膜９３２、単結晶シリコン基板
９１をそれぞれアノード９３、エミッタ９２に加工し
た。ＳＯＩウェハは、近年集積回路内の、半導体素子間
の相互干渉の防止、素子動作の高速化、耐環境化を目的
として、集積回路基板として多用されている。そのよう
な背景もあって、ＳＯＩウェハの品質も高まり、その仕
様もかなりの技術水準で得られている。例えば、ＳＯＩ
ウェハのシリコン薄膜の厚さは５０〜３００ｎｍでバラ
ツキが±５〜１０％、絶縁層である酸化シリコン層の厚
さは１〜２μｍでバラツキが±０．３μｍのものが得ら
れている。

【００３９】単結晶シリコン基板と単結晶シリコン薄膜
とが熱酸化膜を介して張り合わされた形のＳＯＩウェハ
を使用すれば、良質の絶縁層とシリコン薄膜とが容易に
得られ、電子放出素子の作成プロセスが簡略化できる。
電子放出特性の均一化には、エミッタの先端部の形状と
ともに、エミッタ−アノード間距離がもっとも重要な因
子となるが、このような均一性の良いＳＯＩウェハを用
いて、その単結晶シリコン基板からエミッタを、シリコ
ン薄膜からアノードを加工し、酸化シリコン層をエミッ
タ−アノード間のスペーサとすることによって、（１）単結晶のため結晶面を利用してエミッタの先端の
先鋭化が図れる。（２）エミッタの先端の形状再現性がよい。（３）エミッタ−アノード間距離の均一性がよい。（４）エミッタ−アノード間距離の制御が容易である。という特長が得られ、品質の安定化に貢献する。

【００４０】そして、ＳＯＩウェハのシリコン薄膜を、
先ずアノードの形に加工し、次に、そのシリコン薄膜の
形状をマスクにして酸化シリコン層をエッチング除去し
てシリコン基板表面を露出させ、更に酸化シリコン層の
形状をマスクにして、シリコン基板をエッチングし後、
シリコン基板のステップ部に櫛型などのエミッタに加工
する上記の製造方法をとれば、再現性良く安定した品質
の電界放出型電子放出素子が得られる。

【００４１】また、水酸化カリウム溶液による異方性ウ
ェットエッチング法を行うことによって、もっとも稠密
な面であり安定である（１１１）面を現し、少なくとも
二つ以上の（１１１）面で構成された鋭いエッジをもつ
楔型または櫛型エミッタが形成できる。図１２に本発明
にかかる電界放出型電子放出素子を用いた真空管の断面
図を示す。シリコン基板１２１の表面層にほぼ正方形の
窪み１２８が形成され、その窪み１２８の周辺に櫛型の
エミッタ１２２が形成されている。窪み１２８の周囲の
シリコン基板１２１上に、酸化シリコン層１２４が設け
られ、その酸化シリコン層１２４の上に単結晶シリコン
薄膜からなるアノード１２３が載置されている。そし
て、エミッタ１２２の設けられたシリコン基板１２１の
裏面にはＴｉ／Ｎｉ／Ａｇが烝着された電極１２０が設
けられ、アノード１２３の表面上にはＡｌからなるアノ
ードパッド１２７３が設けられている。この電子放出素
子１１２とこれに対向して、タングステンからなるコレ
クタ１２５とが、例えばガラス製の真空容器１２９中に
保持されている。真空は、ダイナミックな真空でも真空
封じして保ってもよい。エミッタ１２２、アノード１２
３、コレクタ１２５からは、真空封止したリード線が、
真空容器１２９外に取り出され、それぞれ端子Ｅ、Ａ、
Ｃに接続されている。この真空管は、エミッタ１２２と
アノード１２３との間に電圧を印加することにより、コ
レクタ１２５からその電圧に応じた電子電流を得ること
ができる。本発明になる電子放出素子を上記のように用
いれば、非常に簡単な構成の真空管が容易に製造でき
る。

【００４２】図１３（ａ）は、本発明にかかる電界放出
型電子放出素子を用いた整流素子の断面図である。図１
３（ａ）の点線で囲まれた部分は本発明で得られた電界
放出型電子放出素子１１３である。図１２の真空管と同
様に、エミッタ１３２を形成したシリコン基板１３１、
酸化シリコン層１３４、その上のシリコン薄膜からなる
アノード１３３とから構成される電子放出素子１１３
と、それに対向した状態でＷからなるコレクタ１３５と
が約５×１０^-6Ｐａの真空容器１３９中に保持されてい
る。この真空管から三つの端子、、が出ている。
図１２の例と違っているのは、アノード１３３の先端部
も櫛型に形成されていることである。この場合、アノー
ド１３３とエミッタ１３２とは、電極先端の曲率半径に
若干の差はあるものの、電極材料、形状や空間配置の点
でほぼ等価と見なせる。すなわち、今までは、シリコン
基板１３１側に形成された櫛型を、エミッタ１３２、シ
リコン薄膜に形成された櫛型をアノードと呼んできた
が、それらがほぼ等価となれば、シリコン薄膜の電圧Ｖ
ｉと、シリコン基板１３１の電圧Ｖｊの大小関係によっ
て、アノードとエミッタが逆転することになる。すなわ
ち、Ｖｉ＞Ｖｊの場合は、シリコン基板１３１がエミッ
タとなり、Ｖｉ＜Ｖｊの場合は、シリコン薄膜がエミッ
タとなる。すなわち、端子−間に図１３（ｂ）に示
す波形の交流電圧を印加し、端子に正の電圧を印加す
れば、端子には図１３（ｃ）に示す電流（最大１００
μＡ）が流れる。この点を利用すれば、整流素子ができ
る。電極形状の若干の違いから半周期毎のピーク電流に
若干の差は生じるものの、このことは、全波整流素子と
して利用できることを示している。

【００４３】図１２の構成の真空管において、コレクタ
のＷに代えて例えば銀、銅、金などを含んだ硫化亜鉛
（ＺｎＳ）のようなカソードルミネセンスを示す材料を
置いて、表示装置にすることができる。

【００４４】

【発明の効果】以上説明したように、単結晶シリコン基
板にステップまたは窪みを設け、結晶面を利用して鋭角
の角を持つ櫛型や楔型のエミッタとし、絶縁層を介して
アノードと対向させた電子放出素子とすることによっ
て、特に上方に電子を放出する電子放出特性の均一な電
界放出型電子放出素子が、従来提案された方法に比べ
て、少ないマスクで簡単に、かつ、ばらつきが少なく製
作できるため、低コスト化が図られる。

【００４５】ＳＯＩウェハを用いて単ル結晶基板を加工
してエミッタとし、酸化シリコン層上の単結晶シリコン
薄膜をアノードとすることによって、製造工程が一層短
縮でき、特性の均一化も図れる。また、本発明にかかる
電子放出素子を用いて、新しい構成の真空管、整流素
子、表示装置などが、簡略な製造方法で安価にできる。

【図面の簡単な説明】

【図１】本発明の第一の実施例の電子放出素子の部分斜
視図

【図２】図１の電子放出素子のエミッタ先端部の拡大図

【図３】本発明の第二の実施例の電子放出素子の部分斜
視図

【図４】図３の電子放出素子のエミッタ先端部の拡大図

【図５】（ａ）、（ｂ）は本発明の第三の実施例の電子
放出素子のエミッタ先端部の拡大図

【図６】（ａ）、（ｂ）は本発明の第四の実施例の電子
放出素子のエミッタ先端部の拡大図

【図７】本発明の第五の実施例の電子放出素子の部分斜
視図

【図８】本発明の第六の実施例の電子放出素子の部分斜
視図

【図９】本発明の第七の実施例の電子放出素子の部分斜
視図

【図１０】図９の電子放出素子の製造工程を（ａ）ない
し（ｄ）の順に示す部分断面図

【図１１】図９に続く図９の電子放出素子の製造工程を
（ａ）ないし（ｄ）の順に示す部分断面図

【図１２】本発明にかかる真空管の断面図、

【図１３】（ａ）は本発明にかかる整流器の断面図、
（ｂ）は（ａ）の整流器の入力電圧波形図、（ｃ）は出
力電流波形図

【図１４】従来の電子放出素子の一例の部分斜視図

【図１５】従来の電子放出素子の別の例の部分斜視図

【図１６】図１４の電子放出素子の製造工程を（ａ）な
いし（ｅ）の順に示す部分断面図

【図１７】図１５の電子放出素子の製造工程を（ａ）な
いし（ｄ）の順に示す部分断面図

【図１８】図１７に続く図１５の電子放出素子の製造工
程を（ａ）ないし（ｃ）の順に示す部分断面図

【符号の説明】

１１、２１、３１、４１、７１、８１、９１、１２１、
１３１シリコン基板１２、２２、３２、４２、５２、６２、７２、８２、９
２、１２２、１３２エミッタ１３、２３、３３、４３、７３、８３、９３、１２３、
１３３アノード１４、２４、３４、４４、７４、８４、９４、１２４、
１３４絶縁層又は酸化シリコン層１３１、Ｍｏ膜１６１、２６１、９６１第一パターン１８１第一開口１８２第二開口１９１Ａｌ層１９２Ｍｏ層２２１、３２１、４２１、５２１、６２１、７２１
エミッタ先端部２２２Ｗ膜２３１Ｎｂ膜２３２Ａｌ／Ｍｏ膜２４１絶縁層凸部２４２絶縁層凹部２６２、９６２第二パターン２６３、９６３第三パターン３０、４０、７０、８０、９０、１２０、１３０
電極３３２、９３２、１３３２シリコン薄膜３７３、４７３、７７３、８７３、９７３、１２７３、
１３７３アノードパッド３８、４８ステップ７８、８８、９８、１２８、１３８窪み９７１Ａｌ膜１２５、１３５コレクタ１２９、１３９真空容器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０２Ｍ 7/21 Ｚ 9472−5Ｈ (72)発明者西澤正人神奈川県川崎市川崎区田辺新田１番１号富士電機株式会社内 (72)発明者清水了典神奈川県川崎市川崎区田辺新田１番１号富士電機株式会社内

Claims

【特許請求の範囲】

【請求項１】エミッタと、シリコン基板表面上に絶縁層
を介して設けられたアノードとを有し、真空中でエミッ
タ−アノード間に電圧を印加して、エミッタから電子を
放出させるものにおいて、、エミッタがシリコン基板表
面に設けたステップを加工してなることを特徴とする電
界放出型電子放出素子。
【請求項２】前記シリコン基板が単結晶シリコンからな
ることを特徴とする請求項１に記載の電界放出型電子放
出素子。
【請求項３】前記シリコン基板が、主表面として（１０
０）結晶面を持つシリコン単結晶シリコンからなること
を特徴とする請求項２に記載の電界放出型電子放出素
子。
【請求項４】前記単結晶シリコンが、主表面として（１
１１）結晶面を持つシリコン単結晶シリコンからなるこ
とを特徴とする請求項２に記載の電界放出型電子放出素
子。
【請求項５】前記単結晶シリコンが、主表面として（１
１０）結晶面を持つシリコン単結晶シリコンからなるこ
とを特徴とする請求項２または３に記載の電界放出型電
子放出素子。
【請求項６】前記エミッタにおいて、電子を放出する先
端部が、二つ以上の（１１１）面で構成されていること
を特徴とする請求項３ないし５のいずれかに記載の電界
放出型電子放出素子。
【請求項７】前記エミッタが、平面図上で櫛型をしてお
り、その櫛型のエッジ両端に形成される二つの先端部か
ら電子を放出することを特徴とする請求項６に記載の電
界放出型電子放出素子。
【請求項８】前記エミッタが、平面図上で楔型をしてお
り、その楔型の先端部から電子を放出することを特徴と
する請求項６に記載の電界放出型電子放出素子。
【請求項９】前記絶縁層が酸化シリコンからなることを
特徴とする請求項１ないし８のいずれかに記載の電界放
出型電子放出素子。
【請求項１０】前記アノードが単結晶シリコンからなる
ことを特徴とする請求項１ないし９のいずれかに記載の
電界放出型電子放出素子。
【請求項１１】前記ステップが環状に形成されているこ
とを特徴とする請求項１ないし１０のいずれかに記載の
電界放出型電子放出素子。
【請求項１２】前記アノードがエミッタと対称的に形成
されていることを特徴とする請求項１０または１１に記
載の電界放出型電子放出素子。
【請求項１３】前記シリコン基板に対向するコレクタを
設け、そのコレクタに電圧を印加することにより、電圧
が形成する電位ポテンシャルに導かれて、エミッタから
放出された電子が、コレクタに到達するようにしたこと
を特徴とする請求項１ないし１２のいずれかに記載の電
界放出型電子放出素子
【請求項１４】単結晶シリコン基板と、単結晶シリコン
薄膜とが熱酸化シリコン層を介して貼り合わされた形の
ＳＯＩウェハを使用することを特徴とする請求項６ない
し１２のいずれかに記載の電界放出型電子放出素子の製
造方法。
【請求項１５】ＳＯＩ基板の単結晶シリコン基板を加工
してエミッタとし、単結晶シリコン薄膜を加工してアノ
ードとすることを特徴とする請求項１４に記載の電界放
出型電子放出素子の製造方法。
【請求項１６】表面に熱酸化膜を有する単結晶シリコン
基板に貼り合わされた単結晶シリコン層から、先ず始め
に櫛型を有する任意の形のアノード概形を加工し、次
に、その結果露出した上記熱酸化膜をアノード概形をマ
スクにしてエッチング除去することによって、該アノー
ドと基板であるエミッタとの間に凹部を形成し、さら
に、該アノード概形をマスクとして、該凹部の底部に露
出した単結晶シリコン基板表面を所望の形に加工してエ
ミッタ端部とすることを特徴とする請求項１５に記載の
電界放出型電子放出素子の製造方法。
【請求項１７】上記単結晶シリコン層および単結晶シリ
コン基板表面を上から見て櫛形状のアノードおよびエミ
ッタを加工する際に、異方性ウェットエッチング法によ
って上記アノードおよびエミッタ先端部を加工し、先鋭
化することを特徴とする請求項１６に記載の電界放出型
電子放出素子の製造方法。
【請求項１８】請求項１ないし１３のいずれかに記載の
電界放出型電子放出素子および対向電極が、高真空の状
態で封止されていることを特徴とする真空管。
【請求項１９】エミッタとアノード間に交流電圧を印加
することによって、対向電極に全波整流された電流が流
れるようにした請求項１３に記載の電界放出型電子放出
素子を用いた整流器。
【請求項２０】対向電極が電子の衝突により、発光する
複数の材料で覆われていることを特徴とする請求項１８
に記載の真空管を用いた表示装置。