JP3388870B2 - 微小３極真空管およびその製造方法 - Google Patents

微小３極真空管およびその製造方法

Info

Publication number
JP3388870B2
JP3388870B2 JP07015394A JP7015394A JP3388870B2 JP 3388870 B2 JP3388870 B2 JP 3388870B2 JP 07015394 A JP07015394 A JP 07015394A JP 7015394 A JP7015394 A JP 7015394A JP 3388870 B2 JP3388870 B2 JP 3388870B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
emitter
tip
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07015394A
Other languages
English (en)
Other versions
JPH07254370A (ja
Inventor
正幸 中本
富男 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP07015394A priority Critical patent/JP3388870B2/ja
Priority to US08/404,277 priority patent/US5727976A/en
Publication of JPH07254370A publication Critical patent/JPH07254370A/ja
Application granted granted Critical
Publication of JP3388870B2 publication Critical patent/JP3388870B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J21/00—Vacuum tubes
    • H01J21/02—Tubes with a single discharge path
    • H01J21/06—Tubes with a single discharge path having electrostatic control means only
    • H01J21/10—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
    • H01J21/105—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電界放出型の微小３極
真空管およびその製造方法に関する。
【０００２】
【従来の技術】半導体スイッチング素子の動作速度は、
固体中におけるキャリアの移動度によって決まるため、
真空中において電子を移動させる３極真空管のそれより
大幅に遅い。現在、半導体スイッチング素子の動作速度
を向上させるべく種々の研究がなされているが、すでに
限界に近付いている。
【０００３】このような事情から、最近では半導体加工
技術を利用して形成された電界放出型の冷陰極（エミッ
タ）を用いる微小３極真空管の研究が活発に行なわれて
いる。その代表的な例としては、スピント（C.A.Spind
t）らが、Journal of AppliedPhysics, Vol.47,5248(19
76) に記載したものが知られている。
【０００４】上記文献に記載されているものは、Ｓｉ単
結晶基板上にＳｉＯ2 絶縁層とゲート電極層とを形成し
た後、両層に直径約1.5 μｍ程度の穴をあけ、この穴の
中に電界放出を行なう円錐状のエミッタを蒸着法によっ
て形成している。具体的には、Ｓｉ単結晶基板上にＳｉ
Ｏ2 絶縁層をＣＶＤ法等の堆積法で形成し、その上にＭ
ｏ層およびＡｌ層からなるゲート電極層をスパッタリン
グ法で形成する。そして、両層にエッチングによってピ
ンホールをあけた後、基板を回転させながらエミッタと
なる金属、たとえばＭｏを垂直方向から真空蒸着し、ゲ
ート電極上にＭｏが堆積されるにしたがってピンホール
の開口端の直径が徐々に小さくなる現象を利用して、ピ
ンホール内の基板上に円錐型のエミッタを堆積形成す
る。そして、これらエミッタに対向させてアノード電極
を配置して微小３極真空管を完成させるようにしてい
る。
【０００５】しかし、この方法では、回転蒸着法を利用
して、ピンホール内に円錐状のエミッタを形成している
ため、多数のエミッタを同一基板上に同時に形成したと
き、各エミッタの高さや先端部の形状にばらつきが生じ
易いばかりか、電界放出効率の向上に不可欠なエミッタ
先端部の尖鋭度を上げることが困難であった。また、上
記のようにエミッタの高さや先端部の形状にばらつきが
生じるので、やはり電界放出効率に大きく影響を与える
エミッタ・ゲート間の距離やエミッタ・アノード間の距
離を正確に設定することができず、電界放出効率の低
下、消費電力の増大を招き、しかも再現性、歩留まりも
悪いという問題があった。
【０００６】一方、他の代表的な例としては、応用物
理、Vol.59,p146(1990) に記載されているように、Ｓｉ
単結晶基板に対する異方性エッチングを用いて円錐状の
電界放出型エミッタを作製したものも知られている。
【０００７】図７にその作製プロセスおよび構造を示
す。
【０００８】まず、同図(a) に示すように、Ｓｉ単結晶
基板１の上面にＳｉＮ膜２を約 4μｍの厚さにスパッタ
リングで堆積し、このＳｉＮ膜２上にフォトレジスト３
を円形に設ける。次に、同図(b) に示すように、ＳＦ6
を用いた反応性イオンエッチング法によって異方性エッ
チング用のマスク４を作製する。次に、同図(c) に示す
ように、異方性エッチング液を使ってマスク４の下部を
アンダーエッチングして、マスク４が付いたままの円錐
形状のエミッタ５を作製する。
【０００９】次に、同図(d) に示すように、ＳｉＯ2 か
らなる絶縁層６，７とＴａ等からなる電極層８，９を交
互に２回ずつ蒸着する。電極層８はゲート電極用であ
り、電極層９はアノード電極用である。
【００１０】最後に、同図(e) に示すように、絶縁層
６，７および電極層８，９におけるマスク４の上方に位
置している部分、マスク４、絶縁層６におけるマスク４
の下方に位置している部分をそれぞれ除去し、続いて異
方性エッチング液および弗酸によってエミッタ５の先端
の最終加工と絶縁層の軽いエッチングを行い、微小３極
真空管を完成させるようにしている。
【００１１】この方法では、Ｓｉ単結晶に対する異方性
エッチング法を用いているので、前述した回転蒸着法に
比較して、エミッタの先端部尖鋭化、形状の均一化をあ
る程度向上させることができる。しかし、アンダーエッ
チング時間の制御が難しいばかりか、マスク４の剥離に
ばらつきが生じ易く、エミッタ先端部の尖鋭度、形状の
均一性、再現性ともに充分なものではなかった。また、
エミッタ材料としては、仕事関数の値が小さく、物理・
化学的に安定な材料を用いる必要があるが、この方法で
は２つの性質がともに不満足なＳｉしかエミッタ材料と
して用いることができない問題があった。
【００１２】また、この方法では、電極層８，９の作製
時にマスク４の存在が障害になり、電界放出効率に大き
な影響を与えるエミッタ・ゲート間の距離を正確に設定
できないばかりか、エミッタ・アノード間の距離も正確
に設定できない問題があった。さらに、マスク４の存在
が障害になって、エミッタ５の先端部をアノード電極
（電極層９）の開口部１０にしか対面させることができ
ないので、エミッタ５から放出された電子流のうち、ア
ノード電極よりもゲート電極（電極層８）へ向かう割合
が極めて大きくなり、消費電力が大きいという問題もあ
った。
【００１３】
【発明が解決しようとする課題】上述の如く、従来の電
界放出型の微小３極真空管にあっては、エミッタの先端
部尖鋭度を増すことが困難で、電界放出効率を上げるこ
とができず、しかもエミッタの形状を均一にすることが
困難で、アレイ化したときの電界放出効率の均一性に欠
け、そのうえエミッタ材料が特定されるばかりか、消費
電力も大きいという問題があった。
【００１４】そこで本発明は、上述した不具合を解消で
きる電界放出型の微小３極真空管およびその製造方法を
提供することを目的としている。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る微小３極真空管の一例では、先端部が
尖鋭な凸状のエミッタ部を有したエミッタ材料層と、前
記エミッタ材料層上で前記先端部に第１の開口を有する
第１の絶縁層と、前記第１の絶縁層上、前記先端部を間
隙を設けて囲繞するゲート電極層と、前記ゲート電極上
で前記先端部に第２の開口を有する第２の絶縁層と、前
記第１の開口及び前記第２の開口を経て前記先端部に対
向するアノ一ド電極層とを具備し、前記アノ一ド電極層
には、前記先端部に対して正対しない位置で前記第２の
開口に通じる孔を設けることを特徴としている。
【００１６】また、本発明に係る微小３極真空管の製造
方法の一例では、補助基板（基板）の一方主面に底部が
尖鋭な凹部を形成する工程と、前記凹部の内面を含む前
記補助基板表面に第１の絶縁層を設ける工程と、前記凹
部を含む前記第１の絶縁層上にエミッタ材料層を形成し
て突状のエミッタ部を設ける工程と、前記エミッタ材料
層に構造基板を接合する工程と、前記補助基板の他方主
面側から前記補助基板を除去して前記第１の絶縁層を露
出させる工程と、露出した前記第１の絶縁層上にゲート
電極層を形成する工程と、前記エミッタ部の先端部上の
前記ゲート電極層を除去する工程と、前記エミッタ部の
前記先端部上の前記第１の絶縁層を除去する工程と、前
記先端部を覆い、前記ゲート電極層上に第２の絶縁層を
形成する工程と、前記第２の絶縁層上に、前記先端部と
正対しない位置に孔を有するアノ一ド電極層を形成する
工程と、前記先端部と前記アノ一ド電極層との間の前記
第２の絶縁層を前記孔を通じて除去する工程とを備えて
いる。
【００１７】
【００１８】
【００１９】
【００２０】
【作用】本発明に係る微小３極真空管では、第１の絶縁
層の厚みを制御することによって、エミッタ部の先端部
とゲート電極層との間の距離を高精度に設定することが
でき、また第２の絶縁層の厚みを制御することによって
エミッタ部の先端部とアノード電極層との間の距離を高
精度に設定することが可能となる。また、エミッタ部の
先端部に対向させてアノード電極層を設け、このアノー
ド電極層とゲート電極層との間にエミッタ部の先端部、
アノード電極層の一部およびゲート電極層の一部からな
る３極対向空間を残すように第２の絶縁層を設けてい
る。したがって、エミッタ部の先端部から放出された電
子流のほとんどをアノード電極層に向かわせることがで
き、電子流の有効利用を図ることができるので、消費電
力を抑えることが可能となる。
【００２１】また、本発明に係る微小３極真空管の製造
方法では、最初に補助基板あるいは基板に設ける凹部を
高精度に設けておきさえすれば、エミッタ部を高精度
に、かつ尖鋭度よく、しかも均一に作製することができ
る。
【００２２】たとえば、補助基板あるいは基板として、
Ｓｉ単結晶基板を用い、この基板の結晶方位を利用して
異方性エッチングを行えば、精度の高い、たとえば逆ピ
ラミッド状の凹部を形成することができる。そして、上
記基板の凹部の内面を含む表面にＳｉＯ2 熱酸化膜を形
成し、これを第１の絶縁層とする。ＳｉＯ2 熱酸化膜
は、緻密で膜厚の制御が容易であり、しかも凹部先端部
における内側へ膨らんで成長する作用により、ＳｉＯ2
熱酸化膜で囲まれた逆ピラミッド状空間の先端部をより
尖鋭化させる。
【００２３】また、本発明に係る製造方法にしたがう
と、最終的に、エミッタ部は、先端部が尖鋭化された上
述の逆ピラミッド状空間を埋めるように設けられたエミ
ッタ材料で形成されることになる。したがって、高精度
で、かつ尖鋭度が高く、形状の均一なエミッタ部を作成
することが可能になる。しかも、Ｓｉ，Ｍｏ，Ｗ，Ｔａ
などの材料に限定されることなく仕事関数の値が小さ
く、物理・化学的に安定な材料でエミッタ部を作成する
ことができるので、効率および耐久性を向上させること
ができる。
【００２４】また、エミッタ部の上に設けられた第１の
絶縁層の上にゲート電極層を設け、このゲート電極層お
よび第１の絶縁層の一部を除去してエミッタ部の先端部
を露出させ、これによってエミッタ部の先端部周面に対
してゲート電極層を対向させるようにしているので、膜
厚制御の容易な前述のＳｉＯ2 熱酸化膜で第１の絶縁層
を形成することにより、エミッタ部とゲート電極層との
間の距離を正確に設定することが可能となる。また、エ
ミッタ部の先端部の上に一時的に犠牲層を設け、この犠
牲層の上にアノード電極層を設け、その後に上記犠牲層
を除去して３極対向空間を形成するようにしているの
で、上記犠牲層を厚み制御の容易なＣＶＤ法または電子
ビーム蒸着法、アパッタリング法等で形成することによ
って、エミッタ部の先端部とアノード電極層との間の距
離を高精度に設定することが可能となる。
【００２５】この結果として、電界放出効率が高く、再
現性に優れ、しかも消費電力が低く、耐久性に優れた微
小３極真空管の製造が可能となる。
【００２６】
【実施例】以下、図面を参照しながら実施例を説明す
る。
【００２７】図１(a) 〜(i) には本発明の第１の実施例
に係る微小３極真空管の製造プロセスが示されている。
同図に基づいて、この実施例に係る微小３極真空管の製
造方法および構造を説明する。なお、この図では１つの
微小３極真空管を取出して示しているが、実際には複数
の微小３極真空管をアレイ状に配列したものが作られ
る。
【００２８】まず、図１(a) に示すように補助基板とし
てのＳｉ単結晶基板１１を用意し、このＳｉ単結晶基板
１１の片側表面に底部を尖らせた凹部１２を形成する。
【００２９】このような凹部１２を形成する方法として
は、Ｓｉ単結晶基板１１への異方性エッチングを利用す
る。すなわち、まず、ｐ型で(100) 結晶面方位のＳｉ単
結晶基板１１上に厚さ0.1 μｍのＳｉＯ2 熱酸化膜をド
ライ酸化法で形成し、この熱酸化膜上にフォトレジスト
をスピンコート法で塗布する。次に、光ステッパを用い
て、フォトレジスト層にたとえば0.8 μｍ角の正方形開
口部が得られるよう露光、現像等のパターニングを行っ
た後、露出したＳｉＯ2 熱酸化膜をＮＨ4 Ｆ・ＨＦ混合
溶液によってエッチングする。フォトレジストを除去し
た後、30ｗｔ％ＫＯＨ水溶液を用いて異方性エッチング
を行い、図１(a) に示すように、深さ0.56μｍの逆ピラ
ミッド状の凹部１２をＳｉ単結晶基板１１に形成する。
【００３０】次に、ＮＨ4 Ｆ・ＨＦ混合溶液を用いて、
残っているＳｉＯ2 酸化膜を除去する。次に、図１(b)
に示すように、凹部１２の内面を含めてＳｉ単結晶基板
１１上にＳｉＯ2 熱酸化膜（以後、第１の絶縁層と呼称
する。）１３を形成する。この実施例では、厚さ0.2 μ
ｍとなるように、第１の絶縁層１３をドライ酸化法で形
成した。なお、この第１の絶縁層１３を形成するに当た
り、ＣＶＤ法等によりＳｉＯ2 を堆積することによって
も形成できるが、ＳｉＯ2 熱酸化膜は緻密で厚さの制御
も容易なうえ、凹部１２の内側へ膨らん凸状に成長する
作用により、ＳｉＯ2 熱酸化膜で囲まれた逆ピラミッド
状空間の先端部をより尖鋭化させるので好ましい。
【００３１】次に、第１の絶縁層１３の露出している一
方の面上に、凹部１２（表面が第１の絶縁層１３で覆わ
れている。）を埋めるようにエミッタ材料層１４として
の、たとえばＷ層やＭｏ層やＴａ層等を形成する。これ
らの材料は仕事関数の値が小さく、物理的・化学的に安
定している。この実施例では厚さ0.8 μｍとなるように
エミッタ材料層１４をスパッタリング法で形成した。そ
の上に、Ａｌ層等の導電層１５を同じくスパッタリング
法により、たとえば厚さ0.5 μｍとなるように形成す
る。なお、この導電層１５はエミッタ材料層１４の材質
によっては省くことができ、その場合にはエミッタ材料
層１４がカソード電極層を兼ねることになる。
【００３２】一方、構造基板として、背面に厚さ0.4 μ
ｍのＡｌ層１６をコートした厚さ 1ｍｍのパイレックス
ガラス基板１７を用意し、図１(c) に示すように、ガラ
ス基板１７とＳｉ単結晶基板１１とをエミッタ材料層１
４および導電層１５を介して接着する。この接着には、
たとえば静電接着法を適用することもできる。静電接着
法は、最終的に出来上がった真空管の軽量化や薄型化に
寄与する。
【００３３】次に、図１(d) に示すように、ガラス基板
１７の背面のＡｌ層１６をＨＮＯ3・ＣＨ3 ＣＯＯＨ・
ＨＦの混酸溶液で除去した後、エチレンジアミン・ピロ
カテコール・ピラジンから成る水溶液（エチレンジアミ
ン：ピロカテコール：ピラジン：水＝75cc：12g ：3mg
：10cc）でＳｉ単結晶基板１１のみをエッチング除去
し、第１の絶縁層１３の他方の面を露出させる。この露
出によって、第１の絶縁層１３で覆われたピラミッド状
の凸部１８が突出したものとなる。このピラミッド状の
凸部１８内は、前述したエミッタ材料１４で形成されて
いる。
【００３４】次に、図１(e) に示すように、露出してい
る第１の絶縁層１３の他方の面上に凸部１８の形状に沿
わせて、ゲート電極層１９としての、たとえばＷ層を厚
さ0.3 μｍとなるようにスパッタリング法により形成す
る。その後、ゲート電極層１９上にフォトレジスト２０
をスピンコート法で約0.3 μｍ厚程度、つまりゲート電
極層１９で覆われている凸部１８の先端が隠れる程度の
厚さに塗布する。
【００３５】次に、図１(f) に示すように、酸素プラズ
マによるドライエッチングを行い、ゲート電極層１９で
覆われている凸部１８の先端部が0.4 μｍ程現れるよう
に、フォトレジスト２０をエッチング除去する。
【００３６】次に、図１(g) に示すように、反応性イオ
ンエッチングにより、凸部１８の先端部を覆っているゲ
ート電極層１９を除去する。
【００３７】次に、フォトレジスト２０を除去した後、
図１(h) に示すように、ＮＨ4 Ｆ・ＨＦ混合溶液を用
い、凸部１８の先端部を形成している第１の絶縁層１３
を選択的に除去して、凸部１８内に存在しているピラミ
ッド状のエミッタ材料、つまりエミッタ部２１の先端部
を露出させる。この工程によって第１の絶縁層１３上に
エミッタ部２１の先端部周面を囲むようにゲート電極層
１９が設けられたことになる。
【００３８】次に、露出しているエミッタ部２１の先端
部を含めてゲート電極層１９上に第２の絶縁層を兼ねた
犠牲層となるＰＳＧガラス（Phosphorus-doped Silicon
Dioxide Glass) 層２２を厚み制御の容易なＣＶＤ法ま
たは電子ビーム蒸着法、スパッタリング法などで形成
し、このＰＳＧガラス層２２の上にスパッタリング法等
でたとえばＷ，Ｍｏ，Ｔａ等の導電性材からなるアノー
ド電極層２３を形成する。
【００３９】次に、図１(i) に示すように、アノード電
極層２３で、エミッタ部２１の先端部と対向しない位置
に小孔２４を設け、この小孔２４を通してエミッタ部２
１の先端部上およびその近傍に存在しているＰＳＧガラ
ス層２２を溶解除去する。なお、小孔２４は、アノード
電極層２３を形成するときに設けておいてもよい。上記
工程によって、エミッタ部２１の先端部、アノード電極
層２３の一部およびゲート電極層１９の一部が露出状態
で対向する３極対向空間２５を持った微小３極真空管が
形成される。
【００４０】図２には上記工程によって形成された微小
３極真空管を一部切欠した斜視図が示されている。そし
て、このようにして形成された微小３極真空管は、真空
雰囲気内に収容されて使用される。
【００４１】このように、上記実施例に係る微小３極真
空管では、まず補助基板としてのＳｉ単結晶基板１１に
異方性エッチングによって凹部１２を形成し、その後に
凹部１２を含むＳｉ単結晶基板１１の表面にＳｉＯ2 熱
酸化膜からなる第１の絶縁層１３を形成し、この第１の
絶縁層１３で覆われた凹部１２内にエミッタ材料を充填
してエミッタ部２１を形成している。このため、凹部１
２の形状に応じたエミッタ部２１を再現性良く形成する
ことができる。さらに、上述した異方性エッチングによ
る形状再現性は勿論のこと、ＳｉＯ2 熱酸化膜からなる
第１の絶縁層１３による凹部１２の内側空間への成長作
用ならびに補助基板除去の際の第１の絶縁層１３による
エミッタ部２１への保護作用により、先端部が鋭く尖
り、かつ高さの均一性に優れたピラミッド状のエミッタ
部２１を安定して形成することができる。したがって、
電界放射効率の向上および各エミッタ部２１の電界放射
効率の均一性を向上させることができる。
【００４２】また、エミッタ部２１の先端部とゲート電
極層１９とがＳｉＯ2 熱酸化膜からなる第１の絶縁層１
３を挟んで形成され、さらにゲート電極層１９とアノー
ド電極層２３とが第２の絶縁層であるＰＧＳガラス層２
２を挟んで形成されているので、これらの絶縁層の厚み
制御によって、ゲート・エミッタ間距離、ゲート・アノ
ード間距離、さらにはエミッタ・アノード間距離を高精
度に設定でき、電界放出効率を一層向上させることがで
きる。
【００４３】また、エミッタ部２１の先端部をアノード
電極層２３に正対させることができるので、電界分布を
改善することができ、ゲート電極層１９に流れる電流よ
りもアノード電極層２３に流れる電流の割合を向上させ
ることができる。したがって、消費電力を減少させるこ
ともできる。さらに、エミッタ材料として、仕事関数が
低く、物理的・化学的に安定な種々の材料を用いること
ができるので、効率の向上および耐久性の向上を図るこ
とができる。
【００４４】なお、上述した実施例においては、エミッ
タ部２１をピラミッド形に形成しているが、電流容量を
持たせようとするときには、図３に示すように、エミッ
タ部２１ａを屋根形に形成するとよい。このような形状
は、Ｓｉ単結晶補助基板に異方性エッチング処理を施す
ときに、マスクの開口部形状を長方形に設定することに
よって実現できる。また、上述した実施例においては、
エミッタ材料層１４と導電層１５とでカソード電極およ
びその配線を構成としているが、エミッタ材料層１４だ
けで両方を兼ねさせるようにしてもよい。さらに、上述
した実施例においては、凸部１８の先端部を覆っている
ゲート電極層を除去するのに反応性イオンエッチング用
いているが、ウェットエッチング法等の他の手段を用い
てもよい。また、犠牲層となる材料としては、ＰＳＧ以
外に、たとえばフォトレジストを用いてもよし、形成す
る方法もスピンコート法等の他の方法でも所期の目的が
得られれば構わない。
【００４５】図４(a) 〜(i) には本発明の第２の実施例
に係る微小３極真空管の製造プロセスが示されている。
同図に基づいて、この実施例に係る微小３極真空管の製
造方法およびその構造を説明する。なお、この図におい
ても、１つの微小３極真空管だけを取出して示している
が、実際には複数の微小３極真空管が同じ製造方法で同
時に作られる。
【００４６】この実施例において、図４(a) 〜(d) に示
すプロセスでは、図１(a) 〜(d) を用いて説明した工程
と同じ工程を採用している。
【００４７】すなわち、まず図４(a) に示すように、補
助基板としてのＳｉ単結晶基板３１を用意し、このＳｉ
単結晶基板３１の片側表面に図１(a) で説明した手法を
用いて底部を尖らせた深さがたとえば0.56μｍの逆ピラ
ミッド状の凹部３２を形成する。
【００４８】次に、図４(b) に示すように、Ｓｉ単結晶
基板３１の凹部３２が形成されている側の面に凹部３２
の内面を含めてＳｉＯ2 熱酸化膜（以後、第１の絶縁層
と呼称する。）３３を形成する。この実施例では、厚さ
0.2 μｍとなるように、第１の絶縁層３３をドライ酸化
法で形成した。なお、この第１の絶縁層３３を形成する
に当たり、ＣＶＤ法等によりＳｉＯ2 を堆積することに
よっても形成できるが、ＳｉＯ2 熱酸化膜は緻密で厚さ
の制御が容易なうえ、凹部３２の内側空間へ膨らんで成
長する作用により、凹部３２の先端部空間形状を尖鋭化
するので、より好ましい。
【００４９】次に、第１の絶縁層３３の露出している一
方の面上に、凹部３２（表面が第１の絶縁層３３で覆わ
れている。）を埋めるようにエミッタ材料層３４として
の、たとえばＷ層やＭｏ層やＴａ層等を形成する。この
実施例ではスパッタリング法で厚さ0.8 μｍとなるよう
にエミッタ材料層３４を形成した。次に、このエミッタ
材料層３４の上に、Ａｌ層等の導電層３５を同じくスパ
ッタリング法により、厚さがたとえば0.5 μｍとなるよ
うに形成する。なお、この導電層３５はエミッタ材料層
３４の材質によっては省くことができる。その場合には
エミッタ材料層３４がカソード電極層を兼ねることにな
る。
【００５０】一方、図４(c) に示すように、構造基板と
して、背面に厚さ0.4 μｍのＡｌ層３６をコートした厚
さ 1ｍｍのパイレックスガラス基板３７を用意し、この
ガラス基板３７とＳｉ単結晶基板３１とをエミッタ材料
層３４および導電層３５を介して接着する。この接着に
は、たとえば静電接着法を適用することもできる。静電
接着法は、出来上がった真空管の軽量化や薄型化に寄与
する。
【００５１】次に、図４(d) に示すように、ガラス基板
３７の背面のＡｌ層３６をＨＮＯ3・ＣＨ3 ＣＯＯＨ・
ＨＦの混酸溶液で除去した後、エチレンジアミン・ピロ
カテコール・ピラジンからなる水溶液（エチレンジアミ
ン：ピロカテコール：ピラジン：水＝75cc：12g ：3mg
：10cc）でＳｉ単結晶基板３１のみをエッチング除去
し、第１の絶縁層３３の他方の面を露出させる。
【００５２】この露出によって、第１の絶縁層３３で覆
われたピラミッド状の凸部３８が突出したものとなる。
このピラミッド状の凸部３８内は前述したエミッタ材料
で形成されている。
【００５３】次に、図４(e) に示すように、露出してい
る第１の絶縁層３３の他方の面上に凸部３８の形状に沿
わせて、ゲート電極層３９としての、たとえばＷ層を厚
さ0.3 μｍとなるようにスパッタリング法により形成す
る。次に、このゲート電極層３９の上にＳｉＯ2 層（以
後、第２の絶縁層と呼称する。）４０をＣＶＤ法で堆積
させる。続いて、第２の絶縁層４０の上にフォトレジス
ト４１をスピンコート法で約0.3 μｍ厚程度、つまりゲ
ート電極層３９および第２の絶縁層４０で覆われている
凸部３８の先端が隠れる程度の厚さに塗布する。
【００５４】次に、図４(f) に示すように、酸素プラズ
マによるドライエッチングを行い、ゲート電極層３９お
よび第２の絶縁層４０で覆われている凸部３８の先端部
が0.4 μｍ程現れるようにフォトレジスト４１をエッチ
ング除去する。
【００５５】次に、図４(g) に示すように、ゲート電極
層３９および第２の絶縁層４０における凸部３８の先端
部を覆っている部分を反応性イオンエッチングにより除
去する。
【００５６】次に、フォトレジスト４１を除去した後、
図４(h) に示すように、ＮＨ4 Ｆ・ＨＦ混合溶液を用
い、第１の絶縁層３３で凸部３８の先端部を形成してい
る部分を除去して、凸部３８内に存在しているピラミッ
ド状のエミッタ材料、つまりエミッタ部４２の先端部を
露出させる。この工程によって、露出したエミッタ部４
２の先端部周面を囲むようにゲート電極層３９が第１の
絶縁層３３を介して配置されたことになる。
【００５７】次に、エミッタ部４２の先端部およびその
近傍を覆うように、窒化膜や酸化膜等からなる犠牲層４
３を厚み制御の容易なＣＶＤ法、電子ビーム蒸着法、プ
ラズマＣＶＤ法などで設け、この犠牲層４３の上および
第２の絶縁層４０の上に一体にスパッタリング法等でア
ノード電極層４４を形成する。
【００５８】次に、図４(i) に示すように、アノード電
極層４４で、エミッタ部４２の先端部とは対向しない位
置、つまり性能に影響を与えない位置に小孔４５を設
け、この小孔４５を通してエミッタ部４２の先端部上お
よびその近傍に存在している犠牲層４３の一部または全
部を溶解除去する。なお、小孔４５は、アノード電極層
４４を形成するときに設けておいてもよい。
【００５９】上記工程によって、エミッタ部４２の先端
部、アノード電極層４４の一部およびゲート電極層３９
の一部が露出状態で対向する３極対向空間４６を持った
微小３極真空管が形成される。
【００６０】このようにして形成された微小３極真空管
は、真空雰囲気内に収容されて使用される。
【００６１】この第２の実施例に係る微小３極真空管に
あっても、基本的には図１に示した微小３極真空管と同
様の手法で製造されているので、図１に示したものと同
様の効果が得られる。
【００６２】なお、この第２の実施例においても、エミ
ッタ部４２をピラミッド状に形成しているが、電流容量
を持たせようとするときには、図３に示すように、エミ
ッタ部を屋根形に形成するとよい。このような形状は、
先に説明したように、Ｓｉ単結晶補助基板に異方性エッ
チング処理を施すときに、マスクの開口部形状を長方形
に設定することによって実現できる。また、この第２の
実施例においては、エミッタ材料層３４と導電層３５と
でカソード電極およびその配線を構成しているが、エミ
ッタ材料層だけで両方を兼ねさせるようにしてもよい。
さらに、上述した実施例においては、ゲート電極層３９
および第２の絶縁層４０を除去するのに反応性イオンエ
ッチングを用いたが、ウェットエッチング等の他の手段
を用いてもよい。また、犠牲層もＰＧＳガラス、フォト
レジストなどの他の材料で形成することができる。
【００６３】図５(a) 〜(j) には本発明の第３の実施例
に係る微小３極真空管の製造プロセスが示されている。
同図に基づいて、この実施例に係る微小３極真空管の製
造方法およびその構造を説明する。なお、この図におい
ても、１つの微小３極真空管だけを取出して示している
が、実際には複数の微小３極真空管が同じ製造方法で同
時に作られる。
【００６４】まず、構造基板としてのＳｉ単結晶基板５
１を用意し、図５(a) に示すように、Ｓｉ単結晶基板５
１の片側表面に、図５(c) に示すように、底部を尖らせ
た逆ピラミッド状の凹部５２を形成する。
【００６５】このような凹部５２を形成する方法として
は、先の実施例と同様にＳｉ単結晶基板への異方性エッ
チングを利用する。すなわち、まず、ｐ型で(100) 結晶
面方位のＳｉ単結晶基板５１の一表面に、図５(a) に示
すように、厚さ0.1 μｍのＳｉＯ2 熱酸化膜５３をドラ
イ酸化法により形成し、この熱酸化膜５３の上にフォト
レジスト５４をスピンコート法で塗布する。
【００６６】次に、図５(b) に示すように、光ステッパ
を用いて、フォトレジスト５４にたとえば1 μｍ角の正
方形開口部５５が得られるように露光、現像等のパター
ニングを行った後、ＮＨ4 Ｆ・ＨＦ混合溶液により、露
出しているＳｉＯ2 熱酸化膜５３のエッチングを行な
う。フォトレジスト５４を除去した後、30ｗｔ％ＫＯＨ
水溶液を用いて異方性エッチングを行い、図５(c) に示
すように、Ｓｉ単結晶基板５１に深さがたとえば0.71μ
ｍの逆ピラミッド状の凹部５２を形成させる。
【００６７】次に、図５(d) に示すように、ＮＨ4 Ｆ・
ＨＦ混合溶液を用いて、熱酸化膜５３を除去した後、Ｓ
ｉ単結晶基板５１の凹部５２が形成されている一方の表
面に凹部５２の内面を含めてＳｉＯ2 熱酸化膜（以後、
第１の絶縁層と略称する。）５６を形成する。この実施
例では、ウエット酸化法により、厚さ0.3 μｍの第１の
絶縁層５６を形成した。
【００６８】次に、図５(e) に示すように、Ｓｉ単結晶
基板５１の他方の表面にフォトレジストを塗布し、この
フォトレジストの凹部５２に対向する部分に開口部が形
成されるようにパターニングする。次に、上記開口部を
使って反応性イオンエッチングによってＳｉ単結晶基板
５１をエッチングし、このＳｉ単結晶基板５１に第１の
絶縁層５６のピラミッド状に尖った部分の外面を露出さ
せるための穴５７を形成する。
【００６９】次に、フォトレジストを除去した後、図５
(f) に示すように、穴５７の内面を含むＳｉ単結晶基板
５１の他方の表面に第２の絶縁層５８を形成する。本実
施例では、絶縁層５８として、ＳｉＯ2 熱酸化膜を厚さ
0.2 μｍとなるように形成した。次に、第１の絶縁層５
６の凹部の形成されている側の表面に凹部を埋めるよう
にエミッタ材料層５９としてのたとえばＷ層やＭｏ層を
形成する。本実施例では、スパッタリング法によりＷ層
を厚さ2 μｍとなるように形成した。
【００７０】この工程によって、エミッタ材料層５９に
ピラミッド状の突部、つまりエミッタ部６０が形成され
る。なお、本実施例の場合には、エミッタ材料層５９が
カソード電極を兼ねているが、エミッタ材料層の材質に
よっては、さらにＩＴＯ層等の導電層を形成してもよ
い。
【００７１】次に、図５(g) に示すように、第１の絶縁
層５６のエミッタ部６０を覆っている部分の外面上およ
び第２の絶縁層５８の外面上にゲート電極層６１として
のたとえばＷ層を形成する。本実施例では厚さ0.4 μｍ
となるようにスパッタリング法によりＷ層を形成した。
【００７２】次に、図５(h) に示すように、ゲート電極
層６１の上にフォトレジスト６２を塗布し、酸素プラズ
マによるドライエッチングを行い、ピラミッド状部の先
端部だけが0.5 μｍ程現れるように、フォトレジスト層
を除去した。
【００７３】次に、図５(i) に示すように、反応性イオ
ンエッチングにより、ゲート電極層６１におけるピラミ
ッド状部の先端部を形成している部分を除去し、次にフ
ォトレジスト層およびＮＨ4 Ｆ・ＨＦ混合溶液を用いて
第１の絶縁層５６におけるエミッタ部６０の先端部を覆
っている部分を除去する。
【００７４】この工程によって、エミッタ部６０の先端
部が露出し、この露出したエミッタ部６０の先端部周面
を囲むようにゲート電極層６１が第１の絶縁層５６を介
して配置されたことになる。
【００７５】次に、フォトレジスト６２を除去した後、
露出しているエミッタ部６０の先端部を含めてゲート電
極層６１の上に第３の絶縁層を兼ねた犠牲層となるＰＳ
Ｇガラス層６３を厚み制御の容易なＣＶＤ法、電子ビー
ム蒸着法、スパッタリング法などで形成し、このＰＳＧ
ガラス層６３の上にスパッタリング法等でアノード電極
層６４を形成する。
【００７６】次に、アノード電極層６４のエミッタ部６
０の先端部と対向しない位置に小孔６５を設け、この小
孔６５を通して図５(j) に示すように、エミッタ部６０
の先端部上およびその近傍に存在しているＰＳＧガラス
層を溶解除去する。なお、小孔６５は、アノード電極層
６４を形成するときに設けておいてもよい。
【００７７】上記工程によって、エミッタ部６０の先端
部、アノード電極層６４の一部およびゲート電極層６１
の一部が露出状態で対向する３極対向空間６６を持った
微小３極真空管が形成される。
【００７８】この第３の実施例に係る微小３極真空管に
あっても、基本的には図１に示した微小３極真空管と同
様の手法で製造されているので、図１に示したものと同
様の効果が得られる。
【００７９】図６(a) 〜(j) には本発明の第４の実施例
に係る微小３極真空管の製造プロセスが示されている。
同図に基づいて、この実施例に係る微小３極真空管の製
造方法およびその構造を説明する。なお、この図におい
ても、１つの微小３極真空管だけを取出して示している
が、実際には複数の微小３極真空管が同じ製造方法で同
時に作られる。
【００８０】この実施例において、図６(a) 〜(f) に示
すプロセスでは、図５(a) 〜(f) を用いて説明した工程
と同じ工程を採用している。
【００８１】まず、同図(a) に示すように、構造基板と
してのＳｉ単結晶基板７１を用意し、このＳｉ単結晶基
板７１の片側表面に、図６(c) に示すように、底部を尖
らせた逆ピラミッド状の凹部７２を形成する。
【００８２】凹部７２を形成する方法としては、図５
(a) 〜(c) を用いて説明した手法と同様な手法でＳｉ単
結晶基板７１への異方性エッチングを利用する。
【００８３】すなわち、まず、ｐ型で(100) 結晶面方位
のＳｉ単結晶基板７１の一表面に、図６(a) に示すよう
に、厚さ0.1 μｍのＳｉＯ2 熱酸化膜７３をドライ酸化
法により形成し、この熱酸化膜７３の上にフォトレジス
ト７４をスピンコート法で塗布する。
【００８４】次に、図６(b) に示すように、光ステッパ
を用いて、フォトレジスト７４にたとえば1 μｍ角の正
方形開口部７５が得られるように露光、現像等のパター
ニングを行った後、ＮＨ4 Ｆ・ＨＦ混合溶液により、露
出しているＳｉＯ2 熱酸化膜７３のエッチングを行な
う。フォトレジストを除去した後、30ｗｔ％ＫＯＨ水溶
液を用いて異方性エッチングを行い、図７(c) に示すよ
うに、Ｓｉ単結晶基板７１に深さがたとえば0.71μｍの
逆ピラミッド状の凹部７２を形成させる。
【００８５】次に、図６(d) に示すように、ＮＨ4 Ｆ・
ＨＦ混合溶液を用いて、熱酸化膜７３を除去した後、Ｓ
ｉ単結晶基板７１の凹部７２が形成されている一方の表
面に凹部７２の内面を含めてＳｉＯ2 熱酸化膜（以後、
第１の絶縁層と略称する。）７６を形成する。この実施
例では、厚さが0.3 μｍとなるように、第１の絶縁層７
６をウエット酸化法により形成した。
【００８６】次に、図６(e) に示すように、Ｓｉ単結晶
基板７１の他方の面にフォトレジストを塗布し、このフ
ォトレジストの凹部７２に対向する部分に開口部が形成
されるようにパターニングする。次に、上記開口部を使
って反応性イオンエッチングによりＳｉ単結晶基板７１
をエッチングし、このＳｉ単結晶基板７１に第１の絶縁
層７６のピラミッド状に尖った部分の外面を露出させる
ための穴７７を形成する。
【００８７】次に、フォトレジストを除去した後、図６
(f) に示すように、穴７７の内面を含むＳｉ単結晶基板
７１の他方の表面に第２の絶縁層７８を形成する。本実
施例では、第２の絶縁層７８として、ＳｉＯ2 熱酸化膜
を厚さが0.2 μｍとなるように形成した。次に、第１の
絶縁層７６の凹部が形成されている側の面上に、凹部を
埋めるようにエミッタ材料層７９としてのたとえばＷ層
やＭｏ層を形成する。本実施例では、スパッタリング法
によりＷ層を厚さ2 μｍとなるように形成した。
【００８８】この工程によって、エミッタ材料層７９に
ピラミッド状の突部、つまりエミッタ部８０が形成され
る。なお、本実施例の場合には、エミッタ材料層７９が
カソード電極を兼ねているが、エミッタ材料層の材質に
よっては、さらにＩＴＯ層等の導電層を形成してもよ
い。
【００８９】次に、図６(g) に示すように、第１の絶縁
層７６のエミッタ部８０を覆っている部分の外面および
第２の絶縁層７８の外面にゲート電極層８１としてのた
とえばＷ層を形成する。本実施例では厚さが0.6 μｍと
なるようにスパッタリング法によりＷ層を形成した。次
に、ゲート電極層８１の上に第３の絶縁層８２を形成す
る。
【００９０】次に、図６(h) に示すように、第３の絶縁
層８２の上にフォトレジスト８３を塗布し、酸素プラズ
マによるドライエッチングを行い、ピラミッド状部の先
端部だけが0.7 μｍ程現れるように、フォトレジスト層
を除去する。
【００９１】次に、図６(i) に示すように、反応性イオ
ンエッチングにより、第３の絶縁層８２およびゲート電
極層８１におけるピラミッド状部の先端部を形成してい
る部分を除去し、次にフォトレジスト層およびＮＨ4 Ｆ
・ＨＦ混合溶液を用いて第１の絶縁層７６におけるエミ
ッタ部８０の先端部を覆っている部分を除去する。
【００９２】この工程によって、エミッタ部８０の先端
部が露出し、この露出したエミッタ部８０の先端部周面
を囲むようにゲート電極層８１が第１の絶縁層７６を介
して配置されたことになる。
【００９３】次に、フォトレジスト８３を除去した後、
露出しているエミッタ部８０の先端部近傍を含めて穴７
７を埋めるように窒化膜や酸化膜からなる犠牲層８４を
膜厚制御の容易なＣＶＤ法、電子ビーム蒸着法、スパッ
タリング法等で形成し、次に犠牲層８４上および第３の
絶縁層８２の上にスパッタリング法等でアノード電極層
８５を形成する。
【００９４】次に、アノード電極層８５で、エミッタ部
８０の先端部と対向しない位置に小孔８６を設け、この
小孔８６を通して図６(j) に示すように、エミッタ部８
０の先端部上およびその近傍に存在している犠牲層８４
を溶解除去する。なお、小孔８６は、アノード電極層８
５を形成するときに設けておいてもよい。
【００９５】上記工程によって、エミッタ部８０の先端
部、アノード電極層８５の一部およびゲート電極層８１
の一部が露出状態で対向する３極対向空間８７を持った
微小３極真空管が形成される。
【００９６】この第４の実施例に係る微小３極真空管に
あっても、基本的には図１および図４に示した微小３極
真空管と同様の手法で製造されているので、図１および
図４に示したものと同様の効果が得られる。
【００９７】なお、図１および図５に示す実施例では犠
牲層２２，６３をＰＳＧガラス層で形成しているが、絶
縁性の窒化膜層や酸化膜層で形成してもよい。同様に、
図４および図６に示す実施例では犠牲層４３，８４を窒
化膜層や酸化膜層で形成しているが、レジスト層で形成
してもよい。
【００９８】また、本発明に係る微小３極真空管および
本発明に係る製造方法によって製造された微小真空管
は、スイッチング素子に限らず、表示素子としても使用
できる。この場合、アノード側は、たとえば光を透過さ
せることが可能な薄いアノード電極層、蛍光物質層の少
なくとも２層または薄いアノード電極を支持する透光材
層を含めた３層構造に形成される。
【００９９】
【発明の効果】以上説明したように、本発明によれば、
電界放出効率が高く、アレイ化したときの均一性を満た
すことができ、消費電力が少なく、耐久性に富み、作り
易さを向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る微小３極真空管の
製造プロセスを説明するための図
【図２】同製造プロセスを経て製造された微小３極真空
管を一部切欠して示す斜視図
【図３】エミッタ部の別の形状を示す斜視図
【図４】本発明の第２の実施例に係る微小３極真空管の
製造プロセスを説明するための図
【図５】本発明の第３の実施例に係る微小３極真空管の
製造プロセスを説明するための図
【図６】本発明の第４の実施例に係る微小３極真空管の
製造プロセスを説明するための図
【図７】従来の微小３極真空管の製造プロセスの一例を
説明するための図
【符号の説明】
１１，３１…補助基板 １２，３２…凹部 １３，３３…第１の絶縁層 １４，３４…エミ
ッタ材料層 １８，３８…凸部 １９，３９…ゲー
ト電極層 ２１，４２…エミッタ部 ２２…第２の絶縁
層としての犠牲層 ４０…第２の絶縁層 ４３…犠牲層 ２３，４４…アノード電極層 ２５，４２…３極
対向空間 ５１，７１…基板 ５２，７２…凹部 ５６，７６…第１の絶縁層 ５９，７９…エミ
ッタ材料層 ６０，８０…エミッタ部 ６１，８１…ゲー
ト電極層 ６３…第３の絶縁層としての犠牲層 ８２…第３の絶縁
層 ８４…犠牲層 ６４，８５…アノ
ード電極層 ６６，８７…３極対向空間
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 1/304 H01J 9/02

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】先端部が尖鋭な凸状のエミッタ部を有した
    エミッタ材料層と、 前記エミッタ材料層上で前記先端部に第１の開口を有す
    る第１の絶縁層と、 前記第１の絶縁層上、前記先端部を間隙を設けて囲繞す
    るゲート電極層と、 前記ゲート電極上で前記先端部に第２の開口を有する第
    ２の絶縁層と、 前記第１の開口及び前記第２の開口を経て前記先端部に
    対向するアノ一ド電極層とを具備し、 前記アノ一ド電極層には、前記先端部に対して正対しな
    い位置で前記第２の開口に通じる孔を設けることを特徴
    とする微小３極真空管。
  2. 【請求項２】前記第１の絶縁層、前記ゲート電極層及び
    前記第２の絶縁層は、前記エミッタ部側面に沿うことを
    特徴とする請求項１記載の微小３極真空管。
  3. 【請求項３】補助基板の一方主面に底部が尖鋭な凹部を
    形成する工程と、 前記凹部の内面を含む前記補助基板表面に第１の絶縁層
    を設ける工程と、 前記凹部を含む前記第１の絶縁層上にエミッタ材料層を
    形成して突状のエミッタ部を設ける工程と、 前記エミッタ材料層に構造基板を接合する工程と、 前記補助基板の他方主面側から前記補助基板を除去して
    前記第１の絶縁層を露出させる工程と、 露出した前記第１の絶縁層上にゲート電極層を形成する
    工程と、 前記エミッタ部の先端部上の前記ゲート電極層を除去す
    る工程と、 前記エミッタ部の前記先端部上の前記第１の絶縁層を除
    去する工程と、 前記先端部を覆い、前記ゲート電極層上に第２の絶縁層
    を形成する工程と、 前記第２の絶縁層上に、前記先端部と正対しない位置に
    孔を有するアノ一ド電極層を形成する工程と、 前記先端部と前記アノ一ド電極層との間の前記第２の絶
    縁層を前記孔を通じて除去する工程とを具備してなるこ
    とを特徴とする微小３極真空管の製造方法。
  4. 【請求項４】凸状のエミッタ部の先端部上に犠牲層を形
    成する工程と、 前記犠牲層上に、前記先端部と正対しない位置に孔を有
    するアノ一ド電極層を形成する工程と、 前記先端部と前記アノ一ド電極層との間の前記犠牲層を
    前記孔を通じて除去する工程とを具備してなることを特
    徴とする微小３極真空管の製造方法。
  5. 【請求項５】補助基板の一方主面に底部が尖鋭な凹部を
    形成する工程と、 前記凹部の内面を含む前記補助基板表面に第１の絶縁層
    を設ける工程と、 前記凹部を含む前記第１の絶縁層上にエミッタ材料層を
    形成して前記エミッタ部を設ける工程と、 前記エミッタ材料層に構造基板を接合する工程と、 前記補助基板の他方主面側から前記補助基板を除去して
    前記第１の絶縁層を露出させる工程と、 露出した前記第１の絶縁層上にゲート電極層を形成する
    工程と、 前記ゲート電極層上に第２の絶縁層を形成する工程と、 前記エミッタ部の先端部上の前記第２の絶縁層を除去す
    る工程と、 前記エミッタ部の前記先端部上の前記ゲート電極層を除
    去する工程と、 前記エミッタ部の前記先端部上の前記第１の絶縁層を除
    去する工程とを具備してなることを特徴とする請求項４
    記載の微小３極真空管の製造方法。
  6. 【請求項６】基板の一方主面に底部が尖鋭な凹部を形成
    する工程と、 前記凹部の内面を含む前記基板表面に第１の絶縁層を設
    ける工程と、前記基板の他方主面側から前記基板の前記エミッタ部に
    対応する部分を除去して前記第１の絶縁層を露出させる
    工程と、 前記凹部を含む前記第１の絶縁層上にエミッタ材料層を
    形成して突状のエミッタ部を設ける工程と、 露出した前記第１の絶縁層上にゲート電極層を形成する
    工程と、 前記エミッタ部の先端部上の前記ゲート電極層を除去す
    る工程と、 前記エミッタ部の前記先端部上の前記第１の絶縁層を除
    去する工程と、 前記先端部を覆い、前記ゲート電極層上に第２の絶縁層
    を形成する工程と、 前記第２の絶縁層上に、前記先端部と正対しない位置に
    孔を有するアノ一ド電極層を形成する工程と、 前記先端部と前記アノ一ド電極層との間の前記第２の絶
    縁層を前記孔を通じて除去する工程とを具備してなるこ
    とを特徴とする微小３極真空管の製造方法。
  7. 【請求項７】基板の一方主面に底部が尖鋭な凹部を形成
    する工程と、 前記凹部の内面を含む前記基板表面に第１の絶縁層を設
    ける工程と、前記基板の他方主面側から前記基板の前記エミッタ部に
    対応する部分を除去して前記第１の絶縁層を露出させる
    工程と、 前記凹部を含む前記第１の絶縁層上にエミッタ材料層を
    形成して突状のエミッタ部を設ける工程と、 露出した前記第１の絶縁層上にゲート電極層を形成する
    工程と、 前記エミッタ部の先端部を覆い、前記ゲート電極層上に
    第２の絶縁層を形成する工程と、 前記エミッタ部の先端部上の前記第２の絶縁層を除去す
    る工程と、 前記エミッタ部の前記先端部上の前記ゲート電極層を除
    去する工程と、 前記エミッタ部の前記先端部上の前記第１の絶縁層を除
    去する工程と、 前記エミッタ部の前記先端部を覆い、前記第２の絶縁層
    上に犠牲層を形成する工程と、 前記犠牲層上に、前記先端部と正対しない位置に孔を有
    するアノ一ド電極層を形成する工程と、 前記エミッタ部の前記先端部と前記アノ一ド電極層との
    間の前記犠牲層を前記孔を通じて除去する工程とを具備
    してなることを特徴とする微小３極真空管の製造方法。
JP07015394A 1994-03-15 1994-03-15 微小３極真空管およびその製造方法 Expired - Fee Related JP3388870B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP07015394A JP3388870B2 (ja) 1994-03-15 1994-03-15 微小３極真空管およびその製造方法
US08/404,277 US5727976A (en) 1994-03-15 1995-03-14 Method of producing micro vacuum tube having cold emitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07015394A JP3388870B2 (ja) 1994-03-15 1994-03-15 微小３極真空管およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07254370A JPH07254370A (ja) 1995-10-03
JP3388870B2 true JP3388870B2 (ja) 2003-03-24

Family

ID=13423353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07015394A Expired - Fee Related JP3388870B2 (ja) 1994-03-15 1994-03-15 微小３極真空管およびその製造方法

Country Status (2)

Country Link
US (1) US5727976A (ja)
JP (1) JP3388870B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721733A (en) * 1995-10-13 1998-02-24 General Wireless Communications, Inc. Wireless network access scheme
KR100286828B1 (ko) * 1996-09-18 2001-04-16 니시무로 타이죠 플랫패널표시장치
US6323831B1 (en) 1997-09-17 2001-11-27 Kabushiki Kaisha Toshiba Electron emitting device and switching circuit using the same
US5989931A (en) * 1997-09-24 1999-11-23 Simon Fraser University Low-cost methods for manufacturing field ionization and emission structures with self-aligned gate electrodes
JP2000123711A (ja) 1998-10-12 2000-04-28 Toshiba Corp 電界放出型冷陰極及びその製造方法
US6197607B1 (en) * 1999-03-01 2001-03-06 Micron Technology, Inc. Method of fabricating field emission arrays to optimize the size of grid openings and to minimize the occurrence of electrical shorts
KR100375848B1 (ko) * 1999-03-19 2003-03-15 가부시끼가이샤 도시바 전계방출소자의 제조방법 및 디스플레이 장치
JP3730476B2 (ja) * 2000-03-31 2006-01-05 株式会社東芝 電界放出型冷陰極及びその製造方法
JP3737696B2 (ja) * 2000-11-17 2006-01-18 株式会社東芝 横型の電界放出型冷陰極装置の製造方法
WO2016077586A1 (en) * 2014-11-14 2016-05-19 Mankin Max N Fabrication of nanoscale vacuum grid and electrode structure with high aspect ratio dielectric spacers between the grid and electrode
US9548180B2 (en) 2014-11-21 2017-01-17 Elwha Llc Nanoparticle-templated lithographic patterning of nanoscale electronic components

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307507A (en) * 1980-09-10 1981-12-29 The United States Of America As Represented By The Secretary Of The Navy Method of manufacturing a field-emission cathode structure
GB8720792D0 (en) * 1987-09-04 1987-10-14 Gen Electric Co Plc Vacuum devices
FR2623013A1 (fr) * 1987-11-06 1989-05-12 Commissariat Energie Atomique Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source
US4943343A (en) * 1989-08-14 1990-07-24 Zaher Bardai Self-aligned gate process for fabricating field emitter arrays
US5038070A (en) * 1989-12-26 1991-08-06 Hughes Aircraft Company Field emitter structure and fabrication process
US5203731A (en) * 1990-07-18 1993-04-20 International Business Machines Corporation Process and structure of an integrated vacuum microelectronic device
US5057047A (en) * 1990-09-27 1991-10-15 The United States Of America As Represented By The Secretary Of The Navy Low capacitance field emitter array and method of manufacture therefor
US5181874A (en) * 1991-03-26 1993-01-26 Hughes Aircraft Company Method of making microelectronic field emission device with air bridge anode
DE69205640T2 (de) * 1991-08-01 1996-04-04 Texas Instruments Inc Verfahren zur Herstellung eines Mikroelektronisches Bauelement.
US5499938A (en) * 1992-07-14 1996-03-19 Kabushiki Kaisha Toshiba Field emission cathode structure, method for production thereof, and flat panel display device using same

Also Published As

Publication number Publication date
US5727976A (en) 1998-03-17
JPH07254370A (ja) 1995-10-03

Similar Documents

Publication Publication Date Title
US6097138A (en) Field emission cold-cathode device
JP3226238B2 (ja) 電界放出型冷陰極およびその製造方法
JP3249288B2 (ja) 微小真空管およびその製造方法
JP3388870B2 (ja) 微小３極真空管およびその製造方法
JPH0982213A (ja) 電界放出型冷陰極装置およびその製造方法
JP2000500266A (ja) 電界エミッタ装置、およびそれを製作するためのベールプロセス
EP0696814B1 (en) Field emission type electron emitting device and method of producing the same
JP3231528B2 (ja) 電界放出型冷陰極およびその製造方法
JP2969081B2 (ja) 水平電界効果を有する電子放出素子及びその製造方法
US6083069A (en) Method of making a micro vacuum tube with a molded emitter tip
JP3556263B2 (ja) 微小多極真空管およびその製造方法
JPH0574327A (ja) 電子放出素子
JPH0765706A (ja) 陰極装置及びその製造方法
JP3405584B2 (ja) 微小多極真空管の製造方法
JP2987372B2 (ja) 電子放出素子
JP3184890B2 (ja) 電子放出素子及びその製造方法
JP2694889B2 (ja) セルフアラインゲート構造および集束リングの形成法
JP3625297B2 (ja) 微小真空管およびその製造方法
JP3097527B2 (ja) 電界放射型素子の製造方法
JP3529612B2 (ja) 電界放出型冷陰極及びその製造方法
JP3144297B2 (ja) 真空マイクロデバイス及びその製造方法
JPH0887954A (ja) 電界放出型電子放出素子とその製造方法およびその素子を用いた真空管、整流器と表示装置
JP3097522B2 (ja) 電界放射型素子の製造方法
KR100279749B1 (ko) 게이트와 에미터를 초근접시킨 전계방출 어레이의 제조방법
JPH05225895A (ja) 電界放出陰極の作製方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees