JP3625297B2 - 微小真空管およびその製造方法 - Google Patents

微小真空管およびその製造方法 Download PDF

Info

Publication number
JP3625297B2
JP3625297B2 JP32441493A JP32441493A JP3625297B2 JP 3625297 B2 JP3625297 B2 JP 3625297B2 JP 32441493 A JP32441493 A JP 32441493A JP 32441493 A JP32441493 A JP 32441493A JP 3625297 B2 JP3625297 B2 JP 3625297B2
Authority
JP
Japan
Prior art keywords
layer
emitter
substrate
tip
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32441493A
Other languages
English (en)
Other versions
JPH07183487A (ja
Inventor
正幸 中本
富男 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32441493A priority Critical patent/JP3625297B2/ja
Publication of JPH07183487A publication Critical patent/JPH07183487A/ja
Application granted granted Critical
Publication of JP3625297B2 publication Critical patent/JP3625297B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Bipolar Transistors (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、微小真空管およびその製造方法に関する。
【0002】
【従来の技術】
真空マイクロエレクトロニクスの分野において近年発達した半導体加工技術を応用して製造される電界放出型冷陰極を用いた微小真空管の開発が盛んに行なわれている。
【0003】
その代表的な一例として、例えばC.A.Spintらにより、Journal of Applied Pysics,Vol.47,5248(1976) に公開された技術が一般に知られている。
【0004】
その微小真空管の電界放出型冷陰極は、図4に示すように、Si単結晶基板201上にSiO層203を例えばCVDのような堆積法で形成し、その上にゲート電極となるMo層205および犠牲層となるAl層207をスパッタリング法および斜め蒸着法などにより形成した後、直径が例えば 1.5μm程度の開口211をエッチング法などにより穿設し、エミッタ213となる材料、例えばMoのような金属を、Si単結晶基板201全体を回転させながらそのSi単結晶基板201に対する垂直方向から真空蒸着させることで、前記の開口211に円錐型に金属(Mo)が堆積してゆきエミッタ213が形成される。またその一方で前記の犠牲層207上にも徐々に金属(Mo)が堆積するために前記の開口211がエミッタ213の形成とともに塞がってゆき、開口211が完全に塞がれてエミッタ213の形成が終了する。その後、堆積した金属(Mo)膜および犠牲層207等を除去してそのゲート電極層205を露出させて、円錐型のエミッタ213を有する電界放出型冷陰極が形成される。そして、図5に示すように冷陰極400に所定の距離を置きながら対向するようにアノード401が配設されて、従来の微小真空管403の主要部分が形成されていた。図5中、405はゲート電極層、407はそのゲート電極層405上にアノード401を支持する支持材、409はアノード401とゲート電極層405との間隙を適性に保持するスペーサ、400はチューブ状の冷陰極(エミッタ)である。
【0005】
また、上記の他にも、応用物理vol.59,p164(1990) に公開された技術がある。これは、図6に示すように、Si基板501を異方性エッチングを用いて加工してエミッタ503を形成し、さらにエミッタ層505上に絶縁層507、ゲート電極層509、絶縁層511、アノード513をこの順で積層形成し、これらに開口を開けてエミッタ503を露出させた構造のものである。
【0006】
その製造工程を詳細に図6(a)〜(e)に示す。まず(a)に示すように、Si基板501上にSiN膜515を約 4μmの厚さにスパッタ法で堆積し、フォトレジスト517およびSFを用いたRIE(Reactive Ion Etching)法によりエッチングマスク519を形成する。そして異方性エッチング液(ただし僅かにサイドエッチングが生じるようにエッチングファクタを調節する)を用いて、エッチングマスク519の下のSi基板501にまでエッチングが回り込むようにアンダーエッチング(アンダーカット)し、先端部が尖鋭な錐状の隆起部を形成して、この先端部が尖鋭な隆起部をエミッタ503として有するエミッタ層505を形成する。そしてエミッタ層505上に、SiO層とTa層とをこの順に交互に 2回続けて蒸着して、絶縁層507、ゲート電極層509、絶縁層511、アノード513をこの順で積層形成する。そして最後に、エミッタ503上に残っているエッチングマスク519およびフォトレジスト517を例えば超音波洗浄などにより除去(剥離)し、さらに前記の異方性エッチング液および弗酸などを用いて軽いエッチングを行なってエミッタ503の最終加工および残渣などとしてその上に残っている絶縁物等を除去して、微小真空管を得ていた。
【0007】
【発明が解決しようとする課題】
しかしながら、上記のような従来の微小真空管の構造およびその製造方法においては、主に下記のような問題がある。
【0008】
まず、従来の回転蒸着法により形成される微小真空管の場合、Si単結晶基板201全体を回転させながら開口211に円錐型に金属を堆積させているが、このときエミッタ213の形成の制御は前記の開口211が塞がることを利用して行なっているため、エミッタ213の先端部の形状や、エミッタ213の高さなどの寸法などの正確な制御が極めて困難で、出来上がったエミッタ213の形状や高さなどの特性が大きくばらついてしまい形状再現性が悪いために製造歩留まりが低い。特に多数の同一形状の電界放出型冷陰極を同一基板上に列設する場合などに製造コストが著しく増加するという問題がある。
【0009】
しかもそのようにエミッタ213の形状や寸法などの特性が大きくばらつくために電界放出の均一性が低いうえに、電界放出の際に必要なエミッタ213の先端部の鋭さに欠けるため電界放出効率が低く、消費電力の増大をもたらすという問題がある。
【0010】
また、SiO層203をCVD法などにより厚く堆積して形成しその上にゲート電極層205を形成しており、しかもさらにその上にMoのようなエミッタ213を形成する際に用いる金属を一旦堆積した後に除去しているので、電界放出効率を決定する主要素であるゲート−エミッタ間の距離を正確に制御することが困難であり、その電界放出型冷陰極の電界放出効率に大きくばらつきが生じる結果、微小真空管としての動作特性にばらつきが生じるという問題がある。これは異方性エッチングで形成されたエミッタ503を備えた微小真空管の場合にも同様である。
【0011】
また、回転蒸着法により形成される従来の微小真空管の場合、図5に示すようにアノード401を配置すれば真空筐体に匹敵する強度を持たせることができるが、スペーサ409をアノード401とゲート電極層405との間に介挿してそれらの間隙を保持する必要がある。このときスペーサ409としては一般にガラスビースが用いられるが、前記間隙を正確な距離に保持するためには、このガラスビースのような材料からなるスペーサ409の直径を正確かつ均一に揃えることが必要だが、このようなスペーサ409の直径の制御は実用上スペーサ409を多数使用するため困難かつ煩雑である。また製造時にスペーサ409がゲート電極層405の開孔を塞いでしまい、動作不良が生じるという問題もある。
【0012】
また、特に異方性エッチングを用いた従来の微小真空管の場合では、上記の回転蒸着法と比較してエミッタ503の先端部を尖鋭に形成可能でその形状の均一性も向上すると理論的には考えられるが、実際上はエミッタ503形成のためのアンダーカットの制御、つまりエッチングファクタの制御が極めて困難かつ煩雑であり、またエッチングマスク519の剥離のばらつきが大きくなるという問題がある。また、上記のエミッタ503およびエミッタ層501の材料としては仕事関数の値が小さく物理化学的に安定で、なおかつ異方性エッチングによる形状再現性の良好な材料が好ましいが、このような条件に対してはSi基板は不十分な材料であるという問題がある。
【0013】
また、異方性エッチングを用いた従来の微小真空管の場合、エミッタ503の先端の直上にはアノードは対面しておらず、エミッタ503の尖鋭な先端から斜め方向にゲート電極層509およびアノード513が配置されており、しかもエミッタ503先端からアノード513の露出端面までの距離の方が、エミッタ503先端からゲート電極層509の露出端面までの距離よりも遠い。従って、エミッタ503の先端から放出される電子が、ゲート電極層509の露出端面にトラップされることなく効果的に加速されてアノード513へと到達する確率が高くなるような電界分布を与えることが困難である。つまり、アノード513へと到達する電流有効利用率が低いという問題がある。
【0014】
また、図6からも明らかなように基板にエミッタが露出する開孔が開いているため、微小真空管として真空筐体化するためには、例えばガラス容器で少なくとも開口部を覆って真空封止する等のパッケージング(実装)が必要となり、微小真空管としての小型化や構造の簡潔化の妨げとなるという問題がある。
【0015】
本発明は、このような問題を解決するために成されたもので、その目的は、電界放出効率が高く、エミッタ形状の均一性に優れており、微小真空管としての小型化や構造の簡潔化が可能で、しかも高歩留まりで製作することのできる生産性に富んだ微小真空管を提供することにある。
【0016】
【課題を解決するための手段】
上記課題を解決するために、本発明の微小真空管は、平面部、及び前記平面部から隆起し、かつ先端部が尖った隆起部を備えたエミッタ層と、前記エミッタ層の隆起部の側面の一部、及び前記エミッタ層の平面部を覆い、前記エミッタ層の隆起部の先端部が露出するように形成された絶縁層と、前記絶縁層を介して前記エミッタ層上に形成され、前記エミッタ層の隆起部が露出するように開孔が穿設された、前記エミッタ層の前記隆起部よりも厚い板厚を有する基板と、前記基板の前記絶縁層側の表面とは反対側の表面、前記基板の開孔の側壁面、及び前記エミッタ層の隆起部の側面を覆う前記絶縁層にわたって形成され、その端部が前記エミッタ層の隆起部の先端部近傍で露出しているゲート電極層と、前記基板上に前記エミッタ層と対向して形成され、前記基板によって支持された板体状アノード層と、を具備することを特徴としている。
【0017】
また、上記の微小真空管において、前記基板に前記開孔が複数個穿設され、該開孔ごとにエミッタが形成され、前記複数個のエミッタの先端部それぞれと対向するように前記板体状アノード層が配置されて、前記微小真空管が前記基板に複数個形成されていることを特徴としている。
【0018】
また、その製造方法は、少なくとも底部先端が尖鋭に窪んだ形状の凹部を基板の第1主面側に刻設する工程と、前記凹部を含む前記基板の第1主面側に、前記凹部に沿った少なくとも底部先端が尖鋭に窪んだ形状の凹部を備えた絶縁層を形成する工程と、前記基板の凹部に対応する位置に前記第1主面側とは反対側の第2主面側から開孔を穿設し、該開孔から前記絶縁層の凹部の第2主面側を凸状に露出させるとともに、前記絶縁層の前記第1主面側の凹部を埋めつつ前記絶縁層の第主面側の面上にエミッタ層材料を形成し、前記絶縁層の前記第1主面側の凹部に沿って先端部に尖鋭なエミッタを備えた形状の隆起部を有するエミッタ層を形成する工程と、前記基板の第2の主面上及び前記開孔の側壁面、並びに前記絶縁層上にわたってゲート電極層を形成し、前記絶縁層上にある前記ゲート電極層のうち前記エミッタ層の隆起部の先端部近傍にある部分を除去した後、前記絶縁層のうち前記先端部を覆う部分を除去して、前記先端部及び前記ゲート電極層の端部を露出させる工程と、前記基板の第2主面側によって支持されて、前記エミッタ層の先端部と対向するように、アノード層を配置する工程と、を含むことを特徴としている。
【0019】
なお、前記のエミッタの形状としては、先端部が尖鋭な形状であればよく、例えば四角錐や円錐、あるいは紡錘型などに形成してもよい。そしてこのとき前記のゲート電極層は尖鋭なエミッタを備えた隆起部の表面形状にほぼ平行に沿って、エミッタとの間に距離をおいて非接触に対面してエミッタ先端を包囲するように形成することが望ましい。そしてこのエミッタ先端を露出させる開口を形成するとともに、そのエミッタ先端以外の隆起部を含めたエミッタ層の大部分は前記の絶縁層で被覆してもよく、あるいはエミッタ先端だけでなくエミッタが先端に形成された隆起部ほぼ全体を露出させるように形成してもよい。このような細部の設定は、本発明に係る微小真空管が用いられる際に要求される諸特性に適合するように、適宜ゲート電極とエミッタの先端部との間の距離やエミッタの形状や寸法などの諸条件を勘案して設定すればよい。
【0020】
また、前記の絶縁層は、例えばシリコン単結晶基板の表面を熱酸化して形成してもよく、あるいはその他の方法により形成してもよい。特に熱酸化法で絶縁層を形成すれば、その絶縁層の凹部の底部先端は好適な尖鋭形状になるので、それにより得られるエミッタの先端部も好適な尖鋭形状となり、電界集中効果を飛躍的に高くすることができるので好ましい。また熱酸化法によれば一般的な半導体製造工程等とのプロセス整合性や工程の簡易化を図ることもできるので、好ましい。
【0021】
また、アノードとエミッタの先端部との距離やアノードの形状等は、微小真空管として要求される諸特性に適合するように適宜に設定すればよい。
【0022】
【作用】
本発明によれば、エミッタの形成を従来の回転堆積法とは異なり異方性エッチングなどのフォトリソグラフィ工程で基板に正確な形状に(例えば錐状に)形成した凹部に沿って形成された絶縁層を原型として用いて、これにエミッタ層の材料を充填することにより形成することができるので、エミッタを前記の尖鋭な錐状に正確な寸法で形成することができる。このとき、絶縁層を熱酸化法で形成することにより絶縁層の錐状部分の先端は極めて好適な尖鋭形状になるので、それに沿って形成されるエミッタの先端部も極めて好適な尖鋭形状となり、電界集中効果を飛躍的に高くすることができる。また熱酸化法は一般的な半導体製造工程等とのプロセス整合性が良好で、製造工程の簡易化を図ることもできる。
【0023】
また、本発明に係る微小真空管におけるアノードは、エミッタが形成された基板の開孔部分でエミッタの先端部と対面するように設置されているので、エミッタの先端から放出される電子が、ゲート電極層の露出端面にトラップされることなく効果的に加速されてアノードへと到達する確率が高くなるような電界分布を与えることができ、アノードへと到達する電子の確率を飛躍的に向上して、電流有効利用率を向上することができる。
【0024】
また、例えば板体状のアノードを、第3の絶縁膜等を介して基板の第2主面上に載置し、その基板をアノードの支持材料として用いるとともにエミッタが露出する基板の開孔を塞ぐシール蓋材としても兼用することができる。これにより、アノード自体をシール蓋材として用いて真空筐体を小型で簡易な構造に形成することができる。
【0025】
また、本発明によれば、基板の板厚と第2の絶縁膜の膜厚とゲート電極層の膜厚と第3の絶縁膜の膜厚との合計と、エミッタ先端部を有する隆起部のエミッタ層平面からの高さとの差が、アノードとエミッタの先端部との距離となる。従って、前記の基板の板厚あるいは第3の絶縁層などの厚さを適宜に設定することにより、所望のアノードとエミッタの先端部との距離を正確に得ることができ、微小真空管として要求される諸特性に対して煩雑なプロセス制御等を必要とせずに簡易に適合させることができる。
【0026】
上記の結果、電界放出効率が高くかつその動作特性のばらつきが極めて少ない均一な特性を有し、小型でしかも簡易な構造の生産性に富んだ微小真空管およびその製造方法を提供することができる。
【0027】
また、上記のような構造の本発明ら係る微小真空管は、一枚の基板に複数個の開孔を穿設し、その一つ一つに 1個ずつエミッタおよびゲート電極等を形成して、一枚の基板で複数個形成してもよい。このときアノードは各 1個のエミッタごとに個別に配置してもよく、あるいは例えば板体状の一枚のアノードを前記の複数個のエミッタと対向するように配置してもよい。このようにすれば、複数のエミッタに正確な配置精度で対向したアノードを簡易に形成することができる。
【0028】
あるいは、一枚の基板に微小真空管を複数個形成した後、これら一つ一つをダイシングして(切り離して)、単体の微小真空管を複数個得ることもできることは言うまでもない。このようにすれば、動作特性の均一性に優れた微小真空管を安定して得ることができる。
【0029】
【実施例】
以下、本発明に係る微小真空管およびその製造方法の実施例を、図面に基づいて詳細に説明する。
【0030】
図1および図2は、本発明に係る微小真空管の主要部の構造およびその製造方法を示す図である。本発明の微小真空管の主要部の構造は以下のように形成される。
【0031】
シリコン(Si)単結晶からなる基板1の第1主面3側に底部が錐状に尖鋭に窪んだ形状の凹部5を刻設する。このような凹部5を刻設する好適な方法としては例えば次に示すような異方性エッチングを用いる方法がある。
まず、図1(a)に示すように、p型で結晶面方位のシリコン単結晶基板1の第1主面3側に厚さ 0.1μmのSiO熱酸化層7をドライ酸化法により形成しさらにレジスト9をスピンコート法により塗布する。
【0032】
続いて図1(b)に示すように、例えばステッパを用いてレジストに 1μm角の正方形の開口パターンを露光しこれを現像して 1μm角の正方形の開口のレジストパターンを形成する。そしてNHF・HF混合溶液をエッチャントとして用いてSiO熱酸化層7をエッチングして開口11を穿設する。そしてレジスト9を剥離する。
【0033】
続いてSiO熱酸化層7をマスクとして用いるとともに30wt%のKOH水溶液をエッチャントとして用いて異方性エッチングを行ない、図1(c)に示すような底部が錐状に尖鋭に窪んだいわゆる逆ピラミッド型の形状で深さが0.71μmの凹部5をシリコン単結晶基板の第1主面3側から刻設する。
【0034】
そしてNHF・HF混合溶液を用いて前記のSiO熱酸化層7を除去した後、図1(d)に示すように凹部5を含む基板1の第1主面3に第1の絶縁層13を形成する。この第1の絶縁層13は、本実施例では基板1の第1主面3表層をウエット酸化法により酸化することで、厚さ 0.3μmのSiO熱酸化膜として形成した。このように第1の絶縁層13を熱酸化法で形成することにより、第1の絶縁層13の凹部5先端部は極めて好適な尖鋭形状になるので、それにより後工程で得られるエミッタ(後述)の先端部も極めて好適な尖鋭形状となり、電界集中効果を向上することができるので好ましい。また熱酸化法によれば一般的な半導体製造工程等とのプロセス整合性や工程の簡易化を図ることもできるので好ましい。
【0035】
続いて、図1(e)に示すように、基板1の凹部5に対応する位置に第1主面3側とは反対の第2主面15側から開孔17を穿設し、この開孔17から第1の絶縁層13の第2主面15側の錐状部分19を露出させる。
この開孔17は、例えば基板1の第2主面15側にレジストを塗布して前記の凹部5に対応する位置に開孔17のパターンを形成し、このレジストパターンを用いて基板1をリアクティブイオンエッチング(RIE)により第2主面15側からエッチングすることにより形成する。このエッチングは開孔17から第1の絶縁層13の第2主面15側の錐状部分19が露出するまで行なう。
【0036】
続いて前記のレジストを剥離した後、図2(f)に示すように、基板1の第2主面15側の表面および開孔17の側壁21に熱酸化を施して層厚約 0.2μmのSiO熱酸化層として第2の絶縁層23を形成する。そして第1の絶縁層13の第1主面3側の形状に沿って先端部が錐状に尖鋭なエミッタ25を有するエミッタ層27を形成する。本実施例ではこのエミッタ層27は、タングステン(W)をスパッタ法により厚さ 2μmとなるように成膜して形成した。このエミッタ層27の材料としては、この他にも例えばモリブデン(Mo)のように、冷陰極として十分に仕事関数の低い材料を好適に用いることができる。また本実施例ではこのエミッタ層27がいわゆるカソード電極の機能をも兼ねるように用いられているが、エミッタ層27に用いた材料の材質によっては、さらにITO(酸化インジウム錫)のような導電材料からなる導電層を積層してもよい。なお、この図2(f)に示した工程は、基板1のエッチング工程の以前に行なってもよい。
【0037】
続いて、図2(g)に示すように、第2主面側15側の第2の絶縁層23を被覆するとともに開孔17から露出する第1の絶縁層13の錐状部分19の第2主面15側を被覆するゲート電極材料層29を形成する。このゲート電極材料層29としては、例えばW(タングステン)のような金属材料などが好適である。本実施例ではこのゲート電極材料層29としてWを用いてスパッタ法により 0.9μmの厚さに成膜して形成した。
【0038】
続いて、図2(h)に示すように、ゲート電極材料層29の表面にSiO層31を成膜、さらにその上を覆うようにフォトレジスト33を塗布し、このフォトレジスト33およびSiO層31をパターニングして、ゲート電極材料層29の少なくとも先端部が露出するような開口パターンに形成する。本実施例では、前記のゲート電極材料層29によって被覆されたエミッタ25先端が前記の開口から約 0.7μmほど露出するようにパターニングした。
【0039】
そして前記の開口を有するフォトレジスト33およびSiO層31をマスクとして用いてエッチングを 2回に分けて行なって、図2(i)にその断面図を示すように、エミッタ25の少なくとも先端に対応する部分のゲート電極材料層29および第1の絶縁層13を除去して開口35を形成することで、エミッタ25の先端部を含む表面を非接触に包囲するとともにそのエミッタ25の少なくとも先端部が開口35から露出するゲート電極層37を、ゲート電極材料層29から得た。本実施例においては、まず第一のエッチングとしてエミッタ25の先端部に対応する部分のゲート電極材料層29をRIEにより除去して開口35を開けた後、このゲート電極材料層29の開口35から露出した第1の絶縁層13をさらに第2のエッチングとしてフォトレジスト(図示省略)およびNHF・HF混合溶液からなるエッチャントを用いてフォトリソグラフィ法により選択的にエッチング除去して、ゲート電極材料層29の開口35よりも第1の絶縁層13をさらに大きく除去することで前記のようなゲート電極層37を形成した。
【0040】
また、前記の開口されたSiO層31は、第3の絶縁層39としてゲート電極層37を被覆している。
【0041】
そして、最後にエミッタ25の先端に対向するように板体状の導電性材料からなるアノード41を前記の第3の絶縁層39の上に載置し、このアノード41の周囲を例えばガラスフリット静電接着法などの方法で封着して、真空封止された本発明に係る微小真空管を得る。
【0042】
以上のように主要部が形成された本発明に係る微小真空管は、異方性エッチングなどのフォトリソグラフィ工程で形成した凹部5および開孔17の正確な形状に沿って形成された第1の絶縁層13を原型として用いて、これにエミッタ層27の材料を充填することによりエミッタ25を形成することができるので、従来の回転堆積法によるエミッタとは異なり正確な形状および寸法にエミッタを形成することができる。
また、第1の絶縁層13を熱酸化法で形成することにより第1の絶縁層13の錐状部分19の先端が極めて尖鋭な形状になるので、それに沿って形成されるエミッタ25の先端部も極めて好適に尖鋭な形状となり電界集中効果を飛躍的に高くすることができる。また熱酸化法は一般的な半導体製造工程等とのプロセス整合性が良く工程の簡易化を図ることもできる。その結果電界放出効率が高くかつその特性がばらつきの極めて少ない均一な特性であり、しかも高歩留まりで製作することができる生産性に富んだ微小真空管を実現することができる。
【0043】
また、本発明に係る微小真空管のアノード41は、エミッタ25が形成された基板1の開孔17の部分でエミッタ25の先端と斜め方向でなくほぼ最短距離で対面するように設置しているので、エミッタ25先端から放出される電子を極めて高い確率で有効にアノード41へと到達させることができる。
【0044】
また、例えば板体状のアノード41を、第3の絶縁膜39等を介して基板1の第2主面15上に載置し、その基板1の厚みをアノード41の支持材料として用いるとともにエミッタ25が露出する基板1の開孔を塞ぐシール蓋材としても兼用して真空封止することができる。これにより、アノード41自体を微小真空管の実装のシール蓋材として用いて、その筐体を小型で簡易な構造に形成することができる。
【0045】
また、本発明によれば、基板1の板厚等によるアノード41の支持高さと、エミッタ25先端のエミッタ層27平面からの高さとの差が、アノード41とエミッタ25先端との距離となる。従って、前記の基板1の板厚あるいは第3の絶縁層39等の厚さを適宜に設定することにより、所望のアノード41とエミッタ25先端との距離を正確に得ることができ、微小真空管として要求される諸特性に対して煩雑なプロセス制御等を必要とせずに簡易に適合させることができるという利点をも備えている。
【0046】
上記の結果、本発明によれば、電界放出効率が高くかつその動作特性のばらつきが極めて少ない均一な特性を有し、小型でしかも簡易な構造の生産性に富んだ微小真空管およびその製造方法を提供することができる。
【0047】
なお、上記実施例では、本発明に係る微小真空管を、一つの基板内に単数設けた場合について述べたが、上記実施例のような構造の微小真空管を一つの基板内に複数個形成することも可能であることは言うまでもない。これを図3に示す。なお図3においては図1、図2と同様の部位に対しては同一の符号を付して示している。
【0048】
あるいは、一枚の基板内に上記実施例で示した微小真空管を複数個形成した後、この基板をダイシング(カット)してそれら一つ一つの微小真空管を分割し、一枚の基板から単体の微小真空管を複数個得ることも可能である。
【0049】
また、上記実施例においてはエミッタ層27がカソード電極およびその配線をも兼ねる構成としているが、上記実施例でも述べたごとく、エミッタ層27に用いる材料などの場合によってはエミッタ層27とは別体で例えばITOや金属膜などを用いてさらに導電層を形成してもよい。
【0050】
その他、本発明の要旨を逸脱しない範囲で、本発明の微小真空管の各部位の形成材料や、成膜方法などの変更が種々可能であることは言うまでもない。
【0051】
【発明の効果】
以上、詳細な説明で明示したように、本発明によれば、電界放出効率が高くかつその特性のばらつきが極めて少ない均一な特性を備え、しかも高歩留まりで製作することができる生産性の優れた微小真空管を実現することができる。
【図面の簡単な説明】
【図1】本発明に係る微小真空管の製造工程を示す図。
【図2】本発明に係る微小真空管の製造工程を示す図。
【図3】本発明に係る微小真空管を一枚の基板に複数個形成した場合を示す図。
【図4】従来の微小真空管のエミッタ部分の回転蒸着法を用いた製造工程を示す図。
【図5】従来の微小真空管の構造を示す図。
【図6】従来の微小真空管の異方性エッチングを用いた製造方法を示す図。
【符号の説明】
1…シリコン単結晶基板、3…第1主面側、5…凹部、13…第1の絶縁層、15…第2主面側、17…開孔、19…錐状部分、21…側壁、23…第2の絶縁層、25…エミッタ、27…エミッタ層、29…ゲート電極材料層、31…SiO層、33…フォトレジスト、35…開口、37…ゲート電極層、39…第3の絶縁層、41…アノード

Claims (3)

  1. 平面部、及び前記平面部から隆起し、かつ先端部が尖った隆起部を備えたエミッタ層と、
    前記エミッタ層の隆起部の側面の一部、及び前記エミッタ層の平面部を覆い、前記エミッタ層の隆起部の先端部が露出するように形成された絶縁層と、
    前記絶縁層を介して前記エミッタ層上に形成され、前記エミッタ層の隆起部が露出するように開孔が穿設された、前記エミッタ層の前記隆起部よりも厚い板厚を有する基板と、
    前記基板の前記絶縁層側の表面とは反対側の表面、前記基板の開孔の側壁面、及び前記エミッタ層の隆起部の側面を覆う前記絶縁層にわたって形成され、その端部が前記エミッタ層の隆起部の先端部近傍で露出しているゲート電極層と、
    前記基板上に前記エミッタ層と対向して形成され、前記基板によって支持された板体状アノード層と、を具備することを特徴とする微小真空管。
  2. 請求項1記載の微小真空管において、
    前記基板に前記開孔が複数個穿設され、該開孔ごとにエミッタが形成され、前記複数個のエミッタの先端部それぞれと対向するように前記板体状アノード層が配置されて、前記微小真空管が前記基板に複数個形成されていることを特徴とする微小真空管。
  3. 少なくとも底部先端が尖鋭に窪んだ形状の凹部を基板の第1主面側に刻設する工程と、
    前記凹部を含む前記基板の第1主面側に、前記凹部に沿った少なくとも底部先端が尖鋭に窪んだ形状の凹部を備えた絶縁層を形成する工程と、
    前記基板の凹部に対応する位置に前記第1主面側とは反対側の第2主面側から開孔を穿設し、該開孔から前記絶縁層の凹部の第2主面側を凸状に露出させるとともに、前記絶縁層の前記第1主面側の凹部を埋めつつ前記絶縁層の第主面側の面上にエミッタ層材料を形成し、前記絶縁層の前記第1主面側の凹部に沿って先端部に尖鋭なエミッタを備えた形状の隆起部を有するエミッタ層を形成する工程と、
    前記基板の第2の主面上及び前記開孔の側壁面、並びに前記絶縁層上にわたってゲート電極層を形成し、前記絶縁層上にある前記ゲート電極層のうち前記エミッタ層の隆起部の先端部近傍にある部分を除去した後、前記絶縁層のうち前記先端部を覆う部分を除去して、前記先端部及び前記ゲート電極層の端部を露出させる工程と、
    前記基板の第2主面側によって支持されて、前記エミッタ層の先端部と対向するように、アノード層を配置する工程と、を含むことを特徴とする微小真空管の製造方法。
JP32441493A 1993-12-22 1993-12-22 微小真空管およびその製造方法 Expired - Fee Related JP3625297B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32441493A JP3625297B2 (ja) 1993-12-22 1993-12-22 微小真空管およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32441493A JP3625297B2 (ja) 1993-12-22 1993-12-22 微小真空管およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07183487A JPH07183487A (ja) 1995-07-21
JP3625297B2 true JP3625297B2 (ja) 2005-03-02

Family

ID=18165534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32441493A Expired - Fee Related JP3625297B2 (ja) 1993-12-22 1993-12-22 微小真空管およびその製造方法

Country Status (1)

Country Link
JP (1) JP3625297B2 (ja)

Also Published As

Publication number Publication date
JPH07183487A (ja) 1995-07-21

Similar Documents

Publication Publication Date Title
US5266530A (en) Self-aligned gated electron field emitter
US5386172A (en) Multiple electrode field electron emission device and method of manufacture
JP3226238B2 (ja) 電界放出型冷陰極およびその製造方法
JP3249288B2 (ja) 微小真空管およびその製造方法
US5358909A (en) Method of manufacturing field-emitter
JP2000500266A (ja) 電界エミッタ装置、およびそれを製作するためのベールプロセス
KR100243990B1 (ko) 전계방출 캐소드와 그 제조방법
JP3388870B2 (ja) 微小3極真空管およびその製造方法
JP2969081B2 (ja) 水平電界効果を有する電子放出素子及びその製造方法
US6083069A (en) Method of making a micro vacuum tube with a molded emitter tip
JP3625297B2 (ja) 微小真空管およびその製造方法
JP3231528B2 (ja) 電界放出型冷陰極およびその製造方法
JP2735009B2 (ja) 電界放出型電子銃の製造方法
JPH03295131A (ja) 電界放出素子およびその製造方法
JP3084768B2 (ja) 電界放出型陰極装置
JP2946706B2 (ja) 電界電子放出素子
JPH0541152A (ja) 電界放出陰極の製造方法
JP3405584B2 (ja) 微小多極真空管の製造方法
JPH05205614A (ja) 電界放出陰極の作製方法
JP3094464B2 (ja) 電界放出型マイクロカソードの製造方法
JP2987372B2 (ja) 電子放出素子
JP3556263B2 (ja) 微小多極真空管およびその製造方法
JPH05225895A (ja) 電界放出陰極の作製方法
KR100257699B1 (ko) 전계 방출 표시소자용 금속 팁 필드 에미터 제조방법
KR100186253B1 (ko) Locos에 의한 실리콘 fea 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041129

LAPS Cancellation because of no payment of annual fees