KR100749460B1 - 전계 방출 표시소자와 그의 제조 방법 - Google Patents

Abstract

캐소드 전극과 게이트 전극의 가장자리를 보다 각이 지게 형성하고, 이들 두 전극 사이의 간격을 최소화하여 전자의 포커스 특성을 향상시키면서 저전압 구동을 가능하게 하는 전계 방출 표시소자 및 그의 제조 방법에 관한 것으로서,

전계 방출 표시소자는 제 1 및 제 2기판과; 상기 제 1기판에 스트라이프 패턴으로 형성되는 게이트 전극 라인과; 상기 게이트 전극 라인 위의 제 1기판 전면에 위치하며, 화소 영역에 대응하는 다수의 홀을 형성하여 게이트 전극 라인의 일부를 노출시키는 절연층과; 상기 절연층의 홀 내부와 더불어 절연층 위로 소정의 높이를 갖도록 형성되며, 해당 게이트 전극 라인과 연결되는 다수의 게이트 전극과; 상기 절연층 위에 게이트 전극 라인과 수직한 스트라이프 패턴으로 형성되는 캐소드 전극과; 상기 게이트 전극과 마주하는 캐소드 전극의 어느 한 가장자리에 위치하며, 게이트 전극과 일정한 간격을 유지하는 다수의 면전자원과; 상기 제 2기판에 형성되는 애노드 전극 및 다수의 형광막을 포함한다.

전계방출표시소자, 캐소드전극, 게이트전극, 전자원, 애노드전극, 형광막, 포커스특성

Description

전계 방출 표시소자와 그의 제조 방법 {FIELD EMISSION DISPLAY DEVICE AND MANUFACTURING METHOD OF THE DEVICE}

도 1은 본 발명의 제 1실시예에 의한 전계 방출 표시소자의 단면도.

도 2는 도 1에 도시한 제 2기판의 평면도.

도 3은 도 1의 부분 확대도.

도 4는 본 발명의 제 2실시예에 의한 전계 방출 표시소자의 부분 사시도.

도 5는 도 4의 A-A선 단면도.

도 6은 본 발명의 제 3실시예에 의한 전계 방출 표시소자의 부분 단면도.

도 7∼도 13은 본 발명에 의한 전계 방출 표시소자의 제조 과정을 도시한 개략도.

본 발명은 전계 방출 표시소자에 관한 것으로서, 보다 상세하게는 캐소드 전극과 게이트 전극의 가장자리를 보다 각이 지게 형성하고, 이들 두 전극 사이의 간격을 최소화하여 전자의 포커스 특성을 향상시키면서 저전압 구동을 가능하게 하는 전계 방출 표시소자 및 그의 제조 방법에 관한 것이다.

최근들어 전계 방출 표시소자의 전자 방출원으로 낮은 일함수(work function)를 가지면서 면타입 제작이 용이한 카본 물질이 활발하게 연구되고 있으며, 이 가운데 특히 카본 나노튜브(CNT; carbon nanotube)는 끝단의 곡률 반경이 100Å 정도로 극히 미세하고, 10∼50V 정도의 외부 전압으로도 전자를 원활하게 방출하여 이상적인 전자 방출원으로 기대되고 있다.

상기한 CNT와 더불어 그라파이트, 다이아몬드상 카본(DLC) 등의 면전자원은 현재 캐소드 전극과 애노드 전극으로 구성된 2극관 구조에서 에미터로 적용되고 있다. 그러나 2극관 구조는 캐소드 전극과 애노드 전극의 전압 차를 이용하여 에미터의 방출 전류를 정확하게 제어할 수 없으므로 다계조 칼라 영상이나 동영상을 구현하기 어려운 한계가 있다.

따라서 게이트 전극을 더욱 구비하여 에미터의 방출 전류를 제어하는 3극관 구조가 제안되었으며, 이 가운데 전자의 포커스 특성을 고려하여 게이트 전극을 캐소드 전극의 측면에 배치한 구조가 제안되었다. 이 구조에서 전자는 에미터에서 게이트 전극을 향해 수평 방향으로 발생한 이후, 다른 기판에 형성된 애노드 전극에 의해 수직 방향으로 이동하여 형광막에 도달하게 된다.

상기 구조와 관련하여 미국특허 제 6,060,113호는 기판 위에 캐소드 전극과 게이트 전극을 나란히 형성하고, 이 두 전극 사이에 도전 박막을 형성하며, 이 도전 박막에 미세한 크랙을 발생시켜 이 크랙이 전자 방출 영역이 되는 구조를 개시하고 있다. 이로서 상기 구조는 도전 박막에 가해지는 전계에 따라 크랙에서 방출되는 전자를 용이하게 제어할 수 있으므로, 계조 표시가 양호한 장점을 갖는다.

그러나 상기 구조는 도전 박막에 크랙이 완벽하게 발생하지 않으면, 캐소드 전극과 게이트 전극이 쇼트되어 화소 불량을 유발할 수 있으며, 크랙 이외에 전자 방출 영역 부근에 구조적으로 날카로운 부분이 존재하지 않으므로, 날카로운 부분에 강한 전계가 걸리는 특성을 이용할 수 없다. 이와 더불어 구동 과정에서 게이트 전극에 흐르는 전류량이 많기 때문에 높은 소비전력이 요구되는 한계가 있다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 캐소드 전극과 게이트 전극의 가장자리를 보다 각이 지게 형성하여 면전자원 부근에 보다 강한 전계가 걸리도록 유도함으로써 저전압 구동을 가능하게 하는 전계 방출 표시소자를 제공하는데 있다.

본 발명의 다른 목적은 캐소드 전극과 게이트 전극 사이의 간격을 실질적으로 10㎛ 이하로 유지하여 저전압 구동을 가능하게 하면서 전자의 빔퍼짐을 억제하여 포커스 특성을 향상시킬 수 있는 전계 방출 표시소자를 제공하는데 있다.

본 발명의 또다른 목적은 캐소드 전극과 게이트 전극이 보다 각이진 가장자리를 갖도록 이들 전극을 용이하게 제작하고, 전자원에 의한 캐소드 전극과 게이트 전극 사이의 쇼트 발생을 효과적으로 억제하며, 이들 두 전극 사이의 미세 간격을 정확하게 유지할 수 있는 전계 방출 표시소자의 제조 방법을 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

제 1 및 제 2기판과,
상기 제 1기판에 스트라이프 패턴으로 형성되는 게이트 전극 라인과,

삭제

상기 게이트 전극 라인 위의 제 1기판 전면에 위치하며, 화소 영역에 대응하는 다수의 홀을 형성하여 게이트 전극 라인의 일부를 노출시키는 절연층과,

상기 절연층의 홀 내부와 더불어 절연층 위로 소정의 높이를 갖도록 형성되며, 해당 게이트 전극 라인과 연결되는 다수의 게이트 전극과,

상기 절연층 위에 게이트 전극 라인과 수직한 스트라이프 패턴으로 형성되는 캐소드 전극과,

상기 게이트 전극과 마주하는 캐소드 전극의 어느 한 가장자리에 위치하며, 게이트 전극과 일정한 간격을 유지하는 다수의 면전자원과,

상기 제 2기판에 형성되는 애노드 전극 및 다수의 형광막을 포함하는 전계 방출 표시소자를 제공한다.

또한 상기의 목적을 달성하기 위하여 본 발명은,

제 1기판에 스트라이프 패턴의 게이트 전극 라인을 형성하는 단계와,

상기 제 1기판의 전면에 절연층을 형성하는 단계와,

상기 절연층을 패터닝하여 화소 영역에 대응하는 다수의 홀을 형성하고, 이 홀을 통해 게이트 전극 라인의 일부를 노출시키는 단계와,

상기 절연층의 홀 내부에 도전 물질을 채워 게이트 전극의 하단부를 형성하는 단계와,

상기 절연층 위에 게이트 전극의 하단부와 연결되는 상단부와 더불어 게이트 전극 라인과 수직한 스트라이프 패턴의 캐소드 전극을 형성하는 단계와,

상기 게이트 전극과 마주하는 캐소드 전극의 가장자리에 전자방출 물질을 도포하여 다수의 면전자원을 형성하는 단계와,

상기 면전자원과 게이트 전극이 일정한 간격을 유지하도록 레이저 빔을 이용하여 면전자원의 가장자리를 절제하는 단계와,

제 2기판에 애노드 전극과 형광막을 형성하는 단계와,

상기 제 1 및 제 2기판을 일체로 밀봉하고, 내부를 배기시키는 단계를 포함하는 전계 방출 표시소자의 제조 방법을 제공한다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 제 1실시예에 의한 전계 방출 표시소자의 단면도이고, 도 2는 도 1에 도시한 제 1기판의 평면도이다.

도시한 바와 같이 전계 방출 표시소자는 제 1 및 제 2기판(2, 4)과, 제 1기판(2)에 형성되는 캐소드 전극(6) 및 게이트 전극(8)과, 이 두 전극을 절연시키는 절연층(10)과, 게이트 전극(8)과 마주하는 캐소드 전극(6)의 어느 한 가장자리에 형성되는 다수의 면전자원(12)과, 제 2기판(4)에 형성되는 애노드 전극(14) 및 다수의 형광막(16R, 16G, 16B)을 포함한다.

상기 제 1기판(2) 표면에는 게이트 전극 라인(18)이 스트라이프 패턴으로 형성되어 게이트 전극(8)에 전압을 공급하는 어드레스 라인으로 기능하며, 상기 게이트 전극 라인(18) 위로 제 1기판(2) 전면에 걸쳐 절연층(10)이 위치한다.

상기 절연층(10)은 게이트 전극 라인(18)을 따라 화소 영역에 대응하는 다수 의 홀(10a)을 형성하여 이 홀(10a)을 통해 게이트 전극 라인(18)의 일부를 노출시킨다. 이로서 게이트 전극(8)이 절연층의 홀(10a) 내부에 위치하여 해당 게이트 전극 라인(18)과 전기적으로 연결되면서 각 화소 영역에 대응하여 개별적인 아일랜드 타입으로 형성된다.

그리고 상기 절연층(10) 위에는 캐소드 전극(6)이 게이트 전극 라인(18)과 수직하게 교차하는 스트라이프 패턴으로 형성된다. 이로서 캐소드 전극(6)과 게이트 전극(8)은 절연층(10)에 의해 전기적으로 절연되며, 가장자리가 마주하도록 서로의 측면에 나란히 배치된다. 또한 게이트 전극(8)과 마주하는 캐소드 전극(6)의 어느 한 가장자리(도면을 기준으로 우측 가장자리)에 다수의 면전자원(12)이 위치한다.

상기 면전자원(12)은 낮은 일함수를 갖는 물질, 대표적으로 카본 나노튜브(CNT), 그라파이트, 다이아몬드상 카본(DLC) 또는 이들의 혼합물로 구성되며, 상기 물질을 인쇄 또는 증착 등의 방법으로 캐소드 전극(6) 가장자리에 면타입으로 형성한다.

여기서, 캐소드 전극(6)과 게이트 전극(8)은 사각의 단면 형상을 가지며 수직한 가장자리를 형성한다. 특히 게이트 전극(8)은 도 3에 도시한 바와 같이 절연층(10)의 홀 내부에 위치하는 하단부(8a)와, 절연층(10) 위로 소정의 높이를 갖는 상단부(8b)로 구성되어 상단부(8b)의 가장자리가 캐소드 전극(6) 및 면전자원(12)의 가장자리와 마주하도록 캐소드 전극(6)과 동일한 높이로 형성되는 것이 바람직하다.

그리고 상기 면전자원(12)은 도전 물질로 제작되므로, 인쇄 등의 방법으로 캐소드 전극(6) 가장자리에 도포시 게이트 전극(8)과 접촉할 우려가 있다. 이로서 모든 면전자원(12)은 게이트 전극(8)과 마주하여 레이저 빔으로 절제된 가장자리(12a)를 갖는다. 따라서 상기 면전자원(12)은 게이트 전극(8)과의 미세 간격을 정확하게 유지하고, 캐소드 전극(6)과 게이트 전극(8)의 쇼트 발생을 효과적으로 차단한다.

특히 레이저 절제에 의한 면전자원(12)과 게이트 전극(8) 사이의 간격은 대략 10㎛ 이내이며, 이는 CNT의 경우 전계 강도가 대략 1.5V/㎛ 이므로 상기 10㎛의 간격에서는 15V 정도의 낮은 외부 전압에서 전자 방출이 일어나는 것을 의미한다. 그리고 캐소드 전극(6)과 게이트 전극(8) 사이의 간격이 좁을수록 전자의 퍼짐을 억제할 수 있으므로, 전자의 포커스 특성에 유리한 구조라 할 수 있다.

따라서 캐소드 전극(6)과 게이트 전극(8)에 구동 시그널을 공급하면, 이 두 전극의 전압 차에 의해 면전자원(12) 부근에 전계가 형성되는데, 본 실시예는 면전자원(12) 주위에 캐소드 전극(6)과 게이트 전극(8)의 가장자리가 모두 배치되므로, 동일한 전압 조건에서 면전자원(12) 주위에 보다 강한 전계가 유도되어 이의 가장자리에서 전자 방출이 원활하게 이루어진다.

이로서 본 실시예는 효과적인 저전압 구동이 가능하며, 또한 상기 면전자원(12)이 게이트 전극(8)과 10㎛ 이내의 간격을 유지하므로, 구동 과정에서 전자의 빔퍼짐을 억제하여 별도의 집속 수단을 구비하지 않아도 면전자원(12)에서 방출된 전자를 해당 형광막으로 유도할 수 있다.

여기서, 전자는 면전자원(12)의 가장자리에서 게이트 전극(8)을 향해 발생한 이후 애노드 전극(14)의 고전압에 이끌려 도시한 바와 같이 기판에 대해 경사진 각도로 진행하는 경향을 나타내므로, 각 형광막(16)의 중심을 면전자원(12)의 중심에 맞추는 대신, 전자의 이동 경로를 고려하여 도면의 우측으로 약간씩 어긋나게 배치하는 것이 바람직하다.

도 4는 본 발명의 제 2실시예에 의한 전계 방출 표시소자의 부분 확대 사시도이고, 도 5는 도 4의 A-A선 단면도로서, 본 실시예에서 캐소드 전극(20)과 게이트 전극(22)은 버섯과 같이 절연층(10) 표면에서 제 2기판(4)을 향하여 점진적으로 그 넓이가 확대되는 구조로 이루어지며, 이로서 두 전극은 면전자원(12) 부근에서 보다 각이 진 가장자리를 형성한다.

즉, 본 실시예에서 캐소드 전극(20)과 게이트 전극(22)의 상단부(22b) 단면은 역사다리꼴 형상으로, 제 2기판(4)과 마주하는 윗면과 그 측면과의 각도가 90°이하로 이루어져 앞선 실시예와 비교하여 보다 각이 진 가장자리를 형성한다. 이러한 캐소드 전극(20)과 게이트 전극(22)의 구조는 네가티브(negative) 타입의 감광성 물질을 이용하여 용이하게 제작할 수 있으며, 이의 제조 과정에 대해서는 아래에 상세하게 설명한다.

이와 동시에 본 실시예에서 면전자원(12)은 앞선 실시예와 동일하게 게이트 전극(22)과 마주하여 레이저 절제된 가장자리(12a)를 가짐으로써 게이트 전극(22)과 10㎛ 이내의 간격을 정확하게 유지한다.

이로서 본 실시예는 면전자원(12) 부근에 캐소드 전극(20)과 게이트 전극(22)의 각이 진 가장자리를 배치함에 따라, 뾰족한 부분에 전계가 강하게 걸리는 특성을 이용하여 동일한 전압 조건에서 면전자원(12)에 보다 강한 전계를 유도할 수 있으므로, 저전압 구동에 보다 유리한 장점을 갖는다.

도 6은 본 발명의 제 3실시예에 의한 전계 방출 표시소자의 부분 확대 단면도로서, 본 실시예는 캐소드 전극 위에 별도의 면전자원을 형성하지 않고, 캐소드 전극(24) 전체와 게이트 전극(26)의 상단부(26b)를 CNT, 그라파이트, 다이아몬드상 카본 또는 이들의 혼합물로 구성하여 이들 캐소드 전극(24)과 게이트 전극(26)의 가장자리에서 자체적으로 전자를 방출하는 구조로 이루어진다.

이와 더불어 캐소드 전극(24)과 게이트 전극(26)의 상단부(26b)는 앞선 제 2실시예와 동일하게 그 단면이 역사다리꼴 형상으로 이루어진다. 이로서 캐소드 전극(24)과 게이트 전극(26)의 상단부(26b)는 제 2기판(4)과 마주하는 윗면과 그 측면 사이의 각도가 90°이하가 되어 전자가 방출되는 가장자리를 보다 각이 지게 형성한다.

따라서 본 실시예는 캐소드 전극(24)과 게이트 전극(26)에 구동 시그널을 공급하면, 두 전극의 전압 차에 의해 이들 전극의 가장자리에 강한 전계가 형성되어 상기 두 전극의 가장자리로부터 전자가 동시에 방출되며, 이러한 캐소드 전극(24)과 게이트 전극(26)의 물질 특성 및 형상 특성에 의해 저전압 구동이 가능한 장점을 갖는다.

다음으로 본 발명에 의한 전계 방출 표시소자의 제조 방법에 대해 설명하며, 먼저 전술한 제 1실시예의 구조를 제조하는 과정에 대해 설명한다.

이를 위하여 먼저 제 1기판(2) 표면에 은 페이스트를 스트라이프 패턴으로 스크린 인쇄하고, 소성하여 게이트 전극 라인(18)을 형성한다. 다른 실시예로서 게이트 전극 라인(18)은 감광성 물질이 포함된 은 페이스트를 제 1기판(2) 전면에 스크린 인쇄하고, 이를 포토리소그래피 공정으로 패터닝하여 완성될 수 있다. (도 7 참고)

이어서 제 1기판(2) 전면에 실리콘 산화물을 포함하는 글래스 페이스트를 수회 스크린 인쇄한 다음 소성하여 대략 20㎛ 두께의 절연층(10)을 형성한다. 그리고 상기 절연층(10)을 패터닝하여 화소 영역에 대응하는 다수의 홀(10a)을 형성함으로써 이 홀(10a)을 통해 게이트 전극 라인(18)의 일부를 노출시킨다. (도 8 참고)

상기 절연층(10)의 패터닝 과정은 절연층(10) 위에 도시하지 않은 포토레지스트막을 형성하고, 이 막을 부분적으로 노광 및 현상하여 게이트 전극이 위치할 부분만을 선택적으로 제거한 다음, 상기 절연층(10)을 에칭하여 홀(10a)을 형성하고, 남아있는 포토레지스트막을 제거하는 과정으로 이루어진다.

다음으로 절연층(10)에 은 페이스트를 전면 인쇄하여 절연층(10)의 홀(10a) 내부에 은 페이스트를 채우고, 절연층(10) 표면에 잔류한 은 페이스트를 제거한 다음 소성하여 게이트 전극 라인(18) 위의 상기 홀(10a) 내부에 게이트 전극의 하단부(8a)를 형성한다. (도 9a 참고)

이어서 도전 물질과 네가티브 타입 감광성 물질이 혼합된 감광성 도전체 페이스트를 상기 절연층(10) 전면에 스크린 인쇄하고, 이를 레벨링하여 일정 두께의 평탄한 감광성 도전층(28)을 형성한다. (도 9b 참고)

상기 네가티브 타입 감광성 물질은 빛에 의해 경화되는 성질이 있으므로, 도시하지 않은 노광 마스크를 이용하여 게이트 전극과 캐소드 전극에 대응하는 부분만을 선택적으로 노광하여 이를 경화시키고, 나머지 부분을 현상 과정으로 제거하여 캐소드 전극(6)과 게이트 전극(8)의 상단부(8b) 구성을 완성한다. (도 9c 참고)

여기서, 상기 감광성 도전체로는 일례로 듀폰사(社)의 Fodel (상품명)을 사용할 수 있으며, 이를 사용하는 경우에는 약 40㎛의 간격을 두고 캐소드 전극(6)과 게이트 전극(8)을 패터닝할 수 있다. 이로서 상기 캐소드 전극(6)과 게이트 전극(8)은 대략 40㎛의 간격을 두고 절연층(10) 표면에서 수직하게 형성된다.

이어서 게이트 전극(8)과 마주하는 캐소드 전극(6) 가장자리에 전자 방출 물질, 대표적으로 CNT, 그라파이트, 다이아몬드상 카본 또는 이들의 혼합물을 인쇄하거나 증착하여 면전자원(12)을 형성한다. (도 10 참고) 이 때 형성되는 면전자원(12)은 게이트 전극(8)에 걸쳐 형성되거나 게이트 전극(8)과의 간격이 일정하지 않게 된다.

이로서 레이저 빔을 이용하여 게이트 전극(8)과 마주하는 면전자원(12)의 가장자리를 대략 10㎛ 이하, 바람직하게는 5㎛ 정도의 간격(B)을 두고 절제한다. (도 11 참고) 따라서 캐소드 전극(6)과 게이트 전극(8)의 쇼트 발생을 차단함과 동시에 상기 면전자원(12)이 게이트 전극(8)과 일정한 간격을 유지하도록 한다.

그리고 투명한 글래스 기판으로 제 2기판(4)을 준비하고, 제 2기판(4) 전면에 투명한 ITO(Indium Tin Oxide) 도전막을 증착하여 애노드 전극(14)을 형성한다. 그리고 애노드 전극(14) 표면에 캐소드 전극(6)에 대응하는 다수의 형광막(16R, 16G, 16B)을 형성하는데, 이 때 각각의 형광막(16)은 제 1기판과(2)의 조립시 전자의 이동 경로 중앙부와 마주하도록 형성 위치가 조절된다. (도 12 참고)

마지막으로 이들 제 1 및 제 2기판(2, 4)의 둘레를 시일재로 밀봉하고, 내부를 배기시켜 도 1에 도시한 구조를 완성한다.

한편, 전술한 제 2실시예의 구조는 캐소드 전극(20)과 게이트 전극(22)의 상단부(22b)가 절연층(10) 표면에서 제 2기판(4)을 향하여 그 면적이 점진적으로 확대되는 구조이며, 이는 전술한 제조 방법에서 도 9b에 도시한 바와 같이 절연층(10) 전면에 감광성 도전층(28)을 형성하고, 감광성 도전층(28)을 선택적으로 노광하면, 빛은 실질적으로 감광성 도전층(28)의 밑부분을 향해서는 그 광량이 점진적으로 감소하게 되므로, 게이트 전극(22)의 상단부(22b)를 도 4 및 도 5에 도시한 구성으로 제작할 수 있다.

마지막으로, 전술한 제 3실시예의 구조는 캐소드 전극에 별도의 면전자원을 형성하는 대신, 캐소드 전극(24)과 게이트 전극(26)의 상단부(26b) 자체를 전자 방출 물질로 구성한 것이다.

이의 제조 방법은 제 2실시예의 제조 방법에서 도전 물질 대신, 면전자원을 구성하는 물질, 즉 CNT, 그라파이트, 다이아몬드상 카본 또는 이들의 혼합물과 네가티브 감광성 물질이 혼합된 페이스트를 절연층(10) 전면에 인쇄하여 감광성 전자 방출층(30)을 형성하고 (도 13 참고), 상기와 동일한 노광 및 현상 과정을 거쳐 도 6에 도시한 구조로 완성하는 것으로 이루어진다.

이 때, 제 3실시예의 구조는 별도의 면전자원을 구비하지 않으므로, 상기 캐소드 전극(24)과 게이트 전극(26)의 상단부(26b)를 형성한 다음, 면전자원 형성 단계와 레이저 절제 단계를 생략한다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명은 캐소드 전극과 게이트 전극의 가장자리를 보다 각이 지게 형성하여 면전자원 부근에 보다 강한 전계가 걸리도록 유도함으로써 저전압 구동을 가능하게 한다. 또한 본 발명은 캐소드 전극과 게이트 전극 사이의 간격을 실질적으로 10㎛ 이하로 유지하여 전자의 빔퍼짐을 억제함으로써 전자의 포커스 특성을 향상시키며, 캐소드 전극과 게이트 전극의 쇼트 발생을 억제하는 장점을 갖는다.

Claims (16)

1. 제 1 및 제 2기판과;

   상기 제 1기판에 스트라이프 패턴으로 형성되는 게이트 전극 라인과;

   상기 게이트 전극 라인 위의 상기 제 1기판 전면에 위치하며, 화소 영역에 대응하는 다수의 홀을 형성하여 상기 게이트 전극 라인의 일부를 노출시키는 절연층과;

   상기 절연층의 홀 내부와 더불어 상기 절연층 위로 소정의 높이를 갖도록 형성되며, 해당 게이트 전극 라인과 연결되는 다수의 게이트 전극과;

   상기 절연층 위에 상기 게이트 전극 라인과 수직한 스트라이프 패턴으로 형성되는 캐소드 전극과;

   상기 게이트 전극과 마주하는 상기 캐소드 전극의 어느 한 가장자리에 위치하며, 상기 게이트 전극과 일정한 간격을 유지하는 다수의 면전자원과;

   상기 제 2기판에 형성되는 애노드 전극 및 다수의 형광막을 포함하는 전계 방출 표시소자.
2. 제 1항에 있어서,

   상기 게이트 전극은 상기 절연층의 홀 내부에 위치하는 하단부와, 상기 하단부 위에서 소정의 높이를 갖는 상단부로 이루어지는 전계 방출 표시소자.
3. 제 2항에 있어서,

   상기 게이트 전극의 상단부는 상기 캐소드 전극과 동일한 높이로 형성되어 상기 캐소드 전극과 상기 게이트 전극의 가장자리가 서로 마주하는 전계 방출 표시소자.
4. 제 2항에 있어서,

   상기 캐소드 전극과 상기 게이트 전극의 상단부는 각기 윗면과 상기 제 2기판과 마주하는 그 측면과의 사이에 형성되는 각도를 직각으로 하여 형성된 전계 방출 표시소자.
5. 제 1항에 있어서,

   상기 면전자원은 카본 나노튜브, 그라파이트, 다이아몬드상 카본 또는 이들의 혼합물로 이루어지는 전계 방출 표시소자.
6. 제 1항에 있어서,

   상기 면전자원은 상기 게이트 전극과 마주하여 레이저로 절제된 가장자리를 형성하여 상기 게이트 전극과 일정한 간격을 유지하는 전계 방출 표시소자.
7. 제 6항에 있어서,

   상기 면전자원과 상기 게이트 전극 사이의 간격이 5㎛ 인 전계 방출 표시소자.
8. 제 2항에 있어서,

   상기 캐소드 전극과 상기 게이트 전극의 상단부는 각기 상기 제 2기판과 마주하는 윗면과 그 측면과의 사이에 형성되는 각도를 예각으로 하여 형성된 전계 방출 표시소자.
9. 제 2항에 있어서,

   상기 캐소드 전극과 상기 게이트 전극의 상단부는 상기 절연층 표면에서 상기 제 2기판을 향하여 그 면적이 점진적으로 넓어져 역사다리꼴의 단면 형상을 가지는 전계 방출 표시소자.
10. 제 9항에 있어서,

    상기 캐소드 전극과 상기 게이트 전극의 상단부가 상기 면전자원을 형성하는 물질을 포함하여 형성된 전계 방출 표시소자.
11. 제 10항에 있어서,

    상기 캐소드 전극과 상기 게이트 전극의 상단부가 카본 나노튜브, 그라파이트, 다이아몬드상 카본 또는 이들의 혼합물로 이루어지는 전계 방출 표시소자.
12. 제 1항에 있어서,

    상기 형광막은 전자의 이동 경로 중앙부와 마주하도록 상기 면전자원의 중앙으로부터 일정한 간격을 두고 어긋나게 배치되는 전계 방출 표시소자.
13. 삭제
14. 삭제
15. 삭제
16. 삭제

Images