JP3195547B2 - 真空封止電界放出型電子源装置及びその製造方法 - Google Patents
真空封止電界放出型電子源装置及びその製造方法Info
- Publication number
- JP3195547B2 JP3195547B2 JP29876596A JP29876596A JP3195547B2 JP 3195547 B2 JP3195547 B2 JP 3195547B2 JP 29876596 A JP29876596 A JP 29876596A JP 29876596 A JP29876596 A JP 29876596A JP 3195547 B2 JP3195547 B2 JP 3195547B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- anode
- vacuum
- cathode
- concave portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電子線励起のレー
ザ、平面型の固体表示素子及び超高速の微小真空素子等
への応用が期待される電界放出型電子源装置に関し、特
に半導体基板と封止用蓋体とによって形成される空間領
域が真空に保持されており、小型の平板型ディスプレイ
に用いる真空封止電界放出型電子源装置に関するもので
ある。
ザ、平面型の固体表示素子及び超高速の微小真空素子等
への応用が期待される電界放出型電子源装置に関し、特
に半導体基板と封止用蓋体とによって形成される空間領
域が真空に保持されており、小型の平板型ディスプレイ
に用いる真空封止電界放出型電子源装置に関するもので
ある。
【０００２】
【従来の技術】電界放出型電子源装置の技術分野におい
ては、半導体微細加工技術の進展により、微小な陰極構
造の形成が可能になったため、真空マイクロエレクトロ
ニクス技術の開発が盛んになりつつある。
ては、半導体微細加工技術の進展により、微小な陰極構
造の形成が可能になったため、真空マイクロエレクトロ
ニクス技術の開発が盛んになりつつある。
【０００３】従来よりも低い駆動電圧で動作可能な高性
能な電子源を実現するために、半導体基板を用いると共
にＬＳＩ技術を応用して、引き出し電極の開口部の口径
の縮小化及び急峻な先端を有する陰極の作製等のアプロ
ーチが行われている。
能な電子源を実現するために、半導体基板を用いると共
にＬＳＩ技術を応用して、引き出し電極の開口部の口径
の縮小化及び急峻な先端を有する陰極の作製等のアプロ
ーチが行われている。
【０００４】一方、電子源の平板型ディスプレイへの応
用を考えた場合、陰極アレイ部を電子放出可能な高真空
雰囲気に保持するための真空容器の構造及び真空封止技
術の確立が重要な課題となっている。
用を考えた場合、陰極アレイ部を電子放出可能な高真空
雰囲気に保持するための真空容器の構造及び真空封止技
術の確立が重要な課題となっている。
【０００５】図６は、特開平６−３４２６３３に示され
ている従来の真空封止電界放出型電子源装置の断面構造
を示している。図６に示すように、ｐ型のシリコン基板
１００の上にｎ型不純物拡散領域１０１が形成されてお
り、ｐ型のシリコン基板１００の上におけるｎ型不純物
拡散領域１０１が形成されていない領域には、陰極アレ
イ部を構成する複数の針状の陰極１０２が形成されてい
る。各陰極１０２の周囲には、絶縁膜１０３を介して引
き出し電極１０４が形成されており、引き出し電極１０
４は配線層１０５によりｎ型不純物拡散領域１０１と電
気的に接続されている。
ている従来の真空封止電界放出型電子源装置の断面構造
を示している。図６に示すように、ｐ型のシリコン基板
１００の上にｎ型不純物拡散領域１０１が形成されてお
り、ｐ型のシリコン基板１００の上におけるｎ型不純物
拡散領域１０１が形成されていない領域には、陰極アレ
イ部を構成する複数の針状の陰極１０２が形成されてい
る。各陰極１０２の周囲には、絶縁膜１０３を介して引
き出し電極１０４が形成されており、引き出し電極１０
４は配線層１０５によりｎ型不純物拡散領域１０１と電
気的に接続されている。
【０００６】シリコン基板１００の上側には、中央に凹
部１１０ａを有するガラス等よりなる透明で且つ絶縁性
の封止用蓋体１１０が設けられており、該封止用蓋体１
１０の周縁部１１０ｂはシリコン基板１００のｎ型不純
物拡散領域１０１のほぼ中央部上に位置している。封止
用蓋体１１０の凹部１１０ａの底面には、陰極１０２か
ら放出された電子を収束させるための透明な導電性材料
よりなる陽極１１１が形成されており、該陽極１１１の
下面には図示しない蛍光体薄膜が形成されている。
部１１０ａを有するガラス等よりなる透明で且つ絶縁性
の封止用蓋体１１０が設けられており、該封止用蓋体１
１０の周縁部１１０ｂはシリコン基板１００のｎ型不純
物拡散領域１０１のほぼ中央部上に位置している。封止
用蓋体１１０の凹部１１０ａの底面には、陰極１０２か
ら放出された電子を収束させるための透明な導電性材料
よりなる陽極１１１が形成されており、該陽極１１１の
下面には図示しない蛍光体薄膜が形成されている。
【０００７】シリコン基板１００のｎ型不純物拡散領域
１０１の上における外側部分には外部電極接続端子１０
６が設けられており、該外部電極接続端子１０６と配線
層１０５とはｎ型不純物拡散領域１０１を介して電気的
に接続されている。
１０１の上における外側部分には外部電極接続端子１０
６が設けられており、該外部電極接続端子１０６と配線
層１０５とはｎ型不純物拡散領域１０１を介して電気的
に接続されている。
【０００８】
【発明が解決しようとする課題】前記従来の真空封止電
界放出型電子源装置においては、引き出し電極１０４と
外部電極接続端子１０６とを、配線層１０５及びシリコ
ン基板１００に形成されたｎ型不純物拡散領域１０１を
介して電気的に接続しているため、シリコン基板１００
上における封止用蓋体１１０の周縁部１１０ｂの下側部
分に配線層を形成する必要がないので、シリコン基板１
００上における封止用蓋体１１０の周縁部１１０ｂの下
側部分に配線による段差部が存在しない。このため、シ
リコン基板１００と封止用蓋体１１０との機密性に優れ
ている。
界放出型電子源装置においては、引き出し電極１０４と
外部電極接続端子１０６とを、配線層１０５及びシリコ
ン基板１００に形成されたｎ型不純物拡散領域１０１を
介して電気的に接続しているため、シリコン基板１００
上における封止用蓋体１１０の周縁部１１０ｂの下側部
分に配線層を形成する必要がないので、シリコン基板１
００上における封止用蓋体１１０の周縁部１１０ｂの下
側部分に配線による段差部が存在しない。このため、シ
リコン基板１００と封止用蓋体１１０との機密性に優れ
ている。
【０００９】ところで、真空封止電界放出型電子源装置
においては、引き出し電極１０４に例えば６０ボルト程
度のバイアス電圧を印加しておくと共に、引き出し電極
１０４に±１０ボルト程度の制御電圧を印加することに
より、陰極１０２からの電子放出のＯＮ／ＯＦＦ制御を
行なっている。すなわち、引き出し電極１０４には、通
常数十ボルト例えば２０ボルト程度の電位差を持つ制御
電圧の印加が必要になる。また、ｐ型のシリコン基板１
００とｎ型不純物拡散領域１０１との界面にはｐｎ接合
部が存在し、該ｐｎ接合部には接合容量に依存する浮遊
容量が存在する。外部電極接続端子１０６と配線層１０
５とをｎ型不純物拡散領域１０１を介して電気的に接続
するためには、ｎ型不純物拡散領域１０１の面積が大き
くならざるを得ないので、ｐｎ接合部の浮遊容量も大き
くなる。
においては、引き出し電極１０４に例えば６０ボルト程
度のバイアス電圧を印加しておくと共に、引き出し電極
１０４に±１０ボルト程度の制御電圧を印加することに
より、陰極１０２からの電子放出のＯＮ／ＯＦＦ制御を
行なっている。すなわち、引き出し電極１０４には、通
常数十ボルト例えば２０ボルト程度の電位差を持つ制御
電圧の印加が必要になる。また、ｐ型のシリコン基板１
００とｎ型不純物拡散領域１０１との界面にはｐｎ接合
部が存在し、該ｐｎ接合部には接合容量に依存する浮遊
容量が存在する。外部電極接続端子１０６と配線層１０
５とをｎ型不純物拡散領域１０１を介して電気的に接続
するためには、ｎ型不純物拡散領域１０１の面積が大き
くならざるを得ないので、ｐｎ接合部の浮遊容量も大き
くなる。
【００１０】消費電力は、印加される制御電圧と浮遊容
量との積に比例するので、陰極１０２からの電子放出の
ＯＮ／ＯＦＦ制御を行なうためには、前記の理由で消費
電力が大きくならざるを得ないという問題がある。
量との積に比例するので、陰極１０２からの電子放出の
ＯＮ／ＯＦＦ制御を行なうためには、前記の理由で消費
電力が大きくならざるを得ないという問題がある。
【００１１】また、ｎ型不純物拡散領域１０１を形成す
る際に不純物濃度の不均一が生じていると、高電圧の印
加時にｐｎ接合部において接合不良が発生するので、電
界放出型電子源装置の特性の信頼性が損なわれるという
問題もある。
る際に不純物濃度の不均一が生じていると、高電圧の印
加時にｐｎ接合部において接合不良が発生するので、電
界放出型電子源装置の特性の信頼性が損なわれるという
問題もある。
【００１２】また、前記従来の真空封止電界放出型電子
源装置においては、陽極１１１に通常１００ボルト以上
の電圧を印加し、陰極１０２から放出された電子を蛍光
体薄膜を介して陽極１１１に収束させる必要があるが、
電界放出型電子源装置を小型で且つ高精細な表示パネル
に適用する場合には、配線層のピッチを考慮すると、陽
極１１１に収束された電子を配線層を介して封止用蓋体
１１０の外部に取り出すことは極めて困難であるという
問題が生じる。以下、この問題について詳細に説明す
る。
源装置においては、陽極１１１に通常１００ボルト以上
の電圧を印加し、陰極１０２から放出された電子を蛍光
体薄膜を介して陽極１１１に収束させる必要があるが、
電界放出型電子源装置を小型で且つ高精細な表示パネル
に適用する場合には、配線層のピッチを考慮すると、陽
極１１１に収束された電子を配線層を介して封止用蓋体
１１０の外部に取り出すことは極めて困難であるという
問題が生じる。以下、この問題について詳細に説明す
る。
【００１３】図７は、マトリクス表示パネルのライン制
御の回路構成を示しており、図７において、１３０はマ
トリクス表示パネル、１３１はＸ方向のラインを制御す
るＸライン制御部、１３２はＹ方向のラインを制御する
Ｙライン制御部であって、Ｘ1 、Ｘ2 、Ｘ3 、……Ｘn
はＸライン制御部１３１により制御されるＸ方向配線、
Ｙ1 、Ｙ2 、Ｙ3 、……Ｙn はＹライン制御部１３２に
より制御されるＹ方向配線である。例えば、ＶＧＡ規格
の表示を１インチ以下のパネルサイズで実現する場合、
Ｘ方向配線及びＹ方向配線のピッチｐはそれぞれ３０μ
ｍ以下になるので、極めて微細な配線技術が要求され
る。現在の半導体加工技術によると、前記のような微細
なピッチの配線を平面上に形成することは可能である
が、立体形状に形成することは困難である。従って、前
記従来の真空封止電界放出型電子源装置において、陽極
１１１から延びる微細なピッチの配線を、封止用蓋体１
１０の凹部１００ａの底面及び側壁面に沿って屈曲し且
つｎ型不純物拡散領域１０１同士の間を通って延びるよ
うに形成することは困難である。また、陽極１１１のス
イッチング動作を行なうためには複数層の陽極用配線が
必要になるが、封止用蓋体１１０の凹部１００ａの底面
及び側壁面に沿って複数の配線層を形成することは極め
て困難である。
御の回路構成を示しており、図７において、１３０はマ
トリクス表示パネル、１３１はＸ方向のラインを制御す
るＸライン制御部、１３２はＹ方向のラインを制御する
Ｙライン制御部であって、Ｘ1 、Ｘ2 、Ｘ3 、……Ｘn
はＸライン制御部１３１により制御されるＸ方向配線、
Ｙ1 、Ｙ2 、Ｙ3 、……Ｙn はＹライン制御部１３２に
より制御されるＹ方向配線である。例えば、ＶＧＡ規格
の表示を１インチ以下のパネルサイズで実現する場合、
Ｘ方向配線及びＹ方向配線のピッチｐはそれぞれ３０μ
ｍ以下になるので、極めて微細な配線技術が要求され
る。現在の半導体加工技術によると、前記のような微細
なピッチの配線を平面上に形成することは可能である
が、立体形状に形成することは困難である。従って、前
記従来の真空封止電界放出型電子源装置において、陽極
１１１から延びる微細なピッチの配線を、封止用蓋体１
１０の凹部１００ａの底面及び側壁面に沿って屈曲し且
つｎ型不純物拡散領域１０１同士の間を通って延びるよ
うに形成することは困難である。また、陽極１１１のス
イッチング動作を行なうためには複数層の陽極用配線が
必要になるが、封止用蓋体１１０の凹部１００ａの底面
及び側壁面に沿って複数の配線層を形成することは極め
て困難である。
【００１４】もっとも、特殊な配線構造、例えば封止用
蓋体１１０に貫通孔を設けて、陽極１１１から延びる配
線を封止用蓋体１１０の外部と接続する構造も考慮され
るが、このような特殊な配線構造を採用する場合には、
工程及び製造コストが増大するという新たな問題が発生
する。
蓋体１１０に貫通孔を設けて、陽極１１１から延びる配
線を封止用蓋体１１０の外部と接続する構造も考慮され
るが、このような特殊な配線構造を採用する場合には、
工程及び製造コストが増大するという新たな問題が発生
する。
【００１５】前記に鑑み、本発明は、真空封止電界放出
型電子源装置において、陰極からの電子放出のＯＮ／Ｏ
ＦＦ制御を行なうための消費電力の低減を図ると共に安
定した特性が得られるようにすることを第１の目的と
し、ＶＧＡ規格の表示を１インチ以下のパネルサイズで
実現できるようにすることを第２の目的とする。
型電子源装置において、陰極からの電子放出のＯＮ／Ｏ
ＦＦ制御を行なうための消費電力の低減を図ると共に安
定した特性が得られるようにすることを第１の目的と
し、ＶＧＡ規格の表示を１インチ以下のパネルサイズで
実現できるようにすることを第２の目的とする。
【００１６】
【課題を解決するための手段】前記の第１の目的を達成
するため、本発明は、半導体基板に凹状部を設けると共
に、凹状部の底面に陰極及び引き出し電極を形成し、該
引き出し電極から延びる引き出し電極用配線を凹状部の
壁面及び凹状部の周囲に形成される凸状部の上面に沿っ
て形成するものである。
するため、本発明は、半導体基板に凹状部を設けると共
に、凹状部の底面に陰極及び引き出し電極を形成し、該
引き出し電極から延びる引き出し電極用配線を凹状部の
壁面及び凹状部の周囲に形成される凸状部の上面に沿っ
て形成するものである。
【００１７】具体的に請求項１の発明が講じた解決手段
は、真空封止電界放出型電子源装置を、半導体基板と、
前記半導体基板に形成された凹状部と、前記半導体基板
の凹状部の底面に形成された半導体材料よりなる陰極
と、前記半導体基板の凹状部の底面に絶縁層を介して形
成された導電性材料よりなり、前記陰極と対応する位置
に開口部を有し、前記陰極から電子を放出させる引き出
し電極と、前記半導体基板の凹状部を覆うように設けら
れた透明且つ絶縁性の平板よりなる封止用蓋体と、前記
半導体基板の凹状部の壁面及び該凹状部の周囲に形成さ
れた凸状部の上面に沿って形成されており、一端が前記
引き出し電極に接続されていると共に他端が外部に延び
ている引き出し電極用配線と、前記半導体基板と前記封
止用蓋体とによって形成される空間領域は真空状態に保
持されている構成とするものである。
は、真空封止電界放出型電子源装置を、半導体基板と、
前記半導体基板に形成された凹状部と、前記半導体基板
の凹状部の底面に形成された半導体材料よりなる陰極
と、前記半導体基板の凹状部の底面に絶縁層を介して形
成された導電性材料よりなり、前記陰極と対応する位置
に開口部を有し、前記陰極から電子を放出させる引き出
し電極と、前記半導体基板の凹状部を覆うように設けら
れた透明且つ絶縁性の平板よりなる封止用蓋体と、前記
半導体基板の凹状部の壁面及び該凹状部の周囲に形成さ
れた凸状部の上面に沿って形成されており、一端が前記
引き出し電極に接続されていると共に他端が外部に延び
ている引き出し電極用配線と、前記半導体基板と前記封
止用蓋体とによって形成される空間領域は真空状態に保
持されている構成とするものである。
【００１８】請求項１の構成により、引き出し電極と外
部とは、半導体基板の凹状部の壁面及び該凹状部の周囲
に形成された凸状部の上面に沿って延びる引き出し電極
用配線により接続されているため、従来の真空封止電界
放出型電子源装置のようにｐｎ接合部の浮遊容量が発生
しない。
部とは、半導体基板の凹状部の壁面及び該凹状部の周囲
に形成された凸状部の上面に沿って延びる引き出し電極
用配線により接続されているため、従来の真空封止電界
放出型電子源装置のようにｐｎ接合部の浮遊容量が発生
しない。
【００１９】請求項２の発明は、請求項１の構成に、前
記半導体基板と前記封止用蓋体との間に前記凹状部を囲
むように設けられた絶縁性の環状シール材を備えている
構成を付加するものである。
記半導体基板と前記封止用蓋体との間に前記凹状部を囲
むように設けられた絶縁性の環状シール材を備えている
構成を付加するものである。
【００２０】請求項３の発明は、請求項２の構成に、前
記環状シール材は前記封止用蓋体と一体に形成されてお
り、前記環状シール材の前記半導体基板との接触面は平
坦化されている構成を付加するものである。
記環状シール材は前記封止用蓋体と一体に形成されてお
り、前記環状シール材の前記半導体基板との接触面は平
坦化されている構成を付加するものである。
【００２１】請求項４の発明は、前記の第２の目的を達
成するため、請求項２の構成に、前記封止用蓋体の前記
半導体基板との対向面に形成された導電性材料よりな
り、前記陰極から放出された電子を収束させる陽極と、
前記陽極の前記半導体基板側の面に形成された発光性薄
膜と、前記封止用蓋体の前記半導体基板との対向面に形
成されており、一端が前記陽極に接続されていると共に
他端が前記環状シール材を貫通して外部に延びている陽
極用配線とを備えている構成を付加するものである。
成するため、請求項２の構成に、前記封止用蓋体の前記
半導体基板との対向面に形成された導電性材料よりな
り、前記陰極から放出された電子を収束させる陽極と、
前記陽極の前記半導体基板側の面に形成された発光性薄
膜と、前記封止用蓋体の前記半導体基板との対向面に形
成されており、一端が前記陽極に接続されていると共に
他端が前記環状シール材を貫通して外部に延びている陽
極用配線とを備えている構成を付加するものである。
【００２２】請求項４の構成により、平板状の封止用蓋
体の半導体基板との対向面に陽極を形成したため、半導
体基板に形成された凹状部の底面に陰極を形成した構成
と相俟って、陽極と陰極との間隔を半導体プロセスによ
って形成できる半導体基板の凹状部の深さにより制御で
きる。また、平板状の封止用蓋体の半導体基板との対向
面に陽極用配線を形成すると共に引き出し用配線が形成
された半導体基板と陽極用配線が形成された封止用蓋体
との間に絶縁性の環状シール材を介在させたため、引き
出し電極用配線及び陽極用配線のピッチを小さくするこ
とができる。
体の半導体基板との対向面に陽極を形成したため、半導
体基板に形成された凹状部の底面に陰極を形成した構成
と相俟って、陽極と陰極との間隔を半導体プロセスによ
って形成できる半導体基板の凹状部の深さにより制御で
きる。また、平板状の封止用蓋体の半導体基板との対向
面に陽極用配線を形成すると共に引き出し用配線が形成
された半導体基板と陽極用配線が形成された封止用蓋体
との間に絶縁性の環状シール材を介在させたため、引き
出し電極用配線及び陽極用配線のピッチを小さくするこ
とができる。
【００２３】請求項５の発明は、請求項４の構成に、前
記引き出し電極用配線は一の方向に延びるように形成さ
れていると共に、前記陽極用配線は前記一の方向と交差
する他の方向に延びるように形成されている構成を付加
するものである。
記引き出し電極用配線は一の方向に延びるように形成さ
れていると共に、前記陽極用配線は前記一の方向と交差
する他の方向に延びるように形成されている構成を付加
するものである。
【００２４】請求項６の発明は、請求項４の発明に係る
真空封止電界放出型電子源装置の製造方法であって、半
導体基板の上に環状のエッチングマスクを形成した後、
該エッチングマスクを用いて前記半導体基板に対してエ
ッチングを行なうことにより、前記半導体基板に凹状部
を形成する凹状部形成工程と、前記半導体基板の凹状部
の底面に半導体材料よりなる陰極を形成する陰極形成工
程と、前記半導体基板上に全面に亘って絶縁膜及び導電
膜を順次堆積した後、前記導電膜における前記陰極の周
辺部を除去すると共に前記導電膜をパターン化すること
により、前記半導体基板の凹状部の底面に絶縁層を介し
て、前記陰極と対応する位置に開口部を有し前記陰極か
ら電子を放出させる引き出し電極、及び一端が前記引き
出し電極に接続され且つ他端が前記半導体基板の端部に
延びる引き出し電極用配線を形成する引き出し電極形成
工程と、透明且つ絶縁性の平板よりなる封止用蓋体に、
導電性材料よりなり前記陰極から放出された電子を収束
させる陽極と、一端が該陽極に接続され且つ他端が前記
封止用蓋体の端部に延びる陽極用配線を形成する陽極形
成工程と、前記陽極の上に発光性薄膜を形成する発光性
薄膜形成工程と、前記封止用蓋体の周縁部に表面が平坦
化された環状シール材を形成するシール材形成工程と、
前記半導体基板と前記封止用蓋体とを前記環状シール材
を介して一体化した後、前記半導体基板、封止用蓋体及
び環状シール材により形成される空間領域を真空状態に
する真空封止工程とを備えている構成とするものであ
る。
真空封止電界放出型電子源装置の製造方法であって、半
導体基板の上に環状のエッチングマスクを形成した後、
該エッチングマスクを用いて前記半導体基板に対してエ
ッチングを行なうことにより、前記半導体基板に凹状部
を形成する凹状部形成工程と、前記半導体基板の凹状部
の底面に半導体材料よりなる陰極を形成する陰極形成工
程と、前記半導体基板上に全面に亘って絶縁膜及び導電
膜を順次堆積した後、前記導電膜における前記陰極の周
辺部を除去すると共に前記導電膜をパターン化すること
により、前記半導体基板の凹状部の底面に絶縁層を介し
て、前記陰極と対応する位置に開口部を有し前記陰極か
ら電子を放出させる引き出し電極、及び一端が前記引き
出し電極に接続され且つ他端が前記半導体基板の端部に
延びる引き出し電極用配線を形成する引き出し電極形成
工程と、透明且つ絶縁性の平板よりなる封止用蓋体に、
導電性材料よりなり前記陰極から放出された電子を収束
させる陽極と、一端が該陽極に接続され且つ他端が前記
封止用蓋体の端部に延びる陽極用配線を形成する陽極形
成工程と、前記陽極の上に発光性薄膜を形成する発光性
薄膜形成工程と、前記封止用蓋体の周縁部に表面が平坦
化された環状シール材を形成するシール材形成工程と、
前記半導体基板と前記封止用蓋体とを前記環状シール材
を介して一体化した後、前記半導体基板、封止用蓋体及
び環状シール材により形成される空間領域を真空状態に
する真空封止工程とを備えている構成とするものであ
る。
【００２５】請求項６の構成により、半導体基板の上に
形成された環状のエッチングマスクを用いて半導体基板
に対してエッチングを行なうため、半導体基板に凹状部
を制御性良く形成することができる。また、半導体基板
上に全面に亘って絶縁膜及び導電膜を順次堆積した後、
導電膜における陰極の周辺部を除去すると共に導電膜を
パターン化するため、半導体基板の凹状部の底面に絶縁
層を介して引き出し電極及び引き出し電極用配線を形成
することができる。さらに、陰極、引き出し電極及び引
き出し電極用配線が形成された半導体基板と、陽極、陽
極用配線及び蛍光体薄膜が形成された平板よりなる封止
用蓋体とを絶縁性の環状シール材を介して一体化するた
め、半導体基板に形成された引き出し電極と封止用蓋体
に形成された陽極用配線とが環状シール材により絶縁さ
れている。
形成された環状のエッチングマスクを用いて半導体基板
に対してエッチングを行なうため、半導体基板に凹状部
を制御性良く形成することができる。また、半導体基板
上に全面に亘って絶縁膜及び導電膜を順次堆積した後、
導電膜における陰極の周辺部を除去すると共に導電膜を
パターン化するため、半導体基板の凹状部の底面に絶縁
層を介して引き出し電極及び引き出し電極用配線を形成
することができる。さらに、陰極、引き出し電極及び引
き出し電極用配線が形成された半導体基板と、陽極、陽
極用配線及び蛍光体薄膜が形成された平板よりなる封止
用蓋体とを絶縁性の環状シール材を介して一体化するた
め、半導体基板に形成された引き出し電極と封止用蓋体
に形成された陽極用配線とが環状シール材により絶縁さ
れている。
【００２６】請求項７の発明は、請求項６の構成に、前
記凹状部形成工程において、前記半導体基板は結晶性基
板であり、前記エッチングは結晶異方性エッチングであ
る構成を付加するものである。
記凹状部形成工程において、前記半導体基板は結晶性基
板であり、前記エッチングは結晶異方性エッチングであ
る構成を付加するものである。
【００２７】請求項８の発明は、請求項６の構成に、前
記シール材形成工程は、化学機械研磨法により前記環状
シール材の表面を平坦化する工程を含む構成を付加する
ものである。
記シール材形成工程は、化学機械研磨法により前記環状
シール材の表面を平坦化する工程を含む構成を付加する
ものである。
【００２８】
【発明の実施の形態】以下、本発明の一実施形態に係る
真空封止電界放出型電子源装置及びその製造方法につい
て説明する。
真空封止電界放出型電子源装置及びその製造方法につい
て説明する。
【００２９】図１は一実施形態に係る真空封止電界放出
型電子源装置の断面構造を示している。図１に示すよう
に、シリコン結晶よりなるシリコン基板１０の中央には
皿状の凹状部１１が形成されており、これに伴って、凹
状部１１の周囲には凸状部１２が形成されている。シリ
コン基板１０の凹状部１１の底面には、複数の柱状の陰
極１３が互いに所定の間隔をおいてマトリクス状に形成
されており、複数の陰極１３により陰極アレイが構成さ
れている。各陰極１３の先端部は、結晶異方性エッチン
グ及びシリコンの熱酸化プロセスにより形成された半径
２ｎｍ以下の急峻な形状を有している。
型電子源装置の断面構造を示している。図１に示すよう
に、シリコン結晶よりなるシリコン基板１０の中央には
皿状の凹状部１１が形成されており、これに伴って、凹
状部１１の周囲には凸状部１２が形成されている。シリ
コン基板１０の凹状部１１の底面には、複数の柱状の陰
極１３が互いに所定の間隔をおいてマトリクス状に形成
されており、複数の陰極１３により陰極アレイが構成さ
れている。各陰極１３の先端部は、結晶異方性エッチン
グ及びシリコンの熱酸化プロセスにより形成された半径
２ｎｍ以下の急峻な形状を有している。
【００３０】シリコン基板１０の上における各陰極１３
の周辺部には、各陰極１３を中心とし且つ微小な開口部
を有する引き出し電極１４が、第１の酸化シリコン膜１
５及び第２の酸化シリコン膜１６よりなる絶縁膜を介し
て形成されており、一端が引き出し電極１４に接続され
た第１の配線層１７は、シリコン基板１０の凹状部１１
の斜面１１ａ及び凸状部１２の上に延びるようにライン
毎に形成されている。第１の配線層１７の他端は外部に
延びて図示しない引き出し用外部接続端子と電気的に接
続されている。
の周辺部には、各陰極１３を中心とし且つ微小な開口部
を有する引き出し電極１４が、第１の酸化シリコン膜１
５及び第２の酸化シリコン膜１６よりなる絶縁膜を介し
て形成されており、一端が引き出し電極１４に接続され
た第１の配線層１７は、シリコン基板１０の凹状部１１
の斜面１１ａ及び凸状部１２の上に延びるようにライン
毎に形成されている。第１の配線層１７の他端は外部に
延びて図示しない引き出し用外部接続端子と電気的に接
続されている。
【００３１】シリコン基板１０の上側には透明なガラス
板等よりなる平板状の封止用蓋体２０が設けられてお
り、該封止用蓋体２０は、シリコン基板１０の凸状部１
２との間に介在する絶縁性材料よりなる環状シール材１
８を介してシリコン基板１０と一体化されている。シリ
コン基板１０、環状シール材１８及び封止用蓋体２０に
より形成される空間領域は、所定の真空度に達するよう
に真空引きを行なった後、低融点ガラスシール材等によ
って真空封止されている。この場合、空間領域の機密性
を良好に保持するために、環状シール材１８におけるシ
リコン基板１０との接触面は平坦化処理が施されてい
る。
板等よりなる平板状の封止用蓋体２０が設けられてお
り、該封止用蓋体２０は、シリコン基板１０の凸状部１
２との間に介在する絶縁性材料よりなる環状シール材１
８を介してシリコン基板１０と一体化されている。シリ
コン基板１０、環状シール材１８及び封止用蓋体２０に
より形成される空間領域は、所定の真空度に達するよう
に真空引きを行なった後、低融点ガラスシール材等によ
って真空封止されている。この場合、空間領域の機密性
を良好に保持するために、環状シール材１８におけるシ
リコン基板１０との接触面は平坦化処理が施されてい
る。
【００３２】封止用蓋体２０におけるシリコン基板１０
との対向面には、透明で且つ導電性の材料よりなる陽極
２１及び蛍光体薄膜２２が順次形成されており、一端が
陽極２１に接続された第２の配線層２３はライン毎に環
状シール材１８を貫通して外部に延びている。この場
合、第２の配線層２３と第１の配線層１７とは互いに直
角に、例えば第１の配線層１７がＸ方向に、第２の配線
層２３がＹ方向に延びている。
との対向面には、透明で且つ導電性の材料よりなる陽極
２１及び蛍光体薄膜２２が順次形成されており、一端が
陽極２１に接続された第２の配線層２３はライン毎に環
状シール材１８を貫通して外部に延びている。この場
合、第２の配線層２３と第１の配線層１７とは互いに直
角に、例えば第１の配線層１７がＸ方向に、第２の配線
層２３がＹ方向に延びている。
【００３３】本実施形態においては、ライン毎に一の方
向に延びる第２の配線層２３は平板状の封止用蓋体２０
に沿って形成されている一方、ライン毎に一の方向に対
して垂直な他の方向に延びる第１の配線層１７はシリコ
ン基板１０の凸状部１２に沿って形成されており、第１
の配線層１７と第２の配線層２３との間には環状シール
材１８が介在しているので、つまり、引き出し電極１４
から延びる第１の配線層１７と陽極２１から延びる第２
の配線層２３とは互いに独立に形成されているので、Ｖ
ＧＡ規格の表示を１インチ以下のパネルサイズで実現す
る場合でも、第１の配線層１７及び第２の配線層２３の
形成は容易である。
向に延びる第２の配線層２３は平板状の封止用蓋体２０
に沿って形成されている一方、ライン毎に一の方向に対
して垂直な他の方向に延びる第１の配線層１７はシリコ
ン基板１０の凸状部１２に沿って形成されており、第１
の配線層１７と第２の配線層２３との間には環状シール
材１８が介在しているので、つまり、引き出し電極１４
から延びる第１の配線層１７と陽極２１から延びる第２
の配線層２３とは互いに独立に形成されているので、Ｖ
ＧＡ規格の表示を１インチ以下のパネルサイズで実現す
る場合でも、第１の配線層１７及び第２の配線層２３の
形成は容易である。
【００３４】また、引き出し電極１４と引き出し用外部
接続用端子とは第１の配線層１７を介して接続されてい
るため、従来の真空封止電界放出型電子源装置のように
ｐｎ接合部の浮遊容量が発生しないので、消費電力の増
大という問題が起きないと共に、不純物拡散領域の不純
物濃度の不均一に起因して電界放出型電子源装置の特性
が損なわれるという問題も発生しない。
接続用端子とは第１の配線層１７を介して接続されてい
るため、従来の真空封止電界放出型電子源装置のように
ｐｎ接合部の浮遊容量が発生しないので、消費電力の増
大という問題が起きないと共に、不純物拡散領域の不純
物濃度の不均一に起因して電界放出型電子源装置の特性
が損なわれるという問題も発生しない。
【００３５】さらに、複数の陰極１３よりなる陰極アレ
イと陽極２１の表面に形成された蛍光体薄膜２２との間
隔は、シリコン基板１０に形成した凹状部１１の深さに
よって規定され、半導体プロセスにおいて制御できるの
で、信頼性の高い真空容器を簡易な加工プロセスによっ
て実現できる。従って、従来の真空封止電界放出型電子
源装置では不可欠であったガラス板よりなる封止用蓋体
に凹部を形成する工程を省略できるので、信頼性の高い
真空容器を低コストで製造することが可能になる。
イと陽極２１の表面に形成された蛍光体薄膜２２との間
隔は、シリコン基板１０に形成した凹状部１１の深さに
よって規定され、半導体プロセスにおいて制御できるの
で、信頼性の高い真空容器を簡易な加工プロセスによっ
て実現できる。従って、従来の真空封止電界放出型電子
源装置では不可欠であったガラス板よりなる封止用蓋体
に凹部を形成する工程を省略できるので、信頼性の高い
真空容器を低コストで製造することが可能になる。
【００３６】以下、前記実施形態に係る真空封止電界放
出型電子源装置の製造方法について図２〜図５を参照し
ながら説明する。
出型電子源装置の製造方法について図２〜図５を参照し
ながら説明する。
【００３７】まず、シリコン結晶よりなるシリコン基板
１０の（１００）面にスパッタ法等を用いて窒化シリコ
ン膜を堆積した後、該窒化シリコン膜の上に、フォトリ
ソグラフィ法を用いて周縁部以外の領域が開口したレジ
ストパターンを形成する。その後、該レジストパターン
をマスクとして窒化シリコン膜に対してドライエッチン
グを行なうことにより、図２（ａ）に示すような窒化シ
リコン膜よりなる方形枠状の窒化シリコンマスク３０を
形成する。この場合、窒化シリコンマスク３０のマスク
パターンの方位をシリコン基板１０の（１１０）の面方
位に沿って形成しておく。
１０の（１００）面にスパッタ法等を用いて窒化シリコ
ン膜を堆積した後、該窒化シリコン膜の上に、フォトリ
ソグラフィ法を用いて周縁部以外の領域が開口したレジ
ストパターンを形成する。その後、該レジストパターン
をマスクとして窒化シリコン膜に対してドライエッチン
グを行なうことにより、図２（ａ）に示すような窒化シ
リコン膜よりなる方形枠状の窒化シリコンマスク３０を
形成する。この場合、窒化シリコンマスク３０のマスク
パターンの方位をシリコン基板１０の（１１０）の面方
位に沿って形成しておく。
【００３８】次に、窒化シリコンマスク３０を用いて、
シリコン基板１０に対してＫＯＨ溶液等よりなる結晶異
方性エッチング用のアルカリ溶液によりウエットエッチ
ングを行なうことにより、図２（ｂ）に示すように、シ
リコン基板１０の中央部に皿状の凹状部１１を形成する
と共に、シリコン基板１０の周縁部に凸状部１２を形成
する。この場合、シリコン結晶よりなるシリコン基板１
０に対して結晶異方性エッチングを行なうため、凹状部
１１の壁面は上方に向かって拡開するテーパ状になる。
また、エッチング溶液の濃度及びエッチング時間などの
エッチング条件を制御することによって、所望の深さを
有する凹状部１１を形成することができる。その後、熱
燐酸溶液を用いて窒化シリコンマスク３０を除去する。
シリコン基板１０に対してＫＯＨ溶液等よりなる結晶異
方性エッチング用のアルカリ溶液によりウエットエッチ
ングを行なうことにより、図２（ｂ）に示すように、シ
リコン基板１０の中央部に皿状の凹状部１１を形成する
と共に、シリコン基板１０の周縁部に凸状部１２を形成
する。この場合、シリコン結晶よりなるシリコン基板１
０に対して結晶異方性エッチングを行なうため、凹状部
１１の壁面は上方に向かって拡開するテーパ状になる。
また、エッチング溶液の濃度及びエッチング時間などの
エッチング条件を制御することによって、所望の深さを
有する凹状部１１を形成することができる。その後、熱
燐酸溶液を用いて窒化シリコンマスク３０を除去する。
【００３９】次に、シリコン基板１０の上に全面に亘っ
て熱酸化膜を形成した後、該熱酸化膜に対してフォトリ
ソグラフィ及びドライエッチングを施して、図２（ｃ）
に示すように、陰極形成用の微小な径を有するディスク
状の酸化シリコンマスク３１を形成する。
て熱酸化膜を形成した後、該熱酸化膜に対してフォトリ
ソグラフィ及びドライエッチングを施して、図２（ｃ）
に示すように、陰極形成用の微小な径を有するディスク
状の酸化シリコンマスク３１を形成する。
【００４０】次に、酸化シリコンマスク３１を用いて、
シリコン基板１０に対して異方性ドライエッチングを行
なうことにより、図２（ｄ）に示すように、シリコン基
板１０の凹状部１１の底面に円柱状体３２Ａを形成す
る。
シリコン基板１０に対して異方性ドライエッチングを行
なうことにより、図２（ｄ）に示すように、シリコン基
板１０の凹状部１１の底面に円柱状体３２Ａを形成す
る。
【００４１】次に、結晶異方性の性質を持つエッチング
溶液、例えばエチレンジアミンとピロカテコールとの混
合溶液を用いて円柱状体３２Ａに対してウェットエッチ
ングを行なって、図３（ａ）に示すように、側面が（３
３１）面を含む面よりなり且つ中央部がくびれた形状の
鼓状体３２Ｂを形成する。
溶液、例えばエチレンジアミンとピロカテコールとの混
合溶液を用いて円柱状体３２Ａに対してウェットエッチ
ングを行なって、図３（ａ）に示すように、側面が（３
３１）面を含む面よりなり且つ中央部がくびれた形状の
鼓状体３２Ｂを形成する。
【００４２】次に、鼓状体３２Ｂのくびれ部保護のため
に、図３（ｂ）に示すように、熱酸化法により鼓状体３
２Ｂの側壁に例えば厚さ１０ｎｍ程度の薄い熱酸化膜３
３を形成した後、再び酸化シリコンマスク３１を用いて
シリコン基板１０に対して異方性のドライエッチングを
行なってシリコン基板１０を垂直にエッチングすること
により、図３（ｃ）に示すように、鼓状の柱状体３２Ｃ
を形成する。
に、図３（ｂ）に示すように、熱酸化法により鼓状体３
２Ｂの側壁に例えば厚さ１０ｎｍ程度の薄い熱酸化膜３
３を形成した後、再び酸化シリコンマスク３１を用いて
シリコン基板１０に対して異方性のドライエッチングを
行なってシリコン基板１０を垂直にエッチングすること
により、図３（ｃ）に示すように、鼓状の柱状体３２Ｃ
を形成する。
【００４３】次に、図３（ｄ）に示すように、熱酸化法
により鼓状の柱状体３２Ｃ及びシリコン基板１０の表面
に、例えば厚さ１００ｎｍ程度の第１の酸化シリコン膜
１５を形成することにより、鼓状の柱状体３２Ｃの内部
に陰極１３を形成する。
により鼓状の柱状体３２Ｃ及びシリコン基板１０の表面
に、例えば厚さ１００ｎｍ程度の第１の酸化シリコン膜
１５を形成することにより、鼓状の柱状体３２Ｃの内部
に陰極１３を形成する。
【００４４】次に、図４（ａ）に示すように、第１の酸
化シリコン膜１５の上に、真空蒸着法により、第２の酸
化シリコン膜１６及び引き出し電極１４となる導電性膜
３４を順次堆積する。第２の酸化シリコン膜１６を真空
蒸着する際に、オゾンガスを導入することによって、絶
縁性に優れた良質な第２の酸化シリコン膜１６を形成す
ることができる。また、導電性膜３４としてＮｂ金属膜
を用いると、後述のリフトオフプロセスにより、均一性
に優れた引き出し電極１４を形成することができる。
化シリコン膜１５の上に、真空蒸着法により、第２の酸
化シリコン膜１６及び引き出し電極１４となる導電性膜
３４を順次堆積する。第２の酸化シリコン膜１６を真空
蒸着する際に、オゾンガスを導入することによって、絶
縁性に優れた良質な第２の酸化シリコン膜１６を形成す
ることができる。また、導電性膜３４としてＮｂ金属膜
を用いると、後述のリフトオフプロセスにより、均一性
に優れた引き出し電極１４を形成することができる。
【００４５】次に、バッファード弗酸溶液を用いて超音
波雰囲気中でウェットエッチングを行なうことにより、
陰極１３の側壁部及び上部に存在する第２の酸化シリコ
ン膜１６を選択的に除去すると共に、酸化シリコンマス
ク３１の上の導電性膜３４をリフトオフすると、図４
（ｂ）に示すように、微小な開口を持つ引き出し電極１
４及び陰極１３が露出する。
波雰囲気中でウェットエッチングを行なうことにより、
陰極１３の側壁部及び上部に存在する第２の酸化シリコ
ン膜１６を選択的に除去すると共に、酸化シリコンマス
ク３１の上の導電性膜３４をリフトオフすると、図４
（ｂ）に示すように、微小な開口を持つ引き出し電極１
４及び陰極１３が露出する。
【００４６】次に、図５（ａ）に示すように、透明で且
つ絶縁性の平板状の封止用蓋体２０の上に透明で且つ導
電性を有するＩＴＯ膜を堆積した後、該ＩＴＯ膜をパタ
ーン化して陽極２１を形成する。
つ絶縁性の平板状の封止用蓋体２０の上に透明で且つ導
電性を有するＩＴＯ膜を堆積した後、該ＩＴＯ膜をパタ
ーン化して陽極２１を形成する。
【００４７】次に、封止用蓋体２０の上に全面に亘って
絶縁性の酸化シリコン膜を堆積した後、該酸化シリコン
膜に対して周縁部が残るように選択的にエッチングを行
なって、図５（ｂ）に示すように、封止用蓋体２０の周
縁部に環状シール材１８を形成する。その後、環状シー
ル材１８の表面をＣＭＰ法（化学機械研磨法）等を用い
て平坦化する。
絶縁性の酸化シリコン膜を堆積した後、該酸化シリコン
膜に対して周縁部が残るように選択的にエッチングを行
なって、図５（ｂ）に示すように、封止用蓋体２０の周
縁部に環状シール材１８を形成する。その後、環状シー
ル材１８の表面をＣＭＰ法（化学機械研磨法）等を用い
て平坦化する。
【００４８】次に、図５（ｃ）に示すように、陽極２１
の上における所定の部位に蛍光体薄膜２２を形成する。
の上における所定の部位に蛍光体薄膜２２を形成する。
【００４９】次に、図５（ｄ）に示すように、図４
（ｂ）に示す工程で得られたシリコン基板１０と、図５
（ｃ）に示す工程で得られた封止用蓋体２０とを、フェ
イスツゥフェイスで対向させて位置合わせを行なった
後、環状シール材１８を介して一体化する。その後、シ
リコン基板１０、封止用蓋体２０及び環状シール材１８
によって形成される空間領域が所定の真空度になるまで
真空引きを行なった後、低融点ガラスシール材等によっ
て真空封止すると、図１に示すような真空封止電界放出
型電子源装置が得られる。
（ｂ）に示す工程で得られたシリコン基板１０と、図５
（ｃ）に示す工程で得られた封止用蓋体２０とを、フェ
イスツゥフェイスで対向させて位置合わせを行なった
後、環状シール材１８を介して一体化する。その後、シ
リコン基板１０、封止用蓋体２０及び環状シール材１８
によって形成される空間領域が所定の真空度になるまで
真空引きを行なった後、低融点ガラスシール材等によっ
て真空封止すると、図１に示すような真空封止電界放出
型電子源装置が得られる。
【００５０】
【発明の効果】請求項１の発明に係る真空封止電界放出
型電子源装置によると、引き出し電極と外部とを、半導
体基板の凹状部の壁面及び該凹状部の周囲に形成された
凸状部の上面に沿って延びる引き出し電極用配線により
接続したため、ｐｎ接合部の浮遊容量が発生しないの
で、消費電力の増大という問題が起きないと共に、不純
物拡散領域の不純物濃度の不均一に起因して電界放出型
電子源装置の特性が損なわれるという問題が発生しな
い。
型電子源装置によると、引き出し電極と外部とを、半導
体基板の凹状部の壁面及び該凹状部の周囲に形成された
凸状部の上面に沿って延びる引き出し電極用配線により
接続したため、ｐｎ接合部の浮遊容量が発生しないの
で、消費電力の増大という問題が起きないと共に、不純
物拡散領域の不純物濃度の不均一に起因して電界放出型
電子源装置の特性が損なわれるという問題が発生しな
い。
【００５１】請求項２の発明に係る真空封止電界放出型
電子源装置によると、半導体基板と封止用蓋体との間に
凹状部を囲むように設けられた絶縁性材料よりなる環状
シール材を備えているため、半導体基板、環状シール材
及び封止用蓋体により形成される空間領域の機密性が向
上する。
電子源装置によると、半導体基板と封止用蓋体との間に
凹状部を囲むように設けられた絶縁性材料よりなる環状
シール材を備えているため、半導体基板、環状シール材
及び封止用蓋体により形成される空間領域の機密性が向
上する。
【００５２】請求項３の発明に係る真空封止電界放出型
電子源装置によると、環状シール材は封止用蓋体と一体
に形成され且つ環状シール材の半導体基板との接触面が
平坦化されているため、半導体基板、環状シール材及び
封止用蓋体により形成される空間領域の機密性が一層向
上するので、真空封止電界放出型電子源装置の信頼性が
向上する。
電子源装置によると、環状シール材は封止用蓋体と一体
に形成され且つ環状シール材の半導体基板との接触面が
平坦化されているため、半導体基板、環状シール材及び
封止用蓋体により形成される空間領域の機密性が一層向
上するので、真空封止電界放出型電子源装置の信頼性が
向上する。
【００５３】請求項４の発明に係る真空封止電界放出型
電子源装置によると、陽極と陰極との間隔を半導体プロ
セスにより制御できるため、陽極と陰極との間隔が均一
になるので、電子源装置の信頼性が向上すると共に、封
止用蓋体に凹部を形成する必要がないので、電子源装置
の製造コストの低減を図ることができる。
電子源装置によると、陽極と陰極との間隔を半導体プロ
セスにより制御できるため、陽極と陰極との間隔が均一
になるので、電子源装置の信頼性が向上すると共に、封
止用蓋体に凹部を形成する必要がないので、電子源装置
の製造コストの低減を図ることができる。
【００５４】また、陽極用配線を封止用蓋体に形成する
一方、引き出し電極用配線を半導体基板に形成し、封止
用蓋体と半導体基板との間に環状シール材を介在させた
ため、陽極用配線及び引き出し電極用配線のピッチを小
さくできるので、小型化された電界放出型電子源装置に
おける陰極アレイのマトリクス駆動が容易になる。この
場合、ｐｎ接合部に起因する浮遊容量が生じないため、
陽極用配線及び引き出し電極用配線の配線パターンに伴
う容量が小さくなるように設計しておくと、電界放出型
電子源装置の高速なマトリクス駆動が可能になる。
一方、引き出し電極用配線を半導体基板に形成し、封止
用蓋体と半導体基板との間に環状シール材を介在させた
ため、陽極用配線及び引き出し電極用配線のピッチを小
さくできるので、小型化された電界放出型電子源装置に
おける陰極アレイのマトリクス駆動が容易になる。この
場合、ｐｎ接合部に起因する浮遊容量が生じないため、
陽極用配線及び引き出し電極用配線の配線パターンに伴
う容量が小さくなるように設計しておくと、電界放出型
電子源装置の高速なマトリクス駆動が可能になる。
【００５５】さらに、封止用蓋体が平板状であるため、
封止用蓋体に複数の配線層を形成することが比較的容易
であるので、封止用蓋体に複数層の陽極用配線を形成し
て陽極のスイッチング動作を行なうことが可能になる。
封止用蓋体に複数の配線層を形成することが比較的容易
であるので、封止用蓋体に複数層の陽極用配線を形成し
て陽極のスイッチング動作を行なうことが可能になる。
【００５６】請求項５の発明に係る真空封止電界放出型
電子源装置によると、引き出し電極用配線は一の方向に
延びるように形成されていると共に、陽極用配線は一の
方向と交差する他の方向に延びるように形成されている
ため、陰極アレイのマトリクス駆動をより確実に行なう
ことができる。
電子源装置によると、引き出し電極用配線は一の方向に
延びるように形成されていると共に、陽極用配線は一の
方向と交差する他の方向に延びるように形成されている
ため、陰極アレイのマトリクス駆動をより確実に行なう
ことができる。
【００５７】請求項６の発明に係る真空封止電界放出型
電子源装置の製造方法によると、半導体基板に不純物拡
散領域を形成する必要がないため、不純物拡散領域の不
純物濃度の不均一が生じないと共に陽極と陰極との間隔
を半導体プロセスにより制御できるので、電子源装置の
信頼性が向上すると共に、封止用蓋体に凹部を形成する
必要がないので、電子源装置の製造コストの低減を図る
ことができる。また、半導体基板に形成された引き出し
電極と封止用蓋体に形成された陽極用配線とが環状シー
ル材により絶縁されているため、引き出し電極及び陽極
の線順次駆動が容易になるので、陰極アレイのマトリク
ス駆動を高速且つ確実に行なうことができる。
電子源装置の製造方法によると、半導体基板に不純物拡
散領域を形成する必要がないため、不純物拡散領域の不
純物濃度の不均一が生じないと共に陽極と陰極との間隔
を半導体プロセスにより制御できるので、電子源装置の
信頼性が向上すると共に、封止用蓋体に凹部を形成する
必要がないので、電子源装置の製造コストの低減を図る
ことができる。また、半導体基板に形成された引き出し
電極と封止用蓋体に形成された陽極用配線とが環状シー
ル材により絶縁されているため、引き出し電極及び陽極
の線順次駆動が容易になるので、陰極アレイのマトリク
ス駆動を高速且つ確実に行なうことができる。
【００５８】また、半導体基板に形成された引き出し電
極と封止用蓋体に形成された陽極用配線とが環状シール
材により絶縁されているため、引き出し電極及び陽極の
線順次駆動が容易になるので、陰極アレイのマトリクス
駆動を高速且つ確実に行なうことができる。
極と封止用蓋体に形成された陽極用配線とが環状シール
材により絶縁されているため、引き出し電極及び陽極の
線順次駆動が容易になるので、陰極アレイのマトリクス
駆動を高速且つ確実に行なうことができる。
【００５９】請求項７の発明に係る真空封止電界放出型
電子源装置の製造方法によると、結晶性基板に対して結
晶異方性エッチングにより凹状部を形成するため、半導
体基板に形成される凹状部の深さを正確に制御できると
共に、凹状部の側壁をテーパ状に形成することができ
る。
電子源装置の製造方法によると、結晶性基板に対して結
晶異方性エッチングにより凹状部を形成するため、半導
体基板に形成される凹状部の深さを正確に制御できると
共に、凹状部の側壁をテーパ状に形成することができ
る。
【００６０】請求項８の発明に係る真空封止電界放出型
電子源装置の製造方法によると、化学機械研磨法により
環状シール材の表面を平坦化する工程を含むため、半導
体基板、環状シール材及び封止用蓋体により形成される
空間領域の機密性が一層向上するので、真空封止電界放
出型電子源装置の信頼性が向上する。
電子源装置の製造方法によると、化学機械研磨法により
環状シール材の表面を平坦化する工程を含むため、半導
体基板、環状シール材及び封止用蓋体により形成される
空間領域の機密性が一層向上するので、真空封止電界放
出型電子源装置の信頼性が向上する。
【図１】本発明の一実施形態に係る真空封止電界放出型
電子源装置の断面図である。
電子源装置の断面図である。
【図２】（ａ）〜（ｄ）は前記真空封止電界放出型電子
源装置の製造方法の各工程を示す断面図である。
源装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｄ）は前記真空封止電界放出型電子
源装置の製造方法の各工程を示す断面図である。
源装置の製造方法の各工程を示す断面図である。
【図４】（ａ）、（ｂ）は前記真空封止電界放出型電子
源装置の製造方法の各工程を示す断面図である。
源装置の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｄ）は前記真空封止電界放出型電子
源装置の製造方法の各工程を示す断面図である。
源装置の製造方法の各工程を示す断面図である。
【図６】従来の真空封止電界放出電子源装置の断面図で
ある。
ある。
【図７】電界放出型電子源装置が適用されるマトリクス
表示パネルのライン制御の回路構成を示す図である。
表示パネルのライン制御の回路構成を示す図である。
１０ シリコン基板 １１ 凹状部 １１ａ 斜面 １２ 凸状部 １３ 陰極 １４ 引き出し電極 １５ 第１の酸化シリコン膜 １６ 第２の酸化シリコン膜 １７ 第１の配線層 １８ 環状シール材 ２０ 封止用蓋体 ２１ 陽極 ２２ 蛍光体薄膜 ２３ 第２の配線層 ３０ 窒化シリコンマスク ３１ 酸化シリコンマスク ３２Ａ 円柱状体 ３２Ｂ 鼓状体 ３２Ｃ 鼓状の柱状体 ３３ 熱酸化膜 ３４ 導電性膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 1/304 H01J 9/02 H01J 31/12
Claims (8)
- 【請求項１】 半導体基板と、 前記半導体基板に形成された凹状部と、 前記半導体基板の凹状部の底面に形成された半導体材料
よりなる陰極と、 前記半導体基板の凹状部の底面に絶縁層を介して形成さ
れた導電性材料よりなり、前記陰極と対応する位置に開
口部を有し、前記陰極から電子を放出させる引き出し電
極と、 前記半導体基板の凹状部を覆うように設けられた透明且
つ絶縁性の平板よりなる封止用蓋体と、 前記半導体基板の凹状部の壁面及び該凹状部の周囲に形
成された凸状部の上面に沿って形成されており、一端が
前記引き出し電極に接続されていると共に他端が外部に
延びている引き出し電極用配線と、 前記半導体基板と前記封止用蓋体とによって形成される
空間領域は真空状態に保持されていることを特徴とする
真空封止電界放出型電子源装置。 - 【請求項２】 前記半導体基板と前記封止用蓋体との間
に前記凹状部を囲むように設けられた絶縁性の環状シー
ル材をさらに備えていることを特徴とする請求項１に記
載の真空封止電界放出型電子源装置。 - 【請求項３】 前記環状シール材は前記封止用蓋体と一
体に形成されており、前記環状シール材の前記半導体基
板との接触面は平坦化されていることを特徴とする請求
項２に記載の真空封止電界放出型電子源装置。 - 【請求項４】 前記封止用蓋体の前記半導体基板との対
向面に形成された導電性材料よりなり、前記陰極から放
出された電子を収束させる陽極と、 前記陽極の前記半導体基板側の面に形成された発光性薄
膜と、 前記封止用蓋体の前記半導体基板との対向面に形成され
ており、一端が前記陽極に接続されていると共に他端が
前記環状シール材を貫通して外部に延びている陽極用配
線とを備えていることを特徴とする請求項２に記載の真
空封止電界放出型電子源装置。 - 【請求項５】 前記引き出し電極用配線は一の方向に延
びるように形成されていると共に、前記陽極用配線は前
記一の方向と交差する他の方向に延びるように形成され
ていることを特徴とする請求項４に記載の真空封止電界
放出型電子源装置。 - 【請求項６】 半導体基板の上に環状のエッチングマス
クを形成した後、該エッチングマスクを用いて前記半導
体基板に対してエッチングを行なうことにより、前記半
導体基板に凹状部を形成する凹状部形成工程と、 前記半導体基板の凹状部の底面に半導体材料よりなる陰
極を形成する陰極形成工程と、 前記半導体基板上に全面に亘って絶縁膜及び導電膜を順
次堆積した後、前記導電膜における前記陰極の周辺部を
除去すると共に前記導電膜をパターン化することによ
り、前記半導体基板の凹状部の底面に絶縁層を介して、
前記陰極と対応する位置に開口部を有し前記陰極から電
子を放出させる引き出し電極、及び一端が前記引き出し
電極に接続され且つ他端が前記半導体基板の端部に延び
る引き出し電極用配線を形成する引き出し電極形成工程
と、 透明且つ絶縁性の平板よりなる封止用蓋体に、導電性材
料よりなり前記陰極から放出された電子を収束させる陽
極と、一端が該陽極に接続され且つ他端が前記封止用蓋
体の端部に延びる陽極用配線を形成する陽極形成工程
と、 前記陽極の上に発光性薄膜を形成する発光性薄膜形成工
程と、 前記封止用蓋体の周縁部に表面が平坦化された環状シー
ル材を形成するシール材形成工程と、 前記半導体基板と前記封止用蓋体とを前記環状シール材
を介して一体化した後、前記半導体基板、封止用蓋体及
び環状シール材により形成される空間領域を真空状態に
する真空封止工程とを備えていることを特徴とする真空
封止電界放出型電子源装置の製造方法。 - 【請求項７】 前記凹状部形成工程において、前記半導
体基板は結晶性基板であり、前記エッチングは結晶異方
性エッチングであることを特徴とする請求項６に記載の
真空封止電界放出型電子源の製造方法。 - 【請求項８】 前記シール材形成工程は、化学機械研磨
法により前記環状シール材の表面を平坦化する工程を含
むことを特徴とする請求項６に記載の真空封止電界放出
型電子源装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29876596A JP3195547B2 (ja) | 1996-11-11 | 1996-11-11 | 真空封止電界放出型電子源装置及びその製造方法 |
| US08/967,020 US5909033A (en) | 1996-11-11 | 1997-11-10 | Vacuum-sealed field-emission electron source and method of manufacturing the same |
| KR1019970059147A KR100485917B1 (ko) | 1996-11-11 | 1997-11-11 | 진공밀봉전계방출형전자소스장치및그제조방법 |
| DE69707232T DE69707232T2 (de) | 1996-11-11 | 1997-11-11 | Vakuumverschlossene Feldemissionselektronenquelle und ihr Herstellungsverfahren |
| EP97119711A EP0841678B1 (en) | 1996-11-11 | 1997-11-11 | Vacuum-sealed field-emission electron source and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29876596A JP3195547B2 (ja) | 1996-11-11 | 1996-11-11 | 真空封止電界放出型電子源装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10144205A JPH10144205A (ja) | 1998-05-29 |
| JP3195547B2 true JP3195547B2 (ja) | 2001-08-06 |
Family
ID=17863939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29876596A Expired - Fee Related JP3195547B2 (ja) | 1996-11-11 | 1996-11-11 | 真空封止電界放出型電子源装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5909033A (ja) |
| EP (1) | EP0841678B1 (ja) |
| JP (1) | JP3195547B2 (ja) |
| KR (1) | KR100485917B1 (ja) |
| DE (1) | DE69707232T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19736754B4 (de) * | 1997-08-23 | 2004-09-30 | Micronas Semiconductor Holding Ag | Integriertes Gasentladungsbauelement zum Überspannungsschutz |
| US6004830A (en) * | 1998-02-09 | 1999-12-21 | Advanced Vision Technologies, Inc. | Fabrication process for confined electron field emission device |
| JP2002367988A (ja) * | 2001-06-12 | 2002-12-20 | Tokyo Inst Of Technol | 複合集積回路及びその製造方法 |
| GB2383187B (en) * | 2001-09-13 | 2005-06-22 | Microsaic Systems Ltd | Electrode structures |
| JP2003242910A (ja) * | 2002-02-12 | 2003-08-29 | Hitachi Ltd | 表示装置 |
| WO2005086197A1 (en) * | 2004-03-10 | 2005-09-15 | Seoul National University Industry Foundation | Method of vacuum-sealing flat panel display using o-ring and flat panel display manufactured by the method |
| JP5209177B2 (ja) * | 2005-11-14 | 2013-06-12 | 新光電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2009294449A (ja) * | 2008-06-05 | 2009-12-17 | Canon Inc | 気密容器並びに該気密容器を用いた画像表示装置およびそれらの製造方法 |
| JP6095320B2 (ja) * | 2011-12-02 | 2017-03-15 | キヤノン株式会社 | 液体吐出ヘッド用基板の製造方法 |
| US10832885B2 (en) | 2015-12-23 | 2020-11-10 | Massachusetts Institute Of Technology | Electron transparent membrane for cold cathode devices |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7604568A (en) * | 1976-04-29 | 1977-11-01 | Philips Nv | Field emitter with point electrode and dielectric layer - has cavity with electrode extending to surface and accelerating electrode in close proximity |
| JP2918637B2 (ja) * | 1990-06-27 | 1999-07-12 | 三菱電機株式会社 | 微小真空管及びその製造方法 |
| DE69205640T2 (de) * | 1991-08-01 | 1996-04-04 | Texas Instruments Inc | Verfahren zur Herstellung eines Mikroelektronisches Bauelement. |
| US5199917A (en) * | 1991-12-09 | 1993-04-06 | Cornell Research Foundation, Inc. | Silicon tip field emission cathode arrays and fabrication thereof |
| US5598052A (en) * | 1992-07-28 | 1997-01-28 | Philips Electronics North America | Vacuum microelectronic device and methodology for fabricating same |
| JPH06342633A (ja) * | 1993-06-02 | 1994-12-13 | Fujitsu Ltd | 真空封止電界放出陰極装置 |
| US5532177A (en) * | 1993-07-07 | 1996-07-02 | Micron Display Technology | Method for forming electron emitters |
| US5612256A (en) * | 1995-02-10 | 1997-03-18 | Micron Display Technology, Inc. | Multi-layer electrical interconnection structures and fabrication methods |
| JP2809129B2 (ja) * | 1995-04-20 | 1998-10-08 | 日本電気株式会社 | 電界放射冷陰極とこれを用いた表示装置 |
| US5686782A (en) * | 1995-05-30 | 1997-11-11 | Texas Instruments Incorporated | Field emission device with suspended gate |
| JPH09213247A (ja) * | 1996-02-05 | 1997-08-15 | Fuji Xerox Co Ltd | 電界放出型蛍光管およびその製造方法およびこれを用いた画像形成装置 |
-
1996
- 1996-11-11 JP JP29876596A patent/JP3195547B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-10 US US08/967,020 patent/US5909033A/en not_active Expired - Fee Related
- 1997-11-11 KR KR1019970059147A patent/KR100485917B1/ko not_active IP Right Cessation
- 1997-11-11 EP EP97119711A patent/EP0841678B1/en not_active Expired - Lifetime
- 1997-11-11 DE DE69707232T patent/DE69707232T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0841678A1 (en) | 1998-05-13 |
| KR100485917B1 (ko) | 2005-09-02 |
| JPH10144205A (ja) | 1998-05-29 |
| DE69707232T2 (de) | 2002-05-16 |
| DE69707232D1 (de) | 2001-11-15 |
| EP0841678B1 (en) | 2001-10-10 |
| KR19980042263A (ko) | 1998-08-17 |
| US5909033A (en) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243252A (en) | Electron field emission device | |
| JP2576760B2 (ja) | 微小電界放出冷陰極とその製造方法 | |
| JP3195547B2 (ja) | 真空封止電界放出型電子源装置及びその製造方法 | |
| US5358909A (en) | Method of manufacturing field-emitter | |
| KR100300193B1 (ko) | 절연층상에 형성된 실리콘(soi)기판상의 전계방출어레이(fea)제조방법 | |
| JP2782587B2 (ja) | 冷電子放出素子 | |
| JP2728813B2 (ja) | 電界放出型電子源及びその製造方法 | |
| JP3079994B2 (ja) | 真空マイクロデバイス | |
| JP2969081B2 (ja) | 水平電界効果を有する電子放出素子及びその製造方法 | |
| KR100267201B1 (ko) | 진공 마이크로디바이스 및 그 제조 방법 | |
| JP2735009B2 (ja) | 電界放出型電子銃の製造方法 | |
| JP2001351512A (ja) | 電界放出陰極の製造方法 | |
| JP2763219B2 (ja) | 電界放出型電子素子 | |
| JPH06111712A (ja) | 電界放出陰極およびその製法 | |
| JPH06111713A (ja) | 電子放出素子 | |
| JP2002260524A (ja) | 冷陰極電子源とそれを用いて構成した撮像装置、表示装置 | |
| JP3211572B2 (ja) | 電界放射型電子素子およびその製造方法 | |
| JP3184890B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH03295130A (ja) | 電子放出素子 | |
| KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
| KR100279749B1 (ko) | 게이트와 에미터를 초근접시킨 전계방출 어레이의 제조방법 | |
| JPH0963464A (ja) | 電界放出型冷陰極およびその製造方法 | |
| JPH1012166A (ja) | 電界放出型画像表示装置及びその製造方法 | |
| JPH05182583A (ja) | 電界放出型素子及びその製造方法 | |
| JPH11238451A (ja) | 電界放出冷陰極及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090601 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |