JP3079994B2 - 真空マイクロデバイス - Google Patents

真空マイクロデバイス

Info

Publication number
JP3079994B2
JP3079994B2 JP7190596A JP7190596A JP3079994B2 JP 3079994 B2 JP3079994 B2 JP 3079994B2 JP 7190596 A JP7190596 A JP 7190596A JP 7190596 A JP7190596 A JP 7190596A JP 3079994 B2 JP3079994 B2 JP 3079994B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
emitter
oxide film
vacuum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7190596A
Other languages
English (en)
Other versions
JPH09259738A (ja
Inventor
健一郎 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7190596A priority Critical patent/JP3079994B2/ja
Priority to US08/824,610 priority patent/US5834790A/en
Priority to KR1019970010913A priority patent/KR100438629B1/ko
Publication of JPH09259738A publication Critical patent/JPH09259738A/ja
Application granted granted Critical
Publication of JP3079994B2 publication Critical patent/JP3079994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02Electron guns
    • H01J3/021Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00Devices without movable or flexible elements, e.g. microcapillary devices
    • B81B1/006Microdevices formed as a single homogeneous piece, i.e. wherein the mechanical function is obtained by the use of the device, e.g. cutters
    • B81B1/008Microtips
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は真空マイクロデバイ
スに関し、特に微小なマイクロ波真空管や微小な表示素
子等などの応用に用いられる電界放出型冷陰極に関す
る。
【0002】
【従来の技術】シリコン半導体技術を利用すると非常に
微小な電界放出型冷陰極を作製することが可能であり、
従来からいくつかの方法が知られている。しかし、電界
放出型冷陰極の機能を高めるには、エミッタ電極の先端
が尖っていること、および複数のエミッタ電極の形状が
均一に揃っていること等の形状的な要求の他に、仕事関
数が低くまた環境によって変化しにくいエミッター材料
を用いる等の材料的な要求を満足することが必要であ
る。このため、近年、シリコン基板に底面が尖った凹部
を設けてこれにエミッター材料を埋め込み、その後エミ
ッターからシリコン基板を分離するというモールド法の
原理を利用した作製方法が注目を集めるようになった。
このモールド法を利用した電界放出型冷陰極の作製方法
は、H.F.Grey 等が米国で出願した「Method of Manu
facturing a Field-Emission CathodeStructure」(US
Patent 4307507)によって最初に報告された。このよう
なモールド法は、シリコン基板に多数の微小な凹部を均
一に作製できること、そしてエミッタ材料をこの凹部に
埋め込むだけでよいので加工が容易であり種々のエミッ
タ材料が利用できるという特長がある。
【0003】しかし、このH. F. Grey 等の特許には、
もしエミッタ材料が薄い薄膜であるときにはエミッタを
シリコン基板から分離したときにエミッタの強度が十分
でないために、エミッタを厚く作製しなければならない
という制限があった。このためエミッタの作製時間が長
くなり、また、エミッタ材料に残留する大きな応力を制
御する技術が必要であるという課題が残されていた。薄
いエミッタ薄膜を用いて冷陰極デバイスを作製すること
を可能とする一つの方法は、このエミッター薄膜を十分
の強度をもつ構造基板に張り付けて補強するという方法
である。この方法を用いて三極管構造のデバイスを作製
した例が、中本等による「電界放出型冷陰極の製造方
法、それを用いた電界放出型冷陰極、および平板型画像
表示装置」(特開平6−36682号公報)に記載され
ている。以下、図9および図10を用いてこの従来技術
を説明する。
【0004】図9はモールド法を利用した電界放出型冷
陰極の構造を示したものである。同図において、ガラス
基板100の上に電流放射領域104において先端が尖
った形状を持つエミッタ電極101が設けられており、
この上に酸化膜102を介してゲート電極103が作製
されている。ゲート電極103とエミッタ電極101と
の間に100V程度の電圧を印加すると、電流放射領域
104においてエミッタ電極101の先端が鋭く尖って
いるために109 V/cm程度の強い電界が生じる。そ
してこの強い電界のためにエミッタ電極101の先端か
ら電子が放射される。電流放射領域104はこのように
強い電界を発生させる領域であるため、精密な精度でエ
ミッタ電極101およびゲート電極103の形状を制御
することが要求される。
【0005】図10は、図9の構造を作製するための製
造方法を工程順に示したものである。先ず、図10
(a)において、シリコン基板110上に酸化膜111
をマスクにして1μm×1μm×0.7μm程度の大き
さをもつ開口穴116を作製する。このとき、KOHを
用いてシリコン基板をエッチングすると逆三角錐の形状
をもつ開口穴を容易に作製することができる。次いで、
図10(b)のように、シリコン基板110を酸化して
厚さ約300nm程度の酸化膜112を先の開口穴11
6の内部に作製する。続いて、酸化膜112の上にエミ
ッタメタル113を約1μm堆積する。ここで、酸化膜
112を開口穴116の中に作製すると開口穴116の
先端の形状を鋭く尖らせることが可能となる効果があ
る。さらに、図10(c)のように、エミッタメタル1
13とガラス基板100を静電接合法を用いて接着す
る。その後、試料をKOHエッチング液の中に浸して、
シリコン基板110を完全に除去する。KOHは酸化膜
に比べてシリコンのエッチング速度が約100倍大きい
ために同図(c)に示す構造が得られる。
【0006】続いて、図10(d)のように、ゲートメ
タル114を約1μmスパッタした試料の表面にレジス
ト115を塗布する。ここで、エミッタメタル113お
よびゲートメタル114は通常モリブデンが用いられ
る。さらに、図10(e)のようにレジスト115をド
ライエッチング装置を用いて試料全面が均一な速度でエ
ッチングされる条件でバックエッチを行い、尖った先端
が形成されている領域117の酸化膜112が露出した
ところでバックエッチを終了する。さらに、図10
(f)のように、レジスト115を除去した後、試料を
HF溶液に入れて領域117で露出している酸化膜11
2のエッチングを行う。このようにして、エミッタ電極
用のメタル113の先端を露出させることができる。
【0007】
【発明が解決しようとする課題】しかし、この図9およ
び図10に示す従来技術では、次のような問題が生じて
いる。すなわち、図9に示すように電流放射領域104
の下部においてエミッタ電極101とガラス基板100
との間に空隙であるボイド105が存在する。これは、
図10(b)に示す作製方法において、開口穴116の
窪みにエミッタメタル113を堆積する際に開口穴11
6の窪み形状を反映して凹部が形成されるためである。
このボイドの存在は以下に述べるようにデバイスの作製
を困難にするとともに、できあがったデバイスの特性を
劣化させる原因となるものである。
【0008】第1に、図10(c)の工程で述べたよう
に、エミッタメタル113を堆積した後にシリコン基板
110はガラス基板100に静電接合法を用いて接着さ
れる。この静電接合法では二つの基板を互いの接着面を
接触させて約400℃に加熱した雰囲気に置いて接着を
行うが、このときボイド105の間に存在する空気が加
熱されるために空気の膨張が生じてボイド105内の圧
力の増大を引き起こす。この圧力の増大のために二つの
基板の接着面を引き離そうとする力が働き、二つの基板
の接着が難しくなる。このため、従来ではこの接着面を
引き離そうとする力に打ち勝つだけの静電気力(引力)
を接着面に加え、さらに接着時間を長くすることによっ
て二つの基板の接着を行っているが、基板全面を均一に
接着することは非常に困難であった。したがって、作製
されたデバイスチップにおいては一部においてエミッタ
メタル113がガラス基板100に接着されていない未
接着の領域の発生を避けることができなかった。
【0009】第2に、図10(c)に示すように、二つ
の基板を接着させた後に厚さ約1μmのエミッタメタル
113と厚さ約300nmの酸化膜112を残してシリ
コン基板110は完全に除去される。このシリコンエッ
チングが進行している間シリコンのエッチング溶液(K
OH)は約110℃に加熱されており、シリコン面から
シリコンのエッチング反応において発生する水素の泡が
勢い良く発生しているのが観察される。このとき、水素
の泡によってエミッタメタル113と酸化膜112の薄
い膜からなる構造が破壊されるということがしばしば起
こった。これは、薄膜内の残留応力の存在に加えて、ボ
イド105内の空気の膨張およびガラス基板100への
未接着領域の存在によって薄膜構造体に大きなストレス
が働いたためである。
【0010】第3に、図10(d)の工程において述べ
たように、図10(c)で作製した試料の上にゲートメ
タル114を堆積するためにこの試料を真空装置の中に
置く必要がある。このとき、ボイドの中に閉じこめられ
た空気の圧力のためにエミッタメタル113および酸化
膜112の薄膜構造体が破壊されるという問題も発生す
る。
【0011】第4に、以上のようにボイド105の存在
はデバイスの作製工程において種々の問題を引き起こす
が、さらに作製されたデバイスの特性にも悪い影響を与
える。電界放出型冷陰極デバイスの特性においては、電
流放射領域104のエミッタ電極の先端形状、この先端
の周囲のゲート電極の形状、およびエミッタ電極の先端
とゲート電極の相対的な位置関係が非常に重要である。
このため、これらの形状を極めて正確に制御することが
要求される。しかし、電流放射領域104の下部にある
ボイド105内に閉じこめられる空気の圧力がデバイス
作製工程の中で制御できないために個々のデバイス毎あ
るいは個々の電流放射領域(一つのチップの中に多数の
電流放射領域を作製することが多い)毎にボイド105
内部に閉じこめれる空気の圧力が異なっているのが現状
である。ボイド内の空気を閉じこめているエミッタ電極
101および酸化膜102は薄い薄膜であるために、こ
の空気の圧力の大きさに依存して電流放射領域の形状の
変化が引き起こされる。このため、デバイス毎あるいは
個々の電流放射領域毎にデバイス特性がばらつくという
問題が生じた。また、前記した未接着領域の位置を制御
できないことから、ある電流放射領域の付近ではガラス
基板100に接着していないという状態が起こる。この
未接着領域に高電界の電圧が印加されるとエミッタ電極
がガラス基板からはがれるという問題が起こったりし
た。
【0012】第5に、図9のデバイスは、安定的に駆動
されるために、通常では約10ー5Torr以下の真空雰
囲気中に置かれるようにパッケージに実装されて用いら
れる。この実装を行うときに、デバイスおよびパッケー
ジに吸着した水分等を離脱させるために約400℃程度
の温度でデバイスを焼く工程が用いられる。このとき、
ボイドに閉じこめられた空気が膨張して電流放射領域の
形状の変化が引き起こされ、冷却後も形状変化が残され
るという問題が生じる。また、デバイス駆動中に未接着
領域等が破損して内部の空気がパッケージに放出される
ことによってパッケージの真空度が低下するために、デ
バイス特性が著しく劣化するという問題が生じる。この
ため、図9の従来構造のデバイスは長期信頼性が劣ると
いう問題を抱えていた。
【0013】以上の問題の他に、第6の問題として、図
9の従来例の構造にはゲート電極およびエミッタ電極を
どのようにしてパッケージのピンに接続して電気信号を
与えるかという構造が示されていなかった。電気信号を
供給する手段はパッケージの形状およびデバイスの利用
範囲を制限する大きな要因であるために、この手段を検
討することは実際の応用において非常に重要である。
【0014】本発明の目的は、ゲート電極およびエミッ
タ電極に電気信号を与える構造を提案するとともに、ボ
イドの存在による特性のばらつきを低く抑え、また長期
信頼性の優れた真空マイクロデバイスを提供することに
ある。
【0015】
【課題を解決するための手段】本発明の真空マイクロデ
バイスは、表面に先端を尖らせた形状部分をもち、その
裾部分が隣接する前記先端を尖らせた形状部分と隙間な
くつながっている第一の電極と、この第一の電極の表面
上に前記尖らせた形状部分の先端を除く領域に形成され
た絶縁膜と、この絶縁膜上に形成された第二の電極と、
前記第一の電極の裏面に接着され、かつ前記第一の電極
との接着面に前記先端を尖らせた形状部分を複数含む領
域にわたって形成された凹部をもつ構造基板とを備える
ことを特徴とする。ここで、構造基板に設けられた凹部
の内部がデバイスの外部雰囲気とつながっていることが
好まし。また、第二の電極の表面には、前記尖った形状
が設けられた領域を囲むように支持構造体が設けられる
ことが好ましい。さらに、この支持構造体が半導体で形
成され、その結晶の(111)面からなる側面をもつこ
と、あるいは支持構造体が第二の電極を形成する半導体
基板と一体でかつ第二の電極を形成する不純物拡散層の
一部で構成されることが好ましい。
【0016】また、本発明のデバイスにおける電気信号
の印加構造としては、第一の電極を構造基板上に設けら
れた金属電極に接続し、第二の電極を絶縁膜に設けられ
た穴を介して構造基板上に設けられた他の金属電極に接
続し、これらの金属電極を介して第一および第二の各電
極に電気信号を印加する構成、あるいは構造基板が接着
された面と異なる面側に設けられた第一の電極および第
二の電極のそれぞれの一部を露出させ、この露出された
領域を介して第一および第二の電極にそれぞれ電気信号
を印加する構成、さらには、構造基板が接着された面と
異なる面側に設けられた第一の電極の一部を露出させ、
この露出された領域を介して第一の電極に電気信号を印
加し、また第二の電極の上に設けられた支持構造体を介
して第二の電極に電気信号を印加する構成が採用され
る。
【0017】また、本発明の他の構成としては、前記第
一の電極の裏面と、前記第1の電極から分離されて前記
第二電極に接続された電極のそれぞれに電気信号を印加
することを特徴とする。
【0018】このような本発明によれば、第一の電極と
してのエミッタ電極が接着される構造基板にボイドの内
部と接続するくぼみが設けられ、このくぼみみの外周部
でエミッタ電極と構造基板が接着されることになるた
め、個々の電流放射領域の下部にあるエミッタ電極は本
質的に全て未接着となる。この結果、従来の個々の電流
放射領域毎に接着、未接着というばらつきが存在すると
いう問題が解決できる。また、このくぼみの内部をデバ
イスの外部の雰囲気と接続するような構造にすることに
よって、くぼみの内部とデバイス外部との圧力差を無く
することができる。さらに、エミッタ電極、酸化膜、第
二の電極としてのゲート電極からなる厚い三層構造体
(例えば約2.3μm)として取り扱うことが可能とな
り、機械的剛性が厚さの三乗に比例することからこの構
造体の強度を増大させることができる。例えば、従来に
比較して約5.5倍に剛性が増大する。また、この三層
構造体の周囲にさらに厚い支持構造体(例えば約100
μm)の枠を設けることで、この枠の領域と構造基板を
接着させることによって、接着によって生じる歪みを三
層構造体に直接伝えないようにすることができる。
【0019】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1は本発明の第1の実施形態の平
面図、図2はそのA−A線の断面図である。図示のよう
に、例えば厚さ0.5mmのガラス基板のような構造基
板10の上にエミッタ電極11が設けられており、エミ
ッタ電極11はその裏面において構造基板10に接着さ
れ、表面には先端が尖った形状部分が設けられている。
また、この表面には絶縁膜12を介してゲート電極13
が作製されている。エミッタ電極11は、モリブデン、
タンタル、チタン、これらの窒化物、ポリシリコン、L
aB6 、ダイアモンド膜、等の仕事関数が小さい材料か
らなり、例えば厚さが1μm程度である。また、尖った
先端部分は10nm以下の曲率半径をもったものであ
る。絶縁膜12は酸化膜、窒化膜、あるいはエミッター
電極材料の酸化物、窒化物、等であり、例えば0.3μ
m程度の厚さをもっている。ゲート電極13は、不純物
が添加されて低い抵抗をもつシリコン等からなり、例え
ば厚さが1μm程度のp型あるいはn型シリコン層であ
る。エミッタ電極11の尖った先端付近には電流放射領
域14が設けられており、前記絶縁膜12がこの領域で
一部除去され、エミッタ電極11の尖った先端が露出さ
れている。
【0020】なお、この実施形態では、多数の電流放射
領域をもつ例を示したが、用途によってはただ一つの電
流放射領域をもつ例もある。また、この電流放射領域1
4のゲート電極13は外側に向けて表面が平坦な形状と
なるようにその厚さが変化された構造とされており、こ
のような形状をゲート電極にもたせると従来例の構造よ
りも機械的剛性を大きく持たせることができるという利
点があり、本発明者が別の特許出願において提案してい
るとおりである。
【0021】また、前記構造基板10には、前記エミッ
タ電極11との接着部分に凹部構造のくぼみ17が設け
られており、このくぼみ17は、空気スルー120を介
してデバイスの外側の雰囲気と接続されている。このく
ぼみ17は例えば100μm×100μm×20μm程
度の大きさを持ち、多数の電流放射領域14を全て含む
広い領域を占めている。一方、空気スルー120は例え
ば幅10μm、深さ20μm程度の細長い溝である。な
お、この実施形態ではくぼみ17の中央線に沿って上下
二つの空気スルー120を示したが、原理的には空気ス
ルー120は一つあれば十分である。また、くぼみ17
を外部の雰囲気に接続できるならばどの位置に設けられ
てもかまわないものである。このような外部雰囲気につ
ながったくぼみ17を設けたことによって、従来例で問
題であったボイド内部に閉じこめられた空気の影響を除
去することが可能となる。
【0022】さらに、前記ゲート電極13の上に全ての
電流放射領域14を囲む枠形状で支持構造体16が設け
られている。そして前記くぼみ17はこの支持構造体1
6が囲む領域の内側の領域に存在するように配置されて
いる。このように配置すると、支持構造体16の領域の
下に位置するエミッタ電極11を構造基板10の表面に
接触しておくことができ、この接触面で両者を互いに接
着させることが可能である。支持構造体16は例えば1
00μm程度の厚さをもつように作製することができる
ため、エミッタ電極11、絶縁膜12、およびゲート電
極13からなる三層薄膜構造体の厚さ(例えば約2.3
μm)に比べて著しく厚いものとなる。したがって、支
持構造体16を枠組みとしてもつ前記三層薄膜構造体の
機械強度が著しく増大するために、構造基板10との間
にくぼみ17および空気スルー120の未接着領域が存
在したとしてもデバイス全体の構造に充分な強度をもた
せることが可能である。なお、この実施形態では、支持
構造体16の内側には54.7度の傾斜をもったテーパ
121を設けた例が示されている。これは、シリコン半
導体基板をエッチングして支持構造体16を作製する際
にシリコン基板の(111)面のエッチング速度が遅い
ことを利用して作製した結果である。なお、本実施例で
は、くぼみ17がこの例よりも広くなってくぼみの側面
が支持構造体16の下に位置するようにしても本発明と
同様の効果を得ることが可能である。
【0023】一方、構造基板10の外周部の一部にはエ
ミッタ電極11およびゲート電極13に外部から電気信
号を供給する手段となるエミッタコンタクトパッド15
およびゲートコンタクトパッド19が設けられている。
エミッタコンタクトパッド15はその一部でエミッタ電
極11の一部と直接接触している。また、ゲートコンタ
クトパッド19は絶縁膜12の一部に設けられたホール
を介してゲート電極13と電気的に接続するコンタクト
スルー18に接触している。コンタクトスルー18とエ
ミッタ電極11は電気的に分離させられているために、
ゲート電極13とエミッタ電極11にそれぞれ異なる電
気信号を与えることが可能である。これら構造基板10
上に設けられたコンタクトパッド15および19は、例
えばチタン30nm、白金20nm、金250nmの三
層薄膜構造から構成され、エミッタ電極11およびコン
タクトスルー18と接触する領域付近では、チタン30
nmおよび白金20nmの二層構造となるように設計さ
れている。エミッタ電極11とエミッタコンタクトパッ
ド15の接着およびコンタクトスルー18とゲートコン
タクトパッド19の接着はコンタクトパッドが存在しな
い領域でエミッタ電極11と構造基板10を接着させた
力を利用して押さえつけることによって実現することが
できる。このようにコンタクトパッド15および19を
構造基板10の同じ面に設けたことによって、構造基板
10の裏側(くぼみ17がない面)をパッケージに接着
し、他方の表面側からコンタクトパッドを介してエミッ
タ電極11およびゲート電極13とパッケージのピンと
の電気的接続を行うことが可能となり、デバイスの実装
が容易となる。
【0024】なお、ゲート電極13は、この例ではシリ
コンを示したが種々の金属材料を用いて構成することも
可能である。さらに、くぼみ17を構造基板10を貫通
する穴として作製しても本実施形態と同様の効果を得る
ことができる。このとき、空気スルー120を設ける必
要がないが、この貫通穴に接続する形でパッケージ内部
あるいは表面にデバイスチップ外部の雰囲気と接続する
構造を設けることが必要である。また、ここには支持構
造体16として全てがつながった枠構造を示したが、枠
構造の一部(複数個でも良い)が薄くなった構造におい
ても本発明と同様の効果を得ることができるならば本発
明に含まれるものである。さらに、支持構造体16の枠
構造の中に梁構造(複数も可)を設けるとさらに支持構
造体16の機械的強度を増大させることが可能である。
この場合、枠組みの中に作製された梁構造と重ならない
ように電流放射領域14のエミッター電極先端を作製し
なければいけないために、デバイス全体の寸法が少し増
大するという欠点がある。よって、デバイスの使用環境
をみて、梁構造を設けるかどうかを決定することが必要
である。
【0025】図3は図1,図2に示した第1の実施形態
の製造方法を工程純に示す断面図である。なお、これら
の図で図1と同じ符号をもつものは同じ構成要素を示す
ものである。先ず、図3(a)のように、シリコン基板
20の上に酸化膜21を設け、例えば1μm×1μmの
開口部を設ける。この試料をKOHあるいはヒドラジン
等の異方性を示すエッチング液を用いてシリコン基板2
0をエッチングして逆三角錐の形状をもつモールド穴2
2を作製する。続いて、図3(b)のように、モールド
穴22が設けられた主面の側の酸化膜21をパターニン
グして酸化膜132を形成する。この酸化膜132をマ
スクにしてボロンを高濃度に拡散してボロン拡散層23
を形成する。このボロンの高濃度の拡散には、例えば固
体ソースをモールド穴22が設けられた面側に対向させ
て配置し、窒素ガスおよび窒素ガス流量の3〜10%程
度の酸素を混入した雰囲気中で約1200℃の温度で加
熱することによって実現することができる。この作製方
法において、非常に特徴的なことは、モールド穴22の
底の尖った領域においてボロンの濃度が低く抑えられて
拡散が起こることである。この結果、モールド穴22の
先端部においてボロン濃度がかなり低い形状が得られ
る。以上の固体ソース拡散の後にはボロンを高濃度に含
んだ約100nm程度の厚さの酸化膜によってシリコン
基板20の表面が覆われているため,これをフッ酸を用
いて完全に除去することが必要である。この工程は先端
が尖った形状をもつエミッタ電極を作製するために重要
なものである。それは、ボロンを含んだ酸化膜は融点が
低く、特に水素含む雰囲気中では約700℃程度で流動
するために後続の図3(c)の酸化プロセスにおいてモ
ールド穴22の先端が丸くなってしまうからである。
【0026】次いで、図3(c)のように、試料を電気
炉にいれて酸化膜24および基板20の裏面に酸化膜1
31を形成する。酸化膜24,131の厚さは例えば3
00nm程度である。続いて、酸化膜24の一部にボロ
ン拡散層23に達するスルーホール130を作製する。
さらに、図3(d)のように酸化膜24の上にエミッタ
電極11を堆積し、この一部をパターニングしてコンタ
クトスルー18を分離する。次いで、図3(e)のよう
に、ガラス構造基板10をシリコン基板20のエミッタ
ー電極11が作製された面側に接触させて互いに接着す
る。
【0027】このガラス構造基板10は、その製造工程
の図示は省略するが、前記シリコン基板20とは別に用
意されたガラス基板10の表面にくぼみ17および空気
スルー120を作製する。これには例えばレジストを塗
布した表面にくぼみ17および空気スルー120の領域
に相当する開口を設けて、フッ酸等のガラスエッチング
液でガラスを約20μmエッチングすることによって得
られる。次いで、ガラス基板10にチタン30nm、白
金20nm、金250nmを堆積させ、コンタクトパッ
ド15および19の領域をパターニングする。さらに、
コンタクトパッド15および19の中でエミッタ電極1
1およびコンタクトスルー19と接触する領域の金を除
去する。
【0028】ここで、ガラス構造基板10がガラス材料
であるときには、ガラスとエミッタ電極11との間に静
電接着法を用いて強固な接着を実現することが可能であ
る。この静電接着法では接着強度が大きく、また接着剤
を用いないためにガラス構造基板10の内部に作製され
たくぼみ17および空気スルー120の内部に接着剤が
流れ込まないという特長がある。ボロシリケートガラス
(例えばコーニング#7740)をガラス構造基板10
として用い、エミッタ電極11の材料としてタンタル、
モリブデン等を用いると熱膨張係数が近いために歪みの
小さなデバイスを得ることが可能である。熱膨張係数が
ガラス基板と大きく異なるエミッタ電極材料を用いると
きには、図3(c)においてエミッタ電極11を作製し
た後にタンタル、モリブデン、あるいはシリコン等の膜
を接着層として形成するとガラス基板との接着が容易と
なる。このように、くぼみ17および空気スルー120
によってデバイス内部がデバイスの外部雰囲気と接続し
ているために、この接着工程の間に空気が閉じこめられ
るという問題が解決されることになり、接着工程が従来
よりもはるかに容易になる。
【0029】続いて、図3(e)のように、シリコン基
板20の裏面の酸化膜131をパターニングして酸化膜
133を作製する。そして、図3(f)のように作製し
た試料を例えばヒドラジン溶液等のエッチング速度がボ
ロン濃度および結晶面方位に依存性する溶液中に置くこ
とによってシリコン基板20を除去する。この結果、初
期の基板面から54.7度の傾斜をもった側壁をもつ支
持構造体16およびゲート電極となるボロン拡散層23
からなる構造を得ることができる。このシリコン基板2
0をエッチングする工程において、シリコンエッチング
液が空気スルー120を通してくぼみ17の内部に流入
しないように、試料を適当なホルダに包んだり、あるい
は空気スルーの外側の入り口にシリコーン等を塗る方法
が用いられる。ホルダの場合には空気スルーの穴をホル
ダの内部に設けた空気穴を通してエッチング液の外に通
ずるようにすることが可能である。一方、シリコーンを
塗った場合には、くぼみ17の内部に空気が閉じこめら
れ、エッチング液が加熱されたときに空気の膨張が生じ
る。しかし、この例では、エミッタ電極、絶縁膜、ゲー
ト電極の三層構造によって構造体の機械強度を増大させ
ることができるために、デバイスの破壊が起こり難くな
る。また、仮に多数の電流放射領域を作製することが必
要でこの三層構造を広くしたためにデバイスが破壊され
やすくなったときでも、前記した支持構造体16の間に
梁構造体を設けることによって充分な機械強度をもつデ
バイスを供給することが可能である。最後に、酸化膜2
4の尖った先端をフッ酸を用いて除去しエミッタ電極1
1の先端を露出させる。
【0030】この製造方法では支持構造体16の厚さが
シリコン基板20の厚さと同じ例を述べたが、シリコン
基板20が厚い場合には支持構造体16の占める面積が
大きくなるという問題がある。このため、シリコン基板
20を研磨して薄くする工程を例えば図3(b)の工程
が終了した段階に追加することも可能である。また、こ
の製造方法では、従来例のように酸化膜とエミッタ電極
の薄い二層構造がガラス基板の上に接着されるものでは
なく、これに代わって、ゲート電極、酸化膜、エミッタ
電極からなるより厚い三層構造体が形成され、さらにこ
の三層構造体の周囲には厚い支持構造体が設けられてい
るためにより強度の大きなデバイス構造が得られること
になる。さらに、支持構造体16は壊れやすいエミッタ
電極の先端(電流放射領域)よりも平面的に高い位置に
あって電流放射領域を囲んでいるために、試料作成中に
誤って電流放射領域を傷つけることを防止することがで
きる。
【0031】以上、図3に示した製造方法は、ボロン拡
散層を形成する際にモールド穴の中にボロン拡散を防ぐ
マスクを設けないデバイスの製造方法を示したものであ
った。この製造方法は凹凸のあるモールド穴の付近でパ
ターニングを行わないためにデバイスの作製工程を非常
に簡略化できること、およびエミッタ電極の尖った先端
の周囲に非常に小さな開口寸法(直径0.5μm程度)
をもったゲート電極を作製できるという利点がある。ゲ
ート電極の開口寸法を小さくできることはデバイスに印
加する電圧を小さくできるという大きな利点を生むもの
である。
【0032】図4は本発明のデバイスの第2の実施形態
の断面図である。図1および図2に示した第1の実施形
態と同じ符号は同じ構成要素を示す。この実施形態は、
第1実施形態とエミッタコンタクトパッドおよびゲート
コンタクトパッドの構造が異なっている。図4の左側に
設けられたエミッタコンタクトパッド142は、エミッ
タ電極11を支持構造体16の外側に延長することによ
って作製される。一方、右側に設けられたゲートコンタ
クトパッド141は、絶縁膜12の上に設けられたゲー
ト電極13を支持構造体16より外側に延ばすことによ
って作製される。パッケージのピンにはこれらのコンタ
クトパッドより例えばアルミの細線を接続することによ
って電気的な接続を行うことができる。この実施形態で
は、構造基板10の上に金属膜パターンを作製する必要
がないこと、およびゲート電極13との電気的接続をと
るためのコンタクトスルー18を作製する必要がないこ
とから製作の手間が簡略化できる。
【0033】図5はこの第2の実施形態の製造方法を工
程順に示す図である。なお、同図において図3と同じ符
号は同じ構成要素を示すものである。先ず、図5(a)
のように、シリコン基板20の上に酸化膜21を設け、
例えば1μm×1μmの開口部を設ける。この試料をK
OHあるいはヒドラジン等の異方性を示すエッチング液
を用いてシリコン基板20をエッチングして逆三角錐の
形状をもつモールド穴22を作製する。続いて、図5
(b)のように、モールド穴22が設けられた主面の側
の酸化膜21をパターニングして酸化膜151を形成す
る。この酸化膜151をマスクにしてボロンを高濃度に
拡散してボロン拡散層23を作製する。固体ソースを用
いたボロンの拡散工程の後にモールド穴22の中に作製
された酸化膜をフッ酸を用いて完全に除去する。
【0034】次いで、図5(c)のように、試料を電気
炉にいれて酸化膜24および基板20の裏面に酸化膜1
52を形成する。酸化膜24,152の厚さは例えば3
00nm程度である。さらに、図5(d)のように酸化
膜24の上にエミッタ電極11を堆積する。また、以上
のシリコンプロセスとは別にくぼみ17および空気スル
ー120を設けたガラス構造基板10を作製しておき、
図5(e)のように、このガラス構造基板10をシリコ
ン基板20のエミッタ電極11が作製された面側に接触
させて互いに接着する。構造基板10がガラス材料であ
るときには、ガラスとエミッタ電極11との間に静電接
着法を用いて強固な接着を実現することが可能である。
このときくぼみ17および空気スルー120によってデ
バイス内部がデバイスの外部雰囲気と接続しているため
に、この接着工程の間に空気が閉じこめられるという問
題が解消される。さらに、シリコン基板20の裏面の酸
化膜152をパターニングして酸化膜153を作製す
る。そして、図5(f)のように、作製した試料を例え
ばヒドラジン溶液等のエッチング速度がボロン濃度およ
び結晶面方位に依存性する溶液中に載置することによっ
てシリコン基板20を除去する。この結果、初期の基板
面から54.7度の傾斜をもった側壁をもつ支持構造体
16およびゲート電極となるボロン拡散層23からなる
構造を得ることができる。同時にコンタクトパッド14
1および142が作製できる。最後に、試料の酸化膜2
4の尖った先端をフッ酸を用いて除去しエミッタ電極1
1の先端を露出させる。
【0035】第6図は本発明の第3の実施形態を示す図
である。前記各実施形態と同じ符号は同じ構成要素を示
す。この実施形態は第1の実施形態と支持構造体の構
造、およびエミッタコンタクトパッドおよびゲートコン
タクトパッドの構造が異なっている。同図のように、支
持構造体160はゲート電極13と同様に不純物が拡散
されたシリコンからなっている。このため、支持構造体
160とゲート電極13は電気的に小さな抵抗で導通し
ている。また後で述べるように支持構造体160の側面
の形状はこの不純物の拡散形状と似たものである。この
実施形態では、パッケージのピンとゲート電極13への
電気的な導通は支持構造体160の上側に設けられた平
坦な領域にアルミワイヤをボンディングすることによっ
てなされる。一方、同図の左側に設けられたエミッタコ
ンタクトパッド161は、エミッタ電極11を支持構造
体160の外側に延長することによって作製されてい
る。この実施形態では、第1の実施形態のようなゲート
コンタクトパッドに付随する複雑な構造が必要でなく、
非常に構造が簡略化できる。
【0036】第7図は第2の実施形態の構造を作製する
ための製造方法を工程順に示す図である。なお、同図に
おいて図3と同じ符号をもつものは同じ構成要素を示す
ものである。先ず、図7(a)のように、シリコン基板
20に酸化膜171を設け、これに支持構造体の領域に
相当する開口を設ける。この開口部にボロン拡散層17
2を作製する。このボロン拡散として例えば1200℃
で約20時間の拡散を行うと、約20μmの厚さをもつ
支持構造体を作製することが可能である。次いで、図7
(b)のように、前記酸化膜171を除去してシリコン
基板20の上に酸化膜21を設け、例えば1μm×1μ
mの開口部を設ける。この試料をKOHあるいはヒドラ
ジン等の異方性を示すエッチング液を用いてシリコン基
板20をエッチングして逆三角錐の形状をもつモールド
穴22を作製する。続いて、図7(c)のように、モー
ルド穴22が設けられた主面の側の酸化膜21をパター
ニングして酸化膜173を形成する。この酸化膜173
をマスクにしてボロンを高濃度に拡散してボロン拡散層
23を作製する。このボロン拡散は、例えば1200℃
で20分程度の条件である。このとき、1μm程度の厚
さをもつゲート電極を作製することができる。固体ソー
スを用いたボロンの拡散工程の後にモールド穴22の中
に作製された酸化膜をフッ酸を用いて完全に除去する。
【0037】次いで、図7(d)のように試料を電気炉
にいれて酸化膜24を形成する。酸化膜の厚さは例えば
300nm程度である。さらに、図7(e)のように酸
化膜24の上にエミッタ電極11を堆積する。また、以
上のシリコンプロセスと別にくぼみ17および空気スル
ー120を形成したガラス構造基板10を作製し、これ
を図7(f)のようにシリコン基板20のエミッタ電極
11が作製された面側に接触させて互いに接着する。構
造基板10がガラス材料であるときには、ガラスとエミ
ッタ電極11との間に静電接着法を用いて強固な接着を
実現することが可能である。くぼみ17および空気スル
ー120によってデバイス内部がデバイスの外部雰囲気
と接続しているために、この接着工程の間に空気が閉じ
こめられるという問題がなくなる。
【0038】次いで、図7(g)のように、作製した試
料を例えばヒドラジン溶液等のエッチング速度がボロン
濃度に依存性する溶液中に置くことによってシリコン基
板20を除去する。この結果、支持構造体16およびゲ
ート電極となるボロン拡散層23からなる構造を得るこ
とができる。同時にエミッターコンタクトパッド161
が作製できる。最後に、試料の酸化膜24の尖った先端
をフッ酸を用いて除去しエミッタ電極11の先端を露出
させる。このようにして作製したデバイスは、第7図
(g)のように、デバイス右側にもエミッタ電極11が
支持構造体16の外側に延びた構造となっている。この
ため、エミッタコンタクトパッド161は支持構造体1
6の外側の周囲の任意の位置に設定することができる。
【0039】この実施形態の製造方法は、前記各実施形
態と異なりシリコン基板の裏面のフォトリソグラフィ工
程を含まない。このため、製造工程がより一層簡略化で
きる。さらに、支持構造体16の厚さを拡散の深さによ
って制御できるために、シリコン基板の厚さ20よりも
小さくすることができ、前記したような研磨工程が不要
となる。このため、支持構造体16の占める領域を狭く
とることが可能であり、また、前記した梁構造体をこの
方法で作製してもデバイス寸法をあまり増大させること
なく機械的強度の大きなデバイスが作製できる。
【0040】第8図は本発明のデバイスをパッケージに
実装した状態を示す断面図である。ただし、この実施形
態では、前記各実施形態とはエミッタコンタクトパッド
およびゲートコンタクトパッドの構造が異なっている。
また構造基板の位置および形状が異なっている。すなわ
ち、デバイスチップのシリコン部は、ゲート電極85、
絶縁膜87、エミッタ電極86、および支持基板84か
ら構成されていることは前記各実施形態と同じである。
コンタクトスルー180は図2の構造と同様に絶縁膜の
一部に設けられた穴を介してゲート電極85に導通され
ている。一方、構造基板83には中央部に貫通穴が設け
られており、支持基板84に接着されている。この構造
基板83にはピン89a,89bが設けられている。デ
バイスの各電極への電気信号の供給は、リード線88を
介してエミッタ電極86からピン89aへと、コンタク
トスルー180からピン89bへの電気的導通によって
なされる。ピン89aおよび89bは図に示すように途
中で折れ曲がっておりエミッタ電極86の電流放射領域
から放出された電子の流れを妨げない構造となってい
る。また、ピン89aおよびbはステム81に設置され
ており、キャップ80がデバイスを覆ってステム81に
接着されている。
【0041】前記キャップ80の内部はデバイスが安定
的に動作するように10ー5 Torr以下の真空となる
ように設定されている。ゲート電極85がエミッタ電極
86に対して正となるような電圧を印加するとエミッタ
電極の電流放射領域から電子が真空中に引き出される。
そしてゲート電極85に対して正となる電圧をグリッド
82に印加する(このためのピンの構造は省略されてい
る)ことによって引き出された電子流をグリッドの内部
の空間を通って上側に移動させることができる。この電
子流を蛍光板あるいはアノード電極に導くことによって
図外のディスプレイや信号の増幅器として利用すること
が可能となる。なお、この例ではピンが180度に折れ
曲がった例を示したが、この他に90度に折れ曲がった
ものや、あるいはまったく折れ曲がっていないもの、等
実際の応用に応じて種々の形状が可能である。
【0042】この実施形態はパッケージの構造が前記各
実施形態に比べて少し複雑になる点で不利であるが、デ
バイスそのものの構造は非常に簡単である。支持基板8
4に構造基板83を接着するために接着に起因する歪み
を薄いゲート電極85、絶縁膜87、エミッタ電極86
からなる三層構造体に直接伝えられないために、特性の
揃った安定したデバイスが供給できる。また、構造基板
83および支持基板84の接着にあたっても接着剤を用
いても特に問題が生じないために、構造基板の材料の選
択の幅が広くなるという特長もある。
【0043】以上の各実施形態の製造方法では、ゲート
電極を作製するのにヒドラジン等のエッチング液におい
て高濃度ボロン層とシリコン基板のエッチング速度が異
なることを利用するものを示した。この方法はゲート電
極の形状を制御し易く、工程が極めて簡単であるため製
造コストが安いという特長がある。しかし本発明はこの
ボロン拡散層ゲート電極の構造に限られることなく、S
OI基板を用いた作製方法、電圧印加によるpn接合界
面でのエッチングストップ法、多孔質シリコンを利用し
た作製法、等現在知られている種々の作製方法を利用し
て作製できるシリコンゲート電極をもつ構造を含むもの
である。
【0044】
【発明の効果】以上説明したように本発明は、第一の電
極の裏面に接合される構造基板には、電流放射領域の下
部に複数の尖った形状部分を含む領域にわたってくぼみ
が存在するために、従来のように構造基板に接着したり
未接着であったりというばらつきがなくなった。また、
デバイス外気雰囲気とつながる空気スルー構造をくぼみ
に設けたために、くぼみの内部とデバイス外部との圧力
差がなくなった。この結果、構造基板とシリコン基板と
の接着が容易となる。実際に4インチのシリコンウェハ
を用いて4インチのガラス基板に接着した例では、30
0℃の加熱と250Vの電圧で5分以内に全ての領域を
接着させることができる。また、閉じこめられた空気層
がなくなったために、薄膜構造体が空気層の膨張によっ
て破壊されるということもなくなる。さらに、閉じこめ
られた空気層がデバイス内部にないために、デバイスを
実装した後にデバイスが破壊してパッケージの真空が悪
化するという問題も解消する。
【0045】また、本発明ではその製造工程において、
従来の薄い二層構造に比べてゲート電極が加わった三層
構造体を取り扱えることができ、かつ周囲の厚い支持構
造体の付加によってデバイスの機械的強度が飛躍的に増
加した結果、デバイスの作製途中にデバイスが破壊され
るという問題が解消される。さらに、デバイスをパッケ
ージに実装した際にエミッタ電極およびゲート電極に電
気信号を供給する種々の手段が存在することにより、デ
バイスの設計の幅が広がり、種々の実際的な応用に依存
してパッケージの寸法等を変更することができ、デバイ
ス設計の幅が拡大する。
【0046】さらに、本発明のデバイスでは、ゲート電
極とエミッタ電極先端との相対的な位置関係が歪みを生
じさせる要因が減少したために極めて正確に制御できる
ようになる。実際にモリブデンをエミッタ電極に用いて
試作したデバイスの電気特性を測定した結果、従来10
0Vの電圧を印加したときに100個のアレイから10
0μA程度の電流であったものが、本発明では40Vの
印加電圧で100μAの電流を放出することが確認され
た。その理由として、個々の電流放射領域の特性が良く
揃うようになったために、従来のものよりも多数の電流
放射領域から電子が放出されるようになったものと考え
られる。このように、本発明では小さな印加電圧で大き
な電流を得るデバイスを提供することができる効果があ
る。また、長時間駆動を行っても特に著しいデバイス特
性の劣化はみられず、これはパッケージの真空度が劣化
しなかったことに起因したものであると思われる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の平面図である。
【図2】図1のAA線断面図である。
【図3】第1実施形態の製造方法を工程順に示す断面図
である。
【図4】本発明の第2実施形態の断面図である。
【図5】第2実施形態の製造方法を工程順に示す断面図
である。
【図6】本発明の第3実施形態の断面図である。
【図7】第3実施形態の製造方法を工程順に示す断面図
である。
【図8】本発明の第4実施形態の断面図である。
【図9】従来構造の一例を示す断面図である。
【図10】従来構造の製造方法を工程順に示す断面図で
ある。
【符号の説明】
10 構造基板 11 エミッタ電極 12 絶縁膜 13 ゲート電極 14 電流放射領域 15 エミッタコンタクトパッド 16 支持構造体 17 くぼみ 18 コンタクトスルー 19 ゲートコンタクトパッド 20 シリコン基板 21 酸化膜 22 モールド穴 23 ボロン拡散層 24 酸化膜 80 キャップ 81 ステム 82 グリッド 83 構造基板 84 支持基板 85 ゲート電極 86 エミッター電極 87 絶縁膜 88 リード線 89a,89b ピン 120 空気スルー 121 テーパ
フロントページの続き (56)参考文献 特開 平6−111713(JP,A) 特開 平7−254355(JP,A) 特開 平5−205614(JP,A) 特開 平7−326603(JP,A) 特開 平6−310029(JP,A) 特開 平5−266832(JP,A) 特開 平8−102246(JP,A) 特開 平4−12434(JP,A) 特開 平4−274123(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 1/30 H01J 19/24 H01J 31/12

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面に先端を尖らせた形状部分をもち、
    その裾部分が隣接する前記先端を尖らせた形状部分と隙
    間なくつながっている第一の電極と、この第一の電極の
    表面上に前記尖らせた形状部分の先端を除く領域に形成
    された絶縁膜と、この絶縁膜上に形成された第二の電極
    と、前記第一の電極の裏面に接着され、かつ前記第一
    電極との接着面に前記先端を尖らせた形状部分を複数含
    む領域にわたって形成された凹部をもつ構造基板とを備
    えることを特徴とする真空マイクロデバイス。
  2. 【請求項2】 前記構造基板に設けられた凹部の内部が
    デバイスの外部雰囲気とつながっている請求項1記載
    真空マイクロデバイス。
  3. 【請求項3】 前記第二の電極の表面には、前記尖った
    形状部分が設けられた領域を囲むように支持構造体が設
    けられる請求項1または2記載の真空マイクロデバイ
    ス。
  4. 【請求項4】 前記支持構造体が半導体で形成され、そ
    の結晶の(111)面からなる側面をもつ請求項3記載
    の真空マイクロデバイス。
  5. 【請求項5】 前記支持構造体が前記第二の電極を形成
    する半導体基板と一体でかつ前記第二の電極を形成する
    不純物拡散層の一部で構成される請求項3の真空マイク
    ロデバイス。
  6. 【請求項6】 前記構造基板がガラス基板である請求項
    1ないし5のいずれか記載の真空マイクロデバイス。
  7. 【請求項7】 前記第一の電極を前記構造基板上に設け
    られた金属電極に接続し、前記第二の電極を絶縁膜に設
    けられた穴を介して前記構造基板上に設けられた他の金
    属電極に接続し、これらの金属電極を介して前記第一お
    よび第二の各電極に電気信号を印加する請求項1ないし
    6のいずれか記載の真空マイクロデバイス。
  8. 【請求項8】 前記構造基板が接着された面と異なる面
    側において前記第一の電極および第二の電極のそれぞれ
    の一部を露出させ、この露出された領域を介して前記
    一および第二の電極にそれぞれ電気信号を印加する請求
    項1ないし5のいずれか記載の真空マイクロデバイス。
  9. 【請求項9】 前記構造基板が接着された面と異なる面
    側において前記第一の電極の一部を露出させ、この露出
    された領域を介して前記第一の電極に電気信号を印加
    し、また前記第二の電極の上に設けられた前記支持構造
    体を介して前記第二の電極に電気信号を印加する請求項
    3ないし6のいずれか記載の真空マイクロデバイス。
  10. 【請求項10】 前記第一の電極の裏面と、前記第一
    電極から分離されて前記第二電極に接続された電極のそ
    れぞれに電気信号を印加する請求項1ないし6のいずれ
    か記載の真空マイクロデバイス。
JP7190596A 1996-03-27 1996-03-27 真空マイクロデバイス Expired - Fee Related JP3079994B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7190596A JP3079994B2 (ja) 1996-03-27 1996-03-27 真空マイクロデバイス
US08/824,610 US5834790A (en) 1996-03-27 1997-03-27 Vacuum microdevice
KR1019970010913A KR100438629B1 (ko) 1996-03-27 1997-03-27 진공마이크로디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7190596A JP3079994B2 (ja) 1996-03-27 1996-03-27 真空マイクロデバイス

Publications (2)

Publication Number Publication Date
JPH09259738A JPH09259738A (ja) 1997-10-03
JP3079994B2 true JP3079994B2 (ja) 2000-08-21

Family

ID=13474031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7190596A Expired - Fee Related JP3079994B2 (ja) 1996-03-27 1996-03-27 真空マイクロデバイス

Country Status (3)

Country Link
US (1) US5834790A (ja)
JP (1) JP3079994B2 (ja)
KR (1) KR100438629B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101904907B1 (ko) 2018-03-28 2018-11-30 장은재 배관 단열재용 덕트

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10149778A (ja) * 1996-09-17 1998-06-02 Toshiba Corp 微小冷陰極管とその駆動方法
KR100568571B1 (ko) * 1997-05-09 2006-04-07 시티즌 도케이 가부시키가이샤 반도체 패키지의 제조 방법 및 집합 회로 기판
TW483025B (en) * 2000-10-24 2002-04-11 Nat Science Council Formation method of metal tip electrode field emission structure
US20050016575A1 (en) * 2003-06-13 2005-01-27 Nalin Kumar Field emission based thermoelectric device
EP1649479B1 (en) * 2003-07-22 2013-09-04 Yeda Research And Development Co., Ltd. Electron emission device
US7956742B2 (en) 2003-10-30 2011-06-07 Motedata Inc. Method and system for storing, retrieving, and managing data for tags
US7388488B2 (en) 2003-10-30 2008-06-17 Peter Lupoli Method and system for storing, retrieving, and managing data for tags
US8946739B2 (en) * 2005-09-30 2015-02-03 Lateral Research Limited Liability Company Process to fabricate integrated MWIR emitter
JP2014029921A (ja) * 2012-07-31 2014-02-13 Sony Corp 半導体基板の処理方法及び半導体基板処理品

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307507A (en) * 1980-09-10 1981-12-29 The United States Of America As Represented By The Secretary Of The Navy Method of manufacturing a field-emission cathode structure
US4916002A (en) * 1989-01-13 1990-04-10 The Board Of Trustees Of The Leland Jr. University Microcasting of microminiature tips
US5580827A (en) * 1989-10-10 1996-12-03 The Board Of Trustees Of The Leland Stanford Junior University Casting sharpened microminiature tips
US5100355A (en) * 1991-06-28 1992-03-31 Bell Communications Research, Inc. Microminiature tapered all-metal structures
JP3021995B2 (ja) * 1992-01-22 2000-03-15 三菱電機株式会社 表示素子
JPH05205614A (ja) * 1992-01-23 1993-08-13 Mitsubishi Electric Corp 電界放出陰極の作製方法
US5499938A (en) * 1992-07-14 1996-03-19 Kabushiki Kaisha Toshiba Field emission cathode structure, method for production thereof, and flat panel display device using same
JP3142388B2 (ja) * 1992-09-16 2001-03-07 富士通株式会社 陰極装置
JPH06111713A (ja) * 1992-09-29 1994-04-22 Sony Corp 電子放出素子
JPH06310029A (ja) * 1993-02-26 1994-11-04 Nippon Steel Corp 電子銃および量子細線の製造方法
US5394006A (en) * 1994-01-04 1995-02-28 Industrial Technology Research Institute Narrow gate opening manufacturing of gated fluid emitters
JP3425209B2 (ja) * 1994-03-15 2003-07-14 株式会社東芝 電界放出型冷陰極アレイ
JP3460096B2 (ja) * 1994-05-30 2003-10-27 富士通株式会社 半導体装置の製造方法
JP3156903B2 (ja) * 1994-09-29 2001-04-16 シャープ株式会社 電界放出型電子源

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101904907B1 (ko) 2018-03-28 2018-11-30 장은재 배관 단열재용 덕트

Also Published As

Publication number Publication date
US5834790A (en) 1998-11-10
KR970067443A (ko) 1997-10-13
JPH09259738A (ja) 1997-10-03
KR100438629B1 (ko) 2004-09-08

Similar Documents

Publication Publication Date Title
JP3079994B2 (ja) 真空マイクロデバイス
US5358909A (en) Method of manufacturing field-emitter
JPH04328222A (ja) 電子放出構造および製造方法
JP2763248B2 (ja) シリコン電子放出素子の製造方法
US5527200A (en) Method for making a silicon field emission emitter
JP3079993B2 (ja) 真空マイクロデバイスおよびその製造方法
JPH07201273A (ja) 電界放出冷陰極とこれを用いた電子管
JP3195547B2 (ja) 真空封止電界放出型電子源装置及びその製造方法
JPH10259039A (ja) 陽極接合方法及び装置
US6121066A (en) Method for fabricating a field emission display
US5966588A (en) Field emission display device fabrication method
JPH0963469A (ja) 電界放出型素子の製造方法
JPH09270228A (ja) 電界放射型電子源の製造方法
JPH0817330A (ja) 電界放出型電子源およびその製造方法
JP3097522B2 (ja) 電界放射型素子の製造方法
JPH05174703A (ja) 電界放出型素子とその製造方法
JPH08106846A (ja) 電界放出型電子放出素子およびその製造方法
JP3144297B2 (ja) 真空マイクロデバイス及びその製造方法
KR100285316B1 (ko) 대면적화 한 전계 방출 표시소자
JPH11354011A (ja) 電界放出カソードおよびその製造方法
JP3097523B2 (ja) 電界放射型素子の製造方法
JPH1092296A (ja) 電子放出素子及びその製造方法
JPH10208624A (ja) 電界放出型電子放出素子の製造方法およびこれを用いた画像形成装置
JP3207700B2 (ja) 電界放出型電子源装置の製造方法
JP3405584B2 (ja) 微小多極真空管の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140623

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees