JPH0963469A - 電界放出型素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 先端の曲率半径及び頂角が小さい電界放出エ
ミッタを小さい径のゲート開口部に自己整合的に形成し
て、高性能特性を得ることを可能とした電界放出型素子
の製造方法を提供する。 【解決手段】 基板１１上に第１の多結晶シリコン膜１
２を堆積し、これを選択エッチングして垂直側壁を持つ
ゲート開口部１３を形成する。次いで第２の多結晶シリ
コン膜１４を堆積し、エッチバックしてゲート開口部１
３の側壁にサイドスペーサ１５を形成する。第１の多結
晶シリコン膜１２およびサイドスペーサ１５の表面を酸
化してゲート開口部１３上に先鋭な先端を持つ凹部１７
が形成されたシリコン酸化膜１６を形成する。その後凹
部１７に電界放出エミッタ１９が充填されるようにエミ
ッタ電極材料膜１８を形成する。最後に電界放出エミッ
タ１９の周囲のシリコン酸化膜１５を除去する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】この発明は、ゲート電極付き
の電界放出型素子の製造方法に係り、特にゲート開口部
に電界放出エミッタを自己整合させて形成する電界放出
型素子の製造方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路の微細加工技術を
利用して微小な冷陰極電子源を作り、これを超微細な増
幅素子や集積回路、フラットパネルディスプレイ等に応
用する真空マイクロデバイス技術が注目されている。真
空マイクロデバイスの実用化には、低電圧で電子を安定
に放出できる冷陰極電子源の開発が不可欠である。冷陰
極電子源には大きく分けて、電界集中を利用して先鋭な
エミッタ先端から電子を放出させる電界放出型と、半導
体中でアバランシェ等により高エネルギー電子を生成し
てこれを外部に取り出す方式とがある。また電界放出エ
ミッタ構造には、針状の先鋭な突起を基板に垂直方向に
形成する縦型エミッタと、基板面に沿って平面的に形成
する横型エミッタとがある。

【０００３】縦型の電界放出エミッタを作るには、先鋭
な先端をもつエミッタ形成型を作ることが必要になる。
この電界放出エミッタの形成型の作り方には、大別し
て、犠牲膜堆積を利用する方法、反応膜を利用する
方法、異方性エッチングを利用する方法、がある。

【０００４】一方、集積型の電界放出型素子への応用に
は、通常微小な電界放出エミッタをマトリクス配列する
と同時に、各電界放出エミッタを駆動するゲート電極を
一体形成することが必要である。この様なゲート電極付
きの電界放出型素子の製造方法として従来提案されてい
る代表的な方法の一つは、基板上にゲート電極材料膜を
堆積し、このゲート電極材料膜を選択エッチングして凹
部（ゲート開口部）を加工した後、ステップカバレージ
の良い膜堆積法で表面にエミッタ型となる先鋭な凹部を
持つ絶縁膜を堆積して、この上にエミッタ電極材料膜を
堆積する方法である（例えば、特表平５−５０７５７９
号公報参照）。その後、ゲート開口部およびエミッタ先
端部の絶縁膜を除去すれば、ゲート開口部に自己整合さ
れた電界放出エミッタを持つ素子が得られる。

【０００５】

【発明が解決しようとする課題】集積型の電界放出型素
子応用には、できるだけ低いゲート電圧で電子放出が可
能であることが望まれる。そのためには、ゲート開口部
が小さく、かつゲート電極とエミッタ間の距離が小さい
ことが必要である。しかし従来提案されている代表的な
ゲート電極付きの電界放出型素子では、ゲート開口部は
フォトリソグラフィ技術を利用して選択エッチングによ
り形成されるから、ゲート開口部の大きさはリソグラフ
ィの加工限界で決まり、それ以上小さくすることはでき
ない。また、異方性エッチングにより垂直側壁をもって
ゲート開口部が形成された基板上にステップカバレージ
の良い膜堆積法で絶縁膜を堆積して、先鋭な凹部をもつ
エミッタ形成型を作るには、比較的厚い絶縁膜を必要と
するので、その結果電界放出エミッタとゲート電極間の
距離を小さくすることが難しくなる。

【０００６】この発明は、上記した点に鑑みなされたも
ので、先端の曲率半径及び頂角が小さい電界放出エミッ
タを小さい径のゲート開口部に自己整合的に形成して、
高性能特性を得ることを可能とした電界放出型素子の製
造方法を提供することを目的としている。

【０００７】

【課題を解決するための手段】この発明に係る電界放出
型素子の製造方法は、基板上に第１のゲート電極材料膜
を形成する工程と、前記第１のゲート電極材料膜を選択
エッチングして垂直またはほぼ垂直の側壁を持つゲート
開口部を形成する工程と、前記ゲート開口部が形成され
た第１のゲート電極材料膜上に第２のゲート電極材料膜
を形成する工程と、前記第２のゲート電極材料膜をエッ
チングして前記ゲート開口部の側壁にサイドスペーサを
形成する工程と、前記第１および第２のゲート電極材料
膜の表面を酸化または窒化して前記ゲート開口部上に先
鋭な先端を持つ凹部が形成された酸化膜または窒化膜を
形成する工程と、前記酸化膜または窒化膜上に前記凹部
に電界放出エミッタが充填されるようにエミッタ電極材
料膜を形成する工程と、前記電界放出エミッタの周囲の
酸化膜または窒化膜を除去する工程とを有することを特
徴としている。

【０００８】この発明の方法によると、第１のゲート電
極材料膜に加工したゲート開口部に更に第２のゲート電
極材料膜でサイドスペーサを形成することにより、ゲー
ト開口部側壁に滑らかな傾斜を与えることができる。そ
して、これらのゲート電極材料膜表面を酸化または窒化
してエミッタ形成型となる凹部をつくるので、その凹部
は順テーパ状でかつ頂角の小さいものとなる。しかも得
られる凹部形状は、膜堆積により形成する場合には膜堆
積条件に大きく左右されるのに対して、一定形状が再現
性よく得られる。従ってこの発明によれば、優れたプロ
セス制御性を持って、頂角が小さくかつ先端の曲率が小
さい電界放出エミッタを作ることができる。

【０００９】またこの発明においては、サイドスペーサ
を含めて第１，第２のゲート電極材料膜によりゲート電
極が形成されるから、ゲート開口部の径は、リソグラフ
ィの加工限界より小さいものとすることが容易にでき
る。更に、エミッタ形成型の形状は第１のゲート電極材
料膜に形成した開口部と第２のゲート電極材料膜による
サイドスペーサとで決まるから、酸化膜または窒化膜等
の反応膜は薄いものとすることができる。以上により、
この発明によれば、低いゲート電圧で電子放出が可能な
電界放出型素子を得ることができる。

【００１０】

【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。図１は、この発明の一実施例の電
界放出型素子の製造工程を示す図である。図１（ａ）に
示すように、アノード電極１１ａの表面にシリコン酸化
膜１１ｂが形成された基板１１を用意し、この基板１１
上に第１のゲート電極材料膜として第１の多結晶シリコ
ン膜１２を減圧ＣＶＤ法により堆積形成する。アノード
電極１１ａは例えばシリコン基板である。第１の多結晶
シリコン膜１２にはリンを拡散する。

【００１１】次に、第１の多結晶シリコン膜１２上に通
常のリソグラフィ工程により図示しないレジストパター
ンを形成し、ＲＩＥにより多結晶シリコン膜１２を選択
エッチングして、図１（ｂ）に示すように垂直またはほ
ぼ垂直の側壁をもつゲート開口部１３を形成する。次い
で、図１（ｃ）に示すように、第２のゲート電極材料膜
である第２の多結晶シリコン膜１４を減圧ＣＶＤ法によ
り堆積形成する。この第２の多結晶シリコン膜１４にも
リンを拡散する。

【００１２】そして、第２の多結晶シリコン膜１４をド
ライエッチング法により全面エッチング（エッチバッ
ク）して、図１（ｄ）に示すようにゲート開口部１３の
側壁のみにサイドスペーサ１５として残す。このサイド
スペーサ１５を形成することによって、ゲート開口部１
３の側壁に滑らな傾斜を与えかつ、ゲート開口部１３の
径および容積を小さくする。

【００１３】次に、図１（ｅ）に示すように、第１の多
結晶シリコン膜１２および、第２の多結晶シリコン膜１
４からなるサイドスペーサ１５の表面を酸化して、シリ
コン酸化膜１６を形成する。この多結晶シリコン膜の酸
化には、ウェット酸化法、ドライ酸化法、プラズマ酸化
法等を利用することができる。このシリコン酸化膜１６
がエミッタ形成型となるもので、その表面にはゲート開
口部１３上に先鋭な先端をもつ凹部１７が形成される。

【００１４】シリコン酸化膜１６に代わって、シリコン
窒化膜を形成してもよい。シリコン窒化膜の形成には、
熱窒化法、窒素窒化法、アンモニア窒化法等を利用する
ことができる。

【００１５】次に図１（ｆ）に示すように、シリコン酸
化膜１６上にエミッタ電極材料膜１８を堆積形成する。
エミッタ電極材料膜１８は例えば、ＴｉＮ膜であり、Ｔ
ｉターゲットを用い、Ｎ 2＋Ａｒガスを用いた反応性ス
パッタにより形成することができる。これにより、シリ
コン酸化膜１６の表面に形成されている凹部１７に充填
される形で、ゲート開口部１３と自己整合された電界放
出エミッタ１９が形成される。

【００１６】この後、エミッタ電極材料膜１８をパター
ニングしてスリット開口部２０を形成し、この開口部２
０を通して電界放出エミッタ１９の下のシリコン酸化膜
１５をエッチングし、更にゲート電極材料膜１２，１５
をマスクとしてその下のシリコン酸化膜１１ｂをエッチ
ングする。このエッチングには等方性のウェットエッチ
ングを利用する。これにより、電界放出エミッタ１９が
露出し、更にゲート開口部１３の間を含むエミッタ・ア
ノード間に空間が形成される。

【００１７】図２は、この実施例により得られる電界放
出型素子１の斜視図を示している。この様にして得られ
た３極素子を真空封入することにより、微小な３極真空
管が得られる。以上のようにこの実施例によると、微小
な電界放出エミッタがゲート電極とセルフアラインされ
て一体に形成された電界放出型素子が得られる。

【００１８】この実施例によると、ゲート開口部の径を
リソグラフィによる加工限界より小さいものとすること
が可能である。即ち図２に示すように、ゲート開口部１
３の径は、第１のゲート電極材料膜１２に加工された段
階でＤ１であり、続いて形成された第２のゲート電極材
料膜１４によるサイドスペーサ１５により狭められて、
Ｄ２となる。従ってＤ１がリソグラフィの加工限界によ
り制限されても、最終的にこれより小さい径Ｄ２をもつ
ゲート開口部１３を得ることができる。これにより、比
較的低いゲート電圧で駆動することができる、超小型の
電界放出型素子を得ることができる。

【００１９】またこの実施例によれば、第２のゲート電
極材料膜によるサイドスペーサを形成することによって
ゲート開口部の側壁に傾斜をつけ、かつその開口部の容
積を小さくしており、更にその後ゲート電極材料膜自体
を酸化または窒化して得られる絶縁膜をエミッタ形成型
としている。これにより、先端が先鋭な凹部をもつエミ
ッタ形成型が得られ、頂角および先端の曲率半径が小さ
い電界放出エミッタが得られる。更にこの実施例では、
膜堆積法でエミッタ形成型を作る方法に比べて、酸化ま
たは窒化による絶縁膜を薄いものとすることができ、こ
の結果ゲート・エミッタ間距離が小さい素子が得られ
る。これも低いゲート電圧での電子放出を可能とする上
で有効である。また、膜堆積法によりエミッタ形成型を
作る方法では、膜堆積条件によりエミッタ形成型の凹部
形状が大きく変化するのに対して、この実施例の場合、
サイドスペーサが形成されたゲート開口部の形状により
ほぼ形状が決まるエミッタ形成型が得られるから、プロ
セス制御性の点でも優れている。

【００２０】上記実施例において、アノード電極１１ａ
にはシリコンの他、他の半導体や金属等の導電材を用い
ることができる。第１，第２のゲート電極材料膜として
も、多結晶シリコンの他、アモルファスシリコンや金属
シリサイド等、酸化または窒化により絶縁膜を形成でき
るものを用いることができる。エミッタ電極材料膜１８
についても、他の各種金属を用いることが可能であり、
特にＴｉＮ／Ｗ／Ａｌの積層金属構造は有効である。

【００２１】図３は、この発明の他の実施例の電界放出
型素子の製造工程を示す。この実施例では、図３（ａ）
に示すように絶縁性基板２１を用いて先ずこの上に第１
のゲート電極材料膜として第１の多結晶シリコン膜２２
を堆積形成する。絶縁性基板２１としては実際には、例
えば先の実施例と同様にシリコン基板にシリコン酸化膜
を形成したものを用いることができる。多結晶シリコン
膜２２にはリン等の不純物をドープする。

【００２２】この後、図示しないレジストパターンを形
成して、図３（ｂ）に示すように第１の多結晶シリコン
膜２２を選択エッチングしてゲート開口部２３を形成す
る。先の実施例と同様に、このエッチングには異方性ド
ライエッチングを利用して、ゲート開口部２３は垂直ま
たはほぼ垂直の側壁をもったものとする。

【００２３】続いて、図３（ｃ）に示すように、ゲート
開口部２３が形成された第１の多結晶シリコン膜２２に
重ねて第２のゲート電極材料膜として第２の多結晶シリ
コン膜２４を堆積形成する。この第２の多結晶シリコン
膜２４にもリン等の不純物をドープする。そして第２の
多結晶シリコン膜２４を全面ドライエッチングして、図
３（ｄ）に示すようにこれをゲート開口部２３の側壁の
みにサイドスペーサ２５として残す。

【００２４】続いて、第１の多結晶シリコン膜２２およ
び第２の多結晶シリコン膜２４からなるサイドスペーサ
２５の表面を酸化して、図３（ｅ）に示すようにシリコ
ン酸化膜２６を形成する。このシリコン酸化膜２６がエ
ミッタ形成型であって、表面にゲート開口部２３の形状
を反映した先鋭な先端をもつ凹部２７が形成される。な
おシリコン酸化膜２６に代わって窒化によるシリコン窒
化膜とすることもできる。

【００２５】次に、図３（ｆ）に示すように、シリコン
酸化膜２６上にエミッタ電極材料膜２８を形成する。こ
れにより、凹部２７に充填されて先鋭な先端をもつ電界
放出エミッタ２９が得られる。最後に、基板２１をエッ
チング除去し、更に多結晶シリコン膜２２およびサイド
スペーサ２５をマスクとしてゲート開口部２３に露出す
るシリコン酸化膜２６を等方性エッチングによりエッチ
ングして、電界放出エミッタ２９の先端部を露出させ
る。

【００２６】この実施例によると、アノードを持たない
ゲート電極付き電界放出型素子が得られる。この実施例
によっても先の実施例と同様の理由で、超小型で高性能
の電界放出型素子を作ることができる。

【００２７】上記実施例において、電界放出エミッタに
十分な機械的強度を付与するためには、不要部分をエッ
チング除去する前に、例えば図４に示すように、エミッ
タ電極材料膜２８の上にエポキシ樹脂、低融点ガラス等
の接着材３１を用いて支持基板３２を貼り合わせること
が好ましい。その際、エミッタ電極背面部の凹部に接着
材が充填されずにボイドが残る可能性がある。これを防
止するには、図５に示すように、予めＳＯＧ等の塗布膜
３３を形成し、ＣＭＰ処理やエッチバックすることで平
坦化しておくことも有効である。

【００２８】また、エミッタ背面を平坦化した場合に
は、図６に示すように接着材を用いることなく、静電接
着等により支持基板３２を直接貼り合わせることも可能
である。エポキシ樹脂を用いると、樹脂に含まれるガス
が発生してデバイスの真空度が低下するおそれがあり、
低融点ガラスを用いるとそのなかのＰｂ成分等の拡散に
より配線の短絡等が生じるおそれがあるが、直接接着を
行えばこの様な問題は回避できる。図７は、エミッタ電
極材料膜２８を電界放出エミッタ２９の部分のみ残して
除去し、改めて抵抗体層４１を形成し、更にバリア層４
２を介してエミッタ配線層４３を形成して、この上に支
持基板３２を貼り合わせた例を示している。

【００２９】以上の実施例では、一つの電界放出エミッ
タのみを持つ電界放出型素子を説明したが、基板上にエ
ミッタ形成型となるゲート開口部を多数形成すれば、多
数のエミッタを配列した電界放出型素子（ＦＥＡ：Fiel
d Emitter Array）を製造することができる。ゲート開
口部の平面形状を円とするポイント型のエミッタの他、
長方形とするウェッジ型のエミッタを製造することもで
きる。

【００３０】

【発明の効果】この発明によると、第１のゲート電極材
料膜にゲート開口部を加工し更に第２のゲート電極材料
膜でサイドスペーサを形成することにより、ゲート開口
部側壁に滑らかな傾斜を与え、これらのゲート電極材料
膜表面を酸化または窒化してエミッタ形成型となる凹部
をつくるので、その凹部は順テーパ状でかつ頂角の小さ
いものとなる。しかも凹部形状は、膜堆積によりエミッ
タ形成型を作る方法と異なり、膜堆積条件に左右される
ことなく、頂角が小さくかつ先端の曲率が小さい電界放
出エミッタが得られる。また、サイドスペーサを含めて
第１，第２のゲート電極材料膜によりゲート電極が形成
され、ゲート開口部の径は、リソグラフィの加工限界よ
り小さいものとすることができる。更に、エミッタ形成
型の形状は第１のゲート電極材料膜に形成したゲート開
口部と第２のゲート電極材料膜によるサイドスペーサと
で決まるから、酸化膜または窒化膜等の反応膜は薄いも
のとすることができる。以上により、低いゲート電圧で
電子放出が可能な電界放出型素子を得ることができる。

【図面の簡単な説明】

【図１】 この発明の一実施例の電界放出型素子の製造
工程を示す。

【図２】 同実施例の電界放出型素子の斜視図を示す。

【図３】 他の実施例の電界放出型素子の製造工程を示
す。

【図４】 他の実施例の電界放出型素子構造を示す。

【図５】 他の実施例の電界放出型素子構造を示す。

【図６】 他の実施例の電界放出型素子構造を示す。

【図７】 他の実施例の電界放出型素子構造を示す。

【符号の説明】

１…電解放出型素子、１１…基板、１２…第１の多結晶
シリコン膜、１３…ゲート開口部、１４…第２の多結晶
シリコン膜、１５…サイドスペーサ、１６…シリコン酸
化膜、１７…凹部、１８…エミッタ電極材料膜、１９…
電界放出エミッタ、２１…基板、２２…第１の多結晶シ
リコン膜、２３…ゲート開口部、２４…第２の多結晶シ
リコン膜、２５…サイドスペーサ、２６…シリコン酸化
膜、２７…凹部、２８…エミッタ電極材料膜、２９…電
界放出エミッタ、３１…接着剤、３２…支持基板、３３
…塗布膜、４１…抵抗体層、４２…バッファ層、４３…
エミッタ配線層。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基板上に第１のゲート電極材料膜を形成
   する工程と、 前記第１のゲート電極材料膜を選択エッチングして垂直
   またはほぼ垂直の側壁を持つゲート開口部を形成する工
   程と、 前記ゲート開口部が形成された第１のゲート電極材料膜
   上に第２のゲート電極材料膜を形成する工程と、 前記第２のゲート電極材料膜をエッチングして前記ゲー
   ト開口部の側壁にサイドスペーサを形成する工程と、 前記第１および第２のゲート電極材料膜の表面を酸化ま
   たは窒化して前記ゲート開口部上に先鋭な先端を持つ凹
   部が形成された酸化膜または窒化膜を形成する工程と、 前記酸化膜または窒化膜上に前記凹部に電界放出エミッ
   タが充填されるようにエミッタ電極材料膜を形成する工
   程と、 前記電界放出エミッタの周囲の酸化膜または窒化膜を除
   去する工程とを有することを特徴とする電界放出型素子
   の製造方法。