JPH09190764A

JPH09190764A - 電界放射型素子の製造方法

Info

Publication number: JPH09190764A
Application number: JP103996A
Authority: JP
Inventors: Atsuo Hattori; 敦夫服部
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1996-01-08
Filing date: 1996-01-08
Publication date: 1997-07-22
Also published as: US5885124A

Abstract

(57)【要約】【課題】先端部の頂角および曲率半径が小さい電界放
出陰極（エミッタ）を有する電界放射型素子の製造方法
を提供することを課題とする。【解決手段】断面形状が互いに対向する２パートから
なるオーバーハング部を基板に形成する工程と、２パー
トのオーバーハング部の上にそれぞれ堆積される断面形
状が２パートからなる犠牲膜を堆積する犠牲膜堆積工程
と、犠牲膜を化学反応させ、２パートからなる犠牲膜を
互いに接触させる反応工程と、接触した犠牲膜の上に電
界放出陰極膜を堆積する工程と、犠牲膜の一部または全
てを除去し、電界放出陰極膜の先端を露出させる電極露
出工程とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界放射型素子の
製造方法に関する。

【０００２】

【従来の技術】電界放射型素子は、電界集中を利用し
て、先鋭なエミッタの先端から電子を放出させる素子で
ある。例えば、フラットパネルディスプレイは、多数の
エミッタを配列した電界放射エミッタアレイ（ＦＥＡ）
を用いて構成できる。それぞれのエミッタは、ディスプ
レイの各画素を制御する。

【０００３】図１９（Ａ）、（Ｂ）は、従来技術による
電界放射型素子の製造方法を説明する。図１９（Ａ）に
示すように、まず、垂直な側壁を持つ凹部を有する基板
１０１に、ステップカバレッジの悪い堆積方法で犠牲膜
１０３を堆積する。当該凹部に堆積した犠牲膜１０３
は、テーパ形状になる。この犠牲膜１０３を成形型とし
エミッタ電極（陰極）を成形すると、先端部Ａが広がり
を持つエミッタ電極１０５ができる。エミッタ電極１０
５の先端部Ａの曲率半径が大きいと、電界が集中しにく
く、好ましくない。

【０００４】図１９（Ｂ）に示すように、犠牲膜１０３
を厚く堆積すると、犠牲膜１０３の側面同士が接触し、
先端部の頂角が比較的小さなエミッタ電極１０５を形成
することができる。

【０００５】しかし、この方法によれば、犠牲膜を厚く
することが必要であり、エミッタ電極１０５の先端部
は、基板１０１の凹部の底から上方向に離れた位置に成
形されてしまう。電界放出型素子として、エミッタ電極
の他にゲート電極を形成する際、一般的にゲート電極
は、図示しないが、基板１０１と犠牲膜１０３の境界付
近に形成される。図１９（Ｂ）の方法により、エミッタ
電極１０５を形成すると、エミッタ電極とゲート電極と
の距離は離れてしまい、電界放出型素子の駆動電圧は高
電圧を必要とし、好ましくない。

【０００６】

【発明が解決しようとする課題】エミッタ電極の先端の
曲率半径が大きいと、電界が集中しにくく、電界放射型
素子としての性能は低下する。また、エミッタ電極とゲ
ート電極の相対位置が電界放射型素子の性能に多大な影
響を与える。

【０００７】本発明の目的は、先端部の頂角および曲率
半径が小さい電界放出陰極（エミッタ）を有する電界放
射型素子の製造方法を提供することである。本発明の他
の目的は、先端部の位置を精度よく決めることができる
電界放出陰極を有する電界放射型素子の製造方法を提供
することである。

【０００８】

【課題を解決するための手段】本発明の電界放射型素子
の製造方法は、断面形状が互いに対向する２パートから
なるオーバーハング部を基板に形成する工程と、２パー
トのオーバーハング部の上にそれぞれ堆積される断面形
状が２パートからなる犠牲膜を堆積する犠牲膜堆積工程
と、犠牲膜を化学反応させ、２パートからなる犠牲膜を
互いに接触させる反応工程と、接触した犠牲膜の上に電
界放出陰極膜を堆積する工程と、犠牲膜の一部または全
てを除去し、電界放出陰極膜の先端を露出させる電極露
出工程とを含む。

【０００９】化学反応により２パートからなる犠牲膜を
互いに接触させることにより、その接触部には２つの円
が接触したかのように鋭い谷ができる。その谷を成形型
として用いれば、先端の頂角および曲率半径が小さい電
界放出陰極を製造することができる。

【００１０】また、本発明の２極管構造を有する電界放
射型素子の製造方法は、上記の製造方法において、前記
反応工程は、犠牲膜の一部のみを化学反応させる工程で
あり、該犠牲膜のうち化学反応しない部分が半導体また
は導電体からなるゲート電極であり、前記電界放出陰極
膜は導電体からなるエミッタ電極であり、前記電極露出
工程は、前記エミッタ電極の先端および前記ゲート電極
の先端を露出させる工程である。

【００１１】２パートからなるオーバーハング部の上に
犠牲膜を堆積する工程と、当該犠牲膜を化学反応させる
工程の各プロセス条件を組み合わせることにより、エミ
ッタ電極とゲート電極の相対位置を精度よく決めること
ができる。

【００１２】

【発明の実施の形態】図１（Ａ）〜（Ｃ）、図２（Ｄ）
〜（Ｆ）、図３（Ｇ）は、本発明の実施例による電界放
射型素子の製造工程を示す図である。以下、電界放射型
素子を構成するエミッタ（陰極）の製造工程を示す。

【００１３】図１（Ａ）に示すように、基板１０は、出
発基板１０ａと、その上に積層される約１４０ｎｍの積
層膜１０ｂから構成される。例えば、出発基板１０ａは
Ｓｉからなり、積層膜１０ｂはＳｉＮ_xからなる。

【００１４】積層膜１０ｂは、ＳｉＮ_xの他、ＳｉＯ₂
でもよい。出発基板１０ａにＡｌを用いることもでき
る。その場合、積層膜１０ｂは、ＡｌＮ_XまたはＡｌ₂
Ｏ₃等である。以下、ＳｉとＳｉＮ_xを用いる場合を例
にとって説明する。

【００１５】図１（Ｂ）では、積層膜１０ｂの上に所定
パターンのレジスト膜を形成し、当該レジストをマスク
として積層膜１０ｂを選択的にエッチングし孔１２をあ
け、断面形状が２パートからなる積層膜１０ｃを形成す
る。エッチングは、ＳＦ₆系のエッチングガスを用い
て、ＲＩＥにより行う。孔１２は、直径が約０．５μ
ｍ、深さが約１４０ｎｍである。

【００１６】図１（Ｃ）では、積層膜１０ｃをマスクと
して、ＨＦ＋ＨＮＯ₃＋Ｈ₂Ｏを用いて、出発基板１０
ａをウェットエッチングし孔１２ａをあけ、基板１０ｄ
を形成する。孔１２ａは、直径が約１．５μｍであり、
深さが約０．５μｍである。孔１２ａを形成することに
より、積層膜１０ｃの孔１２周辺部は庇状に張り出す。
断面で見ると、図１（Ｃ）に示すような２パートからな
るオーバーハング部１３ができる。以下、断面が２パー
トである状態を単に「２パート」と表す。

【００１７】図２（Ｄ）では、ＣＶＤ法により、例えば
多結晶Ｓｉからなる第１の犠牲膜１５ａを２パートから
なる積層膜１０ｃ上に約０．３μｍ堆積する。同時に、
開口部から孔１２ａ底部にも堆積が生じ、第１の犠牲膜
１５ｂが基板１０ｄ上に堆積される。２パートからなる
第１の犠牲膜１５ａの各側面の間隔は、約０．１μｍで
ある。

【００１８】第１の犠牲膜１５ａ，１５ｂは、多結晶Ｓ
ｉの他、非晶質Ｓｉ、ＷＳｉ_x、ＭｏＳｉ_x、ＴａＳｉ
_x、Ａｌ、Ｔａ、Ｍｏ、Ｔｉでもよい。また、ＣＶＤ法
の他、スパッタ法を用いてもよい。例えば、ＤＣスパッ
タ装置を用いて、ＰまたはＢを含む多結晶Ｓｉをターゲ
ットとしてスパッタすれば、非晶質Ｓｉの第１の犠牲膜
１５ａ，１５ｂを形成することができる。スパッタの条
件は、例えば、パワーが１ｋＷであり、Ａｒガス圧力が
８ｍＴｏｒｒである。

【００１９】次に、図２（Ｅ）に示すように、加湿（ウ
ェット）酸化法により第１の犠牲膜１５ａ，１５ｂの表
面を酸化させ、例えばＳｉＯ₂からなる反応膜１６ｃ，
１６ｄを形成する。反応膜１６ｃは、２パートの第１の
犠牲膜１５ａの表面がそれぞれ約０．１μｍ体積膨張し
て接触することにより連続した状態となる。第１の犠牲
膜１５ｃは、図２（Ｄ）に示す第１の犠牲膜１５ａのう
ち酸化されずに残った部分である。体積膨張により、
０．０５μｍの表面隆起を得るには、多結晶Ｓｉを深さ
約０．０５μｍ酸化させればよい。

【００２０】加湿酸化は、例えば縦型炉を用いて、炉内
温度を８５０℃とし、Ｈ₂ガスを３００００ｃｃ／ｍｉ
ｎ、Ｏ₂ガスを２００００ｃｃ／ｍｉｎ供給することに
より行う。

【００２１】以上のように、第１の犠牲膜を体積膨張さ
せ、断面形状が２パートからなる第１の犠牲膜の各側面
を互いに接触させた直後に化学反応を止めれば、当該接
触部に鋭角の谷を形成することができる。当該接触部
は、２つの円ないし楕円が接触したかのように鋭い鋭角
を持つ。なお、開口部閉塞後、さらに酸化を行うと、元
２パートの犠牲膜の接触点は次第に上方に移動する。た
だし、この変化によっても接触部の頂角は鋭い鋭角を保
つ。この鋭角を成形型として、以下エミッタ電極を形成
する。

【００２２】図２（Ｆ）では、反応膜１６ｃの上に、例
えばＴｉＮからなるエミッタ電極１７を約０．２μｍ反
応性スパッタ法で堆積する。スパッタの条件は、例え
ば、ＤＣスパッタ装置を用いて、パワーを５ｋＷ、圧力
を４ｍＴｏｒｒ、ターゲットをＴｉとし、Ｎ₂ガスを８
４ｓｃｃｍ、Ａｒガスを５６ｓｃｃｍ供給する。なお、
エミッタ電極１７は、ＴｉＮの他、Ｍｏ、Ｃｒ、Ｔｉ、
Ｗでもよい。

【００２３】図３（Ｇ）では、基板１０ｄをＨＦ＋ＨＮ
Ｏ₃＋Ｈ₂Ｏでウェットエッチングする。その後、反応
膜１６ｃをＨＦ＋ＮＨ₄Ｆでウェットエッチングし、エ
ミッタ電極１７を露出させる。

【００２４】エミッタ電極１７の先端は、高さ０．３〜
０．８μｍのでっぱりであり、頂角が約２０°、曲率半
径が約１０ｎｍ程度になることが予測される。エミッタ
電極１７の先端の曲率半径および頂角を小さくすること
ができるので、エミッタ電極１７の先端に電界を集中さ
せやすい。

【００２５】図４（Ａ）〜（Ｃ）は、エミッタ電極１７
を支持基板１８で補強する方法を３種類示す。エミッタ
電極１７は、膜厚が約０．２μｍと薄いので、支持基板
１８でエミッタ電極１７を補強することが望ましい。

【００２６】図４（Ａ）は、第１の方法を示す。上記に
より製造されたエミッタ電極１７の凹部を、例えばＳＯ
Ｇ膜からなる平坦化膜１９ａで埋める。その後、平坦化
膜１９ａをＣＭＰ法でエッチバックし、エミッタ電極１
７の表面を平坦化する。平坦化膜１９ａは、ＳＯＧ膜の
他、ＰＳＧやＢＰＳＧをリフローして形成してもよい。

【００２７】続いて、エミッタ電極１７の上に支持基板
１８を接着する。支持基板１８は、例えば、ガラス、石
英またはＡｌ₂Ｏ₃である。図４（Ｂ）は、第２の方法
を示す。エミッタ電極１７の上に、例えば低融点ガラス
からなる接着剤１９ｂをリフローし、エミッタ電極１７
と支持基板１８を接着する。接着剤１９ｂは、エミッタ
電極１７の表面を平坦化する役目も有する。

【００２８】接着剤１９ｂは、低融点ガラスの他、Ａｌ
を用いてもよい。その場合、温度４００〜５００℃を保
ち、１ｋＶの高電圧をかけ、静電気力によりエミッタ電
極１７と支持基板１８を陽極接合してもよい。接着剤１
９ｂにＡｌを用いれば、接着剤１９ｂをエミッタ配線と
して用いることもできる。

【００２９】図４（Ｃ）は、第３の方法を示す。エミッ
タ電極１７の凹部を、例えばＷからなる平坦化膜１９ａ
で埋める。その後、平坦化膜１９ａをエッチバックし、
エミッタ電極１７の表面を平坦化する。続いて、エミッ
タ電極１７の上に、例えばＡｌからなる接着剤１９ｂ
を、さらにその上に支持基板１８を形成する。

【００３０】なお、本実施例では、エミッタ電極の形状
を決める上で、図２（Ｄ）に示した第１の犠牲膜１５ａ
の生成工程が重要である。例えば、２パートからなる第
１の犠牲膜１５ａの各側面の間隔は、約０．１μｍが好
ましい。そこで、以下の方法により、第１の犠牲膜１５
ａを生成してもよい。

【００３１】図５は、第１の犠牲膜を形成する他の方法
を示す図である。図１（Ｃ）の工程の後、ＣＶＤ法等に
より第１の犠牲膜１５ｄ，１５ｅを厚めに形成する。た
だし、第１の犠牲膜１５ｄは、２パートを保つようにす
る。その後、等方ウェットエッチングを行い、図２
（Ｄ）に示す第１の犠牲膜１５ａの厚さに修正する。第
１の犠牲膜１５ｄのオーバーハング部の裏面を薄くする
こともできる。その後は、前述に示した図２（Ｅ）から
続く工程を続ければよい。

【００３２】図２（Ｅ）において、加湿酸化法により反
応膜１６ｃ，１６ｄを形成する場合について説明した。
加湿酸化法の他、窒化法、陽極酸化法、シリサイド化反
応、イオン注入法等によっても形成することができる。
以下、それぞれの方法について説明する。

【００３３】窒化法を用いて、多結晶Ｓｉの第１の犠牲
膜１５ａからＳｉＮ_xの反応膜１６ｃを形成することが
できる。窒化の条件は、例えば温度を１０５０℃、ＲＦ
パワーを１０ｋＷ、圧力を１３０Ｐａとし、ＮＨ₃を１
ｓｌｍで供給する。

【００３４】陽極酸化法により、Ａｌの第１の犠牲膜１
５ａを酸化させるには、例えば、浴組成をほう酸塩、り
ん酸塩とし、陽極をＡｌ、陰極をカーボンとし、電圧を
１０〜８０Ｖとする。

【００３５】次に、シリサイド化反応およびイオン注入
法により、反応膜を形成する方法を図を参照しながら説
明する。図６（Ａ）〜（Ｃ）、図７（Ｄ）、（Ｅ）は、
シリサイド化反応を用いて電界放射型素子を製造する方
法を示す。

【００３６】図６（Ａ）は、図２（Ｄ）に続く工程であ
る。例えば多結晶Ｓｉまたは非晶質Ｓｉからなる第１の
犠牲膜１５ａの上に、例えばＴｉからなる第２の犠牲膜
２１ａを成膜する。第２の犠牲膜２１ａは、Ｔｉの他、
Ｔａ，ＭｏまたはＷでもよい。

【００３７】次に、図６（Ｂ）に示すように、４００〜
６００℃で加熱すると、シリサイド化反応が起こり、Ｓ
ｉからなる第１の犠牲膜１５ｃとＴｉからなる第２の犠
牲膜２１ｂとの間に、ＴｉＳｉからなる反応膜２２が形
成される。

【００３８】図６（Ｃ）は、硫酸を用いて、第２の犠牲
膜２１ｂをエッチング除去した後の図である。反応膜２
２に形成される谷を成形型として、以下エミッタ電極を
形成する。

【００３９】図７（Ｄ）では、例えばＴｉＮからなるエ
ミッタ電極１７を、反応膜２２の上に形成する。図７
（Ｅ）は、フッ酸を用いて、ＴｉＳｉからなる反応膜２
２をエッチング除去した後の図である。反応膜２２を除
去し、エミッタ電極１７を露出させる。

【００４０】図８（Ａ）〜（Ｃ）は、イオン注入法を用
いて電界放射型素子を製造する方法を示す。図８（Ａ）
は、図２（Ｄ）に続く工程である。例えば多結晶Ｓｉま
たは非晶質Ｓｉからなる第１の犠牲膜１５ａの上に、酸
素をドーズ量１×１０¹⁸ｃｍ^-2、加速エネルギ２０〜４
０ｋｅＶの条件でイオン注入する。第１の犠牲膜１５ａ
の表面に、イオン注入層２５ができる。なお、酸素の代
わりに窒素をイオン注入してもよい。

【００４１】次に、図８（Ｂ）に示すように、アニール
を行い、酸化膜１６ｃ，１６ｄを成長させる。第１の犠
牲膜１５ｃは、図８（Ａ）の第１の犠牲膜１５ａのうち
酸化されずに残る領域である。

【００４２】酸素が注入されたイオン注入層２５では、
特に酸化膜が高速に成長する。２パートに分離されてい
た第１の犠牲膜は、酸化膜１６ｃが成長すると、２パー
トの互いの側面が接触しつながる。当該接触部に形成さ
れる谷を成形型として、以下エミッタ電極を形成する。

【００４３】図８（Ｃ）では、例えばＴｉＮからなるエ
ミッタ電極１７を、酸化膜１６ｃの上に形成する。その
後、ＨＦ＋ＮＨ₄Ｆを用いて、酸化膜１６ｃをウエット
エッチングすれば、エミッタ電極１７を露出させること
ができる。

【００４４】なお、図８（Ａ）において、不純物を第１
の犠牲膜１５ａの表面付近にイオン注入する場合につい
て説明したが、イオン注入条件を変え、第１の犠牲膜１
５ａの中間の深さの帯域にイオン注入し、表面の不純物
濃度を薄くしてもよい。

【００４５】後に説明するが、２極管または３極管を形
成する場合、第１の犠牲膜１５ｃがゲート電極となる。
第１の犠牲膜１５ａの表面にイオン注入すると、比較的
上の位置にエミッタ電極１７の先端部が形成される。た
だし、２パートからなるゲート電極１５ｃの相互の間の
間隔（ゲート径）は狭くなる。

【００４６】一方、第１の犠牲膜１５ａの深い位置の帯
域にイオン注入すると、比較的下の位置にエミッタ電極
１７の先端部が形成される。ただし、２パートからなる
ゲート電極１５ｃの相互の間の間隔（ゲート径）は広く
なる。

【００４７】以上は、エミッタ電極の製造工程を示し
た。次に、電界放射型素子の他の例として、２極管の製
造工程を示す。図９は、２極管の製造工程を示す図であ
る。まず、上記の工程に従い、図２（Ｆ）に示す素子を
製造する。その後、基板１０ｄと反応膜１６ｃの一部を
エッチングし除去する。反応膜１６ｃの一部を除去し、
反応膜１６ｅを残すことにより、エミッタ電極１７の先
端を露出させる。

【００４８】第１の犠牲膜１５ａを導電性の多結晶Ｓｉ
または非晶質Ｓｉで形成しておくと、第１の犠牲膜１５
ｃがゲート電極を構成できる。２極管は、エミッタ電極
１７とゲート電極１５ｃの電極を有する。反応膜１６ｅ
は、エミッタ電極１７とゲート電極１５ｃを電気的に絶
縁する。なお、積層膜１０ｃは、エッチングにより除去
してもよい。

【００４９】２極管の場合は、エミッタ電極１７とゲー
ト電極１５ｃの相対位置が重要である。エミッタ電極１
７とゲート電極１５ｃとの距離は、原則として小さい方
がよい。すなわち、２パートのゲート電極１５ｃを相互
に結ぶ直線近傍上にエミッタ電極１７の先端を形成する
ことが望ましい。

【００５０】図１０（Ａ）は、ゲート電極１５ａとエミ
ッタ電極１７の相対位置を表す概略図であり、図９とは
上下方向が逆になっている。距離Ｚｇｅは、エミッタ電
極１７からの電子放出による電子が飛ぶ方向について
の、エミッタ電極１７とゲート電極１５ａとの間の距離
である。

【００５１】図１０（Ｂ）は、図１０（Ａ）においてゲ
ート電極の膜厚ｔｄを０．４μｍとしたときの最適な距
離Ｚｇｅを示すグラフである。横軸は、距離Ｚｇｅを示
し、縦軸はエミッタ電極１７の先端の最大電界強度Ｅｍ
ａｘを示す。

【００５２】このグラフは、エミッタ電極とゲート電極
の距離Ｚｇｅを−０．３５μｍから０．２５μｍまで変
化させたときのエミッタ電極の最大電界強度Ｅｍａｘの
変化を示す。最大電界強度Ｅｍａｘが大きいほど電界集
中しやすいので、電界放射型素子としての性能は向上す
る。距離Ｚｇｅが−０．１μｍのとき、最大電界強度Ｅ
ｍａｘが極大値１．１６×１０⁷Ｖ／ｃｍになる。つま
り、エミッタ電極１７の先端は、ゲート電極の中心位置
よりも、図１０（Ａ）において少し上の位置（図９では
下の位置）になるのが最適である。

【００５３】なお、図２（Ｄ）では、積層膜１０ｃの上
に第１の犠牲膜１５ａを異方的に堆積する場合について
説明したが、等方的に堆積してもよい。ただし、異方的
な堆積を行えば、ゲート電極の孔（ゲートホール）の直
径を小さくでき、電気的特性を向上させることができ
る。

【００５４】例えば、図１１の２極管は、図９の２極管
よりゲート電極（第１の犠牲膜）の膜厚が厚く、ゲート
ホールの直径が小さい。ゲート電極（第１の犠牲膜）の
膜厚を厚くするには、第１の犠牲膜１５ａをより異方的
に堆積すればよい。第１の犠牲膜１５ａを異方的に堆積
することにより、ゲートホールの直径を小さくすること
ができる。その結果、ゲート−エミッタ間の電圧を低く
しても、エミッタから電子放出させることができる。後
に示す３極管の場合も同様な効果がある。

【００５５】また、等方的に堆積すると、オーバーハン
グ部に堆積される第１の犠牲膜１５ａと基板１０ｄ上に
堆積される第１の犠牲膜１５ｂが一体化しやすく、２パ
ートからなる第１の犠牲膜１５ａを形成しにくい。

【００５６】本実施例によれば、第１の犠牲膜を形成し
た後、当該犠牲膜を化学反応させ、体積膨張させること
により、エミッタ電極１７の先端位置を精度よく制御す
ることができる。

【００５７】ＣＶＤ法により形成される膜は、ほぼ時間
に比例して厚くなる。それに対し、酸化等の化学反応に
より形成される膜は、ほぼ時間の平方根に比例して厚く
なる。すなわち、時間の経過と共に膜厚が飽和する傾向
を持つ。酸化等によれば、時間が経過するほど細かな膜
厚の制御が可能になり、エミッタ電極の先端位置を精度
よく制御することができる。また、酸化の方がＣＶＤ法
よりも、均一性のよい膜を形成することができる。

【００５８】２極管は、エミッタ電極１７を陰極とし、
ゲート電極１５ｃを制御電極とする。エミッタ電極１７
の先端を適した位置に形成すれば、ゲート電極に印加す
る制御電圧を低くしても、エミッタ電極１７の先端から
容易に電子を放出させることができる。

【００５９】さらに、前述のように、本実施例によれ
ば、エミッタ電極１７の先端の頂角および曲率半径を小
さくすることができるので、電界放射型素子としての性
能は向上する。

【００６０】図１１は、２極管の他の例を示す図であ
る。この２極管は、図９の２極管に比べ、ゲート電極
（第１の犠牲膜）１５ａの膜厚と絶縁膜（反応膜）１６
ｅの膜厚が異なる例を示す。積層膜１０ｃ上に第１の犠
牲膜を堆積する厚さを変えたり、当該第１の犠牲膜を反
応させる時間または方法を変えたりすることにより、ゲ
ート電極１５ａの膜厚と絶縁膜１６ｅの膜厚を、任意の
値に制御することができる。

【００６１】図１２（Ａ）〜（Ｃ）は、上記の２極管を
支持基板１８で補強する方法を３種類示す。図１２
（Ａ）は、第１の方法を示す。エミッタ電極１７の凹部
を、例えばＳＯＧ膜、ＰＳＧ膜またはＢＰＳＧ膜からな
る平坦化膜１９ａで埋め、ＣＭＰ法でエッチバックし、
エミッタ電極１７の表面を平坦化する。続いて、エミッ
タ電極１７の上に支持基板１８を接着する。支持基板１
８は、例えば、ガラス、石英またはＡｌ₂Ｏ₃である。

【００６２】図１２（Ｂ）は、第２の方法を示す。エミ
ッタ電極１７の上に、例えば低融点ガラスからなる接着
剤１９ｂをリフローし、エミッタ電極１７の表面を平坦
化すると共に、エミッタ電極１７と支持基板１８を接着
する。接着剤１９ｂにＡｌを用いて、エミッタ電極１７
と支持基板１８を陽極接合してもよい。

【００６３】図１２（Ｃ）は、第３の方法を示す。エミ
ッタ電極１７の凹部を、例えばＷからなる平坦化膜１９
ａで埋める。その後、平坦化膜１９ａをエッチバック
し、エミッタ電極１７の表面を平坦化する。続いて、エ
ミッタ電極１７の上に例えばＡｌからなる接着剤１９ｂ
を、さらにその上に支持基板１８を形成する。

【００６４】以上は、２極管の製造工程を示した。次
に、電界放射型素子の他の例として、３極管の製造工程
を示す。図１３（Ａ）〜（Ｃ）は、３極管の製造工程を
示す図である。まず、前述の工程に従い、図２（Ｆ）に
示す素子を製造する。

【００６５】その後、図１３（Ａ）に示すように、エミ
ッタ電極１７の上に所定パターンのレジストを形成し
（図示せず）、当該レジストをマスクとし、Ｃｌ₂系の
エッチャントを用いてＲＩＥ（reactive ion etching）
を行い、エミッタ電極１７ａの両側にスリット開口２０
を作る。エミッタ電極１７ｂは、スリット開口２０の外
側のエミッタ電極である。

【００６６】エミッタ電極１７ａの直径は、約０．３μ
ｍである。スリット開口２０の深さは、約０．２μｍで
ある。図１３（Ｂ）では、反応膜１６ｃの一部と反応膜
１６ｄの全部をウェットエッチングする。例えば、Ｓｉ
Ｏ₂からなる反応膜１６ｃ，１６ｄをウェットエッチン
グするには、ＨＦ＋ＮＨ₄Ｆを用いればよい。

【００６７】反応膜１６ｃの一部をエッチングにより除
去し、反応膜１６ｆを残すことにより、エミッタ電極１
７ａ、ゲート電極１５ｃおよびアノード電極１０ｄを露
出させることができる。

【００６８】図１４は、３極管の斜視図である。エミッ
タ電極１７ａは、エミッタ電極１７ｂに接続され支持さ
れる。ゲート電極１５ｃは、エミッタ電極１７ａの先端
付近に円形の孔を有する。エミッタ電極１７ａは、ゲー
ト電極１５ｃの孔付近で針状に尖っている。

【００６９】図１５（Ａ）は、図１４の３極管の上下方
向を逆にした図であり、基板１０ｄを透かしゲート電極
１５ｃの孔（ゲートホール）を通してエミッタ電極１７
ａを見た図である。エミッタ電極１７ａの先端は針状に
尖っている。なお、エミッタ電極１７ａの先端は、その
他の形状に形成することもできる。

【００７０】図１５（Ｂ）は、ゲート電極１５ｃに細長
いゲートホールをあけた場合の３極管の外観を示す。エ
ミッタ電極１７ａは、ゲートホールの長さ方向に沿った
頂をもつ山の形状になる。

【００７１】図１４において、３極管は、陰極であるエ
ミッタ電極１７ａと陽極であるアノード電極１０ｄを有
し、ゲート電極１５ｃに正電位を印加することにより、
エミッタ電極１７ａからアノード電極１０ｄに向けて電
子を放出させることができる。

【００７２】３極管の場合も、エミッタ電極１７ａの先
端の頂角および曲率半径を小さくすることができる。そ
して、エミッタ電極１７ａとゲート電極１５ｃの相対位
置を精度よく制御することができる。

【００７３】以上は、積層膜１０ｃを例えばＳｉＮ_xの
絶縁体で形成する場合について説明した。次に、積層膜
１０ｃを導電体で形成する場合について説明する。図１
３（Ｃ）は、他の３極管の例を示す図である。積層膜
（第１のゲート電極）１５ｆは、ＷＳｉ_x、ＴａＳｉ_x
またはＭｏＳｉ_x等の導電体で形成される。アノード電
極１０ｄと積層膜１５ｆの間には、ＳｉＯ₂またはＳｉ
Ｎ_x等からなる絶縁膜１０ｆが形成される。以下、製造
工程を示す。

【００７４】図１（Ａ）では、出発基板１０ａの上に絶
縁体で構成される積層膜１０ｂを積層した基板１０を用
いた。図１３（Ｃ）に示す３極管の場合は、例えば、Ｓ
ｉからなる基板１０ｄの上に、ＳｉＯ₂等からなる絶縁
膜１０ｆと導電体からなる積層膜１５ｆを積層する。そ
の後は、前述と同様の工程を行えば、図１３（Ｃ）に示
す３極管を製造することができる。

【００７５】積層膜１５ｆを導電体とすることにより、
第１のゲート電極１５ｆと第２のゲート電極１５ｃを積
層して低抵抗のゲート電極を形成することができる。ゲ
ート電極１５ｆ，１５ｃとアノード電極１０ｄとは、絶
縁膜１０ｆで電気的に絶縁されている。

【００７６】図１６は、電界放射型素子を用いたフラッ
トパネルディスプレイの断面図である。電界放射型素子
は、本実施例に示した方法により製造されたエミッタ電
極または２極管である。絶縁体からなる支持基板４１の
上に、ＡｌまたはＣｕ等からなる配線層４２と多結晶Ｓ
ｉ等からなる抵抗層４３が形成される。抵抗層４３の上
には、頂角および曲率半径の小さい先端を持つエミッタ
電極４４が多数配列され、電界放射エミッタアレイ（Ｆ
ＥＡ）を形成する。ゲート電極４５は、各エミッタ電極
４４の先端付近に開口を有し、開口ごとに独立して電圧
を印加することができる。複数のエミッタ電極４４も、
それぞれ独立して電圧を印加することができる。

【００７７】エミッタ電極４４およびゲート電極４５を
含む電子源に対向して、ガラスまたは石英等からなる透
明基板４６を含む対向基板が配置される。対向基板は、
透明基板４６の下にＩＴＯ等からなる透明電極（アノー
ド電極）４７が配置され、さらにその下に蛍光材４８が
配置される。

【００７８】電子源と対向基板とは、透明電極４７とエ
ミッタ電極４４の間の距離が０．１〜５ｍｍ程度に保た
れるように、接着剤を塗布したガラス基板からなるスペ
ーサ５０を介して接合される。接着剤には、例えば低融
点ガラスが用いられる。

【００７９】なお、スペーサ５０としてガラス基板を用
いず、エポキシ樹脂等の接着剤中にガラスビーズ等を分
散させてスペーサ５０を構成することもできる。ゲッタ
ー材５１は、例えばＴｉ、Ａｌ、Ｍｇ等で形成され、放
出ガスがエミッタ電極４４の表面に再付着するのを防止
する。

【００８０】対向基板には、予め排気管４９が形成され
ている。排気管４９を利用して、フラットパネルディス
プレイの内部を１０^-5〜１０^-9Ｔｏｒｒ程度まで真空排
気した後、バーナー等で排気管４９を封止する。その
後、アノード電極（透明電極）４７、エミッタ電極４
４、ゲート電極４５の配線を行い、フラットパネルディ
スプレイを完成させる。

【００８１】図１７は、フラットパネルディスプレイの
斜視図である。ゲート電極４５は、多数のゲートホール
５３を有する。各ゲートホール５３に対応して、エミッ
タ電極４４が形成される。各エミッタ電極４４は、絶縁
膜５４により仕切られている。エミッタ電極４４から放
出される電子は、真空である中空部５２を介して蛍光材
４８に照射され発光する。

【００８２】フラットパネルディスプレイは複数の画素
で構成される。１つの画素は、４つのエミッタで構成さ
れる電子源の領域ＰＱＲＳと、それに対応する対向基板
の領域Ｐ’Ｑ’Ｒ’Ｓ’で構成される。

【００８３】エミッタ電極４４の下に形成される抵抗層
４３と配線層４２は、画素（４つのエミッタ電極）毎に
平坦化層（絶縁膜）５５で仕切られる。図１８は、フラ
ットパネルディスプレイの電気回路を示す等価回路であ
る。フラットパネルディスプレイは、多数の３極管を含
む電界放射エミッタアレイ（ＦＥＡ）で構成される。

【００８４】２次元に配線されるエミッタ配線とゲート
配線の交点には、多数の３極管が配置される。各３極管
のアノード電極（透明基板）４７は、常に正電位に保持
されている。各３極管は、エミッタ配線とゲート配線と
により２次元的に選択される。つまり、電圧が印加され
たエミッタ配線とゲート配線の交点に配置される３極管
が選択される。

【００８５】選択された３極管のエミッタ電極およびゲ
ート電極には、それぞれ負電位および正電位が与えら
れ、エミッタ電極からアノード電極に向けて電子が放出
される。

【００８６】本実施例では、２パートからなる第１の犠
牲膜を化学反応により体積膨張させ、当該２パートを相
互に接触させることにより、接触部に鋭角の谷を作る。
その谷をエミッタ電極の成形型とすることにより、先端
の頂角および曲率半径が小さいエミッタ電極を作ること
ができる。

【００８７】また、エミッタ電極とゲート電極との相対
位置を精度よく決めることができる。さらに、積層膜１
０ｃのオーバーハング部の上にゲート電極を成膜するこ
とにより、２パートのゲート電極の間の間隔（ゲート
径）を狭くできるので、ゲート電極に印加する制御電圧
を低くすることができ、電界放射型素子としての性能が
向上する。

【００８８】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。

【００８９】

【発明の効果】以上説明したように、本発明によれば、
化学反応により断面が２パートの犠牲膜を膨張させて互
いに接触させることにより、その接触部に２つの円ない
し楕円が接触したかのように鋭い谷を作ることができ
る。その谷を成形型として用いれば、先端の頂角および
曲率半径が小さい電界放出陰極を製造することができ
る。

【００９０】また、２極管を形成する際には、２パート
からなるオーバーハング部の上に犠牲膜を堆積する工程
と、当該犠牲膜を化学反応させる工程の各プロセス条件
を組み合わせることにより、エミッタ電極とゲート電極
の相対位置を精度よく決めることができる。

【図面の簡単な説明】

【図１】図１（Ａ）〜（Ｃ）は、本発明の実施例によ
る電界放射型素子の製造工程を示す図である。

【図２】図２（Ｄ）〜（Ｆ）は、図１（Ｃ）に続く電
界放射型素子の製造工程を示す図である。

【図３】図３（Ｇ）は、図２（Ｆ）に続く電界放射型
素子の製造工程を示す図である。

【図４】図４（Ａ）〜（Ｃ）は、エミッタ電極を支持
基板で補強する方法を３種類示す図である。

【図５】第１の犠牲膜を形成する他の方法を示す図で
ある。

【図６】図６（Ａ）〜（Ｃ）は、本発明の実施例によ
る電界放射型素子の製造工程の他の例を示す図である。

【図７】図７（Ｄ）、（Ｅ）は、図６（Ｃ）に続く電
界放射型素子の製造工程を示す図である。

【図８】図８（Ａ）〜（Ｃ）は、本発明の実施例によ
る電界放射型素子の製造工程の他の例を示す図である。

【図９】本実施例による２極管構造の電界放射型素子
の製造工程を示す図である。

【図１０】図１０（Ａ）はエミッタ電極とゲート電極
の相対位置を表す概略図であり、図１０（Ｂ）はエミッ
タ電極とゲート電極との間の距離と、最大電界強度の関
係を示すグラフである。

【図１１】本実施例による他の２極管構造の電界放射
型素子の製造工程を示す図である。

【図１２】図１２（Ａ）〜（Ｃ）は、２極管を支持基
板で補強する方法を３種類示す図である。

【図１３】図１３（Ａ）〜（Ｃ）は、本実施例による
３極管構造の電界放射型素子の製造工程を示す図であ
る。

【図１４】本実施例による３極管の斜視図である。

【図１５】図１４の３極管の上下方向を逆にした図で
ある。図１５（Ａ）は針状の先端をもつエミッタ電極を
示し、図１５（Ｂ）はある１次元方向に長さをもつ頂の
山の形状をした先端をもつエミッタ電極を示す斜視図で
ある。

【図１６】電界放射型素子を用いたフラットパネルデ
ィスプレイの断面図である。

【図１７】電界放射型素子を用いたフラットパネルデ
ィスプレイの斜視図である。

【図１８】フラットパネルディスプレイの電気回路図
である。

【図１９】図１９（Ａ）、（Ｂ）は、従来技術による
電界放射型素子の断面図である。

【符号の説明】

１０基板、１２孔、１３オーバーハング
部、１５第１の犠牲膜、１６反応膜、
１７エミッタ電極、１８支持基板、１９ａ平
坦化膜、１９ｂ接着剤、２０スリット開口、
４１支持基板、４２配線層、４３抵抗
層、４４エミッタ電極、４５ゲート電極、
４６透明基板、４７透明電極、４８蛍光
材、４９排気管、５１ゲーター材、５
２中空部、５３ゲートホール、５４絶縁
膜、５５平坦化層、１０１基板、１０３
犠牲膜、１０５エミッタ電極

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成８年１２月６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００５３

【補正方法】変更

【補正内容】

【００５３】２極管は、エミッタ電極１７を陰極とし、
ゲート電極１５ｃを制御電極とする。エミッタ電極１７
の先端を適した位置に形成すれば、ゲート電極に印加す
る制御電圧を低くしても、エミッタ電極１７の先端から
容易に電子を放出させることができる。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００５４

【補正方法】変更

【補正内容】

【００５４】さらに、前述のように、本実施例によれ
ば、エミッタ電極１７の先端の頂角および曲率半径を小
さくすることができるので、電界放射型素子としての性
能は向上する。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００５５

【補正方法】変更

【補正内容】

【００５５】図１１は、２極管の他の例を示す図であ
る。この２極管は、図９の２極管に比べ、ゲート電極
（第１の犠牲膜）１５ａの膜厚と絶縁膜（反応膜）１６
ｅの膜厚が異なる例を示す。積層膜１０ｃ上に第１の犠
牲膜を堆積する厚さを変えたり、当該第１の犠牲膜を反
応させる時間または方法を変えたりすることにより、ゲ
ート電極１５ａの膜厚と絶縁膜１６ｅの膜厚を、任意の
値に制御することができる。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００５６

【補正方法】変更

【補正内容】

【００５６】例えば、図１１の２極管は、図９の２極管
よりゲート電極（第１の犠牲膜）の膜厚が厚く、ゲート
ホールの直径が小さい。ゲート電極（第１の犠牲膜）の
膜厚を厚くするには、第１の犠牲膜１５ａをより異方的
に堆積すればよい。第１の犠牲膜１５ａを異方的に堆積
することにより、ゲートホールの直径を小さくすること
ができる。その結果、ゲート−エミッタ間の電圧を低く
しても、エミッタから電子放出させることができる。後
に示す３極管の場合も同様な効果がある。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００５７

【補正方法】変更

【補正内容】

【００５７】なお、図２（Ｄ）では、積層膜１０ｃの上
に第１の犠牲膜１５ａを異方的に堆積する場合について
説明したが、等方的に堆積してもよい。ただし、異方的
な堆積を行えば、ゲート電極の孔（ゲートホール）の直
径を小さくでき、電気的特性を向上させることができ
る。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００５８

【補正方法】変更

【補正内容】

【００５８】また、等方的に堆積すると、オーバーハン
グ部に堆積される第１の犠牲膜１５ａと基板１０ｄ上に
堆積される第１の犠牲膜１５ｂが一体化しやすく、２パ
ートからなる第１の犠牲膜１５ａを形成しにくい。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００５９

【補正方法】変更

【補正内容】

【００５９】本実施例によれば、第１の犠牲膜を形成し
た後、当該犠牲膜を化学反応させ、体積膨張させること
により、エミッタ電極１７の先端位置を精度よく制御す
ることができる。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００６０

【補正方法】変更

【補正内容】

【００６０】ＣＶＤ法により形成される膜は、ほぼ時間
に比例して厚くなる。それに対し、酸化等の化学反応に
より形成される膜は、ほぼ時間の平方根に比例して厚く
なる。すなわち、時間の経過と共に膜厚が飽和する傾向
を持つ。酸化等によれば、時間が経過するほど細かな膜
厚の制御が可能になり、エミッタ電極の先端位置を精度
よく制御することができる。また、酸化の方がＣＶＤ法
よりも、均一性のよい膜を形成することができる。

Claims

【特許請求の範囲】

【請求項１】断面形状が互いに対向する２パートから
なるオーバーハング部を基板に形成する工程と、前記２パートのオーバーハング部の上にそれぞれ堆積さ
れる断面形状が２パートからなる犠牲膜を堆積する犠牲
膜堆積工程と、前記犠牲膜を化学反応させ、２パートからなる犠牲膜を
互いに接触させる反応工程と、前記接触した犠牲膜の上に電界放出陰極膜を堆積する工
程と、前記犠牲膜の一部または全てを除去し、前記電界放出陰
極膜の先端を露出させる電極露出工程とを含む電界放射
型素子の製造方法。
【請求項２】前記犠牲膜堆積工程は、犠牲膜を堆積し
た後に該犠牲膜を等方エッチングする工程を含む請求項
１記載の電界放射型素子の製造方法。
【請求項３】前記反応工程は、犠牲膜の一部のみを化
学反応させる工程であり、該犠牲膜のうち化学反応しな
い部分が半導体または導電体からなるゲート電極であ
り、前記電界放出陰極膜は導電体からなるエミッタ電極であ
り、前記電極露出工程は、前記エミッタ電極の先端および前
記ゲート電極の先端を露出させる工程であり、前記電界
放射型素子が２極管構造を有する請求項１または２記載
の電界放射型素子の製造方法。
【請求項４】前記反応工程は、犠牲膜の一部のみを化
学反応させる工程であり、該犠牲膜のうち化学反応しな
い部分が半導体または導電体からなるゲート電極であ
り、前記電界放出陰極膜は導電体からなるエミッタ電極であ
り、前記基板は、半導体または導電体からなるアノード電極
であり、前記電極露出工程は、前記エミッタ電極の先端および前
記ゲート電極の先端および前記アノード電極を露出させ
る工程であり、前記電界放射型素子が３極管構造を有す
る請求項１または２記載の電界放射型素子の製造方法。
【請求項５】さらに、前記電界放出陰極膜を支持基板
に固定する工程を含む請求項１〜３のいずれかに記載の
電界放射型素子の製造方法。