JPH09274848A

JPH09274848A - 電界放射型素子の製造方法

Info

Publication number: JPH09274848A
Application number: JP8181096A
Authority: JP
Inventors: Atsuo Hattori; 敦夫服部
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1996-04-03
Filing date: 1996-04-03
Publication date: 1997-10-21

Abstract

(57)【要約】【課題】先端部の頂角および曲率半径が小さい電界放
出陰極（エミッタ）を有する電界放射型素子の製造方法
を提供することを課題とする。【解決手段】断面形状が互いに対向する２パートから
なるオーバーハング部を基板に形成する工程と、２パー
トのオーバーハング部の上に断面形状が２パートからな
る第１の犠牲膜を形成する第１の形成工程と、第１の犠
牲膜よりも反応速度が遅い犠牲膜であって、２パートか
らなる第１の犠牲膜の上において下部を除いてまたは上
部に厚く下部には薄く、断面形状が２パートからなる第
２の犠牲膜を形成する第２の形成工程と、第１の犠牲膜
および第２の犠牲膜を化学反応させ、２パートからなる
オーバーハング部を互いに接触させる反応工程と、接触
した領域の上に電界放出陰極膜を堆積する工程と、電界
放出陰極膜の先端を露出させる電極露出工程とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界放射型素子の
製造方法に関する。

【０００２】

【従来の技術】電界放射型素子は、電界集中を利用し
て、先鋭なエミッタの先端から電子を放出させる素子で
ある。例えば、フラットパネルディスプレイは、多数の
エミッタを配列した電界放射エミッタアレイ（ＦＥＡ）
を用いて構成できる。それぞれのエミッタは、ディスプ
レイの各画素を制御する。

【０００３】図２５（Ａ）、（Ｂ）は、従来技術による
電界放射型素子の製造方法を説明する。図２５（Ａ）に
示すように、まず、垂直な側壁を持つ凹部を有する基板
１０１に、ステップカバレッジの良い堆積方法で犠牲膜
１０３を堆積する。当該凹部に堆積した犠牲膜１０３
は、上拡がりのテーパ形状を示す。この犠牲膜１０３を
成形型としエミッタ電極（陰極）膜１０５を堆積する。
その後、エミッタ下方の基板１０１、犠牲膜１０３を除
去すると先鋭な先端を持つエミッタ電極１０５ができ
る。しかし、凹部の形状や犠牲膜の堆積条件により、エ
ミッタ電極１０５の先端部Ａの曲率半径が大きくなる
と、電界が集中しにくく、好ましくない。

【０００４】図２５（Ｂ）に示すように、ステップカバ
レッジの悪い堆積方法で犠牲膜１０３を厚く堆積する
と、犠牲膜１０３の側面同士が接触し、先端部の頂角が
比較的小さなエミッタ電極１０５を形成することができ
る。

【０００５】しかし、この方法によれば、犠牲膜を厚く
することが必要であり、エミッタ電極１０５の先端部
は、基板１０１の凹部の底から上方向に離れた位置に成
形されてしまう。電界放出型素子として、エミッタ電極
の他にゲート電極を形成する際、一般的にゲート電極
は、図示しないが、基板１０１と犠牲膜１０３の境界付
近に形成される。図２５（Ｂ）の方法により、エミッタ
電極１０５を形成すると、エミッタ電極とゲート電極と
の距離は離れてしまう。電界放出型素子の駆動電圧とし
て高電圧を必要とし、好ましくない。

【０００６】

【発明が解決しようとする課題】エミッタ電極の先端の
曲率半径が大きいと、電界が集中しにくく、電界放射型
素子としての性能は低下する。また、エミッタ電極とゲ
ート電極の相対位置が電界放射型素子の性能に多大な影
響を与える。

【０００７】本発明の目的は、先端部の頂角および曲率
半径が小さい電界放出陰極（エミッタ）を有する電界放
射型素子の製造方法を提供することである。本発明の他
の目的は、先端部の位置を精度よく決めることができる
電界放出陰極を有する電界放射型素子の製造方法を提供
することである。

【０００８】

【課題を解決するための手段】本発明の電界放射型素子
の製造方法は、断面形状が互いに対向する２パートから
なるオーバーハング部を基板に形成する工程と、前記２
パートのオーバーハング部の上に断面形状が２パートか
らなる第１の犠牲膜を堆積する第１の堆積工程と、前記
第１の犠牲膜よりも反応速度が遅い犠牲膜であって、前
記２パートからなる第１の犠牲膜の上において下部を除
いてまたは上部に厚く下部には薄く、断面形状が２パー
トからなる第２の犠牲膜を形成する第２の形成工程と、
前記第１の犠牲膜および前記第２の犠牲膜を化学反応さ
せ、２パートからなるオーバーハング部を互いに接触さ
せる反応工程と、前記接触した領域の上に電界放出陰極
膜を堆積する工程と、前記電界放出陰極膜の先端を露出
させる電極露出工程とを含む。

【０００９】反応速度が異なる第１の犠牲膜と第２の犠
牲膜を、断面形状が２パートからなるオーバーハング部
の上に堆積した後化学反応させると、第２の犠牲膜がな
い部分または薄い部分において第１の犠牲膜が大きく堆
積膨張する。また、第１の犠牲膜と第２の犠牲膜のうち
反応速度が速い第１の犠牲膜の方が大きく体積膨張す
る。２パートからなるオーバーハング部は、体積膨張に
より相互の側面が接触しつながる。その接触部には、２
つの円ないし楕円が接触したかのように鋭い谷ができ
る。その谷を成形型として用いれば、先端の頂角および
曲率半径が小さい電界放出陰極を製造することができ
る。

【００１０】また、本発明の２電極構造を有する電界放
射型素子の製造方法は、上記の製造方法において、前記
反応工程は、第１の犠牲膜の一部のみを化学反応させる
工程であり、該第１の犠牲膜のうち化学反応しない部分
が半導体または導電体からなるゲート電極であり、前記
電界放出陰極膜は導電体からなるエミッタ電極であり、
前記電極露出工程は、前記エミッタ電極の先端および前
記ゲート電極の先端を露出させる工程である。

【００１１】２パートからなるオーバーハング部の上に
第１の犠牲膜を形成する工程と、さらに第２の犠牲膜を
形成する工程と、第１の犠牲膜および第２の犠牲膜を化
学反応させる工程の各プロセス条件を組み合わせること
により、エミッタ電極とゲート電極の相対位置を精度よ
く決めることができる。

【００１２】

【発明の実施の形態】図１（Ａ）〜（Ｄ）、図２（Ｅ）
〜（Ｇ）、図３（Ｈ）は、本発明の実施例による電界放
射型素子の製造工程を示す図である。以下、電界放射型
素子を構成するエミッタ（陰極）の製造工程を示す。

【００１３】図１（Ａ）に示すように、基板１０は、出
発基板１０ａと、その上に積層される約１４０ｎｍの積
層膜１０ｂから構成される。例えば、出発基板１０ａは
Ｓｉからなり、積層膜１０ｂはＳｉＮ_xからなる。

【００１４】積層膜１０ｂは、ＳｉＮ_xの他、ＳｉＯ₂
でもよい。出発基板１０ａにＡｌを用いることもでき
る。その場合、積層膜１０ｂは、ＡｌＮ_XまたはＡｌ₂
Ｏ₃等である。以下、ＳｉとＳｉＮ_xを用いる場合を例
にとって説明する。

【００１５】図１（Ｂ）では、積層膜１０ｂの上に所定
パターンのレジスト膜を形成し、当該レジストをマスク
として積層膜１０ｂを選択的にエッチングし孔１２をあ
け、断面形状が２パートからなる積層膜１０ｃを形成す
る。エッチングは、ＳＦ₆系のエッチングガスを用い
て、ＲＩＥにより行う。孔１２は、直径が約０．５μ
ｍ、深さが約１４０ｎｍである。

【００１６】図１（Ｃ）では、積層膜１０ｃをマスクと
して、ＨＦ＋ＨＮＯ₃＋Ｈ₂Ｏを用いて、出発基板１０
ａをウェットエッチングし孔１２ａをあけ、基板１０ｄ
を形成する。孔１２ａは、直径が約１．５μｍであり、
深さが約０．５μｍである。孔１２ａを形成することに
より、積層膜１０ｃの孔１２周辺部は、庇状に張り出
す。断面で見ると、図１（Ｃ）に示すような２パートか
らなるオーバーハング部１３ができる。以下、断面が２
パートである状態を単に「２パート」と表す。

【００１７】図１（Ｄ）では、ＣＶＤ法により、例えば
多結晶Ｓｉからなる第１の犠牲膜１５ａを２パートから
なる積層膜１０ｃ上に堆積する。同時に、開口部から孔
１２ａ底部にも堆積が生じ、第１の犠牲膜１５ｂが基板
１０ｄ上に堆積される。

【００１８】第１の犠牲膜１５ａ，１５ｂは、多結晶Ｓ
ｉの他、非晶質Ｓｉでもよい。また、ＣＶＤ法の他、ス
パッタ法を用いてもよい。例えば、ＤＣスパッタ装置を
用いて、ＰまたはＢを含む多結晶Ｓｉをターゲットとし
てスパッタすれば、非晶質Ｓｉの第１の犠牲膜１５ａ，
１５ｂを形成することができる。スパッタの条件は、例
えば、パワーが１ｋＷであり、Ａｒガス圧力が８ｍＴｏ
ｒｒである。

【００１９】次に、図２（Ｅ）に示すように、例えばＷ
Ｓｉ_xからなる第２の犠牲膜１６ａ，１６ｂを堆積す
る。第２の犠牲膜１６ａは、２パートからなる第１の犠
牲膜１５ａの上に異方的に堆積され、第１の犠牲膜１５
ａのうちオーバーハング部の裏の部分には堆積されない
かまたは薄く堆積される。第２の犠牲膜１６ｂも、第１
の犠牲膜１５ｂの上に堆積される。

【００２０】なお、第２の犠牲膜１６ａ，１６ｂは、Ｗ
Ｓｉ_xの他、ＴａＳｉ_x、ＭｏＳｉ _xでもよい。ただ
し、第２の犠牲膜１６ａ，１６ｂは、第１の犠牲膜１５
ａ，１５ｂよりも酸化速度または窒化速度の遅い材料を
選択する必要がある。

【００２１】図２（Ｆ）では、加湿（ウェット）酸化法
により酸化処理を行い、オーバーハング部の表面に反応
膜１１ａを、基板１０ｄの上に反応膜１１ｂを形成す
る。第１の犠牲膜１５ｄ，１５ｅは、例えば多結晶Ｓｉ
であり、図２（Ｅ）に示す第１の犠牲膜１５ａ，１５ｂ
のうち酸化されずに残った部分である。第２の犠牲膜１
６ｃ，１６ｄは、例えばＷＳｉ_xであり、図２（Ｅ）に
示す第２の犠牲膜１６ａ，１６ｂのうち酸化されずに残
った部分である。

【００２２】加湿酸化は、例えば縦型炉を用いて、炉内
温度を８５０℃とし、Ｈ₂ガスを３００００ｃｃ／ｍｉ
ｎ、Ｏ₂ガスを２００００ｃｃ／ｍｉｎ供給することに
より行う。反応膜１１ａ，１１ｂは、ＳｉＯ₂である。

【００２３】図２（Ｅ）に示すオーバーハング部におい
て、上部は第２の犠牲膜１６ａが厚く堆積され、下部は
第２の犠牲膜１６ａが堆積されないまたは薄く堆積され
る。酸化処理を行うと、オーバーハング部において第１
の犠牲膜１５ａが露出している箇所または第２の犠牲膜
が薄く堆積されている箇所ほど第１の犠牲膜の酸化が早
く始まる。同時に酸化が進行する場合、第１の犠牲膜の
方が第２の犠牲膜より酸化速度が速い。これは、例えば
多結晶Ｓｉからなる第１の犠牲膜１５ａの酸化速度が、
例えばＷＳｉ_xからなる第２の犠牲膜１６ａの酸化速度
よりも速いからである。

【００２４】その結果、図２（Ｆ）に示すように、オー
バーハング部のうち上部よりも下部の方が大きく体積膨
張し、２パートからなるオーバーハング部の側面が相互
につながる。

【００２５】オーバーハング部の上部と下部とで酸化の
反応速度が異なるので、２パートが接触した部分にでき
る谷は２段のカーブで形成され、鋭角の谷を形成するこ
とができる。当該接触部は、２つの円ないし楕円が接触
したかのように鋭い鋭角を持つ。この鋭角を成形型とし
て、以下２段タイプのエミッタ電極を形成する。

【００２６】図２（Ｇ）では、反応膜１１ａの上に、例
えばＴｉＮからなるエミッタ電極１７を約０．２μｍ反
応性スパッタ法で堆積する。反応スパッタの条件は、例
えば、ＤＣスパッタ装置を用いて、パワーを５ｋＷ、圧
力を４ｍＴｏｒｒ、ターゲットをＴｉとし、Ｎ₂ガスを
８４ｓｃｃｍ、Ａｒガスを５６ｓｃｃｍ供給する。な
お、エミッタ電極１７は、ＴｉＮの他、Ｍｏ、Ｃｒ、Ｔ
ｉ、Ｗでもよい。スパッタ法の他、ＣＶＤ法、蒸着法を
用いても良い。

【００２７】図３（Ｈ）では、基板１０ｄをＨＦ＋ＨＮ
Ｏ₃＋Ｈ₂Ｏでウェットエッチングする。その後、反応
膜１１ａをＨＦ＋ＮＨ₄Ｆでウェットエッチングし、エ
ミッタ電極１７を露出させる。

【００２８】本実施例によれば、２段タイプのエミッタ
電極１７を形成することができる。２段タイプのエミッ
タ電極は、図２５（Ａ）、（Ｂ）に示す１段タイプのエ
ミッタ電極よりも、先端の頂角及び曲率半径が小さな成
形型であっても、容易にエミッタ材料を充填できるた
め、エミッタ電極とゲート電極の相対位置を精度良く決
めることができ、エミッタ先端の頂角および曲率半径を
小さくすることが容易である。エミッタ電極の先端の頂
角および曲率半径を小さくすれば、エミッタ電極に電界
を集中させやすく、電界放射型素子としての性能及び均
一性、再現性を向上させることができる。

【００２９】１段タイプのエミッタ電極の成形型は、エ
ミッタ電極の根元から先端に向けて徐々にエミッタ領域
が狭まって行くので、領域の狭まったエミッタ電極の先
端にまで奥深くエミッタ材料を充填（成膜）するのは容
易でない。それに対し、２段タイプのエミッタ電極の成
形型は、２段の曲線で形成されるため、１段タイプのよ
うに１段目の曲線を延長して徐々に先端を絞る形状に比
べ、先端形状を形成する２段目と１段目の境界部分に広
い開口領域が設けられ、先端にまでエミッタ電極を充填
しやすい。２段タイプのエミッタ電極は、先端が欠けに
くく、成形型の形状を再現性良く形成できる。

【００３０】図４（Ａ）〜（Ｃ）は、エミッタ電極１７
を支持基板１８で補強する方法を３種類示す。エミッタ
電極１７は、膜厚が約０．２μｍと薄いので、支持基板
１８でエミッタ電極１７を補強することが望ましい。

【００３１】図４（Ａ）は、第１の方法を示す。上記に
より製造されたエミッタ電極１７の凹部を、例えばＳＯ
Ｇ膜からなる平坦化膜１９ａで埋める。その後、平坦化
膜１９ａをＣＭＰ法でエッチバックし、エミッタ電極１
７の表面を平坦化する。平坦化膜１９ａは、ＳＯＧ膜の
他、ＰＳＧやＢＰＳＧをリフローして形成してもよい。

【００３２】続いて、エミッタ電極１７の上に支持基板
１８を接着する。支持基板１８は、例えば、ガラス、石
英またはＡｌ₂Ｏ₃である。図４（Ｂ）は、第２の方法
を示す。エミッタ電極１７の上に、例えば低融点ガラス
からなる接着剤１９ｂをリフローし、エミッタ電極１７
と支持基板１８を接着する。接着剤１９ｂは、エミッタ
電極１７の表面を平坦化する役目も有する。

【００３３】接着剤１９ｂは、低融点ガラスの他、Ａｌ
を用いてもよい。その場合、温度４００〜５００℃を保
ち、１ｋＶの高電圧をかけ、静電気力によりエミッタ電
極１７と支持基板１８を陽極接合してもよい。接着剤１
９ｂにＡｌを用いれば、接着剤１９ｂをエミッタ配線と
して用いることもできる。

【００３４】図４（Ｃ）は、第３の方法を示す。エミッ
タ電極１７の凹部を、例えばＷからなる平坦化膜１９ａ
で埋める。この場合、エミッタ電極１７であるＴｉＮの
膜厚を０．１〜０．０５μｍと薄くすることにより、エ
ミッタ先端のボイド発生を低減することができる。Ｔｉ
ＮはＷをＣＶＤする際の密着層であり、エミッタの強度
はＷで補強するため薄くすることができる。その後、平
坦化膜１９ａをエッチバックし、エミッタ電極１７の表
面を平坦化する。続いて、エミッタ電極１７の上に、例
えばＡｌからなる接着剤層１９ｂを、さらにその上に支
持基板１８を接着する。

【００３５】なお、本実施例では、エミッタ電極の形状
を決める上で、図２（Ｅ）に示した第２の犠牲膜１６ａ
の生成工程が重要である。以下の方法により、第２の犠
牲膜１６ａを生成してもよい。

【００３６】図５（Ａ）、（Ｂ）は、第２の犠牲膜を形
成する他の方法を示す図である。図５（Ａ）に示すよう
に、図１（Ｄ）の工程の後、プラズマＣＶＤ法等により
第２の犠牲膜１６ｇ，１６ｈを厚めに堆積する。ただ
し、第２の犠牲膜１６ｇは、２パートを保つようにす
る。

【００３７】次に、図５（Ｂ）に示すように、等方ウェ
ットエッチングにより、第２の犠牲膜１６ａの厚さを所
望の厚さに修正する。等方エッチングで所定の厚さのエ
ッチングを行い、オーバーハング部の裏面に残る第２の
犠牲膜１６ａの厚さを所望の値まで薄くすることができ
る。オーバーハング部の表面は厚いままである。その後
は、前述に示した図２（Ｆ）から続く工程を続ければよ
い。

【００３８】図２（Ｆ）においては、加湿酸化法により
反応膜１１ａ，１１ｂを形成する場合について説明し
た。加湿酸化法の他、窒化法によって、ＳｉＮ_xからな
る反応膜１１ａ，１１ｂを形成してもよい。

【００３９】窒化の条件は、例えば温度を１０５０℃、
ＲＦパワーを１０ｋＷ、圧力を１３０Ｐａとし、ＮＨ₃
を１ｓｌｍで供給する。以上は、エミッタ電極の製造工
程を示した。次に、電界放射型素子の他の例として、２
極管の製造工程を示す。ここで、２極管とは、エミッタ
とゲートの２電極の構造である。

【００４０】図６は、２極管の製造工程を示す図であ
る。まず、上記の工程に従い、図２（Ｇ）に示す素子を
製造する。その後、基板１０ｄの全部と下側から反応膜
１１ａの一部をエッチングし除去する。反応膜１１ａの
一部を除去し、図６に示す反応膜１１ｃを残すことによ
り、エミッタ電極１７の先端を露出させる。

【００４１】第１の犠牲膜１５ｄおよび第２の犠牲膜１
６ｃを導電性の多結晶Ｓｉまたは非晶質Ｓｉで形成して
おくと、第１の犠牲膜１５ｄと第２の犠牲膜１６ｃがゲ
ート電極を構成できる。２極管は、エミッタ電極１７と
ゲート電極１５ｄ，１６ｃの２電極を有する。反応膜１
１ｃは、エミッタ電極１７とゲート電極１５ｄ，１６ｃ
を電気的に絶縁する。なお、積層膜１０ｃは、エッチン
グにより除去してもよい。

【００４２】２極管の場合は、エミッタ電極１７とゲー
ト電極１５ｄ，１６ｃの相対位置が重要である。エミッ
タ電極１７とゲート電極１５ｄ，１６ｃとの距離は、原
則として小さい方がよい。すなわち、２パートのゲート
電極１５ｄ，１６ｃを相互に結ぶ直線近傍上にエミッタ
電極１７の先端を形成することが望ましい。

【００４３】図７（Ａ）は、ゲート電極１５ｄとエミッ
タ電極１７の相対位置を表す概略図である。ただし、図
６とは上下方向が逆である。距離Ｚｇｅは、エミッタ電
極１７での電子放出により電子が飛ぶ方向に沿っての、
ゲート電極１５ｄからエミッタ電極１７までの距離であ
る。

【００４４】図７（Ｂ）は、図７（Ａ）においてゲート
電極１５ｄの膜厚ｔｄを０．４μｍとしたときの最適な
距離Ｚｇｅを示すグラフである。横軸は、距離Ｚｇｅを
示し、縦軸はエミッタ電極１７の先端の最大電界強度Ｅ
ｍａｘを示す。

【００４５】このグラフは、エミッタ電極とゲート電極
の距離Ｚｇｅを−０．３５μｍから０．２５μｍまで変
化させたときのエミッタ電極の最大電界強度Ｅｍａｘの
変化を示す。最大電界強度Ｅｍａｘが大きいほど電界集
中しやすいので、電界放射型素子としての性能は向上す
る。距離Ｚｇｅが−０．１μｍのとき、最大電界強度Ｅ
ｍａｘが極大値１．１６×１０⁷Ｖ／ｃｍになる。つま
り、エミッタ電極１７の先端は、ゲート電極の中心位置
よりも、図７（Ａ）において少し上の位置（図６におい
ては下の位置）になるのが最適である。

【００４６】なお、図１（Ｄ）では、積層膜１０ｃの上
に第１の犠牲膜１５ａを異方的に堆積する場合について
説明したが、等方的に堆積してもよい。ただし、異方的
な堆積を行えば、ゲート電極の孔（ゲートホール）の直
径を小さくでき、電気的特性を向上させることができ
る。

【００４７】例えば、図６の２極管は、ゲート電極（第
１の犠牲膜）の膜厚を厚くすると、ゲートホールの直径
を小さくすることができる。ゲート電極（第１の犠牲
膜）の膜厚を厚くするには、第１の犠牲膜１５ａをより
異方的に堆積すればよい。第１の犠牲膜１５ａを異方的
に堆積することにより、ゲートホールの直径を小さくす
ることができる。その結果、ゲート−エミッタ間の電圧
を低くしても、エミッタから電子放出させることができ
る。後に示す３極管の場合も同様な効果がある。

【００４８】また、等方的に堆積すると、オーバーハン
グ部に堆積される第１の犠牲膜１５ａと基板１０ｄ上に
堆積される第１の犠牲膜１５ｂが一体化しやすく、２パ
ートからなる第１の犠牲膜１５ａを形成しにくい。

【００４９】本実施例によれば、反応速度の異なる第１
の犠牲膜と第２の犠牲膜を形成した後、酸化または窒化
させ体積膨張させることにより、以下の理由により、エ
ミッタ電極１７の先端位置を精度よく制御することがで
きる。

【００５０】ＣＶＤ法により形成される膜は、ほぼ時間
に比例して厚くなる。それに対し、酸化等の化学反応に
より形成される膜は、ほぼ時間の平方根に比例して厚く
なる。すなわち、時間の経過と共に膜厚が飽和する傾向
を持つ。酸化等によれば、時間が経過するほど細かな膜
厚の制御が可能になり、エミッタ電極の先端位置を精度
よく制御することができる。また、酸化の方がＣＶＤ法
よりも、均一性のよい膜を形成することができる。

【００５１】２極管は、エミッタ電極１７を陰極とし、
ゲート電極１５ｄ，１６ｃを制御電極とする。エミッタ
電極１７の先端を適した位置に形成すれば、ゲート電極
に印加する制御電圧を低くしても、エミッタ電極１７の
先端から容易に電子を放出させることができる。

【００５２】さらに、前述のように、本実施例によれ
ば、２段タイプのエミッタ電極１７を形成でき、先端の
頂角及び曲率半径が小さな成形型であっても、容易にエ
ミッタ材料を充填できるため、エミッタ電極とゲート電
極の相対位置を精度良く決めることができ、エミッタ電
極の先端の頂角および曲率半径を小さくすることができ
るので、電界放射型素子としての性能及び均一性、再現
性は向上する。

【００５３】図８（Ａ）〜（Ｃ）は、上記の２極管を支
持基板１８で補強する方法を３種類示す。図８（Ａ）
は、第１の方法を示す。エミッタ電極１７の凹部を、例
えばＳＯＧ膜、ＰＳＧ膜またはＢＰＳＧ膜からなる平坦
化膜１９ａで埋め、ＣＭＰ法でエッチバックし、エミッ
タ電極１７の表面を平坦化する。続いて、エミッタ電極
１７の上に支持基板１８を接着する。支持基板１８は、
例えば、ガラス、石英またはＡｌ₂Ｏ₃である。

【００５４】図８（Ｂ）は、第２の方法を示す。エミッ
タ電極１７の上に、例えば低融点ガラスからなる接着剤
層１９ｂをリフローし、エミッタ電極１７の表面を平坦
化すると共に、エミッタ電極１７と支持基板１８を接着
する。接着剤層１９ｂにＡｌを用いて、エミッタ電極１
７と支持基板１８を陽極接合してもよい。

【００５５】図８（Ｃ）は、第３の方法を示す。エミッ
タ電極１７の凹部を、例えばＷからなる平坦化膜１９ａ
で埋める。その後、平坦化膜１９ａをエッチバックし、
エミッタ電極１７の表面を平坦化する。続いて、エミッ
タ電極１７の上に例えばＡｌからなる接着剤１９ｂを、
さらにその上に支持基板１８を接着する。

【００５６】以上は、２極管の製造工程を示した。次
に、電界放射型素子の他の例として、３極管の製造工程
を示す。図９（Ａ）、（Ｂ）は、３極管の製造工程を示
す図である。まず、前述の工程に従い、図２（Ｇ）に示
す素子を製造する。

【００５７】その後、図９（Ａ）に示すように、エミッ
タ電極１７の上に所定パターンのレジスト膜を形成し
（図示せず）、当該レジスト膜をマスクとし、Ｃｌ₂系
のエッチャントを用いてＲＩＥ（reactive ion etchin
g）を行い、エミッタ電極１７ａの両側にスリット開口
２０を作る。エミッタ電極１７ｂは、スリット開口２０
の外側のエミッタ電極である。

【００５８】エミッタ電極１７ａの直径は、約０．３μ
ｍである。スリット開口２０の深さは、約０．２μｍで
ある。図９（Ｂ）では、スリット開口２０から反応膜１
１ａの一部と、基板１０ｄ上の膜１１ｂ，１５ｄ，１６
ｄをウェットエッチングにより除去する。例えば、Ｓｉ
Ｏ₂からなる反応膜１１ａ，１１ｂをウェットエッチン
グするには、ＨＦ＋ＮＨ₄Ｆを用いればよい。

【００５９】反応膜１１ａの一部をエッチングにより除
去し、反応膜１１ｃを残すことにより、エミッタ電極１
７ａ、ゲート電極１５ｄ，１６ｃおよびアノード電極１
０ｄを露出させることができる。ゲート電極は、例えば
多結晶Ｓｉからなる第１のゲート電極１５ｄと、例えば
ＷＳｉ_xからなる第２のゲート電極１６ｃからなる。

【００６０】図１０は、３極管の斜視図である。エミッ
タ電極１７ａは、エミッタ電極１７ｂに接続され支持さ
れる。ゲート電極１５ｄ，１６ｃは、エミッタ電極１７
ａの先端付近に円形の孔を有する。エミッタ電極１７ａ
は、ゲート電極１５ｄ，１６ｃの孔付近で針状に尖って
いる。

【００６１】図１１（Ａ）は、図１０の３極管の上下方
向を逆にした図であり、基板１０ｄを透かしゲート電極
１５ｄの孔（ゲートホール）を通して２段タイプのエミ
ッタ電極１７ａを見た図である。エミッタ電極１７ａの
先端は針状に尖っている。なお、エミッタ電極１７ａの
先端は、その他の形状に形成することもできる。

【００６２】図１１（Ｂ）は、基板の積層膜の開口を細
長くし、ゲート電極１５ｄに細長いゲートホールをあけ
た場合の３極管の外観を示す。エミッタ電極１７ａは、
ゲートホールの長さ方向に沿った頂をもつ山の形状にな
る。

【００６３】図１０において、３極管は、陰極であるエ
ミッタ電極１７ａと陽極であるアノード電極１０ｄを有
し、ゲート電極１５ｄ，１６ｃに正電位を印加すること
により、エミッタ電極１７ａからアノード電極１０ｄに
向けて電子を放出させることができる。

【００６４】先端の頂角及び曲率半径が小さな成形型で
あっても、容易にエミッタ材料を充填できるため、３極
管の場合も、エミッタ電極１７ａの先端の頂角および曲
率半径を小さくすることができる。そして、エミッタ電
極１７ａとゲート電極１５ｄ，１６ｃの相対位置を精度
よく制御することができる。エミッタ先端の強度も確保
できる。

【００６５】以上は、積層膜１０ｃを例えばＳｉＮ_xの
絶縁体で形成する場合について説明した。次に、積層膜
１０ｃを導電体で形成する場合について説明する。図１
２（Ａ）は、他の３極管の例を示す図である。積層膜
（第３のゲート電極）１０ｇは、Ａｕ，Ｐｔ，Ｐｄ，Ａ
ｇ等の導電体で形成される。アノード電極１０ｅと積層
膜１０ｇの間には、ＳｉＯ₂またはＳｉＮ_x等からなる
絶縁膜１０ｆが形成される。以下、製造工程を示す。

【００６６】図１（Ａ）では、出発基板１０ａの上に絶
縁体で構成される積層膜１０ｂを積層した基板１０を用
いた。図１２（Ａ）に示す３極管の場合は、例えば、Ｓ
ｉからなる基板１０ｅの上に、ＳｉＯ₂等からなる絶縁
膜１０ｆと導電体からなる積層膜１０ｇを積層する。そ
の後は、前述と同様の工程を行えば、図１２（Ａ）に示
す３極管を製造することができる。

【００６７】積層膜１０ｇを導電体とすることにより、
第３のゲート電極１０ｇと第１のゲート電極１５ｄと第
２のゲート電極１６ｃを積層して低抵抗のゲート電極を
形成することができる。ゲート電極１０ｇ，１５ｄ，１
６ｃとアノード電極１０ｅとは、絶縁膜１０ｆで電気的
に絶縁されている。

【００６８】図１２（Ｂ）は、図１２（Ａ）の３極管に
おいて、導電体からなる積層膜１０ｇの代わりに、絶縁
体からなる積層膜１０ｃを用いたものである。積層膜１
０ｃは、ＳｉＮ_x、ＳｉＯ₂、ＡｌＮ_x、Ａｌ₂Ｏ₃等
である。ゲート電極１５ｄ，１６ｃとアノード電極１０
ｅは、絶縁膜１０ｃと１０ｆにより絶縁される。

【００６９】図１２（Ｃ）は、図１２（Ｂ）の３極管に
おいて、アノード電極１０ｅの上にアノード電極１５
ｅ，１６ｄが付加されたものである。アノード電極１５
ｄは、第１のゲート電極１５ｄを成膜する際に、厚めに
成膜することにより残ったものであり、例えば多結晶Ｓ
ｉで形成される。アノード電極１６ｄは、第２のゲート
電極１６ｃを成膜する際に、厚めに成膜することにより
残ったものであり、例えばＷＳｉ_xで形成される。

【００７０】次に、本実施例により製造される多段（２
段）タイプのエミッタ電極の形状を、１段タイプのエミ
ッタ電極の形状との比較において説明する。１段タイプ
のエミッタ電極は、例えば図２５（Ａ）、（Ｂ）に示す
エミッタ電極である。

【００７１】図１３（Ａ）、（Ｂ）は、高さによる多段
（２段）タイプエミッタの第１の定義を示す。図１３
（Ａ）は、１段タイプのエミッタ形状を示す。１段タイ
プエミッタは、１段のカーブにより形成され、その高さ
をＨ０で表すことができる。

【００７２】図１３（Ｂ）は、多段（２段）タイプのエ
ミッタ形状を示す。多段（２段）タイプエミッタは、曲
率の異なる２段のカーブにより形成され、その高さをＨ
１とする。仮に、１段目のカーブにより１段タイプエミ
ッタを形成するとすると、図１３（Ａ）のエミッタと同
じく、高さがＨ０となる。

【００７３】１段目のカーブが半径Ｈ０の真円を１／４
にした円弧からなる場合を考える。エミッタのアスペク
ト比は、高さ（根元から先端までの長さ）／底辺の長さ
（根元の太さを示す直径）で表される。１段タイプエミ
ッタ（図１３（Ａ））は、高さがＨ０であり、底辺の長
さが２×Ｈ０であるので、アスペクト比はＨ０／（２×
Ｈ０）＝０．５になる。２段タイプエミッタは、アスペ
クト比が１段タイプエミッタより小さく、以下の定義で
表すことができる。

【００７４】Ｈ１＜Ｈ０・・・（１）ただし、電界放射型素子の特性に着目し、ゲート−エミ
ッタ間に低電圧を印加し、エミッタから電子を放出させ
るためには、Ｈ１がＨ０に近いことが好ましい。

【００７５】１段目のカーブが半径Ｈ０の真円を１／４
にした円弧からなる場合を考える。エミッタのアスペク
ト比を０．２５にするためには、底辺の長さが２×Ｈ０
のとき、高さＨ１＝０．５×Ｈ０にする必要がある。

【００７６】そこで、より好ましくは、以下の定義で表
すことができる。Ｈ０＞Ｈ１＞０．５×Ｈ０・・・（２）さらに、エミッタの先端位置を精度良く制御すること、
および成形型の奥深くまでエミッタ材料を充填すること
をも考慮すれば、Ｈ１が長すぎないことが好ましい。

【００７７】１段目のカーブが半径Ｈ０の真円を１／４
にした円弧からなる場合を考える。エミッタのアスペク
ト比を０．４７５にするためには、底辺の長さが２×Ｈ
０のとき、高さＨ１＝０．９５×Ｈ０にする必要があ
る。

【００７８】したがって、さらに、より好ましくは、以
下の定義で表すことができる。０．５×Ｈ０＜Ｈ１＜０．９５×Ｈ０・・・（３）図１４（Ａ）、（Ｂ）は、高さによる多段（２段）タイ
プエミッタの第２の定義を示す。

【００７９】図１４（Ａ）は、１段タイプのエミッタ形
状を示す。１段タイプエミッタは、１段の直線により形
成され、その高さをＨ０で表すことができる。図１４
（Ｂ）は、多段（２段）タイプのエミッタ形状を示す。
多段（２段）タイプエミッタは、傾きの異なる２段の直
線により形成され、その高さをＨ１とする。仮に、１段
目の直線により１段タイプエミッタを形成するとする
と、図１４（Ａ）のエミッタと同じく、高さがＨ０とな
る。

【００８０】この時、２段タイプエミッタは、高さＨ１
と高さＨ０を用いて、上記（１）、（２）、（３）式の
定義と同じ定義で表される。図１５（Ａ）、（Ｂ）は、
高さによる多段（２段）タイプエミッタの第３の定義を
示す。

【００８１】図１５（Ａ）は、１段タイプのエミッタ形
状を示す。１段タイプエミッタは、１段の直線により形
成され、その高さをＨ０で表すことができる。図１５
（Ｂ）は、多段（２段）タイプのエミッタ形状を示す。
多段（２段）タイプエミッタは、傾きの異なる２段の直
線により形成され、その高さをＨ１とする。ただし、１
段目の直線は互いにほぼ平行である。仮に、２段目の直
線により１段タイプエミッタを形成するとすると、図１
５（Ａ）のエミッタと同じく、高さがＨ０となる。

【００８２】この時、２段タイプエミッタは、高さＨ１
と高さＨ０を用いて、上記（１）、（２）、（３）式の
定義と同じ定義で表される。このエミッタ電極は、前述
の製造工程により多段（２段）タイプエミッタを製造し
た後に、エミッタの一部をエッチングにより除去し、１
段目の直線を形成する。この形状を持つエミッタ電極を
用いれば、エミッタ電極の集積度を上げ、エミッタ先端
の最大電界強度を大きくすることができる。

【００８３】図１６（Ａ）、（Ｂ）は、頂角による多段
（２段）タイプエミッタの第１の定義を示す。図１６
（Ａ）は、１段タイプのエミッタ形状を示す。１段タイ
プエミッタは、１段のカーブにより形成され、その頂角
をＡ０で表すことができる。

【００８４】図１６（Ｂ）は、多段（２段）タイプのエ
ミッタ形状を示す。多段（２段）タイプエミッタは、曲
率の異なる２段のカーブにより形成され、その頂角をＡ
１とする。仮に、１段目のカーブにより１段タイプエミ
ッタを形成するとすると、図１６（Ａ）のエミッタと同
じく、頂角がＡ０となる。

【００８５】この時、２段タイプエミッタは、以下の定
義で表すことができる。Ａ１＞Ａ０・・・（４）ただし、電界放射型素子の特性に着目し、ゲート−エミ
ッタ間に低電圧を印加し、エミッタから電子を放出させ
るためには、Ａ１がＡ０に近いことが好ましい。

【００８６】そこで、より好ましくは、以下の定義で表
すことができる。Ａ０＜Ａ１＜１．１×Ａ０・・・（５）さらに、エミッタの先端位置を精度良く制御すること、
および成形型の奥深くまでエミッタ材料を充填すること
をも考慮すれば、Ａ１が小さすぎないことが好ましい。

【００８７】したがって、さらに、より好ましくは、以
下の定義で表すことができる。１．０５×Ａ０＜Ａ１＜１．１×Ａ０・・・（６）図１７（Ａ）、（Ｂ）は、頂角による多段（２段）タイ
プエミッタの第２の定義を示す。

【００８８】図１７（Ａ）は、１段タイプのエミッタ形
状を示す。１段タイプエミッタは、１段の直線により形
成され、その頂角をＡ０で表すことができる。図１７
（Ｂ）は、多段（２段）タイプのエミッタ形状を示す。
多段（２段）タイプエミッタは、傾きの異なる２段の直
線により形成され、その頂角をＡ１とする。仮に、１段
目の直線により１段タイプエミッタを形成するとする
と、図１７（Ａ）のエミッタと同じく、頂角がＡ０とな
る。

【００８９】この時、２段タイプエミッタは、頂角Ａ１
と頂角Ａ０を用いて、上記（４）、（５）、（６）式の
定義と同じ定義で表される。図１８（Ａ）、（Ｂ）は、
頂角による多段（２段）タイプエミッタの第３の定義を
示す。

【００９０】図１８（Ａ）は、１段タイプのエミッタ形
状を示す。１段タイプエミッタは、１段の直線により形
成され、その頂角をＡ０で表すことができる。図１８
（Ｂ）は、多段（２段）タイプのエミッタ形状を示す。
多段（２段）タイプエミッタは、傾きの異なる２段の直
線により形成される。ただし、１段目の直線は互いにほ
ぼ平行である。

【００９１】２段の直線により形成される角の角度をＡ
１’とすると、２段タイプエミッタは、以下の定義で表
すことができる。Ａ１’ ＜１８０° ・・・（７）図１９（Ａ）、（Ｂ）は、断面積による多段（２段）タ
イプエミッタの第１の定義を示す。

【００９２】図１９（Ａ）は、１段タイプのエミッタ形
状を示す。１段タイプエミッタは、１段のカーブにより
形成され、その断面積をＳ０で表すことができる。図１
９（Ｂ）は、多段（２段）タイプのエミッタ形状を示
す。多段（２段）タイプエミッタは、曲率の異なる２段
のカーブにより形成され、その断面積をＳ１とする。仮
に、１段目のカーブにより１段タイプエミッタを形成す
るとすると、図１９（Ａ）のエミッタと同じく、断面積
がＳ０となる。

【００９３】１段目のカーブが半径Ｈ０の真円を１／４
にした円弧からなる場合を考える。エミッタのアスペク
ト比を０．５より小さくするためには、前述の式（１）
に対応し、２段タイプエミッタは、以下の定義で表すこ
とができる。

【００９４】Ｓ１＜Ｓ０・・・（８）ただし、電界放射型素子の特性に着目し、ゲート−エミ
ッタ間に低電圧を印加し、エミッタから電子を放出させ
るためには、Ｓ１がＳ０に近いことが好ましい。

【００９５】１段目のカーブが半径Ｈ０の真円を１／４
にした円弧からなる場合を考える。エミッタのアスペク
ト比を０．２５にするためには、前述の式（２）に対応
し、Ｓ１≒０．９×Ｓ０にする必要がある。

【００９６】そこで、より好ましくは、以下の定義で表
すことができる。Ｓ０＞Ｓ１＞０．９×Ｓ０・・・（９）さらに、エミッタの先端位置を精度良く制御すること、
および成形型の奥深くまでエミッタ材料を充填すること
をも考慮すれば、Ｓ１が大きすぎないことが好ましい。

【００９７】したがって、さらに、より好ましくは、以
下の定義で表すことができる。０．９５×Ｓ０＞Ｓ１＞０．９×Ｓ０・・・（１０）図２０（Ａ）、（Ｂ）は、断面積による多段（２段）タ
イプエミッタの第２の定義を示す。

【００９８】図２０（Ａ）は、１段タイプのエミッタ形
状を示す。１段タイプエミッタは、１段の直線により形
成され、その断面積をＳ０で表すことができる。図２０
（Ｂ）は、多段（２段）タイプのエミッタ形状を示す。
多段（２段）タイプエミッタは、傾きの異なる２段の直
線により形成され、その断面積をＳ１とする。仮に、１
段目の直線により１段タイプエミッタを形成するとする
と、図２０（Ａ）のエミッタと同じく、断面積がＳ０と
なる。

【００９９】この時、２段タイプエミッタは、断面積Ｓ
１と断面積Ｓ０を用いて、上記（８）、（９）、（１
０）式の定義と同じ定義で表される。図２１（Ａ）、
（Ｂ）は、断面積による多段（２段）タイプエミッタの
第３の定義を示す。

【０１００】図２１（Ａ）は、１段タイプのエミッタ形
状を示す。１段タイプエミッタは、１段の直線により形
成され、その断面積をＳ０で表すことができる。図２１
（Ｂ）は、多段（２段）タイプのエミッタ形状を示す。
多段（２段）タイプエミッタは、傾きの異なる２段の直
線により形成され、その断面積をＳ１とする。ただし、
１段目の直線は互いにほぼ平行である。仮に、２段目の
直線により１段タイプエミッタを形成するとすると、図
２１（Ａ）のエミッタと同じく、断面積がＳ０となる。

【０１０１】この時、２段タイプエミッタは、断面積Ｓ
１と断面積Ｓ０を用いて、上記（８）、（９）、（１
０）式の定義と同じ定義で表される。図２２は、電界放
射型素子を用いたフラットパネルディスプレイの断面図
である。

【０１０２】電界放射型素子は、本実施例に示した方法
により製造されたエミッタ電極または２極管である。絶
縁体からなる支持基板４１の上に、ＡｌまたはＣｕ等か
らなる配線層４２と多結晶Ｓｉ等からなる抵抗層４３が
形成される。抵抗層４３の上には、頂角および曲率半径
の小さい先端を持つエミッタ電極４４が多数配列され、
電界放射エミッタアレイ（ＦＥＡ）を形成する。ゲート
電極４５は、各エミッタ電極４４の先端付近に開口を有
し、開口ごとに独立して電圧を印加することができる。
複数のエミッタ電極４４も、それぞれ独立して電圧を印
加することができる。

【０１０３】エミッタ電極４４およびゲート電極４５を
含む電子源に対向して、ガラスまたは石英等からなる透
明基板４６を含む対向基板が配置される。対向基板は、
透明基板４６の下にＩＴＯ等からなる透明電極（アノー
ド電極）４７が配置され、さらにその下に蛍光材４８が
配置される。

【０１０４】電子源と対向基板とは、透明電極４７とエ
ミッタ電極４４の間の距離が０．１〜５ｍｍ程度に保た
れるように、接着剤を塗布したガラス基板からなるスペ
ーサ５０を介して接合される。接着剤には、例えば低融
点ガラスが用いられる。

【０１０５】なお、スペーサ５０としてガラス基板を用
いず、エポキシ樹脂等の接着剤中にガラスビーズ等を分
散させてスペーサ５０を構成することもできる。ゲッタ
ー材５１は、例えばＴｉ、Ａｌ、Ｍｇ等で形成され、放
出ガスがエミッタ電極４４の表面に再付着するのを防止
する。

【０１０６】対向基板には、予め排気管４９が形成され
ている。排気管４９を利用して、フラットパネルディス
プレイの内部を１０^-5〜１０^-9Ｔｏｒｒ程度まで真空排
気した後、バーナー等で排気管４９を封止する。その
後、アノード電極（透明電極）４７、エミッタ電極４
４、ゲート電極４５の配線を行い、フラットパネルディ
スプレイを完成させる。

【０１０７】図２３は、フラットパネルディスプレイの
斜視図である。ゲート電極４５は、多数のゲートホール
５３を有する。各ゲートホール５３に対応して、エミッ
タ電極４４が形成される。各エミッタ電極４４の先端
は、絶縁膜５４により仕切られている。エミッタ電極４
４から放出される電子は、真空である中空部５２を介し
て蛍光材４８に照射され発光する。

【０１０８】フラットパネルディスプレイは複数の画素
で構成される。１つの画素は、４つのエミッタで構成さ
れる電子源の領域ＰＱＲＳと、それに対応する対向基板
の領域Ｐ’Ｑ’Ｒ’Ｓ’で構成される。

【０１０９】エミッタ電極４４の下に形成される抵抗層
４３と配線層４２は、画素（４つのエミッタ電極）毎に
平坦化層（絶縁膜）５５で仕切られる。図２４は、フラ
ットパネルディスプレイの電気回路を示す等価回路であ
る。フラットパネルディスプレイは、多数の２極管また
は３極管を含む電界放射エミッタアレイ（ＦＥＡ）で構
成される。

【０１１０】２次元に配線されるエミッタ配線とゲート
配線の交点には、多数の３極管が配置される。各３極管
のアノード電極（透明基板）４７は、常に正電位に保持
されている。各３極管は、エミッタ配線とゲート配線と
により２次元的に選択される。つまり、電圧が印加され
たエミッタ配線とゲート配線の交点に配置される３極管
が選択される。

【０１１１】選択された３極管のエミッタ電極およびゲ
ート電極には、それぞれ負電位および正電位が与えら
れ、エミッタ電極からアノード電極に向けて電子が放出
される。

【０１１２】本実施例では、２パートからなるオーバー
ハング部の上に、反応速度が異なる第１の犠牲膜と第２
の犠牲膜を堆積する。オーバーハング部において、上部
は第２の犠牲膜が露出し、下部は第１の犠牲膜が露出す
るまたは第２の犠牲膜が薄く堆積される。その後、化学
反応により体積膨張させると、第１の犠牲膜と第２の犠
牲膜の反応速度の相違から、オーバーハング部の下部の
方が上部よりも大きく体積膨張するので、多段（２段）
タイプのエミッタの成形型を形成することができる。こ
の成形型を用いれば、先端の頂角および曲率半径が小さ
い多段（２段）タイプのエミッタを作ることができる。

【０１１３】また、エミッタ電極とゲート電極の相対位
置を精度よく決めることができる。さらに、積層膜１０
ｃのオーバーハング部の上にゲート電極を成膜すること
により、２パートのゲート電極の間の間隔（ゲート径）
を狭くできるので、ゲート電極に印加する制御電圧を低
くすることができ、電界放射型素子としての性能が向上
する。

【０１１４】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。

【０１１５】

【発明の効果】以上説明したように、本発明によれば、
反応速度が異なる第１の犠牲膜と第２の犠牲膜を、断面
形状が２パートからなるオーバーハング部の上に堆積し
た後化学反応させる。第２の犠牲膜はオーバーハング部
の下部で小さな厚さ（０を含む）を有するので、オーバ
ーハング部の下部において大きく体積膨張させて、相互
の側面を接触させることができる。その接触部には、２
つの円ないし楕円が接触したかのように鋭い谷ができ
る。その谷を成形型として用いれば、先端の頂角及び曲
率半径が小さな成形型であっても、容易にエミッタ材料
を充填できるため、先端の頂角および曲率半径が小さい
電界放出陰極を製造することができる。また、エミッタ
先端の強度も確保できる。

【０１１６】また、２極管を形成する際には、各プロセ
ス条件を組み合わせることにより、エミッタ電極とゲー
ト電極の相対位置を精度よく決めることができる。

【図面の簡単な説明】

【図１】図１（Ａ）〜（Ｄ）は、本発明の実施例によ
る電界放射型素子の製造工程を示す図である。

【図２】図２（Ｅ）〜（Ｇ）は、図１（Ｄ）に続く電
界放射型素子の製造工程を示す図である。

【図３】図３（Ｈ）は、図２（Ｇ）に続く電界放射型
素子の製造工程を示す図である。

【図４】図４（Ａ）〜（Ｃ）は、エミッタ電極を支持
基板で補強する方法を３種類示す図である。

【図５】図５（Ａ）、（Ｂ）は、第２の犠牲膜を形成
する他の方法を示す図である。

【図６】本実施例による２極管構造の電界放射型素子
の製造工程を示す図である。

【図７】図７（Ａ）はエミッタ電極とゲート電極の相
対位置を表す概略図であり、図７（Ｂ）はエミッタ電極
とゲート電極との間の距離と、最大電界強度の関係を示
すグラフである。

【図８】図８（Ａ）〜（Ｃ）は、２極管を支持基板で
補強する方法を３種類示す図である。

【図９】図９（Ａ）、（Ｂ）は、本実施例による３極
管構造の電界放射型素子の製造工程を示す図である。

【図１０】本実施例による３極管の斜視図である。

【図１１】図１０の３極管の上下方向を逆にした図で
ある。図１１（Ａ）は針状の先端をもつエミッタ電極を
示し、図１１（Ｂ）はある１次元方向に長さをもつ頂の
山の形状をした先端をもつエミッタ電極を示す斜視図で
ある。

【図１２】図１２（Ａ）〜（Ｃ）は、本実施例による
他の３極管構造の電界放射型素子の製造工程を示す図で
ある。

【図１３】高さによるエミッタの第１の定義を示す。
図１３（Ａ）は１段タイプエミッタの形状を示す図であ
り、図１３（Ｂ）は多段（２段）タイプエミッタの形状
を示す図である。

【図１４】高さによるエミッタの第２の定義を示す。
図１４（Ａ）は１段タイプエミッタの形状を示す図であ
り、図１４（Ｂ）は多段（２段）タイプエミッタの形状
を示す図である。

【図１５】高さによるエミッタの第３の定義を示す。
図１５（Ａ）は１段タイプエミッタの形状を示す図であ
り、図１５（Ｂ）は多段（２段）タイプエミッタの形状
を示す図である。

【図１６】頂角によるエミッタの第１の定義を示す。
図１６（Ａ）は１段タイプエミッタの形状を示す図であ
り、図１６（Ｂ）は多段（２段）タイプエミッタの形状
を示す図である。

【図１７】頂角によるエミッタの第２の定義を示す。
図１７（Ａ）は１段タイプエミッタの形状を示す図であ
り、図１７（Ｂ）は多段（２段）タイプエミッタの形状
を示す図である。

【図１８】頂角によるエミッタの第３の定義を示す。
図１８（Ａ）は１段タイプエミッタの形状を示す図であ
り、図１８（Ｂ）は多段（２段）タイプエミッタの形状
を示す図である。

【図１９】断面積によるエミッタの第１の定義を示
す。図１９（Ａ）は１段タイプエミッタの形状を示す図
であり、図１９（Ｂ）は多段（２段）タイプエミッタの
形状を示す図である。

【図２０】断面積によるエミッタの第２の定義を示
す。図２０（Ａ）は１段タイプエミッタの形状を示す図
であり、図２０（Ｂ）は多段（２段）タイプエミッタの
形状を示す図である。

【図２１】断面積によるエミッタの第３の定義を示
す。図２１（Ａ）は１段タイプエミッタの形状を示す図
であり、図２１（Ｂ）は多段（２段）タイプエミッタの
形状を示す図である。

【図２２】電界放射型素子を用いたフラットパネルデ
ィスプレイの断面図である。

【図２３】電界放射型素子を用いたフラットパネルデ
ィスプレイの斜視図である。

【図２４】フラットパネルディスプレイの電気回路図
である。

【図２５】図２５（Ａ）、（Ｂ）は、従来技術による
電界放射型素子の断面図である。

【符号の説明】

１０基板、１１反応膜、１２孔、１
３オーバーハング部、１５第１の犠牲膜、
１６第２の犠牲膜、１７エミッタ電極、１
８支持基板、１９ａ平坦化膜、１９ｂ接
着剤、２０スリット開口、４１支持基板、４
２配線層、４３抵抗層、４４エミッタ電極、
４５ゲート電極、４６透明基板、４７
透明電極、４８蛍光材、４９排気管、
５１ゲーター材、５２中空部、５３ゲートホ
ール、５４絶縁膜、５５平坦化層、１
０１基板、１０３犠牲膜、１０５エミッ
タ電極

Claims

【特許請求の範囲】

【請求項１】断面形状が互いに対向する２パートから
なるオーバーハング部を基板に形成する工程と、前記２パートのオーバーハング部の上に断面形状が２パ
ートからなる第１の犠牲膜を形成する第１の形成工程
と、前記第１の犠牲膜よりも反応速度が遅い犠牲膜であっ
て、前記２パートからなる第１の犠牲膜の上において下
部を除いてまたは上部に厚く下部には薄く、断面形状が
２パートからなる第２の犠牲膜を形成する第２の形成工
程と、前記第１の犠牲膜および前記第２の犠牲膜を化学反応さ
せ、２パートからなるオーバーハング部を互いに接触さ
せる反応工程と、前記接触した領域の上に電界放出陰極膜を堆積する工程
と、前記電界放出陰極膜の先端を露出させる電極露出工程と
を含む電界放射型素子の製造方法。
【請求項２】前記第２の形成工程は、第２の犠牲膜を
形成した後に該第２の犠牲膜を等方エッチングする工程
を含む請求項１記載の電界放射型素子の製造方法。
【請求項３】前記反応工程は、第１の犠牲膜の一部の
みを化学反応させる工程であり、該第１の犠牲膜のうち
化学反応しない部分が半導体または導電体からなるゲー
ト電極であり、前記電界放出陰極膜は導電体からなるエミッタ電極であ
り、前記電極露出工程は、前記エミッタ電極の先端および前
記ゲート電極の先端を露出させる工程であり、前記電界
放射型素子が２電極構造を有する請求項１または２記載
の電界放射型素子の製造方法。
【請求項４】前記反応工程は、第１の犠牲膜の一部の
みを化学反応させる工程であり、該第１の犠牲膜のうち
化学反応しない部分が半導体または導電体からなるゲー
ト電極であり、前記電界放出陰極膜は導電体からなるエミッタ電極であ
り、前記基板は、半導体または導電体からなるアノード電極
であり、前記電極露出工程は、前記エミッタ電極の先端および前
記ゲート電極の先端および前記アノード電極を露出させ
る工程であり、前記電界放射型素子が３極管構造を有す
る請求項１または２記載の電界放射型素子の製造方法。
【請求項５】さらに、前記電界放出陰極膜を支持基板
に固定する工程を含む請求項１〜３のいずれかに記載の
電界放射型素子の製造方法。