KR100441489B1 - 마이크로 히팅 구조를 갖는 전계방출소자 및 그 제조방법 - Google Patents

Abstract

본 발명의 전계 방출 소자는 다중빔 리소그래피 기술에 요구되는 전자빔 원의 소형화와 안정성 향상에 기여할 수 있을 뿐만 아니라 마이크로 히터와 팁이 일체형으로 되어 있고 게이트 전극과 서로 분리되어 있으므로 열적 변형에 대해 구조적으로 안정하다. 마이크로 양단에 소정의 전위차에 의해 열이 팁에 전달되어 팁은 주위 이온들에 의한 오염에 대해 안정적이고 게이트 전극에 가한 전위에 의해 팁에 형성된 강한 전계와 함께 안정적이고 높은 전류를 얻을 수 있다. 박막 히터의 온도 제어는 히터 양단의 저항값을 측정함으로서 쉽게 제어할 수 있다.

Description

마이크로 히팅 구조를 갖는 전계방출소자 및 그 제조방법{Field emission device using micro-heater and its fabricating method}

본 발명은 전계 방출 소자 및 그 제조방법 그리고 전계 방출 및 제어방법에 관한 것으로, 특히 전자빔 리소그래피(Electron Beam Lithography)에 적용되는 마이크로 히팅(Micro heating) 구조를 갖는 전계 방출 소자에 관한 것이다.

리소그래피 기술은 반도체 기판 위에 패턴을 형성하는 기술로서, 반도체 기술에 있어서 리소그래피는 핵심 기술중의 하나이다.

현재 반도체 공정에서 사용하고 있는 광학 리소그래피는 대량생산이 가능하며 장비 안정성 및 가격, 효율 등의 면에서 장점이 있으나, 반도체가 고집적 대용량화되어감에 따라 미세 선 폭의 패턴을 형성하는데 어려움이 있다.

최근, 초미세 선 폭의 패턴을 구현하기 위해 상기와 같은 광학 리소그래피 방법 외에 X-선 리소그래피, 전자빔 리소그래피 기술에 대한 연구가 활발히 진행되고 있다.

이 중에서, 전자빔 리소그래피 기술은 기판 상에 포토레지스트를 도포하고, 소정의 마스크 층을 통하여 고속 전자선을 주사함으로써 상기 포토레지스트를 부분적으로 노광시킨 후, 현상하여 패턴을 형성하는 방법으로서, 미세 선 폭으로 패턴이 가능하여 종래 광학 리소그래피의 한계점을 극복할 수 있으나, 단일 전자빔으로 전체 패턴을 형성할 경우 생산속도가 매우 느린 단점이 있다.

상기와 같은 단점을 보완하기 위해 다중 전자빔을 적용한 방법이 제시되고 있는데, 다중 전자빔을 구현하기 위해서는 전자총 즉, 전자빔을 방출하는 전자 방출 소자의 안정적인 소형화가 이루어져야 한다.

다중 전자빔 리소그래피 기술을 개략적으로 설명하면 다음과 같다.

도 1a 및 도 1b는 각각 단일빔, 다중 전자빔을 이용한 리소그래피 기술의 개념도이다.

도 1a에 도시한 바와 같이, 단일빔 리소그래피 기술은 하나의 빔에 의해 패턴을 형성하므로 현재의 미세 패턴의 마스크 작업에는 우수하나 이는 노광시간(Writing time)이 매우 느려서 이를 이용하여 웨이퍼 상에 직접 수십 나노미터(nm)의 미세 패턴을 형성해야 하는 차세대 리소그래피 장비로는 적절치 못하다. 그러나 현재 전자빔보다 높은 분해능을 가진 시스템은 없다. 따라서 현재 단일 전자빔 장치가 가지는 낮은 생산성(throughput)을 가지는 단점을 극복하기 위한 대안이 초소형 다중빔 마이크로 칼럼(column)이다(도 1b 참조).

이와 같은 다중빔 리소그래피 기술은 현재 상용화된 상태는 아니지만 많은 연구가 진행중이며, 본 발명 역시 이를 구현하기 위해 제안된 것이다.

한편, 전자 방출 소자는 팁으로부터 전자를 방출하는 방법에 따라 크게 열전자 방출 소자와 전계를 이용한 전계 방출 소자로 나뉘어진다.

열전자 방출 소자는 10^-5torr 이하의 진공상태에서 1,700∼2,700℃ 의 온도범위에서 구동되며, 고온 상태에서 구동되기 때문에 전자빔과 잔류 가스와의 충돌(collision)에 의해 발생된 이온들에 의한 스터퍼링 효과(Sputtering effect)의 영향을 크게 받지 않아 소자의 안정성이 우수한 특징을 갖는다. 그러나, 다중빔 리소그래피 기술을 구현하는데 요구되는 소자의 소형화에 문제점이 있다.

반면에, 전계 방출 소자 예를 들어, 실리콘의 건식 식각을 통한 실리콘 팁이나 스핀트(Spindt) 공정을 이용한 몰리브덴 팁을 구비하는 전계 방출형 소자는 소형화가 가능하나 전술한 스퍼터링 효과와 함께 증착된 이온에 의한 일 함수의 변동 그리고 전류 흐름의 변조 때문에 안정성을 담보하기 어렵다.

전계 방출 소자의 안정성을 확보하기 위한 방법으로 STM 팁을 피드백(feed back) 방식으로 제어하여 전자빔의 편향을 억제하는 방법[phys. Rev. Lett.,vol.49, p47, 1982]이 제안된 바 있으나, 이는 단일 전자빔 리소그래피 기술에는 적용할 수 있으나 다중 전자빔 리소그래피 기술에 적용하기에는 어려움이 있다.

이하, 도면을 참조하여 종래 기술에 따른 전계 방출 소자 및 그 제조방법을 상세히 설명하기로 한다.

도 2는 종래 스핀트 공정을 이용한 몰리브덴 팁형 전계 방출 소자의 구조 단면도이고, 도 3a 내지 3b는 종래 스핀트 공정을 이용한 몰리브덴 팁형 전계 방출 소자의 제조방법을 설명하기 위한 공정단면도이다.

도 2에 도시한 바와 같이, 실리콘 기판(201) 상에 게이트 절연막(202)이 형성되어 있으며, 상기 게이트 절연막의 중앙 부위가 식각되어 형성된 팁 형성 공간에는 몰리브덴 팁(206)이 형성되어 있다. 또한, 상기 게이트 절연막(202)상에는 도전성 금속으로 이루어진 게이트 금속(203)이 형성되어 있다.

상기와 같은 전계 방출 소자의 구동 원리는 게이트 전극(203)(V1)과 팁(206)(V2)에 각각 전압을 인가하여 상기 팁에 강한 전계를 형성시켜 팁으로부터 전자를 방출하게 하는 방식이다.

상기 전계 방출 소자의 제조방법은 다음과 같다.

도 3a에 도시한 바와 같이, 실리콘 기판(201) 상에 습식 열 산화막(202)을 성장시킨 다음, 상기 열 산화막(202) 상에 Mo, W 과 같은 도전성 금속을 증착하여 게이트 전극 물질층(203a)을 형성한다.

이어, 도 3b에 도시한 바와 같이, 상기 게이트 전극 물질층(203a)을 감광막을 이용하여 반응 이온 에칭(Reactive Ion Etching)을 통한 건식 식각하거나 또는 습식 식각을 하여 패터닝함으로써 게이트 전극(203)과 게이트 홀을 형성하고, 상기 열 산화막(202)을 BOE(Buffered Oxide Etchant)를 이용한 습식 식각을 통해 패터닝하여 팁(tip) 형성 공간(204)을 확보한다.

이어서, 도 3c에 도시한 바와 같이, 상기 게이트 전극(203)을 포함한 기판 상에 전자선 증착기를 이용하여 알루미늄(Al)을 15°각도로 회전 증착시켜 분리층(205)을 형성한다. 이때, 증착 각도가 15°로 기울어져 있기 때문에 상기 팁 형성 공간에는 알루미늄이 증착되지 않는다.

도 3d에 도시한 바와 같이, 동일한 전자선 증착기를 이용하여 상기 분리층(205)을 포함한 기판 전면 상에 몰리브덴(Mo)(206a)을 수직 회전 증착시킨다. 이러한 증착 과정이 진행됨에 따라 분리층(205) 상의 몰리브덴층의 홀 직경이 감소하여 원추 형태의 에미터 팁(206)이 팁 형성 공간에 형성된다. 이어, 상기 분리층(205)을 습식 식각을 통해 제거하면(도 3e 참조) 종래 스핀트 공정을 이용한 전계 방출 소자 제조공정은 완료된다.

도 4는 종래의 실리콘 건식 식각과 실리콘 열산화 그리고 리프트 오프(Lift-Off) 공정을 이용한 전계 방출 소자의 구조단면도이고, 도 5a 내지 5d는 종래의 공정을 이용한 전계 방출 소자의 제조방법을 설명하기 위한 공정단면도이다.

도 4에 도시한 바와 같이, 실리콘 기판(401) 상에 게이트 절연막(404)과 게이트 전극(405)이 순차적으로 형성되어 있으며, 상기 기판의 중앙부위에는 실리콘재질의 팁(406)이 일련의 공정을 통해 형성되어 있다.

상기 실리콘 팁형의 전계 방출 소자의 구동원리는 전술한 몰리브덴 팁형 전계 방출 소자의 구동원리와 유사하다. 즉, 게이트 전극(405)(V1)과 팁(406)(V2)에 각각 전압을 인가하여 상기 팁에 강한 전계를 형성시켜 팁으로부터 전자를 방출하게 하는 방식이다.

상기 실리콘 팁형 전계 방출 소자의 제조방법은 다음과 같다.

먼저, 도 5a에 도시한 바와 같이, 실리콘 기판(401) 상에 제 1 열 산화막(401)을 성장시킨 후, 원형 디스크 형태로 패터닝한다.

이어, 도 5b에 도시한 바와 같이, 반응 이온 에칭(Reactive Ion Etching)에 의해 건식 식각을 수행하여 실리콘 팁의 기본 형태를 완성한다. 이때, 후속 공정을 위해 팁의 끝부분을 일정 폭으로 남겨놓는다. 그 다음, 재 열산화 공정을 통해 잔류한 실리콘을 뾰족하게 함과 동시에 분리층으로서 작용할 제 2 열 산화막(403)을 성장시킨다.

도 5c에 도시한 바와 같이, 상기 제 2 열 산화막(403)을 포함한 기판 전면 상에 게이트 절연막(404)과 게이트 전극용 금속막(405)을 화학기상증착(CVD)법과, 전자선 증착법을 이용하여 순차적으로 적층한다. 이때, 상기 게이트 절연막(404)의 물질로는 TEOS(Tetra Ehtyl Ortho Silicate) 등이 사용되며, 게이트 전극 물질(405)로는 Mo, Ta, Nb, Cr, W과 같은 도전성 금속이 주로 이용된다.

이이서, 상기 TEOS층(404)과 제 2 열 산화막(403)을 식각하여 제거하면 팁(406)의 형성과 함께 종래 리프트 오프 공정을 이용한 전계 방출 소자 제조공정은 완료된다(도 5d 참조).

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 소자의 안정성 및 소형화를 기할 수 있으며 온도 제어가 용이한 전계 방출 소자 및 그 제조방법을 제공하는데 목적이 있다.

도 1a 및 도 1b는 단일빔과 다중빔 리소그래피 기술을 각각 설명하기 위한 개략적인 개념도.

도 2는 종래 스핀트 공정을 이용한 금속 전계 방출 소자의 구조 단면도.

도 3a 내지 3e는 종래 스핀트 공정을 이용한 금속 전계 방출 소자의 제조방법을 설명하기 위한 공정단면도.

도 4는 종래의 실리콘 건식 등방성 식각, 실리콘 열산화 공정을 이용한 실리콘 전계 방출 소자의 구조단면도.

도 5a 내지 5d는 종래의 실리콘 건식 등방성 식각, 실리콘 열산화 공정을 이용한 실리콘 전계 방출 소자의 제조방법을 설명하기 위한 공정단면도.

도 6은 본 발명의 제 1 실시예에 따른 마이크로 히팅 구조를 갖는 몰리브덴 팁형 전계 방출 소자의 사시도.

도 7a 내지 7i는 본 발명의 제 1 실시예에 따른 전계 방출 소자의 제조방법을 설명하기 위한 공정단면도.

도 8은 본 발명의 제 2 실시예에 따른 마이크로 히팅 구조를 갖는 실리콘 팁형 전계 방출 소자의 사시도.

도 9a 내지 9h는 본 발명의 제 2 실시예에 따른 전계 방출 소자의 제조방법을 설명하기 위한 공정단면도.

<도면의 주요 부분에 대한 부호의 설명>

601 : 실리콘 기판 602 : 산화막

603 : 실리콘 질화막 604a, 604d : 전압 인가용 히터 전극

604b, 604c: 저항 측정용 전극 604e : 박막 히터

605 : 금속 팁 606 : 절연층

607 : 게이트 전극 608 : 공동(Cavity)

609 : 게이트 홀

801 : 실리콘 기판 803a, 803d : 전압 인가용 히터 전극

803b, 803c: 저항 측정용 전극 803e : 박막 히터

804 : 금속 팁 805 : 절연층

806 : 게이트 전극 807 : 공동(Cavity)

808 : 게이트 홀

상기와 같은 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 전계 방출 소자는 실리콘 기판 상에 순차적으로 적층되어 있는 산화막과 실리콘 질화막과, 상기 기판 중앙부위에 상기 산화막과 실리콘 질화막 그리고 소정 두께의 기판이 식각된 사각형 형태의 공동과, 상기 기판 4곳의 코너 부분의 실리콘 질화막 상에 형성된 두 개의 전압 인가용 히터 전극과 두 개의 저항 측정용 전극과, 상기 히터 전극 및 저항 측정용 전극과 동일 재질이며 일체형으로 연결되어 상기 공동 위를 가로질러 형성되어 있는 박막 히터와, 상기 공동 부위의 박막 히터 상에 형성되어 있는 금속 팁과, 상기 공동 부위의 박막 히터 위를 직교하는 방향으로 형성된 게이트 전극과, 상기 게이트 전극 중앙에 금속 팁의 위치에 상응하는 부위에 형성되어 있는 게이트 홀을 포함하여 이루어지는 것을 특징으로 하며,

본 발명의 제 1 실시예에 따른 전계 방출 소자 제조방법은 실리콘 기판을 열 산화시켜 열 산화막을 형성하는 단계와, 상기 열 산화막 상에 실리콘 질화막을 형성하는 단계와, 상기 실리콘 질화막을 포함한 기판 전면 상에 히터 전극 물질층을 적층한 후, 선택적으로 패터닝하여 전압 인가용 히터 전극을 형성하는 단계와, 상기 히터 전극을 포함한 기판 전면 상에 제 1 절연층, 게이트 전극 물질층, 제 2 절연층을 순차적으로 적층하는 단계와, 상기 제 2 절연층을 마스크로 이용하여 상기 금속층을 패터닝하여 게이트 홀 및 게이트 전극을 형성하는 단계와, 상기 금속층 하부에 형성되어 있는 제 2 절연층, 열 산화막, 소정 두께의 실리콘 기판을 식각하여 공동을 형성하는 단계와, 상기 공동 부위의 히터 상에 스핀트 공정을 이용하여 원추형 팁을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

상기 원추형 팁을 형성하는 단계는 상기 게이트 전극을 포함한 기판 상에 전자선 증착기를 이용하여 알루미늄을 15°각도로 회전 증착시켜 분리층을 형성하는 공정과, 동일한 전자선 증착기를 이용하여 상기 분리층을 포함한 기판 전면 상에 몰리브덴(Mo)을 수직 회전 증착시키는 공정과, 상기 분리층을 습식 식각하여 제거하는 공정으로 구성되는 것을 특징으로 한다.

본 발명의 전계 방출 소자는 다중빔 리소그래피 기술에 요구되는 전자빔 원의 소형화와 안정성 향상에 기여할 수 있을 뿐만 아니라 마이크로 히터와 팁이 일체형으로 되어 있고 게이트 전극과 서로 분리되어 있으므로 열적 변형에 대해 구조적으로 안정하다. 마이크로 양단에 소정의 전위차에 의해 열이 팁에 전달되어 팁은 주위 이온들에 의한 오염에 대해 안정적이고 게이트 전극에 가한 전위에 의해 팁에 형성된 강한 전계와 함께 안정적이고 높은 전류를 얻을 수 있다. 박막 히터의 온도 제어는 히터 양단의 저항값을 측정함으로서 쉽게 제어할 수 있다.

이하, 도면을 참조하여 본 발명의 전계 방출 소자 및 그 제조방법을 상세히 설명한다.

도 6은 본 발명의 제 1 실시예 즉, 마이크로 히팅 구조를 갖는 몰리브덴 팁형 전계 방출 소자의 개략적인 사시도이다.

도 6에 도시한 바와 같이, 실리콘 기판(601) 상에 절연 재질의 산화막(602)과 실리콘 질화막(603)이 순차적으로 적층되어 있으며, 기판 중앙부위에는 상기 산화막(602)과 실리콘 질화막(603) 그리고 소정 두께의 기판이 식각된 사각형 형태의 공동(608)이 형성되어 있다.

상기 실리콘 질화막(603) 상에는 기판 4곳의 모서리 부분에 몰리브덴 재질의 전압 인가용 히터 전극(604a, 604d)과 저항 측정용 전극(604b, 604c)이 각각 형성되어 있다. 상기 전극은 동일 재질의 금속막으로 일체형으로 연결되어 있으며, 또한, 상기 전극과 동일 재질의 금속막으로 이루어진 박막 히터(604e)가 상기 전극들과 일체형을 이루며 중앙 공동 위를 가로질러 형성되어 있다.

상기 중앙 공동 부위의 박막 히터(604e) 상에는 몰리브덴으로 이루어진 금속 팁(605)이 형성되어 있다. 여기서, 팁의 재료로는 몰리브덴 외의 재료를 사용하는 것도 가능하다.

한편, 상기 중앙 공동 부위의 박막 히터(604e)를 직교하는 방향으로, TEOS(Tetra Ethyl Ortho Silicate)와 같은 절연층(606)과 몰리브덴 재질의 게이트 전극(607)이 차례로 형성되어 있다.

상기와 같이 박막 히터(604e)와 게이트 전극(607)을 교차 형성하는 이유는 배선의 용이함과 서로 겹치는 면적을 최소화 하여 완전히 격리시킴으로서 상이한 열팽창계수로 인한 심한 열적 변형을 방지하기 위한 것이다.

상기 몰리브덴 재질의 게이트 전극(607)은 중앙 공동 부위의 박막 히터(604e) 상에 형성되어 있는 금속 팁(605)의 위치에 상응하는 부위에 게이트 홀(609)이 형성되어 있다.

또한, 상기 중앙 홀(608) 부위에 있어서, 몰리브덴 재질의 금속판(607) 배면에 형성되어 있는 절연층(606)은 식각 제거되어 있다. 그 이유는 향후 전압 인가용 히터 전극(604a, 604d)에 전압이 인가되어 발생된 줄 열이 상기 중앙 공동 부위의 금속 팁(605)에 전달될 때 TEOS(606)에 의한 열 손실 방지 및 박막 히터(604e)와 절연층(606)의 상이한 열팽창계수에 의한 박막 히터(604e)의 변형을 방지하기 위한 것이다.

본 발명의 제 1 실시예의 구동 원리를 설명하면 다음과 같다.

상기 전계 방출 소자의 일단에 위치해 있는 두 개의 전압 인가용 히터 전극에 소정의 전위차를 갖도록 전압을 인가하면 박막 히터에 줄 열이 발생한다. 이때, 상기 중앙 공동 부위의 박막 히터 상에 형성되어 있는 원추형 몰리브덴 팁으로 상기 줄 열이 전달되고, 또한 팁부분에 강한 전계가 형성되어 팁으로부터 전자가 방출된다.

방출된 전자는 중앙 공동 부위의 게이트전극에 형성되어 있는 게이트 홀을 통과한 다음, 일련의 장치(도 1b 참조)를 거쳐 웨이퍼를 패터닝하게 된다.

한편, 전압이 인가된 두 개의 전압 인가용 히터 전극에 의해 줄 열이 발생된 일체형으로 연결된 박막 히터는 온도가 상승하게 되지만, 기판의 다른 곳은 공기에 바로 노출되어 있고 상대적으로 저항이 큰 히터에 비해 작은 저항과 큰 열도전율을가지는 물질에 접해 있으므로 열손실이 커서 주변 온도와 평형을 유지하게 된다.

따라서, 게이트 전극에 인가되어 발생된 열은 중앙 홀 부위의 금속막, 정확히는 팁 주변의 국부적인 영역에 집중되어 온도의 영향을 많이 받는 소자 내의 기타 물질에 큰 영향을 미치지 않게 된다.

이와 같이, 본 발명은 히터에 의해 발생된 열이 다른 물질에는 영향을 주지 않고 팁에만 국한되기 때문에 고온에 의한 기판의 영향은 없고 고온에 의한 전계 방출의 안정성 향상과 이를 다중 빔원으로 확장할 경우 소수 몇 개의 히터의 온도를 측정함으로서 다중 빔원의 온도제어가 한번에 가능한 장점이 있다.

온도 제어에 대한 이론적 근거는 다음과 같다.

전압이 인가된 두 개의 히터 전극에 의해 전류가 발생하고 이는 박막 히터에 줄 열을 발생시킨다. 이 줄 열은 박막 히터의 온도를 상승시키고 그 저항을 변화시킨다. 그 저항 변화는 두 개의 저항 측정용 전극으로부터 측정되는데 그 변화된 저항 값을 저항 온도 계수(Thermal Coefficient of Resistance)로부터 온도값으로 변환할 수 있다.

여기서, 제어 가능한 한계 온도는 팁의 녹는점까지이다. 가령 몰리브덴의 경우는 2,610℃, 텅스텐은 3,410℃까지 온도를 조절할 수 있다. 그러나 높은 온도는 박막 히터와 팁의 수명을 단축시키므로 적정 온도 영역에서 동작시켜야 한다.

한편, 종래의 전계 방출 방법은 단지 팁과 게이트 전극 각각에 전압을 인가하여 팁에 강한 전계만을 형성하는 방법을 취하였으므로 높은 전류를 얻을 수는 있었지만 안정성은 취약하였다.

도 7a 내지 7g는 본 발명의 제 1 실시예 제조방법을 설명하기 위한 공정단면도이다.

먼저 도 7a에 도시한 바와 같이, 실리콘 기판(601)을 습식 열 산화시켜 열 산화막(602)을 형성한다. 상기 열 산화막(602)을 포함한 기판 전면 상에 실리콘 질화물(SiN_x)과 같은 절연물질을 화학기상증착(Chemical vapor Deposition ; CVD)법을 이용하여 적층한 다음, 선택적으로 패터닝하여 공동(608)이 형성될 부분의 질화막을 제거한다. 즉, 열 산화막 상에 형성되는 실리콘 질화막은 향후 공동 형성용 식각 마스크 역할을 한다.

이어, 도 7b에 도시한 바와 같이, 상기 기판 전면 위로 몰리브덴(Mo)을 증착한 후, 선택적으로 패터닝하여 전압 인가용 히터 전극(604a, 604d), 저항 측정용 전극(604b, 604c) 및 히터(604e)를 형성한 다음, 상기 전극들(604)을 포함한 기판 전면 상에 TEOS(Tetra Ethyl Ortho Silicate)와 같은 절연물질을 적층하여 제 1 절연층(606)을 형성한다(도 7c 참조).

이어, 도 7d에 도시한 바와 같이, 상기 제 1 절연층(606) 상에 몰리브덴 금속층(607)과 제 2 절연층(611)을 적층한다. 여기서, 상기 제 2 절연층(611)은 몰리브덴 금속층(607)을 패터닝하기 위한 마스크를 만들기 위해 적층한 것이다.

즉, 감광막을 이용하여 상기 제 2 절연층(611)을 패터닝하여 마스크 형태로 만든 다음, 상기 마스크를 이용하여 상기 몰리브덴 금속층(607)을 선택적으로 패터닝하여 향후 팁에서 방출된 전자가 지나가는 통로 역할을 하는 게이트 홀 (609)을형성한다(도 7e 참조).

이어, 도 7f에 도시한 바와 같이, 상기 제 1 절연층, 산화막(602)을 공동이 형성될 부분의 실리콘이 드러날 때까지 습식 식각하여 제거한다. 그 뒤 드러난 실리콘은 KOH나 TMAH를 이용한 습식 식각을 통해 공동(608)을 형성한다.

상기와 같이 공정이 진행된 상태에서, 중앙 홀 부위의 박막 히터 물질층 상에 몰리브덴 재질의 금속 팁(605)을 형성하는데 그 세부공정은 전술한 종래 스핀트 공정과 동일하다.

즉, 상기 패터닝된 몰리브덴 금속층(607)을 포함한 기판 전면 위로 전자선 증착기를 이용하여 알루미늄(Al)을 15°각도로 회전 증착시켜 분리층(612)을 형성한 후(도 7g 참조), 동일한 전자선 증착기를 이용하여 상기 분리층을 포함한 기판 전면 상에 몰리브덴(Mo)을 수직 회전 증착시킨다(도 7h 참조). 이어, 상기 분리층(612)을 습식 식각을 통해 제거하면 도 7i에 도시한 바와 같이, 원추형 팁(605)이 완성되며 본 발명의 제 1 실시예에 따른 마이크로 히팅 구조를 갖는 몰리브덴 팁형 전계 방출 소자 제조공정은 완료된다.

한편, 본 발명의 제 2 실시예에 따른 전계 방출 소자는 실리콘 기판 상에 소정의 기판이 식각된 사각형 형태의 공동과, 상기 기판 4곳의 코너 부분의 기판에 형성된 전압 인가용 히터 전극과 저항 측정용 전극과, 상기 전압 인가용 히터 전극과 동일 재질이며 일체형으로 연결되어 상기 공동 위를 가로질러 형성되어 있는 박막 히터와, 상기 공동 부위의 박막 히터 상에 형성되어 박막 히터와 일체형을 이루는 실리콘 팁과, 상기 공동 부위의 박막 히터 위를 직교하는 방향으로 형성된 게이트 전극과, 상기 게이트 전극 중앙에 금속 팁의 위치에 상응하는 부위에 형성되어 있는 게이트 홀을 포함하여 이루어지는 것을 특징으로 하며,

본 발명의 제 2 실시예에 따른 전계 방출 소자의 제조방법은 n-형 실리콘 기판을 준비하는 단계와, 상기 기판을 열 산화시켜 제 1 열 산화막을 형성한 다음, 이온 주입 영역의 패턴을 형성하는 단계와, 상기 이온 주입 영역의 패턴을 포함한 기판 전면 위로 도판트를 주입하여 기판의 소정 영역을 p++형 실리콘화 하는 단계와, 상기 기판을 열 산화시켜 제 2 열 산화막을 형성한 다음, 소정 형태로 패터닝하는 단계와, 상기 기판을 건식 식각하여 팁의 기본 모양을 완성하는 단계와, 상기 기판을 열 산화시켜 실리콘을 뾰족하게 함과 동시에 분리층으로 작용할 제 3 열 산화막을 형성하는 단계와, 상기 제 3 열 산화막을 포함한 기판 전면 상에 절연층과 게이트 전극층을 순차적으로 적층하는 단계와, 상기 게이트 전극층을 선택적으로 패터닝한 다음, 상기 게이트 전극층 하부에 형성되어 있는 절연층과 제 3 열 산화막을 건식 식각을 통해 선택적으로 제거하는 단계와, 중앙 부위의 소정 두께의 실리콘 기판을 식각하여 공동을 형성하고 상기 중앙부위의 제 3 열 산화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

도 8은 본 발명의 제 2 실시예에 따른 마이크로 히팅 구조를 갖는 실리콘 팁형 전계 방출 소자의 개략적인 사시도이다.

도 8에 도시한 바와 같이, n-형 실리콘 기판(801) 중앙부위에는 소정 두께의 실리콘 기판(801)이 식각된 사각형 형태의 공동(807)이 형성되어 있다.

상기 기판에는 기판 4곳의 모서리 부분에 붕소(B)가 도핑된 실리콘 재질의전압 인가용 히터 전극(803a, 803d)과 저항 측정용 전극(803b, 803c)이 각각 형성되어 있다. 상기 전극은 동일 재질의 p++형 실리콘막으로 일체형으로 연결되어 있으며, 양단의 실리콘막은 중앙 홀 위를 가로질러 형성되어 있는 동일 재질의 박막 히터(803e)로 연결되어 있다.

상기 중앙 공동 부위의 박막 히터(803e) 상에는 실리콘으로 이루어진 팁(804)이 형성되어 있다.

한편, 상기 중앙 공동 부위의 박막 히터(803e)를 직교하는 방향으로, TEOS(Tetra Ethyl Ortho Silicate)와 같은 절연층(805)과 몰리브덴 재질의 게이트 전극(806)이 차례로 형성되어 있다.

상기와 같이 박막 히터(803e)와 게이트 전극(806)을 교차 형성하는 이유는 배선의 용이함과 서로 겹치는 면적을 최소화하여 완전히 격리시킴으로서 상이한 열팽창계수로 인한 심한 열적 변형을 방지하기 위한 것이다.

상기 몰리브덴 재질의 게이트 전극(806)은 중앙 공동 부위의 박막 히터(803e) 상에 형성되어 있는 실리콘 팁(804)의 위치에 상응하는 부위에 게이트 홀(808)이 형성되어 있다.

또한, 상기 중앙 공동(807) 부위에 있어서, 몰리브덴 재질의 게이트 전극(806) 배면에 형성되어 있는 절연층(805)은 식각 제거되어 있다. 그 이유는 제 1 실시예에서와 마찬가지로, 향후 히터 전극에 전압이 인가되어 발생된 줄 열이 상기 중앙 공동 부위의 히터(803e)에서 발생될 때 TEOS층(805)에 의한 열 손실 방지 및 히터(803e)와 절연층(805)의 상이한 열팽창계수에 의한 히터(803e)의 변형을 방지하기 위한 것이다.

본 발명의 제 2 실시예의 구동 원리 및 온도 제어 방법은 제 1 실시예와 동일하다.

다만, 전압이 인가되는 전압 인가용 히터 전극이 실리콘이기 때문에 제어 가능한 한계온도는 1,000℃ 이하이다.

도 9a 내지 9i는 본 발명의 제 2 실시예 제조방법을 설명하기 위한 공정단면도이다.

먼저 도 9a에 도시한 바와 같이, n-형 실리콘 기판(801)을 습식 열 산화시켜 제 1 열 산화막(811)을 형성한다. 상기 제 1 열 산화막(811)을 일정 간격을 두고 형성되도록 선택적으로 패터닝한다.

도 9b에 도시한 바와 같이, 상기 패터닝된 제 1 열 산화막(811)을 포함한 기판 전면 위로 일정 농도의 붕소(Boron, B)이온과 같은 도판트를 주입하여 상기 n-형 실리콘 기판의 소정 영역에 p++형 실리콘(812)을 형성한다. 이때, 실리콘 기판에 주입된 붕소 이온의 주입 깊이는 얕기 때문에 1,000℃ 이상의 고온에서 일련의 웰 드라이브 인(Well drive-in) 공정을 통해 주입된 이온의 확산을 확산시키고, 붕소 이온의 주입에 의해 손상된 실리콘 기판의 치유한다.

상기와 같이 붕소 이온이 주입된 상태에서 도 9c에 도시한 바와 같이, 실리콘 기판(801)을 재차 열산화 시켜 제 2 열 산화막(813)을 형성한 다음, 선택적으로 패터닝한다.

이어, 도 9d에 도시한 바와 같이, 상기 실리콘 기판을 건식 식각하여 실리콘팁의 기본 모양을 완성한다.

이어서, 도 9e에 도시한 바와 같이, 상기 실리콘 기판(801)을 다시 열 산화시켜 실리콘을 뾰족하게 함과 동시에 분리층으로 작용할 제 3 열 산화막(814)을 형성한다. 상기 제 3 열 산화막(814)을 포함한 기판 전면 상에 TEOS와 같은 절연물질로 이루어진 절연층(805)과 몰리브덴 금속층(806)을 화학기상증착법과 전자선 증착법을 이용하여 순차적으로 적층한다.

도 9f에 도시한 바와 같이, 상기 몰리브덴 금속층(806)을 패터닝하고 이어, 몰리브덴 금속층(806) 하부에 형성되어 있는 절연층(805)과 제 3 열 산화막(814)을 반응 이온 에칭(RIE)과 같은 건식 식각을 통해 선택적으로 제거한다.

이어, 도 9g에 도시한 바와 같이, 중앙 부위의 소정 두께의 실리콘 기판을 식각하여 공동을 형성하고 상기 중앙부위의 제 3 열산화막 즉, 분리층을 제거(도 9h 참조)하면 팁(804)의 형성과 함께 본 발명의 제 2 실시예에 따른 마이크로 히팅 구조를 갖는 실리콘 팁형 전계 방출 소자의 제조공정은 완료된다.

상술한 바와 같이, 본 발명의 마이크로 히팅 구조를 갖는 전계 방출 소자는 다중빔 리소그래피 기술의 선결 요구 조건인 전자 방출원의 안정적인 소형화에 부합되며, 전계 방출시 다중 빔원에 있어 다중 마이크로 히터의 온도 제어를 동시에 할 수 있는 구조의 구현이 가능한 장점이 있다.

Claims (14)

1. 실리콘 기판 상에 순차적으로 적층되어 있는 산화막과 실리콘 질화막;

   상기 기판 중앙부위에 상기 산화막과 실리콘 질화막 그리고 소정 두께의 기판이 식각된 사각형 형태의 공동;

   상기 기판 4곳의 코너 부분의 실리콘 질화막 상에 형성된 두 개의 전압 인가용 히터 전극과 두 개의 저항 측정용 전극;

   상기 전압 인가용 히터 전극 및 저항 측정용 전극과 동일 재질이며 일체형으로 연결되어 상기 공동 위를 가로질러 형성되어 있는 박막 히터;

   상기 공동 부위의 박막 히터 상에 형성되어 있는 금속 팁;

   상기 공동 부위의 박막 히터 위를 직교하는 방향으로 형성된 게이트 전극;

   상기 게이트 전극 중앙에 금속 팁의 위치에 상응하는 부위에 형성되어 있는 게이트 홀을 포함하여 이루어지는 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자.
2. 제 1 항에 있어서, 상기 전압 인가용 히터 전극 및 박막 히터는 몰리브덴 또는 텅스텐 중 어느 하나로 이루어지는 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자.
3. 제 1 항에 있어서, 상기 금속 팁은 몰리브덴 또는 텅스텐 중 어느 하나로 이루어지는 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자.
4. 실리콘 기판을 열 산화시켜 열 산화막을 형성하는 단계;

   상기 열 산화막 상에 실리콘 질화막을 형성하는 단계;

   상기 실리콘 질화막을 포함한 기판 전면 상에 전압 인가용 히터 전극 물질층을 적층한 후, 선택적으로 패터닝하여 전압 인가용 히터 전극을 형성하는 단계;

   상기 히터 전극을 포함한 기판 전면 상에 제 1 절연층, 게이트 전극 물질층, 제 2 절연층을 순차적으로 적층하는 단계;

   상기 제 2 절연층을 마스크로 이용하여 상기 금속층을 패터닝하여 게이트 홀 및 게이트 전극을 형성하는 단계;

   상기 금속층 하부에 형성되어 있는 제 2 절연층, 열 산화막, 소정 두께의 실리콘 기판을 식각하여 공동을 형성하는 단계;

   상기 공동 부위의 히터 상에 스핀트 공정을 이용하여 원추형 팁을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자 제조방법.
5. 제 4 항에 있어서, 상기 박막 히터 및 전압 인가용 히터 전극은 몰리브덴 또는 텅스텐 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자 제조방법.
6. 제 4 항에 있어서, 상기 금속 팁은 몰리브덴 또는 텅스텐 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자 제조방법.
7. 제 4 항에 있어서, 상기 스핀트 공정을 이용하여 원추형 팁을 형성하는 단계는,

   상기 전압 인가용 히터 전극을 포함한 기판 상에 전자선 증착기를 이용하여 알루미늄을 15°각도로 회전 증착시켜 분리층을 형성하는 공정과,

   동일한 전자선 증착기를 이용하여 상기 분리층을 포함한 기판 전면 상에 몰리브덴(Mo)을 수직 회전 증착시키는 공정과,

   상기 분리층을 습식 식각하여 제거하는 공정으로 구성되는 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자 제조방법.
8. 실리콘 기판 상에 소정의 기판이 식각된 사각형 형태의 공동;

   상기 기판 4곳의 코너 부분의 기판에 형성된 전압 인가용 히터 전극과 저항 측정용 전극;

   상기 전압 인가용 히터 전극과 동일 재질이며 일체형으로 연결되어 상기 공동 위를 가로질러 형성되어 있는 박막 히터;

   상기 공동 부위의 박막 히터 상에 형성되어 박막 히터와 일체형을 이루는 실리콘 팁;

   상기 공동 부위의 박막 히터 위를 직교하는 방향으로 형성된 게이트 전극;

   상기 게이트 전극 중앙에 금속 팁의 위치에 상응하는 부위에 형성되어 있는 게이트 홀을 포함하여 이루어지는 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자.
9. 제 8 항에 있어서, 상기 전압 인가용 히터 전극 및 박막 히터는 p++형 실리콘 재질인 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자.
10. 제 8 항에 있어서, 상기 팁은 실리콘으로 이루어지는 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자.
11. 제 8 항에 있어서, 상기 게이트 전극은 몰리브덴으로 이루어지는 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자.
12. n-형 실리콘 기판을 준비하는 단계;

    상기 기판을 열 산화시켜 제 1 열 산화막을 형성한 다음, 이온 주입 영역의 패턴을 형성하는 단계;

    상기 이온 주입 영역의 패턴을 포함한 기판 전면 위로 도판트를 주입하여 기판의 소정 영역을 p++형 실리콘화 하는 단계;

    상기 기판을 열 산화시켜 제 2 열 산화막을 형성한 다음, 소정 형태로 패터닝하는 단계;

    상기 기판을 건식 식각하여 팁의 기본 모양을 완성하는 단계;

    상기 기판을 열 산화시켜 실리콘을 뾰족하게 함과 동시에 분리층으로 작용할 제 3 열 산화막을 형성하는 단계;

    상기 제 3 열 산화막을 포함한 기판 전면 상에 절연층과 게이트 전극층을 순차적으로 적층하는 단계;

    상기 게이트 전극층을 선택적으로 패터닝한 다음, 상기 게이트 전극층 하부에 형성되어 있는 절연층과 제 3 열 산화막을 건식 식각을 통해 선택적으로 제거하는 단계;

    중앙 부위의 소정 두께의 실리콘 기판을 식각하여 공동을 형성하고 상기 중앙부위의 제 3 열 산화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자 제조방법.
13. 제 12 항에 있어서, 상기 도판트는 붕소(B)인 것을 특징으로 하는 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자 제조방법.
14. 제 12 항에 있어서, 상기 게이트 전극층은 몰리브덴으로 형성하는 것을 특징으로 하는 마이크로 히팅 구조를 갖는 전계 방출 소자 제조방법.