JPH11354011A - 電界放出カソードおよびその製造方法 - Google Patents
電界放出カソードおよびその製造方法Info
- Publication number
- JPH11354011A JPH11354011A JP15748098A JP15748098A JPH11354011A JP H11354011 A JPH11354011 A JP H11354011A JP 15748098 A JP15748098 A JP 15748098A JP 15748098 A JP15748098 A JP 15748098A JP H11354011 A JPH11354011 A JP H11354011A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist layer
- layer
- cathode
- modified
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 低電圧で電子を放出することができる電界放
出カソードを提供する。 【解決手段】 絶縁層５上に引出電極部６が形成され、
絶縁層５および引出電極部６の積層部分に開口部７が開
けられ、この開口部７内にエミッタ４ａが設けられてい
る。絶縁層５の下層に、加熱により改質された改質フォ
トレジスト層４を有し、この改質フォトレジスト層４に
抵抗層３を介してカソード電極２が電気的に接続されて
いる。カソード電極２はガラス等のカソード基板１上に
パターン形成されている。エミッタ４ａは、絶縁層５か
ら露出した改質フォトレジスト層４の突起部の先端であ
る。フォトレジストは、加熱することにより改質され
て、導電性を持つとともに低電圧で安定な電子放出特性
が得られる。
出カソードを提供する。 【解決手段】 絶縁層５上に引出電極部６が形成され、
絶縁層５および引出電極部６の積層部分に開口部７が開
けられ、この開口部７内にエミッタ４ａが設けられてい
る。絶縁層５の下層に、加熱により改質された改質フォ
トレジスト層４を有し、この改質フォトレジスト層４に
抵抗層３を介してカソード電極２が電気的に接続されて
いる。カソード電極２はガラス等のカソード基板１上に
パターン形成されている。エミッタ４ａは、絶縁層５か
ら露出した改質フォトレジスト層４の突起部の先端であ
る。フォトレジストは、加熱することにより改質され
て、導電性を持つとともに低電圧で安定な電子放出特性
が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、ディスプレイ装
置、撮像装置、センサー、高周波用素子等の電子源とし
て用いられる電界放出カソードおよびその製造方法に関
する。
置、撮像装置、センサー、高周波用素子等の電子源とし
て用いられる電界放出カソードおよびその製造方法に関
する。
【０００２】
【従来の技術】金属または半導体表面の印加電界を１０
9 ［ボルト／ｍ］程度にすると、トンネル効果により電
子が障壁を通過し常温でも真空中に電子放出が行われ
る。これを電界放出（Field Emission）と呼び、このよ
うな原理で電子を放出するカソードを電界放出カソード
（Field Emission Cathode）と呼んでいる。
9 ［ボルト／ｍ］程度にすると、トンネル効果により電
子が障壁を通過し常温でも真空中に電子放出が行われ
る。これを電界放出（Field Emission）と呼び、このよ
うな原理で電子を放出するカソードを電界放出カソード
（Field Emission Cathode）と呼んでいる。
【０００３】電界放出カソードとして、従来より、Ｍｏ
（モリブデン）等の金属材料をコーン形状などのチップ
状に形成してエミッタとし、近接したゲート電極との間
に低電界をかけて電子を放出させるＳｐｉｎｄｔ（スピ
ント）型の電界放出カソードが知られている。しかし、
Ｍｏ等の高融点金属材料をＥＢ（電子ビーム）蒸着した
り、サブミクロン精度でゲート電極（引出電極）と絶縁
層とに穴をあける必要があるなど、製造プロセス上、コ
ストがかさむため、大面積のものを量産することがむず
かしいという問題がある。
（モリブデン）等の金属材料をコーン形状などのチップ
状に形成してエミッタとし、近接したゲート電極との間
に低電界をかけて電子を放出させるＳｐｉｎｄｔ（スピ
ント）型の電界放出カソードが知られている。しかし、
Ｍｏ等の高融点金属材料をＥＢ（電子ビーム）蒸着した
り、サブミクロン精度でゲート電極（引出電極）と絶縁
層とに穴をあける必要があるなど、製造プロセス上、コ
ストがかさむため、大面積のものを量産することがむず
かしいという問題がある。
【０００４】一方、ダイアモンド状炭素（ＤＬＣ：ダイ
アモンドライクカーボン）が低電界で電子を放出するこ
とが知られている。この現象を利用した電界放出カソー
ドとして、フォトレジスト材料を改質するものがある。
フォトレジスト材料に転写モールド型を用いて突起部を
形成し、その後、加熱するとフォトレジスト材料が改質
され、炭素−炭素の共有結合が多くなり、導電性を有す
るようになる。この炭素−炭素結合中には、結晶化の進
んだダイアモンド状炭素が混じっている。しかし、この
転写モールド型はシリコンウエハーで作製するため、最
大でも１２インチ程度までの大きさしかできない。ま
た、この転写モールド型は、改質されたフォトレジスト
層からエッチングにより除去するものであるため、１回
限りしか使用できない。また、ダイアモンド状炭素をエ
ミッタとする従来の製造法では、エミッタに近接させて
引出電極を簡単に形成できるものがなかった。引出電極
がなければダイアモンド状炭素の有する低電圧駆動の利
点が十分に生かされないという問題があった。
アモンドライクカーボン）が低電界で電子を放出するこ
とが知られている。この現象を利用した電界放出カソー
ドとして、フォトレジスト材料を改質するものがある。
フォトレジスト材料に転写モールド型を用いて突起部を
形成し、その後、加熱するとフォトレジスト材料が改質
され、炭素−炭素の共有結合が多くなり、導電性を有す
るようになる。この炭素−炭素結合中には、結晶化の進
んだダイアモンド状炭素が混じっている。しかし、この
転写モールド型はシリコンウエハーで作製するため、最
大でも１２インチ程度までの大きさしかできない。ま
た、この転写モールド型は、改質されたフォトレジスト
層からエッチングにより除去するものであるため、１回
限りしか使用できない。また、ダイアモンド状炭素をエ
ミッタとする従来の製造法では、エミッタに近接させて
引出電極を簡単に形成できるものがなかった。引出電極
がなければダイアモンド状炭素の有する低電圧駆動の利
点が十分に生かされないという問題があった。
【０００５】
【発明が解決しようとする課題】本発明は、上述した問
題点を解決するためになされたもので、低電圧で電子を
放出することができる電界放出カソードおよび、この電
界放出カソードを、低コストで容易に製造することがで
きる電界放出カソードの製造方法を提供することを目的
とするものである。
題点を解決するためになされたもので、低電圧で電子を
放出することができる電界放出カソードおよび、この電
界放出カソードを、低コストで容易に製造することがで
きる電界放出カソードの製造方法を提供することを目的
とするものである。
【０００６】
【課題を解決するための手段】本発明の電界放出カソー
ドは、絶縁層、該絶縁層上に形成された引出電極、前記
絶縁層および前記引出電極の積層部分に開けられた開口
部、該開口部内に設けられたエミッタ、および、カソー
ド電極を有する電界放出カソードであって、前記絶縁層
の下層に、加熱により改質された改質フォトレジスト層
を有し、前記改質フォトレジスト層に前記カソード電極
が電気的に接続され、前記エミッタは、前記絶縁層から
露出した前記改質フォトレジスト層の突起部の先端であ
る。したがって、低電圧で電子を放出することができる
改質フォトレジストの突起部と引出電極との距離が接近
した構造であるため、引出電極部と突起部との間に低い
電圧を印加するだけで電子を放出することができる。
ドは、絶縁層、該絶縁層上に形成された引出電極、前記
絶縁層および前記引出電極の積層部分に開けられた開口
部、該開口部内に設けられたエミッタ、および、カソー
ド電極を有する電界放出カソードであって、前記絶縁層
の下層に、加熱により改質された改質フォトレジスト層
を有し、前記改質フォトレジスト層に前記カソード電極
が電気的に接続され、前記エミッタは、前記絶縁層から
露出した前記改質フォトレジスト層の突起部の先端であ
る。したがって、低電圧で電子を放出することができる
改質フォトレジストの突起部と引出電極との距離が接近
した構造であるため、引出電極部と突起部との間に低い
電圧を印加するだけで電子を放出することができる。
【０００７】本発明の電界放出カソードは、さらに、抵
抗層を有し、該抵抗層を介して前記改質フォトレジスト
層に前記カソード電極が電気的に接続されるものであ
る。したがって、過電流を防止するとともに特定のエミ
ッタへの電流の集中を防止することができる。
抗層を有し、該抵抗層を介して前記改質フォトレジスト
層に前記カソード電極が電気的に接続されるものであ
る。したがって、過電流を防止するとともに特定のエミ
ッタへの電流の集中を防止することができる。
【０００８】本発明の電界放出カソードの製造方法にお
いては、カソード基板上にカソード電極パターンを形成
した後、フォトレジスト層を形成し、該フォトレジスト
層に突起形成用凹部を有し離型材が塗布された凹版を重
ね合わせ、加熱しながら加圧成型することにより、前記
フォトレジスト層に、突起部を形成するとともに前記フ
ォトレジスト層を改質し、前記凹版を剥離し、改質され
た前記フォトレジスト層の表面をエッチングし、前記改
質されたフォトレジスト層上に絶縁層を形成し、該絶縁
層上にゲート電極パターンを形成し、該ゲート電極パタ
ーンの引出電極部および前記絶縁層の積層部をエッチン
グすることにより、前記積層部分に開口部を形成すると
ともに、該開口部の前記絶縁層から前記改質されたフォ
トレジスト層の前記突起部の先端を露出させるものであ
る。
いては、カソード基板上にカソード電極パターンを形成
した後、フォトレジスト層を形成し、該フォトレジスト
層に突起形成用凹部を有し離型材が塗布された凹版を重
ね合わせ、加熱しながら加圧成型することにより、前記
フォトレジスト層に、突起部を形成するとともに前記フ
ォトレジスト層を改質し、前記凹版を剥離し、改質され
た前記フォトレジスト層の表面をエッチングし、前記改
質されたフォトレジスト層上に絶縁層を形成し、該絶縁
層上にゲート電極パターンを形成し、該ゲート電極パタ
ーンの引出電極部および前記絶縁層の積層部をエッチン
グすることにより、前記積層部分に開口部を形成すると
ともに、該開口部の前記絶縁層から前記改質されたフォ
トレジスト層の前記突起部の先端を露出させるものであ
る。
【０００９】本発明の電界放出カソードの製造方法にお
いては、また、カソード基板上にカソード電極パターン
を形成するとともに、突起形成用凹部を有し離型材が塗
布された凹版にフォトレジスト層を形成し、前記カソー
ド電極パターンと前記フォトレジスト層が対向するよう
に、前記カソード基板側と前記凹版側とを重ね合わせ、
加熱しながら加圧成型することにより、前記フォトレジ
スト層に突起部を形成するとともに前記フォトレジスト
層を改質し、前記凹版を剥離し、改質された前記フォト
レジスト層の表面をエッチングし、前記改質されたフォ
トレジスト層上に絶縁層を形成し、該絶縁層上にゲート
電極パターンを形成し、該ゲート電極パターンの引出電
極部および前記絶縁層の積層部分をエッチングすること
により、前記積層部に開口部を形成するとともに、該開
口部の前記絶縁層から前記改質されたフォトレジスト層
の前記突起部の先端を露出させるものである。
いては、また、カソード基板上にカソード電極パターン
を形成するとともに、突起形成用凹部を有し離型材が塗
布された凹版にフォトレジスト層を形成し、前記カソー
ド電極パターンと前記フォトレジスト層が対向するよう
に、前記カソード基板側と前記凹版側とを重ね合わせ、
加熱しながら加圧成型することにより、前記フォトレジ
スト層に突起部を形成するとともに前記フォトレジスト
層を改質し、前記凹版を剥離し、改質された前記フォト
レジスト層の表面をエッチングし、前記改質されたフォ
トレジスト層上に絶縁層を形成し、該絶縁層上にゲート
電極パターンを形成し、該ゲート電極パターンの引出電
極部および前記絶縁層の積層部分をエッチングすること
により、前記積層部に開口部を形成するとともに、該開
口部の前記絶縁層から前記改質されたフォトレジスト層
の前記突起部の先端を露出させるものである。
【００１０】したがって、いずれの製造方法によって
も、引出電極部と突起部との間に低い電圧を印加するだ
けで電子を放出することができる電界放出カソードを、
低コストで容易に製造することができる。
も、引出電極部と突起部との間に低い電圧を印加するだ
けで電子を放出することができる電界放出カソードを、
低コストで容易に製造することができる。
【００１１】本発明の電界放出カソードの製造方法にお
いては、さらに、カソード電極パターン上に抵抗層パタ
ーンを形成するようにすれば、過電流を防止するととも
に特定のエミッタへの電流の集中を防止することもでき
る。
いては、さらに、カソード電極パターン上に抵抗層パタ
ーンを形成するようにすれば、過電流を防止するととも
に特定のエミッタへの電流の集中を防止することもでき
る。
【００１２】
【発明の実施の形態】図１は、本発明の電界放出カソー
ドの実施の一形態の断面構造図である。図中、１はカソ
ード基板、２はカソード電極、３は抵抗層、４は改質フ
ォトレジスト層、４ａはエミッタ、５は絶縁層、６は引
出電極部、７は開口部である。絶縁層５上に引出電極部
６が形成され、絶縁層５および引出電極部６の積層部分
に開口部７が開けられ、この開口部７内にエミッタ４ａ
が設けられている。絶縁層５の下層に、加熱により改質
された改質フォトレジスト層４を有し、この改質フォト
レジスト層４に抵抗層３を介してカソード電極２が電気
的に接続されている。カソード電極２はガラス等のカソ
ード基板１上にパターン形成されている。エミッタ４ａ
は、絶縁層５から露出した改質フォトレジスト層４の突
起部の先端である。引出電極部６は、ゲート電極パター
ンの一部である。
ドの実施の一形態の断面構造図である。図中、１はカソ
ード基板、２はカソード電極、３は抵抗層、４は改質フ
ォトレジスト層、４ａはエミッタ、５は絶縁層、６は引
出電極部、７は開口部である。絶縁層５上に引出電極部
６が形成され、絶縁層５および引出電極部６の積層部分
に開口部７が開けられ、この開口部７内にエミッタ４ａ
が設けられている。絶縁層５の下層に、加熱により改質
された改質フォトレジスト層４を有し、この改質フォト
レジスト層４に抵抗層３を介してカソード電極２が電気
的に接続されている。カソード電極２はガラス等のカソ
ード基板１上にパターン形成されている。エミッタ４ａ
は、絶縁層５から露出した改質フォトレジスト層４の突
起部の先端である。引出電極部６は、ゲート電極パター
ンの一部である。
【００１４】フォトレジストは、加熱することにより改
質されて導電性を持つようになる。フォトレジストとし
ては、ＩＣの製造時のパターニングに広く使用されてい
る市販のノボラック樹脂系フォトレジスト（例えば、東
京応化株式会社製ＯＦＰＲ−８００型）を用いることが
できる。加熱すると酸素原子や水素原子が離脱して膜厚
が減り、炭素−炭素結合が多くなる。かつ、加熱された
改質フォトレジスト層４は、ダイアモンドライクカーボ
ン結合が含まれるために、低電圧で安定な電子放出特性
が得られる。なお、製造工程中でパターニングをする必
要がない場合には、フォトレジスト材に代えて、炭素を
主原料とする材料を積層してもよいが、塗布するために
液体材料であることが望ましい。
質されて導電性を持つようになる。フォトレジストとし
ては、ＩＣの製造時のパターニングに広く使用されてい
る市販のノボラック樹脂系フォトレジスト（例えば、東
京応化株式会社製ＯＦＰＲ−８００型）を用いることが
できる。加熱すると酸素原子や水素原子が離脱して膜厚
が減り、炭素−炭素結合が多くなる。かつ、加熱された
改質フォトレジスト層４は、ダイアモンドライクカーボ
ン結合が含まれるために、低電圧で安定な電子放出特性
が得られる。なお、製造工程中でパターニングをする必
要がない場合には、フォトレジスト材に代えて、炭素を
主原料とする材料を積層してもよいが、塗布するために
液体材料であることが望ましい。
【００１５】エミッタ４ａが改質フォトレジストである
ことに加え、引出電極部６とエミッタ４ａとの距離をサ
ブミクロン程度と短くすることができる構造であるた
め、引出電極部６とエミッタ４ａとの間にわずかな電圧
を印加するだけで、電子をエミッタ４ａから電界放出さ
せることができる。エミッタ４ａとカソード電極２とを
電気的に接続する構造には種々のタイプがあるが、本発
明においては特に限定されるものではない。図示の例で
は、カソード電極２の直上にある抵抗層３、改質フォト
レジスト層４を介してエミッタ４ａからカソード電極２
に電流を流している。他の例として、抵抗層３をなく
し、改質フォトレジスト層４をカソード電極２に直接的
に積層してもよい。この他、図示のカソード電極２の部
分を島状電極とし、改質フォトレジスト層４およびこの
島状電極が抵抗層３を介してカソード電極パターンの配
線部に電気的に接続されてもよい。また、改質フォトレ
ジスト層４の直下では抵抗層３だけがカソード基板１上
に形成され、図示しない部分でカソード基板１上にカソ
ード電極パターンの配線部が形成され、改質フォトレジ
スト層４がこの抵抗層３を介してカソード電極パターン
の配線部に接続されてもよい。
ことに加え、引出電極部６とエミッタ４ａとの距離をサ
ブミクロン程度と短くすることができる構造であるた
め、引出電極部６とエミッタ４ａとの間にわずかな電圧
を印加するだけで、電子をエミッタ４ａから電界放出さ
せることができる。エミッタ４ａとカソード電極２とを
電気的に接続する構造には種々のタイプがあるが、本発
明においては特に限定されるものではない。図示の例で
は、カソード電極２の直上にある抵抗層３、改質フォト
レジスト層４を介してエミッタ４ａからカソード電極２
に電流を流している。他の例として、抵抗層３をなく
し、改質フォトレジスト層４をカソード電極２に直接的
に積層してもよい。この他、図示のカソード電極２の部
分を島状電極とし、改質フォトレジスト層４およびこの
島状電極が抵抗層３を介してカソード電極パターンの配
線部に電気的に接続されてもよい。また、改質フォトレ
ジスト層４の直下では抵抗層３だけがカソード基板１上
に形成され、図示しない部分でカソード基板１上にカソ
ード電極パターンの配線部が形成され、改質フォトレジ
スト層４がこの抵抗層３を介してカソード電極パターン
の配線部に接続されてもよい。
【００１６】カソード電極２と改質フォトレジスト層４
との間に抵抗層３を形成するのは、塵埃によるエミッタ
４ａと引出電極部６の短絡時の過電流防止、エミッタ４
ａと引出電極部６との間あるいはエミッタ４ａとアノー
ド電極との間の脱ガスによる放電の際の過電流防止、特
定のエミッタ４ａへの電流の集中の防止等のためであ
り、抵抗層３により、製造上の歩留まりの向上や動作の
安定化をはかることができる。
との間に抵抗層３を形成するのは、塵埃によるエミッタ
４ａと引出電極部６の短絡時の過電流防止、エミッタ４
ａと引出電極部６との間あるいはエミッタ４ａとアノー
ド電極との間の脱ガスによる放電の際の過電流防止、特
定のエミッタ４ａへの電流の集中の防止等のためであ
り、抵抗層３により、製造上の歩留まりの向上や動作の
安定化をはかることができる。
【００１７】ゲート電極パターンは、引出電極部６を有
し、各引出電極部６には複数の開口部７が設けられ、各
引出電極部６ごとに単一のエミッタ４ａ、あるいは、複
数のエミッタ４ａからなる１単位のエミッタアレイが構
成され、共通の抵抗層３を介してカソード電極２に接続
されている。表示装置の電界放出カソードとして用いる
場合には、１枚のカソード基板１に、画素および３原色
に対応して複数の引出電極部６が形成される。
し、各引出電極部６には複数の開口部７が設けられ、各
引出電極部６ごとに単一のエミッタ４ａ、あるいは、複
数のエミッタ４ａからなる１単位のエミッタアレイが構
成され、共通の抵抗層３を介してカソード電極２に接続
されている。表示装置の電界放出カソードとして用いる
場合には、１枚のカソード基板１に、画素および３原色
に対応して複数の引出電極部６が形成される。
【００１８】ゲート電極パターンの配線とカソード電極
パターンの配線とをマトリクス配線することにより、カ
ソード基板１上の特定の引出電極部６に属する、エミッ
タアレイまたは単一のエミッタ４ａを独立して任意に制
御することができる。例えば、カソード基板１の上に複
数のカソード電極ラインが形成され、絶縁層５上に複数
のゲート電極ラインが形成されてマトリクスを組む構成
となっている。カソード電極２の１ラインに数百ドット
のエミッタ４ａが形成されており、このカソード電極２
の１ラインへ入力する入力信号と、これに直交する引出
電極部６に接続されたゲート電極ラインへの正電圧印加
とによりエミッタ４ａを選択して電子放出させる。
パターンの配線とをマトリクス配線することにより、カ
ソード基板１上の特定の引出電極部６に属する、エミッ
タアレイまたは単一のエミッタ４ａを独立して任意に制
御することができる。例えば、カソード基板１の上に複
数のカソード電極ラインが形成され、絶縁層５上に複数
のゲート電極ラインが形成されてマトリクスを組む構成
となっている。カソード電極２の１ラインに数百ドット
のエミッタ４ａが形成されており、このカソード電極２
の１ラインへ入力する入力信号と、これに直交する引出
電極部６に接続されたゲート電極ラインへの正電圧印加
とによりエミッタ４ａを選択して電子放出させる。
【００１９】次に、上述した電界放出カソードの製造方
法を説明する。図１において、まず、カソード基板１の
上にカソード電極２のパターンを形成し、次に抵抗層３
のパターンを形成し、さらに、フォトレジスト層を形成
する。一方、突起形成用凹部を有する凹版を製作してお
く。フォトレジスト層に、突起形成用凹部を有し離型材
が塗布された凹版を重ね合わせ、加熱しながら加圧成型
することにより、フォトレジスト層にエミッタ４ａとな
る突起部を形成するとともにフォトレジスト層を改質す
る。次に、凹版を剥離して、改質されたフォトレジスト
層の表面をエッチングする。改質されたフォトレジスト
層上に絶縁層５を形成し、この絶縁層５の上にゲート電
極パターンを形成し、このゲート電極パターンの引出電
極部６および絶縁層５の積層部をエッチングすることに
より、積層部に開口部７を形成するとともに、この開口
部７の絶縁層５から改質フォトレジスト層４の突起部の
先端を露出させる。
法を説明する。図１において、まず、カソード基板１の
上にカソード電極２のパターンを形成し、次に抵抗層３
のパターンを形成し、さらに、フォトレジスト層を形成
する。一方、突起形成用凹部を有する凹版を製作してお
く。フォトレジスト層に、突起形成用凹部を有し離型材
が塗布された凹版を重ね合わせ、加熱しながら加圧成型
することにより、フォトレジスト層にエミッタ４ａとな
る突起部を形成するとともにフォトレジスト層を改質す
る。次に、凹版を剥離して、改質されたフォトレジスト
層の表面をエッチングする。改質されたフォトレジスト
層上に絶縁層５を形成し、この絶縁層５の上にゲート電
極パターンを形成し、このゲート電極パターンの引出電
極部６および絶縁層５の積層部をエッチングすることに
より、積層部に開口部７を形成するとともに、この開口
部７の絶縁層５から改質フォトレジスト層４の突起部の
先端を露出させる。
【００２０】次に、図２ないし図７を参照して、製造工
程を順に説明する。図２、図３は、本発明の電界放出カ
ソードの第１の製造方法の第１，第２の工程の説明図で
あり、凹版の製作工程を示すものである。図中、図１と
同様な部分には同じ符号を付して説明を省略する。１１
はシリコンウエハー、１１ａは凹部、１２は酸化膜、１
２ａは穴、２１は金属基板である。
程を順に説明する。図２、図３は、本発明の電界放出カ
ソードの第１の製造方法の第１，第２の工程の説明図で
あり、凹版の製作工程を示すものである。図中、図１と
同様な部分には同じ符号を付して説明を省略する。１１
はシリコンウエハー、１１ａは凹部、１２は酸化膜、１
２ａは穴、２１は金属基板である。
【００２１】図２（ａ）に示すように、シリコンの単結
晶であるシリコンウエハー１１の表面にＳｉＯ2 の酸化
膜１２を０．５μｍ厚で形成する。その上に、図示しな
いフォトレジスト膜を形成して、１〜数μｍφの穴１２
ａを所定のピッチ間隔でパターニングすると、図２
（ｂ）に示すものとなる。次に、酸化膜１２をマスク層
として、ＢＨＦを使用したウエットエッチング、あるい
は、ＳＦ6 またはＣＨＦ3等を使用したドライエッチン
グにより異方性エッチングを行う。
晶であるシリコンウエハー１１の表面にＳｉＯ2 の酸化
膜１２を０．５μｍ厚で形成する。その上に、図示しな
いフォトレジスト膜を形成して、１〜数μｍφの穴１２
ａを所定のピッチ間隔でパターニングすると、図２
（ｂ）に示すものとなる。次に、酸化膜１２をマスク層
として、ＢＨＦを使用したウエットエッチング、あるい
は、ＳＦ6 またはＣＨＦ3等を使用したドライエッチン
グにより異方性エッチングを行う。
【００２２】その結果、図２（ｃ）に示すように、シリ
コンウエハー１１の結晶構造である（１１１）面で囲ま
れた、四角錐（逆ピラミッド形状）の凹部１１ａが多数
形成される。その後、酸化膜１２のマスク層を除去した
後、このシリコンウエハー１１を有機系接着剤で金属板
２１に貼り合わせると、図３に示すようなスタンプ用の
凹版が作製される。このシリコンウエハー１１を使用し
た凹版は、ベースとして金属基板２１等の上に接合され
ている。そのため、主要部が破損しない限り、凹版を洗
浄して油性剥離膜をスプレー塗布すれば繰り返し使用が
可能である。
コンウエハー１１の結晶構造である（１１１）面で囲ま
れた、四角錐（逆ピラミッド形状）の凹部１１ａが多数
形成される。その後、酸化膜１２のマスク層を除去した
後、このシリコンウエハー１１を有機系接着剤で金属板
２１に貼り合わせると、図３に示すようなスタンプ用の
凹版が作製される。このシリコンウエハー１１を使用し
た凹版は、ベースとして金属基板２１等の上に接合され
ている。そのため、主要部が破損しない限り、凹版を洗
浄して油性剥離膜をスプレー塗布すれば繰り返し使用が
可能である。
【００２３】図４は、本発明の電界放出カソードの第１
の製造方法の第３の工程の説明図である。図中、図１と
同様な部分には同じ符号を付して説明を省略する。３１
はフォトレジスト層である。ガラス製のカソード基板１
上にカソード電極２のパターンを形成し、その上に抵抗
層３としてアモルファスシリコン（ａ−Ｓｉ）等の厚膜
または薄膜のパターンをパターニングにより形成する。
その上に、フォトレジスト層３１のパターンを約１０μ
ｍ厚で塗布し、約１００℃でプリベークする。
の製造方法の第３の工程の説明図である。図中、図１と
同様な部分には同じ符号を付して説明を省略する。３１
はフォトレジスト層である。ガラス製のカソード基板１
上にカソード電極２のパターンを形成し、その上に抵抗
層３としてアモルファスシリコン（ａ−Ｓｉ）等の厚膜
または薄膜のパターンをパターニングにより形成する。
その上に、フォトレジスト層３１のパターンを約１０μ
ｍ厚で塗布し、約１００℃でプリベークする。
【００２４】図５，図６，図７は、本発明の電界放出カ
ソードの第１の製造方法の第４，第５，第６の工程の説
明図である。図中、図１〜図４と同様な部分には同じ符
号を付して説明を省略する。４１は金属膜、４２はレジ
スト材である。図３に示した凹版のシリコンウエハー１
１の表面を洗浄した後、離型剤としてシリコン系オイル
等の潤滑油をスプレー塗布して、シリコンウエハー凹版
のスタンプができる。このシリコンウエハー凹版のスタ
ンプに、図４に示したカソード基板１のフォトレジスト
層３１側を重ね合わせ、図５に示すように重ね合わせた
状態で、真空中または不活性ガス中で約３００〜８００
℃に加温しながら加圧する。フォトレジスト層３１は、
熱により改質されて、炭素−炭素の共有結合が多くなり
導電性を有するようになる。その後、凹版とカソード電
極側とを離型すると、図６に示すように、改質されたフ
ォトレジスト層４に突起部が形成される。その後、改質
されたフォトレジスト層４の表面に対し、Ｏ2 アッシャ
ー等により軽く等方性エッチングを行い、突起部以外の
改質されたフォトレジスト層４をできるだけ除去する。
ソードの第１の製造方法の第４，第５，第６の工程の説
明図である。図中、図１〜図４と同様な部分には同じ符
号を付して説明を省略する。４１は金属膜、４２はレジ
スト材である。図３に示した凹版のシリコンウエハー１
１の表面を洗浄した後、離型剤としてシリコン系オイル
等の潤滑油をスプレー塗布して、シリコンウエハー凹版
のスタンプができる。このシリコンウエハー凹版のスタ
ンプに、図４に示したカソード基板１のフォトレジスト
層３１側を重ね合わせ、図５に示すように重ね合わせた
状態で、真空中または不活性ガス中で約３００〜８００
℃に加温しながら加圧する。フォトレジスト層３１は、
熱により改質されて、炭素−炭素の共有結合が多くなり
導電性を有するようになる。その後、凹版とカソード電
極側とを離型すると、図６に示すように、改質されたフ
ォトレジスト層４に突起部が形成される。その後、改質
されたフォトレジスト層４の表面に対し、Ｏ2 アッシャ
ー等により軽く等方性エッチングを行い、突起部以外の
改質されたフォトレジスト層４をできるだけ除去する。
【００２５】次に、改質されたフォトレジスト層４の上
にプラズマＣＶＤ法、常圧ＣＶＤ法、減圧ＣＶＤ法、ま
たは、熱フィラメントＣＶＤ法等により、絶縁層５を
０．４〜１μｍ厚で形成する。その上に、ゲート電極と
なるＮｂ等の金属膜４１を、スパッタ蒸着等で０．２〜
０．４μｍ厚で形成し、その上から、レジスト材（これ
もフォトレジストであるが、フォトレジスト３１と同じ
ものでも、異なるものでもよい）４２を、金属膜４１の
凸部の先端を埋め込むように１μｍ以上形成すると、図
７に示すものとなる。
にプラズマＣＶＤ法、常圧ＣＶＤ法、減圧ＣＶＤ法、ま
たは、熱フィラメントＣＶＤ法等により、絶縁層５を
０．４〜１μｍ厚で形成する。その上に、ゲート電極と
なるＮｂ等の金属膜４１を、スパッタ蒸着等で０．２〜
０．４μｍ厚で形成し、その上から、レジスト材（これ
もフォトレジストであるが、フォトレジスト３１と同じ
ものでも、異なるものでもよい）４２を、金属膜４１の
凸部の先端を埋め込むように１μｍ以上形成すると、図
７に示すものとなる。
【００２６】図７において、レジスト材４２を、Ｏ2 ア
ッシャー等でエッチングして、金属膜４１の凸部の先端
を０．１〜０．３μｍ位の高さまで露出させる。露出し
た金属膜４１の凸部に対し、ＳＦ6 を使用したドライエ
ッチング等を用いてエッチングして、開口部を開ける。
さらに、ＢＨＦを使用したウエットエッチング、あるい
は、ＳＦ6 またはＣＨＦ3 等を使用したドライエッチン
グを用いて、開口された金属膜４１の下の絶縁層５を選
択エッチングして、改質フォトレジスト層４の突起部の
先端を露出させると、図１に示した電界放出カソードが
作製される。
ッシャー等でエッチングして、金属膜４１の凸部の先端
を０．１〜０．３μｍ位の高さまで露出させる。露出し
た金属膜４１の凸部に対し、ＳＦ6 を使用したドライエ
ッチング等を用いてエッチングして、開口部を開ける。
さらに、ＢＨＦを使用したウエットエッチング、あるい
は、ＳＦ6 またはＣＨＦ3 等を使用したドライエッチン
グを用いて、開口された金属膜４１の下の絶縁層５を選
択エッチングして、改質フォトレジスト層４の突起部の
先端を露出させると、図１に示した電界放出カソードが
作製される。
【００２７】次に、本発明の電界放出カソードの第２の
製造方法を説明する。図１において、カソード基板１上
にカソード電極２のパターンを形成する。一方、突起形
成用凹部を有し離型材が塗布された凹版の側にフォトレ
ジスト層を形成しておく。カソード電極２のパターンと
フォトレジスト層が対向するように、カソード基板側と
凹版側とを重ね合わせ、加熱しながら加圧成型すること
により、フォトレジスト層にエミッタ４ａとなる突起部
を形成するとともに、フォトレジスト層を改質する。凹
版を剥離し、改質されたフォトレジスト層の表面をエッ
チングし、改質されたフォトレジスト層上に絶縁層５を
形成し、この絶縁層５上にゲート電極パターンを形成
し、このゲート電極パターンの引出電極部６および絶縁
層５の積層部をエッチングすることにより、積層部に開
口部７を形成するとともに、この開口部７の絶縁層５か
ら改質されたフォトレジスト層の突起部の先端を露出さ
せる。
製造方法を説明する。図１において、カソード基板１上
にカソード電極２のパターンを形成する。一方、突起形
成用凹部を有し離型材が塗布された凹版の側にフォトレ
ジスト層を形成しておく。カソード電極２のパターンと
フォトレジスト層が対向するように、カソード基板側と
凹版側とを重ね合わせ、加熱しながら加圧成型すること
により、フォトレジスト層にエミッタ４ａとなる突起部
を形成するとともに、フォトレジスト層を改質する。凹
版を剥離し、改質されたフォトレジスト層の表面をエッ
チングし、改質されたフォトレジスト層上に絶縁層５を
形成し、この絶縁層５上にゲート電極パターンを形成
し、このゲート電極パターンの引出電極部６および絶縁
層５の積層部をエッチングすることにより、積層部に開
口部７を形成するとともに、この開口部７の絶縁層５か
ら改質されたフォトレジスト層の突起部の先端を露出さ
せる。
【００２８】図８，図９は、本発明の電界放出カソード
の第２の製造方法の途中工程の第１，第２の説明図であ
る。図中、図１ないし図４と同様な部分には同じ符号を
付して説明を省略する。図３に示したシリコンウエハー
１１の凹版の表面に離型材を塗布した後、スピンコート
法により、フォトレジスト３１を塗布形成すると、図８
に示すものとなる。凹部１１ａに埋められたフォトレジ
スト材料以外のフォトレジスト層をできるだけＯ2 アッ
シャー等でエッチングする。一方、図４と同様に、ガラ
ス製のカソード基板１上にカソード電極２のパターンを
形成し、その上に抵抗層３としてアモルファスシリコン
（ａ−Ｓｉ）等の厚膜または薄膜のパターンをパターニ
ングにより形成すると、図９に示すものとなる。
の第２の製造方法の途中工程の第１，第２の説明図であ
る。図中、図１ないし図４と同様な部分には同じ符号を
付して説明を省略する。図３に示したシリコンウエハー
１１の凹版の表面に離型材を塗布した後、スピンコート
法により、フォトレジスト３１を塗布形成すると、図８
に示すものとなる。凹部１１ａに埋められたフォトレジ
スト材料以外のフォトレジスト層をできるだけＯ2 アッ
シャー等でエッチングする。一方、図４と同様に、ガラ
ス製のカソード基板１上にカソード電極２のパターンを
形成し、その上に抵抗層３としてアモルファスシリコン
（ａ−Ｓｉ）等の厚膜または薄膜のパターンをパターニ
ングにより形成すると、図９に示すものとなる。
【００２９】図８に示したフォトレジスト３１の側と、
図９に示した抵抗層３の側とを位置合わせして重ね合わ
せる。図５と同様に、真空中または不活性ガス中で約３
００〜８００℃に加温しながら加圧した後に、両者を離
型することにより、図６に示したように、改質されたフ
ォトレジスト層に突起部を形成する。その後は第１の実
施の形態と同様である。改質されたフォトレジスト層の
上に絶縁層と金属膜を形成し、金属膜の凸部に対してエ
ッチングして開口部を形成し、さらに絶縁層５をエッチ
ングして、改質フォトレジスト層の突起部の先端を露出
させる。
図９に示した抵抗層３の側とを位置合わせして重ね合わ
せる。図５と同様に、真空中または不活性ガス中で約３
００〜８００℃に加温しながら加圧した後に、両者を離
型することにより、図６に示したように、改質されたフ
ォトレジスト層に突起部を形成する。その後は第１の実
施の形態と同様である。改質されたフォトレジスト層の
上に絶縁層と金属膜を形成し、金属膜の凸部に対してエ
ッチングして開口部を形成し、さらに絶縁層５をエッチ
ングして、改質フォトレジスト層の突起部の先端を露出
させる。
【００３０】なお、いずれの実施の形態においても、上
述した凹版にはシリコンウエハー１１を使用した。しか
し、フォトレジスト層３１に突起部を形成するための凹
部を形成することができるものであれば、化合物半導体
の単結晶、あるいは、金属薄膜であってもよい。
述した凹版にはシリコンウエハー１１を使用した。しか
し、フォトレジスト層３１に突起部を形成するための凹
部を形成することができるものであれば、化合物半導体
の単結晶、あるいは、金属薄膜であってもよい。
【００３１】
【発明の効果】上述した説明から明らかなように、本発
明の電界放出カソードによれば、電子放出効率の良い電
界放出カソードを実現することができるという効果があ
る。本発明の電界放出カソードの製造方法によれば、電
子放出効率の良い電界放出カソードを、均質で再現性良
い電界放出カソードを容易に低コストで作製することが
できるという効果がある。また、小型のものから大型の
ものまで、また多品種の電界放出カソードを１枚の凹版
スタンプを作製するだけで、何度でも使用できるため、
電界放出ディスプレイ（ＦＥＤ：Field Emissin Displa
y）の電界放出カソードとして用いる場合に、ディスプ
レイのバリエーションを増やすことができるとともに、
コストを大幅に低減することができる。
明の電界放出カソードによれば、電子放出効率の良い電
界放出カソードを実現することができるという効果があ
る。本発明の電界放出カソードの製造方法によれば、電
子放出効率の良い電界放出カソードを、均質で再現性良
い電界放出カソードを容易に低コストで作製することが
できるという効果がある。また、小型のものから大型の
ものまで、また多品種の電界放出カソードを１枚の凹版
スタンプを作製するだけで、何度でも使用できるため、
電界放出ディスプレイ（ＦＥＤ：Field Emissin Displa
y）の電界放出カソードとして用いる場合に、ディスプ
レイのバリエーションを増やすことができるとともに、
コストを大幅に低減することができる。
【図１】本発明の電界放出カソードの実施の一形態の断
面構造図である。
面構造図である。
【図２】本発明の電界放出カソードの第１の製造方法の
第１の工程の説明図である。
第１の工程の説明図である。
【図３】本発明の電界放出カソードの第１の製造方法の
第２の工程の説明図である。
第２の工程の説明図である。
【図４】本発明の電界放出カソードの第１の製造方法の
第３の工程の説明図である。
第３の工程の説明図である。
【図５】本発明の電界放出カソードの第１の製造方法の
第４の工程の説明図である。
第４の工程の説明図である。
【図６】本発明の電界放出カソードの第１の製造方法の
第５の工程の説明図である。
第５の工程の説明図である。
【図７】本発明の電界放出カソードの第１の製造方法の
第６の工程の説明図である。
第６の工程の説明図である。
【図８】本発明の電界放出カソードの第２の製造方法の
第１の途中工程の説明図である。
第１の途中工程の説明図である。
【図９】本発明の電界放出カソードの第２の製造方法の
第２の途中工程の説明図である。
第２の途中工程の説明図である。
１ カソード基板、２ カソード電極、３ 抵抗層、４
改質フォトレジスト層、４ａ エミッタ、５ 絶縁
層、６ 引出電極部、７ 開口部、１１ シリコンウエ
ハー、１１ａ 凹部、１２ 酸化膜、１２ａ 穴、２１
金属基板、３１フォトレジスト層、４１ 金属膜、４
２ レジスト材
改質フォトレジスト層、４ａ エミッタ、５ 絶縁
層、６ 引出電極部、７ 開口部、１１ シリコンウエ
ハー、１１ａ 凹部、１２ 酸化膜、１２ａ 穴、２１
金属基板、３１フォトレジスト層、４１ 金属膜、４
２ レジスト材
フロントページの続き (72)発明者 伊藤 順司 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 (72)発明者 金丸 正剛 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内
Claims (6)
- 【請求項１】 絶縁層、該絶縁層上に形成された引出電
極、前記絶縁層および前記引出電極の積層部分に開けら
れた開口部、該開口部内に設けられたエミッタ、およ
び、カソード電極を有する電界放出カソードであって、 前記絶縁層の下層に、加熱により改質された改質フォト
レジスト層を有し、 前記改質フォトレジスト層に前記カソード電極が電気的
に接続され、 前記エミッタは、前記絶縁層から露出した前記改質フォ
トレジスト層の突起部の先端であることを特徴とする電
界放出カソード。 - 【請求項２】 抵抗層を有し、該抵抗層を介して前記改
質フォトレジスト層に前記カソード電極が電気的に接続
されることを特徴とする請求項１に記載の電界放出カソ
ード。 - 【請求項３】 カソード基板上にカソード電極パターン
を形成した後、フォトレジスト層を形成し、該フォトレ
ジスト層に、突起形成用凹部を有し離型材が塗布された
凹版を重ね合わせ、加熱しながら加圧成型することによ
り、前記フォトレジスト層に突起部を形成するとともに
前記フォトレジスト層を改質し、前記凹版を剥離し、改
質された前記フォトレジスト層の表面をエッチングし、
前記改質されたフォトレジスト層上に絶縁層を形成し、
該絶縁層上にゲート電極パターンを形成し、該ゲート電
極パターンの引出電極部および前記絶縁層の積層部分を
エッチングすることにより、前記積層部に開口部を形成
するとともに、該開口部の前記絶縁層から前記改質され
たフォトレジスト層の前記突起部の先端を露出させるこ
とを特徴とする電界放出カソードの製造方法。 - 【請求項４】 前記カソード電極パターン上に抵抗層パ
ターンを形成した後、前記フォトレジスト層パターンを
形成することを特徴とする請求項３に記載の電界放出カ
ソードの製造方法。 - 【請求項５】 カソード基板上にカソード電極パターン
を形成するとともに、突起形成用凹部を有し離型材が塗
布された凹版にフォトレジスト層を形成し、前記カソー
ド電極パターンと前記フォトレジスト層が対向するよう
に、前記カソード基板側と前記凹版側とを重ね合わせ、
加熱しながら加圧成型することにより、前記フォトレジ
スト層に突起部を形成するとともに前記フォトレジスト
層を改質し、前記凹版を剥離し、改質された前記フォト
レジスト層の表面をエッチングし、前記改質されたフォ
トレジスト層上に絶縁層を形成し、該絶縁層上にゲート
電極パターンを形成し、該ゲート電極パターンの引出電
極部および前記絶縁層の積層部をエッチングすることに
より、前記積層部分に開口部を形成するとともに、該開
口部の前記絶縁層から前記改質されたフォトレジスト層
の前記突起部の先端を露出させることを特徴とする電界
放出カソードの製造方法。 - 【請求項６】 前記カソード電極パターン上に抵抗層パ
ターンを形成した後、前記抵抗層パターンと前記フォト
レジスト層が対向するように、前記カソード基板側と前
記凹版側とを重ね合わせることを特徴とする請求項５に
記載の電界放出カソードの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15748098A JP3437983B2 (ja) | 1998-06-05 | 1998-06-05 | 電界放出カソードおよびその製造方法 |
| US09/317,864 US6409565B1 (en) | 1998-05-16 | 1999-05-25 | Reduced voltage field emission cathode and method for manufacturing same |
| TW088108501A TW428188B (en) | 1998-06-05 | 1999-05-25 | Field emission cathode and method for manufacturing same |
| KR1019990020384A KR100348814B1 (ko) | 1998-06-05 | 1999-06-03 | 전계방출캐소드 및 그 제조방법 |
| FR9907069A FR2779570B1 (fr) | 1998-06-05 | 1999-06-04 | Cathode a emission de champ et procede de fabrication associe |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15748098A JP3437983B2 (ja) | 1998-06-05 | 1998-06-05 | 電界放出カソードおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354011A true JPH11354011A (ja) | 1999-12-24 |
| JP3437983B2 JP3437983B2 (ja) | 2003-08-18 |
Family
ID=15650608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15748098A Expired - Fee Related JP3437983B2 (ja) | 1998-05-16 | 1998-06-05 | 電界放出カソードおよびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6409565B1 (ja) |
| JP (1) | JP3437983B2 (ja) |
| KR (1) | KR100348814B1 (ja) |
| FR (1) | FR2779570B1 (ja) |
| TW (1) | TW428188B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004517756A (ja) * | 2001-01-18 | 2004-06-17 | トーンジェット リミテッド | ドロップオンデマンドプリンタのための電極 |
| JP2010532915A (ja) * | 2008-06-30 | 2010-10-14 | 韓国科学技術院 | 炭素微細構造物を有する電界放出アレイ及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9060844B2 (en) * | 2002-11-01 | 2015-06-23 | Valentx, Inc. | Apparatus and methods for treatment of morbid obesity |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128971A (en) * | 1977-04-18 | 1978-11-10 | Hitachi Ltd | Manufacture of electron radiation cathode |
| EP0675519A1 (en) * | 1994-03-30 | 1995-10-04 | AT&T Corp. | Apparatus comprising field emitters |
| US5713775A (en) * | 1995-05-02 | 1998-02-03 | Massachusetts Institute Of Technology | Field emitters of wide-bandgap materials and methods for their fabrication |
| US5726524A (en) * | 1996-05-31 | 1998-03-10 | Minnesota Mining And Manufacturing Company | Field emission device having nanostructured emitters |
| FR2751785A1 (fr) * | 1996-07-29 | 1998-01-30 | Commissariat Energie Atomique | Procede et dispositif de formation de motifs dans une couche de resine photosensible par insolation laser continue, application a la fabrication de sources d'electrons a cathodes emissives a micropointes et d'ecrans plats |
-
1998
- 1998-06-05 JP JP15748098A patent/JP3437983B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-25 US US09/317,864 patent/US6409565B1/en not_active Expired - Fee Related
- 1999-05-25 TW TW088108501A patent/TW428188B/zh active
- 1999-06-03 KR KR1019990020384A patent/KR100348814B1/ko not_active IP Right Cessation
- 1999-06-04 FR FR9907069A patent/FR2779570B1/fr not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004517756A (ja) * | 2001-01-18 | 2004-06-17 | トーンジェット リミテッド | ドロップオンデマンドプリンタのための電極 |
| JP2010532915A (ja) * | 2008-06-30 | 2010-10-14 | 韓国科学技術院 | 炭素微細構造物を有する電界放出アレイ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW428188B (en) | 2001-04-01 |
| FR2779570B1 (fr) | 2001-05-04 |
| KR100348814B1 (ko) | 2002-08-17 |
| JP3437983B2 (ja) | 2003-08-18 |
| FR2779570A1 (fr) | 1999-12-10 |
| KR20000005864A (ko) | 2000-01-25 |
| US6409565B1 (en) | 2002-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4063451B2 (ja) | カーボンナノチューブのパターン形成方法 | |
| US6417606B1 (en) | Field emission cold-cathode device | |
| KR100828231B1 (ko) | 전자방출소자, 전자원 및 화상표시장치의 제조방법 | |
| JP2002056771A (ja) | 電子放出素子、電子源及び画像形成装置 | |
| JP2002093307A (ja) | 電子放出素子及び電子放出素子の製造方法及び電子源及び画像形成装置 | |
| JP3437983B2 (ja) | 電界放出カソードおよびその製造方法 | |
| JP2001351512A (ja) | 電界放出陰極の製造方法 | |
| KR100312510B1 (ko) | 카본 나노튜브를 이용한 전계방출소자 | |
| JP3526462B2 (ja) | 電界放出型陰極装置 | |
| JP2940360B2 (ja) | 電界放出素子アレイの製造方法 | |
| JP3052845B2 (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| JP2000315453A (ja) | 電界放出陰極のエミッタ及びその製造方法 | |
| JP3354405B2 (ja) | 電界放出型冷陰極の製造方法 | |
| KR100405971B1 (ko) | 전계방출소자의 집속전극 구조 및 형성방법 | |
| JP2002056770A (ja) | 電界放出カソード及びその製造方法 | |
| JP2000011855A (ja) | 電界放出カソードおよびその製造方法 | |
| JPH11162326A (ja) | 電界電子放出素子 | |
| KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
| KR20020031819A (ko) | 전계방출표시소자의 제조방법 | |
| KR100370246B1 (ko) | 전계방출소자 | |
| KR100285316B1 (ko) | 대면적화 한 전계 방출 표시소자 | |
| JP3419677B2 (ja) | 電界放出型冷陰極の製造方法 | |
| JPH02257540A (ja) | 熱電子線源及びその製造方法 | |
| JPH10208624A (ja) | 電界放出型電子放出素子の製造方法およびこれを用いた画像形成装置 | |
| KR100352972B1 (ko) | 전계방출소자와그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030408 |
|
| LAPS | Cancellation because of no payment of annual fees |