KR100828231B1 - 전자방출소자, 전자원 및 화상표시장치의 제조방법 - Google Patents

전자방출소자, 전자원 및 화상표시장치의 제조방법 Download PDF

Info

Publication number
KR100828231B1
KR100828231B1 KR1020060084471A KR20060084471A KR100828231B1 KR 100828231 B1 KR100828231 B1 KR 100828231B1 KR 1020060084471 A KR1020060084471 A KR 1020060084471A KR 20060084471 A KR20060084471 A KR 20060084471A KR 100828231 B1 KR100828231 B1 KR 100828231B1
Authority
KR
South Korea
Prior art keywords
opening
electron
insulating layer
emitting
conductive layer
Prior art date
Application number
KR1020060084471A
Other languages
English (en)
Other versions
KR20070026253A (ko
Inventor
요지 테라모토
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20070026253A publication Critical patent/KR20070026253A/ko
Application granted granted Critical
Publication of KR100828231B1 publication Critical patent/KR100828231B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/04—Cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

전자방출소자를 제조하는 방법은, 절연층(3)을 개재하여 캐소드전극(2)과 게이트전극(4)을 적층하고, 게이트전극(4)과 절연층을 관통한 게이트홀내에 위치하는 캐소드전극(2) 위에 전자방출막(5)을 배치하는 것을 포함하고 있다. 절연층(3)과 게이트전극(4)중 적어도 게이트전극을 관통하고 게이트홀인 제 1개구와 병설된 제 2개구가 형성되고, 내벽면에 전자방출막이 퇴적된 상기 제 1개구와 상기 제 2개구 사이의 절연층(3)이, 상기 제 1개구와 제 2개구가 서로 연통될 때까지, 에칭되는 것을 특징으로 한다. 이에 의해, 제 1개구의 내벽면에 퇴적된 전자방출막의 재료를 제거하여 누설전류를 감소시킨다.

Description

전자방출소자, 전자원 및 화상표시장치의 제조방법{PROCESSES FOR FABRICATING ELECTRON EMITTING DEVICE, ELECTRON SOURCE, AND IMAGE DISPLAY DEVICE}
도 1A, 도 1B, 도 1C 및 도 1D는 본 발명에 의한 전자방출소자의 제조방법 위한 절차의 예를 순차적으로 도시한 설명도;
도 2A, 도 2B, 도 2C 및 도 2D는 도 1A 내지 도 1D의 결과이며, 본발명에 의한 전자방출소자의 제조방법을 위한 절차의 예를 순차적으로 도시한 설명도;
도 3은 제 1개구 및 제 2개구의 예를 도시한 평면도;
도 4A 및 도 4B는 제 1개구 및 제 2개구의 다른 예를 도시한 도면으로서, 도 4A는 평면도, 도 4B는 에칭공정 후에 제 2개구로부터 보았을 때의 횡단면도;
도 5는 제 2개구의 다른 예를 도시한 횡단면도;
도 6A 및 도 6B는 절연층의 다른 예를 도시한 도면으로서, 도 6A는 제 1개구 및 제 2개구가 형성되기 전의 횡단면도, 도 6B는 에칭공정 후에 제 2개구로부터 보았을 때의 횡단면도;
도 7A 및도 7B는 전자방출막의 형성공정의 다른 예를 도시한 도면으로서, 도 7A는 에칭공정 전에 제 2개구로부터 보았을 때의 횡단면도, 도 7B는 에치공정 후에 제 2개구로부터 보았을 때의 횡단면도;
도 8은 본 발명의 방법에 의해 얻은 전자방출소자가 구동되는 경우의 설명도;
도 9는 본 발명의 방법에 의해 얻은 매트릭스 배치의 전자원을 나타내는 구성도;
도 10은 본 발명의 제조방법에 의해 얻은 매트릭스 배열의 전자원을 이용한 화상표시장치를 도시한 개략구조도;
도 11A 및 도 11B는 본 발명에 의한 화상형성장치에서의 형광막의 설명도.
<도면의 주요부분에 대한 부호의 설명>
1: 기판 2: 캐소드전극
3: 절연층 4: 게이트전극
5: 전자 방출막 6: 제 1개구
7: 제 2개구 8: 애노드전극
12,13: 마스크 패턴
801: 전자원 기체 901: 리어플레이트
902: 지지프레임 903: 유리기체
904: 형광막 905: 메탈백
906: 페이스 플레이트 907: 외위기
본 발명은 전자방출소자, 전자원 및 화상표시장치의 제조방법에 관한 것이다.
전자방출소자로서는, 전계방출형(이후로는 "FE 형"으로 칭함) 등이 있다. FE형으로서는, 캐소드전극과 게이트전극을 절연층을 개재하여 적층하고, 게이트전극과 절연층을 관통하는 개구(게이트홀) 내에 위치하는 캐소드전극 상에 전자방출부재를 배치한 구조가 있다. 이러한 구조체의 대표적인 예로서는, 상기 개구내에 원추형 전자방출부재가 배치되어 있는 스핀트 형(spindt type)이 있다.
지금까지, 다음의 방법이 전자방출소자의 제조방법으로서 알려져 있다.
(1) 개구를 형성한 후에, 리프트오프 프로세스에 의해 전자방출부재를 개구에 퇴적시키는 방법(일본국 특개평 8-96704호 공보 참조).
(2) 전자방출부재를 개구에 퇴적시킨 후에, 개구내 에칭액을 도입하고, 절연막의 개구 내부측벽 위에 퇴적된 전자방출막의 일부를 제거하는 방법(일본국 특개 2000-195448호 공보 참조).
(3) 전자방출부재를 미리 캐소드전극 상에 퇴적시킨 후에, 절연층 및 게이트전극을 형성하고, 이어서 개구를 형성하는 방법(일본국 특개평 8-264109호 공보 참조).
그러나, 일본국 특개평 8-96704호 공보에 개시된 바와 같이 전자방출부재의 퇴적에 리프트오프 프로세스를 이용하는 경우에, 전자방출부재가 개구에 퇴적시에(전자방출부재가 개구의 내부면에 퇴적시에), 도전성 재료인 전자방출부재의 퇴적 이 상기 개구내의 절연층의 측벽부에서 발생하기 쉽다. 리프트오프 시에도 전자방출부재의 퇴적이 상기 개구내의 절연층의 측벽부에서 발생하기 쉽다. 따라서, 게이트전극과 캐소드전극 사이에 전류의 누출이 증가되는 경향이 있다.
일본국 특개평 8-96704호 공보에는, 개구를 형성한 후에, 습식에칭 등에 의해 상기 개구 내에 노출된 절연층의 일부를 제거함으로써 돌출부를 형성한 기술이 개시되어있다. 이러한 기술에 의하면, 돌출부와 함께 형성된 개구를 마스크로서 이용함으로써 개구내에 절연층의 측벽부에 전자방출부재의 퇴적을 제거하기 위해 의도된 것이다. 그러나, 이러한 기술을 이용하면, 전자방출부재의 막형성 방법이 높은 방향성에 의해 막형성 방법이 제한되고, 공정여유(process margin)가 감소하는 문제가 발생한다.
내부에 전자방출부재가 퇴적된 개구에 에칭액이 도입되는 경우에도, 퇴적된 전자방출부재의 면적이나 퇴적량에도 의존하지만, 외부물질(전자방출부재의 일부) 그 자체가 장벽이 되고, 충분한 에칭공정이 실행될 수 없다. 즉, 외부물질(전자방출부재의 일부)과 절연층의 측벽사이에 에칭액이 들어가지 않고, 외부 물질이 충분히 제거될 수 없어서, 게이트전극과 캐소드전극사이의 누설전류를 제거할 수 없는 경우가 있다. 퇴적구조가 개구마다 다르기 때문에, 누설전류의 변동도 발생한다.
일본국 특개평 8-264109호 공보의 방법에 의하면, 외부물질에 기인한 누설전류의 앞서 언급한 문제점을 해결할 수 있다. 그러나, 이러한 방법에 의하면, 개구를 형성하기 위한 과정에서, 전자방출부재가 에칭의 스톱층(stop layer)이 된다. 그러므로, 전자방출부재가 에칭하기에 충분히 늦은 에칭속도를 가질 필요가 있다. 이것이 절연층 및 전자방출부재의 재료의 선택, 에칭공정의 선택 등의 공정여유의 감소를 초래한다. 또한, 전자방출부재를 장시간 동안 에칭공정에 노출시키므로, 플라즈마 등에 의한 전자방출부재의 열화를 일으키게 된다. 또한, 이러한 방법으로 디바이스를 제작하면, 전자방출소자의 일부가 게이트전극 직하에 존재하는 것을 회피하기 어렵다. 그러므로, 상기 게이트전극 직하의 전자방출부재의 부분으로부터 방출된 전자가 상기 전자방출부재 직상의 게이트전극에 직접 조사된다. 따라서, 이러한 방법에 의해 제작된 전자방출소자의 무효전류는 증가된다.
본 발명은 상기 설명된 관련기술에서의 문제점을 해결하기 위해 이루어진 것이며, 본 발명의 목적은 누설전류가 적은 고효율의 전계방출형 전자방출소자, 전자원 및 화상표시장치를 용이하게 얻을 수 있는 이들의 제조방법을 제공하는 데 있다.
본 발명에 의하면, 전자방출소자를 제조하기 위한 방법을 제공한다. 상기 방법은 다음 공정을 포함한다.
(A) 제 1도전층과, 상기 제 1도전층에 배치된 절연층과 상기 절연층에 배치된 제 2도전층을 포함하고, 제 1개구가 상기 절연층 및 제 2도전층을 개재하여 제 1도전층을 관통하는 구조체를 형성하는 공정과;
(B) 상기 제 1개구의 내부 면에 전자방출부재로부터 형성된 재료의 층을 퇴적하는 공정과;
(C) 절연층과 제 1개구와 제 2도전층 중에 적어도 제 2 도전층을 관통하고 제 1개구와 병설된 제 2개구를 형성하는 공정과;
(D) 병설된 제 1 및 제 2개구 사이에 개재된 절연층의 일부를, 제 1 및 제 2개구가 서로 연통할 때까지 에칭하는 공정
을 포함하는 것을 특징으로 한다.
실시형태에서는, 전자방출부재가 되는 재료의 층이 스프레이 공정에 의해 퇴적되어 있다.
실시형태에서는, (D)공정의 에칭은 습식에칭이다
본 발명에 의하면, 상기 방법에 의해 각각 제조된 복수의 전자방출소자를 구비한 전자원을 생성하는 공정을 제공한다.
본 발명에 의하면, 전자원과, 상기 전자원으로부터 방출된 전자에 의해 조사되는 때에 광을 방출하는 발광부재를 구비한 화상표시장치의 조립공정을 제공하고, 상기 전자원은 상기 공정에 의해 생성되는 것을 특징으로 한다.
본 발명의 다른 측면에 의하면, 전자방출소자의 제조하는 방법을 제공한다.상기 방법은 다음 공정을 포함한다.
(A) 제 1도전층(2)과 상기 제 1도전층 위에 배치된 절연층(3)과, 상기 절연층 위에 배치된 제 2도전층을 포함하고, 제 1개구(6)는 상기 절연층과 상기 제 2도전층을 개재하여 제 1도전층을 관통하고, 상기 제 1개구와 병설된 제 2개구(7)는 적어도 절연층을 관통하고, 전자방출부재의 재료의 층이 제 1개구의 내면에 퇴적되는 구조체를 구비하는 공정과
(B) 병설된 제 1 및 제 2 개구가 서로 연통되도록 제 1 개구의 내부 측벽에 퇴적된 전자방출부재 재료의 층이 붕괴 될 때까지 병설된 제 1 및 제 2 개구사이에 개재된 한 쌍의 절연층을 에칭하는 공정
을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 상기 방법에 의해 각각 제조된 복수의 전자방출소자를 구비한 화상표시장치의 제조공정을 제공한다.
본 발명에 의하면, 전자방출부재의 퇴적과 동시에 제 1개구의 내부 측벽에 퇴적된 전자방출부재는 제 1개구의 내부측벽의 제거와 함께 제거가 가능하다. 따라서, 누설전류의 감소, 프로세스 마진의 증가에 의한 디스플레이 화면 내에서의 휘도 변동의 감소에 의해, 저소비 전력의 디스플레이를 높은 수율로 제조할 수 있다.
또한, 본 발명의 특징은 첨부된 도면을 참조하여 다음의 전형적인 실시형태의 설명으로부터 명백해질 것이다.
[실시형태의 설명]
이하 첨부도면을 참조하면서 본 발명의 바람직한 실시형태를 상세하게 설명한다.
도 1A 내지 도 1D 및 도 2A 내지 도 2D는 본 발명에 의한 전자방출소자의 제조방법의 흐름도의 예를 나타낸 도면이다. 도 1A 내지 도 1D 및 도 2A 내지 도 2D의 각 처리공정을 이하 상세히 설명할 것이다.
(1) 도 1A의 공정
우선, 기판(1)상에 본 발명의 제 1도전층(2)(최종적으로 "캐소드전극"으로 칭함)를 적층한다. 기판(1)으로서는, 미리 그 표면을 충분히 세정한 석영 유리; Na 등의 불순물 함유량을 감소시킨 유리; 소다라임 유리; 실리콘판 등에 스퍼터링법 등에 의해 SiO2를 적층한 적층체, 알루미나 등 세라믹스의 절연성 기판 중의 어느 것도 이용할 수 있다.
제 1도전층(2)(캐소드전극)는, 일반적으로 도전성을 가지고 있고, 증착법, 스퍼터링법 등의 일반적인 진공막형성 기술 또는 포트리소그래피 기술에 의해 형성된다. 캐소드전극(2)의 구성재료로서는, 예를 들면, Be, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Al, Cu, Ni, Cr, Au, Pt, Pd 등의 금속 또는 합금 재료; TiC, ZrC, HfC, TaC, SiC, WC 등의 탄화물; HfB2, ZrB2, LaB6, CeB6, YB4, GdB4 등의 붕화물; TiN, ZrN, HfN 등의 질화물; Si, Ge 등의 반도체 중의 어느 것도 이용할 수 있다. 캐소드전극(2)의 두께는, 통상, 10nm에서 100㎛의 범위에서 설정되고, 바람직하게는 100nm에서 10㎛의 범위에서 선택된다.
다음에, 절연층(3)을 퇴적한다. 절연층(3)은, 스퍼터링법 등의 일반적인 진공막 형성법, CVD법 또는 진공 증착법에 의해 형성된다. 절연층(3)의 두께는, 통상, 10 nm에서 100㎛의 범위에서 설정되고 바람직하게는 10nm에서 5㎛의 범위로부터 선택된다. 구성재료로서는, 산화 실리콘(전형적으로는 SiO2), SiN, 산화 알류미늄(Al2O3), CaF, 도프되지 않은 다이야몬드 등, 고전계에 견딜 수 있는 내전압이 높은 재료가 바람직하다. 절연층(3)의 구성재료로서는, 후술하는 공정 8에 있어서의 에칭에 의해, 후술하는 공정 6에서 형성되는 전자방출막(5)의 구성재료보다 에칭 되기 쉬운 재료를 사용하는 것이 바람직하다.
게다가 절연층(3)에 이어서, 제 2도전층(4)(최종적으로 게이트전극으로서 기능함)을 퇴적한다. 제 2도전층(4)(게이트전극)는, 제 1도전층(2)(캐소드전극)과 마찬가지의 도전성을 가지고 있고, 증착법, 스퍼터링법 등의 일반적 진공막 형성 기술, 포트리소그래피 기술에 의해 형성할 수 있다. 제 2도전층(4)(게이트전극)의 구성재료로서는, 예를 들면, Be, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Al, Cu, Ni, Cr, Au, Pt, Pd 등의 금속 또는 합금 재료; TiC, ZrC, HfC, TaC, SiC, WC 등의 탄화물; HfB2, ZrB2, LaB6, CeB6, YB4, GdB4 등의 붕화물, TiN, ZrN, HfN등의 질화물, Si, Ge 등의 반도체 중의 어느 것도 이용할 수 있다. 게이트전극(4)의 두께는, 통상, 1nm에서 100㎛의 범위에서 설정되고, 바람직하게는 10nm에서 1㎛의 범위에서 선택된다.
제 1도전층(캐소드전극)(2)과 제 2도전층(게이트전극)(4)은, 동일 재료이거나 다른 재료에 의해서 형성되어도 되고, 또는 동일한 형성 방법이거나 다른 방법에 의해 형성되어도 된다.
(2) 도 1B의 공정
포트리소그래피 기술 등을 사용하여, 제 2도전층(게이트전극)(4)상에 소망한 패턴의 마스크(12)를 형성한다. 마스크(12)의 재료로서는 공지의 레지스터 재료를 이용할 수 있다. 마스크(12)의 패턴(개구)으로서는, 공정 3에서 형성되는 제 1개구(6) 및 제 2개구(7)의 형상에 따라서 적절한 패턴이 선택된다.
(3) 도 1C의 공정
드라이 에칭 등의 에칭에 의해, 마스크(12)에 덮이지 않은 제 2도전층(게이트전극)(4)과 절연층(3)을 관통하여 제 1도전층(캐소드전극)(2)에 도달하는, 제 1개구(6) 및 제 1개구(6)에 병설된 제 2개구(7)을 형성한다. 제 1 및 제 2개구(6, 7)의 각각의 형상은, 마스크(12)의 개구형상과 마찬가지의 형상으로 형성된다. 제 1개구(6)와 제 2개구(7)의 형성순서는 제한되지 않는다, 즉 어느 쪽을 먼저 형성하여도 되고, 동시에 형성하여도 된다. 이하 공정 5와 공정 6 사이의 시기에 형성되어도 된다.
제 2개구(7)로서는, 도 3에 도시된 바와 같이, 제 1개구(6)를 둘러싸는 위치에 갭을 형성하여 복수의 제 2개구를 형성할 수 있거나 또는 도 4A에 도시된 바와 같이, 제 1개구(6)를 연속적으로 둘러싸는 환형상으로 제 2개구를 형성할 수 있다.
도 1A 내지 도 1D는, 제 1개구(6)와 제 2개구(7)의 양쪽 모두에, 제 2도전층(게이트전극)(4)과 절연층(3)을 관통하는 형태를 도시한다. 그러나, 제 2개구(7)는, 도 5에 도시된 바와 같이, 후술하는 공정 8에서 실시하는 절연층(3)의 에칭이 실행되도록, 적어도 제 2도전층(게이트전극)(4)을 관통하면 충분하다.
(4) 도 1D의 공정
마스크(12)를 제거한다.
(5) 도 2A의 공정
제 1개구(6)내에만 전자방출막(5)를 형성하기 위해서, 제 1개구(6)에 연통한 개구를 가지는 마스크(13)을 형성한다. 마스크(13)는 포트리소그래피 기술 등을 이용함으로써 형성할 수 있다.
(6) 도 2B의 공정
이어서, 제 1개구(6)내에 전자방출막(5)을 형성한다. 전자방출막(5)은, 도 1A 내지 도 1D에 도시된 바와 같이, 리프트 오프 기술로 형성할 수 있다. 잉크젯 기술을 이용하면, 전자방출막(5)의 구성재료를 제 1개구(6)내에 선택적으로 퇴적시킬 수도 있으므로, 상기 마스크(13)는 반드시 필요로 하지 않는다. 전자방출막(5)을 구성하는 재료는, 예를 들면, 그래파이트, 풀러렌, 카본나노튜브, 다이아몬드 라이크 카본, 다이아몬드를 분산한 카본 및 카본화합물 등 중 어느 하나를 적절히 선택할 수 있다. 다이아몬드막, 다이아몬드 라이크 카본 등의 카본막을 사용하는 것이 바람직하다. 전자방출막(5)의 두께는, 통상, 1nm에서 5㎛의 범위에서 설정되고 바람직하게는 5nm에서 100nm의 범위에서 선택된다.
(7) 도 2C의 공정
마스크(13)를 제거한다.
(8) 도 2D의 공정
다음에, 절연층(3)의 에칭을 실시한다. 에칭시에는, 방향성이 적은 에칭 방법을 이용하는 것이 바람직하다. 구체적으로는 등방적인 에칭이 바람직하고, 특히는 습식에칭이 바람직하다. 등방적인 에칭 방법으로서는, 습식에칭 뿐만이 아니라 케미컬 드라이에칭과 같이, 래디칼을 주에칭으로서 이용하는 드라이에칭도 이용할 수 있다.
습식에칭에 사용되는 용액(에칭액)으로서는, 절연층(3)을 에칭할 수 있고 캐소드전극(2), 게이트전극(4), 전자방출막(5)이 실질적으로 에칭되지 않거나 또는 열화 되지 않는 것이 바람직하다. 습식에칭에 사용되는 용액의 캐소드전극(2)과 게이트전극(4)에 대한 에칭 레이트의 비는, 1/20 이하가 바람직하고, 1/100이 한층 더 적합하다. 또, 전자방출막(5)에 대한 용액의 에칭 레이트는 1/50이 바람직하고, 1/200이 더욱 바람직하다. 이때 사용되는 에칭용액은, 4 내지 100℃의 온도범위에서 사용되고 바람직하게는 20 내지 50℃의 범위에서 사용된다. 이 에칭 공정에서는, 적어도 제 1개구(6)와 제 2개구(7)가 연통할 때까지, 제1 개구(6)로부터, 제 2개구(7)와 제 1개구(6)간의 절연층의 벽(11)(도 2C 참조)의 일부 또는 전부를 에칭해서 제거한다.
캐소드전극(2)과 게이트전극(4)간의 누전은, 제 1개구(6)의 측벽에 퇴적된 전자방출막(5)을 구성하는 재료가 주원인으로서 발생 된다. 이 때문에, 이러한 재료를 제거함으로써, 누설전류를 현저하게 감소시킬 수 있다. 그 감소전류량은, 제 1개구(6)의 내부측벽에 퇴적된 전자방출막(5)를 구성하는 재료를 제거하여 얻은 양에 비례한다. 그 때문에, 제 1개구(6)의 측벽의 일부 또는 전부를 제거하여, 패턴(개구형상)을 변화시킴으로써, 누설전류를 제어할 수 있다.
제 2개구(7)의 개구형상은, 주로, 제 1개구(6)의 형상과 크기, 절연층(3)의 두께로부터 규정할 수 있다. 이 습식에칭 공정을 실시했을 경우, 실시하지 않은 경우와 비교하여 누설 전류량을 80%이상 감소시킬 수 있다.
제 2개구(7)의 형상은, 임의의 형태이어도 된다. 예를 들면, 직선 또는 굽어진 슬릿, 구형(矩形)개구, 원형개구, 동심원형 슬릿, 구형 환형상 슬릿 등으로부터 선택할 수 있다. 제 2개구(7)의 크기는, 습식에칭을 이용하는 경우에, 에칭액이 충 분히 들어가는 크기로 설정하면 충분하다. 예를 들면 구형 형상으로 했을 경우의 폭, 원형으로 했을 경우의 직경은 각각 0.5 내지 1000㎛의 범위이며, 바람직하게는 1㎛ 내지 10㎛의 범위이다.
도 3에 도시된 바와 같이, 복수의 제 2개구(7)에 크기의 편차가 있는 경우, 제 1개구(6)와 제 2개구(7)간의 최근접거리 B(도 2C) 참조)에 관해서는, 작은 제 2개구(7)에 대해서는 이것을 큰 제 2개구(7)에 대해 한층 더 작게 설정하는 것이 바람직하다. 또, 제 2개구(7)의 크기가 모두 같은 경우, 상기 최근접거리 B는 실질적으로 일정한 것이 바람직하다. 에칭 조건은, 절연층(3)의 두께 A(도 2C 참조)와 절연층(3)을 에칭할 때의 속도인 에칭 레이트 R과 에칭시간 t에 의해 실질적으로 결정할 수 있다. 도 2C에 도시된 바와 같이, 제 2개구(7)가 제 1개구(6)와 마찬가지로 제 2도전층(게이트전극)(4)과 절연층(3)을 관통하고 있는 경우, 제 1개구(6)와 제 2개구(7)의 사이에 존재하는 절연층(3)을 제거하기 위해서는, (B ≤ R×t)의 조건하에서 에칭을 실시하는 것이 바람직하다. 도 5에 도시된 바와 같이, 제 2개구(7)가 제 2도전층(게이트전극)(4)만을 관통하고 있는 경우, 제 1개구(6)와 제 2개구(7)의 사이에 존재하는 절연층(3)의 벽(11)을 제거하기 위해서는, [(A2＋B2)1/2≤R×t]의 조건하에서 에칭을 실시하는 것이 바람직하다.
또, 도 3에 도시된 바와 같이, 1개의 제 1개구(6)에 대해서, 2개 이상의 제 2개구(7)가 설치되는 경우, 제 2개구(7)와 그 근처에 존재하는 다른 제 2개구(7)간의 최근접거리 C는, 제 1개구(6)와 제 2개구(7)간의 최근접거리 B보다 크게 설정할 수도 있지만, 최근접거리 B보다 작게 하는 것이 바람직하다. 상술한 바와 같이 설 정함으로써, 도 3에 점선으로 둘러싸인 영역의 절연층(3) 전체를 용이하게 제거할 수 있다. 제 1개구(6)의 원주의 내부 측벽 전체를 연속적으로 제거할 수 있다. 이러한 경우, 제 1개구(6) 주위의 게이트전극(4)은, 복수의 제 2개구(7) 사이에 연속되어 있으므로, 도 2D에 도시된 바와 같이 차양형상으로 돌출된 상태로 남겨지게 된다. 도 4A에 도시된 바와 같이, 제 2개구(7)를 제 1개구(6)를 둘러싸는 환형상으로 형성했을 경우, 도 4A의 점선으로 둘러싸인 영역의 절연층(3) 전체를 용이하게 제거할 수 있다. 제 1개구(6)의 원주의 내부 측벽 전체를 용이하게 연속적으로 제거할 수 있다. 이러한 경우, 도 4B에 도시된 바와 같이, 제 1개구(6)와 제 2개구(7) 간 게이트전극(4)은, 제 1개구(6)의 내부 측벽의 제거와 함께 제거된다.
도 6A 및 도 6B는, 절연층(3)을 형성하는 경우의 다른 예를 나타내는 도면이다. 도 1A에서는 절연층(3)으로서 1 층을 형성하고 있지만, 도 6A에 도시된 바와 같이, 절연층(3) 위에, 상기 절연층(3) 보다 에칭되기 어려운 또 하나의 절연층(3)＇을 형성할 수 있다. 이러한 구조를 이용함으로써, 도 6B에 도시된 바와 같이, 에칭 후에, 제 1개구(6)와 제 2개구(7) 사이에 남겨지는 제 2도전층(게이트전극)(4) 아래에 절연층(3)＇이 남겨지므로, 차양형상으로 돌출된 제 1개구(6) 주위의 제 2도전층(게이트전극)(4) 부분을 보강할 수 있다.
도 7A 및 도 7B는, 전자방출막(5)을 형성하는 경우의 다른 예를 나타내는 도면이다. 도 7A에 도시된 바와 같이, 제 1개구(6)는 전자방출막(5)을 형성하는 재료가 용이하게 삽입될 수 있는 크기로 설정하고, 제 2개구(7)는 전자방출막(5)을 형성 재료가 삽입될 수 없는 크기로 설정하여, 전자방출막(5)을 형성하는 재료가 예 를 들면, 코팅법에 의해 이들 개구 위에 형성되므로, 전자방출막(5)을 형성할 수 있다. 이 경우에, 제 2개구(7)가 전자방출막(5)으로 도포된 상태가 되는 경우도 있지만, 제 2개구(7)상의 전자방출막(5)는 아래쪽이 지지를 받지 않기 때문에, 에칭시에 초음파 진동 등으로 용이하게 제거할 수 있다. 따라서, 제 2개구(7)상의 전자방출막(5)를 제거하고, 제 2개구(7)로부터 절연층(3)이 에칭 제거되면, 도 7B에 도시된 바와같이, 제 1개구(6)와 제 2개구(7)간의 절연층(3)이 제거된 상태를 얻을 수 있다.
도 1A 내지 도 1D 및 도 2A 내지 도 2D로 설명한 본 발명의 방법에 의해 얻은 전자방출소자에 의하면, 예를 들면, 도 8에 도시된 바와 같이, 고압전원(10)이 접속된 애노드전극(8)을 이 전자방출소자에 대향하도록 배치하고, 캐소드전극(2)과 게이트전극(4) 사이에 구동을 위한 전원(9)으로부터 전압을 인가함으로써, 전자방출막(5)으로부터 전자를 방출시킬 수 있다. 도 8에서, (1)은 기판; (2)는 캐소드전극; (3)은 절연층; (4)는 게이트전극; (5)는 전자 방출막; (6)은 제 1개구; (7)은 제 1개구(6)에 병설된 제 2개구를 나타낸다. 또, Vb는 게이트전극(4)과 캐소드전극(2) 사이에 인가되는 전압, Va는 게이트전극(4)과 애노드전극(8)간에 인가되는 전압이다.
본 실시형태는, 위에서 전자방출부재로서 전자방출막(5)을 이용한 예에 대해서 설명하였지만, 본 발명의 전자방출부재는 막형상의 부재에 한정되지 않고, 이른바 스핀트형과 같은 원추형 전자방출부재 등도 적용할 수 있다. 본 발명은, 캐소드전극(2)과 게이트전극(4) 사이에 배치되는 절연층(3)과 게이트전극(4)을 관통하는 개구(게이트 홀)를 형성한 후에, 개구내에 전자방출부재를 퇴적시키는 공정을 가지는 전자방출소자의 제조에 바람직하게 적용할 수 있다. 여기에서는, 캐소드전극(2)상에 전자방출막(5)을 직접 배치한 구조를 나타냈지만, 캐소드전극(2)과 전자방출막(5)의 사이에 전류 제한 등의 목적을 위해서 저항막이 배치되어 있어도 된다. 캐소드전극(2)에는 이러한 저항막을 가지는 전극도 포함된다.
이하에, 본 발명의 제조방법에 의해 제작한 전자방출소자를 적용한 응용예에 대해 이하에 설명한다.
본 발명의 전자방출소자는, 그 복수개를 기체(基體)상에 배열하는 것에 의해, 예를 들면 전자원, 또는 화상 표시장치를 구성할 수 있다.
도 9는, 본 발명의 복수의 전자방출소자를 배치함으로써 얻은 전자원의 모식도이다. 도 9에서, 전자원 기체(801)상에, m개의 X방향 배선(802)와 n개의 Y방향 배선(803)과 다수(m×n개)의 전자방출소자(804)가 배치되어 있다. 각 X방향 배선 (802)의 1개와 Y방향 배선(803)의 1개에 각 전자방출소자(804)가 접속되어 있다. 배선(802, 803)과 전자방출소자(804)의 접속은, 상기 1개의 캐소드전극과 게이트전극을 개재하여 이루어진다.
X방향 배선(802)는, Dx1, Dx2,… Dxm의 m개의 배선으로부터 완성되어, 진공 증착법, 인쇄법, 스퍼터링법 등을 이용함으로써 형성된 도전성 재료로 구성할 수 있다. 배선의 재료, 막두께, 폭은 적절하게 설계된다. Y방향 배선(803)은, Dy1, Dy2,… Dyn의 n개의 배선으로부터 구성되어, X방향 배선(802)와 마찬가지로 형성된다. 이들 m개의 X방향 배선(802)과 n개의 Y방향 배선(803)의 사이에는, 도시하지 않은 층간 절연층이 설치되고, 이에 의해 양자를 전기적으로 분리하고 있다. 여기서, m 및 n는 모두 정의 정수이다.
도시되지 않은 층간 절연층은, 진공 증착법, 인쇄법, 스퍼터링법 등을 이용함으로써 형성된 SiO2 등으로 구성된다. 도시되지 않은 층간 절연층은, 예를 들면, X방향 배선(802)을 형성한 기체(801)의 전체면 또는 그 일부에 소망한 형상으로 형성된다. 특히 X방향 배선(802)과 Y방향 배선(803)의 교차부의 전위차에 견딜 수 있도록, 층간절연층의 막두께, 재료, 제조방법이 적절히 설정된다. X방향 배선(802)과 Y방향 배선(803)은, 각각 외부 단자로서 인출되어 있다.
X방향 배선(802), Y방향 배선(803), 및 한 쌍의 전극(캐소드전극(2), 게이트전극(4))을 구성하는 재료는, 그 구성 원소의 일부 혹은 전부가 동일하여도 되고 또는 달라도 된다. 전극을 구성하는 재료와 배선재료가 동일한 경우에는, 소자전극에 접속한 배선은 소자전극으로서 간주할 수도 있다. 소자전극을 배선전극으로서 이용할 수도 있다.
X방향 배선(802)에는, X방향으로 배열한 전자방출소자(804)의 행을 선택하기 위한 주사신호를 인가하는 도시되지 않은 주사신호 인가수단이 접속된다. Y방향 배선(803)에는, Y방향으로 배열한 전자방출소자(804)의 각 열을 입력신호에 따라서 변조하기 위한 도시되지 않은 변조신호 발생수단이 접속된다. 각 전자방출소자에 인가되는 구동전압은, 각 소자에 인가되는 주사신호와 변조신호의 차이 전압으로서 공급된다.
상기 구성에서는, 단순매트릭스 배선을 이용함으로써, 개별의 전자방출소자를 선택하여, 독립적으로 구동할 수 있다. 이러한 단순매트릭스 배치의 전자원을 이용하여 구성된 화상표시장치에 대해서, 도 10을 참조하면서 설명한다. 도 10은, 화상표시장치의 표시 패널의 일례를 나타내는 모식도이다.
도 10에서, (801)은 전자방출소자를 복수 배치한 전자원 기체; (901)은 전자 원 기체(801)를 고정한 리어플레이트; (906)은 유리기체(903)의 내면에 발광부재인 형광막(904)과 메탈백(905) 등이 형성된 페이스플레이트; (902)는 지지프레임이이다. 지지프레임(902)에는, 리어플레이트(901)와 페이스플레이트(906)가 프릿 유리 등을 이용하여 접속되어 있다. (907)은 외위기이다. 상기 외위기(907)은, 예를 들면, 대기중 또는 질소중에서, 400 내지 500℃의 온도 범위에서 10분 이상 소성하고, 밀봉하고, 접합하여 구성된다.
외위기(907)는, 상술한 바와 같이, 페이스플레이트(906), 지지프레임(902), 리어플레이트(901)로 구성된다. 리어플레이트(901)는 주로 기체(801)의 강도를 보강하는 목적으로 설치되기 때문에, 기체(801) 자체로 충분한 강도를 가지는 경우는, 별도 부재인 리어플레이트(901)는 불필요하다. 즉, 기체(801)에 직접 지지프레임(902)를 밀봉접합하고, 페이스플레이트(906), 지지프레임(902) 및 기체(801)에 의해 외위기(907)를 구성해도 된다. 페이스플레이트(906), 리어플레이트(901)간에, 스페이서로 부르는 도시되지 않은 지지부재를 배치함으로써, 대기압에 대해서 충분한 강도를 가지는 외위기(907)를 구성할 수도 있다.
본 발명의 전자방출소자를 이용한 화상 표시장치에서는, 방출한 전자궤도를 고려하여, 전자방출소자(804) 상부에 발광부재(형광막(904))를 정렬하여 배치한다.
도 11A 및 도 11B는, 본 발명의 패널에 사용한 형광막(904)을 나타내는 모식도이다. 컬러 형광막의 경우에는, 형광체의 배열에 의해 도 11A에 도시된 블랙 스트라이프 또는 도 11B에 도시된 블랙 매트릭스 등으로 불리는 흑색 부재(1001)와 형광체(1002)에 의해 구성되어 있다.
본 발명의 화상표시장치는, 텔레비젼 방송의 표시장치, TV 회의시스템이나 컴퓨터 등의 표시장치 등으로서 이용할 수도 있다.
[ 실시예 ]
이하, 본 발명의 실시예를 상세하게 설명한다.
[실시예 1]
도 1A 내지 도 1D 및 도 2A 내지 도 2D를 참조하면서 본 실시예의 전자방출소자의 제조 공정을 상세하게 설명한다.
[공정 1－1：도 1A]
우선, 석영을 기판(1)으로 이용한다. 기판(1)을 충분히 세정한 후, 기판(1)상에, 캐소드전극(2)의 재료로서 두께 300nm의 Al막을 형성한다.
이어서, 절연층(3)을 형성하기 위해서, 원료 가스로서 SiH4, NO2를 사용하여 플라스마 CVD법에 의해, SiO2 막을 약 1000nm의 두께로 형성한다.
다음에, 절연층(3)상에, 게이트전극(4)으로서 Ta막을 100nm의 두께가 되도록 스퍼터링법에 의해 형성한다.
[공정 1－2：도 1B]
다음에, 포트리소그래피에 의해, 포지티브형 포토레지스트를 스핀 코팅하고, 포토마스크 패턴을 노광하고, 현상하여, 마스크 패턴(12)을 형성한다. 이때의 제 1개구(6)의 직경을 3㎛로 설정한다. 제 1개구(6)에 병설한 제 2개구(7)의 개구도 동시에 형성한다. 이때의 제 2개구(7)의 직경은 2㎛로 설정한다. 제 1개구(6)와 제 2개구(7)간에 끼워지는 절연층(3)의 두께는 1㎛가 되도록 설정한다.
[공정 1－3：도 1C]
다음에, 에칭 가스로서 CF4, H2의 혼합 가스를 사용하고, 에칭 파워는 150W, 에칭 압력은 5Pa으로 설정하는 조건하에서, 드라이 에칭을 실시하고, 캐소드전극(2)의 상부 표면에서 에칭을 정지한다.
[공정 1－4：도 1D]
다음에, 잔류한 마스크 패턴(12)을 박리액으로 제거했다.
[공정 1－5：도 2A]
다음에, 포트리소그래피에 의해, 포지티브형 포토레지스트를 스핀 코팅하고, 포토마스크 패턴을 노광하고, 현상하여, 제 1개구(6)가 노출하는 마스크 패턴(13)을 형성한다.
[공정 1－6：도 2B]
다음에, 플라스마 CVD법을 이용하여, 다이아몬드 라이크 카본막을 약 30nm의 두께로 퇴적시키고 이에 의해, 전자방출막(5)을 형성한다.
[공정 1－7：도 2C]
다음에, 마스크 패턴(13)을, 박리액으로 리프트 오프한다.
[공정 1－8：도 2D]
다음에, BHF(에칭 레이트：100nm/min)에, 11분간 디핑함으로써, SiO2를 습식에칭하고, 수세를 실시하고, 이에 의해 본 실시예의 전자방출소자를 완성한다.
[실시예 2]
공정 2－1 내지 공정 2－6을 거쳐 전자방출소자를 완성한다.
공정 2－1 내지 공정 2－4는 실시예 1의 공정 1－1 내지 공정 1－4와 마찬가지이므로, 그 이후의 공정 2－5 및 공정 2－6을 설명한다.
[공정 2－5]
도 2C의 제 1개구(6) 부근에 감광성 폴리머를 패터닝하고, 진공중에서 500℃로 열처리를 실시함으로써, 상기 폴리머를 카본화하여, 전자방출막(5)을 얻는다.
[공정 2－6]
다음에, BHF(에칭 레이트：100nm/min)에, 11분간 디핑함으로써, SiO2를, 습식에칭하여, 수세를 10분간 실시하고, 이에 의해 본 실시예의 전자방출소자를 완성한다.
[실시예 3]
공정 3－1 내지 공정 3－6을 거쳐 전자방출소자를 완성한다.
공정 3－1 내지 공정 3－4는 실시예 1의 공정 1－1 내지 공정 1－4와 마찬가 지이므로, 그 이후의 공정 3－5 및 공정 3－6을 설명한다.
[공정 3－5]
감광성 폴리머의 점도와 스핀 코트의 회전수를 조정하고, 개구부가 큰 제 1개구(6)에는 감광성 폴리머가 진입하지만, 제 1개구(6)와 병설된 개구부가 작은 제 2개구(7)에는 감광성 폴리머가 진입하지 않는 조건하에서, 제 1개구(6) 및 제 2개구(7)를 감광성 폴리머로 도포한다. 상기 예의 조건에서는, 감광성 폴리머의 점도를 20cp, 스핀 코트의 회전수를 3000rpm로 설정한다. 그 후, 진공중에서 550℃로 열처리를 실시함으로써, 폴리머를 카본화하고, 이에 의해 수십nm의 두께의 전자방출막(5)을 얻는다(도 7A 참조).
[공정 3－6]
다음에, BHF(에칭 레이트：100nm/min) 중에, 초음파를 인가하면서 1분간 디핑하고, 그 후 10분간 BHF(에칭 레이트：100nm/min) 중에 디핑함으로써, SiO2를, 습식에칭하여, 수세를 10분간 실시하고, 이에 의해 본 실시예의 전자방출소자를 완성한다. 이때, 병설된 제 2개구(7)상에 덮인 전자방출막(5)은, 하부 쪽에 지지체가 없기 때문에, 완전하게 제거된다(도 7B 참조).
[실시예 4]
도 1A 내지도 1D, 도 2A 내지 도 2D, 도 6A 및 도 6B를 참조하면서 본 실시예의 전자방출소자의 제조공정을 상세하게 설명한다.
[공정 4－1：도 6A]
우선, 석영을 기판(1)으로 이용한다. 기판(1)을 충분히 세정한 후, 스퍼터링법에 의해, 기판(1)상에, 캐소드전극(2)의 재료로서 두께 300nm의 Pt막을 형성한다.
다음에, 절연층(3)을 형성하기 위해서, 원료 가스로서 SiH4, NO2를 사용하여 플라스마 CVD법에 의해, SiO2막을 약 500nm의 두께로 형성한다.
다음에, 스퍼터링법을 이용해, 절연층(3)＇을 형성하기 위해서 원료 가스로서 SiH4, NH4, N2를 사용하여 플라스마 CVD법에 의해, SiNx막을 약 500nm의 두께로 형성한다.
다음에, 절연층(3)＇상에, 게이트전극(4)으로서 Ta막을 100nm의 두께가 되도록 저항가열 증착에 의해 형성한다.
[공정 4－2]
다음에, 포트리소그래피에 의해, 포지티브형 포토레지스트를 스핀 코팅하고, 포토마스크 패턴을 노광하고, 현상하여, 도 1B에 도시된 바와 같이 마스크 패턴(12)을 형성한다. 이때의 제 1개구(6)의 직경은 3㎛로 설정한다. 제 1개구(6)에병설된 제 2개구(7)의 개구도 동시에 형성한다. 이때의 제 2개구(7)의 직경은 2㎛로 설정한다. 제 1개구(6)와 제 2개구(7)간에 끼워진 절연층(3)의 두께는 1㎛가 되도록 설정한다.
[공정 4－3]
다음에, 에칭 가스로서 CF4, H2의 혼합 가스를 이용하고, 에칭 파워는 150W 로 설정하고, 에칭 압력은 5Pa로 설정한 조건하에서, 드라이 에칭을 실시하고, 캐소드전극(2) 상부 표면에서 에칭을 정지하고, 이에 의해 도 1C와 마찬가지의 상태를 설정한다.
[공정 4－4]
다음에, 잔류한 마스크 패턴(12)을 박리액으로 제거하고, 이에 의해 도 1D와 마찬가지의 상태를 설정한다.
[공정 4－5]
다음에, 포트리소그래피에 의해, 포지티브형 포토레지스트를 스핀 코팅하고, 포토마스크 패턴을 노광하고, 현상하여, 제 1개구(6)가 노출하는 마스크 패턴(13)을 형성한다.
[공정 4－6]
다음에, 도 2B와 마찬가지로, 플라스마 CVD법을 이용하여, 다이아몬드 라이크 카본막을 약 30nm의 두께로 퇴적시킴으로써, 전자방출막(5)을 형성한다.
[공정 4－7]
다음에, 마스크 패턴(13)을, 박리액으로 리프트 오프하고, 이에 의해 도 2C와 마찬가지의 상태를 설정한다.
[공정 4－8：도 6B〕
다음에, BHF(SiO2의 에칭 레이트：100nm/min)에, 11분간 디핑함으로써, SiO2를, 습식에칭하고, 수세를 10분간 실시하고, 이에 의해 본 실시예의 전자방출소자 를 완성한다.
[실시예 5]
공정 5－1 내지 공정 5－7을 거쳐 전자방출소자를 완성한다.
공정 5－1 내지 공정 5－4는 실시예 1의 공정 1－1 내지 공정 1－4와 마찬가지이므로, 그 이후의 공정 5－5 내지 공정 5－7을 설명한다.
[공정 5－5]
스퍼터링법을 이용하여, Co막을 10nm의 두께를 형성한다.
[공정 5－6]
다음에, BHF(에칭 레이트：100nm/min)에, 11분간 디핑함으로써, SiO2를 습식에칭하고, 수세를 10분간 하여, 이에 의해 도 2D의 전자방출막(5) 대신에 Co막이 퇴적된 상태를 얻는다.
[공정 5－7]
다음에, 대기압의 C2H4중에서 600℃로 가열함으로써, Co로부터 섬유형상의 카본을 100nm이하의 높이가 되도록 성장시켜, 이것을 도 2D의 전자방출막(5)으로 이용함으로써, 소자를 완성한다. 섬유형상의 카본의 성장조건은 이들 조건으로 한정되는 것은 아니다.
[실시예 6]
처리 공정은, 다음의 요점 이외에는 실시예 3과 마찬가지이다. 제 2개구(7)는 도 4A에 도시된 환형상의 평면 형상으로 형성된다. 제 1개구(6)와 제 2개구(7) 가 일체가 된 부분의 중앙부에 전자 방출막(5)을 가지는 도 4B의 전자방출소자를 제작한다.
[실시예 7]
본 실시예에 의해 제작한 전자방출소자를 도 8에 도시된 바와 같이 접속한다. 전자방출소자를 구동시키기 위해서, Vg, Va를 인가함으로써, 형성된 구멍 내에 강한 전계가 형성된다. Vb, 절연층(3)의 두께, 형상, 절연층의 유전율 등에 의거하여 개구 내부의 등전위면의 형상이 결정된다. 개구의 영역에서는, 주로 전자방출막(5)과 애노드전극(8)간의 거리 H에 의존하지만, Va에 의해 거의 평행한 등전위면을 얻는다.
전자방출막(5)에 인가되는 전계가 소정의 한계값을 초과하면, 전자방출막(5)으로부터 전자가 방출된다. 개구로부터 방출된 전자는 애노드전극(8)에 설치된 형광체(도시하지 않음)에 충돌하여 발광한다.
실시예 1에서 제작한 전자방출소자의 윗쪽에 애노드전극(8)을 배치하고, 캐소드전극(2)과 게이트전극(4)의 사이에 전압을 인가하고, 이에 의해 소자를 구동한다.
인가 전압은 Va = 10kV, 전자방출막(5)과 애노드 전극간의 거리 H를 2mm로 설정한다.
애노드전극(8)으로서 형광체를 도포한 전극을 이용하고 전자빔의 사이즈를 관찰한다. 여기서 말하는 전자빔 사이즈란, 발광한 형광체의 피크 휘도가 10%인 영역까지의 사이즈를 말한다. 전자빔의 직경은 80㎛/80㎛(x/y)가 되었다.
같은 종류의 소자를 10회 제작하여, 빔 직경의 편차를 관찰하였는데, 편차폭은 ±2%이내에 들어갔다.
[실시예 8]
상기 실시예 3에서 제작한 전자방출소자를 이용하여 화상표시장치를 제작한다. 실시예 3에서 나타낸 소자를 100×100의 매트릭스 형상으로 배치한다. 배선은 도 9에 도시된 바와 같이, X측을 캐소드전극(2)에, Y측을 게이트전극(4)에 접속한다. 소자는, 가로 방향으로 300㎛, 세로 방향으로 300㎛의 피치로 배치한다. 소자 상부에는 형광체를 배치한다. 이와 같이, 매트릭스 구동이 가능한 고휘도이고 고정밀 의 화상표시장치를 형성할 수 있다.
본 발명은, 전형적인 실시형태에 관련하여 설명하였지만, 상기 개시된 전형적인 실시형태에 한정되지 않는 것으로 이해되어야 한다. 이하 청구항의 범위는 이러한 변경, 균등의 구성 및 기능을 망라하도록 가장 넓게 해석되어 있다.
본 발명에 의하면, 전자방출부재의 퇴적과 동시에 제 1개구의 내부 측벽에 퇴적된 전자방출부재는 제 1개구의 내부측벽의 제거와 함께 제거가 가능하다. 따라서, 누설전류의 감소, 프로세스 마진의 증가에 의한 디스플레이 화면 내에서의 휘도 변동의 감소에 의해, 저소비 전력의 디스플레이를 높은 수율로 제조할 수 있다.
본 발명의 의하면, 누설전류가 적은 고효율의 전계방출형 전자방출소자, 전자원 및 화상표시장치를 용이하게 얻을 수 있는 이들의 제조방법을 제공할 수 있다.

Claims (7)

  1. (A) 제 1도전층(2)과, 상기 제 1 도전층상에 배치된 절연층(3)과, 상기 절연층상에 배치된 제 2도전층(4)을 구비하고, 제 1개구가 상기 절연층과 상기 제 2 도전층을 관통하여 제 1도전층에 도달하는 구조체를 설치하는 공정과;
    (B) 상기 제 1개구의 내부면에 전자방출부재용의 재료의 층을 퇴적하는 공정과;
    (C) 상기 절연층과 제 2도전층 중, 적어도 제 2도전층을 관통하고, 상기 제 1개구에 병설되는 제 2개구를 형성하는 공정과;
    (D) 상기 제 1개구와 제2 개구가 연통할 때까지 상기 병설된 제 1개구와 제 2개구 사이에 개재된 상기 절연층의 일부를 에칭하는 공정
    을 포함하는 것을 특징으로 하는 전자방출소자의 제조방법.
  2. 제 1항에 있어서,
    상기 전자방출부재용의 재료의 층이 스프레이법에 의해 퇴적되는 것을 특징으로 하는 전자방출소자의 제조방법.
  3. 제 1항에 있어서,
    상기 공정 (D)에서의 에칭이 습식에칭인 것을 특징으로 하는 전자방출소자의 제조방법.
  4. 복수의 전자방출소자를 구비한 전자원의 제조방법으로서, 상기 복수의 전자방출소자의 각각이 제 1항 내지 제 3항 중의 어느 한 항에 기재된 제조방법에 의해 제조되는 것을 특징으로 하는 전자원의 제조방법.
  5. 전자원과 상기 전자원으로부터 방출된 전자가 조사될 때 발광하는 발광부재를 구비한 화상표시장치의 제조방법으로서, 상기 전자원이 제 4항에 기재된 제조 방법에 의해 제조되는 것을 특징으로 하는 화상표시장치의 제조방법.
  6. (A) 제 1도전층(2)과, 상기 제 1도전층 위에 배치된 절연층(3)과, 상기 절연층 위에 배치된 제 2도전층(4)을 포함하고, 제 1개구(6)는 상기 절연층과 상기 제 2도전층을 관통하여 상기 제 1도전층에 도달하고, 상기 제 1개구에 병설된 제 2개구(7)는 적어도 상기 절연층을 관통하고, 전자방출부재용 재료의 층이 상기 제 1개구의 내부면에 퇴적되는 구조체를 구비하는 공정과
    (B) 상기 병설된 제 1 및 제 2 개구가 서로 연통되도록 상기 제 1 개구의 내부 측벽에 퇴적된 전자방출부재 재료의 층이 붕괴될 때까지 상기 병설된 제 1 및 제 2 개구 사이에 개재된 한 쌍의 상기 절연층을 에칭하는 공정
    을 포함하는 것을 특징으로 하는 전자방출소자의 제조방법.
  7. 복수의 전자방출소자를 구비한 화상표시장치의 제조방법으로서, 상기 복수의 전자방출소자의 각각은 제 6항에 기재된 방법에 의해 각각 제작되는 것을 특징으로 하는 화상표시장치의 제조방법.
KR1020060084471A 2005-09-05 2006-09-04 전자방출소자, 전자원 및 화상표시장치의 제조방법 KR100828231B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005255835A JP2007073208A (ja) 2005-09-05 2005-09-05 電子放出素子、電子源および画像形成装置の製造方法
JPJP-P-2005-00255835 2005-09-05

Publications (2)

Publication Number Publication Date
KR20070026253A KR20070026253A (ko) 2007-03-08
KR100828231B1 true KR100828231B1 (ko) 2008-05-07

Family

ID=37830592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084471A KR100828231B1 (ko) 2005-09-05 2006-09-04 전자방출소자, 전자원 및 화상표시장치의 제조방법

Country Status (4)

Country Link
US (1) US7435689B2 (ko)
JP (1) JP2007073208A (ko)
KR (1) KR100828231B1 (ko)
CN (1) CN100505136C (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3535871B2 (ja) * 2002-06-13 2004-06-07 キヤノン株式会社 電子放出素子、電子源、画像表示装置及び電子放出素子の製造方法
JP4154356B2 (ja) 2003-06-11 2008-09-24 キヤノン株式会社 電子放出素子、電子源、画像表示装置及びテレビ
JP4667031B2 (ja) 2004-12-10 2011-04-06 キヤノン株式会社 電子放出素子の製造方法、および該製造方法を用いた、電子源並びに画像表示装置の製造方法
JP2008218195A (ja) 2007-03-05 2008-09-18 Canon Inc 電子源、画像表示装置及び情報表示再生装置
JP2009032443A (ja) * 2007-07-25 2009-02-12 Canon Inc 電子放出素子、電子源および画像表示装置、並びに情報表示再生装置
JP2009104916A (ja) * 2007-10-24 2009-05-14 Canon Inc 電子放出素子、電子源、画像表示装置および電子放出素子の製造方法
JP2009110755A (ja) * 2007-10-29 2009-05-21 Canon Inc 電子放出素子、電子源、画像表示装置および電子放出素子の製造方法
JP2009117203A (ja) * 2007-11-07 2009-05-28 Canon Inc 電子放出素子の製造方法、電子源の製造方法、および、画像表示装置の製造方法
JP2009140655A (ja) * 2007-12-04 2009-06-25 Canon Inc 電子放出素子、電子源、画像表示装置および電子放出素子の製造方法
JP2009146639A (ja) * 2007-12-12 2009-07-02 Canon Inc 電子放出素子、電子源、画像表示装置、および、電子放出素子の製造方法
JP2009146751A (ja) * 2007-12-14 2009-07-02 Canon Inc 電子放出素子、電子源、および、画像表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195448A (ja) * 1998-12-28 2000-07-14 Sony Corp 平面型表示装置及び電界放出型カソ―ドの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69027611T2 (de) * 1990-07-18 1997-01-23 Ibm Herstellungsverfahren und struktur einer integrierten vakuum-mikroelektronischen vorrichtung
JPH0896704A (ja) 1994-09-28 1996-04-12 Sony Corp 粒子放出装置、電界放出型装置及びこれらの製造方法
JPH08264109A (ja) 1995-03-20 1996-10-11 Sony Corp 粒子放出装置、電界放出型装置及びこれらの製造方法
JP2003016954A (ja) * 2001-04-25 2003-01-17 Sony Corp 電子放出装置及びその製造方法、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
JP4741764B2 (ja) * 2001-09-26 2011-08-10 キヤノン株式会社 電子放出素子
JP4154356B2 (ja) * 2003-06-11 2008-09-24 キヤノン株式会社 電子放出素子、電子源、画像表示装置及びテレビ
JP3745348B2 (ja) * 2003-06-16 2006-02-15 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
JP4667031B2 (ja) * 2004-12-10 2011-04-06 キヤノン株式会社 電子放出素子の製造方法、および該製造方法を用いた、電子源並びに画像表示装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195448A (ja) * 1998-12-28 2000-07-14 Sony Corp 平面型表示装置及び電界放出型カソ―ドの製造方法

Also Published As

Publication number Publication date
US7435689B2 (en) 2008-10-14
KR20070026253A (ko) 2007-03-08
CN100505136C (zh) 2009-06-24
US20070054585A1 (en) 2007-03-08
JP2007073208A (ja) 2007-03-22
CN1929072A (zh) 2007-03-14

Similar Documents

Publication Publication Date Title
KR100828231B1 (ko) 전자방출소자, 전자원 및 화상표시장치의 제조방법
KR100435013B1 (ko) 전자 방출 소자, 전자원, 및 화상 디스플레이 장치의 제조 방법
US6853126B2 (en) Electron-emitting device, electron source, image forming apparatus, and electron-emitting apparatus
KR100581135B1 (ko) 전자방출소자, 전자원 및 화상표시장치의 제조방법
US6717340B2 (en) Electron-emitting device and image-forming apparatus
US6975288B2 (en) Method of driving image-forming apparatus and apparatus thereof
US7843118B2 (en) Electron-emitting device, electron source using the same, image display apparatus, and information displaying and reproducing apparatus
JP2002150922A (ja) 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
KR100618531B1 (ko) 전자방출소자, 전자원 및 다이폴층을 가진 화상표시장치
EP1547114A2 (en) Barrier metal layer for a carbon nanotube flat panel display
JP2002093307A (ja) 電子放出素子及び電子放出素子の製造方法及び電子源及び画像形成装置
US8093796B2 (en) Electron beam apparatus and image display apparatus
JPH07141984A (ja) 電界放出カソードの製造方法
JP2002093308A (ja) 電子放出素子、電子源、画像形成装置、及び電子放出素子の製造方法
JP3745360B2 (ja) 電子放出素子、電子源及び画像形成装置
JP2002056770A (ja) 電界放出カソード及びその製造方法
JP2002124180A (ja) 電子放出素子の製造方法、電子放出素子、電子源及び画像形成装置
KR20000062634A (ko) 전자원, 화상 형성 장치 및 전자원 제조 방법
JP2010086927A (ja) 電子線装置及び画像表示装置
JP2010262892A (ja) 電子線装置及びこれを用いた画像表示装置
JP2003016917A (ja) 電子放出素子、電子源及び画像形成装置
KR20000011919A (ko) 냉음극전계방출소자,냉음극전계방출형표시장치,및그들의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120327

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee