JPH10208624A

JPH10208624A - 電界放出型電子放出素子の製造方法およびこれを用いた画像形成装置

Info

Publication number: JPH10208624A
Application number: JP1111097A
Authority: JP
Inventors: Yasuhiro Shimada; 康弘島田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-01-24
Filing date: 1997-01-24
Publication date: 1998-08-07

Abstract

(57)【要約】【課題】電界放出型電子放出素子の電子放出部として
再現性の良い均一な形状で、かつ先端を鋭利に形成で
き、複数化（マルチ化）を容易に形成できることを課題
とする。【解決手段】電界を印加することにより電子を放出す
る電界放出型電子放出素子の製造方法において、（ａ）
第１基板の表面に少なくとも１つ以上の凹部を形成する
工程、（ｂ）前記凹部を含む第１基板上に剥離層を形成
する工程、（ｃ）前記凹部を含む剥離層上に素子材料層
を形成する工程、（ｄ）第２基板上に配線電極を形成す
る工程、（ｅ）第１基板と第２基板を対向させ、前記凹
部を含む剥離層上の素子材料層を配線電極に接合する工
程、（ｆ）前記剥離層と第１基板、或いは前記剥離層と
素子材料層の界面で剥離を行い配線電極上に素子材料層
を転写する工程、により製造されることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界放出型電子放
出素子の製造方法及びこの製造方法により形成された電
界放出型電子放出素子及びこれを用いた画像形成装置に
関する。

【０００２】

【従来の技術】従来、電子放出素子（エミッタ）として
熱電子源と冷陰極電子源の２種類が知られている。冷陰
極電子源には電界放出型、金属／絶縁層／金属型や表面
伝導（ＳＣＥ）型電子放出素子等がある。電界放出型の
例としては W.P.Dyke & W.W.Dolan,“Field emission",
Advance in Electron Physics, 8.89(1956) 或いは C.
A. Spindt,“Physical Properties of thin-film field
emission cathodes with molybdenum cones", J.Appl.
Phys., 47,5248(1976)等が知られている。また、金属／
絶縁層／金属型の例としては C.A.Mead.“The tunnel-e
mission amplifier", J.Appl.Phys.,32,646(1961)等が
知られている。

【０００３】電界放出型の優れた点としては、熱電子源
と比較すると放出される電子の初速度の分布が小さいこ
とや、画素ごとに電子源が必要となるフラットディスプ
レイを考えると、熱電子源と比較して必要な電力が小さ
くて済み、低温で画像を形成できることが挙げられる。

【０００４】電界放出型電子放出素子を製造する代表的
な方法としては、図９に示されるように、逆テーパーを
つけたレジスト２０２のレジスト開口部２０３に基板２
０１を回転させながら素子材料２０４を斜めから蒸着
し、リフトオフすることにより電子放出部２０５を形成
するスピント（Spindt）等により提案された方法（C.A.
Spindt.et al.,“Physical properties of thin film f
ield emission cathodewith molybdenum cones", J.App
l.Phys.,47.1976,pp5248-5263）等がある。

【０００５】また、基板材料をエッチングして電界放出
型電子放出素子を形成する方法が知られている（応用物
理ｖｏｌ５９，ｐｐ１６４−１６９（１９９０））。
この電界放出型電子放出素子の形成方法は、図１０に示
されるように、面方位（１００）の単結晶シリコン基板
２５１上に窒化シリコンよりなるマスク層２５２を形成
し（図１０（１）参照）、これをフォトリソグラフィー
の手法によりパターニングすることによりエッチングマ
スクを形成し（図１０（２）参照）、基板を水酸化カリ
ウム水溶液により異方性エッチングして電子放出部２５
３を形成し（図１０（３）参照）、絶縁層と電極層を２
回ずつ成膜し（図１０（４）参照）、表面をパターニン
グした後、エッチングして電子放出部を再度露出させる
ことによりゲート電極とアノード電極を形成してマイク
ロ真空管を作製する（図１０（５）参照）。

【０００６】さらには、半導体製造プロセス技術を使い
単結晶シリコンを異方性エッチングした型に素子材料を
堆積して電界放出型電子放出素子を形成する方法が知ら
れている（特公平７−８２８１１号公報）。この電界放
出型電子放出素子の形成方法は、図１１に示すように、
まず保護層を被覆したシリコンウエハ３０１に異方性エ
ッチングにより尖った底部３０２ａを有する孔部３０２
を設けた後、保護層を除去する（図１１（ａ）参照）。
つぎに、孔部３０２および表面３０３に順番にエッチン
グ停止層３０４、素子材料層３０５、導電層３０６、蝋
付け層３０７、を被覆する（図１１（ｂ）参照）。つぎ
に、メッシュ層などを形成した第２基板３０８に蝋付け
する（図１１（ｃ）参照）。つぎに、単結晶シリコン３
０１をエッチング除去した後、エッチング停止層３０４
を除去することにより、表面を素子材料層３０５とする
電子放出部３０９を形成する（図１１（ｄ）参照）。こ
の後、ゲート電極とアノード電極を追加することにより
マイクロ真空管の形態が形成される。

【０００７】

【発明が解決しようとする課題】しかしながら、図９に
示したような従来例の電界放出型電子放出素子の製造方
法では以下のような問題点がある。（１）複数の電界放出型電子放出素子の電子放出部を形
成する際のシリコンのエッチング条件やレジストのパタ
ーニング条件及び導電性材料の蒸着条件等を一定にする
には厳しいプロセス管理が必要となり、形成される複数
の電子放出部の高さや先端曲率半径等の正確な形状を維
持するのが難しい。

【０００８】また、図１０に示したような従来例の電界
放出型電子放出素子の電子放出部の形成方法は以下のよ
うな問題点を有していた。（２）電界放出型電子放出素子の電子放出部の雌型とな
ったシリコン基板は、後工程でエッチング除去されてし
まうため再利用ができず、生産性が低くなり製造コスト
が高くなる。（３）シリコンウエハの大きさに依存するためディスプ
レイ等に用いる場合には大画面化に不利である。

【０００９】さらに、図１１に示したような従来例の電
界放出型電子放出素子の電子放出部の形成方法は以下の
ような問題点を有していた。（４）現在最大寸法１２インチ程度のシリコンウエハ上
に、エッチング停止層３０４、素子材料層３０５、導電
層３０６、蝋付け層３０７と順次積層するという多工程
を必要とし、また後工程としてエッチング処理を必要と
し、さらにメッシュ層を有する第２基板３０８に蝋付け
するという精密性や安定性に十分な特性が得られない。

【００１０】本発明は、上記従来技術の有する問題点に
鑑みなされたものであり、その目的は、（１）電界放出
型電子放出素子の電子放出部として再現性の良い均一な
形状が得られ、かつ先端を鋭利に形成でき、電子放出部
の複数化（マルチ化）が容易であり、（２）電界放出型
電子放出素子の電子放出部の雌型を後工程でエッチング
除去することなく電子放出部を形成でき、雌型は繰り返
し再利用できることにより、生産性を向上すると同時
に、製造コストを低減でき、（３）大画面のディスプレ
イを作製する際に、ウエハの大きさに依存しない電界放
出型電子放出素子の製造方法を提供するものである。

【００１１】なお、本発明では、電界放出型電子放出素
子とは、電子を放出するエミッタとそれに対向するゲー
ト又はアノードとで１つを構成するものであり、そのエ
ミッタ部分を「電子放出部」と称して以下に述べてお
り、特に本発明はこの電子放出部の製造方法等に関して
いるものである。

【００１２】

【課題を解決するための手段】本発明は第１に、第１基
板上に設けた少なくとも１つ以上の凹部上に形成した素
子材料層を、第２基板に設けた配線電極に接合した後、
前記第１基板より剥離し、前記配線電極上に転写する工
程を有することを特徴とする電界放出型電子放出素子の
製造方法であり、第２に、上記記載の電界放出型電子放
出素子の製造方法において、（ａ）第１基板の表面に少
なくとも１つ以上の凹部を形成する工程、（ｂ）前記凹
部を含む第１基板上に剥離層を形成する工程、（ｃ）前
記凹部を含む剥離層上に素子材料層を形成する工程、
（ｄ）第２基板上に配線電極を形成する工程、（ｅ）第
１基板と第２基板を対向させ、前記凹部を含む剥離層上
の素子材料層を配線電極に接合する工程、（ｆ）前記剥
離層と第１基板、或いは前記剥離層と素子材料層の界面
で剥離を行い配線電極上に素子材料層を転写する工程、
少なくとも上記（ａ）〜（ｆ）の工程を有することを特
徴とする電界放出型電子放出素子の製造方法であり、第
３に、前記素子材料層と前記配線電極との接合が、金属
同士の圧着による金属結合であることを特徴とする電界
放出型電子放出素子の製造方法であり、第４に、前記第
１基板が単結晶シリコンよりなり、前記剥離層が二酸化
シリコンよりなることを特徴とする電界放出型電子放出
素子の製造方法であり、第５に、上記二酸化シリコンが
シリコンを熱酸化することにより形成されることを特徴
とする電界放出型電子放出素子の製造方法であり、第６
に、前記素子材料層または前記配線電極のうち少なくと
も一方の材料がＡｕを含むことを特徴とする電界放出型
電子放出素子の製造方法であり、第７に、上記記載の第
２基板が配線電極を有する少なくとも２つ以上のエリア
から構成されており、上述の（ｅ）および（ｆ）の工程
において、まず、第１基板と第２基板の第１エリアとを
対向させ、第２基板の第１エリアに対して上記（ｅ）お
よび（ｆ）の操作をおこない、素子材料層の一部を第１
エリアの配線電極に接合し、次に、第１基板と第２基板
の第２エリアとを対向させ、第２基板の第２エリアに対
して（ｅ）および（ｆ）の操作をおこない、素子材料層
の一部を第２エリアの配線電極に接合し、以後、エリア
数に応じて同様の操作を行うことを特徴とする電界放出
型電子放出素子の製造方法であり、第８に、上記記載の
製造方法により作製された電界放出型電子放出素子であ
り、第９に、上記記載の電界放出型電子放出素子の製造
方法にて形成された電界放出型電子放出素子を複数形成
した基板、ゲート電極、およびアノード電極と蛍光体を
有する前面板を具備したことを特徴とする画像形成装置
である。

【００１３】

【発明の実施の形態】本発明の電界放出型電子放出素子
の製造方法における構成要素は上記の通りであり、その
実施の形態について、以下に詳細に及びその作用につい
て説明する。図１は本発明による電界放出型電子放出素
子の製造工程を示す断面図である。以下、この図に従い
製造方法を説明する。

【００１４】第一に、シリコンよりなる第１基板１の表
面に凹部３を形成する。これには、まず第１基板１に保
護層２を形成し、次に、保護層２の所望の箇所を、フォ
トリソグラフィとエッチングによりパターニングしてシ
リコンの一部を露出させ、次に、結晶軸異方性エッチン
グ等を用いてシリコンをエッチングして凹部３を形成す
る方法が用いられている。保護層２としては二酸化シリ
コンや窒化シリコンを用いることができる。シリコンの
エッチングには電界放出型電子放出素子の電子放出部の
先端部を鋭利に形成できる結晶軸異方性エッチングを用
いることが好ましい。エッチング液に水酸化カリウム水
溶液等を用いることにより（１１１）面と等価な４つの
面で囲まれた逆ピラミッド状の凹部３を形成することが
できる（図１（ａ）参照）。凹部３を形成後、保護層２
をフッ酸とフッ化アンモニウムの混合水溶液で除去す
る。

【００１５】第二に、上記凹部３を含む第１基板１上に
剥離層４を形成する。剥離層４はその機能により以下の
２つの場合に分けられる。（１）第１基板１と剥離層４との界面で剥離する場合、
（２）剥離層４と素子材料層５との界面で剥離する場
合。

【００１６】この（１）の場合は、この剥離層４の形成
後の工程で剥離層４上に素子材料層５を成膜した後、第
１基板１と剥離層４との界面で剥離するため、剥離層４
の材料は第１基板１との密着性が小さいことが必要であ
る。また、後工程で剥離層４をエッチング除去するため
に素子材料層５とのエッチング選択性が良いことが必要
である。また（２）の場合は、この剥離層４の形成後の
工程で剥離層４上に素子材料層５を成膜した後、素子材
料層５を剥離層４から剥離するため、第１基板１との密
着性はよいが素子材料層５が剥離しやすい剥離層４の材
料を選択する必要がある。このような材料としてはそれ
ぞれの場合に応じて、金属元素、半金属元素、半導体元
素のそれぞれの酸化物あるいは窒化物、たとえばＢＮ，
ＡｌＮ，Ａｌ₂Ｏ₃，Ｓｉ₃Ｎ₄，ＳｉＯ₂，ＴｉＮ，
ＴｉＯ₂，ＶＯ₂，Ｃｒ₂Ｏ₃，ＺｒＯ₂，Ｔａ
₂Ｏ₅，ＷＯ₃等が使用できる。これらの材料はスパッ
タリング法や真空蒸着法により形成することができる。

【００１７】特に（２）の場合において、第１基板１に
シリコンを用いる場合は基板表面を酸化することにより
容易に二酸化シリコン（ＳｉＯ₂）を得ることができ
る。この酸化による二酸化シリコンの形成方法は、放置
（自然酸化）する方法、硫酸＋過酸化水素水を利用する
方法、沸騰水を用いる方法、熱酸化炉を用いる方法等が
あり、特に、熱酸化炉をもちいてシリコン表面を熱酸化
する方法が再現性・制御性・成膜速度の点で優れてい
る。また、剥離層４の酸化膜を厚くすることにより、シ
リコン基板１表面の凹凸を吸収し表面を平滑にすること
ができる。このため形成される電界放出型電子放出素子
の電子放出部表面も平滑にすることが可能である。ま
た、素子材料層５と剥離層４との界面が平滑であるた
め、電界放出型電子放出素子の電子放出部を構成する素
子材料層５を剥離層４から剥離することが容易となる。
また、シリコン基板１を熱酸化して酸化膜を形成するこ
とにより、電界放出型電子放出素子の電子放出部を構成
する側壁面を中空の領域に向かって凸の形状とすること
ができる（図１（ｂ）参照）。これは、シリコンの形状
により、熱酸化した時の二酸化シリコンの厚みに差が生
じることを利用している。これにより、先端曲率半径を
小さくすることができる。先鋭化の形状は全体の熱酸化
膜の厚さを変えることにより制御することが可能であ
り、その厚さは、３００ｎｍ以上が好ましい。

【００１８】第三に、前記凹部を含む剥離層上に素子材
料層５を形成する（図１（ｃ）参照）。素子材料層５の
材料は、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、
Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金
属、ＰｄＯ、ＳｎＯ₂、Ｉｎ ₂Ｏ₃、ＰｂＯ、Ｓｂ₂Ｏ
₃等の酸化物、ＨｆＢ₂、ＺｒＢ₂、ＬａＢ₆、ＣｅＢ
₆、ＹＢ₄、ＧｄＢ₄等の硼化物、ＴｉＣ、ＺｒＣ、Ｈ
ｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、ＴｉＮ、Ｚｒ
Ｎ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボ
ン等の中から適宜選択される。特に貴金属材料の場合、
剥離層４との密着性を小さくすることができ、後工程で
有利である。素子材料層５の成膜には既知の薄膜作製技
術である真空蒸着法、スパッタリング法等が用いられ
る。また、電界放出型電子放出素子の電子放出部の表面
となる材料を形成後、以下の配線電極との密着性を向上
させるために、さらにＡｕ等の層を形成してもよい。成
膜後は、既知のフォトリソグラフィの手法を用いて素子
材料層５の材料をパターニングし、素子材料層５を個々
の電界放出型電子放出素子或いは複数の電界放出型電子
放出素子よりなる任意のブロックに分割することが可能
である。

【００１９】第四に、第２基板８上に配線電極７を形成
する。第２基板８は配線電極７を介して素子材料層５を
支持する部材である。第２基板８としては、石英ガラ
ス、Ｎａ等の不純物含有量を減少したガラス、青板ガラ
ス、青板ガラスにスパッタ法等により形成したＳｉＯ₂
を積層したガラス基板、及びアルミナ等のセラミックス
及びＳｉ基板等を用いることができる。配線電極７は圧
力によりティップを接合するためのものであり、少なく
とも素子材料層５の配線電極７との接続領域と配線電極
７とに金属を用いれば、圧力で互いに変形することによ
り金属結合を得ることができる。そこで、配線電極７の
材料としては金属、特にＡｕのような延性・展性に富ん
だ金属が望ましい。配線電極７はまた、電界放出型電子
放出素子の配線電極を兼ねている。

【００２０】第五に、前記凹部３を含む剥離層４上の素
子材料層５を配線電極７に接合する。これには、それぞ
れの基板を真空チャック等により保持できるアライメン
ト装置を用い、第１基板１上の素子材料層５と第２基板
８上の配線電極７とを位置合わせして対向・接触させ、
更に荷重を加えることにより素子材料層５と配線電極７
の接合（圧着）を行う。（図１（ｄ）参照）。

【００２１】第六に、前記剥離層４と素子材料層５の界
面で剥離を行い配線電極７上に素子材料層５を転写する
ことにより電界放出型電子放出素子の電子放出部６を形
成する。すなわち、第１基板と第２基板８を引き離すこ
とにより、剥離層４と素子材料層５との界面で剥離させ
る（図１（ｅ）参照）。

【００２２】本発明は、さらに上記電界放出型電子放出
素子の製造方法で形成した第２基板を用いた画像形成装
置も含まれる。図２に示すように、上記作製方法にて第
２基板８の配線電極７上に複数の電子放出部６を形成す
ることにより電界放出型電子放出素子アレイを作製す
る。この電界放出型電子放出素子アレイはそれぞれの電
子放出部６上にスペーサを介してゲート電極を設けるこ
とにより構成され、更にアノード電極、蛍光体を形成す
ることにより画像形成装置を作製する。

【００２３】電界放出型電子放出素子アレイは複数の第
１基板を用いてより大きな第２基板上の区分されたエリ
アに個別にアライメントを行い、順番に電界放出型電子
放出素子の電子放出部を転写することにより第１基板よ
りも大きい第２基板上に電界放出型電子放出素子の電子
放出部を形成することができる。またこの方法により第
１基板の大きさに限定されずに画像形成装置を得ること
ができる。

【００２４】以下、具体的な実施例を挙げて本発明を詳
しく説明するが、本発明はこれら実施例に限定されるも
のではなく、本発明の目的が達成される範囲内での各要
素の置換や設計変更がなされたものをも包含する。

【００２５】

【実施例】

＜実施例１＞本実施例は本発明による電界放出型電子放
出素子の製造方法である。図１は本実施例の製造工程を
示す断面図である。以下、この図に従い製造方法を説明
する。

【００２６】まず、面方位（１００）の単結晶シリコン
ウエハを第１基板１として用意した。次に、保護層２と
してシリコン熱酸化膜を１００ｎｍ形成した。次に、保
護層２の所望の箇所を、フォトリソグラフィとエッチン
グによりパターニングし、３μｍ平方のシリコンを露出
した。次に、水酸化カリウム水溶液を用いた結晶軸異方
性エッチングによりパターニング部のシリコンをエッチ
ングした。なお、エッチング条件は、濃度３０％の水酸
化カリウム水溶液を用い、液温９０℃、エッチング時間
は３分とした。このとき（１１１）面と等価な４つの面
で囲まれた深さ約７μｍの逆ピラミッド状の凹部３が形
成された（図１（ａ）参照）。

【００２７】次に、保護層２である熱酸化膜をフッ酸と
フッ化アンモニウムの混合水溶液（ＨＦ：ＮＨ₄Ｆ＝
１：５）で除去した。次に、１２０℃に加熱した硫酸と
過酸化水素水の混合液、及び、２％フッ酸水溶液を用い
て第１基板１の洗浄を行った。次に、酸化炉をもちいて
第１基板１を酸素及び水素雰囲気中で１０００℃に加熱
し、剥離層４である二酸化シリコンを５００ｎｍ形成し
た（図１（ｂ）参照）。

【００２８】次に素子材料層５としてタングステンＷを
スパッタリング法にて１００ｎｍ成膜し、さらに金（Ａ
ｕ）を真空蒸着法により８００ｎｍ成膜しフォトリソグ
ラフィとエッチングによりパターン形成を行った（図１
（ｃ）参照）。

【００２９】次に第２基板８として表面酸化膜を形成し
たシリコン基板を用意し、この表面にクロムＣｒを６ｎ
ｍ、Ａｕを３００ｎｍ真空蒸着法により成膜し、フォト
リソグラフィとエッチングによりパターン形成を行い、
配線電極７とした。次に、第１基板１上の素子材料層５
と第２基板８上の配線電極７とを位置合わせして、対向
・接触させ、更に荷重を加えることにより素子材料層５
と配線電極７の接合（圧着）を行った（図１（ｄ）参
照）。

【００３０】次に、第１基板１と第２基板８を引き離す
ことにより、剥離層４と素子材料層５との界面で剥離さ
せ、電界放出型電子放出素子の電子放出部６を形成した
（図１（ｅ）参照）。このとき、基板表面からの電子放
出部先端の高さは約２μｍであった。また、先端曲率半
径は約１００ｎｍであった。更に、電子放出部６上に電
子通過孔（開口部）を有するゲート電極をＳｉＯ₂等の
絶縁性のスペーサを介して配置した。

【００３１】＜実施例２＞本実施例は実施例１の製法に
よる電界放出型電子放出素子の電子放出部を第２基板８
上に複数形成した例である。図３は本実施例の構成を示
す平面図である。本実施例の複数の電子放出部の製法は
図１（ａ）の工程において複数の凹部３を１ブロックと
してこれをさらにマトリックス状に形成し、図１（ｃ）
の工程において素子材料層５を各電界放出型電子放出素
子の電子放出部６に分けるようにパターニングし、図１
（ｄ）の工程において配線電極７を各ブロックに分ける
ようにパターニングして形成した。この方法により各ブ
ロック毎に個別に配線を形成することも可能である。

【００３２】以下に、電界放出型電子放出素子の電子放
出部の作製方法を図３および図４を用いて説明する。図
３（ａ）（ｂ）は、第１基板１と第２基板８との電界放
出型電子放出素子の電子放出部６の配置を示す図であ
る。図４は製造工程を示す断面図である。まず、実施例
１と同様の方法を用いて、第１基板１上に形成された凹
部に素子材料層５を成膜し、パターニングした。次に、
石英ガラスよりなる第２基板８上に、配線電極７として
Ｃｒを６ｎｍ、Ａｕｌμｍを成膜し、パターニングし
て、図４に例示するような３つのエリアとした。次に、
第１基板１と、第２基板８上に第１エリアとのアライメ
ントをおこない、実施例１と同様に圧着をおこなった。
このとき、配線電極７の在る部分の電子放出部のみが、
選択的に第１エリアに圧着された（図４（ａ））。次
に、第１基板１と、第２基板８上の第２エリアとのアラ
イメントをおこない、圧着をおこなった。このとき上記
と同様に一部の電子放出部のみが選択的に第２エリアに
圧着された（図４（ｂ））。この手法を用いることによ
り第２基板８の大きさが第１基板１の大きさに制限され
ずに形成される。このように順次エリアをずらしながら
接合を行っていくことにより、電界放出型電子放出素子
の複数の電子放出部を形成した（図４（ｃ））。なお、
図４では簡単のために１つのエリアにつき１つの電子放
出部とした。

【００３３】本実施例においては、１つの第１基板１を
用いてより大きな第２基板８上に電界放出型電子放出素
子の複数の電子放出部を形成する方法を示したが、複数
の第１基板１を用いて、より大きな第２基板８上の区分
されたエリアに個別にアライメントを行い、順番に電界
放出型電子放出素子の電子放出部を転写することにより
第１基板１の大きさに依存しない第２基板８を得ること
も可能である。また、第１基板１と略同じ大きさの第２
基板８に電界放出型電子放出素子の複数の電子放出部を
形成してももちろんよい。

【００３４】＜実施例３＞本実施例は実施例２の製法に
よる電界放出型電子放出素子の複数の電子放出部上にゲ
ート電極１０、および、アノード電極１１と蛍光体１３
が形成されている前面板（フェースプレート）１２を有
する画像形成装置である。図５は、本実施例による画像
形成装置の構成を示す部分断面図である。図６は、本実
施例による画像形成装置の全体構成を示す模式図であ
る。図において、６は上述の製造方法によって製造され
た電界放出型電子放出素子の電子放出部、７は電子放出
部６に電圧を印加するための配線電極である。８は電子
放出部６を複数配した第２基板、１２はガラス基板の内
面に蛍光体１３とアノード電極１１等が形成されたフェ
ースプレートである。

【００３５】電界放出型電子放出素子の電子放出部６
は、第２基板８上に、Ｘ方向に並列に複数個配されてい
る（これを素子行と呼ぶ）。この素子行が複数配置され
て、電界放出型電子放出素子アレイの電子放出部を構成
している。各素子行の配線電極７に駆動電圧を印加する
ことで、各素子行を独立に駆動させることができる。即
ち、電子ビームを放出させたい素子行には、電子放出し
きい値以上の電圧を印加する。

【００３６】第２基板８とフェースプレート１２の間に
は、ゲート電極１０が設けられている。ゲート電極１０
は、電界放出型電子放出素子６から放出された電子ビー
ムを変調するためのものであり、はしご型配置の素子行
と直交して設けられたストライプ状の電極に電子ビーム
を通過させるため、各素子に対応して１個ずつ円形のゲ
ート開口部１６が設けられている。ゲートの形状や設置
位置は図に示したものに限定されるものではない。例え
ば、ゲート開口部１６としてメッシュ状に多数の通過口
を設けることもでき、ゲート電極１０を電子放出部６の
周囲や近傍に設けることもできる。

【００３７】アノード電極１１は電子放出部６から放出
された電子を加速し、蛍光体１３に照射するために、電
子ビーム加速電圧を印加する電極である。蛍光体１３は
電子ビームを照射することにより発光する。蛍光体１３
の発光を外面側に出すためにアノード電極１１は透明な
導電材料が用いられる。本実施例では省略したが、蛍光
体１３の内面側に蛍光体１３の発光を鏡面反射させるこ
とにより輝度を向上させるためのメタルバックを設けて
もよい。また、蛍光体は、カラー表示のために、各画素
毎に区別して、例えばブラウン管用のＲ，Ｇ，Ｂ用各色
蛍光体材料をパターニングして塗布してもよいことは勿
論である。

【００３８】図６において、１７はゲート電極１０と接
続されたＧ１、Ｇ２、…Ｇｎからなるゲート容器外端
子、１８は配線電極７と接続されたＤ１、Ｄ２、…Ｄｍ
よりなる素子容器外端子である。１９は透明なアノード
電極１１に高圧を印加し、電子ビームを加速するための
高圧端子Ｈｖである。加速された電子は、蛍光体１３に
衝突し、発光が生じた画像が形成される。２０は支持枠
であり、該支持枠２０は、第２基板８、及びフェースプ
レート１２とでフリットガラスを用いて封着されてい
る。その後、支持枠２０と第２基板、フェースプレート
１２とで囲まれた内部を所定の真空度以上の真空として
封止する。なお、第２基板８の下部に更に固着性や強度
を保持すべくアルミナ基板のような基板を用いて、内部
の真空度を保持することも可能である。

【００３９】素子容器外端子１７およびゲート容器外端
子１８は、不図示の制御回路と電気的に接続されてい
る。本実施例の画像形成装置では、配線電極７による素
子行を１行ずつ順次駆動（走査）していくのと同期し
て、ゲート電極１０列に画像１ライン分の変調信号を同
時に印加する。これにより、マトリクス状に水平走査
（ゲート電極）と垂直走査（配線電極）とを繰り返し
て、各電子ビームの蛍光体１３への照射を制御し、画像
を１ラインずつ表示することができる。走査方法は、上
記の逆の場合であってもよく、配線電極７と高圧端子１
８間に高電圧が印加されるので、適応的な走査手順で行
なう。また、本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。

【００４０】ここで述べた画像形成装置の構成は一例で
あり、本発明の技術思想に基づいて種々の変形が可能で
ある。入力信号については、ＮＴＳＣ、ＰＡＬ、ＳＥＣ
ＡＭ方式など、多数の走査線からなるＴＶ信号（例え
ば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも
採用できる。

【００４１】本実施例による画像形成装置の製造方法を
以下に示す。図７は製造工程を示す素子部の断面図であ
る。まず実施例２の製造方法により、第２基板８上に複
数の電子放出部を作製した。次に、有機Ｓｉソースとし
てＴＥＯＳ（tetra ethyl orhto silicate）を用いたＣ
ＶＤ（化学気相成長法）によりＳｉＯ₂を第２基板８上
に３μｍ成膜し、スペーサ９とした。次に、スペーサ９
上にレジスト１４をスピンコートにより塗布した（図７
（ａ））。次に、ドライエッチングによりレジスト１４
およびスペーサ９の一部をエッチングした（図７
（ｂ））。この方法により、電界放出型電子放出素子の
電子放出部を含む第２基板８上に表面の平坦なＳｉＯ₂
膜９を形成することができる。次に、ゲート電極となる
タングステンＷを真空蒸着法によりＳｉＯ₂膜９上に成
膜した。次に、フォトリソグラフィとドライエッチング
を用いて、ゲート電極１０を形成した（図７（ｃ））。
次に、フッ酸とフッ化アンモニウムの混合水溶液を用い
て電子放出部のＳｉＯ₂をエッチング除去した。

【００４２】次に、ガラスよりなるフェィスプレート１
２を用意し、アノード電極１１としてＩＴＯをスパッタ
リング法により成膜し、パターニングした。次に、アノ
ード電極１１上に蛍光体１３を公知の方法により形成し
た。また、カラー色蛍光体材料の場合には、各色毎に塗
布して形成する。次に、第２基板８の周囲に容器外端子
を形成した支持枠２０を接合し（図６参照）、フェース
プレート１２を図の向きに載置し（図７（ｄ））、支持
枠２０とフェイスプレート１２の周囲をフリットガラス
を用いて窒素中で４００度で１０分焼成することにより
封着した。以上の工程により画像形成装置の表示パネル
を作製した。これをパネル外部の制御回路に接続するこ
とにより画像形成装置が作製された。

【００４３】実施例２の電子放出部の製造方法で形成し
た第２の基板８を用いて、本実施例の画像形成装置を作
製することにより、第１基板１の大きさに制限されない
大画面の画像形成装置を作製することが可能である。

【００４４】＜実施例４＞本実施例は、本発明による電
子放出部６の製造方法のまた別の方法であり、その工程
を図８に示す。

【００４５】まず、面方位（１００）の単結晶シリコン
ウエハを第１基板１として用意した。次に、保護層２と
してシリコン熱酸化膜を１００ｎｍ形成した。次に、保
護層２の所望の箇所を、フォトリソグラフィとエッチン
グによりパターニングし、３μｍ平方のシリコンを露出
した。次に、水酸化カリウム水溶液を用いた結晶軸異方
性エッチングによりパターニング部のシリコンをエッチ
ングした。なお、エッチング条件は、濃度３０％の水酸
化カリウム水溶液を用い、液温９０℃、エッチング時間
は３分とした。このとき（１１１）面と等価な４つの面
で囲まれた深さ約７μｍの逆ピラミッド状の凹部３が形
成された（図８（ａ）参照）。

【００４６】次に、保護層２である熱酸化膜をフッ酸と
フッ化アンモニウムの混合水溶液（ＨＦ：ＮＨ₄Ｆ＝
１：５）で除去した。次に、凹部３を含む第１基板上に
剥離層４としてＡｇを真空蒸着法により全面に７０ｎｍ
成膜した。次に素子材料層５としてＰｔ２００ｎｍ、Ａ
ｕ１０００ｎｍを電子ビーム蒸着法により全面に成膜し
た（図８（ｂ）参照）。

【００４７】次に、剥離層４と素子材料層５をフォトリ
ソグラフィとエッチングによりパターニングして形成し
た（図８（ｃ）参照）。

【００４８】次に、第２基板８として表面酸化膜を形成
したシリコン基板を用意し、この表面にクロムＣｒを５
ｎｍ、Ａｌを１０００ｎｍ真空蒸着法により成膜し、フ
ォトリソグラフィとエッチングによりパターン形成を行
い、配線電極７とした。次に、第１基板１上の素子材料
層５と第２基板８上の配線電極７とを位置合わせして対
向・接触させ、窒素雰囲気中で温度３００℃で１時間放
置した。これによりＡｌ−Ａｕ合金が形成され、素子材
料層５と配線電極７が接合した（図８（ｄ）参照）。

【００４９】次に、第１基板１と第２基板８を引き離す
ことにより、剥離層４と第１基板１との界面で剥離させ
た。次に、剥離層４であるＡｇを硝酸水溶液を用いて除
去することにより電界放出型電子放出素子の電子放出部
６を形成した（図８（ｅ）参照）。このとき、第２基板
８の表面からの電子放出部先端の高さは約２μｍであっ
た。また、先端曲率半径は約１００ｎｍであった。

【００５０】本実施例においては、素子材料層５として
Ｐｔ＋Ａｕを用いたがＰｄを用いても同様の効果が得ら
れる。

【００５１】なお、上記実施例では、現実の画像制御手
段については詳述を控えているが、例えば、高電圧のも
とで配線電極を順次切り替えて、映像信号の垂直走査信
号に同期させることで、低周波の切替を可能とすること
ができる。他方ゲート電極を垂直同期走査信号とし、映
像信号を配線電極に重畳して水平走査させて画像表示す
ることも可能である。さらに他の制御手段についても、
困難な回路を必要とせず、高輝度で、高速性のあるドラ
イブが可能である。また、上記第１実施例で、配線電極
と素子材料層とを圧着によって結合する例を示したが、
第６実施例の方法でも、他の接合金属を介在させて、結
合部の抵抗を小さくしてもよい。

【００５２】

【発明の効果】以上説明したように、本発明の電界放出
型電子放出素子の製造方法により、先端を鋭利に形成で
き、複数の電界放出型電子放出素子を形成した場合にお
いても電界放出型電子放出素子の電子放出部の先端曲率
半径が揃っており、マルチ化が容易となった。また、電
界放出型電子放出素子の形成を、第１基板のエッチング
を行うことなく、プロセスでの工程を簡略化することが
可能となった。また、凹部を形成した第１基板、すなわ
ち電界放出型電子放出素子の電子放出部の雌型は繰り返
し使用ができるため、生産性の向上、製造コストの低減
ができた。また、第２基板の面積が第１基板の面積に依
存しないため、大画面のディスプレイ製造に有利となっ
た。

【００５３】さらに、複数の電界放出型電子放出素子で
１画素を形成することも容易となり、配線電極上に形成
・配置し、各画素毎に電子通過孔を有するゲート電極
と、更にその上部にアノード電極を設けて、配線電極に
走査電圧を印加し、ゲート電極に画像信号を供給し、配
線電極とアノード電極間に高電圧を印加することによ
り、電子放出素子から電子が放出され、アノード電極の
上又は下に設けた蛍光体が励起されて蛍光を発して、高
輝度の画像信号を得ることができることとなる。

【図面の簡単な説明】

【図１】本発明の実施例１による電界放出型電子放出素
子の電子放出部の製造方法を示す図である。

【図２】本発明の実施例２による電界放出型電子放出素
子の複数の電子放出部の構成を示す図である。

【図３】本発明の実施例２の製造工程における電界放出
型電子放出素子の複数の電子放出部の配置を示す図であ
る。

【図４】本発明の実施例２による電界放出型電子放出素
子の複数の電子放出部の製造方法を示す図である。

【図５】本発明の実施例３による画像形成装置の構成を
示す部分断面斜視図である。

【図６】本発明の実施例３による画像形成装置の構成を
示す図である。

【図７】本発明の実施例３による画像形成装置の製造方
法を示す断面図である。

【図８】本発明の実施例４による電界放出型電子放出素
子の電子放出部の製造方法を示す工程毎の図である。

【図９】従来例による電界放出型電子放出素子の製造方
法を示す図である。

【図１０】従来例による電界放出型電子放出素子の製造
方法を示す図である。

【図１１】従来例による電界放出型電子放出素子の製造
方法を示す図である。

【符号の説明】

１第１基板２保護層３凹部４剥離層５素子材料層６電子放出部（エミッタ）７配線電極８第２基板９スペーサ１０ゲート電極１１アノード電極１２フェイスプレート１３蛍光体１４レジスト１６ゲート開口部１７ゲート容器外端子１８素子容器外端子１９高圧端子２０支持枠２０１基板２０２レジスト２０３レジスト開口部２０４素子材料２０５電子放出部（エミッタ）２５１シリコン基板２５２マスク層２５３電子放出部（エミッタ）３０１シリコンウエハ３０２孔部３０２ａとがった底部３０３表面３０４エッチング停止層３０５素子材料層３０６導電層３０７蝋付け層３０８第２基板３０９電子放出部（エミッタ）

Claims

【特許請求の範囲】

【請求項１】第１基板上に設けた少なくとも１つ以上
の凹部上に形成した素子材料層を、第２基板に設けた配
線電極に接合した後、前記第１基板より剥離し、前記配
線電極上に転写する工程を有することを特徴とする電界
放出型電子放出素子の製造方法。
【請求項２】電界を印加することにより電子を放出す
る電界放出型電子放出素子の製造方法において、（ａ）
第１基板の表面に少なくとも１つ以上の凹部を形成する
工程、（ｂ）前記凹部を含む第１基板上に剥離層を形成
する工程、（ｃ）前記凹部を含む剥離層上に素子材料層
を形成する工程、（ｄ）第２基板上に配線電極を形成す
る工程、（ｅ）第１基板と第２基板を対向させ、前記凹
部を含む剥離層上の素子材料層を配線電極に接合する工
程、（ｆ）前記剥離層と第１基板、或いは前記剥離層と
素子材料層の界面で剥離を行い配線電極上に素子材料層
を転写する工程、を有することを特徴とする電界放出型
電子放出素子の製造方法。
【請求項３】前記素子材料層と前記配線電極との接合
が、金属同士の圧着による金属結合であることを特徴と
する請求項２に記載の電界放出型電子放出素子の製造方
法。
【請求項４】前記第１基板が単結晶シリコンよりな
り、前記剥離層が二酸化シリコンよりなることを特徴と
する請求項２または３に記載の電界放出型電子放出素子
の製造方法。
【請求項５】前記剥離層の二酸化シリコンがシリコン
を熱酸化することにより形成されることを特徴とする請
求項４に記載の電界放出型電子放出素子の製造方法。
【請求項６】前記素子材料層または前記配線電極のう
ち少なくとも一方の材料がＡｕを含むことを特徴とする
請求項２又は、３、４、５に記載の電界放出型電子放出
素子の製造方法。
【請求項７】請求項２に記載の電界放出型電子放出素
子の製造方法における第２基板が配線電極を有する少な
くとも２つ以上のエリアから構成されており、請求項２
に記載の電界放出型電子放出素子の製造方法における
（ｅ）および（ｆ）の工程において、まず、前記第１基板と前記第２基板の第１エリアとを対
向させ、前記第２基板の第１エリアに対して前記（ｅ）
および（ｆ）の工程の操作をおこない、前記素子材料層
の一部を前記第１エリアの配線電極に接合し、次に、前記第１基板と前記第２基板の第２エリアとを対
向させ、前記第２基板の第２エリアに対して前記（ｅ）
および（ｆ）の工程の操作をおこない、前記素子材料層
の一部を前記第１エリアの配線電極に接合し、次に、前記第１基板と前記第２基板の前記第２エリアと
を対向させ、前記第２基板の第２エリアに対して前記
（ｅ）および（ｆ）の工程の操作をおこない、前記素子
材料層の一部を第２エリアの配線電極に接合し、以後エリア数に応じて同様の操作を行うことを特徴とす
る電界放出型電子放出素子の製造方法。
【請求項８】請求項１から７のいずれかの１項に記載
の電界放出型電子放出素子の製造方法により作製された
電界放出型電子放出素子。
【請求項９】請求項１から７のいずれかの１項に記載
の電界放出型電子放出素子の製造方法によって形成され
た電界放出型電子放出素子を複数形成した基板および、
ゲート電極、およびアノード電極と蛍光体を有する前面
板を具備したことを特徴とする画像形成装置。