JP2000311587A

JP2000311587A - 電子放出装置及び画像形成装置

Info

Publication number: JP2000311587A
Application number: JP2000046829A
Authority: JP
Inventors: Takeo Tsukamoto; 健夫塚本; Daisuke Sasakuri; 大助笹栗; Shigeki Matsutani; 茂樹松谷
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-02-26
Filing date: 2000-02-18
Publication date: 2000-11-07
Also published as: EP1032020A2; US6288494B1; EP1032020A3

Abstract

(57)【要約】【課題】電子放出効率の向上と電子軌道の集束を同時
に実現し得る電子放出装置及び画像形成装置を提供す
る。【解決手段】電子放出素子は、概略、基板１上に低電
位側電極２，絶縁層３，高電位側電極４が積層され、高
電位側電極４は両側を絶縁層３を介して低電位側電極２
に挟まれている。高電位側電極４及び絶縁層３の側面に
は、それぞれ高電位側電極４及び低電位側電極２に接続
された導電性膜７Ａ及び７Ｂが間隙６を隔てて対向形成
されている。基板１に対向して上方にアノード電極が設
けられ、低電位側電極２・高電位側電極４間にVf，低電
位側電極２・アノード電極間にVaの電圧を印加し、素子
とアノード電極との距離をH， Xs＝H＊Vｆ／（π＊Va）
とした場合に、高電位側電極４の幅WがXsの０．５倍以
上１５倍以下である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、新規な構成の電子
放出装置並びに画像表示装置等の画像形成装置に関す
る。

【０００２】

【従来の技術】従来、電子放出素子としては、大別して
熱電子放出素子と冷陰極電子放出素子の２種類のものが
知られている。冷陰極電子放出素子には電界放出型（以
下、「ＦＥ型」という。）、金属／絶縁層／金属型（以
下、「ＭＩＭ型」という。）や表面伝導型電子放出素子
等がある。

【０００３】ＦＥ型の例としてはW.P.Dyke&W.W.Dolan,
“FieldEmission“Advance in Electron Physics,8,
89(１956)あるいはC.A.Spindt,“PHYSICAL Properties
ofthin-film field emission cathodes with mo
lybdenium cones”J.Appl,Phys,.47,5２48(１976)等に
開示されたものが知られている。

【０００４】ＭＩＭ型の例としてはC.A.Mead“Operatio
n of Tunnel-Emission Devices”, J.Apply.Phys.,
3２,646(１96１) 等に開示されたものが知られてい
る。

【０００５】また、最近の例では、Toshiaki.Kusunoki,
“Fluctuation-free electron emission from non-
formed metal-insulator-metal(MIM)cathodes Fabric
atedby low current Anodic oxidation”,Jpn.J.Ap
pl.Phys.vol.3２(１993)pp.L１695,Mutsumi suzuki e
tal “An MIM-Cathode Array for Cahtodelumines
cent Displays”,IDW'96,(１996) pp.5２9等が研究さ
れている。

【０００６】表面伝導型の例としては、エリンソンの報
告（M.I.Elinson Radio Eng. Electron Phys.,１0
(１965))に記載のもの等があり、この表面伝導型電子放
出素子は、基板上に形成された小面積の薄膜に、膜面に
平行に電流を流すことにより、電子放出が生ずる現象を
利用するものである。表面伝導型素子では、前記のエリ
ソンの報告に記載のＳｎＯ₂薄膜を用いたもの、Ａｕ薄
膜を用いたもの、（G.Dittmer、Thin Solid Films.
9, 3１7 (１97２))、Ｉｎ₂Ｏ₃／ＳｎＯ₂薄膜によるも
の（M.Hartwell and C.G.Fonstad, IEEE Trans. E
D Conf.,5１9(１983))等が報告されている。

【０００７】これら表面伝導型のうち、図５０に示すよ
うな平面型，図５２に示すような垂直型の電子放出素子
も本出願人らによって提案されている。

【０００８】図５０は従来の表面伝導型電子放出素子の
概略図である。図５０（ａ）が素子を真上から見た平面
模式図であり、図５０（ｂ）が横からみた断面模式図で
ある。１００１は基板であり、１００２は素子を構成す
る高電位側電極であり、１００３は素子を構成する低電
位側電極であり、不図示の電源とつながっている。１０
０４および１００５は導電性薄膜であり、１００４は素
子を構成する高電位側電極１００２と、１００５は素子
を構成する低電位側電極１００３と電気的に連結されて
いる。電極１００２，１００３の膜厚は、数１０ｎｍか
ら数μｍ程度のものである。他方、薄膜１００４，１０
０５の膜厚は、１［ｎｍ］から数１０［ｎｍ］程度のも
のである。１００６は間隙で、薄膜１００４と１００５
とを電気的にほぼ不連続にしている。

【０００９】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜を予め通電フ
ォーミングと呼ばれる通電処理によって電子放出部を形
成するのが一般的であった。即ち、通電フォーミングと
は前記導電性薄膜両端に直流電圧あるいは非常にゆっく
りとした昇電圧例えば１Ｖ／分程度を印加通電し、導電
性薄膜を局所的に破壊、変形もしくは変質せしめ、電気
的に高抵抗な状態にした電子放出部を形成することであ
る。

【００１０】さらに真空内で有機ガスを導入し、通電を
行う活性化と呼ばれる工程により、間隙を置いて対向す
る導電性薄膜の先端に、炭素膜を堆積することでより電
子放出特性の向上した電子放出部が形成される。前記通
電フォーミング処理及び活性化処理をした表面伝導型電
子放出素子は、上述導電性薄膜に電圧を印加し、素子に
電流を流すことにより、上述電子放出部より電子を放出
せしめるものである。

【００１１】従来、特に表示装置等の画像形成装置にお
いては、近年、液晶を用いた平板型表示装置がＣＲＴに
替わって普及してきたが、自発光型でないため、バック
ライトを持たなければならない等の問題点があり、自発
光型表示装置が望まれてきた。自発光型表示装置として
は、表面伝導型電子放出素子を多数配列した電子源と電
子源より放出される電子によって、可視光を発光させる
蛍光体とを組み合わせた表示装置である画像形成装置が
挙げられる（例えば、ＵＳＰ5066883 ）。多数の表面
伝導型電子放出素子を配列形成した例としては、並列に
表面伝導型電子放出素子を配列し、個々の表面電動型電
子放出素子の両端（両素子電極）を配線（共通配線）に
て各々結線した行を多数行配列（梯子状配列）した電子
源が挙げられる（例えば、特開昭６４−３１３３２、特
開平１−２８３７４９、特開平１−２５７５５２等）。

【００１２】

【発明が解決しようとする課題】上記表面伝導型電子放
出素子などを用いた平板型表示装置は、一般に、図５３
に模式的に示したような構造を有する。図５３におい
て、１はフェースプレート、２は外枠、３はリアプレー
ト、４は蛍光体層、５はアノード電極、６は複数の電子
放出素子から構成される電子源、７は接合部材である。
フェースプレート１、外枠２、リアプレート３により気
密容器が構成され、内部が減圧状態に維持される。

【００１３】表面伝導型電子放出素子から放出された電
子ビームのアノード電極（陽極）上でのビーム径はＶａ
（低電位側電極とアノード電極との間に印加されている
電圧）とＶｆ（素子を構成する高電位側電極と低電位側
電極との間に印加される電圧）の大きさ、素子とアノー
ド電極（陽極）までの距離Ｈでほぼ決定されることが知
られている（SID 98 Digest, Okuda, et, al）。
従来例で与えた電子源においてもその径はサブミリメー
トル程度であり、画像形成装置としては十分の解像度を
持っている。

【００１４】しかしながら画像表示装置においては、近
年、より高精細な解像度が要求されている。

【００１５】従って、本発明の解決しようとする課題
は、電子の軌道を制御してより高精細なビームを得るこ
とである。さらには、電子の軌道制御に関わる効率の低
下を防ぐために効率向上を実現する事にある。

【００１６】高精細なビーム径を得るための従来例とし
ては例えば電界放出型電子放出素子では、特開平０７−
００６７１４に開示されているように、電子を収束させ
るための電極を電子放出部の上方に配置し、電子軌道を
集束する手法や、特開平０９−０６３４６１に開示され
ているように、集束電極を電子放出部と同一平面上に配
置した構造等が提案されているが、作製方法の複雑さ
や、素子面積の増加、後に述べる電子放出効率の低下等
が問題であった。

【００１７】一般的な表面伝導素子を使用した電子放出
装置では特開平１−３１１５３２、特開平１−３１１５
３３及び、特開平１−３１１５３４において、対向する
電極が非対称な形状である素子が提案されている。

【００１８】また、表面伝導型素子においては、特開平
３−２０９４１で電子放出素子のサイズの小型化や、特
開平９−８２２１４では高効率化の提案がなされている
が、いずれも、高精細画像形成装置の実現には不十分で
あった。また本件に類似の構成として特開平７−２３５
２５６等があるが簡便な電子放出素子の配置を目的とし
たものである。

【００１９】本発明は、かかる従来技術の課題を解決す
るためになされたものであって、その目的とするところ
は、電子放出効率の向上と電子軌道の集束を同時に実現
し得る電子放出装置及び画像形成装置を提供することに
ある。

【００２０】

【課題を解決するための手段】本発明の電子放出装置
は、即ち、対向する第１の主面と第２の主面とを有する
基板と、互いに間隔を置いて、前記第１の主面上に配置
された、第１の電位が印加される第１電極と第２の電位
が印加される第２電極とを有する電子放出素子と、前記
第１の主面に対向し、前記第１の主面から距離Hを置い
て配置されたアノード電極と、前記第１の電位に対して
Vfだけ高い第２の電位を、前記第２電極に印加する第１
電圧印加手段と、前記第１の電位に対して前記Vfよりも
大きいVaだけ高い電位を、前記アノード電極に印加する
第２電圧印加手段とを備え、前記アノード電極と前記電
子放出素子との間の空間は減圧状態に維持され、前記第
１の主面に対して実質的に垂直な平面において、Xs＝H
＊Vｆ／（π＊Va）とした時に、前記第１の主面に実質
的に平行な方向における、前記第２の電極の幅Wが、前
記Xsの０．５倍以上１５倍以下であることを特徴とする
ものである。

【００２１】また、本発明の画像形成装置は、即ち、対
向する第１の主面と第２の主面とを有する第１の基板
と、互いに間隔を置いて、前記第１の主面上に配置され
た、第１の電位が印加される第１の電極と第２の電位が
印加される第２の電極とを有する電子放出素子と、前記
第１の主面に対向し、前記第１の主面から距離Hを置い
て配置されたアノード電極と、画像形成部材とを有する
第２の基板と、前記第１の電位に対してVfだけ高い第２
の電位を、前記第２の電極に印加する第１電圧印加手段
と、前記第１の電位に対して前記Vfよりも大きいVaだけ
高い電位を、前記アノード電極に印加する第２電圧印加
手段とを備え、前記アノード電極と前記電子放出素子と
の間の空間は減圧状態に維持され、前記第１の主面に対
して実質的に垂直な平面において、Xs＝H＊Vｆ／（π＊
Va）とした時に、前記第１の主面に実質的に平行な方向
における、前記第２の電極の幅Wが、前記Xsの０．５倍
以上１５倍以下であることを特徴とする。

【００２２】また、本発明の電子放出装置、画像形成装
置においては、前記Wで規定される前記第２の電極の両
端部よりも外側に、前記第１の電極が配置されているこ
とをも特徴とする。

【００２３】また、本発明の電子放出装置、画像形成装
置においては、前記第１の電極と第２の電極間に、導電
性膜が配置されており、該導電性膜はその一部に間隙を
有することをも特徴とする。

【００２４】また、本発明の電子放出装置、画像形成装
置においては、前記第１の電極と第２の電極間に、第１
の導電性膜と、第２の導電性膜とが配置されており、前
記第１の導電性膜は前記第１の電極と接続しており、前
記第２の導電性膜は前記第２の電極と接続しており、前
記第１の導電性膜と第２の導電性膜とが間隙をおいて対
向して配置されてなることをも特徴とする。

【００２５】また、本発明の電子放出装置、画像形成装
置においては、前記第２の電極が、前記第１の電極より
も、前記アノード電極に近く配置されることをも特徴と
する。

【００２６】また、本発明の電子放出装置、画像形成装
置においては、前記第２の電極が、前記第１の電極上
に、絶縁層を介して積層されてなることをも特徴とす
る。

【００２７】また、本発明の電子放出装置、画像形成装
置においては、前記第１の電極が、前記第２の電極より
も、前記アノード電極に近く配置されることをも特徴と
する。

【００２８】また、本発明の電子放出装置、画像形成装
置においては、前記第１の電極が、前記第２の電極上
に、絶縁層を介して積層されてなることをも特徴とす
る。

【００２９】また、本発明の電子放出装置、画像形成装
置においては、前記第１の電極および前記絶縁層が開口
部を有しており、前記第２の電極が、前記開口部におい
て露出していることをも特徴とする。

【００３０】また、本発明の電子放出装置、画像形成装
置においては、前記第１の電極は、一対の電極からな
り、前記第１の電極のそれぞれは、前記第２の電極が露
出するように、絶縁層を介して前記第２の電極上に、互
いに離れて配置されてなることをも特徴とする。

【００３１】また、本発明の電子放出装置、画像形成装
置においては、前記第２の電極と、前記第１の電極と
が、前記第１の主面と実質的に平行な平面内に配置され
ることをも特徴とする。

【００３２】また、本発明の電子放出装置、画像形成装
置においては、前記第１の電極は、一対の電極からな
り、前記第１の電極間に、前記第２の電極が配置されて
なることをも特徴とする。

【００３３】また、本発明の電子放出装置、画像形成装
置においては、前記第１の主面と実質的に平行な面にお
ける、前記第２の電極の外周に、外接する円のうち、最
小の円の直径Wmaxが、前記Xsの１５倍以下であることを
も特徴とする。

【００３４】また、本発明の電子放出装置、画像形成装
置においては、前記Wmaxが、前記Xsの０．５倍以上であ
ることをも特徴とする。

【００３５】また、本発明の電子放出装置、画像形成装
置においては、前記第１の主面と実質的に平行な面にお
ける、前記第２の電極の外周に、内接する円のうち、最
大の円の直径Wminが、前記Xsの０．５倍以上であること
をも特徴とする。

【００３６】また、本発明の電子放出装置、画像形成装
置においては、前記Wminが、前記Xsの１５倍以下である
ことをも特徴とする。

【００３７】また、本発明の電子放出装置、画像形成装
置においては、前記第１の主面と実質的に平行な面にお
ける、前記第２の電極の外周に内接する円のうち、最大
の円の直径Wmin、および、前記第１の主面と実質的に平
行な面における、前記第２の電極に外周に外接する円の
うち、最小の円の直径Wmaxが、前記Xsの０．５倍以上１
５倍以下であることをも特徴とする。

【００３８】また、本発明の電子放出装置、画像形成装
置においては、前記第１の主面上に、前記電子放出素子
が複数配置されたことをも特徴とする。

【００３９】また、本発明の電子放出装置は、対向する
第１の主面と第２の主面とを有する基板と、互いに間隔
を置いて、前記第１の主面上に配置された、第１の電位
が印加される第１の電極と第２の電位が印加される第２
の電極とを有する電子放出素子と、前記第１の主面に対
向し、前記第１の主面から距離Hを置いて配置されたア
ノード電極と、前記第１の電位に対してVfだけ高い第２
の電位を、前記第２の電極に印加する第１電圧印加手段
と、前記第１の電位に対して前記Vfよりも大きいVaだけ
高い電位を、前記アノード電極に印加する第２電圧印加
手段と、を備え、前記アノード電極側から見た際に、前
記第２の電極を、前記第１の電極が挟んで配置され、Xs
＝H＊Vｆ／（π＊Va）とした時に、前記第１の電極が挟
んでいる前記第２の電極の幅Wが、前記Xsの０．５倍以
上１５倍以下であることをも特徴とするものである。

【００４０】また、本発明の画像形成装置は、対向する
第１の主面と第２の主面とを有する第１の基板と、互い
に間隔を置いて、前記第１の主面上に配置された、第１
の電位が印加される第１の電極と第２の電位が印加され
る第２の電極とを有する電子放出素子と、前記第１の主
面に対向し、前記第１の主面から距離Hを置いて配置さ
れたアノード電極と、画像形成部材とを有する第２の基
板と、前記第１の電位に対してVfだけ高い第２の電位
を、前記第２電極に印加する第１電圧印加手段と、前記
第１の電位に対して前記Vfよりも大きいVaだけ高い電位
を、前記アノード電極に印加する第２電圧印加手段と、
を備え、前記アノード電極側から見た際に、前記第２の
電極を、前記第１の電極が挟んで配置され、Xs＝H＊Vｆ
／（π＊Va）とした時に、前記第１の電極が挟んでいる
前記第２の電極の幅Wが、前記Xsの０．５倍以上１５倍
以下であることを特徴とするものである。

【００４１】

【発明の実施の形態】以下、本発明の実施形態に係る電
子放出素子について説明する。

【００４２】本発明の主目的である収束作用及び効率の
向上について説明を行う前に、図５０及び５１を用いて
上述した従来の表面伝導型電子放出素子についてより詳
細に説明する。

【００４３】図５０は従来の平面型の表面伝導型電子放
出素子を示し、その等電位面を図５１に示した。図５
０、図５１において、１００１は基板であり、１００２
は素子を構成する高電位側電極であり、１００３は素子
を構成する低電位側電極であり、１００４および１００
５は導電性薄膜であり、１００４は素子を構成する高電
位側電極１００２と電気的に接続されている。また、１
００５は素子を構成する低電位側電極１００３と電気的
に接続されている。１００６は間隙で、薄膜１００４と
１００５とを電気的にほぼ不連続にしている。

【００４４】以下では、「素子を構成する高電位側電
極」を「高電位側電極」と呼び、また、「素子を構成す
る低電位側電極」を「低電位側電極」と呼ぶ。この高電
位側電極には、高電位側電極に接続される前記導電性膜
をも含む場合がある。同様に、上記低電位側電極には、
低電位側電極に接続される前記導電性膜をも含む場合が
ある。

【００４５】図５１は、素子上部の不図示の陽極に高電
圧を印加した場合の、間隙６の周囲のｘｚ平面の等電位
面を示している。

【００４６】電子放出素子から距離Ｈを隔てて陽極（ア
ノード電極）を構成したときに、高電位側電極と低電位
側電極との間に印加される電圧をＶｆとし、低電位側電
極と陽極（アノード電極）との間に印加されている電圧
Ｖａを印加する構成において、ＳＩＤ 98 Digest 、
Okuda.et.al によると、素子にはｎｍオーダーの間隙
があり、この素子にＶｆを印加すると低電位側電極の先
端から対向する高電位側電極に向かって電子がトンネリ
ングし、電子が高電位側電極の先端部で電子が等方的に
散乱することが開示されている。

【００４７】高電位側電極から放出された電子の多く
は、高電位側電極で数回の弾性散乱（多重散乱）が繰り
返され、特徴距離Ｘｓを越えた電子が陽極（アノード電
極）に到達する。特徴距離Ｘｓは、淀み点ともよばれて
いる。

【００４８】ここでＸｓ＝Ｈ＊Ｖｆ／（π＊Ｖａ）・・・式（１）例えばＶａ＝１０［ＫＶ］，Ｖｆ＝１５［Ｖ］、Ｈ＝２
［ｍｍ］では約１μｍ程度である。

【００４９】効率は多重散乱による電子がＸｓを越える
までの間に、多重散乱によって高電位側電極に一部吸収
されることによる電子数の減少に支配されている。数十
ｅＶ程度の電子の散乱に伴い散乱される割合βについて
は明らかではないが、一回につき０．１から０．５程度
と見積もられている。

【００５０】このようなβが１以下である散乱機構によ
って、真空中に取り出される電子の量は散乱回数の増加
によってべき乗で減少していくことが分かる。

【００５１】この後、Ｘｓをこえて、真空に取り出され
た電子は陽極（アノード電極）と素子との間に形成され
た電位の影響を受けた軌道を描いて陽極（アノード電
極）に到達する。

【００５２】また、従来の平面型電子放出素子のビーム
径については、ＳＩＤ 98 Digest 、Okuda.et.alよ
り、 Lｈ ≒ ４Kh√（Vf／Va）＋Ｌ０・・・式（２ａ） Lｗ ≒ ２Kw√（Vf／Va））・・・式（２ｂ）で記述できることが知られている。

【００５３】前記Ｌｈはビームの縦方向（ｙ方向）、Ｌ
ｗはビームの横方向（ｘ方向）のサイズを示している。
ここで、Ｌ０は、ｙ方向に沿った電子放出部（間隙１00
6）の長さである。また、Ｋｈ，Ｋｗは素子構造によっ
て若干異なる場合があるが約１で近似できる。

【００５４】以上、従来の平面型の表面伝導型電子放出
素子について説明をしたが、他に従来の素子として垂直
型の構成がある。

【００５５】図５２にこのような垂直型の素子の一例を
示した。図５０と同じ部材には同じ番号を付した。垂直
型は、対向する電極１００２、１００３が段差形成部材
１００７に介されて構成されている。

【００５６】本構成では、電子放出機構は平面型と変わ
りないが、電位分布においては平面型と異なり、したが
って、平面型とは異なる特性となる場合があると考えら
れる。

【００５７】本発明は放出された電子が電極の配置と電
位を反映した電位分布の影響を受けて軌道を変えて陽極
に到達するような集束作用をもつ構成を、その駆動条件
を考慮したうえで提案するものであり、そのような構成
をより単純に実現されるように鋭意検討されたものであ
る。

【００５８】さらに、電子放出素子の構成を工夫し、電
子の高電位側電極での散乱の回数（落下の回数）を減少
させ、電子放出効率を向上させるように鋭意検討された
ものである。

【００５９】以下に本発明における第１実施形態、第２
実施形態、第３実施形態について、順に説明する。

【００６０】第１実施形態、第２実施形態は、高電位側
電極がＸ方向において低電位側電極に幅Ｗで挟まれた構
成をとるものである。第１実施形態は、間隙６が高電位
側電極の両側に存在する形態であり、第２実施形態は、
間隙６が高電位側電極の片側に存在する形態である。

【００６１】また、第３実施形態は、高電位側電極がＸ
方向およびＹ方向において、低電位側電極によって最大
幅Ｗmax，最小幅Ｗminで囲まれた構成をとるものであ
る。

【００６２】（第１実施形態）図１（ａ）は本発明の第
１実施形態の素子を上（アノード電極側）から見たとき
の構成図である。図１（ｂ）は図１におけるＡ−Ａ線で
の断面図である。この図１（ａ）、図１（ｂ）において
２は低電位側電極、３は絶縁層、４は高電位側電極であ
り、６は間隙、７Ａは高電位側電極４に電気的に接続さ
れた導電性膜、７Ｂは低電位側電極２に電気的に接続さ
れた導電性膜である。

【００６３】図２は、本発明の第１実施形態の素子に電
圧を印加した場合の図である。

【００６４】８は、高電位側電極と低電位側電極間に電
圧Vfを印加するための電源、９は陽極（アノード電極）
１０に電圧を印加するための電源である。Ｖｆは高電位
側電極と低電位側電極の間に印加される電圧、Ｉｆはこ
の時に低電位側電極２と高電位側電極４間を流れる電
流、Ｖａは低電位側電極と陽極（アノード電極）との間
に印加されている電圧、Ｉｅは陽極（アノード電極）１
０に捕捉された放出電流である。

【００６５】ここで、効率（η）とは放出電流／素子電
流（＝Ｉｅ／Ｉｆ）である。

【００６６】上述の構成においてＶｆとして１５Ｖを印
加した時の電位分布とこの電位分布による放出された電
子の軌道を計算（図内では便宜的に電子を１点の放出点
４１からのみ放出させている）したのが図３である。図
３(a)は、Ｖｆとして１５Ｖを印加した時の電位分布の
様子を示す図である。図３（ｂ）は、Ｖｆとして１５Ｖ
を印加した時の放出された電子の軌道を実線にて示し、
等電位面を破線にて示す図である。図３は、図２で示し
た装置駆動した際に、その電位分布の様子および放出電
子の軌道の様子をマクロ的に見たものである。つまり、
絶縁層３、高電位側電極４の厚みは、アノード電極１０
と基板１との距離に比べればほとんど無視できる程度に
薄いので、図３では、X軸上に素子の間隙６の一部に相
当する４１が配置される。

【００６７】また、本発明の第１、第２、第３の各実施
形態の素子において、素子とアノード電極との距離H
は、厳密には、低電位側電極（例えば図１では２に相当
する）の表面からアノード電極までの距離である。しか
しながら、本発明の素子は、アノード電極と、素子との
間隔に比較して、素子の厚みは無視しえる程度に薄いの
で、実質的には、アノード電極と基板の第１の主面との
距離と考えて問題ない。

【００６８】図３(a)、（ｂ）において、図の下部は幅
Ｗの高電位側電極側を示し、図の上部は陽極（アノード
電極）側を示している。７１は高電位側電極より低い電
位の等電位面、７２は高電位側電極と同じ電位の等電位
面、７３は高電位側電極より高い電位の等電位面であ
る。

【００６９】尚、本発明の第１、第２、第３の各実施形
態の素子において、「素子を構成する高電位側電極」を
「高電位側電極」と呼び、また、「素子を構成する低電
位側電極」を「低電位側電極」と呼ぶ。この「高電位側
電極」には、「素子を構成する高電位側電極」（例えば
図１では４に相当する）に接続される前記導電性膜（例
えば図１では７Aに相当する）をも含む場合がある。同
様に、上記「低電位側電極」には、「素子を構成する低
電位側電極」（例えば図１では２に相当する）に接続さ
れる前記導電性膜（図１では７Bに相当する）をも含む
場合がある。

【００７０】また、本発明の第１、第２、第３の各実施
形態の素子において、高電位側電極の幅Wは、素子が形
成された基板の第１の主面と、実質的に垂直な平面にお
ける、素子の断面図から求められるものである。そし
て、Wは、前記第１の主面と実質的に平行な方向におけ
る、「高電位側電極」の幅に相当する。ここで言う、
『「高電位側電極」の幅』には、高電位が印加される電
極自体（図１では４に相当する）の幅を指す場合、およ
び、高電位が印加される電極自体（図１では４に相当す
る）の幅に加えて、前記高電位側電極に接続する導電性
膜（例えば図１では７Aに相当する）の厚み（長さ）を
足したものを指す場合もある。しかし、導電性膜の厚み
（長さ）自体は、実質的には無視し得るほど微少なもの
であるので、上記『「高電位側電極」の幅W』は、高電
位が印加される電極自体（図１では４に相当する）の幅
に近似してなんら問題ない。

【００７１】図から明らかなように高電位側電極の上部
および周囲には高電位側電極よりも低い（負の）電位を
持つ等電位面７１が存在する。この負の等電位面７１が
存在することにより、電子は高電位側電極の上部に形成
された低い（負）の電位の影響を受け、その軌道が曲が
り、陽極（アノード電極）１０に到達する電子の領域が
限定される。

【００７２】電子の軌道が曲げられることで到達した電
子のビーム径が小さくなる条件はＶｆ，Ｖａ，Ｈをパラ
メータとして電界の数値計算を行うことで求められる。

【００７３】図４は本発明の第１の実施形態の電子放出
素子を図２のように配置し、素子から距離Ｈのところに
配置した蛍光体に電子を当てたときに形成されるビーム
形状５１を示している。

【００７４】本発明においては、電子放出素子から放出
された電子ビームがアノード電極（蛍光体）上で形成す
るスポット形状のｘ方向のビーム径をＢｘ、ｙ方向のビ
ーム径をＢｙとし、ビーム径は蛍光体のピーク輝度から
輝度が１／１０になる場合の外周をビーム形状（スポッ
ト形状）とした。

【００７５】本発明による第１実施形態の素子による
と，ビームの収束が大きく変化するのはＸ方向のビーム
径Ｂｘであり、Ｙ方向のビーム径Ｂｙはあまり変化しな
い。

【００７６】これは素子がＹ方向に伸びた直線形状を持
つためであり、このためＸ方向には電子の軌道を曲げる
電界が形成されるが、Ｙ方向には曲げる電界が形成され
ず、どこを切っても同じ電界が形成されていることによ
る。

【００７７】高電位側電極幅Ｗを変化させた時のビーム
径の変化を図５に示す。図５に示すように、高電位側電
極幅Ｗが極端に広い場合は電子が距離Ｗから離れた２個
所から出ることを反映して、Ａ点（A領域）に示すよう
にビーム形状は二つのビーム形状が観察される。

【００７８】さらに高電位側電極幅Ｗを小さくすると、
特開平７−２３５２５６に示されているように、二つに
分離されていたビーム形状は一個所に集まり、二つのビ
ーム形状に分離することは出来なくなる点（Ｂ点）が存
在する。

【００７９】さらに高電位側電極幅Ｗを小さくすると、
再びビーム径が広がる場合もあり（Ｃ〜Ｂの領域）、こ
れは、２つの放出部から放出された電子の軌道が交差す
るからである。

【００８０】さらに高電位側電極幅Ｗを小さくすると、
再びＣ点以下でビーム径のＸ方向の幅Ｂｘが急激に小さ
くなることが観察された。

【００８１】このビーム径が急激に小さくなるところを
ｎ２とすると、この点は、ｎ２の値は前述したＸｓの約
１５倍と見積もられた。

【００８２】さらに高電位側電極幅Ｗを小さくするとビ
ームが全く観察されない点がある事がわかった（Ｅ
点）。これは図３（ｂ）に示した高電位側電極よりの低
い（負の）電位の等電位面７１が放出部上部を覆うよう
に形成され、放出された電子が、この電位をこえられず
に高電位側電極上で散乱を繰り返し、陽極（アノード電
極）に届かないような電界が形成されるためと考えられ
る。

【００８３】この点をｎ１とするとｎ１の値は前述した
Ｘｓの約０．５倍と見積もられた。

【００８４】したがって、Ｃ点からＥ点までの領域Ｄに
おいて、ビーム径の縮小の作用が見られる。

【００８５】本実施形態の素子の電子放出部を拡大した
ものが図６である。図６において、Ｄは導電性膜７Aと
導電性膜７Bとを分け隔てる間隙６の距離であり、Ｔ１
は間隙に面する導電性膜７Aの端部位置から高電位側電
極４の上部までの距離、Ｔ２は間隙に面する導電性膜７
Bの端部位置と低電位側電極２の上部までの距離であ
る。

【００８６】ここで、高電位電極とは高電位側電極４と
導電性膜７Ａを含む電気的に高電位側に接続された全て
の電極、即ち高電位領域の意味であり、低電位電極とは
同様に低電位側電極２と導電性膜７Ｂを含む全ての電
極、即ち低電位領域を意味する（以下、適宜、高電位側
電極を高電位側電極４自体あるいは高電位領域の意味で
使用し、低電位側電極も低電位側電極２自体あるいは低
電位領域の意味で使用する）。

【００８７】この素子にＶｆを印加すると図６における
低電位電極の間隙６に面する先端から、対向する高電位
電極に向かって、電子３１がトンネリングし、高電位電
極の先端部で電子が等方的に散乱する。

【００８８】トンネリングした電子３１の多くは、前述
の通り、高電位電極でさらに数回の弾性散乱（多重散
乱）が繰り返される。

【００８９】前述のように表面伝導型電子放出素子で
は、散乱が繰り返されると、真空中に取り出される電子
の量はべき乗で減少していくことはあきらかである。

【００９０】図６に示す垂直型の構成では、高電位側電
極のうち側壁部分の高電位側電極でも電子の散乱が起こ
る。しかしながら、側壁を超えた電子のうち陽極方向へ
の運動エネルギをもった電子は、再び散乱することなく
陽極（アノード電極）へ向かう電子が存在する。

【００９１】散乱された電子の飛翔距離については、Ｓ
ＩＤ 98 Digest 、Okuda.et.alで開示されている。

【００９２】散乱された電子の最大飛翔距離は間隙Ｄと
駆動電圧Ｖｆおよび電極の仕事関数Ｗｆの関数であり、
典型的には、間隙Ｄの１００倍から２００倍程度と見積
もられる。

【００９３】したがって、電子の飛翔距離と同程度の距
離にＴ１を設定することで、高電位電極上での複数回の
散乱がおこらない電子が、陽極１０上に到達可能とな
る。

【００９４】これまでの説明で明らかなようにＴ１を可
能な限り小さく（薄く）構成することで、電子の散乱を
抑制することができる。

【００９５】間隙Ｄは数nmから数十nmであるから、素子
作製上で実現可能な距離Ｔ１を５ｎｍから２００ｎｍと
すれば、十分に効率の低下を防ぐことが可能となる。

【００９６】これまで説明したように多重散乱に関わる
パラメータとしてＴ１が重要であるが、これは、絶縁層
３内に形成される間隙６の位置、すなわち間隙６に面す
る低電位電極端部位置と低電位側電極２との間の距離Ｔ
２とも密接に関わっている。詳細な検討によると図６で
示した構成では、間隙６の位置が絶縁層３の厚みｄの半
分より上でＴ２が絶縁層３の厚みｄの半分までは効率が
あまり大きく変化しないが、さらに間隙が絶縁層の下部
になり、Ｔ２がゼロに近づくと効率が激減することが分
かっている。これは間隙位置による効率化が大きいこと
を示している。

【００９７】このため、絶縁層の側面（厚み方向の面）
に形成された間隙６の位置の平均を絶縁層の厚さの半分
より上にし、間隙から低電位側電極２表面までの平均距
離Ｔ２が該絶縁層の厚さｄの１／２より大きくすること
で効率のばらつき、変動を押さえることができる。

【００９８】図７に本実施形態の高電位側電極幅Ｗを変
化させた場合の効率、ビーム径について示した。

【００９９】前述の垂直型にした作用で、図５０に示す
ような平面型の従来例より効率が向上している。高電位
側電極幅Ｗがさらに小さくなり、前述のビーム径の小さ
くなるＣ点を過ぎると、効率も低下し、Ｅ点では、効率
が０に近づいている。しかしながら、ビーム径の収束す
る効果のある領域Ｄでも効率は従来の平面型より高くす
ることができる。

【０１００】以上、述べた本発明の電子放出素子につい
て、別の実施態様を挙げて詳述する。

【０１０１】図８（ａ）は本発明による第１実施形態の
電子放出素子の別の一例を示す模式図、図８（ｂ）は図
８（ａ）のＢ−Ｂ断面図を示す。

【０１０２】さらに図９（ａ）は本発明による第１実施
形態の電子放出素子の別の一例を示す模式図、図９
（ｂ）は図９（ａ）のＣ−Ｃ断面図を示す。

【０１０３】前述したように本発明の第１実施形態で
は、Ｘ方向に高電位側電極が低電位側電極に挟まれた時
の幅Ｗが規定されたものである。この構造のもっとも単
純な例として図１に挙げられるような矩形があるが（以
下、この矩形の形状についてはリッジ型と呼ぶことがあ
る）この形状に限定されることはなく、少なくとも形状
の一部に低電位側電極に挟まれる高電位側電極の距離Ｗ
の幅を持つ形状でよい。

【０１０４】例えば、リッジ型の電子放出素子を画像形
成装置として素子駆動電圧Ｖｆ＝１５［Ｖ］、陽極電圧
Ｖａ＝１０［ＫＶ］、素子−陽極間距離Ｈ＝２［ｍｍ］
とした場合、およそ１５μｍ以下の幅を持つ電極を用い
ることが必要である。

【０１０５】また、同様のビーム径の縮小の効果を得る
ためには、図８で示した平面型の構造、図９で示した垂
直型で、かつ、高電位側電極４、絶縁層３、低電位側電
極２の順で積層され、矩形のスリットとなっているもの
（スリット型と呼ぶこととする）が別の実施形態として
考えられる。これらは、電位構造のみを陽極側（Ｚ方
向）からみた場合に、同じく高電位電極が、低電位電極
で挟まれた構造であり、ビーム径に関しては、本構成が
重要となる。

【０１０６】ただし、図８、図９の構成では、リッジ型
（図１）で示した効率の向上の改善がみられない。

【０１０７】したがって、本発明の第１実施形態におい
て、低電位側電極２、絶縁層３、高電位側電極４の順で
積層されて垂直型を構成した、リッジ型が効率とビーム
径の高精細化の両立する最もこの好ましい構成として有
用である。

【０１０８】本発明の第１実施形態の電子放出素子の製
造方法の一例を図１０に示した。製造方法について説明
する。

【０１０９】基板１の第１の主面上に低電位側電極２を
作製する（図１０（ａ））前記絶縁性の基板１として
は、その表面を十分に洗浄した、石英ガラス、Ｎａ等の
不純物含有量を減少させＫなどに一部置換したガラス、
背板ガラス及びシリコン基板等にスパッタ法等によりＳ
ｉＯ₂を積層した積層体、アルミナ等のセラミックスの
絶縁性基板が挙げられる。

【０１１０】前記低電位側電極２は一般的に導電性を有
しており、蒸着法、スパッタ法等の一般的真空成膜技
術、フォトリソグラフィー技術により形成される。電極
の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，
Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，
Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料から適宜選択
される。前記低電位側電極２の厚さとしては、数十ｎｍ
から数ｍｍの範囲で設定され、前記高電位側電極の厚さ
としては、数ｎｍから数百μｍの範囲で設定され、好ま
しくは数十ｎｍから数百ｎｍの範囲で選択される。

【０１１１】次に絶縁層３、高電位側電極４を堆積す
る。（図１０（ｂ））。

【０１１２】前記絶縁層３は、スパッタ法等の一般的な
真空成膜法、熱酸化法、陽極酸化法等で形成され、その
厚さとしては、数ｎｍから数十μｍの範囲で設定され、
好ましく数十ｎｍから数μｍの範囲から選択される。望
ましい材料としてはＳｉＯ₂，ＳｉＮ，Ａｌ₂ Ｏ₃，Ｃ
ａＦなどの高電界に耐えられる耐圧の高い材料が望まし
い。

【０１１３】前記高電位側電極４は、前記低電位側電極
２と同一材料でも異種材料でも良く、好ましくは高電位
側電極５４は耐熱性材料が望ましい。また、その厚さと
して数ｎｍから数μｍの範囲で設定され、好ましくは、
数ｎｍから数百ｎｍの範囲から選択される。尚、この電
極の厚さが薄いために電位降下などが心配される時、あ
るいはマトリクス配列でこの素子を用いる場合は必要に
応じて低抵抗の配線用金属材料が電子放出に関与しない
部分で用いられることがある。

【０１１４】次に、フォトリソグラフィー技術により、
絶縁層３，高電位側電極４の一部が基板１から取り除か
れ、素子上部の陽極（アノード電極）から素子を見て高
電位側電極４が低電位側電極２に挟まれた構造が形成さ
れる（図１０（ｃ））。ただし、本エッチング工程は、
低電位側電極２上で停止しても良いし、低電位側電極２
の一部がエッチングされて停止しても良い。また、本工
程で基板から取り除かれる絶縁層３，高電位側電極４は
素子を駆動した状態で素子上部の陽極から素子を見た場
合、凸構造であっても良いし、凹構造であってもよい。

【０１１５】前記エッチング工程は平滑かつ垂直なエッ
チング面が望ましく、それぞれの電極及び絶縁層の材料
に応じて、エッチング方法を選択すれば良い。

【０１１６】また別の構造として、高電位側電極と低電
位側電極を同一平面状に配置した場合がある。この場
合、基板１上に電極を堆積し、フォトリソグラフィー技
術により低電位側電極２、高電位側電極４を形成する。
本工程で、高電位側電極４が低電位側電極２に挟まれた
構成を形成でき、該高電位側電極と該低電位側電極が同
一平面状にある電子放出素子が形成できる。この場合、
高電位側電極と低電位側電極の間隙は数ｎｍから数百μ
ｍの間で設定される。

【０１１７】次に導電性膜７Ａと７Ｂの間に間隙６を作
製する工程を行う。

【０１１８】前記導電性膜７Ａ，７Ｂをスパッタ法等の
一般的な真空成膜法、熱酸化法、陽極酸化法等で形成さ
れる場合と活性化によって形成される場合とさらにこれ
らを組み合わせる場合がある。

【０１１９】前者の場合は低電位側電極２材料と同一材
料でも異種材料でも良く、好ましくはＷ，Ｔａ，Ｍｏ等
の耐熱性の材料、あるいはＴｉＣ，ＺｒＣ，ＨｆＣ，Ｔ
ａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ₂，ＺｒＢ₂，Ｌ
ａＢ₆，ＣｅＢ₆，ＹＢ₄，ＧｄＢ₄等の硼化物、ＴｉＮ，
ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇａ等の半導体、有
機高分子材料、アモルファスカーボン、グラファイト、
ダイヤモンドライクカーボン、ダイヤモンドを分散した
炭素及び炭素化合物等などが良い。

【０１２０】一方活性化によって形成する場合は、活性
化工程と呼ばれる工程により形成される。この工程の前
にはフォーミング工程が一般的に用いられる。

【０１２１】フォーミング工程を用いる場合には、一般
に、まず、導電性膜５を堆積する（図１０（ｄ））さらに、前記導電性膜６の両端に電圧を印加し、導電性
膜５に電流を流すことにより、導電性膜５を局所的に破
壊、変形もしくは変質させ、電気的に高抵抗な状態にす
る、すなわち、導電性膜５の一部に間隙６を形成する
（図１０（ｅ））。

【０１２２】導電性膜６に用いる材料としては、Ｐｄ，
Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚ
ｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金属やこれらの合金、Ｐ
ｄＯ，ＳｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃等の酸化
物、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆，ＹＢ４，Ｇ
ｄＢ４等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，
ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の
窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン、ＡｇＭｇ，
ＮｉＣｕ，Ｐｂ，Ｓｎ等であり、その抵抗値は、１０³
〜１０⁷Ω／□のシート抵抗値を示す。

【０１２３】導電性膜５の形成方法としては、蒸着法、
スパッタ法等の一般的真空成膜技術が使用される。ま
た、インクジェット法と熱処理法を組み合わせて形成さ
れる場合もある。

【０１２４】導電性膜５は、フォーミング工程後は、高
電位側電極に接続された導電性膜７Ａと、低電位側電極
に接続された導電性膜７Ｂとに分離される。

【０１２５】次に活性化工程は、一般には、炭素化合物
が存在する雰囲気下で、電極間に電圧を印加することに
よって行われる。

【０１２６】図１１に示すように、真空容器６１に基板
１を配置し、真空排気ポンプ６２により排気し真空雰囲
気にした後、炭素化合物（有機物質）ガス供給源６３よ
り炭素化合物ガスを真空容器６１に導入し、炭素化合物
のガスを含有する雰囲気下で、電極間に電圧を印加す
る。電圧波形は、パルス波形で繰り返し印加される。こ
れには、図１２（ａ）で示されるようにパルス波高値を
定電圧としたパルスを連続的に印加する方法や、図１２
（ｂ）で示されるようにパルス波高値を増加させなが
ら、電圧パルスを印加する方法がある。また、このよう
に片極のパルスを繰り返す場合と、図１２（ｃ）で示す
ように、両極のパルスを繰り返す場合がある。

【０１２７】この活性化工程では炭素あるいは炭素化合
物からなるカーボン膜が導電性を有する形態として形成
される。カーボン膜とは、例えばグラファイト（いわゆ
るＨＯＰＧ），ＰＧ，ＧＣを包含する。ＨＯＰＧはほぼ
完全なグラファイトの結晶構造、ＰＧは結晶粒が２０ｎ
ｍ程度で結晶構造がやや乱れたもの、ＧＣは結晶粒が２
ｎｍ程度になり結晶構造の乱れがさらに大きくなったも
のを指す。）、非晶質炭素（アモルファス炭素及び、ア
モルファス炭素と前記グラファイトの微結晶の混合物を
指す）であり、その膜厚は、５０ｎｍ以下の範囲とする
のが好ましく、３０ｎｍ以下の範囲とすることがより好
ましい。

【０１２８】（第２の実施形態）次に本発明の示す第２
実施形態を説明する。第２実施形態は、電極形状は第１
実施形態とほぼ同じで間隙６が片側にのみ存在する形態
である。

【０１２９】図１３は本発明の第２実施形態の図であ
る。図１３（ａ）は断面図、図１３（ｂ）は素子を上か
ら見たときの構成図である。１は基板、２は低電位側電
極、３は絶縁層、４は高電位側電極であり、５は導電性
膜、６は間隙である。図１６は、本実施形態の素子を駆
動した際の様子を模式的に示した図である。図１６に用
いた符号のうち、図１３に用いた符号と同一のものは、
同じ部材を指す。尚、図１６中、１０は陽極（アノード
電極）である。

【０１３０】図１４は本発明の第２実施形態の製造方法
の図であり、間隙を作製する工程以外は第１実施形態と
ほぼ同じである。

【０１３１】片側に選択的に間隙を作製するために、所
望の領域にのみ導電性膜５を配置し、前述したフォーミ
ング工程、活性化工程を行うことにより形成する場合も
ある。前記導電性膜５の作成方法はフォトリソグラフィ
ー、斜方蒸着等から適宜選択される。

【０１３２】本発明の第２実施形態の電子放出素子で
は、上記の活性化工程を用いる場合と、活性化工程を用
いず、低電位側電極２と高電位側電極４の間の絶縁層３
の距離の制御、もしくは間隙６の形状制御による場合が
ある。本発明における第２実施形態の作用について説明
する。

【０１３３】本発明の第２実施形態の電子放出素子を図
１６のように駆動した際における、高電位電極幅Ｗと電
子放出効率η、ビーム径Ｂｘの関係を図１５に示す。

【０１３４】第２実施形態においても、第１実施形態と
同様に効率とビーム径は特徴距離Ｘｓで規格化できる。

【０１３５】したがって、横軸は、高電位電極幅Ｗを特
徴距離Ｘｓで規格化したときのものである。

【０１３６】高電位電極幅Ｗが小さくなると、点Ｂから
ビーム径が小さく、効率が減少し始める。Ｂ点以下の領
域での高電位側電極幅Ｗは十分狭いために、電子は高電
位側電極４より低い（負の）電位７１（図１６参照）の
影響を受け始め、この結果、電子軌道が曲げられ陽極１
０上の電子分布が狭くなる。Ｂ点は高電位側電極幅Ｗが
特徴距離Ｘｓの１５倍になる。

【０１３７】さらにＷが狭くなる点では、ビーム径が縮
小する。Ｃ点付近が本発明の第２実施形態最も望ましい
高電位側電極幅Ｗを示しているＣ点付近の本高電位側電
極幅Ｗは、特徴距離Ｘｓの２倍から１２倍の範囲である
さらにＷが狭くなる点Ｄでは、ビーム径が縮小する。し
かしながら、Ｄ点ではビームの縮小効果が低下する。

【０１３８】Ｄ点において、ビーム径が小さくならない
説明を図１６に示した。

【０１３９】図１６において、７１から７３は等電位面
であり、７１は高電位側電極４より低い電位（負）の等
電位面、７２は高電位側電極４と同じ電位の等電位面、
７３は高電位側電極４より高い電位（正）の等電位面で
ある。

【０１４０】間隙６から放出された電子は、高電位側電
極方向へと軌道を変え高電位側電極より低い電位（負
の）等電位面７１の影響を受ける。この結果、陽極（ア
ノード電極）１０での到達位置は放出部方向へと移動す
るが、電子の一部は図１６に示したように前記高電位側
電極より低い電位（負の）等電位面７１で逆向きに大き
く軌道を変えた結果、陽極１０上では、放出部直上点を
またぐものが存在しはじめる。このような電子が存在す
る高電位側電極の幅Ｗでは、実質的なビーム径の縮小効
果が現われにくくなる。

【０１４１】さらにＷが狭くなる点Ｅでは、電子放出効
率が低下する。これは、高電位電極幅Ｗが狭いため、前
記高電位側電極より低い電位（負の）等電位面７１が電
子軌道を遮蔽するような働きをするため、陽極１０に到
達する電子数が減少するためである。また、この場合、
等電位面７１の領域を脱出した電子は、放出部直上のほ
ぼ１点に集中して到達しており、小さなビーム形状が得
られる。電子がほとんど観測されなくなる高電位側電極
幅Ｗは、特徴距離Ｘｓの０．５倍以下である。

【０１４２】前述のとおり、Ｈ，Ｖａ，Ｖｆは規格化す
るとほぼ同様の結果を示し、その範囲としては、本発明
の電子放出素子において、電子の散乱が同一の現象であ
ることを考慮してＶｆが３０Ｖ以下、Ｖａ，Ｈは特に制
約は無いが、適当な範囲としてＶａが数百Ｖから数十ｋ
Ｖの範囲から選択される。

【０１４３】以上、第２実施形態について、図１３で示
したようなリッジ型構造を説明したが、その他の実施形
態として、図１７のように高電位側電極４と低電位側電
極２が同一平面状にある平面の構成や、図１８で示した
垂直の型で、かつ、高電位側電極４、絶縁層３、低電位
側電極２の順で積層され、矩形のスリットとなっている
ものが別の実施形態として考えられる。これらの構成に
おいても、低電位側電極２間に露出している高電位側電
極４の幅Wが式（１）で表される特徴距離Ｘｓの０．５
倍以上１５倍以下の範囲で設定されることで、必要なビ
ーム径が得られる。、また、電子放出効率に関しては、
第１実施形態と同じことが第２実施形態にも当てはま
る。

【０１４４】すなわち、リッジ型構造では、前述の効率
の向上が見られるが、平面型およびスリット型では効率
は改善されない。したがって、電子放出効率によって最
適な構成を選択することができる。

【０１４５】（第３の実施形態）次に本発明の示す第３
実施形態を説明する。

【０１４６】第１実施形態、第２実施形態は、高電位側
電極がＸ方向において低電位側電極に幅Ｗで挟まれた構
成をとるものであったが、第３実施形態は、高電位側電
極がＸ方向およびＹ方向に低電位側電極に最大幅Ｗma
x，最小幅Ｗminで囲まれた構成をとるものである。

【０１４７】図１９は本発明の第３実施形態の図であ
る。図１９（ａ）は素子をアノード電極側から見たとき
の構成図、図１９（ｂ）は図１９(a)のＤ−Ｄにおける
断面模式図である。１は基板、２は低電位側電極、３は
絶縁層、４は高電位側電極であり、５は導電性膜、６は
間隙である。

【０１４８】低電位側電極２と高電位側電極４間には、
層間絶縁層９１があり、また、絶縁層３と層間絶縁層９
１の一部は取り除かれて、高電位側電極４が埋め込まれ
ている。本構造は、正方形の凸構造を有したものとなっ
ている。

【０１４９】最大幅Wmaxとは、アノード電極側から見
て、間隙６で囲まれる領域の最少外接円の直径であり、
最大幅Wminとは、間隙６で囲まれる領域の最大内接円の
直径である。

【０１５０】図２０は本発明の第３実施形態の製造方法
の一例を示す図である。

【０１５１】まず、絶縁性の基板１の第１の主面上に高
電位側電極４の一部を作製する（図２０（ａ））。

【０１５２】前記絶縁性の基板１としては、その表面を
十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量は
減少させＫなどに一部置換したガラス、背板ガラス及び
シリコン基板等にスパッタ法等によりＳｉＯ₂を積層し
た積層体、アルミナ等のセラミックスの絶縁性基板が挙
げられる。

【０１５３】前記電極は一般的に導電性を有しており、
蒸着法、スパッタ法等の一般的真空成膜技術、フォトリ
ソグラフィー技術により形成される。素子電極の材料
は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎ
ｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，
Ｐｔ，Ｐｄ等の金属または合金材料から適宜選択され
る。前記電極の厚さとしては、数十ｎｍから数ｍｍの範
囲で設定され、前記電極の厚さとしては、数ｎｍから数
百μｍの範囲で設定され、好ましくは数十ｎｍから数百
ｎｍの範囲で選択される。

【０１５４】次に、層間絶縁層９１、を堆積する（図２
０（ｂ））。

【０１５５】前記層間絶縁層９１は、スパッタ法等の一
般的な真空成膜法、熱酸化法、陽極酸化法等で形成さ
れ、その厚さとしては、数ｎｍから数十μｍの範囲選択
される。望ましい材料としてはＳｉＯ₂，Ａｌ₂Ｏ₃など
の酸化物，ＳｉＮなどの窒化物、他の絶縁性材料などか
ら選択される。

【０１５６】次に、低電位側電極２を堆積し、パターニ
ングする（図２０（ｃ））。

【０１５７】次に、絶縁層３を堆積し、パターニングす
る（図２０（ｄ））。

【０１５８】前記絶縁層３は、スパッタ法等の一般的な
真空成膜法、熱酸化法、陽極酸化法等で形成され、その
厚さとしては、数ｎｍから数十μｍの範囲で設定され、
好ましく数十ｎｍから数μｍの範囲から選択される。望
ましい材料としてはＳｉＯ₂，ＳｉＮ，Ａｌ₂Ｏ₃，Ｃａ
Ｆなどの高電界に耐えられる耐圧の高い材料が望まし
い。

【０１５９】さらに、絶縁層３の一部に高電位側電極４
を露出させるように、コンタクトホールを形成する（図
２０（ｅ））。

【０１６０】コンタクトホールの作製方法は、フォトリ
ソグラフィー法とエッチングによって作製される。

【０１６１】次に、前記コンタクトホールに、高電位側
電極４の一部を埋め込む（図２０（ｆ））。

【０１６２】次に、コンタクトホールと絶縁層３上に、
高電位側電極４を堆積する（図２０（ｇ））。

【０１６３】前記高電位側電極４は、前記低電位側電極
２と同一材料でも異種材料でも良く、好ましくは高電位
側電極４は耐熱性材料が望ましい。またその厚さとして
数ｎｍから数μｍの範囲で設定され、好ましく数ｎｍか
ら数百ｎｍの範囲から選択される。

【０１６４】次に導電性膜５を作製し（図２０
（ｈ））、間隙６を前述したフォーミング工程などによ
り作製する工程を行う。

【０１６５】これ以後の工程については、第１実施形態
と同じであるので説明を省略する。

【０１６６】本発明における第３実施形態では、高電位
側電極は、ＸおよびＹ方向の２次元で囲まれた構造をと
るために、高電位側電極の電極の取り出しが工夫される
必要がある。そのために、図２０で示したようなコンタ
クトホールが利用される場合がある。

【０１６７】一方、高電位側電極の一部が外部に連結す
る延長部を形成している場合もある。

【０１６８】本発明における第３実施形態の作用を説明
する。

【０１６９】図１９で示した第３実施形態の等電位面を
図２１に示す。図２１（ａ-１）から図２１（ｃ-２）
は、高電位側電極４の幅Wが変化した場合の等電位面の
変化（図２１（ａ-１）、図２１（ｂ-１）、図２１（ｃ
-１））と、電子ビームの軌道の変化（図２１（ａ-
２）、図２１（ｂ-２）、図２１（ｃ-２））をそれぞれ
示す。図２１中、符号４１は、電子放出点（間隙６）に
相当する。

【０１７０】第１実施形態と同様に、高電位側電極４の
幅Wにより、ビームの縮小の効果がみられる。ただし、
第３実施形態では、高電位側電極４は、Ｘ方向だけでな
く、Ｙ方向にも、低電位側電極２ではさまれた構造と考
えることができ、ビーム径の縮小が、Ｘ方向だけでなく
Ｙ方向にも起こる。本形態の素子においても、ビーム径
の縮小は、第１実施形態のビーム変化と同様であり、さ
らに、第１実施態様と同様の効率変化が確認された。こ
の特性は、図２６（ａ）で示されている。また、本実施
形態のような正方形の構成では、第１実施態様と類似の
現象であることを考慮すると、高電位側電極幅は四角形
の辺の長さを置き換えて、ほぼ第１実施形態の適用範囲
が設定されることが明らかである。

【０１７１】すなわち、ビームの縮小効果が得られるの
は、前記特徴距離Ｘｓの１５倍以下であり、また、効率
が下がり、ビームが観察できなくなるのは、Ｘｓの１／
２以下である。

【０１７２】また、素子の上部（アノード電極側）から
眺めた際の形状は正方形だけでなく円形や楕円形、長方
形等でもかまわない。

【０１７３】本発明においては、外接する円のうち最も
面積の小さい円の直径をＷmax、内接する円のうち最も
大きい円の直径をＷminとすれば、前記特徴距離Ｘｓに
より規格化された適用範囲が、定義可能である。

【０１７４】すなわち、適用範囲の上限を決めるビーム
径の縮小効果は、ＷmaxをＷと置き換えればよく、適用
範囲の下限を決める効率の低下する効果は、ＷminをＷ
と置き換えればよい。図１９中には、正方形の場合のＷ
maxとＷminの定義を示した。正方形の辺の長さＷは、Ｗ
min、とＷmaxの間に定義されている。

【０１７５】また、同様のビーム径の縮小の効果を得る
ためには、図２２で示した垂直型で、かつ、高電位側電
極４、絶縁層３、低電位側電極２の順で積層され、２次
元図形の凹構造となっているもの、図２４で示した平面
型の構造になっているものが別の実施形態として考えら
れる。これらは、電位構造のみを陽極（アノード電極）
側（Ｚ方向）からみた場合に、高電位側電極が、低電位
側電極で囲まれた構造である。

【０１７６】図２２に示した、２次元図形の凹構造の作
製方法は図２３（ａ）〜（ｄ）に示した。また、図２４
に示した平面型の作製方法は図２５（ａ）〜（ｅ）に示
した。

【０１７７】図２２に示した凹構造の場合は、コンタク
トホールは必要なく、第１実施形態と類似の工程にな
り、簡略になる。図２４に示した平面型も凸構造に比
べ、工程数が短縮できる可能性がある。

【０１７８】また、図１９に示した凸構造、図２４に示
した平面構造、図２２に示した凹構造の、効率とビーム
径の関係をそれぞれ図２６に示した。

【０１７９】図２６（ａ）は凸構造、図２６（ｂ）は平
面構造、図２６（ｃ）は凹構造の、効率とビーム径の関
係である。

【０１８０】第３実施形態においても、効率は凸構造が
もっとも高くなり、凸構造が好ましい。

【０１８１】次に、第３実施形態の他の形態で新たな効
果を有する例を示す。

【０１８２】図２７は、高電位電極が、アノード電極側
から見て、十字形状をしているもので、図２７（ａ）
は、間隙６が、十字の全域に渡って形成されている場合
を示している。また、図２７（ｂ）は、間隙６が十字の
一部、特に、高電位電極側に凸である領域に選択的に形
成されている場合である。

【０１８３】尚、本発明の第１、第２、第３の実施形態
において、「アノード電極側から見た図」とは、基板１
の主平面に実質的に平行な面における断面図、あるいは
平面図ということができる。

【０１８４】図２７（ａ）の断面Ｅと断面Ｆでの等電位
線を記した図が図２８である。図２８（ａ）が断面Ｅに
図２７（ｂ）が断面Ｆに相当している。図中、斜線で示
した領域（ｒ３、ｒ４）は、高電位電極の電位よりも低
い電位（負の）の等電位面７１の影響が及ぼされる領域
であり、電子は、高電位電極へと向う力を受ける（負の
勾配領域）領域である。

【０１８５】図からも判るが、高電位電極側に凸な領域
（図２７(a)のR１）から電子がでた場合、Ｘｓ程度の高
さまでは高電位電極の等電位面がひずみ、負の勾配領域
（図２８のｒ４）が弛み小さくなるので効率がよくなる
ことが理解できる。他方、Ｘｓ以上の高さになると上述
図１９などで示した４角形の場合と同様に電子軌道が曲
がり、電子は収束されることとなる。また、低電位電極
側に凸な部分（図２７のＲ２）に関しては、負の勾配領
域（図２８のｒ３）が大きくなり電子は陽極１０に届か
なくなるため、それらの部分のビーム径への寄与は無視
できる。

【０１８６】更に、図２７（ａ）に示した形態にする
と、電子の放出する領域である間隙６の長さが実質的に
長くなることとの効果とあいまって、陽極１０に到達す
る電子量が増え、放出電流Ｉｅが図１９などで示した正
方形の場合より増えることが期待される。

【０１８７】また、図２７（ｂ）のように導電性膜５の
領域を限定して、間隙部を制限することで、効率の大き
な部分のみから電子を放出させることもできる。この場
合の電界分布も、本発明の適用する範囲の高電位側電極
幅の領域であれば、前述と同様の現象となることは明ら
かである。このようにすれば、電子は効率をあまり下げ
ることなくビーム径を小さくすることが可能である。

【０１８８】以上、説明したように、本発明における第
１実施形態、第２実施形態、第３実施形態、では、高電
位側電極を、低電位側電極で挟む、もしくは囲み、前記
低電位側電極で挟まれた、もしくは囲まれた前記高電位
側電極の幅を、本発明で提案する範囲に設定すること
で、ビーム径の縮小の効果が期待される。

【０１８９】また、さらに、高電位側電極４が、低電位
側電極より上部（陽極側）にあることで、効率の向上が
期待でき、高精細と、高効率の両立も期待できる。

【０１９０】以上説明した、第１から第３の形態の電子
放出素子が好ましく適用可能な応用例については以下に
述べる。本発明の電子放出素子を複数個、基体上に配列
することで、例えば電子源あるいは、画像形成装置が構
成できる。

【０１９１】電子放出素子の配列については、種々のも
のが採用できる。

【０１９２】一例として、並列に配置した多数の電子放
出素子の個々を両端で接続し、電子放出素子の行を多数
個配し（行方向と呼ぶ）、この配線と直交する方向（列
方向と呼ぶ）で、該電子放出素子の上方に配した制御電
極（グリッドとも呼ぶ）により、電子放出素子からの電
子を制御駆動するはしご状配置のものがある。これとは
別に、電子放出素子をＸ方向及びＹ方向に行列状に複数
個配し、同じ行に配された複数の電子放出素子の電極の
一方を、Ｘ方向の配線に共通に接続し、同じ列に配され
た複数の電子放出素子の電極の他方を、Ｙ方向の配線に
共通に接続するものが挙げられる。このようなものは、
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。

【０１９３】本発明の電子放出素子（第１から第３の実
施形態の素子）の基本的な特性を、図２９に示した。

【０１９４】本発明の電子放出素子からの放出電子は、
しきい値電圧Ｖｔｈ以上では、対向する素子電極間に印
加するパルス状電圧の波高値と幅で制御できる。一方、
しきい値電圧Ｖｔｈ以下では、殆ど放出されない。この
特性によれば、多数の電子放出素子を配置した場合にお
いても、個々の素子に、パルス状電圧を適宜印加すれ
ば、入力信号に応じて、表面伝導型電子放出素子を選択
して電子放出量を制御できる。

【０１９５】以下、この原理で基づき、本発明の電子放
出素子を複数配して得られる電子源を用いた画像形成装
置について、図３０を用いて説明する。図３０におい
て、１５１は電子源基板、１５２はＸ方向配線、１５３
はＹ方向配線である。１５４は本発明の電子放出素子、
１５５は結線である。

【０１９６】ｍ本のＸ方向配線は１５２は、Ｄ_X1，
Ｄ_X2，・・・Ｄ_Xmからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は、適宜設計され
る。Ｙ方向配線１５３は、Ｄ_Y1，Ｄ _Y2，…Ｄ_Ynのｎ本の
配線よりなり、Ｘ方向配線１５２と同様に形成される。
これらｍ本のＸ方向配線１５２とｎ本のＹ方向配線１５
３との間には、層間絶縁層９１が設けられており、両者
を電気的に分離している（ｍ，ｎは、共に正の整数）。

【０１９７】層間絶縁層９１は、真空蒸着法、印刷法、
スパッタ法等を用いて形成されたＳｉＯ２等で構成され
る。例えば、Ｘ方向配線１５２を形成した基体１５１の
全面或いは一部に所望の形状で形成され、特に、Ｘ方向
配線１５２とＹ方向配線１５３の交差部の電位差に耐え
得るように、膜厚、材料、製法が、適宜設定される。Ｘ
方向配線１５２とＹ方向配線１５３は、それぞれ外部端
子として引き出されている。

【０１９８】表面伝導型放出素子１５４は構成する一対
の電極（不図示）は、ｍ本のＸ方向配線１５２とｎ本の
Ｙ方向配線１５３と導電性金属等からなる結線１５５に
よって電気的に接続されている。

【０１９９】配線１５２と配線１５３を構成する材料、
結線１５５を構成する材料及び一対の素子電極を構成す
る材料は、その構成元素の一部あるいは全部が同一であ
っても、またそれぞれ異なってもよい。これら材料は、
例えば前述の電極の材料より適宜選択される。素子電極
を構成する材料と配線材料が同一である場合には、素子
電極に接続した配線は素子電極ということもできる。

【０２００】Ｘ方向配線１５２には、Ｘ方向に配列した
表面伝導型放出素子１５４の行を、選択するための走査
信号を印加する不図示の走査信号印加手段が接続され
る。一方、Ｙ方向配線１５３には、Ｙ方向に配列した表
面伝導型放出素子１５４の各列を入力信号に応じて、変
調するための不図示の変調信号発生手段が接続される。
各電子放出素子に印加される駆動電圧は、当該素子に印
加される走査信号と変調信号の差電圧として供給され
る。

【０２０１】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可動とす
ることができる。

【０２０２】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図３１を用いて
説明する。図３１は、画像形成装置の一例を示す模式図
である。図３１において、１５１は電子放出素子を複数
配した電子源基板、１６１は電子源基板１５１を固定し
たリアプレート、１６６はガラス基体１６３の内面に蛍
光膜１６４とメタルバック１６５等が形成が形成された
フェースプレートである。１６２は、支持枠であり該支
持枠１６２は、リアプレート１６１、フェースプレート
１６６がフリットガラス等を用いて接続されている。１
６７は気密容器であり、例えば大気中あるいは、窒素中
で、４００〜５００度の温度範囲で１０分以上焼成する
ことで、封着して構成される。

【０２０３】１５４は、本発明の電子放出素子に相当す
る。１５２，１５３は、本発明の電子放出素子の一対の
素子電極と接続されたＸ方向配線及びＹ方向配線であ
る。

【０２０４】気密容器１６７は、上述の如く、フェース
ープレート１６６、支持枠１６２、リアプレート１６１
で構成される。リアプレート１６１は主に基体１６１の
強度を補強する目的で設けられるため、基体１5１自体
で十分な強度を持つ場合は別体のリアプレート１６１は
不要とすることができる。即ち、基体１5１を直接支持
枠１６２を封着し、フェースプレート１６６、支持枠１
６２及び電子源基板１５１で気密容器１６７を構成して
も良い。一方、フェースープレート１６６、リアプレー
ト１６１間に、スペーサーとよばれる不図示の支持体を
設備することにより、大気圧に対して十分な強度をもつ
気密容器１６７を構成することもできる。

【０２０５】次に、上記単純マトリクス配置の電子源を
用いて構成した表示パネル（前記気密容器１６７に相当
する）に、ＮＴＳＣ方式のテレビ信号に基づいたテレビ
ジョン表示を行う為の駆動回路の構成例について、図３
３を用いて説明する。図３３において、１８１は画像表
示パネル（前記気密容器１６７）、１８２は走査回路、
１８３は制御回路、１８４はシフトレジスタである。１
８５はラインメモリ、１８６は同期信号分離回路、１８
７は変調信号発生器、ＶｘおよびＶａは直流電圧源であ
る。

【０２０６】表示パネル１８１は、端子Ｄｏｘ１乃至Ｄ
ｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ、及び高圧端子Ｈｖ
を介して外部の電気回路と接続している。端子Ｄｏｘ１
乃至Ｄｏｘｍには、表示パネル内に設けられている電子
源、即ち、Ｍ行Ｎ列の行列状にマトリクス配線された表
面伝導型電子放出素子群を一行（Ｎ素子）ずつ順次駆動
する為の走査信号が印加される。

【０２０７】端子Ｄｙ１乃至Ｄｙｎには、前記走査信号
により選択された一行の表面伝導型電子放出素子の各素
子の出力電子ビームを制御する為の変調信号が印加され
る。高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１
０Ｋ［Ｖ］の直流電圧が供給されるが、これは表面伝導
型電子放出素子から放出される電子ビームに蛍光体を励
起するのに十分なエネルギーを付与する為の加速電圧で
ある。

【０２０８】走査回路１８２について説明する。同回路
は、内部にＭ個のスイッチング素子を備えたもので（図
中、Ｓ１ないしＳｍで模式的に示している）ある。各ス
イッチング素子は、直流電圧源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１８１の端子Ｄｘ１ないしＤｘｍと電気的に
接続される。Ｓ１乃至Ｓｍの各スイッチング素子は、制
御回路１８３が出力する制御信号Ｔｓｃａｎに基づいて
動作するものであり、例えばＦＥＴのようなスイッチン
グ素子を組み合わせることにより構成することができ
る。

【０２０９】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出しきい値電圧）に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。

【０２１０】制御回路１８３は、外部より入力する画像
信号に基づいて適切な表示が行なわれるように各部の動
作を整合させる機能を有する。制御回路１８３は、同期
信号分離回路１８６より送られる同期信号Ｔ_SYNCに基づ
いて、各部に対してＴ_SCANにおよびＴ_SFTおよびＴ_MRYの
各制御信号を発生する。

【０２１１】同期信号分離回路１８６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離（フィルター）回路等を用いて構成できる。同期信号
分離回路１８６により分離された同期信号は、垂直同期
信号と水平同期信号より成るが、ここでは説明の便宜上
Ｔ_SYNC信号として図示した。前記テレビ信号から分離さ
れた画像の輝度信号成分は便宜上ＤＡＴＡ信号と表し
た。該ＤＡＴＡ信号はシフトレジスタ１８４に入力され
る。

【０２１２】シフトレジスタ１８４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１８３より送られる制御信号Ｔ_SFTに基づいて動
作する（即ち、制御信号Ｔ_SFTは、シフトレジスタ１８
４のシフトクロックであるということもできる。）。シ
リアル／パラレル変換された画像１ライン分（電子放出
素子Ｎ素子分の駆動データに相当）のデータは、Ｉｄ１
乃至ＩｄｎのＮ個の並列信号として前記シフトレジスタ
１８４より出力される。

【０２１３】ラインメモリ１８５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１１３より送られる制御信号Ｔ_MRYに従っ
て適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶された
内容は、Ｉ′ｄ１乃至Ｉ′ｄｎとして出力され、変調信
号発生器１８７に入力される。

【０２１４】変調信号発生器１８７は、画像データＩ′
ｄ１乃至Ｉ′ｄｎの各々に応じて表面伝導型電子放出素
子の各々を適切に駆動変調する為の信号源であり、その
出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示パ
ネル１８１内の素子に印加される。

【０２１５】前述したように、本発明の電子放出素子は
放出電流Ｉｅに対して以下の基本特性を有している。

【０２１６】即ち、電子放出には明確なしきい値電圧Ｖ
ｔｈがあり、Ｖｔｈ以上の電圧を印加された時のみ電子
放出が生じる。電子放出しきい値以上の電圧に対して
は、素子への印加電圧の変化に応じて放出電流も変化す
る。このことから、本素子にパネル状の電圧を印加する
場合、例えば電子放出閾値以下の電圧を印加しても電子
放出は生じないが、電子放出閾値以上の電圧を印加する
場合には電子ビームが出力される。その際、パルスの波
高値Ｖｍを変化させる事により出力電子ビームの強度を
制御することが可能である。また、パルスの幅Ｐｗを変
化させることにより出力される電子ビームの電荷の総量
を制御する事が可能である。

【０２１７】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１８７として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。

【０２１８】パルス幅変調方式を実施するに際しては、
変調信号発生器１８７として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。

【０２１９】シフトレジスタ１８４やラインメモリ１８
５は、デジタル信号式のものをアナログ信号式のものを
も採用できる。画像信号のシリアル／パラレル変換や記
憶が所定の速度で行なわれれば良いからである。

【０２２０】デジタル信号式を用いる場合には、同期信
号分離回路１８８の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには１８６の出力部にＡ／Ｄ変
換器を設ければ良い。これに関連してラインメモリ１８
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器１８７に用いられる回路が若干異なった
ものとなる。即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器１８７には、例えばＤ／Ａ変換
回路を用い、必要に応じて増幅回路などを付加する。パ
ルス幅変調方式の場合、変調信号発生器１８７には、例
えば高速の発振器および発振器の出力する波数を計数す
る計数器（カウンタ）及び計数器の出力値と前記メモリ
の出力値を比較する比較器（コンパレータ）を組み合わ
せた回路を用いる。必要に応じて、比較器の出力するパ
ルス幅変調された変調信号を表面伝導型電子放出素子の
駆動電圧にまで電圧増幅するための増幅器を付加するこ
ともできる。

【０２２１】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１８７には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。パルス幅変調方式
の場合には、例えば、電圧制御型発振回路（ＶＣＯ）を
採用でき、必要に応じて電子放出素子の駆動電圧まで電
圧増幅するための増幅器を付加することもできる。

【０２２２】このような構成をとり得る本発明を適用可
能な画像表示装置（図３１）においては、各電子放出素
子に、容器外端子Ｄｏｘ１乃至Ｄｏｘｍ、Ｄｏｙ１乃至
Ｄｏｙｎを介して電圧を印加することにより、電子放出
が生ずる。高圧端子Ｈｖを介してメタルバック１６５、
あるいは透明電極（不図示）に高圧を印加し、電子ビー
ムを加速する。加速された電子は、蛍光膜１６４に衝突
し、発光が生じて画像が形成される。

【０２２３】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが入力信号はこれに限
られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、
これよりも、多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０２２４】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。

【０２２５】

【実施例】以下、本発明の実施例を詳細に説明する。

【０２２６】［実施例１］図３４（ａ）に本実施例によ
り作製したリッジ型の電子放出素子を素子上部（アノー
ド電極側）から見た様子を示し、図３４（ｂ）に図３４
（ａ）のＧ−Ｈ線で切った時の電子放出素子の断面図、
図３４（ｃ）に図３４（ａ）のＪ−Ｊ線で切った時の電
子放出素子の断面図を示す。

【０２２７】図３５に図３４のＧ−Ｈ断面における、本
実施例の電子放出素子の製造方法の一例を示した。ここ
で１は基体、２は低電位側電極、３は絶縁層、４は高電
位側電極、５は導電性膜、９１は低電位側電極と高電位
側電極を分離するための層間絶縁層である。

【０２２８】以下に、図３５を用いて本実施例の電子放
出素子の製造工程を詳細に説明する。

【０２２９】（工程１）基板１に石英基板を用い、十分
洗浄を行った後、低電位側電極２としてスパッタ法によ
り厚さ３００ｎｍのＴａによる電極を堆積した。

【０２３０】次に、フォトリソグラフィー工程で、ポジ
型フォトレジスト（ＡＺ１５００／クラリアント社製）
を用いてレジストパターンを形成した。

【０２３１】次に、パターニングした前記フォトレジス
トをマスクとし、Ｔａ層をＣＦ₄ガスを用いてドライエ
ッチングし低電位側電極２を形成した（図３５
（ａ））。

【０２３２】（工程２）層間絶縁層９１として厚さ５０
０ｎｍのＳｉＯ₂をＲＦスパッタ法を用いて堆積した。

【０２３３】次に、フォトリソグラフィー工程で、ポジ
型フォトレジスト（ＡＺ１５００／クラリアント社製）
を用いてレジストパターンを形成した。

【０２３４】次に、パターニングした前記フォトレジス
トをマスクとし、層間絶縁層（配線間絶縁部材に相当す
る）９１をフッ酸系のウエットエッチングを行い、低電
位電極２で停止させた（図３５（ｂ））。この工程にお
いては、エッチングにおいて形成される斜めの断面形状
が重要である。ここの傾斜が緩くなるようにエッチング
手法を適宜選択することが好ましい。

【０２３５】（工程３）絶縁層３としてＳｉＯ₂を厚さ
５０ｎｍ、高電位側電極４としてＴａを厚さ約２０ｎｍ
を堆積した。

【０２３６】ここで、絶縁層３、高電位側電極層４を形
成しホトリソグラフィー等による適当な方法で好ましい
形状にエッチングし再び低電位側電極を露出させ、リッ
ジの形状を作製する。このようなリッジの形成手法とし
ては、フォトレジストのスピンコーティング、マスクパ
ターンの露光及び現像を行い、ウェットエッチングもし
くはドライエッチングで絶縁層３及び高電位側電極の一
部を取り除く。エッチング工程は平滑かつ垂直なエッチ
ング面が望ましく、それぞれの電極及び絶縁層の材料に
応じて、エッチング方法を選択すれば良い。

【０２３７】本実施例では、フォトリソグラフィー工程
で、ポジ型フォトレジスト（ＡＺ１５００／クラリアン
ト社製）を用いてレジストパターンを形成した。

【０２３８】次に、パターニングした前記フォトレジス
トをマスクとし、絶縁層３、高電位電極４をＲＩＥによ
りエッチングした。高電位側電極層４のエッチングガス
にはＣｌ₂ガスを選択し、絶縁層３のエッチングガスに
はＣＨＦ₃ガスを選択した。またドライエッチング時の
他の条件は装置のサイズや構成、基板サイズで異なる
が、本実施例では圧力２０ｍＴｏｒｒ、放電電力１００
０Ｗ（ただし基板サイズ３００ｍｍ×３００ｍｍ）を用
いた。このときの絶縁層３と低電位側電極２とのエッチ
ング選択比が２倍以上あることを利用して低電位側電極
２でエッチングを停止させた（図３５（ｃ））。

【０２３９】（工程４）次に、フォトリソグラフィー技
術を用いてフォトレジストに図３４（ａ）に示すような
５０μｍ角の開口部を形成した。

【０２４０】次に、導電性膜６として厚さ４ｎｍのＰｔ
−Ｐｄを堆積した。この後フォトレジストを剥離し、図
３４（ａ）に示す膜5を素子上に形成した（リフトオフ
法）（図３５（ｄ））。次に、本素子を大気中で低電位
側電極２及び高電位側電極４に１５Ｖのパルス電圧（Ｏ
Ｎ時間：１ｍｓｅｃ／ＯＦＦ時間：９ｍｓｅｃ）を印加
した。（本工程をフォーミング工程と称す）。

【０２４１】フォーミング工程は、上下電極間の抵抗が
１０ＭΩとなった時点で終了した。

【０２４２】このフォーミング工程により、Ｐｔ−Ｐｄ
膜は低電位側電極２に電気的に接続されている膜７Ｂ
と、高電位側電極４に電気的に接続されている膜７Ａに
分離される。より詳細に述べれば、フォーミング工程に
より導電性膜５の一部に間隙６が形成されているフォー
ミング工程で間隙を作製するときの導電性膜5の抵抗値
は、１０³〜１０ ⁷Ω／□のシート抵抗値を示すものが適
宜選択される。

【０２４３】（工程５）本素子を図１１に示すような真
空装置６１に設置し、真空排気装置６２によって２×１
０^-6Ｐａに到達するまで十分に排気した。

【０２４４】次に、有機性ガス材料５３としてＢＮ（ベ
ンゾニトリル）を、１×１０^-4Ｐａになるように真空装
置６１に導入し、有機性ガス雰囲気中で低電位側電極
２，高電位側電極４に図１２（ｃ）で示すようなパルス
電圧を印加し、間隙６の周辺部にカーボン膜を生成した
（本工程を活性化と称す）。

【０２４５】前記活性化工程は、低電位側電極２、高電
位側電極４に流れる電流が飽和した時点で終了した。

【０２４６】このように活性化工程は、有機物質のガス
を含有する雰囲気下で、通電フォーミングと同様に、パ
ルスの印加を繰り返すことで行うことができる。この雰
囲気は、例えば油拡散ポンプやロータリーポンプなどを
用いて真空容器内を排気した場合に雰囲気内に残留する
有機ガスを利用して形成することができる他、上述のよ
うにイオンポンプなどにより一旦十分に排気した真空中
に適当な有機物質のガスを導入することによっても得ら
れる。このときの好ましい有機物質のガス圧は、前述の
応用の形態、真空容器の形状や、有機物質の種類などに
より異なるため場合に応じ適宜設定される。このような
活性化処理により、雰囲気中に存在する有機物質から、
カーボン膜が素子上に堆積し、素子電流Ｉｆ、放出電流
Ｉｅが、著しく変化するようになる。

【０２４７】適当な有機物質としては、アルカン、アル
ケン、アルキンの脂肪族炭化水素類、芳香族炭化水素
類、アルコール類、アルデヒド類、ケトン類、アミン
類、ニトリル類、フェノール、カルボン、スルホン酸等
の有機酸類等を挙げることが出来、具体的には、メタ
ン、エタン、プロパンなどＧｎＨ２ｎ＋２で表される飽
和炭化水素、エチレン、プロピレンなどＧｎＨ２ｎ等の
組成式で表される不飽和炭化水素、ベンゼン、トルエ
ン、メタノール、エタノール、ボルルアルデヒド、アセ
トアルデヒド、アセトン、メチルエチルケトン、メチル
アミン、エチルアミン、フェノール、ベンゾニトリル、
アセトニトリル、蟻酸、酢酸、プロピオン酸等が使用で
きる。

【０２４８】次に、再び２×１０^-6Ｐａに到達するまで
十分に排気後、図２に示したように高電圧電源９を用い
て陽極（アノード電極）１０に高電圧Ｖａを印加し、素
子には駆動電圧Ｖｆ＝１５Ｖからなるパルス電圧を印加
して流れる素子電流Ｉｆと電子放出電流Ｉｅを計測し
た。

【０２４９】素子からＨ＝２ｍｍ離れた陽極（アノード
電極）１０に、電圧としてＶａ＝１０ＫＶ印加したとき
のビーム径を表１に示す。

【０２５０】また、従来例は、図５０で示した平面型の
例であり、高電位側電極の幅WはXｓの１５０倍に相当す
るものを用いた。

【０２５１】

【表１】前述したように高電位側電極の幅ＷをＸｓの０．５倍で
は到達しないためにほとんどビームを計測できなかった
が、２，３，７，１５倍に変化させるとビーム径が増大
した。

【０２５２】図７は前記の条件で計測したときの高電位
側電極の幅Ｗを変化させたときのビーム径と効率をプロ
ットしたものである。図からおよそＸｓの１５倍からビ
ーム径が小さくなることがわかった。このことから、集
束作用はＸｓの０．５倍から１５倍の範囲であると見積
もられた。効率はXｓの１５倍からビームの集束ととも
に減少し、Ｘｓの０．５倍でほとんど０になった。

【０２５３】また、本電子放出素子の高電位側電極の幅
ＷをＸｓの２倍のときの効率は従来の平面型の表面伝導
型素子（効率約１％）と比較して約３倍以上が得られ
た。

【０２５４】本実施例ではＰｔ−Ｐｄを使った導電性膜
が用いられているが、この導電性膜は必ずしも必要では
なく場合によっては用いない構成とすることも可能であ
る。

【０２５５】また、本実施例では、層間絶縁層を電子放
出素子の素子部の両側に設けて素子部を取り囲む構造に
なっているが、片側の側方のみに設けてもよい。

【０２５６】［実施例２］第２の実施例として、素子を
上部から見たときの構成としては図３４（ａ）と同じで
あるが、Ｊ−Ｊ断面形状が異なる構成について図３６に
示す。

【０２５７】なお作製工程は第１の実施例の作製工程に
おいて工程１，３が違うのみで、工程２，４，５は実施
例１と同様なので省略する。

【０２５８】（工程１）基板１に石英を用い、十分洗浄
を行った後、スパッタ法により厚さ３００ｎｍのＡｌに
よる第１の低電位側電極層２Ａを堆積した。

【０２５９】次に、ポジ型フォトレジスト（ＡＺ１５０
０／クラリアント社製）を用いてレジストパターンを形
成した。

【０２６０】次に、パターニングした前記フォトレジス
トをマスクとし、燐酸系のＡｌエッチング液を用いてウ
エットエッチングした第１の低電位側電極２Ａを形成し
た。

【０２６１】（工程３）次に厚さ５０ｎｍのＴａによる
第２の低電位側電極２Ｂ、厚さ５０ｎｍの絶縁層３と厚
さ２０ｎｍのＴａによる高電位側電極層４を連続して堆
積した。

【０２６２】次に、パターニングした前記フォトレジス
トをマスクとし、高電位側電極４、絶縁層３、第２の低
電位側電極２ＢをＣＦ₄によるエッチングガスによって
ドライエッチングし、第１の低電位側電極２Ａと第２の
低電位側電極２Ｂの材料すなわち、ＡｌとＴａとのエッ
チングガスによる選択比の違いを利用して第１の低電位
側電極２Ａ上で停止させ、前記リッジ構造を形成した。

【０２６３】以下実施例１と同様に作製した。

【０２６４】実施例１と同様に、十分に排気後、素子を
Ｖｆ＝１５Ｖで駆動し、素子からＨ＝２ｍｍ離れた陽極
１０に、Ｖａ＝１０ＫＶ印加して素子の評価を行った。
その結果、実施例１の素子に対し、それぞれのＷの素子
において、さらに１．１倍から１．５倍程度の効率が向
上した。また、実施例１の素子と、実施例２の素子をそ
れぞれ５０素子使用して、その効率のばらつきを比較し
た、その結果、実施例１で１５％のばらつきだったもの
に比較して実施例２の素子では、１２％のばらつきに低
減した。

【０２６５】これは、図６における断面形状におけるＴ
２の効果である。すなわち、Ｔ２を大きくしたことで、
間隙６の周辺の電界が変化し、電子が側壁へ向う力が弱
まる効果により側壁での散乱が抑制されて効率が向上し
た。

【０２６６】素子間の効率のばらつきは、素子長すなわ
ちＹ方向にそった間隙位置の変化によりＴ１が異なるこ
とがその一因であると考えられるが、実施例２では、実
施例１より、リッジ全体の高さが高いために、そのばら
つきが見かけ上小さくなり、効率のばらつきも小さくな
ったものと考えられる。

【０２６７】［実施例３］第３の実施例として、素子を
上部から見たときの構成としては図３４（ａ）と同じで
あるが、Ｊ−Ｊ断面形状が異なる構成について図３７に
示す。

【０２６８】なお作製工程は第１の実施例において工程
３が違うのみで後は同一である。

【０２６９】工程１，２，４，５は実施例１と同様なの
で省略して、工程３について説明する。

【０２７０】（工程３）厚さ５０ｎｍのＳｉＮによる第
１の絶縁層３Ａ、厚さ１０ｎｍのＳｉＯ₂による第２の
絶縁層３Ｂ、厚さ２０ｎｍのＴａによる高電位側電極４
を連続して堆積した。

【０２７１】その後、フォトリソグラフィー工程で、ポ
ジ型フォトレジスト（ＡＺ１５００／クラリアント社
製）をスピンコーティング後、フォトマスクパターンを
露光、現像し、レジストパターンを形成した。その後、
パターンニングした前記フォトレジストをマスクとし、
高電位側電極４、第２の絶縁層３Ｂ、第１の絶縁層３Ａ
をＲＩＥにより連続エッチングした。高電位側電極４の
エッチングガスにはＣｌ２ガスを選択し、第２の絶縁層
３ＢのエッチングガスにはＣＨＦ₃ガス、第２の絶縁層
３ＡのエッチングガスにはＳＦ₆ガスを選択した。ま
た、ＲＩＥ条件は装置のサイズや構成、基板サイズで異
なるが、本実施例では圧力５．３２Ｐａ、放電電力１５
００Ｗ（ただし基板サイズ３００ｍｍ×３００ｍｍ）で
あった。このときの第１の絶縁層３Ａと低電位側電極２
とのエッチング選択比が３倍以上あることを利用して低
電位側電極２でエッチングを停止させ、第３７に示した
リッジ構造を形成した。

【０２７２】次に実施例１と同条件にて（工程４）（工
程５）の処理を行ったところ、間隙６がリッジ部断面の
第１の絶縁層３Ａより、第２の絶縁層３Ｂに近い部分に
すなわち、より高電位側電極４に近い部分に形成され
た。

【０２７３】以上のようにした作製した素子を実施例
１、２と同様に、Ｖｆ＝１５Ｖで駆動し、素子からＨ＝
２ｍｍ離れた陽極１０に、Ｖａ＝１０ＫＶ印加した。実
施例３においては、実施例１に比較して素子の効率が
１．５倍から２倍よくなり、素子間の効率ばらつき約３
％が低減した。

【０２７４】これは、実施例２と同様に、素子の断面形
状が実施例１とは異なったためと考えられる。すなわ
ち、本実施例では、Ｔ１が小さくなり、同時にＴ２も大
きくなっている。

【０２７５】本実施例で、フォーミング工程により、間
隙６が、第２の絶縁層３Ｂに選択的に形成される理由は
明確ではないが、材料の誘電率や、熱伝導率、また、そ
の他の要因が考えられる。第１の絶縁層３Ａとしては、
Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₅、ＴｉＯ₂などを用いることが可能
である。

【０２７６】本実施例では第１の絶縁層３Ａの膜厚を５
０ｎｍ、第２の絶縁層３Ｂの膜厚を１０ｎｍとしたが、
それに限るものではない。

【０２７７】［実施例４］本実施例の素子の作製工程
は、第１の実施例と比較して工程４が違うものである。
図３８は、本実施例の素子の平面模式図である。

【０２７８】工程１，２，３は実施例１と同様なので省
略し、工程４について説明し、断面形状は実施例１と同
じであるので、平面図のみを示す。

【０２７９】（工程４）インクジェット噴射装置を用い
て酢酸パラジウムの０．１ｗｔ％水溶液を、図３８に示
した部分に選択的に液滴の状態で付着させた後に３５０
℃、１０分間、空気中で加熱処理を行って酸化パラジウ
ム（ＰｄＯ）膜５を形成した。このようにして形成され
たＰｄＯ膜のシート抵抗は１０³〜１０⁵Ω／□であっ
た。

【０２８０】次に、本素子を１×１０^-3Ｐａ以下に排気
した後にＮ₂９８％−Ｈ₂２％混合ガス雰囲気中で低電位
側電極２及び高電位側電極４に図１２（ａ）で示すよう
な７Ｖのパルス電圧（ＯＮ時間：１ｍｓｅｃ／ＯＦＦ時
間：９ｍｓｅｃ）を印加し、前記ＰｄＯ膜に電流を流し
間隙６を形成した（本工程を、フォーミング工程と称
す）。フォーミング工程は、電極間の抵抗が１０ＭΩと
なった時点で終了した。

【０２８１】以上のようにして作製した素子を実施例１
と同様にＶｆ＝１５Ｖで駆動し、素子からＨ＝２ｍｍ離
れた陽極１０に、Ｖａ＝１０ＫＶ印加した。

【０２８２】本実施例では実施例１と同様の効率およ
び、ビーム径が得られた。

【０２８３】［実施例５］第２の実施形態の実施例とし
て実施例５を示す。

【０２８４】図１３に本実施例で形成した電子放出素子
の断面図、および平面図の一例を示す。また、図１４に
本実施例の電子放出素子の製造方法の一例を示した。以
下に、本実施例の電子放出素子の製造工程を詳細に説明
する。

【０２８５】（工程Ｂ１）基板１に石英を用い、十分洗
浄を行った後、スパッタ法により低電位側電極２として
厚さ３００ｎｍのＴａ、絶縁層３として厚さ５０ｎｍの
ＳｉＯ２、高電位側電極４として厚さ２５ｎｍのＴａを
この順で堆積した（図１４（ａ））。その後、フォトリ
ソグラフィー工程で、ポジ型フォトレジスト（ＡＺ１５
００／クラリアント社製）のスピンコーティング、フォ
トマスクパターンを露光、現像し、マスクパターンを転
写した。その後、パターニングした前記フォトレジスト
をマスクとし、絶縁層３、高電位側電極４をＣＦ４ガス
を用いてドライエッチングし、低電位側電極２で停止さ
せ、幅Ｗが５μｍの高電位側電極４を形成した（図１４
（ｂ））。

【０２８６】（工程Ｂ２）次に、図１４（ｃ）に示すよ
うに、厚さ２ｎｍのＰｔ−Ｐｄ導電性膜5を前記高電位
側電極４、絶縁層3、低電位側電極２上に堆積した（図
１４（ｃ））。この時、Ｐｔ−Ｐｄの堆積した長さＬ０
は３０μｍとした。前記Ｐｔ−Ｐｄ導電性膜は、フォト
リソグラフィー技術を用いて、高電位側電極片側をレジ
ストでマスクしイオンスパッタ法で選択的に堆積した。

【０２８７】（工程Ｂ３）次に、低電位側電極２及び高
電位側電極４に図１２（ｂ）で示めすような波形で、最
高電圧が１５Ｖのパルス電圧（ＯＮ時間：１ｍｓｅｃ／
ＯＦＦ時間：９ｍｓｅｃ）を印加した（フォーミング工
程）。この工程により間隙６を形成した（図１４
（ｄ））。フォーミング工程は、電極２，４間の抵抗が
１０ＭΩとなった時点で終了した。

【０２８８】（工程Ｂ４）次に、本素子を、図１２で示
す真空容器６１に配置し、内部を真空ポンプ６２で真空
に排気した後、有機材料６３としてＢＮ（ベンゾニトリ
ル）２×１０^-6Ｔｏｒｒ雰囲気中で低電位電極２と高電
位側電極４間に図１２（ｃ）で示したような、パルス電
圧（ＯＮ時間：１ｍｓｅｃ／ＯＦＦ時間：９ｍｓｅｃ）
を印加し、前記間隙にカーボン膜を生成した（活性化工
程）。この活性化工程は、前記電極間に流れる電流が飽
和した時点で終了した。この結果、Ｐｔ−Ｐｄ膜を堆積
した片側のみに電子放出部が形成できた。

【０２８９】以上のようにして作製した素子を、図２の
ように真空容器に配置し、駆動した。駆動電圧は、Ｖｆ
＝１５Ｖ，Ｖａ＝１０ｋＶ、電子放出素子と陽極１０と
の距離ＨをＨ＝２ｍｍとした。ここで、陽極１０として
蛍光体を塗布した電極を用い、電子ビーム径を観察し
た。その結果、ビーム径１１５μｍの収束した電子ビー
ムが得られ、電子放出素子の高電位側電極と低電位側電
極間に流れる電流Ｉｆと素子上部の陽極に到達した電子
による電流Ｉｅの比で表される電子放出効率Ｉｅ／Ｉｆ
は、２．０％であった。本駆動条件では、図７のＤに示
す領域であり、ビーム径が小さく、効率のよい電子放出
素子が形成できた。

【０２９０】上述の素子構造と同様で、高電位側電極幅
Ｗが８μｍの場合、ビーム径が１２５μｍで、電子放出
効率が２．５％であった。本駆動条件では、図７のＣに
示す点であり、ビーム径は前述の素子より大きいが、効
率のよい電子放出素子が形成できた。

【０２９１】［実施例６］第２実施形態の実施例とし
て、実施例６を示す。

【０２９２】実施例５と同様の工程で低電位側電極２、
絶縁層３、高電位側電極４からなるリッジ構造を形成し
たのち、図４０に示すように間隙６を形成する側の側壁
にＰｔ−Ｐｄ導電性膜５を２ｎｍの厚さで斜方上部より
開口３０μｍの金属マスクを配置して堆積した。

【０２９３】さらに実施例５と同様にフォーミング工
程、活性化工程を行った。

【０２９４】実施例５と同様に駆動を行った結果、実施
例５と同様のビーム径、電子放出効率が得られた。

【０２９５】本方法でも導電性膜５の作製にフォトリソ
グラフィー工程が不要でかつ、第２実施形態である素子
の作製が実現できる。

【０２９６】［実施例７］実施例５と同様にしてリッジ
構造を形成した。次にリッジ構造の両方の側壁にかけて
所望の開口を有した金属マスクを用いて、Ｐｔ−Ｐｄか
らなる導電性膜５を堆積し、片側の側壁のＰｔ−Ｐｄか
らなる導電性膜５をＦＩＢ法でイオンを照射し、除去し
た。その後、実施例５と同様に、フォーミング工程、活
性化工程を行った。その結果、実施例５と同様に片側の
側壁のみに間隙６が形成された。

【０２９７】実施例５と同様の駆動を行った結果、実施
例５と同様の電子放出性能が得られた。

【０２９８】本方法では、Ｐｔ−Ｐｄからなる導電性膜
５を側壁の片側にのみ堆積するための、アライメント精
度が不要で、例えば高電位側電極幅Ｗが狭いような場合
でも実施例５と同様に側壁の片側にのみ間隙６が確実に
形成できる。

【０２９９】［実施例８］本実施例で作成した素子を、
図４１を用いて、その製造方法とともに示す。（工程Ｂ１’）実施例５と同様にして高電位側電極幅Ｗ
５μｍのリッジ構造を形成した（図４１（ａ），図４１
（ｂ））。ただし、本実施例では、高電位側電極４及び
絶縁層３であるＳｉＯ₂をドライエッチングする工程
で、さらに、厚さ３００ｎｍの低電位側電極２を深さ５
０ｎｍまでエッチングした時点で停止した。（工程Ｂ２）実施例５と同様に導電性膜５を形成し（図
４１（ｃ））、フォーミング工程及び活性化工程を行
い、側壁の片側のみに間隙６を形成した（図４１
（ｄ））。

【０３００】実施例５と同様に、駆動を行った結果、Ｔ
２が大きくなり、電子放出効率が２．５％に向上した。

【０３０１】［実施例９］本実施例で作成した素子を図
４２に、また、その製造方法を図４３に示す。

【０３０２】（工程Ｂ１’’）十分に洗浄した石英基板
上１に、厚さ３００ｎｍのＡｌからなる第１の低電位側
電極２Ａを真空蒸着により堆積し、続いてＴａよりなる
第２の低電位側電極２Ｂをスパッタ法により３００ｎｍ
堆積した。更に、３０ｎｍのＳｉＯ₂からなる絶縁層３
をスパッタ法で堆積し、さらにＴａからなる高電位側電
極４を２０ｎｍ堆積した（図４３（ａ））。

【０３０３】実施例５と同様にフォトリソグラフィー技
術により、高電位側電極幅Ｗ＝５μｍのリッジ構造を形
成した（図４３（ｂ））。

【０３０４】ただし、本実施例では第２の低電位側電極
２ＢのＴａをエッチングし、第１の低電位側電極２Ａの
上を露出させた。

【０３０５】（工程Ｂ２）以下、導電性膜５形成以後は
（図４３（ｃ），（ｄ））は上述の実施例５と同様であ
るので説明を省略する。

【０３０６】本実施例に係る素子について実施例５と同
様の駆動を行ったこの結果、前述実施例８と同様に、Ｔ
２の距離が大きくなり、実施例５の素子より効率が向上
した。また、Ｔ２の距離が、エッチング時間の制御で決
定される実施例８と比べて、Ｔ２の距離が積層された第
２の低電位側電極２Ｂの膜厚で規定されるために、Ｔ２
の距離の作製の再現性が向上した。

【０３０７】［実施例１０］図４４に本実施例の電子放
出素子を、そして、その製造工程を図４５に示す。

【０３０８】（工程１）基板１に石英を用い、十分洗浄
した後、ＣＶＤ法で多結晶シリコン層２を３００ｎｍ、
シリコン窒化膜３９１を３００ｎｍ堆積した（図４５
（ａ））。前記多結晶シリコン２は低電位側電極２とし
て用いるため、イオン注入によりＰ⁺イオンを２×１０
¹⁶ｉｏｎｓ／ｃｍ２注入し、８００℃の熱処理を行い電
気的に活性化した。

【０３０９】（工程２）次に、フォトリソグラフィー技
術により前記シリコン窒化膜３９１を５μｍの幅でパタ
ーニングし、その後、熱酸化を行った。本工程により、
前記シリコン窒化膜３９１はマスクとして働き、シリコ
ン窒化膜３９１が堆積していない領域の前記多結晶シリ
コン２は厚い酸化膜が絶縁層３として形成され、また、
前記シリコン窒化膜３９１が堆積している領域では薄い
酸化膜が絶縁層３として形成された（ＬＯＣＯＳ法）
（図４５（ｂ））。

【０３１０】（工程３）次に、前記シリコン窒化膜３９
１を除去し、高電位側電極４として２５ｎｍの厚さで、
幅が５μｍのＴａをスパッタ法で堆積し（図４５
（ｃ））、前記Ｔａからなる高電位側電極４をマスクと
し前記熱酸化膜からなる絶縁層３をドライエッチングし
た（図４５（ｄ））。

【０３１１】（工程４）次に、実施例５の工程４Ｂと同
様に活性化を行い、リッジ構造の薄い酸化膜からなる絶
縁層の側壁側にのみ選択的に間隙６を形成した。尚、本
実施例では、前述した導電性膜５の形成、およびフォー
ミング工程は行わない。

【０３１２】さらに、本実施例の場合、薄い領域の酸化
膜の膜厚を制御することで、工程４で示す活性化工程無
しで間隙６を形成することも可能である。

【０３１３】もちろん、実施例５で示されているよう
に、導電性膜５を片側の側壁にのみ作製し、フォーミン
グ工程、活性化工程をへて、間隙６を作製することも可
能である。

【０３１４】［実施例１１］次に本発明の示す第２実施
形態の実施例１１を示す。

【０３１５】図１７は、平面型の構造とその特性、図１
８は、スリット型の構造とその特性である。

【０３１６】スリット型の製造方法は、実施例５とほぼ
同様で、エッチングのパターンが違うだけなので省略
し、平面型の製造方法について簡単に説明する。

【０３１７】（工程１）十分に洗浄した石英基板１に、
スパッタ法でＴａを３００ｎｍ堆積した。次に、フォト
リソグラフィー工程で、Ｔａの一部をエッチングし、高
電位側電極４と低電位側電極２を同時に形成した。ここ
で、高電位側電極4は２つの低電位側電極２で挟まれて
おり、高電位側電極４の幅Ｗは５μｍとし、高電位側電
極４と２つの低電位側電極２の隙間は１００ｎｍに設定
されている。

【０３１８】（工程２）次に、Ｐｔ−Ｐｄからなる導電
性膜５を高電位側電極４と低電位側電極２の一方の間隙
をつなぐように配置した。

【０３１９】実施例５と同様にフォーミング工程、活性
化工程を行い間隙６を形成した。

【０３２０】本実施例に係る素子を実施例５と同様の条
件で駆動した結果、平面型では、ビーム径１４０μｍ、
効率０．６％が、はスリット型では、ビーム径１４０μ
ｍ、効率０．４５％が得られた。

【０３２１】また、高電位側電極幅Ｗに対しては、図１
７（ａ）、図１８（ａ）の特性となった。

【０３２２】平面型、スリット型で、ビーム径の縮小の
相対的な関係はリッジ型とかわらず、Ｘｓの１５倍以下
より、ビームが縮小した。また、両者の効率の相対的な
関係もリッジ型とかわらずＸｓの１５倍以下より、効率
が低下しはじめた。

【０３２３】ただし、両者ともに、リッジ型より、ビー
ム径がひろがり効率が悪くなった。

【０３２４】［実施例１２］図１９、図２０に本発明の
示す第３実施形態の実施例を実施例１２として示す実施
例１２は、高電位側電極４が低電位側電極２より、上方
部に配置させた凸構造の実施例であり、図１９（ａ）は
素子を真上（アノード電極）からみた平面図であり、図
１９（ｂ）は横から素子中央部をみたＤ−Ｄ断面図であ
る。

【０３２５】高電位側電極４のの上部と低電位側電極２
の上部の高低差ｈ３を３００［ｎｍ］とした。また、間
隙６から高電位側電極４の上部までの距離ｈ４（＝Ｔ
１）は２００ｎｍ程度になるようにしている。

【０３２６】図２０は、本実施例の電子放出素子の製造
方法を示している。

【０３２７】（工程１）図２０（ａ）において、基板１
として石英を用い、十分洗浄した後にスパッタ法により
厚さ３００［ｎｍ］のＴａによる高電位側電極４の一部
となる膜を堆積する。その後、フォトリソグラフィー技
術によって、パターニングしレジストパターンを作成し
ドライエッチングして所望の形状の高電位側電極４の一
部を作成する。

【０３２８】（工程２）図２０（ｂ）において、フォト
リソグラフィー技術によって、パターニングし、レシ゛ス
トパターンを作成し、層間絶縁層９１としてＳｉＯ₂を
１００［ｎｍ］堆積させた。

【０３２９】（工程３）図２０（ｃ）において、フォト
リソグラフィー技術によって、パターニングし、レジス
トパターンを作成し、Ｔａからなる低電位側電極２を１
００ｎｍの厚さ、積層させた。

【０３３０】（工程４）図２０（ｄ）において、フォト
リソグラフィー技術によって、パターニングしてレジス
トパターンを作成し、絶縁層３としてＳｉＯ₂を３００
［ｎｍ］堆積させた。

【０３３１】（工程５）図２０（ｅ）において、フォト
リソグラフィー技術によって、パターニングし、レジス
トパターンを作成し、絶縁層３の一部をドライエッチン
グによって取り除いた。

【０３３２】（工程６）図２０（ｆ）において、ホール
を開け、さらに作製予定の高電位側電極４の下層部との
つながりができるようにＴａを前記ホール部分に積層し
た。

【０３３３】（工程７）図２０（ｇ）において、フォト
リソグラフィー技術によって、パターニングし、レジス
トパターンを作成し、ホール部分が埋まるように高電位
側電極４を１００［ｎｍ］積層した。

【０３３４】（工程８）図２０（ｈ）において、フォト
リソグラフィー技術によって、パターニングして厚さ４
ｎｍのＰｔ−Ｐｄ膜５を堆積させ、その後フォトレジス
トを剥離した。

【０３３５】（工程９）この後、実施例１と同様にフォ
ーミング工程、活性化工程によって、Ｐｔ−Ｐｄ導電性
膜５の一部に間隙６を形成した。

【０３３６】本実施例の素子を、実施例１と同様に図２
に示したように高電圧電源９を用いて素子からＨ＝２ｍ
ｍ離れた陽極１０に高電圧Ｖａ＝１０ｋＶを印加し、素
子には駆動電圧Ｖｆ＝１５Ｖからなるパルス電圧を印加
して流れる素子電流Ｉｆと電子放出電流Ｉｅを計測し
た。また、陽極１０に蛍光体を使用しビーム径を測定し
た。

【０３３７】ビーム形状に関しては、電子放出素子の丁
度真上に輝度パターンが、形成され、その中心と電子放
出素子の中心はほぼ一致している。また、本実施例の場
合、輝度パターンはほぼ円形をしている。

【０３３８】図２６（ａ）に、本実施例の電子放出素子
を構成する、実質的に正方形の高電位側電極4の一辺の
幅ＷをＸｓで規格化したものを横軸にとり、効率とビー
ム径を縦軸にしたグラフを示した。このグラフより、Ｗ
がＸｓの１５倍以下になるようにすると集束する効果が
有ることが判る。

【０３３９】表２に図５０で示した従来例で示した電子
放出素子のビーム径と本実施例の素子の高電位側電極の
幅Ｗ（本実施例では、正方形の１辺の長さとした）が１
［μｍ］，２［μｍ］，６［μｍ］の場合のビーム径を
示した。この表よりＷが小さいほどビーム径が小さくな
っていることが判る。つまり、高精細になっている。

【０３４０】

【表２】他方、高電位側電極幅Ｗが小さくなると効率が極端に小
さくなり、電子が陽極（アノード電極）に到達しない場
合が出てくる。そのため、Ｗの大きさはＸｓの２分の１
より大きいことが望まれる。

【０３４１】また、一般的に本実施例のように高電位側
電極４が低電位側電極２より陽極１０側に存在すると従
来例よりも効率が２倍から１０倍程度良いことが判る。

【０３４２】また、図１９において、間隙６から、高電
位側電極までの高さｈ４（＝Ｔ１）が小さければ小さい
程、電子の陽極１０への到達率が増すことが判ってい
る。従って、ｈ４は短くすることが望まれる。

【０３４３】また、図４８のように、絶縁層３を二段構
成にすることに加えて、積層するＰｔ−Ｐｄ導電性膜５
の厚さを制御し、間隙６の形成位置を制御することも可
能である。。図４８（ａ）は素子を真上（アノード電極
側）からみた平面図であり、図４８（ｂ）は横からみた
断面図である。図４８においては、ｈ４をほぼ６０ｎｍ
程度にし、ｈ３を３００［ｎｍ］程度になるようにｈ
３，ｈ４を積層したものと、ｈ４をほぼ２００ｎｍ程度
にし、ｈ３を３００［ｎｍ］程度になるようにしたｈ
５，ｈ６を積層したものとを比較した結果、効率が、前
者の方が後者の５倍程度の差を持っていた。

【０３４４】よって、ｈ４＜ｈ３／２であることが望ま
れる。

【０３４５】また、本実施例において、図４８におい
て、ｈ５に相当する絶縁層の部分を変化させ、薄くした
際、Ｐｔ−Ｐｄ導電性膜５を積層しない段階において、
図２の真空装置内に入れ、電圧Ｖｆ，Ｖａを印加したと
ころ、ＩｅとＩｆが流れ、輝度パターンが前述の素子と
同様に小さなものとなった。このように、本発明は、電
子放出素子の製造方法の詳細に因らずに成り立つもので
ある。

【０３４６】［実施例１３］本発明の第３実施形態の他
の実施例を示す図を図２２に、その製造方法を図２３に
示す。

【０３４７】本実施例は、高電位側電極４、絶縁層３、
低電位側電極２の順で積層され、２次元図形の凹構造と
なっているものである。

【０３４８】図２２（ａ）は素子を真上からみた平面図
であり、図２２（ｂ）は横から素子中央部をみた断面図
である。

【０３４９】本実施例では、上部から眺めた電位は実施
例１２と同様で、断面形状では、高電位側電極４の位置
が低電位側電極２より低くなっている。本実施例ではそ
の高低差ｈ１を２００［ｎｍ］とした。

【０３５０】図２３は、本実施例の電子放出素子の製造
方法を示している。

【０３５１】（工程１）図２３（ａ）において、基板１
として石英を用い、十分洗浄した後にスパッタ法により
厚さ３００［ｎｍ］のＴａによる高電位側電極４となる
薄膜を堆積する。その後、フォトリソグラフィー技術に
よって、パターニングしレジストパターンを作成しドラ
イエッチングして所望の形状の高電位側電極４を作成す
る。

【０３５２】（工程２）図２３（ｂ）において、フォト
リソグラフィー技術によって、パターニングしレジスト
パターンを作成し、絶縁層３としてＳｉＯ₂を１００
［ｎｍ］堆積させた。

【０３５３】（工程３）図２３（ｃ）において、フォト
リソグラフィー技術によって、パターニングしレジスト
パターンを作成し、低電位側電極２として、Ｔａを１０
０ｎｍの厚さ、積層させた。

【０３５４】（工程４）図２３（ｄ）において、フォト
リソグラフィー技術によって、パターニングした厚さ４
ｎｍのＰｔ−Ｐｄ導電性膜５を堆積させ、その後フォト
レジストを剥離した。

【０３５５】（工程５）この後、実施例１２と同様にフ
ォーミング工程、活性化工程を行い、Ｐｔ−Ｐｄ導電性
膜５の一部に間隙６を形成した。

【０３５６】このような構成では、２次元の図形にして
も、低電位側電極２の電極取り出しが簡易にできるため
に、実施例１２のようなホールによる電極取り出しは必
要なく、プロセスが簡単になった。

【０３５７】また、ビーム径に関しては、表３に示し
た。

【０３５８】

【表３】図２６（ｃ）に、電子放出素子を構成する高電位側電極
4の正方形の一辺の幅ＷをこのＸｓで規格化したものを
横軸にとり、ビーム径を縦軸にしたグラフを示した。こ
のグラフより、Ｗがｘｓの１５倍以下になるようにする
と集束する効果が有ることが判る。他方、高電位側電極
幅Ｗが小さくなると効率が極端に小さくなり、電子が陽
極に到達しない場合が出てくることとなる。そのための
大きさはｘｓの２分の１より大きいことが望まれる。一
方、効率は、実施例１２でしめした凸構造と同様の変化
をしているが、実施例１２で示した凸構造に比べて、そ
の相対値が全体的に小さくなっていることがわかる。

【０３５９】［実施例１４］図２４に本発明の示す第３
実施形態の別の実施例を実施例１４として示す。

【０３６０】図２４（ａ）が素子を真上から見たもの
で、図２４（ｂ）が横からみた素子中央部の断面図であ
る。

【０３６１】本実施例では、上部から眺めた電位は実施
例１２と同様で、断面形状では、高電位側電極４の位置
低電位側電極２とほぼ同じである平面型の構造となって
いる。

【０３６２】高電位側電極と低電位電位電極のほぼ中央
部が、高電位側電極の幅Ｗ＝１［μｍ］，２［μｍ］，
６［μｍ］となるように、作製する電極サイズとその間
隔を設計した。

【０３６３】図２５は、本実施例の素子の製造方法の図
である（工程１）図２５（ａ）において、基板１として石英を
用い、十分洗浄した後にスパッタ法により厚さ３００
［ｎｍ］のＴａによる高電位側電極４の一部を堆積す
る。その後、フォトリソグラフィー技術によって、パタ
ーニングしレジストパターンを作成しドライエッチング
して所望の形状の高電位側電極４を作成する。

【０３６４】（工程２）図２５（ｂ）において、フォト
リソグラフィー技術によって、パターニングしレジスト
パターンを作成し、Ｔａを２００［ｎｍ］堆積させ、高
電位側電極４の上層部を作成する。

【０３６５】（工程３）図２５（ｃ）において、フォト
リソグラフィー技術によって、パターニングしレジスト
パターンを作成し、絶縁層３としてＳｉＯ₂を２００
［ｎｍ］堆積させた。

【０３６６】（工程４）図２５（ｄ）において、フォト
リソグラフィー技術によって、パターニングしレジスト
パターンを作成し、低電位側電極２を積層させた。

【０３６７】（工程５）図２５（ｅ）において、フォト
リソグラフィー技術によって、パターニングして厚さ４
ｎｍのＰｔ−Ｐｄ導電性膜５を堆積させ、その後フォト
レジストを剥離した。

【０３６８】（工程６）この後、の実施例１２と同様に
フォーミング工程、活性化工程によって、Ｐｔ−Ｐｄ導
電性膜５の一部に間隙を形成し、電子が放出されるよう
にした。

【０３６９】次に、実施例１２と同様に駆動して素子の
特性を測定し、ビーム径に関して、表４に示すような結
果が得られた。

【０３７０】

【表４】図２６（ｂ）に、本実施例の電子放出素子を構成する高
電位側電極４の正方形の一辺の幅ＷをこのＸｓで規格化
したものを横軸にとり、ビーム径を縦軸にしたグラフを
示した。このグラフより、ＷがＸｓの１５倍以下になる
ようにすると集光する効果が有為であることが判る他
方、高電位側電極幅Ｗが小さくなると効率が極端に小さ
くなり、電子が陽極に到達しない場合が出てくることと
なる。そのための大きさはＸｓの２分の１より大きいこ
とが望まれる。一方、効率は、実施例１２で示した凸構
造と同様の変化をしているが、実施例１２で示した凸構
造に比べて、その相対値が全体的に小さくなっているこ
とがわかる。

【０３７１】［実施例１５］次に本実施例で作成した素
子を図２７に示す。

【０３７２】本実施例では、図２７（ａ），図２７
（ｂ）に示すように十字形状の素子を作成した。断面形
状は図２４に対応する実施例１４と同じであり、作製方
法は図２５に対応する。十字のサイズは、図２７（ａ）
の形状における間隙６の位置を基準とし、十字の最小外
接円の大きさをＷとし、十字の辺の長さは、どれも同じ
であるような形状とした。Ｗは６μｍとした。

【０３７３】図２７（ａ）では、実施例１４に比べて、
放出部が長くなった分だけ、電子放出量が増え放出電流
Ｉｅが増加した。

【０３７４】図２７（ｂ）では、放出部を、十字型の中
央部に限定することで、実施例１４および、（ａ）に比
べて、効率を落とすことなく、ビーム径が若干小さくな
った。

【０３７５】また、導電性薄膜５は、インクジェット噴
射装置を用いても形成することができる。

【０３７６】［実施例１６］図４６に本発明の第３実施
形態の別の実施例として第１６実施例の図を示し、図４
７にその製造方法を示す。図４６（ａ）は平面図、図４
６（ｂ）は、図４６(a)のＭ−Ｍ断面図、図４６（ｃ）
は図４６(a)のＮ−Ｎ断面図である。

【０３７７】本実施例は、実施例１５で示した図２７
（ｂ）に示す電子放出素子とほぼ同様の効果を示す。

【０３７８】以下、図４７に基づいて、本実施例の製造
方法を説明する。

【０３７９】（工程１）基板１に、石英を用い、洗浄後
にスパッタ法により厚さ３００ｎｍのＡｌからなる低電
位側電極２を堆積した。さらに、厚さ５０ｎｍのＳｉＯ
₂からなる絶縁層３と厚さ２０ｎｍのＴａからなる高電
位側電極４を堆積した（図４７（ａ））。

【０３８０】（工程２）フォトリソグラフィ法で、図４
６（ａ）の十字の形状にレジストパターンを作製して、
それをマスクとして、高電位側電極４と絶縁層３をドラ
イエッチ法で除去して十字形とした（図４７（ｂ））。
十字の幅（Ｗ１）は、２μｍとした。

【０３８１】（工程３）さらに、十字の中心部分にフォ
トリソグラフィー法で６μｍ角の開口を作製し、厚さ４
ｎｍのＰｔ−Ｐｄ膜を堆積させたのち、マスクを取り除
いた。

【０３８２】さらに、低電位側電極２と高電位側電極４
の間に図１２（ｂ）で示すような、波高値１５Ｖまでの
のパルス電圧（Ｏｎ時間：１ｍsec，Ｏｆｆ時間：９ｍs
ec）を印加し、間隙を形成した（フォーミング工程）。

【０３８３】さらに、実施例１と同様に活性化工程を行
い、間隙６を形成した（図４７（ｃ））。

【０３８４】本素子を、低電位側電極を０Ｖ、高電位側
電極を１５Ｖとし、Ｖｆ＝１５Ｖで駆動し、素子からＨ
＝２ｍｍ離れた陽極（アノード電極）にＶａ＝１０ｋＶ
を印加した。

【０３８５】本実施例では、Ｗ１＝３μｍであるから、
Ｗmin＝３．６μｍ、６μｍ角に放出部が限定されてい
るから、Ｗmax＝８．４９μｍとなっている。

【０３８６】そして、実施例１２の正方形でＷ＝６μｍ
の場合に比較して、わずかに小さいビーム径が観察され
た。

【０３８７】また、効率については、実施例１２の凸型
構造と同様に実施例１５で示した平面型に比べて、効率
が高くなった。

【０３８８】本実施例では、これまでの第３実施形態の
他の実施例と比較して、高電位側電極４が低電位側電極
２に完全にはとり囲まれてはおらず、十字形の高電位側
電極４の四方に突出する腕部が低電位側電極２を分割し
て外部に連結する延設部を形成している。しかしなが
ら、本実施例でビーム収束の効果を有するのは、取り囲
んだ低電位側電極２が十分広く、また、ビーム収束に効
果が小さく効率が低くビーム径に寄与しない図２７
（ａ）のＲ２に相当する領域には本実施例に係る素子が
電子放出部を有しないので、本実施例での間隙６の存在
する領域が受ける電位が、図２７（ｂ）に示される実施
例とほぼ同等とみなされるためである。

【０３８９】間隙６の存在する領域の幅が本発明の適用
範囲を越えたり、十字部の幅Ｗ１が間隙６の存在する領
域以外で幅広くなり、低電位側電極２の面積が小さくな
ったりすれば、同様の十字形状でも、本発明において重
要なビームの収束の効果はなくなる。

【０３９０】本実施例では、Ｘ方向、Ｙ方向の２次元方
向のビーム収束効果を得られながら、高電位側電極が２
次元にが取り囲まれていないために、高電位側電極の印
加が行いやすく、したがって、実施例１２のような高電
位側電極４への電圧印加に必要な多段な作製プロセスが
簡略化できるという利点がある。

【０３９１】本実施例では、十字のいずれの方向にも高
電位側電極が引き続いた例を示したが、電極の取り出し
は、いずれか４方向のうちの少なくとも１方向だけでも
よい、即ち、低電位側電極２を分割する延設部が少なく
とも１つであってもよい。

【０３９２】さらに、このような形状の素子においても
高電位側電極４の形状はどのようなものでもよいことは
明らかである。

【０３９３】［実施例１７］本発明の電子放出素子を複
数配して得られる電子源を用いた画像形成装置につい
て、図３０を用いて説明する。

【０３９４】なお、本実施例においては、図３４で示し
た実施例１の電子放出素子においてＷ＝２μｍとしたも
のを用いた。

【０３９５】図３０において、１５１は電子源基体、１
５２はＸ方向配線、１５３はＹ方向配線である。１５４
は本発明の本発明の電子放出素子、１５５は結線であ
る。

【０３９６】図３０に示すマトリクス配線においては、
複数配置したことに伴い素子の容量が増大するため、パ
ルス幅変調に伴う短いパルスを加えても、容量成分によ
り波形がなまり、期待した階調が取れないなどの問題が
生じる。このため本実施例では実施例１に示したように
１素子内で効率、ビーム径などの電子放出特性に大きな
変化が起こらないことを考慮して、電子放出部の放出部
から離れた脇に、図３４の９１に示す層間絶縁層（配線
間絶縁部材）を配し、電子放出部以外での容量成分の増
加を低減する構造を採用した。

【０３９７】図３０においてｍ本のＸ方向配線１５２は
ＤＸ１，ＤＸ２，…ＤＸｍからなり、スパッタ法より形
成された厚さ０．３μｍ、幅３００μｍのＴａで構成さ
れている。本実施例では、Ｘ方向配線は、低電位側電極
を兼ねている。配線の材料、膜厚、幅は、その他適宜設
計することが可能である。Ｙ方向配線１５３は厚さ０．
０５μｍ、幅２００μｍのＴａより形成されたＤＹ１，
ＤＹ２，…ＤＹｍのｎ本の配線よりなる。本実施例で
は、Ｙ方向配線は、高電位側電極を兼ねている。。これ
らｍ本のＸ方向配線１５２とｎ本のＹ方向配線１５３と
の間には、層間絶縁層９１と絶縁層３が積層されてが設
けられており、両者を電気的に分離している（ｍ，ｎ
は、共に正の整数）。

【０３９８】層間絶縁層９１は、スパッタ法等を用いて
厚さ約０．５μｍのＳｉＯ₂と０．０５μｍのＳｉＯ₂で
構成された。Ｘ方向配線１５２を形成した基体１５１の
全面或いは一部に所望の形状で形成され、特に、Ｘ方向
配線１５２とＹ方向配線１５３の交差部の電位差に耐え
得るように、本実施例では１素子当たりの素子容量が１
ｐＦ以下、素子耐厚３０Ｖになるように層間絶縁層の厚
さが決められた。Ｘ方向配線１５２とＹ方向配線１５３
は、それぞれ外部端子として引き出されている。

【０３９９】本発明の放出素子１５４を構成するの低電
位側電極および高電位側電極は、それぞれｍ本のＸ方向
配線１５２とｎ本のＹ方向配線１５３と導電性金属等か
らなる結線１５５によって電気的に接続されている。

【０４００】Ｘ方向配線１５２には、Ｘ方向に配列した
本発明の電子放出素子１５４の行を、選択するための走
査信号を印加する不図示の走査信号印加手段が接続され
る。一方、Ｙ方向配線１５３には、Ｙ方向に配列した本
発明の電子放出素子１５４の各列を入力信号に応じて、
変調するための不図示の変調信号発生手段が接続され
る。各電子放出素子に印加される駆動電圧は、当該素子
に印加される走査信号と変調信号の差電圧として供給さ
れる。本発明においてはＹ方向配線は高電位、Ｘ方向配
線は低電位になるように接続された。したがって、ここ
では、Ｙ方向配線が高電位供給用配線に相当し、Ｘ方向
配線が低電位供給配線に相当する。このように接続する
ことで、本発明の特徴である、ビームの収束効果が得ら
れた。

【０４０１】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【０４０２】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図３１を用いて
説明する。図３１は、ガラス基板材料としてソーダライ
ムガラスを用いた画像形成装置の表示パルスを示す図で
ある。

【０４０３】図３１において、１５１は電子放出素子を
複数配した前記電子源基体、１６１は電子源基体１5１
を固定したリアプレート、１６６はガラス基体１６３の
内面に蛍光膜（画像形成部材に相当する）１６４とメタ
ルパック１６５等が形成されたフェースプレートであ
る。１６２は、支持枠であり該支持枠１６２には、リア
プレート１６１、フェースプレート１６６がフリットガ
ラス等を用いて接続されている。１６７は気密容器であ
り、真空中で、４５０度の温度範囲で１０分焼成するこ
とで、封着して構成される。

【０４０４】１５４は、図３４における電子放出素子に
相当する。１５２，１５３は、本発明の電子放出素子の
一対の素子電極と接続されたＸ方向配線及びＹ方向配線
である。

【０４０５】気密容器１６７は、上述の如く、フェース
ープレート１６６、支持枠１６２、リアプレート１６１
で構成され、フェースープレート１６６とリアプレート
１６１の間にスペーサーとよばれる不図示の支持体を設
置することにより、大気圧に対して十分な強度が確保さ
れている。

【０４０６】図３２は、本発明のパネルに使用した蛍光
膜を示す模式図である。

【０４０７】カラーの蛍光膜の場合は、蛍光体の配列に
より図３２（ａ）に示すブラックストライブあるいは図
３２（ｂ）に示すブラックマトリクスなどと呼ばれる黒
色導電材１７１と蛍光体１７２とから構成されるう。

【０４０８】ブラックストライブの材料としては、本実
施例では通常用いられている黒鉛を主成分とする材料を
用いた。

【０４０９】図３１において蛍光膜１６４の内面側に
は、通常メタルバック１６５が設けられた。

【０４１０】メタルバックは、蛍光膜作製後、蛍光膜の
内面側表面の平滑化処理（通常、「フィルミング」と呼
ばれる。）を行い、その後Ａｌを真空蒸着等を用いて堆
積させることで作られた。

【０４１１】フェースプレート１６６には、更に蛍光膜
１６４の導電性を高めるため、蛍光膜１６４の外面側に
透明電極（不図示）を設けた。

【０４１２】前述の封着を行う際には、カラーの場合は
各蛍光体と電子放出素子とを対応させる必要があり、十
分な位置合わせが不可欠となる。

【０４１３】本実施例では電子源の真上に対応する蛍光
体が配置された。

【０４１４】次に、このようにして構成した表示パネル
１６７に、ＮＴＳＣ方式のテレビ信号に基づいたテレビ
ジョン表示を行う為の駆動回路の構成例について、図３
３を用いて説明する。図３３において、１８１は画像表
示パネル（前記気密容器１６７に相当する）、１８２は
走査回路、１８３は制御回路、１８４はシフトレジスタ
である。１８５はラインメモリ、１８６は同期信号分離
回路、１８７は変調信号発生器、ＶｘおよびＶａは直流
電圧源である。

【０４１５】走査回路１８２について説明する。同回路
は、内部にＭ個のスイッチング素子を備えたもので（図
中、Ｓ１ないしＳｍで模式的に示している）ある。各ス
イッチング素子は、直流電圧源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１８１の端子Ｄｘ１ないしＤｘｍと電気的に
接続される。Ｓ１乃至Ｓｍの各スイッチング素子は、制
御回路１８３が出力する制御信号Ｔｓｃａｎに基づいて
動作するものであり、例えばＦＥＴのようなスイッチン
グ素子を組み合わせることにより構成することができ
る。

【０４１６】直流電圧源Ｖｘは、本例の場合には本発明
の電子放出素子の特性（電子放出しきい値電圧）に基づ
き走査されていない素子に印加される駆動電圧が電子放
出しきい値電圧以下となるような一定電圧を出力するよ
う設定されている。

【０４１７】制御回路１８３は、外部より入力する画像
信号に基づいて適切な表示が行なわれるように各部の動
作を整合させる機能を有する。制御回路１８３は、同期
信号分離回路１８６より送られる同期信号Ｔ_SYNCに基づ
いて、各部に対してＴ_SCANにおよびＴ_SFTおよびＴ_MRYの
各制御信号を発生する。

【０４１８】同期信号分離回路１８６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離（フィルター）回路等を用いて構成できる。同期信号
分離回路１８６により分離された同期信号は、垂直同期
信号と水平同期信号より成るが、ここでは説明の便宜上
Ｔ_SYNC信号として図示した。前記テレビ信号から分離さ
れた画像の輝度信号成分は便宜上ＤＡＴＡ信号と表し
た。該ＤＡＴＡ信号はシフトレジスタ１８４に入力され
る。

【０４１９】シフトレジスタ１８４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１８３より送られる制御信号Ｔ_SFTに基づいて動
作する（即ち、制御信号Ｔ_SFTは、シフトレジスタ１８
４のシフトクロックであるということもできる。）。シ
リアル／パラレル変換された画像１ライン分（電子放出
素子Ｎ素子分の駆動データに相当）のデータは、Ｉｄ１
乃至ＩｄｎのＮ個の並列信号として前記シフトレジスタ
１８４より出力される。

【０４２０】ラインメモリ１８５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１１３より送られる制御信号Ｔ_MRYに従っ
て適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶された
内容は、Ｉ′ｄ１乃至Ｉ′ｄｎとして出力され、変調信
号発生器１８７に入力される。

【０４２１】変調信号発生器１８７は、画像データＩ′
ｄ１乃至Ｉ′ｄｎの各々に応じて本発明の電子放出素子
の各々を適切に駆動変調する為の信号源であり、その出
力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示パネ
ル１８１内の本発明の電子放出素子に印加される。

【０４２２】前述したように、本発明を適用可能な電子
放出素子は放出電流Ｉｅに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Ｖｔｈ
があり、Ｖｔｈ以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパネル状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Ｐｗを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。

【０４２３】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１８７として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。

【０４２４】パルス幅変調方式を実施するに際しては、
変調信号発生器１８７として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。

【０４２５】シフトレジスタ１８４やラインメモリ１８
５は、デジタル信号式を用いた。

【０４２６】本実施例では、変調信号発生器１８７に
は、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回
路などを付加する。パネル幅変調方式の場合、変調信号
発生器１８７には、例えば高速の発振器および発振器の
出力する波数を計数する計数器（カウンタ）及び計数器
の出力値と前記メモリの出力値を比較する比較器（コン
パレータ）を組み合わせた回路を用いた。

【０４２７】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが入力信号はこれに限
られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、
これよりも、多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０４２８】［実施例１８］実施例５の素子を用いて画
像形成装置を作製した例について示す。この場合の電子
放出素子は、図３９（ａ）及びそのＫ−Ｋ断面図である
図３９（ｂ）に示すように、電子放出に関係する高電位
側電極４以外の領域の絶縁層を具体的には、素子から離
れて、素子の両脇に層間絶縁層９１を１μｍと厚く設計
し寄生容量を低減し、マトリクス駆動中に発生する信号
遅延を防止した。

【０４２９】実施例５の素子をマトリクス状に配置し
た。配線は、実施例１６ようにＸ方向配線を高電位側電
極にＹ方向配線を低電位側電極に接続した。素子は、横
１５０μｍ、縦３００μｍのピッチで配置した。素子上
部には３ｍｍに距離を隔てた位置に実施例１７とは異な
り、素子の真上ではなく、電子軌道のＸ方向のずれを考
慮して蛍光体をアライメントして配置した。蛍光体には
８ｋＶの電圧を印加した。この結果、実施例１７と同様
に容量成分の低減効果によるマトリクス駆動が可能で高
精細な画像形成装置が形成できた。

【０４３０】［実施例１９］本発明を適用可能な電子放
出素子を複数配した電子源を用いた画像形成装置につい
て、別の実施例の画像形成装置について説明する。

【０４３１】本実施例では、図１９に示す実施例１２の
電子放出素子でＷ＝２μｍの素子を用いた。

【０４３２】図４９において、１５１は電子源基体、１
５２はＸ方向配線、１５３はＹ方向配線である。１５４
は本発明の電子放出素子、１５５は結線である。

【０４３３】Ｙ方向配線１５３は厚さ０．３μｍ、幅約
１５０μｍ、ＤＹ１，ＤＹ２…ＤＹｎのｎ本の配線より
なり高電位側電極４と兼ねるように基板のすぐ上に積層
されて形成される。

【０４３４】ｍ本のＸ方向配線１５２はＤＸ１，ＤＸ
２，…ＤＸｍからなり、蒸着法にて形成された厚さ約
０.１幅約１５０μｍのＴａで素子の低電位側電極２と
兼ねるように凸構造の凸部を除いた領域に構成されてい
る。

【０４３５】これらｍ本のＸ方向配線１５２とｎ本のＹ
方向配線１５３との間には厚さ０．１μｍのＳｉＯ₂層
間絶縁層９１が設けられており、両者を電気的に分離し
ている（ｍ，ｎは、共に正の整数）。層間絶縁層９１
は、スパッタ法等を用いて形成されたＳｉＯ２で構成さ
れる。

【０４３６】本実施例では、上述した電子源を図３１で
示す画像形成装置に実施例１７と同様に配置している。

【０４３７】そのために、基板として、ガラス材料とし
てソーダライムガラスを用いたここで、本実施例におけ
る電子放出素子の電子ビームの蛍光膜での到達位置は、
素子の位置をｚ方向に蛍光膜に射影した位置（素子の真
上）を中心としてほぼ円形の輝度パターンを形成するの
で、本実施例においても実施例１７と同様に各画素に相
当する蛍光体は素子の真上に位置するように設計されて
いる。

【０４３８】この結果、実施例１７と同様にマトリクス
駆動が可能で高精細な画像形成装置が形成できた。

【０４３９】また、本実施例では、Ｘ方向とＹ方向で同
じサイズの画素サイズとすることができていて、Ｙ方向
に対しての、高精細化がはかられている。

【０４４０】

【発明の効果】以上説明した様に、本発明による電子放
出素子を用いると、ビーム径の小さい電子源が実現でき
る。

【０４４１】さらに、本発明の電子放出素子では、ビー
ム径が小さく、かつ、高効率な電子源も実現できる。

【０４４２】また、画像形成装置においては、前記電子
源より構成され、入力信号に基づいて画像を形成するた
め、より高精細な画像形成装置例えば、カラーフラット
テレビが実現できる。

【図面の簡単な説明】

【図１】図１は本発明による第１実施形態の基本的な電
子放出素子の一例を示す図である。

【図２】図２は本発明による第１実施形態の素子および
陽極を含めた断面図及び構成図である。

【図３】図３（ａ）は本発明による電子放出素子を構成
したときの素子断面に構成される等電位面であり、図３
（ｂ）は同電子放出素子から放出された電子の軌道を示
す図である。

【図４】図４は本発明による基本的な電子放出素子およ
びそのビーム径の関係を示す図である。

【図５】図５は高電位側電極幅Ｗとビーム径の関係を示
す図である。

【図６】図６は図１における電子放出部を拡大した断面
図である

【図７】図７は高電位側電極幅Ｗと効率及びビーム径の
関係を示す図である。

【図８】図８は本発明による第１実施形態の電子放出素
子の他の一例を示す図である。

【図９】図９は本発明による第１実施形態の電子放出素
子の他の一例を示す図である。

【図１０】図１０は第１実施形態の基本的な電子放出素
子の製造方法の一例を示す図である。

【図１１】図１１は本発明による電子放出素子の製造装
置、製造プロセスの一例を示す図である。

【図１２】図１２は活性化工程において電極間に印加さ
れる電圧のパルス波形を示す図である。

【図１３】図１３は本発明による第２実施形態の基本的
な電子放出素子の一例を示す図である。

【図１４】図１４は本発明による第２実施形態の製造方
法の一例を示す図である。

【図１５】図１５は本発明による第２実施形態の基本的
な電子放出素子の高電位側電極幅Wとビーム径及び効率
の関係を示す図である。

【図１６】図１６は本発明による第２実施形態の電子放
出素子による電位分布を示す図である。

【図１７】図１７は本発明による第２実施形態の電子放
出素子の他の一例を示す図である。

【図１８】図１８は本発明による第２実施形態の電子放
出素子の他の一例を示す図である。

【図１９】図１９は本発明による第３実施形態の基本的
な電子放出素子の一例を示す図である。

【図２０】図２０は本発明による第３実施形態の製造方
法の一例を示す図である。

【図２１】図２１は本発明による第３実施形態の電子放
出素子による等電位面及び放出される電子の軌道を示す
図である。

【図２２】図２２は本発明による第３実施形態の電子放
出素子の他の一例を示す図である。

【図２３】図２３は本発明による第３実施形態の電子放
出素子の他の一例の製造方法を示す図である。

【図２４】図２４は本発明による第３実施形態の電子放
出素子の他の一例を示す図である。

【図２５】図２５は本発明による第３実施形態の電子放
出素子の他の一例の製造方法を示す図である。

【図２６】図２６は本発明による第３実施形態の基本的
な電子放出素子の高電位側電極幅ｗとビーム径及び効率
の関係を示す図である。

【図２７】図２７は本発明による第３実施形態の電子放
出素子の他の一例を示す図である。

【図２８】図２８は本発明による第３実施形態の素子の
等電位面を示す図である。

【図２９】図２９は本発明による電子放出素子のＶＩ特
性を示す図である。

【図３０】図３０は本発明の電子源のマトリクス構成を
示す図である。

【図３１】図３１は本発明による画像形成装置の表示パ
ネルの概略構成図である。

【図３２】図３２は蛍光体の実施例を示す図である。

【図３３】図３３は画像形成装置の駆動回路の概略構成
図である。

【図３４】図３４は本発明の第１実施例を示す図であ
る。

【図３５】図３５は本発明の第１実施例の製造方法を示
す図である。

【図３６】図３６は本発明の第２実施例を示す図であ
る。

【図３７】図３７は本発明の第３実施例を示す図であ
る。

【図３８】図３８は本発明の第４実施例を示す図であ
る。

【図３９】図３９は本発明の第５実施例を示す図であ
る。

【図４０】図４０は本発明の第６実施例を示す図であ
る。

【図４１】図４１は本発明の第８実施例を示す図であ
る。

【図４２】図４２は本発明の第９実施例を示す図であ
る。

【図４３】図４３は本発明の第９実施例の製造方法を示
す図である。

【図４４】図４４は本発明の第１０実施例を示す図であ
る。

【図４５】図４５は本発明の第１０実施例の製造方法を
示す図である。

【図４６】図４６は本発明の第１３実施例を示す図であ
る。

【図４７】図４７は本発明の第１３実施例の製造方法を
示す図である。

【図４８】図４８は本発明の第１５実施例を示す図であ
る。

【図４９】図４９は本発明の第１９実施例の電子源の配
線図である。

【図５０】図５０は従来の平面型の表面伝導型電子放出
素子を示す図である。

【図５１】図５１は従来の平面型の表面伝導型電子放出
素子の等電位面を示す図である。

【図５２】図５２は従来の垂直型の表面伝導型電子放出
素子を示す図である。

【図５３】図５３は電子放出素子を用いた画像形成装置
の断面模式図である。

【符号の説明】

１基板２低電位側電極３絶縁層４高電位側電極５導電性膜６間隙７電極に接続された導電性膜材８素子の低電位側電極と高電位側電極に電圧を印加す
る電源９陽極に電圧を印加する電源１０陽極３１低電位側電極から高電位側電極へトンネリングし
た電子３２高電位側電極上で散乱する電子の軌道９１層間絶縁層

Claims

【特許請求の範囲】

【請求項１】対向する第１の主面と第２の主面とを有す
る基板と、互いに間隔を置いて、前記第１の主面上に配
置された、第１の電位が印加される第１電極と第２の電
位が印加される第２電極とを有する電子放出素子と、前記第１の主面に対向し、前記第１の主面から距離Hを
置いて配置されたアノード電極と、前記第１の電位に対してVfだけ高い第２の電位を、前記
第２電極に印加する第１電圧印加手段と、前記第１の電位に対して前記Vfよりも大きいVaだけ高い
電位を、前記アノード電極に印加する第２電圧印加手段
と、を備えた電子放出装置であって、前記アノード電極と前記電子放出素子との間の空間は減
圧状態に維持されており、前記第１の主面に対して実質的に垂直な平面において、
Xs＝H＊Vｆ／（π＊Va）とした時に、前記第１の主面に
実質的に平行な方向における、前記第２の電極の幅W
が、前記Xsの０．５倍以上１５倍以下であることを特徴
とする電子放出装置。
【請求項２】前記Wで規定される前記第２の電極の両
端部よりも外側に、前記第１の電極が配置されているこ
とを特徴とする請求項１に記載の電子放出装置。
【請求項３】前記第１の電極と第２の電極間に、導電
性膜が配置されており、該導電性膜はその一部に間隙を
有することを特徴とする請求項２に記載の電子放出装
置。
【請求項４】前記第１の電極と第２の電極間に、第１
の導電性膜と、第２の導電性膜とが配置されており、前
記第１の導電性膜は前記第１の電極と接続しており、前
記第２の導電性膜は前記第２の電極と接続しており、前
記第１の導電性膜と第２の導電性膜とが間隙をおいて対
向して配置されてなることを特徴とする請求項２に記載
の電子放出装置。
【請求項５】前記第２の電極が、前記第１の電極より
も、前記アノード電極に近く配置されることを特徴とす
る請求項２、３，４のいずれかに記載の電子放出装置。
【請求項６】前記第２の電極が、前記第１の電極上
に、絶縁層を介して積層されてなることを特徴とする請
求項５に記載の電子放出装置。
【請求項７】前記第１の電極が、前記第２の電極より
も、前記アノード電極に近く配置されることを特徴とす
る請求項２、３，４のいずれかに記載の電子放出装置。
【請求項８】前記第１の電極が、前記第２の電極上
に、絶縁層を介して積層されてなることを特徴とする請
求項７に記載の電子放出装置。
【請求項９】前記第１の電極および前記絶縁層が開口
部を有しており、前記第２の電極が、前記開口部におい
て露出していることを特徴とする請求項８に記載の電子
放出装置。
【請求項１０】前記第１の電極は、一対の電極からな
り、前記第１の電極のそれぞれは、前記第２の電極が露
出するように、絶縁層を介して前記第２の電極上に、互
いに離れて配置されてなることを特徴とする請求項８に
記載の電子放出装置。
【請求項１１】前記第２の電極と、前記第１の電極と
が、前記第１の主面と実質的に平行な平面内に配置され
ることを特徴とする請求項２、３，４のいずれかに記載
の電子放出装置。
【請求項１２】前記第１の電極は、一対の電極からな
り、前記第１の電極間に、前記第２の電極が配置されて
なることを特徴とする請求項１１に記載の電子放出装
置。
【請求項１３】前記第１の主面と実質的に平行な面に
おける、前記第２の電極の外周に、外接する円のうち、
最小の円の直径Wmaxが、前記Xsの１５倍以下であること
を特徴とする請求項２、３，４のいずれかに記載の電子
放出装置。
【請求項１４】前記Wmaxが、前記Xsの０．５倍以上で
あることを特徴とする請求項１３に記載の電子放出装
置。
【請求項１５】前記第１の主面と実質的に平行な面に
おける、前記第２の電極の外周に、内接する円のうち、
最大の円の直径Wminが、前記Xsの０．５倍以上であるこ
とを特徴とする請求項２、３，４のいずれかに記載の電
子放出装置。
【請求項１６】前記Wminが、前記Xsの１５倍以下であ
ることを特徴とする請求項１５に記載の電子放出装置。
【請求項１７】前記第１の主面と実質的に平行な面に
おける、前記第２の電極の外周に内接する円のうち、最
大の円の直径Wmin、および、前記第１の主面と実質的に
平行な面における、前記第２の電極に外周に外接する円
のうち、最小の円の直径Wmaxが、前記Xsの０．５倍以上
１５倍以下であることを特徴とする請求項２、３，４の
いずれかに記載の電子放出装置。
【請求項１８】前記第１の主面上に、前記電子放出素
子が複数配置されたことを特徴とする請求項２、３，４
のいずれかに記載の電子放出装置。
【請求項１９】対向する第１の主面と第２の主面とを
有する第１の基板と、互いに間隔を置いて、前記第１の主面上に配置された、
第１の電位が印加される第１の電極と第２の電位が印加
される第２の電極とを有する電子放出素子と、前記第１の主面に対向し、前記第１の主面から距離Hを
置いて配置されたアノード電極と、画像形成部材とを有
する第２の基板と、前記第１の電位に対してVfだけ高い第２の電位Vfを、前
記第２の電極に印加する第１電圧印加手段と、前記第１の電位に対して前記Vfよりも大きいVaだけ高い
電位を、前記アノード電極に印加する第２電圧印加手段
と、を備えた画像形成装置であって、前記アノード電極と前記電子放出素子との間の空間は減
圧状態に維持されており、前記第１の主面に対して実質的に垂直な平面において、
Xs＝H＊Vｆ／（π＊Va）とした時に、前記第１の主面に
実質的に平行な方向における、前記第２の電極の幅W
が、前記Xsの０．５倍以上１５倍以下であることを特徴
とする画像形成装置。
【請求項２０】前記Wで規定される前記第２の電極の
両端部よりも外側に、前記第１の電極が配置されている
ことを特徴とする請求項１９に記載の画像形成装置。
【請求項２１】前記第１の電極と第２の電極間に、導
電性膜が配置されており、該導電性膜はその一部に間隙
を有することを特徴とする請求項２０に記載の画像形成
装置。
【請求項２２】前記第１の電極と第２の電極間に、第
１の導電性膜と、第２の導電性膜とが配置されており、
前記第１の導電性膜は前記第１の電極と接続しており、
前記第２の導電性膜は前記第２の電極と接続しており、
前記第１の導電性膜と第２の導電性膜とが間隙をおいて
対向して配置されてなることを特徴とする請求項２０に
記載の画像形成装置。
【請求項２３】前記第２の電極が、前記第１の電極よ
りも、前記アノード電極に近く配置されることを特徴と
する請求項２０，２１，２２のいずれかに記載の画像形
成装置。
【請求項２４】前記第２の電極が、前記第１の電極上
に、絶縁層を介して積層されてなることを特徴とする請
求項２３に記載の画像形成装置。
【請求項２５】前記第１の電極が、前記第２の電極よ
りも、前記アノード電極に近く配置されることを特徴と
する請求項２０，２１，２２のいずれかに記載の画像形
成装置。
【請求項２６】前記第１の電極が、前記第２の電極上
に、絶縁層を介して積層されてなることを特徴とする請
求項２５に記載の画像形成装置。
【請求項２７】前記第１の電極および前記絶縁層が開
口部を有しており、前記第２の電極が、前記開口部にお
いて露出していることを特徴とする請求項２６に記載の
画像形成装置。
【請求項２８】前記第１の電極は、一対の電極からな
り、前記第１の電極のそれぞれは、前記第２の電極が露
出するように、絶縁層を介して前記第２の電極上に、互
いに離れて配置されてなることを特徴とする請求項２６
に記載の画像形成装置。
【請求項２９】前記第２の電極と、前記第１の電極と
が、前記第１の主面と実質的に平行な平面内に配置され
ることを特徴とする請求項２０，２１，２２のいずれか
に記載の画像形成装置。
【請求項３０】前記第１の電極は、一対の電極からな
り、前記第１の電極間に、前記第２の電極が配置されて
なることを特徴とする請求項２９に記載の画像形成装
置。
【請求項３１】前記第１の主面と実質的に平行な面に
おける、前記第２の電極の外周に、外接する円のうち、
最小の円の直径Wmaxが、前記Xsの１５倍以下であること
を特徴とする請求項２０，２１，２２のいずれかに記載
の画像形成装置。
【請求項３２】前記Wmaxが、前記Xsの０．５倍以上で
あることを特徴とする請求項３１に記載の画像形成装
置。
【請求項３３】前記第１の主面と実質的に平行な面に
おける、前記第２の電極の外周に、内接する円のうち、
最大の円の直径Wminが、前記Xsの０．５倍以上であるこ
とを特徴とする請求項２０，２１，２２のいずれかに記
載の画像形成装置。
【請求項３４】前記Wminが、前記Xsの１５倍以下であ
ることを特徴とする請求項３３に記載の画像形成装置。
【請求項３５】前記第１の主面と実質的に平行な面に
おける、前記第２の電極の外周に内接する円のうち、最
大の円の直径Wmin、および、前記第１の主面と実質的に
平行な面における、前記第２の電極に外周に外接する円
のうち、最小の円の直径Wmaxが、前記Xsの０．５倍以上
１５倍以下であることを特徴とする請求項２０，２１，
２２のいずれかに記載の画像形成装置。
【請求項３６】前記第１の主面上に、前記電子放出素
子が複数配置されたことを特徴とする請求項２０，２
１，２２のいずれかに記載の画像形成装置。
【請求項３７】対向する第１の主面と第２の主面とを
有する基板と、互いに間隔を置いて、前記第１の主面上に配置された、
第１の電位が印加される第１の電極と第２の電位が印加
される第２の電極とを有する電子放出素子と、前記第１の主面に対向し、前記第１の主面から距離Hを
置いて配置されたアノード電極と、前記第１の電位に対してVfだけ高い第２の電位を、前記
第２の電極に印加する第１電圧印加手段と、前記第１の電位に対して前記Vfよりも大きいVaだけ高い
電位を、前記アノード電極に印加する第２電圧印加手段
と、を備えた電子放出装置であって、前記アノード電極から見た際に、前記第２の電極を、前
記第１の電極が挟んで配置されており、 Xs＝H*Vf/(π*Va)とした時に、前記第１の電極が挟んで
いる前記第２の電極の幅Wが、前記X_Sの０．５倍以上１
５倍以下であることを特徴とする電子放出装置。
【請求項３８】対向する第１の主面と第２の主面とを
有する第１の基板と、互いに間隔を置いて、前記第１の主面上に配置された、
第１の電位が印加される第１の電極と第２の電位が印加
される第２の電極とを有する電子放出素子と、前記第１の主面に対向し、前記第１の主面から距離Hを
置いて配置されたアノード電極と、画像形成部材とを有
する第２の基板と、前記第１の電位に対してVfだけ高い第２の電位を、前記
第２の電極に印加する第１電圧印加手段と、前記第１の電位に対して前記Vfよりも大きいVaだけ高い
電位を、前記アノード電極に印加する第２電圧印加手段
と、を備えた画像形成装置であって、前記アノード電極から見た際に、前記第２の電極を、前
記第１の電極が挟んで配置されており、 Xs＝H*Vf/(π*Va)とした時に、前記第１の電極が挟んで
いる前記第２の電極の幅Wが、前記X_Sの０．５倍以上１
５倍以下であることを特徴とする画像形成装置。