JP2003016913A

JP2003016913A - 電子放出素子，電子源及び画像形成装置並びに電子放出素子の製造方法

Info

Publication number: JP2003016913A
Application number: JP2001201433A
Authority: JP
Inventors: Daisuke Sasakuri; 大助笹栗
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-07-02
Filing date: 2001-07-02
Publication date: 2003-01-17

Abstract

(57)【要約】【課題】放出電子軌道の収束及び低電圧駆動が可能
で、応答性に優れる電子放出素子及びその製造方法，電
子源及び、高精細な画像形成可能な画像形成装置を提供
する。【解決手段】基板１上にカソード電極２，絶縁層３及
びゲート電極４を積層し、ゲート電極４の一部にカソー
ド電極２に至る開口領域５を形成する。開口領域５内の
カソード電極２上に、導体からなり、中央部より周辺部
が上方に位置する形状の電子収束電極６を形成する。電
子収束電極６上に金属等により電子放出層７を形成す
る。このようにして電子放出素子を形成し、複数の電子
放出素子をマトリクス状に配置して電子源を形成し、さ
らに蛍光膜等の画像形成部材を設けることにより画像形
成装置を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電圧を印加するこ
とによって電子放出を行う電子放出素子及び電子源及び
画像形成装置並びに電子放出素子の製造方法に関するも
のである。

【０００２】

【従来の技術】従来、電子放出素子としては、大別して
熱電子放出素子と冷陰極電子放出素子の２種類のものが
知られている。冷陰極電子放出素子には電界放出型（以
下、「FE型」という。）、金属／絶縁層／金属型（以
下、「MIM型」という。）や表面伝導型電子放出素子等
がある。

【０００３】FE型の例としてはW. P. Dyke &W. W. Dola
n,”Field Emission ”,Advance inElectron Physics,
8, 89 (1956)あるいはC. A. Spindt, "PHYSICAL Proper
ties of thin-film field emission cathodes with mol
ybdenium cones", J. Appl.Phys., 47, 5248 (1976)等
に開示されたものが知られている。

【０００４】MIM型の例としてはC. A. Mead,“ Operati
on of Tunnel - Emission Devices“,J. Apply. Phys.
,32,646(1961)等に開示されたものが知られている。

【０００５】また、最近の例では、Toshiaki. Kusunok
i，“ Fluctuation - free electronemission from non
- formed metal - insulator - metal (MIM) cathodes
Fabricated by low current Anodic oxidation ”,Jp
n. J. Appl. Phys. vol. 32(1993) pp. L1695,Mutsumi
suzuki etal “ An MIM-Cathode Array for Cathodelum
inescent Displays ”,IDW '96 ,(1996) pp.529等が研
究されている。

【０００６】表面伝導型の例としては、エリンソンの報
告（M.I.Elinson Radio Eng.Electron Phys. , 10 (196
5))に記載のもの等があり、この表面伝導型電子放出素
子は、基板上に形成された小面積の薄膜に、膜面に平行
に電流を流すことにより、電子放出が生ずる現象を利用
するものである。表面伝導型素子では、前記のエリソン
の報告に記載のSnO2薄膜を用いたもの、Au薄膜を用いた
もの、(G.Dittmer.Thin Solid Films,9,317 (1972))、I
n2O3／SnO2薄膜によるもの(M.Hartwell and C.G.Fonsta
d,IEEE Trans.ED Conf.,519 (1983))等が報告されてい
る。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな電子放出素子と、それに対向して配置した蛍光体か
らなる前記陽極電極に、電子放出素子から放出した電子
を衝突、発光させることによって画像を形成する画像形
成装置において、高精細な画像を形成するには、電子軌
道の収束、電子放出素子サイズの小型化、駆動電圧の低
電圧化並びに信頼性の高い電子放出素子の製造方法が必
要であった。

【０００８】ＦＥ型電子放出素子では、図２２示すよう
に、Ｓｐｉｎｄｔ型が広く知られているが、電子放出部
の先端が先鋭な構造をしているため、電子ビームの収束
が困難で、高精細な画像形成装置を実現することが困難
であった。

【０００９】また、Ｓｐｉｎｄｔ型電子放出素子におい
て、電子ビームを収束させるための収束電極を設ける素
子構造も提案されているが、素子構造や製造方法の複雑
さ等の問題があった。

【００１０】これに対し、例えば特開平８−９６７０４
に記載されている電子放出素子では、図２３に示すよう
に、ゲート電極及び絶縁層の開口部内に略平坦な電子放
出層が形成されており、電子ビームの広がりを抑制する
構成が提案されているが、図２４に示すように、電子放
出層の端部から放出された電子はゲート電極とカソード
電極によって形成された電界に沿って大きく広がってし
まう。

【００１１】また、特開平８−１１５６５４に開示され
ている例では、図２５に示すように電子ビームの収束を
目的に、カソード電極の一部が凹状に掘り込まれ、その
掘り込まれた領域に電子放出層が配置されている構造が
提案されているが、このような構造の場合、カソード電
極を掘り込んだ深さだけ、ゲート電極とカソード電極間
の距離が離れるため、電子放出層に印加される電界が低
下してしまい、低電圧駆動が困難になる。

【００１２】一方、カソード電極とゲート電極間の絶縁
層を薄くすることで、カソード電極とゲート電極間の距
離を短くすることができ、電界を増大することができる
が、絶縁層を薄くすると、カソード電極とゲート電極間
の電極間容量が大きくなり、高速応答性が悪化してしま
い、高精細な画像形成装置を実現することが困難にな
る。

【００１３】本発明は、かかる従来技術の課題を解決す
るためになされたものであって、その目的とするところ
は、放出される電子軌道を収束させることができるとと
もに、低電圧で駆動でき、応答性に優れる電子放出素
子，電子源及び、これを用いて高精細な画像を形成し得
る画像形成装置、並びにこのような電子放出素子の製造
方法を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に本発明は、基体と、該基体上に設けられたカソード電
極，ゲート電極，電子を放出する電子放出層，及び該カ
ソード電極と電子放出層との間に設けられた導体からな
り前記電子放出層から放出された電子の軌道を収束させ
る電子収束部材と、を有し、前記カソード電極、電子収
束部材、電子放出層の順に上方へと積層された構造をな
し、該カソード電極とゲート電極との間に電圧を印加す
ることにより、前記電子放出層から電子を放出する電子
放出素子であって、前記電子収束部材は、前記電子放出
層の外縁に、該電子放出層と前記カソード電極との間に
位置する部分よりも上方に位置する部分を有する形状を
なすことを特徴とする。

【００１５】また、前記電子放出層が導電性材料で形成
され、前記電子収束部材は、前記電子放出層の外縁に位
置する部分が、該電子放出層の最上面より、上方の位置
にまで延設されていることが好適である。

【００１６】また、前記カソード電極と前記ゲート電極
は前記絶縁層を介して積層されていることが好適であ
る。

【００１７】また、前記基体上にカソード電極、前記絶
縁層、前記ゲート電極の順に上方へと積層された構造を
なし、前記ゲート電極の一部に前記カソード電極が露出
する開口領域が形成され、該開口領域から露出するカソ
ード電極上に前記電子収束部材が配置されていることが
好適である。

【００１８】また、前記基体の上方からみた場合に、前
記電子放出層は、前記電子収束部材の中央部においての
み、該電子収束部材と接していることが好適である。

【００１９】また、前記電子放出層がエネルギーバンド
ギャップを有する材料にて形成されていることが好適で
ある。

【００２０】また、前記電子放出層が炭素を主成分とす
る材料から形成されていることが好適である。

【００２１】また、前記電子放出層と前記電子収束部材
がともに炭素を主成分とする材料から形成されているこ
とが好適である。

【００２２】また、前記炭素を主成分とする材料はダイ
アモンドライクカーボン膜であることが好適である。

【００２３】また、前記電子放出層が先端の先鋭な構造
を有することが好適である。

【００２４】また、前記先端が先鋭な構造をなす電子放
出層は、カーボンナノチューブ及びグラファイトファイ
バーのいずれかを含むことが好適である。

【００２５】また、前記電子収束部材が触媒性導体を含
むことが好適である。

【００２６】また、本発明は、前記した電子放出素子を
複数個配置したことを特徴とする電子源である。

【００２７】また、本発明に係る電子源は、前記複数個
の電子放出素子はマトリクス状に配置され、それぞれ行
及び列方向に設けられた配線に接続されることが好適で
ある。

【００２８】また、前記電子放出素子から放出された電
子を捕捉するアノード電極を備えることが好適である。

【００２９】また、本発明は、前記電子源と、前記アノ
ード電極によって捕捉される電子によって画像を形成す
る画像形成部材と、を備えたことを特徴とする画像形成
装置である。

【００３０】また、前記画像形成部材は蛍光体であるこ
とが好適である。

【００３１】また、本発明は、電子を放出する電子放出
層から放出される電子の軌道を収束させる電子収束部材
を有する電子放出素子の製造方法であって、基体上に、
カソード電極を形成する工程と、前記カソード電極上
に、中央部よりも縁部がより上方に位置する形状をなす
電子収束部材を形成する工程と、前記電子収束部材上に
電子放出層を形成する工程と、を含む。

【００３２】また、前記基体上に、カソード電極を形成
した後に、該カソード電極上に絶縁層を形成する工程
と、前記絶縁層上にゲート電極を形成する工程と、前記
ゲート電極の一部に、カソード電極に至る開口領域を形
成する工程と、を含み、前記カソード電極上に、中央部
よりも縁部がより上方に位置する形状をなす電子収束部
材を形成する工程において、該電子収束部材は、前記開
口領域に露出するカソード電極上から前記絶縁層の側壁
の一部に至るまで形成されることが好適である。

【００３３】また、前記基体上に、カソード電極を形成
する工程は、前記基体上に、ゲート電極を形成する工程
と、前記ゲート電極上に絶縁層を形成する工程と、前記
絶縁層上にカソード電極を形成する工程と、を含み、前
記カソード電極上に、中央部よりも縁部が上方に位置す
る形状をなす電子収束部材を形成する工程は、前記カソ
ード電極上に、電子収束部材を形成する工程と、前記電
子収束部材の所定領域を除く領域を前記ゲート電極に至
るまで除去する工程と、前記電子収束部材の上面の中央
部に凹部を形成する工程と、を含み、前記電子収束部材
上に電子放出層を形成する際に、前記電子収束部材の凹
部に電子放出層を形成することが好適である。

【００３４】また、前記電子放出層が導電性材料からな
り、前記電子放出層を前記電子収束部材上に形成する際
に、前記電子収束部材の縁部が、前記電子放出層の最上
面よりも上方に位置するように形成することが好適であ
る。

【００３５】また、前記電子放出層は、前記電子収束部
材の中央部においてのみ該電子収束部材と接しているこ
とが好適である。

【００３６】また、前記電子放出層を、エネルギーバン
ドギャップを有する材料にて形成することが好適であ
る。

【００３７】また、前記電子放出層を、炭素を主成分と
する材料から形成することが好適である。

【００３８】また、前記電子放出層と前記電子収束部材
を、ともに炭素を主成分とする材料から形成することが
好適である。

【００３９】また、前記炭素を主成分とする材料はダイ
アモンドライクカーボンである膜であることが好適であ
る。

【００４０】また、前記電子収束部材が触媒性導体を含
み、前記電子収束部材上に電子放出層を形成する工程
は、前記触媒性導体上に先端の先鋭な構造を有する電子
放出層を成長させる工程を含むことが好適である。

【００４１】

【発明の実施の形態】以上述べた本発明の電子放出素子
について、更に好ましい実施態様を挙げて詳述する。た
だし、この実施の形態に記載されている構成部材の寸
法、材質、形状、その相対配置等は、特に特定的な記載
が無い限りは、この発明の範囲をそれらのみに限定する
ものではない。

【００４２】図１乃至図４は、本発明による電子放出素
子の構造及び製造方法の一例と、本発明の電子放出素子
の原理的な説明を示す模式図である。

【００４３】まず、特に、図１から図３を参照して、本
発明の実施の形態に係る電子放出素子の全体構成及び製
造方法について説明する。図１は本発明の実施の形態に
係る電子放出素子の模式図（図１（a)は模式的断面図、
同（b)は模式的平面図）であり、図２は電圧を印加可能
な状態に配線した場合における電子放出素子の模式図で
ある。また、図３は本発明の実施の形態に係る電子放出
素子の製造工程である。

【００４４】本発明の形態に係る電子放出素子は、概
略、基板（基体）１上に配置されるカソード電極２と、
絶縁層３と、ゲート電極４と、カソード電極２上に配置
された電子放出層７と、カソード電極２と電子放出層７
との間に配置された電子収束電極（電子収束部材）６
と、これらに対向して配置されるアノード電極９と、か
ら構成される。

【００４５】本発明の電子放出素子の製造方法の一例を
説明すると、予め、その表面を十分に洗浄した、石英ガ
ラス、Ｎａ等の不純物含有量を減少させたガラス、青板
ガラス及びシリコン基板等にスパッタ法等によりＳｉＯ
２を積層した積層体、アルミナ等のセラミックスの絶縁
性の基板1上にカソード電極２を形成する。

【００４６】前記カソード電極２は一般的に導電性を有
しており、蒸着法、スパッタ法等の一般的真空成膜技
術、フォトリソグラフィー技術により形成される。カソ
ード電極２の材料は、例えば、Ｂｅ、Ｍｇ、Ｔｉ、Ｚ
ｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎ
ｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ等の金属または合金材料、
ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭
化物、ＨｆＢ２、ＺｒＢ２、ＬａＢ６、ＣｅＢ６、ＹＢ
４、ＧｄＢ４等の硼化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の
窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等から適宜選
択される。

【００４７】前記カソード電極２の厚さとしては、数十
nmから数百μmの範囲で設定され、好ましくは数百ｎｍ
から数μｍの範囲で選択される。

【００４８】次に、前記カソード電極２に続いて絶縁層
３を堆積する。該絶縁層３は、スパッタ法等の一般的な
真空成膜法、熱酸化法、陽極酸化法等で形成され、その
厚さとしては、数ｎｍから数μｍの範囲で設定され、好
ましくは数十ｎｍから数百ｎｍの範囲から選択される。

【００４９】次に、絶縁層３上にゲート電極４を堆積す
る。該ゲート電極４は、前記カソード電極２と同様に導
電性を有しており、蒸着法、スパッタ法等の一般的真空
成膜技術、フォトリソグラフィー技術により形成され
る。前記ゲート電極４の材料は、例えば、Ｂｅ、Ｍｇ、
Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、
Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ等の金属または合
金材料、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、Ｗ
Ｃ等の炭化物、ＨｆＢ２、ＺｒＢ２、ＬａＢ６、ＣｅＢ
６、ＹＢ４、ＧｄＢ４等の硼化物、ＴｉＮ、ＺｒＮ、Ｈ
ｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等か
ら適宜選択される。

【００５０】前記ゲート電極４の厚さとしては、数十ｎ
ｍから数μｍの範囲で設定され、好ましくは数十ｎｍか
ら数百ｎｍ程度の範囲で選択される。

【００５１】このようにして、基板１上にカソード電極
２，絶縁層３及びゲート電極４を形成した状態を図３
（ａ）に示す。

【００５２】次に、フォトリソグラフィー技術により、
前記電子絶縁層３、ゲート電極４の一部が前記基板１か
らエッチング工程により取り除かれ、前記カソード電極
２が露出するように開口領域５が形成される。本エッチ
ング工程は、前記カソード電極２上で停止しても良い
し、前記カソード電極２の一部がエッチングされて停止
しても良い。

【００５３】本工程で形成される開口領域５は、ホール
型、スリット型等が挙げられ、必要なビーム形状や駆動
電圧等により適切な形状が選択される。開口領域のサイ
ズは、必要なビームサイズ、駆動電圧等により最適な領
域から選択され、そのサイズは数ｎｍから数十μｍの範
囲から選択される。

【００５４】次に、前記絶縁層３の側壁を更に除去する
エッチング工程を行う。本工程は、例えば、フッ酸溶液
等の溶液を用いたエッチング工程等が挙げられるが、そ
の他にも、プラズマを用いて等方的にエッチングできる
条件を選択しても良い。また、前記ゲート電極を開口す
る工程において、エッチング条件を最適に設定すること
で、上述のゲート電極の開口工程において、絶縁層３の
側壁エッチング工程を省略することもできる。

【００５５】このようにして、カソード電極２が露出す
るような開口領域５が形成されるとともに絶縁層３の側
壁が除去された状態を図３（ｂ）に示す。

【００５６】次に、前記開口領域５内に、電子収束電極
６を堆積する（図３（ｃ））。この時、前記電子収束電
極６を形成する材料は、前記開口領域５内にのみ存在し
ても良いし、図１５に示すように、前記ゲート電極４上
も被覆されていても良い。

【００５７】最後に、電子収束電極６上に、電子放出層
７を堆積する（図３（ｄ））。このとき、前記電子放出
層７を形成する材料は、前記開口領域５内にのみ存在し
ても良いし、前記ゲート電極４上も被覆されていても良
い（図１５参照）。

【００５８】また、上述のような開口領域ではなく、カ
ソード電極がゲート電極上に飛び出した構造でも良い
（図１７参照）。この場合、基板１上にゲート電極４、
絶縁層３、カソード電極２、電子放出層７がこの順で積
層される。

【００５９】電子放出層７の材料としては、一般的な金
属や半導体から選択されるが、より低電界で電子放出可
能なダイヤモンドライクカーボン膜、ダイヤモンド膜、
カーボンナノチューブ等の炭素材料や、低仕事関数材料
等が望ましい。

【００６０】ここで、高精細な電子放出素子を実現する
場合、電子ビームを制御しビーム収束できる素子構造が
必要であるが、従来技術の電子放出素子では、電子放出
素子から電子を放出するように素子に電圧を印加し駆動
すると、電子放出部近傍に形成される電界により、一部
の電子がその電界にしたがって進行し電子ビームの収束
が困難であった。本発明ではこのような課題を解決し、
高精細電子放出素子を実現している。

【００６１】以下、本発明の電子放出素子について、電
子放出の機構を図４を用いて詳細に説明する。

【００６２】図４は、本発明の電子放出素子を実際に駆
動している場合の電子の輸送状態を示している。

【００６３】本発明の電子放出素子においては、図４に
示すように、電子放出層７の中央部から放出された電子
は、印加された電界によりほぼ直進する。

【００６４】一方、電子放出層７の周辺部分は、電子収
束電極６が、カソード電極２と電子放出層７の間に配置
された素子構造であるため、電子放出層近傍の電界が変
形し、電子が開口部上空の一点に集められるような電界
形状が形成される。

【００６５】従って、実際に本発明の電子放出素子を駆
動すると、図５に示すように、電子放出層７の周辺部分
から放出された電子を制御することができ、従来の電子
放出素子よりも、電子ビームを収束させることができ
る。

【００６６】さらに、本発明の電子放出素子では、特開
平８−１１５６５４に開示された図２５に示す素子構造
に比べて、電子放出層７に印加される電界強度を低下防
止が可能である。

【００６７】さらに、図２５の素子構造では、電界強度
を増大させる場合、ゲート電極とカソード電極の間の絶
縁層を薄く形成する必要があるが、その場合、電極間容
量の増加と電子放出素子の耐圧低下という問題が発生す
る。

【００６８】図７には、本発明の電子放出素子と従来の
電子放出素子において、図６に示すように、ゲート電極
とカソード電極間の距離をＬとした場合の、Ｌと電子放
出層に印加される電界強度及び電極間容量の関係を示し
た。図７（ａ）は、本発明の電子放出素子の特性を示
し、Ｌを小さくして、電界強度を増加させても電極間容
量は一定に保持できるのに対して、図７（ｂ）に示す従
来の電子放出素子では、Ｌを小さくし電界強度を増加さ
せると、電極間容量が増加し、素子の高速応答性に不利
になってしまうことがわかる。

【００６９】本発明の電子放出素子においては、上述の
電子放出機構により電子収束電極６は、電極周辺部分が
電極中央部に比べてゲート電極側に飛び出した構造とな
っている。また、電子収束電極６の形状は、電極周辺部
分から中央部分になるに従って、連続的に凹形状になっ
ていても良い。

【００７０】また、本発明の電子放出素子においては、
電子放出層は一般的な金属や半導体材料から選択される
が、電子放出層７が金属の場合、図８から図１２の構造
例に示すように、電子収束電極６の周辺部分が、電子放
出層７の最上面よりもゲート電極４側に飛び出している
必要がある。

【００７１】図８においては、前記ゲート電極４から前
記カソード電極２まで、ＲＩＥ装置等を用いて垂直に開
口部が形成されている構造例である。

【００７２】また、図９は前記絶縁層３をウェットエッ
チングを用いて開口部を形成しておりリセス構造が形成
されている。このため、電子収束電極６を形成する際
に、前記カソード電極と前記ゲート電極間が電気的にシ
ョートすることを防止できる構造となっている。

【００７３】さらに、図１０では、電子放出部が、前記
開口部５のより中央部に配置されているため、電子ビー
ムがより収束できる構造となっている。

【００７４】また、電子放出層が半導体の場合は、図１
３に示すように、必ずしも電子収束電極６が電子放出層
７の最上面よりも飛び出している必要は無く、図１４の
ように電子収束電極６が電子放出層７の最上面と同一面
上に位置する構成でも良く、駆動電圧や電子放出材料の
比誘電率等により最適な素子寸法を選択することができ
る。

【００７５】上述の結果、本発明の電子放出素子は、従
来の電子遮断層存在しない電子放出素子と比べて、図６
に示すように、電子ビームの収束が実現できる。

【００７６】これまで述べてきた電子放出層素子の構造
例において、図１５に示すようにゲート電極上が電子放
出層と同じ材料で被覆されている構造でも良い。この場
合、ゲート電極の保護層等として用いることができる。

【００７７】さらに、カーボンナノチューブやグラファ
イトナノファイバー等の、先端の先鋭な材料を電子放出
層７として用いる場合、図１６に示すように、前記カー
ボンナノチューブやグラファイトナノファイバーが成長
するように、触媒性導電層を配置し、該触媒性導電層上
に選択的に前記カーボンナノチューブやグラファイトナ
ノファイバー等の、先端の先鋭な材料を電子放出層とす
る構造等がある。この場合、電子収束電極６が触媒性金
属から選択されても良いし、電子収束電極６上に触媒性
金属を配置し電子放出層を形成しても良い。

【００７８】次に、画像形成装置に用いた例について説
明する。

【００７９】図１８は、本発明の電子放出素子をマトリ
クス状に配置した図である。

【００８０】また、本発明の適用可能な電子放出素子を
複数配して得られる画像形成装置について、図１９を用
いて説明する。

【００８１】図１９において1111は電子源基体、1112は
Ｘ方向配線、1113はＹ方向配線である。1114は本発明の
本発明の電子放出素子である。

【００８２】図１９においてｍ本のＸ方向配線1112はＤ
Ｘ₁，ＤＸ₂，．．ＤＸ_mからなり、蒸着法にて形成され
た厚さ約１μｍ、幅３００μｍのアルミニウム系配線材
料で構成されている。配線の材料、膜厚、巾は、適宜設
計される。Ｙ方向配線1113は厚さ0.5μｍ、幅100μｍ，
ＤＹ₁ ，ＤＹ₂．．ＤＹ_nのｎ本の配線よりなり、Ｘ方
向配線1112と同様に形成される。これらｍ本のＸ方向配
線1112とｎ本のＹ方向配線1113との間には、不図示の厚
さ約1μｍの層間絶縁層が設けられており、両者を電気
的に分離している（ｍ，ｎは，共に正の整数）。

【００８３】不図示の層間絶縁層は，スパッタ法等を用
いて形成された絶縁層である。例えば、Ｘ方向配線1112
を形成した基体1111の全面或は一部に所望の形状で形成
され，特に，Ｘ方向配線1112とＹ方向配線1113の交差部
の電位差に耐え得るように，膜厚，材料，製法が，適宜
設定される。Ｘ方向配線1112とＹ方向配線1113は，それ
ぞれ外部端子として引き出されている。

【００８４】本発明の放出素子1114を構成する一対の電
極（不図示）は、ｍ本のＸ方向配線1112とｎ本のＹ方向
配線1113と導電性金属等からなる結線によって電気的に
接続されている。

【００８５】Ｘ方向配線1112には、Ｘ方向に配列した本
発明の電子放出素子1114の行を、選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Ｙ方向配線1113には、Ｙ方向に配列した本発明の
電子放出素子1114の各列を入力信号に応じて、変調する
ための不図示の変調信号発生手段が接続される。各電子
放出素子に印加される駆動電圧は、当該素子に印加され
る走査信号と変調信号の差電圧として供給される。本発
明においてはＹ方向配線は高電位、Ｘ方向配線は低電位
になるように接続された。このように接続することで、
本発明の特徴である、ビームの収束効果が得られる。

【００８６】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００８７】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置の表示パネルを形成するこ
とができる。

【００８８】尚、本発明の電子放出素子を用いた画像形
成装置では、放出した電子軌道を考慮して素子上部に蛍
光体をアライメントして配置する。

【００８９】図２０は、本件のパネルに使用した蛍光膜
を示す模式図である。

【００９０】カラーの蛍光膜の場合は、蛍光体の配列に
より図２０（a）示すブラックストライプあるいは図２
０（ｂ）に示すブラックマトリクスなどと呼ばれる黒色
導電材141と蛍光体142とから構成した。

【００９１】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体142間の塗り分け部を黒くすることで
混色等を目立たなくし、蛍光膜142における外光反射に
よるコントラストの低下を抑制した。

【００９２】ブラックストライプの材料としては、本実
施例では通常用いられている黒鉛を主成分とする材料用
いた。

【００９３】図1９において蛍光膜1124の内面側には、
通常メタルバック1125が設けられる。

【００９４】メタルバックは、蛍光膜作製後、蛍光膜の
内面側表面の平滑化処理（通常、「フィルミング」と呼
ばれる。）を行い、その後Alを真空蒸着等を用いて堆積
させることで作られた。

【００９５】フェースプレート1126には、更に蛍光膜11
24の導電性を高めるため、蛍光膜1124の外面側に透明電
極（不図示）を設けた。

【００９６】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。

【００９７】本実施例では電子源の真上に対応する蛍光
体が配置された。

【００９８】上述の電子源を駆動する駆動回路の構成を
図２１に示す。

【００９９】走査回路1302について説明する。同回路
は、内部にM個のスイッチング素子を備えたもので（図
中、S1ないしSmで模式的に示している）ある。各スイッ
チング素子は、直流電圧源Vxの出力電圧もしくは0[V]
（グランドレベル）のいずれか一方を選択し、表示パネ
ル1301の端子Dx1ないしDxmと電気的に接続される。S1乃
至Smの各スイッチング素子は、制御回路1303が出力する
制御信号Tscanに基づいて動作するものであり、例えばF
ETのようなスイッチング素子を組み合わせることにより
構成することができる。

【０１００】直流電圧源Vxは、本例の場合には本発明の
電子電子放出素子の特性（電子放出しきい値電圧）に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。

【０１０１】制御回路1303は、外部より入力する画像信
号に基づいて適切な表示が行なわれるように各部の動作
を整合させる機能を有する。制御回路1303は、同期信号
分離回路1306より送られる同期信号Tsyncに基づいて、
各部に対してTscanおよびTsftおよびTmryの各制御信号
を発生する。

【０１０２】同期信号分離回路1306は、外部から入力さ
れるNTSC方式のテレビ信号から同期信号成分と輝度信号
成分とを分離する為の回路で、一般的な周波数分離（フ
ィルター）回路等を用いて構成できる。同期信号分離回
路1306により分離された同期信号は、垂直同期信号と水
平同期信号より成るが、ここでは説明の便宜上Tsync信
号として図示した。前記テレビ信号から分離された画像
の輝度信号成分は便宜上DATA信号と表した。該DATA信号
はシフトレジスタ1304に入力される。

【０１０３】シフトレジスタ1304は、時系列的にシリア
ルに入力される前記DATA信号を、画像の１ライン毎にシ
リアル／パラレル変換するためのもので、前記制御回路
1303より送られる制御信号Tsftに基づいて動作する（即
ち、制御信号Tsftは，シフトレジスタ1304のシフトクロ
ックであるということもできる。）。シリアル／パラレ
ル変換された画像１ライン分（電子放出素子N素子分の
駆動データに相当）のデータは、Id1乃至IdnのN個の並
列信号として前記シフトレジスタ1304より出力される。

【０１０４】ラインメモリ1305は、画像１ライン分のデ
ータを必要時間の間だけ記憶する為の記憶装置であり、
制御回路1303より送られる制御信号Tmryに従って適宜Id
1乃至Idnの内容を記憶する。記憶された内容は、I'd1乃
至I'dnとして出力され、変調信号発生器1307に入力され
る。

【０１０５】変調信号発生器1307は、画像データI'd1乃
至I'dnの各々に応じて本発明の電子電子放出素子の各々
を適切に駆動変調する為の信号源であり、その出力信号
は、端子Dox1、Doynを通じて表示パネル1301内の本発明
の電子電子放出素子に印加される。

【０１０６】前述したように、本発明を適用可能な電子
放出素子は放出電流Ieに対して以下の基本特性を有して
いる。即ち、電子放出には明確なしきい値電圧Ｖｔｈが
あり、Ｖｔｈ以上の電圧を印加された時のみ電子放出が
生じる。電子放出しきい値以上の電圧に対しては、素子
への印加電圧の変化に応じて放出電流も変化する。この
ことから、本素子にパルス状の電圧を印加する場合、例
えば電子放出閾値以下の電圧を印加しても電子放出は生
じないが、電子放出閾値以上の電圧を印加する場合には
電子ビームが出力される。その際、パルスの波高値Vmを
変化させる事により出力電子ビームの強度を制御するこ
とが可能である。また、パルスの幅Pwを変化させること
により出力される電子ビームの電荷の総量を制御する事
が可能である。

【０１０７】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器1347として、一定長さの電圧パルス
を発生し、入力されるデータに応じて適宜パルスの波高
値を変調するような電圧変調方式の回路を用いることが
できる。

【０１０８】パルス幅変調方式を実施するに際しては、
変調信号発生器1307として、一定の波高値の電圧パルス
を発生し、入力されるデータに応じて適宜電圧パルスの
幅を変調するようなパルス幅変調方式の回路を用いるこ
とができる。

【０１０９】シフトレジスタやラインメモリは、デジタ
ル信号式あるいはアナログ信号式のものを採用できる。
画像信号のシリアル／パラレル変換や記憶が所定の速度
で行なわれれば良いからである。

【０１１０】デジタル信号式を用いる場合には、同期信
号分離回路1306の出力信号DATAをデジタル信号化する必
要があるが、これには1306の出力部にA/D変換器を設け
れば良い。これに関連してラインメモリ1305の出力信号
がデジタル信号かアナログ信号かにより、変調信号発生
器1307に用いられる回路が若干異なったものとなる。即
ち、デジタル信号を用いた電圧変調方式の場合、変調信
号発生器1307には、例えばＤ／Ａ変換回路を用い、必要
に応じて増幅回路などを付加する。パルス幅変調方式の
場合、変調信号発生器1307には、例えば高速の発振器お
よび発振器の出力する波数を計数する計数器（カウン
タ）及び計数器の出力値と前記メモリの出力値を比較す
る比較器（コンパレータ）を組み合せた回路を用いる。
必要に応じて、比較器の出力するパルス幅変調された変
調信号を本発明の電子電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付加することもできる。

【０１１１】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器1307には、例えばオペアンプなどを
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路などを付加することもできる。パルス幅変調方式の
場合には、例えば、電圧制御型発振回路（ＶＣＯ）を採
用でき、必要に応じて本発明の電子電子放出素子の駆動
電圧まで電圧増幅するための増幅器を付加することもで
きる。

【０１１２】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げたが入力信号はこれに限られ
るものではなく、PAL,SECAM方式など他、これよりも、
多数の走査線からなるＴＶ信号（例えば、MUSE方式をは
じめとする高品位ＴＶ）方式をも採用できる。

【０１１３】また表示装置の他、感光性ドラム等を用い
て構成された光プリンターとしての画像形成装置等とし
ても用いることができる。

【０１１４】

【実施例】以下、本発明の実施例について、さらに詳細
に説明する。

【０１１５】（実施例１）図１に本実施例により作製し
た電子放出素子の断面図、および平面図の一例を、図３
に本発明の電子放出素子の製造方法の一例を示した。以
下に、本実施例の電子放出素子の製造工程を詳細に説明
する。

【０１１６】基板１に石英を用い、十分洗浄を行った
後、スパッタ法によりカソード電極２として厚さ３００
ｎｍのＴｉを堆積した後、絶縁層３としてＣＶＤ法を用
いてＳｉＯ２膜を５００ｎｍ堆積した後、続いてゲート
電極として、スパッタ法でＴａを１００ｎｍ堆積した
（図３（ａ））。

【０１１７】上述のようにして形成した積層基板に、フ
ォトリソグラフィーとＲＩＥによるドライエッチングに
より、ゲート電極に１０⁴個のφ０．５μｍの開口領域
を形成し、続いて、ＳｉＯ２をＲＩＥによりエッチング
し、カソード電極であるＴｉ表面で停止した（図３
（ｂ））。この時、ＳｉＯ２のエッチング工程では、テ
ーパー形状となるようにエッチング条件を調節した。

【０１１８】次に、電子収束電極としてＴｉをスパッタ
法で１００ｎｍ堆積した。このとき、スパッタ圧力を調
節することで、絶縁層側壁の途中までＴｉが付着するよ
うにした（図３（ｃ））。

【０１１９】次に、上述のようにして形成した積層基板
に、ＣＶＤ法を用いて電子放出層としてＴｉＮ膜を５０
ｎｍ堆積した（図３（ｄ））。このとき、ＴｉＮ層の最
上面は、電子収束電極周辺部分から飛び出さないような
厚さを選択した。また、上述のエッチング工程の際のフ
ォトレジストを、リフトオフ層として用いた。

【０１２０】以上のようにして製造した電子放出素子
を、真空容器内に配置し、ゲート電極とカソード電極間
に１５Ｖのパルス電圧を、電子放出素子上部に、２ｍｍ
の距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置
した。

【０１２１】その結果、３９μｍに収束した電子ビーム
が得られた。

【０１２２】（実施例２）図１に示す素子構造を構造に
ついて本実施例で説明する。

【０１２３】実施例２に係る電子放出素子の製造工程を
同様に図３を参照して説明する。

【０１２４】基板１に石英を用い、十分洗浄を行った
後、スパッタ法によりカソード電極２として厚さ３００
ｎｍのＴｉを堆積した後、絶縁層３としてＣＶＤ法を用
いてＳｉＯ２膜を５００ｎｍ堆積した後、続いてゲート
電極として、スパッタ法でＴａを１００ｎｍ堆積した
（図３（ａ））。

【０１２５】上述のようにして形成した積層基板に、フ
ォトリソグラフィーとＲＩＥによるドライエッチングに
より、ゲート電極に１０⁴個のφ０．５μｍの開口領域
を形成し、続いて、ＳｉＯ２をＲＩＥによりエッチング
し、カソード電極であるＴｉ表面で停止した（図３
（ｂ））。この時、ＳｉＯ２のエッチング工程では、テ
ーパー形状となるようにエッチング条件を調節した。

【０１２６】次に、電子収束電極としてＴｉをスパッタ
法で１００ｎｍ堆積した（図３（ｃ））。このとき、ス
パッタ圧力を調節することで、絶縁層側壁の途中までＴ
ｉが付着するようにした。

【０１２７】次に、上述のようにして形成した積層基板
に、イオンビーム法を用いて電子放出層としてダイヤモ
ンドライクカーボン膜を１００ｎｍ堆積した。このと
き、ダイヤモンドライクカーボン層の最上面は、電子収
束電極周辺部分からわずかに飛び出した構造となってい
る。また、上述のエッチング工程の際のフォトレジスト
を、リフトオフ層として用いた。

【０１２８】以上のようにして製造した電子放出素子
を、真空容器内に配置し、ゲート電極とカソード電極間
に１５Ｖのパルス電圧を、電子放出素子上部に、２ｍｍ
の距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置
した。

【０１２９】その結果、３７μｍに収束した電子ビーム
が得られた。

【０１３０】（実施例３）本実施例では、図８に示す素
子構造について説明する。

【０１３１】実施例１と同様の積層基板に、ドライエッ
チング装置を用いて、１０⁴個のφ０.５μｍの開口領域
を形成した。ただし、ここでの開口領域を形成するエッ
チング工程は、ゲート電極からカソード電極に到達する
まで略垂直形状になるように加工した。

【０１３２】次に、実施例１と同様に、電子収束電極と
してＴｉを、電子放出層としてダイヤモンドライクカー
ボン膜を堆積し、真空容器内で電子放出特性を評価し
た。

【０１３３】その結果、３８μｍに収束した電子ビーム
が得られた。

【０１３４】（実施例４）本実施例では、図１５に示す
素子構造について説明する。

【０１３５】実施例１と同様に積層基板にダイヤモンド
ライクカーボン膜を成膜した。この時、実施例１では、
フォトレジスト層をリフトオフ層として用いたが、本実
施例では、フォトレジスト層を除去した後、ダイヤモン
ドライクカーボン膜を堆積することで、ゲート電極表面
をダイヤモンドライクカーボン膜で被服した。

【０１３６】以上のようにして製造した電子放出素子
を、真空容器内に配置し、ゲート電極とカソード電極間
に１５Ｖのパルス電圧を、電子放出素子上部に、２ｍｍ
の距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置
した。

【０１３７】その結果、３８μｍに収束した電子ビーム
が得られた。また、駆動中の素子放電が起きた際も、ゲ
ート電極上のダイヤモンドライクカーボン膜が保護層と
なり素子へのダメージが低減できた。

【０１３８】（実施例５）本実施例では、図１に示す素
子構造について説明する。

【０１３９】実施例１と同様の開口領域が形成された積
層基板に、電子放出層として多結晶ダイヤモンド膜を成
膜した。

【０１４０】以上のようにして製造した電子放出素子
を、真空容器内に配置し、ゲート電極とカソード電極間
に１３Ｖのパルス電圧を、電子放出素子上部に、２ｍｍ
の距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置
した。

【０１４１】その結果、３８μｍに収束した電子ビーム
が得られた。

【０１４２】（実施例６）本実施例では、図１７に示す
構造の電子放出素子について説明する。

【０１４３】基板１に石英を用い、十分洗浄を行った
後、スパッタ法によりゲート電極４として厚さ３００ｎ
ｍのＴａを堆積した後、絶縁層３としてＣＶＤ法を用い
てＳｉＯ２膜を５００ｎｍ堆積した。

【０１４４】次に、続いてＳｉＯ２上にカソード電極層
２としてスパッタ法によりＴｉを１００ｎｍ堆積した
後、電子収束電極層６としてＡｌを１００ｎｍ堆積し
た。

【０１４５】次に、フォトリソグラフィーとＲＩＥによ
りエッチングし、電子収束電極層６、カソード電極層
２、絶縁層３をエッチングし、ゲート電極表面で停止し
凸形状を形成した。

【０１４６】次に、上述のようにして形成した積層基板
に、フォトリソグラフィーとＲＩＥを用いて、Ａｌ層に
φ０.８μｍの開口領域を１０⁴個形成した後、ＣＶＤ法
を用いて電子放出層７としてダイヤモンドライクカーボ
ン膜を５０ｎｍ堆積した。

【０１４７】以上のようにして製造した電子放出素子
を、真空容器内に配置し、ゲート電極とカソード電極間
に１８Ｖのパルス電圧を、電子放出素子上部に、２ｍｍ
の距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置
した。

【０１４８】その結果、３２μｍに収束した電子ビーム
が得られた。

【０１４９】（実施例７）本実施例では、図１６に示す
構造の電子放出素子について説明する。

【０１５０】基板１に十分洗浄を行ったＮ型Ｓｉ上に、
スパッタ法を用いてＴｉを２００ｎｍ堆積してカソード
電極層２を形成した後、ＣＶＤ法を用いてＳｉＯ２を５
００ｎｍ堆積して絶縁層３を形成した。

【０１５１】次に、ＳｉＯ２上にゲート電極４として、
スパッタ法でＴａを１００ｎｍ堆積した。

【０１５２】上述のようにして形成した積層基板に、フ
ォトリソグラフィーとＲＩＥによるドライエッチングに
より、ゲート電極４に１０⁴個のφ０．５μｍの開口領
域を形成し、カソード電極２表面で停止した。

【０１５３】次に、上記のようにして形成した積層基板
に、電子収束電極６としてＴｉを堆積し、その後、触媒
性金属としてＮｉ粒子を配置した。

【０１５４】次に、上述の基板にＣＶＤ法を用いて電子
放出層７としてカーボンナノチューブを成長させた。

【０１５５】以上のようにして製造した電子放出素子
を、真空容器内に配置し、ゲート電極とカソード電極間
に１３Ｖのパルス電圧を、電子放出素子上部に、２ｍｍ
の距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置
した。

【０１５６】その結果、４０μｍに収束した電子ビーム
が得られた。

【０１５７】（実施例８）本実施例では、図１２に示す
素子構造について説明する。

【０１５８】実施例１と同様の積層基板に、ドライエッ
チング装置を用いて、ゲート電極４からカソード電極２
に至る１０⁴個のφ０.５μｍの開口領域を形成した。た
だし、ここでの開口領域を形成するエッチング工程は、
ゲート電極４からカソード電極２に到達するまで略垂直
形状になるように加工した。

【０１５９】次に、実施例１と同様に、電子収束電極６
としてＴｉを、電子放出層７としてダイヤモンドライク
カーボン膜を堆積した。ただし、本実施例ではＴｉ層３
００ｎｍ堆積した。

【０１６０】上記のようにして製造した電子放出素子を
真空容器内で電子放出特性を評価した。

【０１６１】その結果、１１Ｖで電子放出が観測され、
３５μｍに収束した電子ビームが得られた。

【０１６２】（実施例９）本実施例では、図１１に示す
構造について説明する。

【０１６３】実施例１と同様にして製造した積層基板
に、ゲート電極４からカソード電極２に至るφ０.５μ
ｍの開口領域を１０⁴個形成した後、電子収束電極６と
してグラファイトをスパッタ法で堆積した。

【０１６４】次に、電子放出層７としてダイヤモンドラ
イクカーボンを電子収束電極６の中央部のみにスパッタ
法で２０ｎｍ堆積した。

【０１６５】上記のようにして形成した電子放出素子か
ら良好な電子放出特性が得られた。

【０１６６】（実施例１０）実施例１から９の素子を用
いて、１００×１００のマトリクス状に配置した。

【０１６７】一例として、実施例1の素子について説明
する。配線は、図１８のようにＸ配線をカソード電極２
にＹ配線をゲート電極４にそれぞれ接続した。電子放出
素子は、１０⁴個の開口領域を一画素とし、横３０μm、
縦１００μmのピッチで配置した。素子上部には２ｍｍ
に距離を隔てた位置に蛍光体をアライメントして配置し
た。蛍光体には１０ｋＶの電圧を印加した。入力信号
は、図２１に示すような回路を用いて駆動した。この結
果、高精細な画像形成装置が形成できた。

【０１６８】

【発明の効果】以上説明した通り、本発明の電子放出素
子によれば、カソード電極と電子放出層との間に設けら
れ、電子放出層の外縁に、該電子放出層と前記カソード
電極との間に位置する部分よりも上方に位置する部分を
有する形状をなす電子収束部材を備えることにより、電
子放出層の周辺部分の電界を制御することで、放出され
る電子の軌道を収束させることができるとともに、低電
圧で駆動でき、さらに応答性に優れる電子放出素子及び
電子源を実現することができ、これを用いることによっ
て高精細な画像形成が可能な画像形成装置を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明に係る電子放出素子の構造を示す図であ
る。

【図２】本発明に係る電子放出素子の駆動方法を示す図
である。

【図３】本発明に係る電子放出素子の製造方法を示す図
である。

【図４】本発明に係る電子放出素子における電子放出の
機構を示す模式図である。

【図５】本発明に係る電子ビームを示す図である。

【図６】ゲート電極とカソード電極の距離関係を示した
図である。

【図７】本発明に係る電子放出素子の特徴を示した図で
ある。

【図８】本発明に係る電子放出素子の一例を示す図であ
る。

【図９】本発明に係る電子放出素子の一例を示す図であ
る。

【図１０】本発明に係る電子放出素子の一例を示す図で
ある。

【図１１】本発明に係る電子放出素子の一例を示す図で
ある。

【図１２】本発明に係る電子放出素子の一例を示す図で
ある。

【図１３】本発明に係る電子放出素子の一例を示す図で
ある。

【図１４】本発明に係る電子放出素子の一例を示す図で
ある。

【図１５】本発明に係る電子放出素子の一例を示す図で
ある。

【図１６】本発明に係る電子放出素子の一例を示す図で
ある。

【図１７】本発明に係る電子放出素子の一例を示す図で
ある。

【図１８】本発明に係る電子放出素子を、マトリクス状
に配置した模式図である。

【図１９】本発明に係る電子放出素子を用いて、画像形
成装置を形成した模式図である。

【図２０】画像形成装置に用いた蛍光体の一例を示す模
式図である。

【図２１】周辺駆動回路を含めた、画像形成装置の概略
構成を示す模式図である。

【図２２】従来の電子放出素子を示す模式図である。

【図２３】従来の電子放出素子を示す模式図である。

【図２４】従来の電子放出素子の電子軌道を示す模式図
である。

【図２５】従来の電子放出素子を示す模式図である。

【符号の説明】

１基板２カソード電極３絶縁層４ゲート電極５開口領域６電子収束電極７電子放出層９アノード電極１４１黒色導電体１４２蛍光体１１１１電子源基板１１１２ｘ配線１１１３ｙ,z配線１１１４電子放出素子１１２４蛍光膜１１２５メタルバック１１２６フェイスプレート

Claims

【特許請求の範囲】

【請求項１】基体と、該基体上に設けられたカソード
電極，ゲート電極，電子を放出する電子放出層，及び該
カソード電極と電子放出層との間に設けられた導体から
なり前記電子放出層から放出された電子の軌道を収束さ
せる電子収束部材と、を有し、前記カソード電極、電子収束部材、電子放出層の順に上
方へと積層された構造をなし、該カソード電極とゲート電極との間に電圧を印加するこ
とにより、前記電子放出層から電子を放出する電子放出
素子であって、前記電子収束部材は、前記電子放出層の外縁に、該電子
放出層と前記カソード電極との間に位置する部分よりも
上方に位置する部分を有する形状をなすことを特徴とす
る電子放出素子。
【請求項２】前記電子放出層が導電性材料で形成さ
れ、前記電子収束部材は、前記電子放出層の外縁に位置する
部分が、該電子放出層の最上面より、上方の位置にまで
延設されていることを特徴とする請求項１に記載の電子
放出素子。
【請求項３】前記カソード電極と前記ゲート電極は前
記絶縁層を介して積層されていることを特徴とする請求
項１又は２に記載の電子放出素子。
【請求項４】前記基体上にカソード電極、前記絶縁
層、前記ゲート電極の順に上方へと積層された構造をな
し、前記ゲート電極の一部に前記カソード電極が露出する開
口領域が形成され、該開口領域から露出するカソード電
極上に前記電子収束部材が配置されていることを特徴と
する請求項３に記載の電子放出素子。
【請求項５】前記基体の上方からみた場合に、前記電
子放出層は、前記電子収束部材の中央部においてのみ、
該電子収束部材と接していることを特徴とする請求項４
記載の電子放出素子。
【請求項６】前記電子放出層がエネルギーバンドギャ
ップを有する材料にて形成されていることを特徴とする
請求項１乃至５のいずれかに記載の電子放出素子。
【請求項７】前記電子放出層が炭素を主成分とする材
料から形成されていることを特徴とする請求項１乃至５
のいずれかに記載の電子放出素子。
【請求項８】前記電子放出層と前記電子収束部材がと
もに炭素を主成分とする材料から形成されていることを
特徴とする請求項７に記載の電子放出素子。
【請求項９】前記炭素を主成分とする材料はダイアモ
ンドライクカーボン膜であることを特徴とする請求項７
又は８に記載の電子放出素子。
【請求項１０】前記電子放出層が先端の先鋭な構造を
有することを特徴とする請求項７に記載の電子放出素
子。
【請求項１１】前記先端が先鋭な構造をなす電子放出
層は、カーボンナノチューブ及びグラファイトファイバ
ーのいずれかを含むことを特徴とする請求項１０に記載
の電子放出素子。
【請求項１２】前記電子収束部材が触媒性導体を含む
ことを特徴とする請求項１０又は１１に記載の電子放出
素子。
【請求項１３】請求項１乃至１２に記載の電子放出素
子を複数個配置したことを特徴とする電子源。
【請求項１４】前記複数個の電子放出素子はマトリク
ス状に配置され、それぞれ行及び列方向に設けられた配
線に接続されることを特徴とする請求項１３に記載の電
子源。
【請求項１５】前記電子放出素子から放出された電子
を捕捉するアノード電極を備えたことを特徴とする請求
項１３又は１４に記載の電子源。
【請求項１６】請求項１５に記載の電子源と、前記アノード電極によって捕捉される電子によって画像
を形成する画像形成部材と、を備えたことを特徴とする画像形成装置。
【請求項１７】前記画像形成部材は蛍光体であること
を特徴とする請求項１６に記載の画像形成装置。
【請求項１８】電子を放出する電子放出層から放出さ
れる電子の軌道を収束させる電子収束部材を有する電子
放出素子の製造方法であって、基体上に、カソード電極を形成する工程と、前記カソード電極上に、中央部よりも縁部がより上方に
位置する形状をなす電子収束部材を形成する工程と、前記電子収束部材上に電子放出層を形成する工程と、を含む電子放出素子の製造方法。
【請求項１９】前記基体上に、カソード電極を形成し
た後に、該カソード電極上に絶縁層を形成する工程と、前記絶縁層上にゲート電極を形成する工程と、前記ゲート電極の一部に、カソード電極に至る開口領域
を形成する工程と、を含み、前記カソード電極上に、中央部よりも縁部がより上方に
位置する形状をなす電子収束部材を形成する工程におい
て、該電子収束部材は、前記開口領域に露出するカソー
ド電極上から前記絶縁層の側壁の一部に至るまで形成さ
れることを特徴とする請求項１８に記載の電子放出素子
の製造方法。
【請求項２０】前記基体上に、カソード電極を形成す
る工程は、前記基体上に、ゲート電極を形成する工程と、前記ゲート電極上に絶縁層を形成する工程と、前記絶縁層上にカソード電極を形成する工程と、を含み、前記カソード電極上に、中央部よりも縁部が上方に位置
する形状をなす電子収束部材を形成する工程は、前記カソード電極上に、電子収束部材を形成する工程
と、前記電子収束部材の所定領域を除く領域を前記ゲート電
極に至るまで除去する工程と、前記電子収束部材の上面の中央部に凹部を形成する工程
と、を含み、前記電子収束部材上に電子放出層を形成する際に、前記
電子収束部材の凹部に電子放出層を形成することを特徴
とする請求項１８に記載の電子放出素子の製造方法。
【請求項２１】前記電子放出層が導電性材料からな
り、前記電子放出層を前記電子収束部材上に形成する際に、
前記電子収束部材の縁部が、前記電子放出層の最上面よ
りも上方に位置するように形成することを特徴とする請
求項１８乃至２０のいずれかに記載の電子放出素子の製
造方法。
【請求項２２】前記電子放出層は、前記電子収束部材
の中央部においてのみ該電子収束部材と接していること
を特徴とする請求項１８乃至２１のいずれかに記載の電
子放出素子の製造方法。
【請求項２３】前記電子放出層を、エネルギーバンド
ギャップを有する材料にて形成することを特徴とする請
求項１８乃至２０のいずれかに記載の電子放出素子の製
造方法。
【請求項２４】前記電子放出層を、炭素を主成分とす
る材料から形成することを特徴とする請求項１８乃至２
０のいずれかに記載の電子放出素子の製造方法。
【請求項２５】前記電子放出層と前記電子収束部材
を、ともに炭素を主成分とする材料から形成することを
特徴とする請求項２４に記載の電子放出素子の製造方
法。
【請求項２６】前記炭素を主成分とする材料はダイア
モンドライクカーボンである膜であることを特徴とする
請求項２４又は２５に記載の電子放出素子の製造方法。
【請求項２７】前記電子収束部材が触媒性導体を含
み、前記電子収束部材上に電子放出層を形成する工程は、前
記触媒性導体上に先端の先鋭な構造を有する電子放出層
を成長させる工程を含む請求項１８乃至２０のいずれか
に記載の電子放出素子の製造方法。