JP2003016907A

JP2003016907A - 電子放出素子、電子源、画像形成装置及び電子放出素子の製造方法

Info

Publication number: JP2003016907A
Application number: JP2001200125A
Authority: JP
Inventors: Michiyo Nishimura; 三千代西村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-06-29
Filing date: 2001-06-29
Publication date: 2003-01-17

Abstract

(57)【要約】【課題】電子ビーム径のさらなる小径化を実現させ、
電子放出特性を安定化させた電子放出素子、その製造方
法、及びこの電子放出素子を備えた、画質が良好で高精
細な電子源及び画像形成装置を提供する。【解決手段】カソード電極２において、絶縁層３の開
口部近傍において、絶縁層３の開口部とカソード電極２
との境界面より高い位置に位置する領域を有し、かつ、
該領域から該境界面へ移行する領域のカソード電極２の
形状と、ゲート電極４の開口部近傍の形状と、を略同形
状とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子及び
その製造方法に関するものであり、さらに、それを使用
した電子源及び画像形成装置に関するものである。

【０００２】

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の２種類が知られている。冷陰極電子源には
電界放出型（以下、ＦＥ型と称する）、金属／絶縁層／
金属型（以下、ＭＩＭ型と称する）や、表面伝導型電子
放出素子等がある。

【０００３】ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ＆
Ｗ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍｉｓｓｉｏ
ｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈ
ｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍ
ｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙ
ｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。

【０００４】ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，
“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉｓ
ｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。

【０００５】また、最近の例では、Ｔｏｓｈｉａｋｉ．
Ｋｕｓｕｎｏｋｉ，“Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅ
ｅｅｌｅｃｔｒｏｎｅｍｉｓｓｉｏｎｆｒｏｍ
ｎｏｎ−ｆｏｒｍｅｄｍｅｔａｌ−ｉｎｓｕｌａｔｏ
ｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓＦａｂｒ
ｉｃａｔｅｄｂｙｌｏｗｃｕｒｒｅｎｔＡｎｏ
ｄｉｃｏｘｉｄａｔｉｏｎ”，Ｊｐｎ．Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６
９５，Ｍｕｔｓｕｍｉｓｕｚｕｋｉｅｔａｌ“Ａｎ
ＭＩＭ−ＣａｔｈｏｄｅＡｒｒａｙｆｏｒＣａ
ｔｈｏｄｅｌｕｍｉｎｅｓｃｅｎｔＤｉｓｐｌａｙ
ｓ”，ＩＤＷ’９６，（１９９６）ｐｐ．５２９等が研
究されている。

【０００６】表面伝導型の例としては、エリンソンの報
告（Ｍ．Ｉ．ＥｌｉｎｓｏｎＲａｄｉｏＥｎｇ．Ｅ
ｌｅｃｔｒｏｎＰｈｙｓ．，１０（１９６５））に記
載のもの等があり、この表面伝導型電子放出素子は、基
板上に形成された小面積の薄膜に、膜面に平行に電流を
流すことにより、電子放出が生ずる現象を利用するもの
である。表面伝導型素子では、前記のエリンソンの報告
に記載のＳｎＯ₂薄膜を用いたもの、Ａｕ薄膜を用いた
もの、（Ｇ．Ｄｉｔｔｍｅｒ．ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ，９，３１７（１９７２））、Ｉｎ₂Ｏ₃／Ｓ
ｎＯ₂薄膜によるもの（Ｍ．Ｈａｒｔｗｅｌｌａｎｄ
Ｃ．Ｇ．Ｆｏｎｓｔａｄ，ＩＥＥＥＴｒａｎｓ．ＥＤ
Ｃｏｎｆ．，５１９（１９８３））等が報告されてい
る。

【０００７】ここで、電子放出素子を画像形成装置に応
用するには、蛍光体を十分な輝度で発光させる放出電流
が必要である。また、ディスプレイの高精細化のために
は蛍光体に照射される電子ビームの径が小さいものであ
る事が要求される。そして製造し易いという事が重要で
ある。

【０００８】従来のＦＥ型の例としてＳｐｉｎｄｔ型の
電子放出素子がある。Ｓｐｉｎｄｔ型では、放出点とし
てマイクロチップが形成され、その先端から電子が放出
される構成が一般的であり、蛍光体を発光させるために
放出電流密度を大きくすると、電子放出部の熱的な破壊
を誘起し、ＦＥ素子の寿命を制限することになる。ま
た、先端から放出された電子は、ゲート電極で形成され
た電場によって広がる傾向があり、ビーム径を小さくで
きないという欠点がある。

【０００９】このようなＦＥ素子の欠点を克服するため
に、個別の解決策として様々な例が提案されている。

【００１０】電子ビームの広がりを防ぐ例としては、電
子放出部上方に収束電極を配置した例がある。これは放
出された電子ビームを収束電極の負電位により絞るのが
一般的だが、製造工程が複雑となり、製造コストの増大
を招く。

【００１１】電子ビーム径を小さくする別の例として
は、Ｓｐｉｎｄｔ型のようなマイクロチップを形成しな
い方法がある。たとえば、特開平８−０９６７０３号公
報、特開平８−０９６７０４号公報に開示されたものが
ある。

【００１２】これは孔内に配置した薄膜から電子放出を
行なわせるため、電子放出面上に平坦な等電位面が形成
され電子ビームの広がりが小さくなるという利点があ
る。

【００１３】また、電子放出物質として低仕事関数の構
成材料を使用することで、マイクロチップを形成しなく
ても電子放出が可能であり、低駆動電圧が図れる。また
製造方法が比較的に簡易であるという利点もある。

【００１４】さらに、電子放出が面で行われるために、
電界の集中がおきず、チップの破壊がおこらず、長寿命
である。

【００１５】さらに電子ビーム径を小さく、駆動電圧を
低く抑える方法として、カソード電極の形状を改善する
手法を用いた例がある。たとえば、特開平８−１１５６
５４号公報、特開平８−２９３２４４号公報、特開平１
０−１２５２１５号公報、特開２０００−６７７３６号
公報、ＵＳ５４７３２１８号などに開示されたものがあ
る。

【００１６】図１４に特開平８−１１５６５４号公報に
開示された例を示す。これは、電子放出面が、電子放出
機体絶縁層側の面より微細孔内で深い位置に存在する構
成である。

【００１７】図１４では、基板１３１上にカソード電極
層１３２、絶縁層１３３、ゲート電極層１３４で構成さ
れ、微細孔１３６内に、電子放出材１３５が配置されて
いる。

【００１８】電子放出材１３５は、絶縁層１３３の界面
より深い位置となるために、カソード電極１３２が掘り
込まれている。

【００１９】さらに、図１５に特開平１０−１２５２１
５号に開示された例を示す。本構成も電子放出層をカソ
ード電極の内部に形成する一手法である。

【００２０】

【発明が解決しようとする課題】しかしながら、上記の
ような従来技術の場合には、下記のような問題が生じて
いた。

【００２１】図１４に示すような構造の場合には、カソ
ード電極と電子放出材との段差距離が、電子放出層表面
に加わる電界に大きく依存している。つまり、段差を正
確に制御できなければ、所望な電子放出特性を得ること
ができなかった。

【００２２】また、図１５に示すように、電子放出材を
段差部分に形成する場合には、段差部分から放出される
電子は孔内で横方向に放出される場合に必ずしもビーム
径は小さくならなかった。

【００２３】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、電子
ビーム径のさらなる小径化を実現させ、電子放出特性を
安定化させた電子放出素子、その製造方法、及びこの電
子放出素子を備えた、画質が良好で高精細な電子源及び
画像形成装置を提供することにある。

【００２４】

【課題を解決するための手段】上記目的を達成するため
に本発明にあっては、基板上に配置されるカソード電極
と、開口部を有し、前記カソード電極上に配置される絶
縁層と、前記絶縁層の開口部と連通する開口部を有し、
該前記絶縁層上に配置されたゲート電極と、前記絶縁層
の開口部内に配置され、前記カソード電極と電気的に接
続された電子放出材とを備えた電子放出素子において、
前記カソード電極は、前記絶縁層の開口部近傍におい
て、前記絶縁層の開口部と該カソード電極との境界面よ
り高い位置に位置する領域を有し、かつ、該領域から該
境界面へ移行する領域の該カソード電極の形状と、前記
ゲート電極の開口部近傍の形状と、は略同形状であるこ
とを特徴とする。

【００２５】前記絶縁層の開口部内に配置された前記電
子放出材の表面の高さは、前記カソード電極の、前記絶
縁層の開口部と該カソード電極との境界面より高い位置
に位置する領域の高さより小さく設定されることも好適
である。

【００２６】前記絶縁層の開口部内の前記電子放出材の
大きさは、前記ゲート電極の開口部の大きさと略同一、
又は前記ゲート電極の開口部の大きさより小さいことも
好適である。

【００２７】前記絶縁層の開口部内の前記電子放出材の
表面は、略平坦状、又は、略凹形状であることも好適で
ある。

【００２８】前記電子放出材が、低仕事関数を有する炭
素又は炭素化合物を含むことも好適である。

【００２９】前記炭素又は炭素化合物とは、ダイヤモン
ド又は、ダイヤモンドライクカーボンを含むことも好適
である。

【００３０】前記カソード電極の前記形状と、前記ゲー
ト電極の開口部近傍の前記形状とは、前記基板に対して
傾斜した形状であることも好適である。

【００３１】前記ゲート電極の開口部と、前記絶縁層の
開口部と、該絶縁層の開口部内に配置された前記電子放
出材と、該ゲート電極の開口部近傍の形状と略同一の形
状を有する前記カソード電極と、を有する電子放出構造
を複数備えることも好適である。

【００３２】前記電子放出構造を周期的に備えることも
好適である。

【００３３】上記記載の電子放出素子を複数個接続した
電子源であって、前記ゲート電極がゲート電極配線に接
続され、前記カソード電極がカソード配線に、マトリク
ス配線したことを特徴とする。

【００３４】画像形成装置にあっては、上記記載の電子
源と、該電子源から放出された電子によって画像を形成
する画像形成部材と、を備えることを特徴とする。

【００３５】前記画像形成部材は、電子の衝突によって
発光する蛍光体であることも好適である。

【００３６】基板上に配置されるカソード電極と、開口
部を有し、前記カソード電極上に配置される絶縁層と、
前記絶縁層の開口部と連通する開口部を有し、該前記絶
縁層上に配置されたゲート電極と、前記絶縁層の開口部
内に配置され、前記カソード電極と電気的に接続された
電子放出材とを備えた電子放出素子の製造方法におい
て、前記カソード電極に周期的な凹形状を形成する工程
と、周期的に形成された前記カソード電極の凹部上に、
前記ゲート電極の開口部と、前記絶縁層の開口部と、該
絶縁層の開口部内に配置された前記電子放出材と、を有
する電子放出構造を形成する工程と、を含むことを特徴
とする。

【００３７】

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。また、カソード、ゲート、アノード
電極に印加される電圧、駆動波形等の条件も特に特定な
記載がない限りはそれらのみに限定する趣旨のものでは
ない。

【００３８】図１〜４を参照して本発明の実施の形態に
係る電子放出素子について説明する。

【００３９】図１，図２は本発明の実施の形態に係る電
子放出素子を示す模式図であり、図１（ａ）は平面図、
図１（ｂ）は（ａ）におけるＡ−Ａ’の断面図、図２
は、図１に示す駆動状態での電子放出素子の詳細図であ
る。なお、平面図においては、説明の便宜上、部材毎に
ハッチングを施している。

【００４０】図において、１は基板、２はカソード電
極、３は絶縁層、４はゲート電極であり、５は電子放出
材としての電子放出層である。

【００４１】本実施の形態に係る電子放出素子は、基板
１上に設けられたカソード電極２上に絶縁層３，ゲート
電極４が積層され、その重なり領域に、ゲート電極４，
絶縁層３の取り除かれた開口部を有し、開口部内にカソ
ード電極２と接続された電子放出層５が形成されてい
る。

【００４２】電子放出素子は、カソード電極２とゲート
電極４間に駆動電圧Ｖｇが電源６により与えられること
で、電子放出層５より電子放出が行われる。

【００４３】また、本実施の形態において、電子放出構
造とは、前記開口部と、該開口部内に形成された電子放
出層５とを有して、電子放出層５から電子を放出させる
構造のことである。

【００４４】７は電子放出素子の上方にＨだけはなれて
配置されたアノード電極であり、アノード電圧Ｖａが高
圧電源８により与えられる。アノード電極−素子間距離
Ｈの素子の位置とは通常はカソード電極２の位置を基準
とすればいい。

【００４５】アノード電極７では電子放出層５からの電
子が補足され、電子放出電流Ｉｅが検出される。

【００４６】本実施の形態において開口部の開口径（基
板１に平行となる方向の幅）は、一般にはゲート電極４
の開口径をさし、その径はｗ１である。

【００４７】電子放出膜５は、ゲート電極４の開口径と
ほぼ同一か若干小さい開口径となりｗ２の径で形成され
ている。

【００４８】本実施の形態において、カソード電極２
は、絶縁層３の開口部近傍において、カソード電極２―
絶縁層３の境界面より高い位置に位置する領域を有して
おり、該領域から該境界面へ移行する領域において、す
なわち開口部近傍ではゲート電極４側に突出した構造を
有したいわゆる凹形状をしている。したがって、開口部
近傍とその周辺では、電子放出層５からの高さが異な
る。その高さの異なる部分の開口径はｗ３であり、電子
放出層５の表面は、カソード電極２―絶縁層３の境界面
よりｔ１だけ深部に（低く）形成される。また、周辺部
における最大高さを有する領域から電子放出層５の端ま
での距離はｄ１の幅で離れて形成される。

【００４９】また、絶縁層３の開口径は、ゲート電極３
の開口径ｗ１と同一でも若干小さくてもよい。

【００５０】そして、本実施の形態では、カソード電極
２の凹形状とほぼ同じ形状で、絶縁層３、ゲート電極４
が形成されている。したがって、開口部付近と開口部か
ら離れた部分では、基板１からゲート電極４の高さが異
なっている。

【００５１】図２はこの素子を駆動させた場合の電子軌
道の一例を示す図である。図２中の破線は、等電位面を
示した。駆動条件により等電位面の形状は異なり、電子
放出軌道も異なる。従って、図２は、一般的な電子軌道
であるが、本発明の効果が得られる軌道はこれに限らな
い。

【００５２】電子放出膜５の直上部では、カソード電極
２の形状効果により、凹型の等電位面となる。一方、ゲ
ート電極４の開口部付近では凸型となる。したがって、
開口部の中央に有した電子放出部ではほぼまっすぐな電
子軌道となるが、開口部の周辺部に有した電子放出部で
は、電子軌道が曲げられて、アノード電極７に到達す
る。

【００５３】アノード電極７に到達する電子のビーム径
は、放出部すべての電子を総合したビームとなり、Ｐの
径となる。

【００５４】図３は幅ｔ１と電子ビーム径Ｐを示す一例
の図である。

【００５５】図３（ａ）中、３１は本実施の形態の電子
放出素子のビーム径であり、破線で示した３２は、図１
４で示した従来の電子放出素子のビーム径である。この
従来例は、本実施の形態ではｄ１＝０の場合に相当して
いる。

【００５６】従来および本実施の形態の構成では、特定
のｔ１においてビーム径の極小値を持っている。これ
は、ｔ１を正、すなわち、電子放出膜を周辺のカソード
電極面より深部にすることで、電子放出膜直上の等電位
面は凹状になりビームが収束されて小さくなるが、一定
のｔ１より大きくなるとなると、開口部の端部から放出
される電子は中央部より反対側に大きく離れてしまいか
えってビーム径が広がるからである。

【００５７】本実施の形態による電子放出素子の特性
は、ｄ１＝０でないことが特徴のひとつである。そのた
めに、ビームの極小値となるｔ１が従来例より大きくな
る。ｔ１は駆動条件、開口径によっても異なるが、開口
径が小さくなるほどその値は小さくなる傾向があり、一
方、開口径は小さい方がビーム径が小さくなるために、
高精細なビームが必要である場合にはその制御が難しく
なる。

【００５８】また、ｄ１が大きくなると、ｔ１が大きく
なるだけでなく、特定のビーム径Ｐｍにするためのｔ１
のマージンも広くなる傾向がある。

【００５９】したがって、本実施の形態の電子放出素子
では、最適なビーム径を得るためのｔ１の範囲を大きく
とることができるので、作製のマージンが大きくでき
る。すなわち、電子放出素子の作製にあっては、最適な
ビーム径を容易に得ることができ、また、ビーム径のば
らつきを少なくすることができる精度の良い作製が可能
となる。

【００６０】さらに、本実施の形態の電子放出素子で
は、従来の電子放出素子より極小値におけるビーム径が
小さくなっている。これは、カソード電極２の形状効果
と同時にゲート電極４の形状効果が加味されるからであ
る。

【００６１】図３（ｂ）にその効果を模式的に示した図
を示した。３１は本実施の形態の電子放出素子おける特
性、３３はカソード電極２の形状効果のみの特性、３４
はゲート電極４の形状効果のみの特性である。ただし、
３３，３４はそれぞれの効果を定性的に示したものであ
る。定量化できないのは、両者は、電子放出部の近傍に
あり密接に電位分布に関与し、単純な足し合わせ効果に
なっているわけではないからである。

【００６２】前述のようにカソード電極２の形状は、等
電位面の形状変化により電子を収束する効果がある。

【００６３】一方、本実施の形態の構成では、ゲート電
極４は見かけ上、ゲート電極４が厚い場合、あるいは開
口深さが大きい場合の効果を有している。これによって
ゲート電極４付近の凸状の等電位面の曲率が変化し、ビ
ーム径は小さくなる効果がある。ゲート電極４の形状効
果は、カソード電極２の形状効果に対して、ビーム径に
及ぼす効果は小さいが、ｔ１による極小値はなくｔ１が
大きくなるほど収束効果が大きいため、前述の特定のビ
ーム径Ｐｍにするためのｔ１のマージンをさらに広げる
のに有効となっている。

【００６４】また、図４は、図１で示す本実施の形態に
係る電子放出素子を作製する方法の一例を説明する図で
ある。

【００６５】以下、図４を参照して、本実施の形態に係
る電子放出素子の製造方法の一例を説明する。

【００６６】図４（ａ）に示すように、予め、その表面
を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量
を減少させたガラス、青板ガラス、シリコン基板、ある
いは、シリコン基板等にスパッタ法等によりＳｉＯ₂を
積層した積層体、アルミナ等セラミックスの絶縁性基
板、いずれか一つを基板１として用い、基板１上にカソ
ード電極２を積層する。

【００６７】カソード電極２は一般的に導電性を有して
おり、蒸着法、スパッタ法等の一般的真空成膜技術、フ
ォトリソグラフィー技術により形成される。カソード電
極２の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈ
ｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃ
ｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化
物、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆、ＹＢ₄，Ｇ
ｄＢ₄等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化
物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料、アモルフ
ァスカーボン，グラファイト，ダイヤモンドライクカー
ボン，ダイヤモンドを分散した炭素及び炭素化合物等か
ら適宜選択される。カソード電極２の厚さとしては、数
十ｎｍから数ｍｍの範囲で設定され、好ましくは数百ｎ
ｍから数μｍの範囲で選択される。

【００６８】また、絶縁性シリコン基板の一部をドーピ
ングして導電性としてカソード電極２としてもよい。

【００６９】次に、図４（ｂ）に示すように、カソード
電極の一部が本実施の形態における所望の深さになるよ
うに加工される。

【００７０】次に、図４（ｃ）に示すように絶縁層３、
ゲート電極４を堆積する。

【００７１】絶縁層３は、スパッタ法等の一般的な真空
成膜法、ＣＶＤ法、真空蒸着法で形成され、その厚さと
しては、数ｎｍから数μｍの範囲で設定され、好ましく
は数十ｎｍから数百ｎｍの範囲から選択される。望まし
い材料としてはＳｉＯ₂，ＳｉＮ，Ａｌ₂Ｏ₃，ＣａＦな
どの高電界に絶えられる耐圧の高い材料が望ましい。

【００７２】ゲート電極４は、カソード電極２と同様に
導電性を有しており、蒸着法、スパッタ法等の一般的真
空成膜技術、フォトリソグラフィー技術により形成され
る。ゲート電極４の材料は、例えば、Ｂｅ，Ｍｇ，Ｔ
ｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃ
ｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金
材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ
等の炭化物、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆、Ｙ
Ｂ₄，ＧｄＢ₄等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の
窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料等から
適宜選択される。

【００７３】本実施の形態においては、カソード電極２
の形状を保持するように絶縁層３、ゲート電極４が積層
されるのが好ましい。

【００７４】次に、開口部を作製する。

【００７５】そのために、図４（ｄ）に示すように、フ
ォトリソグラフィー技術によりマスクパターン４１を形
成する。

【００７６】次に、図４（ｅ）に示すように、マスクパ
ターン４１を利用して、絶縁層３，ゲート電極４を基板
上から取り除かれた積層構造が形成される。

【００７７】開口部の作製は、ゲート電極、絶縁層の材
料、厚さにより、ドライエッチング法、ウエットエッチ
ング法などが適宜選択される。

【００７８】図４（ｆ）に示すように、図４（ｃ）の開
口部を利用してカソード電極の一部をすでに形成した開
口部より大きな幅で変質させる。具体的な方法として
は、Ｓｉの酸化によりＳｉＯ₂にする。

【００７９】次に、図４（ｆ）に示すように、全面に電
子放出層５を堆積する。

【００８０】電子放出層５は蒸着法、スパッタ法、プラ
ズマＣＶＤ法等の一般的成膜技術などで形成される。電
子放出層５の材料は、低仕事関数の材料を選択するのが
好ましい。例えば、アモルファスカーボン，グラファイ
ト，ダイヤモンドライクカーボン，ダイヤモンドを分散
した炭素及び炭素化合物等から適宜選択される。好まし
くはより仕事関数の低いダイヤモンド薄膜、ダイヤモン
ドライクカーボン等が良い。電子放出層５の膜厚として
は、数ｎｍから数百ｎｍの範囲で設定され、好ましくは
数ｎｍから数十ｎｍの範囲で選択される。

【００８１】これらの電子放出膜５から電子を放出させ
るのに必要な電界としては、できるだけ低くできれば、
駆動電圧をさげられる。〜１×１０⁷Ｖ／ｍ以下であれ
ば、駆動電圧は十数Ｖ程度に低減でき好ましい。

【００８２】次に、図４（ｇ）のようにマスクパターン
４１を剥離して図１で示すような素子が完成する。

【００８３】ゲート電極４の開口部の大きさｗ１は、ビ
ーム径の大きさを大きく左右する因子であり、重要であ
る。好ましくは、数１００ｎｍから数十μｍである。さ
らに好ましくは、１００ｎｍから１μｍである。

【００８４】さらには、本実施の形態の電子放出素子は
積層を繰り返した非常に単純な構成であり、製造プロセ
スが容易であり、歩留まり良く製造できる。

【００８５】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本実施の形態の電子放出素子の
複数個を基体上に配列し、例えば電子源、あるいは画像
形成装置が構成できる。

【００８６】電子放出素子の配列については、種々のも
のが採用される。一例として、電子放出素子をＸ方向及
びＹ方向に行列状に複数個配し、同じ行に配された複数
の電子放出素子の電極の一方を、Ｘ方向の配線に共通に
接続し、同じ列に配された複数の電子放出素子の電極の
他方を、Ｙ方向の配線に共通に接続した単純マトリクス
配置がある。以下単純マトリクス配置について詳述す
る。

【００８７】図５，図６において、５１，６１は電子源
基体、５２，６２はＸ方向配線、５３，６３はＹ方向配
線である。６４は本実施の形態の電子放出素子である。

【００８８】図５（ａ）は、電子源の平面図、図５
（ｂ）は（ａ）におけるＡ−Ａ’断面図である。

【００８９】カソード電極が、Ｘ方向配線になり、ゲー
ト電極は、Ｙ方向配線になっている。電子放出素子は、
図１で示した電子放出素子と同様の開口部を複数個有し
て一組となっている。

【００９０】ｍ本のＸ方向配線６２は、Ｄｘ１，Ｄｘ
２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ
法等を用いて形成された導電性金属等で構成することが
できる。配線の材料、膜厚、幅は、適宜設計される。Ｙ
方向配線６３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配
線よりなり、Ｘ方向配線６２と同様に形成される。これ
らｍ本のＸ方向配線６２とｎ本のＹ方向配線６３との間
には、層間絶縁層（不図示）が設けられており、両者を
電気的に分離している（ｍ，ｎは、共に正の整数）。

【００９１】層間絶縁層（不図示）は、真空蒸着法、印
刷法、スパッタ法等を用いて形成されたＳｉＯ₂等で構
成される。例えば、Ｘ方向配線６２を形成した基体６１
の全面或いは一部に所望の形状で形成され、特に、Ｘ方
向配線６２とＹ方向配線６３の交差部の電位差に耐え得
るように、膜厚、材料、製法が適宜設定される。Ｘ方向
配線６２とＹ方向配線６３は、それぞれ外部端子として
引き出されている。

【００９２】電子放出素子６４を構成するｍ本のＸ方向
配線６２は、カソード電極２をかねる場合もあり、ｎ本
のＹ方向配線６３は、ゲート電極４をかねる場合があ
り、層間絶縁層は絶縁層３をかねる場合がある。

【００９３】Ｘ方向配線６２には、Ｘ方向に配列した電
子放出素子６４の行を、選択するための走査信号を印加
する不図示の走査信号印加手段が接続される。一方、Ｙ
方向配線６３には、Ｙ方向に配列した電子放出素子６４
の各列を入力信号に応じて、変調するための不図示の変
調信号発生手段が接続される。各電子放出素子に印加さ
れる駆動電圧は、当該素子に印加される走査信号と変調
信号の差電圧として供給される。

【００９４】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図７を用い
て説明する。図７は、画像形成装置の表示パネルの一例
を示す模式図である。

【００９５】図７において、７１は電子放出素子、８１
は電子放出素子を複数配した電子源基板、９１は電子源
基板８１を固定したリアプレート、９６はガラス基体９
３の内面に蛍光膜９４とメタルバック９５等が形成され
たフェースプレートである。９２は、支持枠であり、該
支持枠９２には、リアプレート９１、フェースプレート
９６がフリットガラスなどを用いて接続される。

【００９６】外囲器（パネル）９８は、上述の如く、フ
ェースープレート９６、支持枠９２、リアプレート９１
で構成される。リアプレート８１は主に基板８１の強度
を補強する目的で設けられるため、基板８１自体で十分
な強度を持つ場合は別体のリアプレート９１は不要とす
ることができ、基板８１とリアプレート９１が一体構成
の部材であっても構わない。

【００９７】支持枠９２の蛍光膜９４とメタルバック９
５とをその内側表面に配置したフェースプレート９６と
リアプレート９１と支持枠９２とが接合する接着面にフ
リットガラスを塗布し、フェースプレート９６と支持枠
９２とリアプレート９１とを、所定の位置で合わせ、固
定し、加熱して焼成し封着する。

【００９８】また、焼成し封着する加熱手段は、赤外線
ランプ等を用いたランプ加熱、ホットプレート等、種々
のものが採用でき、これらに限定されるものではない。

【００９９】また、外囲器を構成する複数の部材を加熱
接着する接着材料は、フリットガラスに限るものではな
く、封着工程後、充分な真空雰囲気を形成できる材料で
あれば、種々の接着材料を採用することができる。

【０１００】上述した外囲器は、本発明の一実施態様で
あり、限定されるものではなく、種々のものが採用でき
る。

【０１０１】他の例として、基板８１に直接支持枠９２
を封着し、フェースプレート９６、支持枠９２及び基板
８１で外囲器９８を構成しても良い。また、フェースー
プレート９６、リアプレート９１間に、スペーサーとよ
ばれる不図示の支持体を設置することにより、大気圧に
対して十分な強度をもつ外囲器９８を構成することもで
きる。

【０１０２】また、図８にフェースープレート９６に形
成された蛍光膜９４を模式図で示す。蛍光膜９４は、モ
ノクロームの場合は蛍光体８５のみから構成することが
できる。カラーの蛍光膜の場合は、蛍光体の配列により
図８（ａ）に示すブラックストライプあるいは図８
（ｂ）に示すブラックマトリクスなどと呼ばれる黒色導
電材８６と蛍光体８５とから構成することができる。

【０１０３】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体８５間の塗り分け部を黒くすることで
混色等を目立たなくすることと、蛍光膜９４における外
光反射によるコントラストの低下を抑制することにあ
る。ブラックストライプの材料としては、通常用いられ
ている黒鉛を主成分とする材料の他、導電性があり、光
の透過及び反射が少ない材料を用いることができる。

【０１０４】ガラス基板９３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜９４の内面側には、通常メタルバ
ック９５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート９
６側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光膜９４を保護すること等である。メ
タルバック９５は、蛍光膜作製後、蛍光膜の内面側表面
の平滑化処理（通常、「フィルミング」と呼ばれる。）
を行い、その後Ａｌを真空蒸着等を用いて堆積させるこ
とで作製できる。

【０１０５】フェースプレート９６には、更に蛍光膜９
４の導電性を高めるため、蛍光膜９４の外面側に透明電
極（不図示）を設けてもよい。

【０１０６】本実施の形態においては、電子放出素子７
１の直上に電子ビームが到達するため、電子放出素子７
１の直上に蛍光膜９４が配置されるように、位置あわせ
されて構成される。

【０１０７】次に、封着工程を施した外囲器（パネル）
を封止する真空封止工程について説明する。

【０１０８】真空封止工程は、外囲器（パネル）９８を
加熱して、８０〜２５０℃に保持しながら、イオンポン
プ、ソープションポンプなどの排気装置によりの排気管
（不図示）を通じて排気し、有機物質の十分少ない雰囲
気にした後、排気管をバーナーで熱して溶解させて封じ
きる。外囲器９８の封止後の圧力を維持するために、ゲ
ッター処理を行なうこともできる。これは、外囲器９８
の封止を行う直前あるいは封止後に、抵抗加熱あるいは
高周波加熱等を用いた加熱により、外囲器９８内の所定
の位置（不図示）に配置されたゲッターを加熱し、蒸着
膜を形成する処理である。ゲッターは通常Ｂａ等が主成
分であり、該蒸着膜の吸着作用により、外囲器９８内の
雰囲気を維持するものである。

【０１０９】以上の工程によって製造された単純マトリ
クス配置の電子源を用いて構成した画像形成装置は、各
電子放出素子に、容器外端子Ｄｏｘ１〜Ｄｏｘｍ、Ｄｏ
ｙ１〜Ｄｏｙｎを介して電圧を印加することにより、電
子放出が生ずる。

【０１１０】高圧端子９７を介してメタルバック９５、
あるいは透明電極（不図示）に高圧を印加し、電子ビー
ムを加速する。

【０１１１】加速された電子は、蛍光膜９４に衝突し、
発光が生じて画像が形成される。

【０１１２】図９はＮＴＳＣ方式のテレビ信号に応じて
表示を行うための駆動回路の一例を示すブロック図を示
した。

【０１１３】走査回路１３０２は、内部にＭ個のスイッ
チング素子を備えたもので（図中，Ｓ１ないしＳｍで模
式的に示している）ある。各スイッチング素子は、直流
電圧源Ｖｘの出力電圧もしくは０（Ｖ）（グランドレベ
ル）のいずれか一方を選択し、表示パネル１３０１の端
子Ｄｘ１ないしＤｘｍと電気的に接続される。

【０１１４】Ｓ１乃至Ｓｍの各スイッチング素子は、制
御回路１３０３が出力する制御信号Ｔｓｃａｎに基づい
て動作するものであり、例えばＦＥＴのようなスイッチ
ング素子を組み合わせることにより構成することができ
る。

【０１１５】直流電圧源Ｖｘは、電子放出素子の特性に
基づき設定されている。

【０１１６】制御回路１３０３は、外部より入力する画
像信号に基づいて適切な表示が行なわれるように各部の
動作を整合させる機能を有する。制御回路１３０３は、
同期信号分離回路１３０６より送られる同期信号Ｔｓｙ
ｎｃに基づいて、各部に対してＴｓｃａｎおよびＴｓｆ
ｔおよびＴｍｒｙの各制御信号を発生する。

【０１１７】同期信号分離回路１３０６は、外部から入
力されるＮＴＳＣ方式のテレビ信号から同期信号成分と
輝度信号成分とを分離する為の回路で、一般的な周波数
分離（フィルター）回路等を用いて構成できる。同期信
号分離回路１３０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号
と表した。該ＤＡＴＡ信号はシフトレジスタ１３０４に
入力される。

【０１１８】シフトレジスタ１３０４は、時系列的にシ
リアルに入力される前記ＤＡＴＡ信号を、画像の１ライ
ン毎にシリアル／パラレル変換するためのもので、前記
制御回路１３０３より送られる制御信号Ｔｓｆｔに基づ
いて動作する（即ち、制御信号Ｔｓｆｔは，シフトレジ
スタ１３０４のシフトクロックであるということもでき
る。）。シリアル／パラレル変換された画像１ライン分
（電子放出素子Ｎ素子分の駆動データに相当）のデータ
は、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフ
トレジスタ１３０４より出力される。

【０１１９】ラインメモリ１３０５は、画像１ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１３０３より送られる制御信号Ｔｍｒｙに
従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶さ
れた内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変
調信号発生器１３０７に入力される。

【０１２０】変調信号発生器１３０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて本実施の形態の電子
放出素子の各々を適切に駆動変調する為の信号源であ
り、その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じ
て表示パネル１３０１内の本実施の形態の電子放出素子
に印加される。

【０１２１】本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Ｐｗを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。

【０１２２】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１３０７として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。

【０１２３】パルス幅変調方式を実施するに際しては、
変調信号発生器１３０７として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。

【０１２４】シフトレジスタ１３０４やラインメモリ１
３０５は、デジタル信号式あるいはアナログ信号式のも
のを採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１２５】デジタル信号式を用いる場合には、同期信
号分離回路１３０６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには１３０６の出力部にＡ／
Ｄ変換器を設ければ良い。これに関連してラインメモリ
１３０５の出力信号がデジタル信号かアナログ信号かに
より、変調信号発生器１３０７に用いられる回路が若干
異なったものとなる。即ち、デジタル信号を用いた電圧
変調方式の場合、変調信号発生器１３０７には、例えば
Ｄ／Ａ変換回路を用い、必要に応じて増幅回路などを付
加する。

【０１２６】パルス幅変調方式の場合、変調信号発生器
１３０７には、例えば高速の発振器および発振器の出力
する波数を計数する計数器（カウンタ）及び計数器の出
力値と前記メモリの出力値を比較する比較器（コンパレ
ータ）を組み合せた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を本実施の形
態の電子放出素子の駆動電圧にまで電圧増幅するための
増幅器を付加することもできる。

【０１２７】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１３４７には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）
を採用でき、必要に応じて本実施の形態の電子放出素子
の駆動電圧まで電圧増幅するための増幅器を付加するこ
ともできる。

【０１２８】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが入力信号はこれに限
られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、
これよりも、多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０１２９】また表示装置の他、感光性ドラム等を用い
て構成された光プリンターとしての画像形成装置等とし
ても用いることができる。

【０１３０】

【実施例】以下、本発明の実施例を詳細に説明する。

【０１３１】［実施例１］図１，４を用いて本発明の実
施例１に係る電子放出素子及びその製造方法の一例につ
いて説明する。

【０１３２】（工程１）まず、図４（ａ）に示すよう
に、基板１に石英ガラス基板を用いた。十分洗浄を行っ
た後、カソード電極２としてＴｉ膜を厚さ８００ｎｍを
堆積した。

【０１３３】（工程２）次に、図４（ｂ）に示すよう
に、カソード電極２をｗ３＝１．４μｍの径で、部分的
に掘り込んだ。掘り込み量は、１００ｎｍから４００ｎ
ｍまでの深さのものを複数作製した。

【０１３４】（工程３）次に、図４（ｃ）のように、絶
縁層３として厚さ５００ｎｍのＳｉＯ₂、ゲート電極４
として厚さ１００ｎｍのＴａをこの順で堆積した。

【０１３５】（工程４）さらに、図４（ｄ）に示すよう
に、フォトリソグラフィー法を利用してマスクパターン
４１を形成した。

【０１３６】（工程５）図４（ｅ）に示すように、マス
クパターン４１をマスクとして、Ｔａのゲート電極４、
絶縁層３をＣＦ₄ガスを用いてドライエッチングし、カ
ソード電極２上で停止させ、幅ｗ１が１μｍの開口部を
形成した。

【０１３７】（工程６）続いて図４（ｆ）に示すよう
に、プラズマＣＶＤ法でダイヤモンドライクカーボンの
電子放出層５を全面に８０ｎｍ程度堆積した。反応ガス
はＣＨ₄ガスを用いた。

【０１３８】（工程７）図４（ｇ）に示すように、マス
クパターン４１を完全に除去し、本実施例の電子放出素
子を完成させた。

【０１３９】また、比較例として、本実施例と同様の開
口径を有した、図１４で示す電子放出素子を作製した。

【０１４０】（比較例工程１）実施例１と同じ。

【０１４１】（比較例工程２）なし。

【０１４２】（比較例工程３〜４）実施例１と同じ。

【０１４３】（比較例工程５）マスクパターン４１をマ
スクとして、Ｔａのゲート電極４、絶縁層３をＣＦ₄ガ
スを用いてドライエッチングし、さらに、Ｔｉのカソー
ド電極２も深さｈ１でエッチングし、幅ｗ１が１μｍの
開口部を形成した。ｈ１は５０ｎｍから３００ｎｍまで
異なるものを作製した。

【０１４４】（比較例工程６〜７）実施例１と同じ。

【０１４５】以上のようにして作製した実施例１の電子
放出素子および比較例の電子放出素子を、図２のよう
に、Ｈ＝２ｍｍとして配置した。Ｖａ＝１０ｋＶ、Ｖｇ
＝２５Ｖとして駆動した。

【０１４６】ここで、アノード電極７として蛍光体を塗
布した電極を用い、電子ビームのサイズを観察した。こ
こで言う電子ビームサイズとは、発光した蛍光体でのピ
ーク輝度の１０％の領域までのサイズとした。

【０１４７】その結果、比較例では、ｈ１＝１７０ｎｍ
（ｔ１＝９０ｎｍ）の時にビーム径はＰ＝２００μｍと
なり、ほぼ最小となった。

【０１４８】また、本実施例の素子では、ｗ１＝ｗ２＝
１μｍ、ｄ１＝２００ｎｍであり、ｔ１＝１７０ｎｍの
ときにビーム径はほぼ最小となり、そのビーム径はＰ＝
１００μｍであった。

【０１４９】本実施例の電子放出素子では、ｔ１を大き
くとることができている。そのために、作製のマージン
を広げることができている。また、同じ開口径であって
も、比較例よりビーム径が小さくなっている。

【０１５０】［実施例２］実施例１で示した電子放出構
造を複数備える電子放出素子として、図５で示すよう
な、３６個の開口部を有した電子放出素子を作製した。

【０１５１】本電子源で使用した電子放出素子の開口部
は実施例１と同じであるが、１画素として開口部が複数
あるため、１画素としてのビーム径は１５０μｍとなっ
た。

【０１５２】さらに、１５０μｍ×１５０μｍを１画素
とし、５００×５００個の画素を有した図６で示す電子
源とし、図７，図８で示した画像形成装置として表示を
行った。

【０１５３】その結果、電子放出特性のそろった電子源
が形成でき、高精細な画像表示を行うことができた。

【０１５４】［実施例３］図１０に本発明の実施例３を
示す。本実施例においても、図５に示すように、複数の
電子放出構造、すなわち複数個の開口部を有した電子放
出素子であり、その複数の開口部がピッチｕ１の周期構
造で構成されている。図１０（ａ）にその断面図を、
（ｂ）にその詳細図を示した。

【０１５５】図１１には、本素子の製造方法を示した。

【０１５６】（工程１）まず、図１１（ａ）に示すよう
に、基板１に石英ガラス基板を用いた。十分洗浄を行っ
た後、カソード電極２ａとして、厚さ５００ｎｍのＴａ
と、カソード電極２ｂとして厚さ２５０ｎｍのＡｌを堆
積させた。

【０１５７】（工程２）次に、図１１（ｂ）に示すよう
に、カソード電極２ｂを加工した。作製には、フォトリ
ソグラフィー法でマスクを作製して、カソード電極２ａ
がエッチングされないようなウエットエッチング液を選
択し、傾斜角θ＝３０°の加工面を作製した。

【０１５８】（工程３）次に、図１１（ｃ）に示すよう
に、絶縁層３として厚さ５００ｎｍのＳｉＯ₂、ゲート
電極４として厚さ１００ｎｍのＴａをこの順で堆積し
た。

【０１５９】（工程４）さらに、レジスト材の粘性を調
整することで、レジスト４３をスピンコート法で全面に
形成し、図１１（ｄ）に示すような形状とした。

【０１６０】（工程５）レジストマスクをイオンミリン
グでエッチングし、カソード電極２ｂの存在する部分の
みレジスト４３が残る条件とし、さらに、全面にマスク
材（４２）を形成した。図１１（ｅ）。

【０１６１】（工程６）さらにリフトオフ法でレジスト
４３を除去して、レジスト４３の反転したマスクパター
ン４２を形成した（図１１（ｆ））。

【０１６２】（工程７）図１１（ｇ）に示すようにＴａ
のゲート電極４、絶縁層３をＣＦ₄ガスを用いてそれぞ
れドライエッチングし、カソード電極２ａで停止させ、
幅ｗ１が１μｍの開口部を形成した。

【０１６３】（工程８）続いて図１１（ｈ）に示すよう
に、プラズマＣＶＤ法でダイヤモンドライクカーボンの
電子放出層５を全面に１００ｎｍ程度堆積した。反応ガ
スはＣＨ₄ガスを用いた。

【０１６４】（工程９）図１１（ｉ）に示すように、マ
スクパターン４２を完全に除去し、本実施例の電子放出
素子を完成させた。

【０１６５】以上のようにして作製した電子放出素子
は、ｗ１＝ｗ２＝１μｍ、ｗ３＝２μｍ、ｄ１＝５００
ｎｍ、ｔ１＝１５０ｎｍ、ｕ１＝３μｍとなる。

【０１６６】本実施例の素子を、実施例１と同様に、Ｈ
＝２ｍｍとして配置した。Ｖａ＝１０ｋＶ、Ｖｇ＝２５
Ｖとして駆動した。

【０１６７】その結果、ビーム径は１２０μｍとなっ
た。

【０１６８】本実施例では、実施例１と比べ、ｔ１，ｄ
１の制御性が向上している。ｔ１の厚さはカソード電極
２ｂの膜厚で制御でき、ｄ１は、カソード電極の加工条
件により決定できる。

【０１６９】また、開口部作製において、カソード電極
に周期的な凹凸形状を形成することにより、そのカソー
ド電極の周期的な凹凸形状を利用して、自己整合的に作
製できるために、位置合わせ精度による特性のばらつき
を考慮しなくてよく、微細な開口部を精度よく作ること
ができる。

【０１７０】さらに、カソード電極の凹凸（絶縁層の開
口部とカソード電極との境界面より高い位置に位置する
領域から該境界面へ移行する領域の形状）を一定角度の
傾斜にすることで、その上部に構成される絶縁層及びゲ
ート電極による欠陥の低減につながっている。

【０１７１】すなわち、絶縁層のピンホールによるリー
ク電流の発生をおさえ、段差によるゲート電極の破断を
おさえることができる。

【０１７２】［実施例４］図１２に本発明の実施例４を
示した。本実施例は実施例３の変形例である。

【０１７３】図１２（ａ）は、絶縁層３がゲート電極４
の開口部より広くなっている例である。本構成は、図１
１（ｇ）で示す（工程７）の後に、絶縁層３のみをエッ
チングするような溶液でウエットエッチングすることで
作製可能である。

【０１７４】本構成にすることで、（工程８）で、絶縁
層３の壁に電子放出層が付着してリーク電流となるのを
防止することができる。

【０１７５】図１２（ｂ）は、ゲート電極４の開口幅が
実施例３より小さくなっている例である。本構成は、図
１１（ｄ）〜（ｆ）で示すマスク作製工程を変形するこ
とで構成できる。

【０１７６】本構成にすることで、電子放出層５の幅が
小さくなる一方で電位分布はより平坦にすることができ
る。

【０１７７】本実施例で示した構成では、電位分布は実
施例３とは若干異なるが、それは、最適なｔ１を適宜選
択すればよく実施例３と同様の効果が得られる。

【０１７８】［実施例５］図１３に本発明の実施例５を
示した。本実施例は電子放出膜５が平坦でない例であ
る。

【０１７９】これまでの実施例において、電子放出膜５
は平坦面に堆積させたが、必ずしも平坦でなくてもよ
い。さらに、電子放出膜５の形状は電位分布を凹形状に
することにも関与するため、若干の凹形状は好ましい場
合もある。

【０１８０】また、開口部内に電子放出層５を堆積させ
る工程では、膜は必ずしも全域にわたって平坦な形状に
ならず、開口部周辺で膜が薄い場合も一般的であり、特
に、開口径が小さいときには、その傾向が顕著になる。

【０１８１】図１３は、開口部内が平坦部とならない場
合である。

【０１８２】本実施例では、実施例４と同様の工程で開
口部を作製したが、開口径をｗ１＝０．５μｍとしたた
めに、開口中心部が平坦でなく傾斜した。これにより、
膜は、図１３で示す形態になった。

【０１８３】実施例１と同様の評価を行ったところビー
ム径は９０μｍとなった。

【０１８４】これは、まず第１に開口径を小さくしたこ
とによる効果である。開口径は小さくするほど、電子ビ
ームは小さくなる。さらに、本実施例では、膜が平坦よ
り約１５°ほど凹形状となった。これにより、さらにビ
ーム径が小さくなったと考えられる。

【０１８５】

【発明の効果】以上説明したように、本発明によれば、
電子ビーム径のさらなる小径化を実現させるとともに、
ビーム径のばらつきを少なくすることができる精度の良
い製造が可能であり、製造プロセスが容易であって、低
電圧で高効率で安定した電子放出が可能な電子放出素子
を提供することが可能となる。

【０１８６】また、本発明による電子放出素子を用いる
と、画質が良好で高精細であって、性能の優れた電子源
及び画像形成装置が実現可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る電子放出素子の構成
を示す図である。

【図２】本発明の実施の形態に係る電子放出素子の電子
軌道を示す図である。

【図３】本発明の実施の形態に係る電子放出素子におけ
る作製マージンを説明する図である。

【図４】本発明の実施の形態に係る電子放出素子の製造
方法の一例を示す図である。

【図５】本発明の実施の形態に係る電子源の一例を示す
図である。

【図６】本発明の実施の形態に係る単純マトリクス配置
の電子源を示す概略構成図である。

【図７】本発明に適用可能な単純マトリクス配置の電子
源を用いた画像形成装置を示す概略構成図である。

【図８】本発明に適用可能な画像形成装置における蛍光
膜を示す図である。

【図９】本発明の実施の形態に係る画像形成装置の駆動
の図である。

【図１０】本発明の実施例３を示す図である。

【図１１】本発明の実施例３の製造方法を示す図であ
る。

【図１２】本発明の実施例４を示す図である。

【図１３】本発明の実施例５を示す図である。

【図１４】従来の電子放出素子を模式的に示した図であ
る。

【図１５】従来の電子放出素子を模式的に示した図であ
る。

【符号の説明】

１基板２カソード電極３絶縁層４ゲート電極５電子放出層６駆動電源７アノード電極８高圧電源４１，４２マスクパターン４３レジスト５１，６１電子源基板５２，６２Ｘ方向配線５３，６３Ｙ方向配線６４，７１電子放出素子８５蛍光体８６黒色導電材９１リアプレート９２支持枠９３ガラス基体９４蛍光膜９５メタルバック９６フェースプレート９８外囲器

Claims

【特許請求の範囲】

【請求項１】基板上に配置されるカソード電極と、開口部を有し、前記カソード電極上に配置される絶縁層
と、前記絶縁層の開口部と連通する開口部を有し、該前記絶
縁層上に配置されたゲート電極と、前記絶縁層の開口部内に配置され、前記カソード電極と
電気的に接続された電子放出材とを備えた電子放出素子
において、前記カソード電極は、前記絶縁層の開口部近傍におい
て、前記絶縁層の開口部と該カソード電極との境界面よ
り高い位置に位置する領域を有し、かつ、該領域から該
境界面へ移行する領域の該カソード電極の形状と、前記
ゲート電極の開口部近傍の形状と、は略同形状であるこ
とを特徴とする電子放出素子。
【請求項２】前記絶縁層の開口部内に配置された前記電
子放出材の表面の高さは、前記カソード電極の、前記絶
縁層の開口部と該カソード電極との境界面より高い位置
に位置する領域の高さより小さく設定されることを特徴
とする請求項１に記載の電子放出素子。
【請求項３】前記絶縁層の開口部内の前記電子放出材の
大きさは、前記ゲート電極の開口部の大きさと略同一、
又は前記ゲート電極の開口部の大きさより小さいことを
特徴とする請求項１又は２に記載の電子放出素子。
【請求項４】前記絶縁層の開口部内の前記電子放出材の
表面は、略平坦状、又は、略凹形状であることを特徴と
する請求項１，２または３に記載の電子放出素子。
【請求項５】前記電子放出材が、低仕事関数を有する炭
素又は炭素化合物を含むことを特徴とする請求項１乃至
４のいずれか１項に記載の電子放出素子。
【請求項６】前記炭素又は炭素化合物とは、ダイヤモン
ド又は、ダイヤモンドライクカーボンを含むことを特徴
とする請求項５に記載の電子放出素子。
【請求項７】前記カソード電極の前記形状と、前記ゲー
ト電極の開口部近傍の前記形状とは、前記基板に対して
傾斜した形状であることを特徴とする請求項１乃至６の
いずれか１項に記載の電子放出素子。
【請求項８】前記ゲート電極の開口部と、前記絶縁層の
開口部と、該絶縁層の開口部内に配置された前記電子放
出材と、該ゲート電極の開口部近傍の形状と略同一の形
状を有する前記カソード電極と、を有する電子放出構造
を複数備えることを特徴とする請求項１乃至７のいずれ
か１項に記載の電子放出素子。
【請求項９】前記電子放出構造を周期的に備えることを
特徴とする請求項８に記載の電子放出素子。
【請求項１０】請求項１乃至９のいずれか１項に記載の
電子放出素子を複数個接続した電子源であって、前記ゲ
ート電極がゲート電極配線に接続され、前記カソード電
極がカソード配線に、マトリクス配線したことを特徴と
する電子源。
【請求項１１】請求項１０に記載の電子源と、該電子源
から放出された電子によって画像を形成する画像形成部
材と、を備えることを特徴とする画像形成装置。
【請求項１２】前記画像形成部材は、電子の衝突によっ
て発光する蛍光体であることを特徴とする請求項１１に
記載の画像形成装置。
【請求項１３】基板上に配置されるカソード電極と、開口部を有し、前記カソード電極上に配置される絶縁層
と、前記絶縁層の開口部と連通する開口部を有し、該前記絶
縁層上に配置されたゲート電極と、前記絶縁層の開口部内に配置され、前記カソード電極と
電気的に接続された電子放出材とを備えた電子放出素子
の製造方法において、前記カソード電極に周期的な凹形状を形成する工程と、周期的に形成された前記カソード電極の凹部上に、前記
ゲート電極の開口部と、前記絶縁層の開口部と、該絶縁
層の開口部内に配置された前記電子放出材と、を有する
電子放出構造を形成する工程と、を含むことを特徴とする電子放出素子の製造方法。