JPH10208623A

JPH10208623A - 電界放出型電子放出素子の製造方法とこれを用いた画像形成装置、及びこれらにより形成された電界放出型電子放出素子または画像形成装置、並びに画像形成装置に用いる基板

Info

Publication number: JPH10208623A
Application number: JP2584197A
Authority: JP
Inventors: Yasuhiro Shimada; 康弘島田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-01-25
Filing date: 1997-01-25
Publication date: 1998-08-07

Abstract

(57)【要約】（修正有）【課題】再現性の良い均一な形状が得られ、先端を鋭利
に形成でき、複数化が容易であること、生産性を向上
し、製造コストを低減できること、簡単に駆動回路付き
基板上に電子放出素子を形成できる電界放出型電子放出
素子及びその製造方法とこれを用いた画像形成装置、及
び、並びに画像形成装置に用いる基板を提供する。【解決手段】電界放出型電子放出素子の製造方法は、第
１基板上１に設けた複数の凹部３上に形成した素子材料
層５を、電界放出型電子放出素子の駆動回路を有する第
２基板８上に設けた接合層に接合した後、素子材料層と
第１基板とを剥離することにより素子材料層を第２基板
上に転写する。画像形成装置は、電界放出型電子放出素
子の製造方法により電界放出型電子放出素子アレイを形
成し、これに対して更にゲート電極、及びアノード電極
と蛍光体を有する前面板を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界放出型電子放
出素子の製造方法およびこれを用いた画像形成装置に関
する。

【０００２】

【従来の技術】従来、電子放出素子（エミッタ）として
熱電子源と冷陰極電子源の２種類が知られている。冷陰
極電子源には電界放出型、金属／絶縁層／金属型や表面
伝導型電子放出素子等がある。電界放出型の例としては
Ｗ．Ｐ．Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ
ｅｍｉｓｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅ
ｃｔｒｏｎＰｈｙｓｉｃｓ，８，８９（１９５６）或
はＣ．Ａ．Ｓｐｉｎｄｔ，“ＰｈｙｓｉｃａｌＰｒｏ
ｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌ
ｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈ
ｍｏｌｙｂｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．，４７，５２４８（１９７６）等が知られて
いる。また、金属／絶縁層／金属型の例としてはＣ．
Ａ．Ｍｅａｄ，“Ｔｈｅｔｕｎｎｅｌ−ｅｍｉｓｓｉ
ｏｎａｍｐｌｉｆｉｅｒ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等が知られている。

【０００３】電界放出型の優れた点としては、熱電子源
と比較すると放出される電子の初速度の分布が小さいこ
とや、画素ごとに電子源が必要となるフラットディスプ
レイを考えると、熱電子源と比較して必要な電力が小さ
くて済むことが挙げられる。電界放出型電子放出素子を
製造する代表的な方法としては、図１０に示されるよう
に、逆テーパーをつけたレジスト２０２のレジスト開口
部２０３に基板２０１を回転させながら素子材料２０４
を斜めから蒸着し、リフトオフすることにより電界放出
型電子放出素子２０５を形成するスピント（Ｓｐｉｎｄ
ｔ）等により提案された方法（Ｃ．Ａ．Ｓｐｉｎｄｔ，
ｅｔａｌ．，“Ｐｈｙｓｉｃａｌｐｒｏｐｅｒｔｉ
ｅｓｏｆｔｈｉｎｆｉｌｍｆｉｅｌｄｅｍｉ
ｓｓｉｏｎｃａｔｈｏｄｅｗｉｔｈｍｏｌｙｂｄ
ｅｎｕｍｃｏｎｅｓ”Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４
７．１９７６，ｐｐ５２４８−５２６３）等がある。ま
た、基板材料をエッチングして電界放出型電子放出素子
を形成する方法が知られている（特開平５−３１４８９
２号公報）。この電界放出型電子放出素子の形成方法は
図１１に示されるように、シリコン基板２５１上に円形
マスク２５２を形成し（図１１（ａ）参照）、マスク下
部にアンダーカットが生じるように異方性エッチングし
（図１１（ｂ）参照）、熱酸化膜２５３を形成し（図１
１（ｃ）参照）、絶縁層２５４とゲート電極層２５５を
成膜し（図１１（ｄ）参照）、熱酸化膜２５３を選択的
にエッチングすることにより電子放出素子２５６を形成
する（図１１（ｅ）参照）方法である。

【０００４】さらには、半導体製造プロセス技術を使い
単結晶シリコンを異方性エッチングした型に素子材料を
堆積して電界放出型電子放出素子を形成する方法が知ら
れている（特公平７−８２８１１号公報）。この電界放
出型電子放出素子の形成方法は、図１２に示すように、
まず保護層を被覆したシリコンウエハ３０１に異方性エ
ッチングにより尖った底部３０２ａを有する孔部３０２
を設けた後、保護層を除去する（図１２（ａ）参照）。
つぎに孔部３０２および表面３０３に順番にエッチング
停止層３０４、素子材料層３０５、導電層３０６、鑞付
け層３０７、を被覆する（図１２（ｂ）参照）。つぎ
に、メッシュ層などを形成した第２基板３０８に鑞付け
する（図１２（ｃ）参照）。つぎに、単結晶シリコン３
０１をエッチング除去した後、エッチング停止層３０４
を除去することにより電界放出型電子放出素子３０９を
形成する（図１２（ｄ）参照）。この後、ゲート電極と
アノード電極を追加することにより電子放出素子が形成
される。

【０００５】

【発明が解決しようとする課題】しかしながら、図１０
および図１１に示したような従来例の電界放出型電子放
出素子の製造方法では、以下のような問題点がある。（１）複数の電界放出型電子放出素子を形成する際のシ
リコンのエッチング条件やレジストのパターニング条件
及び導電性材料の蒸着条件等を一定にするには厳しいプ
ロセス管理が必要となり、形成される複数の電界放出型
電子放出素子の高さや先端曲率半径等の正確な形状を維
持するのが難しい。また、図１２に示したような従来例
の電界放出型電子放出素子の形成方法は以下のような問
題点を有していた。（２）電界放出型電子放出素子の雌型となったシリコン
基板は、後工程でエッチング除去されてしまうため再利
用ができず、生産性が低くなり製造コストが高くなる。
また、図１１および図１２に示した従来例において、電
子放出素子を有する基板上に電子放出素子の駆動回路を
作り込んだ場合以下の問題点を有していた。（３）駆動回路を作製した後の工程にて基板のウエット
エッチングを行う為、駆動回路にエッチング液が回り込
まないようなエッチング保護膜形成が必要となり、か
つ、駆動回路の劣化原因となる。

【０００６】本発明は、上記従来技術の有する課題を解
決し、つぎの目的を達成する電界放出型電子放出素子の
製造方法とこれを用いた画像形成装置、及びこれらによ
り形成された電界放出型電子放出素子または画像形成装
置、並びに画像形成装置に用いる基板を提供するもので
ある。（１）電界放出型電子放出素子として再現性の良い均一
な形状が得られ、かつ先端を鋭利に形成でき、電界放出
型電子放出素子の複数化（マルチ化）が容易であるこ
と。（２）電界放出型電子放出素子の雌型を後工程でエッチ
ング除去することなく電界放出型電子放出素子を形成で
き、雌型は繰り返し再利用できることにより、生産性を
向上すると同時に、製造コストを低減できること。（３）駆動回路を作製した後に基板のウエットエッチン
グを行う必要がなく、簡単に駆動回路付き基板上に電子
放出素子を形成できること。

【０００７】

【課題を解決するための手段】本発明の電界放出型電子
放出素子の製造方法は、上記課題を解決するため、第１
基板上に設けた複数の凹部上に形成した素子材料層を、
電界放出型電子放出素子の駆動回路を有する第２基板上
に設けた接合層に接合した後、素子材料層と第１基板と
を剥離することにより素子材料層を第２基板上に転写す
ることを特徴としている。また、本発明の電界放出型電
子放出素子の別の製造方法は、電界放出型電子放出素子
の製造方法であって、（ａ）第１基板の表面に複数の凹
部をアレイ状に形成する工程と、（ｂ）前記第１基板の
凹部を含む基板上に、剥離層を形成する工程と、（ｃ）
前記第１基板における凹部を含む剥離層上に、素子材料
層を形成する工程と、（ｄ）第２基板上に、電界放出型
電子放出素子の制御回路、接合層、および配線電極を形
成する工程と、（ｅ）第１基板と第２基板を対向させ、
前記第１基板における凹部を含む剥離層上の素子材料層
を、前記第２基板上の接合層に接合する工程と、（ｆ）
前記剥離層と第１基板、或いは前記剥離層と素子材料層
の界面で剥離を行い、前記第２基板上の接合層上に前記
第１基板における素子材料層を転写する工程と、を少
なくとも有することを特徴としている。また、本発明の
電界放出型電子放出素子のさらに別の製造方法は、電界
放出型電子放出素子の製造方法であって、（ａ）第１基
板の表面に複数の凹部をアレイ状に形成する工程と、
（ｂ）前記第１基板の凹部を含む基板上に、剥離層を形
成する工程と、（ｃ）前記第１基板における凹部を含む
剥離層上に、ゲート電極層、絶縁層、および素子材料層
を形成する工程と、（ｄ）第２基板上に、電界放出型電
子放出素子の制御回路、接合層、および配線電極を形成
する工程と、（ｅ）第１基板と第２基板を対向させ、前
記第１基板における凹部を含む剥離層上のゲート電極
層、絶縁層、および素子材料層を、前記第２基板の接合
層に接合する工程と、（ｆ）前記剥離層と第１基板、或
いは前記剥離層とゲート電極層の界面で剥離を行い、前
記第２基板上の接合層上に前記第１基板におけるゲート
電極層、絶縁層、および素子材料層を転写する工程と、
を少なくとも有することを特徴とする電界放出型電子放
出素子の製造方法。また、本発明の画像形成装置の製造
方法は、請求項１に記載の電界放出型電子放出素子の製
造方法により電界放出型電子放出素子アレイを形成し、
さらにゲート電極、およびアノード電極と蛍光体を有す
る前面板を形成することを特徴としている。また、本発
明の画像形成装置の製造方法は、上記電界放出型電子放
出素子の別の製造方法における（ａ）〜（ｆ）の工程を
有し、さらにその素子材料層が転写された第２基板上
に、ゲート電極、およびアノード電極と蛍光体を有する
前面板を形成する工程を有していることを特徴としてい
る。また、本発明の画像形成装置の製造方法は、上記電
界放出型電子放出素子のさらに別の製造方法における
（ａ）〜（ｆ）の工程を有し、さらにそのゲート電極
層、絶縁層、および素子材料層が転写された第２基板上
に、ゲート電極、およびアノード電極と蛍光体を有する
前面板を形成する工程を有していることを特徴としてい
る。また、本発明の上記した電界放出型電子放出素子ま
たは画像形成装置の製造方法においては、前記素子材料
層と前記接合層との接合が、金属同士の圧着による金属
結合であることを特徴としている。また、本発明の上記
した電界放出型電子放出素子または画像形成装置の製造
方法においては、前記第１基板が単結晶シリコンよりな
り、前記剥離層が二酸化シリコンよりなることを特徴と
しており、この剥離層の二酸化シリコンがシリコンを熱
酸化することにより形成されることを特徴としている。
また、本発明の上記した電界放出型電子放出素子または
画像形成装置の製造方法においては、前記電界放出型電
子放出素子または前記配線電極のうち少なくとも一方の
材料がＡｕを含むことを特徴としている。また、本発明
においては、上記した電界放出型電子放出素子または画
像形成装置の製造方法における（ｄ）の工程において、
第２基板が単結晶シリコン基板であることを特徴として
いる。する電界放出型電子放出素子または画像形成装置
の製造方法。また、本発明においては、上記した電界放
出型電子放出素子または画像形成装置の製造方法におけ
る（ｄ）の工程において、第２基板が絶縁体であり、該
第２基板上に薄膜半導体を用いて駆動回路を形成するこ
とを特徴としている。また、本発明においては、上記し
た電界放出型電子放出素子または画像形成装置の製造方
法における（ｄ）の工程において、第２基板上に絶縁層
を形成し、かつ、該絶縁層上に薄膜半導体を用いて駆動
回路を形成することを特徴としている。また、本発明の
電界放出型電子放出素子または画像形成装置は、本発明
の上記した電界放出型電子放出素子または画像形成装置
の製造方法により作製されたことを特徴としている。ま
た、本発明の画像形成装置に用いる基板は、前記基板が
電界放出型電子放出素子を駆動する為の駆動回路と、電
界放出型電子放出素子を接合転写させる為の接合層を備
え、前記駆動回路が電界放出型電子放出素子へ電荷を供
給する為のスイッチング素子を有し、該スイッチング素
子の配線電極の一端が接合層に接続されていることを特
徴としている。

【０００８】

【発明の実施の形態】本発明は、上記した構成によっ
て、先に述べた本発明の課題を達成するものであるが、
その詳細及び作用については以下に説明する。図１およ
び図２は本発明による電界放出型電子放出素子および画
像形成装置の製造工程を示す断面図である。以下、この
図に従い製造方法を説明する。第一に、シリコンよりな
る第１基板１の表面に凹部３を形成する。これには、ま
ず第１基板１に保護層２を形成し、次に、保護層２の所
望の箇所を、フォトリソグラフィとエッチングによりパ
ターニングしてシリコンの一部を露出させ、次に、結晶
軸異方性エッチング等を用いてシリコンをエッチングし
て凹部３を形成する方法が用いられる。保護層２として
は二酸化シリコンや窒化シリコンを用いることができ
る。シリコンのエッチングには電界放出型電子放出素子
先端部を鋭利に形成できる結晶軸異方性エッチングを用
いることが好ましい。エッチング液に水酸化カリウム水
溶液等を用いることにより（１１１）面と等価な４つの
面で囲まれた逆ピラミッド状の凹部３を形成することが
できる（図１（ａ）参照）。

【０００９】第二に、上記凹部３を含む第１基板１上に
剥離層４を形成する。剥離層４はその機能により以下の
２つの場合に分けられる。（１）第１基板１と剥離層４との界面で剥離する場合（２）剥離層４と素子材料層５との界面で剥離する場合（１）の場合は、この剥離層４形成後の工程で剥離層４
上に素子材料層５を成膜した後、第１基板１と剥離層４
との界面で剥離するため、剥離層４の材料は第１基板１
との密着性が小さいことが必要である。また、後工程で
剥離層をエッチング除去するために素子材料層とのエッ
チング選択性が良いことが必要である。（２）の場合
は、この剥離層４形成後の工程で剥離層４上に素子材料
層５を成膜した後、素子材料層５を剥離層４から剥離す
るため、第１基板１との密着性はよいが素子材料層５が
剥離しやすい剥離層４材料を選択する必要がある。この
ような材料としてはそれぞれの場合に応じて、金属元
素、半金属元素、半導体元素のそれぞれの酸化物あるい
は窒化物、たとえばＢＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｓｉ3Ｎ
4、ＳｉＯ2、ＴｉＮ、ＴｉＯ2、ＶＯ2、Ｃｒ2Ｏ3、Ｚｒ
Ｏ2、Ｔａ2Ｏ5、ＷＯ3等が使用できる。これらの材料は
スパッタリング法や真空蒸着法により形成することがで
きる。

【００１０】特に（２）の場合において、第１基板１に
シリコンを用いる場合は基板表面を酸化することにより
容易に二酸化シリコン（ＳｉＯ2）を得ることができ
る。この酸化による二酸化シリコンの形成方法は、放置
（自然酸化）する方法、硫酸＋過酸化水素水を利用する
方法、沸騰水を用いる方法、熱酸化炉を用いる方法等が
あり、特に、熱酸化炉をもちいてシリコン表面を熱酸化
する方法が再現性・制御性・成膜速度の点で優れてい
る。また、剥離層４の酸化膜を厚くすることにより、シ
リコン基板表面の凹凸を吸収し表面を平滑にすることが
できる。このため形成される電界放出型電子放出素子６
の表面も平滑にすることが可能である。また、素子材料
層と剥離層との界面が平滑であるため、電界放出型電子
放出素子材料を剥離層４から剥離することが容易とな
る。また、シリコン基板を熱酸化して酸化膜を形成する
ことにより電界放出型電子放出素子を構成する側壁面を
中空の領域に向かって凸の形状とすることができる。こ
れは、シリコンの形状により、熱酸化した時の二酸化シ
リコンの厚みに差が生じることを利用している。これに
より、先端曲率半径を小さくすることができる。先鋭化
の形状は全体の熱酸化膜の厚さを変えることにより制御
することが可能であり、３００ｎｍ以上が好ましい。

【００１１】第三に、前記凹部を含む剥離層４上に素子
材料層５を形成する（図１（ｂ）参照）。素子材料層５
の材料は、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉ
ｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等
の金属、ＰｄＯ、ＳｎＯ2、Ｉｎ2Ｏ3、ＰｂＯ、Ｓｂ2Ｏ
3等の酸化物、ＨｆＢ2、ＺｒＢ2、ＬａＢ6、ＣｅＢ6、
ＹＢ4、ＧｄＢ4等の硼化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、
ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、ＴｉＮ、ＺｒＮ、Ｈ
ｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等の
中から適宜選択される。特に貴金属材料の場合、剥離層
との密着性を小さくすることができ、後工程で有利であ
る。素子材料層５の成膜には既知の薄膜作製技術である
真空蒸着法、スパッタリング法等が用いられる。また、
電界放出型電子放出素子６の表面となる材料を形成後、
以下の接合層７との密着性を向上させるためにさらにＡ
ｕ等の層を形成してもよい。成膜後は、既知のフォトリ
ソグラフィーの手法を用いて素子材料層５材料をパター
ニングし、素子材料層５を個々の電界放出型電子放出素
子６或いは複数の電界放出型電子放出素子よりなる任意
のブロックに分割することが可能である。

【００１２】第四に、第２基板８上に電子放出素子６を
駆動するための駆動回路を形成する。たとえば、電子放
出素子６をＸＹ方向にマトリックス状に配置する場合、
Ｘ方向配線には、Ｘ方向に配列した電子放出素子の行を
選択するための走査信号を印加する走査信号印加手段が
接続される。一方、Ｙ方向配線にはＹ方向に配列した電
子放出素子ブロックの各列を入力信号に応じて、変調す
るための変調信号発生手段が接続される。各電子放出素
子に電子放出しきい値以上の電圧を走査信号と変調信号
の差電圧として供給することにより電子ビームが放出さ
れる。この構成においては、単純なマトリクス配線を用
いて、個別の素子を選択し、独立に駆動可能とすること
ができる。上記駆動のための回路を第２基板８上に形成
する方法としては、第２基板８に単結晶シリコンを用
い、既存の半導体技術を用いて作製する方法や、第２基
板８に石英ガラス、や青板ガラスを用い、該ガラス基板
上にポリシリコン等の半導体薄膜と金属配線を組み合わ
せて形成することにより作製する薄膜トランジスタの技
術を用いて作製する方法を用いることができる。これら
の回路作製は後工程の電子放出素子６の転写の前にすべ
て行うことができる為、いかなるプロセスを用いて作製
されても良く、その方法は本発明を限定するものではな
い。

【００１３】第五に、第２基板８上に接合層７および配
線電極１５を形成する（図１（ｃ）参照）。接合層７は
圧力により素子材料層５を接合するためのものであり、
素子材料層５の少なくとも接合層７に接する部分と、接
合層７とに金属を用いれば、圧力で互いに変形すること
により金属結合を得ることができる。特にＡｕのような
延性・展性に富んだ金属が望ましい。配線電極１５は接
合層７と駆動回路とを電気的に接続するためのものであ
り、駆動回路上の絶縁層の特定部分にコンタクトホール
を形成した後、真空蒸着法やスパッタリング法により、
電極用の薄膜を形成し、これを配線の形状にパターニン
グすることにより形成する。

【００１４】第六に、前記凹部３を含む剥離層４上の素
子材料層５を配線電極７に接合する。これには、それぞ
れの基板を真空チャック等により保持できるアライメン
ト装置を用い、第１基板１上の素子材料層５と第２基板
８上の接合層７とを位置合わせして対向・接触させ、更
に荷重を加えることにより素子材料層５と接合層７の接
合（圧着）を行う（図１（ｄ）参照）。

【００１５】第七に、前記剥離層４と素子材料層５の界
面で剥離を行い接合層７上に素子材料層５を転写するこ
とにより電界放出型電子放出素子６を形成する。すなわ
ち、第１基板１と第２基板８を引き離すことにより、剥
離層４と素子材料層５との界面で剥離させる（図１
（ｅ）参照）。

【００１６】第八に、電界放出型電子放出素子６上にス
ペーサ９を形成し（図２（ａ））、スペーサ９上にゲー
ト開口部１６を有するゲート電極１０を形成し（図２
（ｂ））、スペーサの一部を選択的にエッチングし（図
２（ｃ））、さらにアノード電極１１、蛍光体１３が形
成された前面板１２（フェースプレート）を、第２基板
８周囲に形成した支持枠（不図示）に接着することによ
り画像形成装置を得ることができる（図２（ｄ））。以
上、ゲート電極１０および前面板１２の形成方法は一例
であり、この作製方法は本発明を限定するものではな
い。

【００１７】ゲート電極１０は、電子放出素子６から放
出された電子ビームを変調するためのものであり、電子
ビームを通過させるため、各素子に対応して１個ずつ円
形のゲート開口部１６が設けられている。アノード電極
１１は電界放出型電子放出素子６から放出された電子を
加速し、蛍光体１３に照射するために電子ビーム加速電
圧を印加する電極である。蛍光体１３は電子ビームを照
射することにより発光する。蛍光体１３の発光を外面側
に出すためにアノード電極１１は透明な導電材料が用い
られる。本実施例では省略したが蛍光体１３の内面側に
蛍光体１３の発光を鏡面反射させることにより輝度を向
上させるためのメタルバックを設けてもよい。

【００１８】

【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものをも包含する。［実施例１］実施例１は、本発明の電界放出型電子放出
素子または画像形成装置の製造方法を具体化したもので
あり、図１および図２はその電界放出型電子放出素子お
よび画像形成装置の製造工程を示す断面図である。以
下、この図に従い製造方法を説明する。まず、面方位
（１００）の単結晶シリコンウエハを第１基板１として
用意した。次に、保護層２としてシリコン熱酸化膜を１
００ｎｍ形成した。次に、保護層２の所望の箇所を、フ
ォトリソグラフィとエッチングによりパターニングし、
３μｍ平方のシリコンを露出した。次に、水酸化カリウ
ム水溶液を用いた結晶軸異方性エッチングによりパター
ニング部のシリコンをエッチングした。なお、エッチン
グ条件は、濃度３０％の水酸化カリウム水溶液を用い、
液温９０℃、エッチング時間は３分とした。このとき
（１１１）面と等価な４つの面で囲まれた深さ約２μｍ
の逆ピラミッド状の凹部３が形成された（図（ａ）参
照）。

【００１９】次に、保護層２である熱酸化膜をフッ酸と
フッ化アンモニウムの混合水溶液（ＨＦ：ＮＨ4Ｆ＝
１：５）で除去した。次に、１２０℃に加熱した硫酸と
過酸化水素水の混合液、及び、２％フッ酸水溶液を用い
て第１基板１の洗浄を行った。次に、酸化炉をもちいて
第１基板１を酸素及び水素雰囲気中で１０００℃に加熱
し、剥離層４である二酸化シリコンを５００ｎｍ形成し
た。次に素子材料層５としてタングステンＷをスパッタ
リング法にて１００ｎｍ成膜し、さらに金Ａｕを真空蒸
着法により８００ｎｍ成膜しフォトリソグラフィとエッ
チングによりパターン形成を行った（図１（ｂ）参
照）。

【００２０】次に第２基板８として表面酸化膜を形成し
たシリコン基板を用意し、駆動回路１００および表示部
１０１を形成した。図３に第２基板８の平面構成図を示
す。第２基板８上に複数の電子放出素子６からなる電子
放出素子ブロック５０をＸ方向およびＹ方向に行列状に
複数個配し、同じ行に配された複数の電子放出素子ブロ
ック５０の電極の一方を、Ｘ方向配線５１に共通に接続
し、同じ列に配された複数の電子放出素子の電極の他方
を、Ｙ方向配線５２に共通に接続する、所謂単純マトリ
ックス配置である。それぞれの電子放出素子ブロック５
０はスイッチング素子３０を介してそれぞれ１つのＸ方
向配線５１とＹ方向配線５２に接続され、さらにこれら
Ｘ方向配線５１とＹ方向配線５２はそれぞれ駆動用回路
１００に接続される。図３においては簡単の為に１つの
電子放出素子ブロック５０（１画素に相当する）に４つ
の電子放出素子６を示したが、実際は１００個程度の電
子放出素子６を有している。また、図３においては１つ
の電子放出素子ブロック５０に対して１つのスイッチン
グ素子３０を機能させる構造としたが、図４に示したよ
うにそれぞれの電子放出素子６に対してスイッチング素
子３０を機能させる構造としてもよい。

【００２１】次に、単純マトリクス配置の電子放出素子
６を用いて構成した表示部１０１に、ＮＴＳＣ方式のテ
レビ信号に基づいたテレビジョン表示を行う駆動回路１
００の構成について、図５を用いて説明する。表示部３
は、端子Ｄｏｘ１乃至Ｄｏｘｍ、端子Ｄｏｙ１乃至Ｄｏ
ｙｎ、および高圧端子Ｈｖを介して駆動回路１００と接
続している。端子Ｄｏｘ１乃至Ｄｏｘｍには、表示パネ
ル１０１内に設けられている電子放出素子（ブロック）
を一行ずつ順次駆動する為の走査回路が印加される。端
子Ｄｏｙ１乃至Ｄｏｙｎには、前記走査信号により選択
された一行の各電子放出素子６の出力ビームを制御する
為の変調信号が印加される。高圧端子Ｈｖには、直流電
源Ｖａより、直流電圧が供給される。

【００２２】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子を備えたもので（図
中、Ｓ１ないしＳｍで模式的に示している）ある。各ス
イッチング素子は、直流電圧源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示部１０１の端子Ｄｏｘ１ないしＤｏｘｍと電気的に
接続される。Ｓ１乃至Ｓｍの各スイッチング素子は、制
御回路１０３が出力する制御信号Ｔｓｃａｎに基づいて
動作するものであり、例えばＦＥＴのようなスイッチン
グ素子を組み合わせることにより構成することができ
る。直流電圧源Ｖｘは、本例の場合には走査されてない
素子に印加する駆動電圧が電子放出しきい値電圧以下と
なるような一定電圧を出力するように設定されている。
制御回路１０３は、外部より入力する画像信号に基づい
て適切な表示が行われるように各部の動作を整合させる
機能を有する。制御回路１０３は、同期信号分離回路１
０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部
に対してＴｓｃａｎおよびＴｓｆｔおよびＴｍｒｙの各
制御信号を発生する。同期信号分離回路１０６は、外部
から入力されるＮＴＳＣ方式のテレビ信号から同期信号
成分と輝度信号成分とを分離する為の回路で、一般的な
周波数分離（フィルター）回路等を用いて構成できる。
同期信号分離回路１０６により分離された同期信号は、
垂直同期信号と水平同期信号より成るが、ここでは説明
の便宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信
号から分離された画像の輝度成分信号は便宜上ＤＡＴＡ
信号と表した。該ＤＡＴＡ信号はシフトレジスタ１０４
に入力される。シフトレジスタ１０４は、時系列的にシ
リアルに入力される前記ＤＡＴＡ信号を、画像の１ライ
ン毎にシリアル／パラレル変換するためのもので、前記
制御回路１０３より送られる制御信号Ｔｓｆｔに基づい
て動作する（すなわち制御信号Ｔｓｆｔは、シフトレジ
スタ１０４のシフトロックであるということもでき
る）。シリアル／パラレル変換された画像１ライン分
（電子放出素子ｎ素子分の駆動データに相当）のデータ
は、Ｉｄ１乃至Ｉｄｎのｎ個の並列信号として前記シフ
トレジスタ１０４より出力される。ラインメモリ１０５
は、画像１ライン分のデータを必要時間の間だけ記憶す
る為の記憶装置であり、制御回路１０３より送られる制
御信号Ｔｍｒｙに従って適宜Ｉｄ１乃至Ｉｄｎの内容を
記憶する。記憶された内容はＩ‘ｄ１乃至Ｉ’ｄｎとし
て出力され、変調信号発生器１０７に入力される。変調
信号発生器１０７は、画像データＩ‘ｄ１乃至Ｉ’ｄｎ
の各々に応じて電界放出型電子放出素子（ブロック）の
各々を適切に駆動変調する為のもの信号源であり、その
出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示部
１０１内の電子放出素子に印加される。

【００２３】これら駆動回路１００および表示部１０１
のスイッチング素子３０を既存の半導体プロセスを用い
て作製した。図１には電子放出素子６およびスイッチン
グ素子３０の部分のみ示す。すなわち、第２基板８とし
てｐ型のシリコン単結晶基板を用い、スイッチング素子
３０部分にｎ型のウエルを作り、ここにそれぞれｐ型の
ソース３１とドレイン３２、絶縁層３４、スイッチング
素子用ゲート３３、およびコンタクトホールを形成し
た。ｍ本のＸ方向配線５１は、Ｄｘ１、Ｄｘ２、．．．
Ｄｘｍからなり、真空蒸着法、スパッタ法等を用いて形
成された導電性金属等で構成することができる。配線の
材料、膜厚、幅は適宜設計される。Ｙ方向配線５２は、
Ｄｙ１、Ｄｙ２、．．．Ｄｙｎのｎ本の配線よりなり、
Ｘ方向配線５１と同様に形成される。これらｍ本のＸ方
向配線５１とｎ本のＹ方向配線５２との間には、不図示
の層間絶縁層が設けられており、両者を電気的に分離し
ている（ｍ、ｎは共に正の整数）。層間絶縁層は真空蒸
着法、スパッタ法等を用いて形成される。

【００２４】次に、クロムＣｒを５ｎｍ、金Ａｕを３０
０ｎｍ真空蒸着法により、成膜しフォトリソグラフィと
エッチングによりパターン形成を行い、接合層７とし
た。次に、クロムＣｒを５ｎｍ、アルミニウムＡｌを５
００ｎｍ真空蒸着法により、成膜しフォトリソグラフィ
とエッチングによりパターン形成をおこなうことにより
接合層７とスイッチング素子３０および駆動回路１００
とを電気的に接続し、配線電極１５とした（図１（ｃ）
参照）。次に、第１基板１上の素子材料層５と第２基板
８上の接合層７とを位置合わせして対向・接触させ、更
に荷重を加えることにより素子材料層５と接合層７の接
合（圧着）を行った（図１（ｄ）参照）。

【００２５】次に、第１基板１と第２基板８を引き離す
ことにより、剥離層４と素子材料層５との界面で剥離さ
せ、電界放出型電子放出素子６を形成した（図１（ｅ）
参照）。このとき、基板表面からの電子放出部先端の高
さは約２μｍであった。また、先端曲率半径は約１００
ｎｍであった。次に、有機ＳｉソースとしてＴＥＯＳ
（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔ
ｅ）を用いたＣＶＤ（化学気相成長法）によりＳｉＯ2
を３μｍ成膜しスペーサ９とした。次に、スペーサ９上
にレジストをスピンコートにより塗布した。次に、ドラ
イエッチングによりレジストおよびスペーサ９の一部を
エッチングした（図２（ａ））。この方法により電界放
出型電子放出素子を含む第２基板上に表面の平坦なＳｉ
Ｏ2膜を形成することができる。次に、ゲート電極１０
となるタングステンＷを真空蒸着法により成膜した。

【００２６】次に、フォトリソグラフィとドライエッチ
ングを用いてゲート電極１０を形成した（図２
（ｂ））。次に、フッ酸とフッ化アンモニウムの混合水
溶液を用いて電界放出型電子放出素子部のＳｉＯ2をエ
ッチング除去した（図２（ｃ））。次に、ガラスよりな
るフェイスプレート１２を用意し、アノード電極１１と
してＩＴＯをスパッタリング法により成膜し、パターニ
ングした。次に、アノード電極１１上に蛍光体１３を公
知の方法により形成した。次に、第２基板８周囲に支持
枠（不図示）を接合し、フェースプレート１２を図の向
きに載置し（図２（ｄ））、支持枠とフェイスプレート
１２の周囲をフリットガラスを用いて窒素中で４００度
で１０分焼成することにより封着した。以上の工程によ
り画像形成装置を作製した。

【００２７】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。ここで述べた画像形成装置の構成は一例であ
り、本発明の技術思想に基づいて種々の変形が可能であ
る。入力信号については、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡ
Ｍ方式など、多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【００２８】［実施例２］実施例２は、本発明の電界放
出型電子放出素子または画像形成装置の製造方法を具体
化したものであり、図６および図７はその電界放出型電
子放出素子および画像形成装置の製造工程を示す断面図
である。本実施例による画像形成装置は実施例１とほぼ
同様の方法を用いて作製される。実施例１と異なる部分
は図６（ｃ）に示す工程である。以下にこの工程を説明
する。まず、第２基板８として表面に酸化鉛よりなる絶
縁層を成膜した青板ガラスを用いた。これにドレイン３
１およびソース３２となる電極を形成した。次に、ポリ
シリコン３５層を形成した。次に、絶縁層３４を形成し
た。次に、スイッチング素子用ゲート３３となる電極を
形成した。次に、ドレイン３１およびソース３２にコン
タクトホールを形成した。次に、クロムＣｒを５ｎｍ、
金Ａｕを３００ｎｍ真空蒸着法により、成膜しフォトリ
ソグラフィとエッチングによりパターン形成を行い、接
合層７とした。

【００２９】次に、クロムＣｒを５ｎｍ、アルミニウム
Ａｌを５００ｎｍ真空蒸着法により、成膜しフォトリソ
グラフィとエッチングによりパターン形成をおこなうこ
とにより接合層７とスイッチング素子３０および駆動回
路１００とを電気的に接続し、配線電極１５とした。以
上の方法にて薄膜トランジスタによるスイッチング素子
３０を形成した（図６（ｃ））。また、スイッチング素
子３０だけでなく電子放出素子の駆動回路も実施例１と
同様に形成した。

【００３０】上記の方法により作製した画像形成装置に
おいては、第２基板としてシリコンウエハを用いずに形
成するため、シリコンウエハーの大きさに限定されるこ
となく大画面の画像形成装置を形成することができた。
尚、第１基板１上の素子材料層５を転写する際に接合層
７のある部分のみ転写されることを利用して、一度にす
べての素子材料層５を転写せずに数回に分けて転写する
ことが可能であり、これにより、第１基板１より大きい
第２基板８の表示部に対しても全体に電子放出素子６を
形成することが可能である。

【００３１】［実施例３］実施例３は、本発明の電界放
出型電子放出素子または画像形成装置の製造方法を具体
化したものであり、図８および図９はその電界放出型電
子放出素子および画像形成装置の製造工程を示す断面図
である。本実施例による画像形成装置は実施例１とほぼ
同様の方法を用いて作製される。実施例１と異なる部分
は図８（ｂ）に示す工程と図９（ａ）〜（ｃ）に示す工
程である。

【００３２】以下にこの工程を説明する。第一に、図８
（ｂ）に示す工程について説明する。まず、ゲート電極
層１０としてスパッタリング法により白金Ｐｔを１００
ｎｍ成膜した。次に、スベーサ９としてＣＶＤにより二
酸化シリコンＳｉＯ2を５００ｎｍ成膜した。次に、素
子材料層５としてタングステンＷを１００ｎｍ、金Ａｕ
を２００ｎｍ成膜した。

【００３３】第二に、図９（ａ）〜（ｃ）に示す工程に
ついて説明する。まず、ゲート電極層１０をパターニン
グした後に、リフトオフ法によりゲート電極用配線１７
を形成した。スピンコート法によりフォトレジスト１４
を塗布した（図９（ａ）参照）。次に、酸素ガスを用い
たドライエッチングによりゲート電極層１０の先端が現
れるまでエッチングを行った。次に、四フッ化炭素ガス
を用いたドライエッチングによりゲート電極層１０の先
端部をエッチングし、ゲート開口部１６を形成した（図
９（ｂ）参照）。次に、フォトレジスト１４を除去した
後、フッ酸とフッ化アンモニウムの混合水溶液によりス
ペーサ９を一部エッチング除去した（図８（ｃ）参
照）。上記の方法により作製した画像形成装置において
は電子放出素子６先端部のゲート開口部１６を位置合わ
せなく形成できるため、効率の良い電子放出特性を得る
ことができた。

【００３４】

【発明の効果】以上のように、本発明においては、その
電界放出型電子放出素子および画像形成装置の製造方法
によって、電界放出型電子放出素子の先端を鋭利に形成
することができ、複数の電界放出型電子放出素子を形成
した場合においても電界放出型電子放出素子の先端曲率
半径を揃えることが可能となり、マルチ化を容易に行う
ことができる。また、本発明においては、電界放出型電
子放出素子の形成において第１基板のエッチングを行う
必要がないため、プロセスでの工程を簡略化することが
できる。また、本発明においては、凹部を形成した第１
基板、すなわち電界放出型電子放出素子の雌型は繰り返
し使用ができるため、生産性の向上、製造コストの低減
を図ることができる。また、本発明においては、第２基
板上に電子放出素子の駆動回路を作製する場合に、駆動
回路を作製した後に基板のウエットエッチングを行う必
要がなく、簡単に駆動回路付き基板上に電子放出素子お
よび画像形成装置を形成することが可能となる。そし
て、本発明においては、このように優れた電界放出型電
子放出素子および画像形成装置の製造方法によって形成
された電界放出型電子放出素子または画像形成装置を実
現することができ、また画像形成装置に用いる基板を提
供することができる。

【図面の簡単な説明】

【図１】実施例１による電界放出型電子放出素子の製造
方法を示す図である。

【図２】実施例１による画像形成装置の製造方法を示す
図である。

【図３】実施例１による画像形成装置の第２基板の平面
構成図である。

【図４】実施例１による画像形成装置の第２基板の平面
構成図である。

【図５】実施例１による画像形成装置の駆動回路の構成
を示すブロック図である。

【図６】実施例２による電界放出型電子放出素子の製造
方法を示す図である。

【図７】実施例２による画像形成装置の製造方法を示す
図である。

【図８】実施例３による電界放出型電子放出素子の製造
方法を示す図である。

【図９】実施例３による画像形成装置の製造方法を示す
図である。

【図１０】従来例による電界放出型電子放出素子の製造
方法を示す図である。

【図１１】従来例による電界放出型電子放出素子の製造
方法を示す図である。

【図１２】従来例による電界放出型電子放出素子の製造
方法を示す図である。

【符号の説明】

１：第１基板２：保護層３：凹部４：剥離層５：素子材料層６：電界放出型電子放出素子７：接合層８：第２基板９：スペーサ１０：ゲート電極１１：アノード電極１２：フェイスプレート１３：蛍光体１４：レジスト１５：配線電極１６：ゲート開口部１７：ゲート電極用配線３０：スイッチング素子３１：ソース３２：ドレイン３３：スイッチング素子のゲート３４：絶縁層３５：ポリシリコン５０：電子放出素子ブロック５ｌ：Ｘ方向配線５２：Ｙ方向配線１００：駆動回路１０１：表示部１０２：走査回路１０３：制御回路１０４：シフトレジスタ１０５：ラインメモリ１０６：同期信号分離回路１０７：変調信号発生器２０１：基板２０２：レジスト２０３：レジスト開口部２０４：素子材料２０５：電界放出型電子放出素子２５１：シリコン基板２５２：円形マスク２５３：熱酸化膜２５４：絶縁層２５５：ゲート電極層２５６：電子放出素子３０１：シリコンウエハ３０２：孔部３０２ａ：とがった底部３０３：表面３０４：エッチング停止層３０５：素子材料層３０６：導電層３０７：鑞付け層３０８：第２基板３０９：電界放出型電子放出素子

Claims

【特許請求の範囲】

【請求項１】電界放出型電子放出素子の製造方法であっ
て、第１基板上に設けた複数の凹部上に形成した素子材
料層を、電界放出型電子放出素子の駆動回路を有する第
２基板上に設けた接合層に接合した後、素子材料層と第
１基板とを剥離することにより素子材料層を第２基板上
に転写することを特徴とする電界放出型電子放出素子の
製造方法。
【請求項２】電界放出型電子放出素子の製造方法であっ
て、（ａ）第１基板の表面に複数の凹部をアレイ状に形
成する工程と、（ｂ）前記第１基板の凹部を含む基板上
に、剥離層を形成する工程と、（ｃ）前記第１基板にお
ける凹部を含む剥離層上に、素子材料層を形成する工程
と、（ｄ）第２基板上に、電界放出型電子放出素子の制
御回路、接合層、および配線電極を形成する工程と、
（ｅ）第１基板と第２基板を対向させ、前記第１基板に
おける凹部を含む剥離層上の素子材料層を、前記第２基
板上の接合層に接合する工程と、（ｆ）前記剥離層と第
１基板、或いは前記剥離層と素子材料層の界面で剥離を
行い、前記第２基板上の接合層上に前記第１基板におけ
る素子材料層を転写する工程と、を少なくとも有することを特徴とする電界放出型電子放
出素子の製造方法。
【請求項３】電界放出型電子放出素子の製造方法であっ
て、（ａ）第１基板の表面に複数の凹部をアレイ状に形
成する工程と、（ｂ）前記第１基板の凹部を含む基板上
に、剥離層を形成する工程と、（ｃ）前記第１基板にお
ける凹部を含む剥離層上に、ゲート電極層、絶縁層、お
よび素子材料層を形成する工程と、（ｄ）第２基板上
に、電界放出型電子放出素子の制御回路、接合層、およ
び配線電極を形成する工程と、（ｅ）第１基板と第２基
板を対向させ、前記第１基板における凹部を含む剥離層
上のゲート電極層、絶縁層、および素子材料層を、前記
第２基板の接合層に接合する工程と、（ｆ）前記剥離層
と第１基板、或いは前記剥離層とゲート電極層の界面で
剥離を行い、前記第２基板上の接合層上に前記第１基板
におけるゲート電極層、絶縁層、および素子材料層を転
写する工程と、を少なくとも有することを特徴とする電界放出型電子放
出素子の製造方法。
【請求項４】画像形成装置の製造方法であって、請求項
１に記載の電界放出型電子放出素子の製造方法により電
界放出型電子放出素子アレイを形成し、これに対してさ
らにゲート電極、およびアノード電極と蛍光体を有する
前面板を形成することを特徴とする画像形成装置の製造
方法。
【請求項５】画像形成装置の製造方法であって、請求項
２に記載の電界放出型電子放出素子の製造方法における
（ａ）〜（ｆ）の工程を有し、さらにその素子材料層が
転写された第２基板上に、ゲート電極、およびアノード
電極と蛍光体を有する前面板を形成する工程を有してい
ることを特徴とする画像形成装置の製造方法。
【請求項６】画像形成装置の製造方法であって、請求項
３に記載の電界放出型電子放出素子の製造方法における
（ａ）〜（ｆ）の工程を有し、さらにそのゲート電極
層、絶縁層、および素子材料層が転写された第２基板上
に、ゲート電極、およびアノード電極と蛍光体を有する
前面板を形成する工程を有していることを特徴とする画
像形成装置の製造方法。
【請求項７】前記素子材料層と前記接合層との接合が、
金属同士の圧着による金属結合であることを特徴とする
請求項１〜６のいずれか１項に記載の電界放出型電子放
出素子または画像形成装置の製造方法。
【請求項８】前記第１基板が単結晶シリコンよりなり、
前記剥離層が二酸化シリコンよりなることを特徴とする
請求項１〜７のいずれか１項に記載の電界放出型電子放
出素子または画像形成装置の製造方法。
【請求項９】前記剥離層の二酸化シリコンがシリコンを
熱酸化することにより形成されることを特徴とする請求
項８に記載の電界放出型電子放出素子または画像形成装
置の製造方法。
【請求項１０】前記電界放出型電子放出素子または前記
配線電極のうち少なくとも一方の材料がＡｕを含むこと
を特徴とする請求項２〜９のいずれか１項に記載の電界
放出型電子放出素子または画像形成装置の製造方法。
【請求項１１】請求項２〜３または請求項５〜６に記載
の製造方法における（ｄ）の工程において、第２基板が
単結晶シリコン基板であることを特徴とする電界放出型
電子放出素子または画像形成装置の製造方法。
【請求項１２】請求項２〜３または請求項５〜６に記載
の製造方法における（ｄ）の工程において、第２基板が
絶縁体であり、該第２基板上に薄膜半導体を用いて駆動
回路を形成することを特徴とする電界放出型電子放出素
子または画像形成装置の製造方法。
【請求項１３】請求項２〜３または請求項５〜６に記載
の製造方法における（ｄ）の工程において、第２基板上
に絶縁層を形成し、かつ、該絶縁層上に薄膜半導体を用
いて駆動回路を形成することを特徴とする電界放出型電
子放出素子または画像形成装置の製造方法。
【請求項１４】電界放出型電子放出素子または画像形成
装置であって、請求項１〜１３のいずれか１項に記載の
製造方法により作製されたことを特徴とする電界放出型
電子放出素子または画像形成装置。
【請求項１５】画像形成装置に用いる基板であって、前
記基板が電界放出型電子放出素子を駆動する為の駆動回
路と、電界放出型電子放出素子を接合転写させる為の接
合層を備え、前記駆動回路が電界放出型電子放出素子へ
電荷を供給する為のスイッチング素子を有し、該スイッ
チング素子の配線電極の一端が接合層に接続されている
ことを特徴とする基板。