JP2002163976A - 電子放出素子及び電子源及び画像形成装置 - Google Patents
電子放出素子及び電子源及び画像形成装置Info
- Publication number
- JP2002163976A JP2002163976A JP2001270703A JP2001270703A JP2002163976A JP 2002163976 A JP2002163976 A JP 2002163976A JP 2001270703 A JP2001270703 A JP 2001270703A JP 2001270703 A JP2001270703 A JP 2001270703A JP 2002163976 A JP2002163976 A JP 2002163976A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- electrode layer
- insulating layer
- opening
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Abstract
く、低電圧で高効率な電子放出が可能で、製造プロセス
が容易な電界放出型の電子放出素子及び電子源及び画像
形成装置を提供する。 【解決手段】 第1の電極層42と第1の絶縁層43を
貫通するように設けられた開口部内に、第2の絶縁層4
6を備えており、この第2の絶縁層46には、第1の電
極層42側から第2の電極層44側に向かうにつれて開
口面積が徐々に小さくなるようなテーパーを有する開口
部が設けられている。この第2の絶縁層46と第2の電
極層44の間に、第3の電極層45が備えられている。
この第3の電極層45にも開口部が設けられており、こ
の開口部内に、電子放出材料としての電子放出層17を
形成している。
Description
とで電子の放出を行う電子放出素子及び電子源及び画像
形成装置に関するものである。
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下、FE型と称する)、金属/絶縁層/
金属型(以下、MIM型と称する)や、表面伝導型電子
放出素子等がある。
W.W.Dolan,“Field Emissio
n”,Advance in Electron Ph
ysics,8,89 (1956) あるいはC.
A.Spindt,“PHYSICAL Proper
ties ofthin−film field em
ission cathodes with moly
bdenium cones”,J.Appl.Phy
s.,47,5248(1976)等に開示されたもの
が知られている。
“Operation of Tunnel−Emis
sion Devices”,J.Apply.Phy
s.,32,646(1961)等に開示されたものが
知られている。
Kusunoki,“Fluctuation−fre
e electron emission from
non−formed metal−insulato
r−metal(MIM)cathodes Fabr
icated by low current Ano
dic oxidation”,Jpn.J.App
l.Phys.vol.32(1993)pp.L16
95,Mutsumi suzuki etal“An
MIM−Cathode Array for Ca
thode luminescent Display
s”,IDW’96,(1996)pp.529等が研
究されている。
告(M.I.Elinson Radio Eng.E
lectron Phys.,10(1965))に記
載のもの等があり、この表面伝導型電子放出素子は、基
板上に形成された小面積の薄膜に、膜面に平行に電流を
流すことにより、電子放出が生ずる現象を利用するもの
である。
報告に記載のSnO2薄膜を用いたもの、Au薄膜を用
いたもの、(G.Dittmer.Thin Soli
dFilms,9,317(1972))、In2O3/
SnO2薄膜によるもの(M.Hartwell an
d C.G.Fonstad,IEEE Trans.
ED Conf.,519(1983))等が報告され
ている。
ような従来技術の場合には、下記のような問題が生じて
いた。
は、蛍光体を十分な輝度で発光させる放出電流が必要で
ある。また、ディスプレイの高精細化のためには蛍光体
に照射される電子ビームの径が小さいものである事が要
求される。そして、製造し易いという事が重要である。
電子放出素子を図13に示す。図13において、1は基
板、4はカソード電極層(低電位電極)、3は絶縁層、
2はゲート電極層(高電位電極)、5はマイクロチッ
プ、6は等電位面である。
電極層2間にバイアスすると、マイクロチップ5先端か
ら電子が放出されアノードに向かう。放出電子の量は、
ゲート電極層2とマイクロチップ5先端の距離d、ゲー
ト電圧Vg及び放出部材料の仕事関数により決定され
る。つまり、ゲート電極層2とマイクロチップ5間距離
dを制御よく作製する事が素子の性能を決定する要素と
なる。
製造工程を図14に示す。
ず、ガラス等からなる基板1上に、Nb等からなるカソ
ード電極層4、SiO2等からなる絶縁層3、Nb等か
らなるゲート電極層2をこの順に積層する。その後、反
応性イオンエッチング法により、ゲート電極層2及び絶
縁層3を貫通する円形の開口部(微細孔)を形成する
(図14(a))。
をゲート電極層2上に斜方蒸着等により成膜する(図1
4(b))。
法によりモリブデン等のマイクロチップ材料8を堆積す
る。これによって、犠牲層7上の堆積物が堆積の進行と
ともに開口部の内部を塞いでいき、開口部内にマイクロ
チップ5が円錐状に形成される(図14(c))。
クロチップ材料8をリフトオフして、素子を完成させる
(図14(d))。
dを再現よく制御する事が困難であり、素子ごとに放出
電流量のバラツキが生じてしまう。また、リフトオフの
際に生じた金属片等がマイクロチップ5とゲート電極層
2を短絡するおそれがあり、この場合、駆動時にマイク
ロチップ5とゲート電極層2間に電圧を印加すると短絡
部で熱が発生し、短絡部及びその周囲の破壊が起こって
しまう。このため有効な放出領域が減少してしまう。
えば画像形成装置として応用した場合に、輝度ムラを引
き起こし、非常に目障りな物となる。
放出されるため、蛍光体を発光させるために放出電流密
度を大きくすると、電子放出部の熱的な破壊を誘起し、
FE素子の寿命を制限することになる。また、真空中に
存在するイオンがマイクロチップ先端を集中的にスパッ
タして、素子の寿命を縮める事もある。
と直交して進行するが、図13のような構成では、等電
位面6はマイクロチップ5に沿って孔内に形成される事
になるためマイクロチップ5先端から放出された電子は
広がる傾向がある。
が生ずると、放出された電子の一部はゲート電極層2に
吸収され、アノードに到達する電子量が減少する。ゲー
ト電極層2に吸収される電子量は、距離dを小さくする
と増大する傾向にある。
に、個別の解決策として様々な例が提案されている。
えば図15に示すように、電子放出部上方に収束電極9
を配置した例がある。図15は収束電極付きFE型素子
の構成図である。この例では放出された電子ビームを収
束電極9の負電位により絞っているが、この例では上記
のような製造工程よりもさらに複雑な工程が必要とな
り、製造コストの増大を招く。
くする例としては、Spindt型のようなマイクロチ
ップを形成しない方法がある。たとえば、特開平8−0
96703号公報、特開平8−096704号公報、特
開平8−264109号公報に開示された技術がある。
した薄膜から電子放出を行わせるため、電子放出面上に
平坦な等電位面が形成されて、電子ビームの広がりが小
さくなるという利点がある。
成材料を使用することで、マイクロチップを形成しなく
ても電子放出が可能であり、低電圧での駆動を可能と
し、また、製造方法が比較的に簡易であるという利点も
ある。
電界の集中がおきず、チップの破壊がおこらず、長寿命
であるという利点もある。
さとゲート電極層間距離に相関した電位分布が形成さ
れ、このためスピント型程ではないが、やはり放出され
た電子は広がる傾向にあり、放出された電子の一部はゲ
ート電極層2に吸収もしくは散乱されるという問題は解
決されていない。
えば、図16に示すような特開平10−289650号
公報に開示された技術等がある。
て、両面側にそれぞれ絶縁層3を介して、ゲート電極層
2および第2ゲート電極層11を設けた構造としてい
る。
電極層2および第2ゲート電極層11に正の電位を印加
(但し、0<|Vg1|≦|Vg2|)する事によりカ
ソード電極層4から放出される電子量を増大させている
が、やはり放出された電子は広がる傾向にある。
下部電極(カソード電極層4)と上部電極(ゲート電極
層2)の間に絶縁層3を配置し、両電極間に電圧を印加
して電子を取り出す構造である。
される電子の方向が一致し、かつ放出面での電位分布に
歪みがないために、小さい電子ビーム径が実現できる
が、絶縁層3と上部電極で電子の散乱が起こるために効
率が悪いのが一般的である。
として応用した従来例について図18を参照して説明す
る。図18は従来技術に係る電子放出素子を画像形成装
置に応用する場合の説明図である。
カソード電極層4のラインがマトリクス状に配列され、
両ラインの交差部に電子放出素子14が配置され、情報
信号に応じて、選択された交差部にある電子放出素子1
4から電子が放出され、アノード12の電圧により加速
されて蛍光体13に入射する、いわゆる3極デバイスを
構成している。
置への応用を電界放出型電子放出素子で考えた場合に
は、 (1)電子ビーム径が小さいこと (2)電子放出面積が大きいこと (3)低電圧で高効率な電子放出が可能なこと (4)製造プロセスが容易であること が要求されるが、従来の電子放出素子ではこれらを同時
に満たす事は困難であった。
ためになされたもので、その目的とするところは、電子
ビーム径が小さく、電子放出面積が大きく、低電圧で高
効率な電子放出が可能で、製造プロセスが容易な電界放
出型の電子放出素子及び電子源及び画像形成装置を提供
することにある。
に本発明にあっては、第1及び第2の電極層と、前記第
1の電極層と前記第2の電極層の間に挟まれた第1の絶
縁層と、前記第1の電極層および第1の絶縁層を貫通す
るように設けられた開口部と、該開口部内に配置され、
前記第2の電極層に接続される電子放出材料とを有する
電子放出素子であって、前記開口部内に、前記第1の電
極層側の開口面積が、前記第2の電極層側の開口面積よ
りも大きくなるようなテーパー形状の開口部を有する第
2の絶縁層を備え、該第2の絶縁層と前記第2の電極層
との間には、開口部を有する第3の電極層が備えられ、
該第3の電極層の開口部内に、前記電子放出材料が配置
されていることを特徴とする。
徴とする。
出材料とが、同電位であることを特徴とする。
の絶縁層と第3の電極層との境界面と同一面あるいは第
2の電極層側に位置することを特徴とする。
を特徴とする。
とを特徴とする。
る材料からなることを特徴とする。
層の誘電率よりも大きいことを特徴とする。
材料で構成されることを特徴とする。
電子放出素子が複数個配置されることを特徴とする。
線されることを特徴とする。
上記の電子源と、該電子源から放出された電子が衝突さ
れることで画像を形成する画像形成部材と、を備えるこ
とを特徴とする。
発光する発光体であることを特徴とする。
第1の電極層及び第2の電極層と、前記第1の電極層と
前記第2の電極層の間に配置された絶縁層と、前記第1
の電極層に配置された第1の開口と、前記絶縁層に配置
され、前記第1の開口と連通する第2の開口と、前記第
2の開口内に配置され、前記第2の電極層に接続される
電子放出膜と、を備えた電子放出素子であって、前記第
2の開口は、前記第1の電極層側における開口面積が、
前記第2の電極層側における開口面積よりも大きくなる
テーパー形状を有し、前記絶縁層と前記第2の電極層と
の間に、前記電子放出膜の外周が挟まれていることを特
徴とする。
電子放出素子を複数配列したことを特徴とする。
上記の電子源と、蛍光体とを有することを特徴とする。
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。
態に係る電子放出素子について説明する。図1は本発明
の実施の形態に係る電子放出素子の模式的断面図であ
り、図2は本発明の実施の形態に係る電子放出素子の模
式的平面図である。なお、図1は図2の平面図における
A−A’線での断面図に相当する。また、図3は本発明
の素子に対向してアノードを配置して駆動させた時の様
子を示す等電位線を含む模式図である。
層42,第1の絶縁層43,第2の電極層44,第3の
電極層45及び第2の絶縁層46が積層した構造となっ
ている。
ると、基板1上に第2の電極層44が積層され、この第
2の電極層44上に開口部を有するように第1の絶縁層
43が積層され、更に、この第1の絶縁層43上に同じ
く開口部を有する第1の電極層42が積層される構造と
なっており、第1の絶縁層43が、第1の電極層42と
第2の電極層44の間に挟まれるようになっている。
43を貫通するように設けられた開口部内に、第2の絶
縁層46を備えており、この第2の絶縁層46には、第
1の電極層42側から第2の電極層44側に向かうにつ
れて開口面積が徐々に小さくなるようなテーパーを有す
る開口部が設けられている。
の間に、第3の電極層45が備えられている。この第3
の電極層45にも開口部が設けられており、この開口部
内に、電子放出材料としての電子放出層(電子放出膜)
17を形成している。
れない層であり、第2の電極層44,第3の電極層45
及び電子放出層17とは、異なる導電材料を示すが、同
じ材料であっても問題はない。また、電子放出材料は導
電体が好ましいが,誘電体であっても効果がある。
電子放出層17の幅を示し、W2は第1の電極層42の
幅を示し、W3は開口部の大きさ(円の場合は径,方形
の場合は一辺の長さ)である。また、D1は第1の電極
層42の厚さ、D2は絶縁層43の厚さ、D3はアノー
ド12と低電位電極となる第2の電極層44の間の距
離,D4は第2の電極層44の厚さ、D5は第3の電極
層45の厚さである。
4(電子放出層17も含む)の間に印加される電圧であ
る。Vaはアノード12に印加される電位であり、典型
的にはGNDとアノード間に印加される電圧、または第
2の電極層44とアノード12間に印加されている電圧
となる。Ieは電子放出電流である。また、EhはVg
により形成される電界であり、6は等電位面である。
るためにVg,Vaを印加すると、電界Ehが形成さ
れ、Vg,D2,W2,形状,絶縁層の誘電率等に基づ
いて開口部内部の等電位面6の形状が定められる。ま
た、開口部の外では主にD3とVaにより、ほぼ平行な
等電位面となる。
出素子の構造・形状によると、図3に示すように等電位
面が、電子放出膜17表面上で凹状に形成される。
れたテーパー形状の開口部と、第3の電極層45による
効果である。開口部の外側(第1の絶縁層内)における
平行な等電位面が、第3の電極層45及び第3の電極層
を覆う絶縁層により持ち上がり、そして、真空に接する
テーパー形状の絶縁層によって等電位面に傾きが形成さ
れるからである。
2の絶縁層46表面から真空領域に出る境界で、等電位
面は下側に押さえつけられるために、その部分で等電位
面は下に曲がり、結果として電子放出膜表面では等電位
面は凹型にくびれた形となる。これは、真空の誘電率に
対し、第2の絶縁層の誘電率が高いためである。
る電子放出素子から放出された電子の軌道について説明
する。図4は電子放出素子における開口部の中におい
て、放出された電子軌道をSimulationした結
果を示したものである。図4(a)は本実施の形態の構
造の場合、図4(b)は特開平08−96704号公報
などに開示された電子放出素子における放出電子の軌道
を比較の意味で示したものである。
電子放出膜17側からゲート電極42側に向かって凸状
になっており、真空に放出された電子は外側に軌道を取
り、電子放出膜の周囲から放出した電子は、開口部の周
囲の絶縁層や第1の電極層に衝突・散乱し、電子の軌道
は大きく広がる。さらに、散乱されない電子においても
外側に軌道が広がるため、ビーム径は大きくなる。
素子おいては、電子放出膜17上に凹状の等電位面が形
成されるため、電子放出膜の周囲から放出された場合で
も、開口部の周囲の第2の絶縁層や第1の電極層に衝突
・散乱することなく開口部の外に出ることができること
が分かる。このように、本発明の電子放出素子において
は、電子ビームの集束効果を有するが、更に、第2の絶
縁層46の誘電率を第1の絶縁層43の誘電率よりも大
きいものに設定すれば、一層のビーム集束効果が得られ
る。
Y方向が加速され蛍光板に衝突する。ビーム広がりに影
響するX方向は開口部から出たときのX方向の初速度V
xの等速度運動で近似できる。
成分を抑制すること及びVxを小さくすることが重要
で、本発明の実施形態では散乱を抑制することができ、
かつ、低Vxが実現できる。
加、Vaの低下に伴い広がる傾向にあり、これらのパラ
メータは、電子放出素子の使用用途に好適な値を選択す
る設計事項となる。
子放出素子では、上述のように散乱を抑制して電子を取
り出すことが可能なため、放出電子のほぼ全てがIeと
なり、低電圧でも非常に効率が良い。
が少なく凹型の電位分布が形成されているために、真空
中に放出された電子はそのままアノードに向かい、電子
ビームの広がりが小さいので、電子ビーム径が小さい。
さらに、放出された電子は凹型の電位分布に沿って進む
ため,周囲の壁に散乱することなく、電子ビームの広が
りを設計どおりに抑制することができる。
素子上の電子放出面積は電子放出層17表面全体であ
り、電子放出面積が広いために、真空中に存在するイオ
ン衝撃に対して耐久性が良い。
げる障害物および、障害となるような電位が存在してい
ないために、放出電子のほぼ全てが電子放出電流となる
ので、低電圧で高効率な電子放出が可能となる。
放出素子は積層を繰り返した非常に単純な構成であり、
製造プロセスが容易であり、歩留まり良く製造できる。
界放出型電子放出素子は、電子ビーム径が小さく、電子
放出面積が大きく、低電圧で高効率な電子放出が可能
で、製造プロセスが容易であるので、ディスプレイ等の
画像形成装置への応用が可能である。
の絶縁層43と第2の絶縁層46とで構成した例を説明
したが、前述した効果を得る上で、第1の絶縁層の材料
と第2の絶縁層の材料を別材料で構成する必要は必ずし
もない。そのため、絶縁層を第1の絶縁層の作成プロセ
スと、第2の絶縁層の作成プロセスとに分ける場合があ
るが、必ずしも分ける必要はない。従って、第1の絶縁
層と第2の絶縁層とが別部材として構成されるものに本
発明は限定されない。
放出素子においては、図1等に示すように、開口を有す
る第1電極(ゲート電極)42と、第2電極(カソード
電極)44との間に開口を有する絶縁層が配置されてお
り、さらに、該絶縁層の開口が、前記第2の電極側にお
ける開口面積よりも大きい開口面積を前記第1の電極層
側に有するテーパー形状となっており、そして前記絶縁
層と前記第2の電極層との間に、前記電子放出膜の外周
(あるいは前記電子放出膜の外周を取り巻く第3電極)
が挟まれている構成を持っていれば良い。
るか否かは、用いる製造プロセスにより適宜選択すれば
よい。
果を向上する目的で、第2の絶縁層46の材料に、第1
の絶縁層43の材料の誘電率よりも高い材料を用いる場
合などにおいては、作成プロセスの都合上、絶縁層を第
1の絶縁層と第2の絶縁層に分けることが好ましい。こ
の場合においては、構造上に明確な第1の絶縁層と第2
の絶縁層との境界領域が形成される場合が多い。
素子の製造方法の一例について、特に図5を参照して更
に詳細に説明する。図5は本発明の実施の形態に係る電
子放出素子の製造方法の一例を示す工程図である。な
お、本発明はこの製造方法に限定されないことは言うま
でも無い。特に、構造の違いによる堆積順序,エッチン
グ方法に関しては実施例においても別途説明する。
英ガラス、Na等の不純物含有量を減少させたガラス、
青板ガラス、シリコン基板等にスパッタ法等によりSi
O2を積層した積層体、アルミナ等セラミックスの絶縁
性基板のうち、いずれか一つを基板1として用い、基板
1上に第2の電極層44を積層する。
ており、蒸着法、スパッタ法等の一般的真空成膜技術に
より形成される。第2の電極層44の材料は、例えば、
Be,Mg,Ti,Zr,Hf,V,Nb,Ta,M
o,W,Al,Cu,Ni,Cr,Au,Pt,Pd等
の金属または合金材料、TiC,ZrC,HfC,Ta
C,SiC,WC等の炭化物、HfB2,ZrB2,La
B6,CeB6,YB4,GdB4等の硼化物、TiN,Z
rN,HfN等の窒化物、Si,Ge等の半導体、有機
高分子材料、アモルファスカーボン,グラファイト,ダ
イヤモンドライクカーボン,ダイヤモンドを分散した炭
素及び炭素化合物等から適宜選択される。第2の電極層
44の厚さとしては、数十nmから数mmの範囲で設定
され、好ましくは数百nmから数μmの範囲で選択され
る。
層44に続いて第2の電極層44上に第3の電極層45
と電子放出層17を同材料として堆積する。
7は、蒸着法、スパッタ法等の一般的真空成膜技術、フ
ォトリソグラフィー技術により形成される。
料は、例えば、ダイヤモンドを分散した炭素及び炭素化
合物、アモルファスカーボン,グラファイト,ダイヤモ
ンドライクカーボン等から適宜選択される。好ましくは
仕事関数の低いダイヤモンド薄膜、ダイヤモンドライク
カーボン等が良い。
厚としては、数nmから数百nmの範囲で設定され、好
ましくは数nmから数十nmの範囲で選択される。
とを積層した後に、まとめてフォトリソグラフィー,エ
ッチング工程を行ってもよい(図5(b))し、それぞ
れ別々にこの工程を行っても良い。
7を同時に作成せずに、まず、電子放出層17を堆積せ
ずに第3の電極層45のみを作成し、開口部を形成した
後に第2の電極層44上に、電子放出層17として、ダ
イヤモンド薄膜、またはダイヤモンドライクカーボン等
を選択的に堆積するようにしても良い。
3は、スパッタ法等の一般的な真空成膜法、CVD法、
真空蒸着法で形成され、その厚さとしては、数nmから
数μmの範囲で設定され、好ましくは数十nmから数百
nmの範囲から選択される。望ましい材料としてはSi
O2,SiN,Al2O3,CaF,アンドープダイヤモ
ンドなどの高電界に絶えられる耐圧の高い材料が望まし
い。
を堆積する。第1の電極層42は、第2の電極層44と
同様に導電性を有しており、蒸着法、スパッタ法等の一
般的真空成膜技術、フォトリソグラフィー技術により形
成される。
e,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,
W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金
属または合金材料、TiC,ZrC,HfC,TaC,
SiC,WC等の炭化物、HfB2,ZrB2,La
B6,CeB6,YB4,GdB4等の硼化物、TiN,Z
rN,HfN等の窒化物、Si,Ge等の半導体、有機
高分子材料等から適宜選択される。第1の電極層42の
厚さとしては、数nmから数μmの範囲で設定され、好
ましくは数nmから数百nmの範囲で選択される。
4は、同一材料でも異種材料でも良く、また、同一形成
方法でも異種方法でも良い。
ソグラフィー技術により開口部パターン16を形成す
る。
絶縁層を積層させたのちにエッチバック法により、開口
部の周辺にテーパー形状を有する第2の絶縁層46を形
成して、素子が完成する。
グ面が望ましく、それぞれの各層の材料に応じて、エッ
チング方法を選択すれば良い。ここで、テーパー形状は
カソード側の第2の電極層46に近い側で特に重要であ
る、そのため、ゲート電極である第1の電極層42に近
い側で、第2の絶縁層46が逆テーパー形状や垂直形状
であったり、もしくはゲートである第1の電極層42に
近い側で第2の絶縁層46が無い場合であっても、本発
明の効果を損なわずに有効である。
2の電極層44と比べてオーバーエッチングし、電子放
出層17の上面を第2の電極層44の上面すなわち第2
の絶縁層46の下面よりも低くすることによって、さら
に等電位面を凹型にすることが可能となり、より好まし
い形態となる。
に電子放出層17を選択堆積する製法もある。このとき
は第3の電極層45は第2の絶縁層46の下にあらかじ
め形成しておく必要がある。
む)の幅W1は、素子を構成する材料や抵抗値、第2の
電極層44の材料の仕事関数と駆動電圧、必要とする電
子放出ビームの形状により適宜設定される。通常、W1
は数百nmから数百μmの範囲から選択される。
する材料や抵抗値、電子放出素子の配置により適宜設定
される。通常、W2は数百nmから数百μmの範囲から
選択される。
個並べて1画素を形成することもできる。
料や抵抗値、電子放出素子の材料の仕事関数と駆動電
圧、必要とする電子放出ビームの形状により適宜設定さ
れる。通常、W3は数百nmから数十μmの範囲から選
択される。本発明の実施の形態では、ビーム径をより小
さくすることに大きな効果があり、W1−W3が小さく
なるほどその効果が大きくなる。
素子を適用した応用例について説明する。本発明の実施
の形態に係る電子放出素子の複数個を基体上に配列し、
例えば電子源、あるいは画像形成装置を構成できる。
のが採用される。一例として、電子放出素子をX方向及
びY方向に行列状に複数個配し、同じ行に配された複数
の電子放出素子の電極の一方を、X方向の配線に共通に
接続し、同じ列に配された複数の電子放出素子の電極の
他方を、Y方向の配線に共通に接続した単純マトリクス
配置がある。以下単純マトリクス配置について詳述す
る。
素子を複数配して得られる電子源について、図7を用い
て説明する。
92はX方向配線であり、93はY方向配線であり、9
4は本発明の実施の形態に係る電子放出素子であり、9
5は結線である。
2,…Dxmからなり、真空蒸着法、印刷法、スパッタ
法等を用いて形成された導電性金属等で構成することが
できる。配線の材料、膜厚、幅は、適宜設計される。Y
方向配線93は、Dy1,Dy2,…Dynのn本の配
線よりなり、X方向配線92と同様に形成される。これ
らm本のX方向配線92とn本のY方向配線93との間
には、不図示の層間絶縁層が設けられており、両者を電
気的に分離している(m,nは、共に正の整数)。
法、スパッタ法等を用いて形成されたSiO2等で構成
される。例えば、X方向配線92を形成した基体91の
全面或いは一部に所望の形状で形成され、特に、X方向
配線92とY方向配線93の交差部の電位差に耐え得る
ように、膜厚、材料、製法が適宜設定される。X方向配
線92とY方向配線93は、それぞれ外部端子として引
き出されている。
(不図示)は、m本のX方向配線92とn本のY方向配
線93と導電性金属等からなる結線95によって電気的
に接続されている。
る材料、結線95を構成する材料及び一対の素子電極を
構成する材料は、その構成元素の一部あるいは全部が同
一であっても、またそれぞれ異なってもよい。これら材
料は、例えば前述の素子電極(第1の電極層42,第2
の電極層44)の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。
子放出素子94の行を、選択するための走査信号を印加
する不図示の走査信号印加手段が接続される。一方、Y
方向配線93には、Y方向に配列した電子放出素子94
の各列を入力信号に応じて、変調するための不図示の変
調信号発生手段が接続される。各電子放出素子に印加さ
れる駆動電圧は、当該素子に印加される走査信号と変調
信号の差電圧として供給される。
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
子源を用いて構成した画像形成装置について、図8を用
いて説明する。図8は、画像形成装置の表示パネルの一
例を示す模式図である。
配した電子源基体、101は電子源基体91を固定した
リアプレート、106はガラス基体103の内面に画像
形成部材である蛍光体としての蛍光膜104とメタルバ
ック105等が形成されたフェースプレートである。
は、リアプレート101,フェースプレート106がフ
リットガラス等を用いて接続されている。107は外囲
器であり、例えば、大気中あるいは窒素中で、400〜
500℃の温度範囲で10分以上焼成することで、封着
して構成される。
する。92,93は、電子放出素子の一対の素子電極
(第1の電極層42,第2の電極層44)と接続された
X方向配線及びY方向配線である。
レート106、支持枠102、リアプレート101で構
成される。ここで、リアプレート101は主に基体91
の強度を補強する目的で設けられるため、基体91自体
で十分な強度を持つ場合は別体のリアプレート101は
不要とすることができる。即ち、基体91に直接支持枠
102を封着し、フェースプレート106、支持枠10
2及び基体91で外囲器107を構成しても良い。
ート101間に、スペーサーとよばれる不図示の支持体
を設置することにより、大気圧に対して十分な強度をも
つ外囲器107を構成することもできる。
素子を用いた画像形成装置では、放出した電子軌道を考
慮して電子放出素子94上部に蛍光体(蛍光膜104)
をアライメントして配置する。
04を示す模式図である。カラーの蛍光膜の場合は、蛍
光体の配列により図9(a)に示すブラックストライプ
あるいは図9(b)に示すブラックマトリクスなどと呼
ばれる黒色導電材111と蛍光体112とから構成し
た。
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体85間の塗り分け部を黒くすることで
混色等を目立たなくすることと、蛍光膜104における
外光反射によるコントラストの低下を抑制することにあ
る。ブラックストライプの材料としては、通常用いられ
ている黒鉛を主成分とする材料の他、導電性があり、光
の透過及び反射が少ない材料を用いることができる。
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。
バック105が設けられる。メタルバックを設ける目的
は、蛍光体の発光のうち内面側への光をフェースプレー
ト106側へ鏡面反射させることにより輝度を向上させ
ること、電子ビーム加速電圧を印加するための電極とし
て作用させること、外囲器内で発生した負イオンの衝突
によるダメージから蛍光膜104を保護すること等であ
る。
光膜の内面側表面の平滑化処理(通常、「フィルミン
グ」と呼ばれる。)を行い、その後Alを、真空蒸着等
を用いて堆積させることで作製できる。
104の導電性を高めるため、蛍光膜104の外面側に
透明電極(不図示)を設けてもよい。
素子94の直上に電子ビームが到達するため、電子放出
素子94の直上に蛍光膜104が配置されるように、位
置合わせされて構成される。
を封止する真空封止工程について説明する。
を加熱して、80〜250℃に保持しながら、イオンポ
ンプやソープションポンプなどの排気装置によって、排
気管(不図示)を通じて排気し、有機物質の十分少ない
雰囲気にした後、排気管をバーナーで熱して溶解させて
封じきる。
めに、ゲッター処理を行うこともできる。これは、外囲
器107の封止を行う直前あるいは封止後に、抵抗加熱
あるいは高周波加熱等を用いた加熱により、外囲器10
7内の所定の位置(不図示)に配置されたゲッターを加
熱し、蒸着膜を形成する処理である。
蒸着膜の吸着作用により、外囲器107内の雰囲気を維
持するものである。
クス配置の電子源を用いて構成した画像形成装置は、各
電子放出素子に、容器外端子Dx1〜Dxm、Dy1〜
Dynを介して電圧を印加することにより、電子放出が
生ずる。
バック105、あるいは透明電極(不図示)に高圧(V
a)を印加して、電子ビームを加速する。
し、発光が生じて画像が形成される。
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図12を用いて説明する。
ル、122は走査回路、123は制御回路、124はシ
フトレジスタである。また、125はラインメモリ、1
26は同期信号分離回路、127は変調信号発生器、V
xおよびVaは直流電圧源である。
oxm、端子Doy1乃至Doyn、及び高圧端子Hv
を介して外部の電気回路と接続している。端子Dox1
乃至Doxmには、表示パネル内に設けられている電子
源、即ち、M行N列の行列状にマトリクス配線された電
子放出素子群を一行(N素子)ずつ順次駆動する為の走
査信号が印加される。
により選択された一行の電子放出素子の各素子の出力電
子ビームを制御する為の変調信号が印加される。高圧端
子Hvには、直流電圧源Vaより、例えば10K[V]
の直流電圧が供給されるが、これは電子放出素子から放
出される電子ビームに蛍光体を励起するのに十分なエネ
ルギーを付与する為の加速電圧である。
は、内部にM個のスイッチング素子を備えたもので(図
中,S1ないしSmで模式的に示している)ある。各ス
イッチング素子は、直流電圧源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル121の端子Dx1ないしDxmと電気的に
接続される。
御回路123が出力する制御信号Tscanに基づいて
動作するものであり、例えばFETのようなスイッチン
グ素子を組み合すことにより構成することができる。
放出素子の特性(電子放出しきい値電圧)に基づき走査
されていない素子に印加される駆動電圧が電子放出しき
い値電圧以下となるような一定電圧を出力するように設
定されている。
信号に基づいて適切な表示が行われるように各部の動作
を整合させる機能を有する。制御回路123は、同期信
号分離回路126より送られる同期信号Tsyncに基
づいて、各部に対してTscanおよびTsftおよび
Tmryの各制御信号を発生する。
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離(フィルター)回路等を用いて構成できる。
同期信号は、垂直同期信号と水平同期信号より成るが、
ここでは説明の便宜上Tsync信号として図示した。
前記テレビ信号から分離された画像の輝度信号成分は便
宜上DATA信号と表した。該DATA信号はシフトレ
ジスタ124に入力される。
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路123より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは,シフトレジスタ
124のシフトクロックであるということもでき
る。)。
ン分(電子放出素子N素子分の駆動データに相当)のデ
ータは、Id1乃至IdnのN個の並列信号として前記
シフトレジスタ124より出力される。
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路123より送られる制御信号Tmryに従
って適宜Id1乃至Idnの内容を記憶する。記憶され
た内容は、I’d1乃至I’dnとして出力され、変調
信号発生器127に入力される。
d1乃至I’dnの各々に応じて電子放出素子の各々を
適切に駆動変調する為の信号源であり、その出力信号
は、端子Doy1乃至Doynを通じて表示パネル12
1内の電子放出素子に印加される。
る電子放出素子は放出電流Ieに対して以下の基本特性
を有している。
thがあり、Vth以上の電圧を印加された時のみ電子
放出が生じる。電子放出しきい値以上の電圧に対して
は、素子への印加電圧の変化に応じて放出電流も変化す
る。
合、例えば電子放出閾値以下の電圧を印加しても電子放
出は生じないが、電子放出閾値以上の電圧を印加する場
合には電子ビームが出力される。その際、印加電圧Vf
を変化させる事により出力電子ビームの強度を制御する
ことが可能である。また、本素子にパルス電圧を印加す
る場合、パルスの高さPhを変化させる事により電子ビ
ーム強度を、パルスの幅Pwを変化させることにより出
力される電子ビームの電荷の総量を制御する事が可能で
ある。
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器127として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。
変調信号発生器127として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。
5は、デジタル信号式のものをもアナログ信号式のもの
をも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行われれば良いからである。
号分離回路126の出力信号DATAをデジタル信号化
する必要があるが、これには126の出力部にA/D変
換器を設ければ良い。
信号がデジタル信号かアナログ信号かにより、変調信号
発生器127に用いられる回路が若干異なったものとな
る。即ち、デジタル信号を用いた電圧変調方式の場合、
変調信号発生器127には、例えばD/A変換回路を用
い、必要に応じて増幅回路などを付加する。
127には、例えば高速の発振器および発振器の出力す
る波数を計数する計数器(カウンタ)及び計数器の出力
値と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合せた回路を用いる。必要に応じて、比較器
の出力するパルス幅変調された変調信号を電子放出素子
の駆動電圧にまで電圧増幅するための増幅器を付加する
こともできる。
合、変調信号発生器127には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。パルス幅変調方式
の場合には、例えば、電圧制御型発振回路(VCO)を
採用でき、必要に応じて電子放出素子の駆動電圧まで電
圧増幅するための増幅器を付加することもできる。
形態に係る電子放出素子を適用可能な画像表示装置にお
いては、各電子放出素子に、容器外端子Dox1乃至D
oxm、Doy1乃至Doynを介して電圧を印加する
ことにより、電子放出が生ずる。
5、あるいは透明電極(不図示)に高圧を印加し、電子
ビームを加速する。加速された電子は、蛍光膜104に
衝突し、発光が生じて画像が形成される。
は、本発明を適用可能な画像形成装置の一例であり、本
発明の技術思想に基づいて種々の変形が可能である。
たが入力信号はこれに限られるものではなく、PAL,
SECAM方式など他、これよりも、多数の走査線から
なるTV信号(例えば、MUSE方式をはじめとする高
品位TV)方式をも採用できる。
ョン放送の表示装置、テレビ会議システムやコンピュー
ター等の表示装置の他、感光性ドラム等を用いて構成さ
れた光プリンターとしての画像形成装置等としても用い
ることができる。
実施例を詳細に説明する。
な構成及び製造方法については、上述の説明で引用した
図1,図2及び図5に示したものと同一である。以下
に、本実施例に係わる電子放出素子の製造工程を詳細に
説明する。
に、基板1に石英を用い、十分洗浄を行った後、スパッ
タ法により第2の電極層44として厚さ500nmのT
a、CVD法により低抵抗のダイヤモンド膜を含むダイ
ヤモンドライクカーボンの電子放出層17(第3の電極
層45でもある)を第2の電極層44上に100nm程
度堆積した。反応ガスはCH4とH2の混合ガスを用い
た。
に、フォトリソグラフィーで、ポジ型フォトレジスト
(AZ1500/クラリアント社製)のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、電子放
出層をO2でドライエッチングした後にTa電極層をC
F4系のガスでそれぞれドライエッチングした。
mのSiO2、第1の電極層42として厚さ100nm
のTaをこの順で堆積した。次いで工程2のフォトリソ
グラフィーと同様にパターニングし、開口部をドライエ
ッチングで形成した。このとき絶縁分離も同様に行うた
め2回のフォトリソグラフィー&エッチング工程を通し
た。
に第2の絶縁層としてSiO2をP−CVD法により2
00nm堆積させた後にエッチバック法によりAr/C
HF3/CF4系のガスで、66.5Pa、RFパワー8
00Wでエッチングした。
を、図3に示すようにVaを印加して駆動した。
V、電子放出素子とアノード12との距離D3を1mm
とした。ここで、アノード12として蛍光体を塗布した
電極を用い、電子ビームのサイズを観察した。ここで言
う電子ビームサイズとは、発光した蛍光体のピーク輝度
の10%の領域までのサイズとした。その結果、ビーム
径200μmとなった。
ほぼ円形の開口部で記述しているが特に限定されず、例
えば図10の平面図に示すように、ライン状に形成して
も構わない。
2の絶縁層46が周辺テーパー上に存在する。この時も
同様な効果が得られ、ビーム径は小さくできた。作成方
法はパターニング形状を変えるだけで、全く同様であ
る。ラインパターンを複数並べることも可能で放出面積
を大きくとることが可能となる。
層45と電子放出層17を異なる材料としたときの構成
及び作成方法について述べる。
製造方法の一例を示す。以下に、本実施例に係わる電子
放出素子の製造工程を詳細に説明する。
に、基板1に石英を用い、十分洗浄を行った後、スパッ
タ法により第2の電極層44として厚さ500nmのT
i及び第3の電極層45としてTaを100nm堆積さ
せた。
に、フォトリソグラフィーで、ポジ型フォトレジスト
(AZ1500/クラリアント社製)のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、Ta電
極層とTi電極層をCF4系のガスでそれぞれドライエ
ッチングした。
に、絶縁層43として厚さ500nmのSiO 2、第1
の電極層42として厚さ100nmのTaをこの順で堆
積した。次いで工程2のフォトリソグラフィーと同様に
パターニングし、開口部をドライエッチングで形成し
た。このとき絶縁分離も同様に行うため2回のフォトリ
ソグラフィー&エッチング工程を通した。
に第2の絶縁層46としてSiO2をP−CVD法によ
って200nm堆積させた後に、エッチバック法により
Ar/CHF3/CF4系のガスで、66.5Pa、RF
パワー800Wでエッチングした。さらに第3の電極層
45であるTi電極をエッチングして、下地Ta層を開
口部の中央に露出させた。
にCVD法により低抵抗のダイヤモンド膜を含むダイヤ
モンドライクカーボンの電子放出層17を第3の電極層
45上に50nm程度選択堆積した。反応ガスはCH4
とH2の混合ガス及び酸素を用いた。
を、図3のように配置して、駆動した。駆動電圧は、V
g=10V、Va=5kV、第2の電極層44及び第3
の電極層45は0Vであり、電子放出層17も0Vであ
る。なお、電子放出層17とアノード12との距離D3
を1mmとした。
した電極を用い、電子ビームのサイズを観察した。ここ
で言う電子ビームサイズとは、発光した蛍光体のピーク
輝度の10%の領域までのサイズとした。その結果、ビ
ーム径200μmとなった。
び第3の電極層45で低抵抗配線が実現できるため高速
駆動が可能となった。
層46の部分の誘電率を、第1の絶縁層43の部分の誘
電率よりも高くした例を示す。
とすることによって、第1の絶縁層43を形成している
SiO2の誘電率3.9と比べてSiNは誘電率が7と
大きく、電子放出膜17表面の等電位面をより凹型に形
成できた。なお、本実施例では実施例1と同様な作成方
法で、第2の絶縁層46の形成にプラズマCVDによる
SiNを用いた。
を、図3のように配置して、駆動した。
V、電子放出層17とアノード12との距離D3を1m
mとした。ここで、アノード12として蛍光体を塗布し
た電極を用い、電子ビームのサイズを観察した。ここで
言う電子ビームサイズとは、発光した蛍光体のピーク輝
度の10%の領域までのサイズとした。その結果、ビー
ム径180μmとなり,さらにビーム径を小さくするこ
とができた。
で画像形成装置を作製した。一例として、実施例1の素
子で作製した場合について示す。
配置した。配線は、図7に示すようにX側を第1の電極
層42にY側を第2の電極層44に接続した。素子は、
横300μm、縦300μmのピッチで配置した。素子
上部には蛍光体を配置した。この結果、マトリクス駆動
が可能で高精細な画像形成装置が形成できた。
ーム径が小さく、電子放出面積が大きく、低電圧で高効
率な電子放出が可能で、製造プロセスが容易な電子放出
素子を提供できる。
画像形成装置に適用すると、性能に優れた電子源及び画
像形成装置を実現できる。
的断面図である。
的平面図である。
させた時の様子を示す等電位線を含む模式図である。
る。
工程図である。
的平面図である。
図である。
的(一部破断)斜視図である。
式的平面図である。
造工程図である。
動回路図である。
である。
ある。
出素子の模式的断面図である。
である。
模式的断面図である。
に応用する場合の説明図である。
Claims (16)
- 【請求項1】第1及び第2の電極層と、 前記第1の電極層と前記第2の電極層の間に挟まれた第
1の絶縁層と、 前記第1の電極層および第1の絶縁層を貫通するように
設けられた開口部と、 該開口部内に配置され、前記第2の電極層に接続される
電子放出材料とを有する電子放出素子であって、 前記開口部内に、前記第1の電極層側の開口面積が、前
記第2の電極層側の開口面積よりも大きくなるようなテ
ーパー形状の開口部を有する第2の絶縁層を備え、 該第2の絶縁層と前記第2の電極層との間には、開口部
を有する第3の電極層が備えられ、該第3の電極層の開
口部内に、前記電子放出材料が配置されていることを特
徴とする電子放出素子。 - 【請求項2】前記電子放出材料が導電体であることを特
徴とする請求項1に記載の電子放出素子。 - 【請求項3】前記第2の電極層と第3の電極層と電子放
出材料とが、同電位であることを特徴とする請求項1ま
たは2に記載の電子放出素子。 - 【請求項4】前記電子放出材料の露出表面は、前記第2
の絶縁層と第3の電極層との境界面と同一面あるいは第
2の電極層側に位置することを特徴とする請求項1〜3
のいずれか一つに記載の電子放出素子。 - 【請求項5】前記開口部の開口形状は略円形であること
を特徴とする請求項1〜4のいずれか一つに記載の電子
放出素子。 - 【請求項6】前記開口部の開口形状はライン状であるこ
とを特徴とする請求項1〜4のいずれか一つに記載の電
子放出素子。 - 【請求項7】前記第1の絶縁層と第2の絶縁層は、異な
る材料からなることを特徴とする請求項1〜6のいずれ
か一つに記載の電子放出素子。 - 【請求項8】前記第2の絶縁層の誘電率が、第1の絶縁
層の誘電率よりも大きいことを特徴とする請求項7に記
載の電子放出素子。 - 【請求項9】前記第3の電極層と電子放出材料が同一の
材料で構成されることを特徴とする請求項1〜8のいず
れか一つに記載の電子放出素子。 - 【請求項10】請求項1〜9のいずれか一つに記載の電
子放出素子が複数個配置されることを特徴とする電子
源。 - 【請求項11】前記複数個の電子放出素子がマトリクス
配線されることを特徴とする請求項10に記載の電子
源。 - 【請求項12】請求項10または11に記載の電子源
と、 該電子源から放出された電子が衝突されることで画像を
形成する画像形成部材と、を備えることを特徴とする画
像形成装置。 - 【請求項13】前記画像形成部材は、電子の衝突によっ
て発光する発光体であることを特徴とする請求項12に
記載の画像形成装置。 - 【請求項14】第1の電極層及び第2の電極層と、 前記第1の電極層と前記第2の電極層の間に配置された
絶縁層と、 前記第1の電極層に配置された第1の開口と、 前記絶縁層に配置され、前記第1の開口と連通する第2
の開口と、 前記第2の開口内に配置され、前記第2の電極層に接続
される電子放出膜と、を備えた電子放出素子であって、 前記第2の開口は、前記第1の電極層側における開口面
積が、前記第2の電極層側における開口面積よりも大き
くなるテーパー形状を有し、 前記絶縁層と前記第2の電極層との間に、前記電子放出
膜の外周が挟まれていることを特徴とする電子放出素
子。 - 【請求項15】請求項14に記載の電子放出素子を複数
配列した電子源。 - 【請求項16】請求項15に記載の電子源と、蛍光体と
を有する画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001270703A JP3689656B2 (ja) | 2000-09-14 | 2001-09-06 | 電子放出素子及び電子源及び画像形成装置 |
US09/949,722 US6683408B2 (en) | 2000-09-14 | 2001-09-12 | Electron-emitting device, electron source and image-forming apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-280353 | 2000-09-14 | ||
JP2000280353 | 2000-09-14 | ||
JP2001270703A JP3689656B2 (ja) | 2000-09-14 | 2001-09-06 | 電子放出素子及び電子源及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002163976A true JP2002163976A (ja) | 2002-06-07 |
JP3689656B2 JP3689656B2 (ja) | 2005-08-31 |
Family
ID=26600023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001270703A Expired - Fee Related JP3689656B2 (ja) | 2000-09-14 | 2001-09-06 | 電子放出素子及び電子源及び画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6683408B2 (ja) |
JP (1) | JP3689656B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100787235B1 (ko) * | 2006-05-19 | 2007-12-21 | 삼성에스디아이 주식회사 | 발광 장치와 이 발광 장치의 전자 방출 유닛 제조 방법 및이 발광 장치를 백 라이트 유닛으로 사용하는 액정 표시장치 |
JP2012053249A (ja) * | 2010-09-01 | 2012-03-15 | Fuji Xerox Co Ltd | 荷電粒子発生装置、帯電装置、及び画像形成装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3535871B2 (ja) * | 2002-06-13 | 2004-06-07 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置及び電子放出素子の製造方法 |
KR20040010026A (ko) * | 2002-07-25 | 2004-01-31 | 가부시키가이샤 히타치세이사쿠쇼 | 전계방출형 화상표시장치 |
JP4154356B2 (ja) | 2003-06-11 | 2008-09-24 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置及びテレビ |
JP2006073516A (ja) * | 2004-08-30 | 2006-03-16 | Samsung Sdi Co Ltd | 電子放出素子及びその製造方法 |
JP4667031B2 (ja) | 2004-12-10 | 2011-04-06 | キヤノン株式会社 | 電子放出素子の製造方法、および該製造方法を用いた、電子源並びに画像表示装置の製造方法 |
US8576211B2 (en) * | 2006-01-24 | 2013-11-05 | Ricoh Company, Ltd. | Electronic element, current control device, arithmetic device, and display device |
TW200829074A (en) * | 2006-12-29 | 2008-07-01 | Tatung Co Ltd | Field emitting display apparatus |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5203731A (en) * | 1990-07-18 | 1993-04-20 | International Business Machines Corporation | Process and structure of an integrated vacuum microelectronic device |
US5696028A (en) * | 1992-02-14 | 1997-12-09 | Micron Technology, Inc. | Method to form an insulative barrier useful in field emission displays for reducing surface leakage |
US5572042A (en) * | 1994-04-11 | 1996-11-05 | National Semiconductor Corporation | Integrated circuit vertical electronic grid device and method |
EP0690467B1 (en) | 1994-07-01 | 1999-11-10 | Sony Corporation | Fluorescent screen structure and field emission display and methods for manufacturing these |
JP3409468B2 (ja) | 1994-09-28 | 2003-05-26 | ソニー株式会社 | 粒子放出装置、電界放出型装置及びこれらの製造方法 |
JPH0896704A (ja) | 1994-09-28 | 1996-04-12 | Sony Corp | 粒子放出装置、電界放出型装置及びこれらの製造方法 |
JPH08264109A (ja) | 1995-03-20 | 1996-10-11 | Sony Corp | 粒子放出装置、電界放出型装置及びこれらの製造方法 |
JP3097561B2 (ja) * | 1995-07-26 | 2000-10-10 | ヤマハ株式会社 | 電界放出陰極及び電界放出型素子の製造方法 |
US5872422A (en) * | 1995-12-20 | 1999-02-16 | Advanced Technology Materials, Inc. | Carbon fiber-based field emission devices |
JPH10289650A (ja) | 1997-04-11 | 1998-10-27 | Sony Corp | 電界電子放出素子及びその製造方法並びに電界電子放出型ディスプレイ装置 |
US6004830A (en) * | 1998-02-09 | 1999-12-21 | Advanced Vision Technologies, Inc. | Fabrication process for confined electron field emission device |
-
2001
- 2001-09-06 JP JP2001270703A patent/JP3689656B2/ja not_active Expired - Fee Related
- 2001-09-12 US US09/949,722 patent/US6683408B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100787235B1 (ko) * | 2006-05-19 | 2007-12-21 | 삼성에스디아이 주식회사 | 발광 장치와 이 발광 장치의 전자 방출 유닛 제조 방법 및이 발광 장치를 백 라이트 유닛으로 사용하는 액정 표시장치 |
JP2012053249A (ja) * | 2010-09-01 | 2012-03-15 | Fuji Xerox Co Ltd | 荷電粒子発生装置、帯電装置、及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
US20020030436A1 (en) | 2002-03-14 |
US6683408B2 (en) | 2004-01-27 |
JP3689656B2 (ja) | 2005-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4741764B2 (ja) | 電子放出素子 | |
JP3969981B2 (ja) | 電子源の駆動方法、駆動回路、電子源および画像形成装置 | |
JP3774682B2 (ja) | 電子放出素子、電子源および画像形成装置 | |
JP2000311587A (ja) | 電子放出装置及び画像形成装置 | |
US6278233B1 (en) | Image forming apparatus with spacer | |
JP2001167693A (ja) | 電子放出素子および電子源および画像形成装置および電子放出素子の製造方法 | |
JP2001229809A (ja) | 電子放出装置及び画像形成装置 | |
JP3689656B2 (ja) | 電子放出素子及び電子源及び画像形成装置 | |
JP2992927B2 (ja) | 画像形成装置 | |
JP4810010B2 (ja) | 電子放出素子 | |
JP2000040469A (ja) | 気密容器の製造方法および該気密容器を用いる画像形成装置の製造方法 | |
JP2003016907A (ja) | 電子放出素子、電子源、画像形成装置及び電子放出素子の製造方法 | |
JP2003092056A (ja) | 電子放出素子、電子源及び画像形成装置 | |
JP2002184301A (ja) | 電子放出素子及び電子放出素子の駆動方法及び電子源及び画像形成装置 | |
JP2003016919A (ja) | 電子放出素子、電子源、電子源集合体および画像形成装置 | |
JPH0883579A (ja) | 画像形成装置およびその製造方法 | |
JP3408065B2 (ja) | 電子放出素子、電子源及び画像形成装置の製造方法 | |
JP2002124176A (ja) | 電子放出素子及び電子源及び画像形成装置 | |
JP2003016910A (ja) | 電子放出素子、電子源、画像形成装置及び電子放出素子の製造方法 | |
JP3122880B2 (ja) | 画像表示装置の製造方法 | |
JP2002100279A (ja) | 電子放出素子及び電子源及び画像形成装置及び電子放出素子の駆動方法 | |
JP2001297690A (ja) | 電子源及び画像形成装置 | |
JPH0955161A (ja) | 表面伝導型電子放出素子、電子源基板および画像形成装置並びにそれらの製造方法 | |
JP2884496B2 (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
JP2003016909A (ja) | 電子放出素子、電子源および画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050613 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |