JP3313888B2 - 電子放出素子基板、その製造方法、及び同基板を組込んだ画像形成装置 - Google Patents
電子放出素子基板、その製造方法、及び同基板を組込んだ画像形成装置Info
- Publication number
- JP3313888B2 JP3313888B2 JP13271594A JP13271594A JP3313888B2 JP 3313888 B2 JP3313888 B2 JP 3313888B2 JP 13271594 A JP13271594 A JP 13271594A JP 13271594 A JP13271594 A JP 13271594A JP 3313888 B2 JP3313888 B2 JP 3313888B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electron
- emitting device
- surface conduction
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
- H01J2201/3165—Surface conduction emission type cathodes
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、表面伝導型電子放出素
子基板、その製造方法、及び同基板を組込んだ平面型画
像形成装置に関するものである。
子基板、その製造方法、及び同基板を組込んだ平面型画
像形成装置に関するものである。
【０００２】
【従来の技術】従来、表示装置等に利用される電子放出
素子として熱電子源と冷陰極電子源の二種類が知られて
いる。冷陰極電子線には電界放出型（以下ＦＥと略
す）、金属／絶縁層／金属型（以下ＭＩＭと略す）や表
面伝導型電子放出素子（以下ＳＣＥと略す）等がある。
素子として熱電子源と冷陰極電子源の二種類が知られて
いる。冷陰極電子線には電界放出型（以下ＦＥと略
す）、金属／絶縁層／金属型（以下ＭＩＭと略す）や表
面伝導型電子放出素子（以下ＳＣＥと略す）等がある。
【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ＆
Ｗ．Ｗ．Ｄｏｌａｎ、“Ｆｉｅｌｄｅｍｉｓｓｉｏ
ｎ”、Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ Ｐｈ
ｙｓｉｃｓ、８、８９（１９５６）等が知られている。
Ｗ．Ｗ．Ｄｏｌａｎ、“Ｆｉｅｌｄｅｍｉｓｓｉｏ
ｎ”、Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ Ｐｈ
ｙｓｉｃｓ、８、８９（１９５６）等が知られている。
【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ、“Ｔｈｅ ｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎ ａｍ
ｐｌｉｆｉｅｒ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３２、６４
６（１９６１）やＣ．Ａ．Ｓｐｎｄｔ、“Ｐｈｙｓｉｃ
ａｌ ｐｒｏｐｅｒｔｉｅｓｏｆ ｔｈｉｎ−ｆｉｌｍ
ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓｗ
ｉｔｈ ｍｏｌｙｂｄｅｎｕｍ ｃｏｎｅｓ”、Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．、４７、５２４８、（１９７６）等
が知られている。
ｄ、“Ｔｈｅ ｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎ ａｍ
ｐｌｉｆｉｅｒ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３２、６４
６（１９６１）やＣ．Ａ．Ｓｐｎｄｔ、“Ｐｈｙｓｉｃ
ａｌ ｐｒｏｐｅｒｔｉｅｓｏｆ ｔｈｉｎ−ｆｉｌｍ
ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓｗ
ｉｔｈ ｍｏｌｙｂｄｅｎｕｍ ｃｏｎｅｓ”、Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．、４７、５２４８、（１９７６）等
が知られている。
【０００５】ＳＣＥ型の例としては、Ｍ．Ｉ．Ｅｌｉｎ
ｓｏｎ、Ｒａｄｉｏ Ｅｎｇ．Ｅｌｅｃｔｒｏｎ Ｐｈ
ｙ．、１０、（１９６５）等がある。
ｓｏｎ、Ｒａｄｉｏ Ｅｎｇ．Ｅｌｅｃｔｒｏｎ Ｐｈ
ｙ．、１０、（１９６５）等がある。
【０００６】ＳＣＥは、基板上に形成された小面積の薄
膜の膜面に平行に電流を流すことにより、電子放出が生
ずる現象を利用するものである。
膜の膜面に平行に電流を流すことにより、電子放出が生
ずる現象を利用するものである。
【０００７】この表面伝導型電子放出素子としては、前
記エリンソン等によるＳｎＯ2 薄膜を用いたもの、Ａｕ
薄膜によるもの〔Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓ
ｏｌｉｄ Ｆｉｌｍｓ”、９、３１７（１９７２）〕、
Ｉｎ2 Ｏ3 ／ＳｎＯ2 薄膜によるもの〔Ｍ．Ｈａｒｔｗ
ｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ
Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．”、５１９（１９７
５）〕、カーボン薄膜によるもの〔荒木久 他：真空、
第２６巻、第１号、２２（１９８３）〕等が報告されて
いる。
記エリンソン等によるＳｎＯ2 薄膜を用いたもの、Ａｕ
薄膜によるもの〔Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓ
ｏｌｉｄ Ｆｉｌｍｓ”、９、３１７（１９７２）〕、
Ｉｎ2 Ｏ3 ／ＳｎＯ2 薄膜によるもの〔Ｍ．Ｈａｒｔｗ
ｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ
Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．”、５１９（１９７
５）〕、カーボン薄膜によるもの〔荒木久 他：真空、
第２６巻、第１号、２２（１９８３）〕等が報告されて
いる。
【０００８】これらの表面伝導型電子放出素子の典型的
な素子構成として、前述のＭ．ハートウエルの素子構成
を図７に示す。
な素子構成として、前述のＭ．ハートウエルの素子構成
を図７に示す。
【０００９】同図において７０１は絶縁性基板である。
７０４は電子放出部を含む薄膜である。スパッタで形成
されたＨ型形状金属酸化物薄膜等からなる電子放出部形
成用薄膜を、後述のフォーミングと呼ばれる通電処理す
ることにより電子放出部７０３が形成されている。ま
た、図中の素子の長さＬ１はおよそ０．５ｍｍから１ｍ
ｍ、素子の幅Ｗ２は約０．１ｍｍである。従来、これら
の表面伝導型放出素子においては、電子放出を行う前に
電子放出部形成用薄膜を予めフォーミングと呼ばれる通
電処理によって電子放出部７０３を形成するのが一般的
であった。
７０４は電子放出部を含む薄膜である。スパッタで形成
されたＨ型形状金属酸化物薄膜等からなる電子放出部形
成用薄膜を、後述のフォーミングと呼ばれる通電処理す
ることにより電子放出部７０３が形成されている。ま
た、図中の素子の長さＬ１はおよそ０．５ｍｍから１ｍ
ｍ、素子の幅Ｗ２は約０．１ｍｍである。従来、これら
の表面伝導型放出素子においては、電子放出を行う前に
電子放出部形成用薄膜を予めフォーミングと呼ばれる通
電処理によって電子放出部７０３を形成するのが一般的
であった。
【００１０】即ち、フォーミングとは前記電子放出部形
成用薄膜の両端に電圧を印加通電し、電子放出部形成用
薄膜を局所的に破壊、変形もしくは変質せしめ、電気的
に高抵抗な状態にした電子放出部７０３を形成すること
である。
成用薄膜の両端に電圧を印加通電し、電子放出部形成用
薄膜を局所的に破壊、変形もしくは変質せしめ、電気的
に高抵抗な状態にした電子放出部７０３を形成すること
である。
【００１１】尚、電子放出部７０３は電子放出部形成用
薄膜の一部に亀裂が発生しその亀裂付近から電子放出が
行なわれる場合もある。
薄膜の一部に亀裂が発生しその亀裂付近から電子放出が
行なわれる場合もある。
【００１２】以下フォーミングにより発生した電子放出
部７０３を含む電子放出部形成用薄膜を電子放出部を含
む薄膜７０４と呼ぶ。前記フォーミング処理をした表面
伝導型電子放出素子は上述電子放出部を含む薄膜７０４
に電圧を印加し、素子表面に電流を流すことにより、上
述電子放出部７０３より電子を放出せしめるものであ
る。
部７０３を含む電子放出部形成用薄膜を電子放出部を含
む薄膜７０４と呼ぶ。前記フォーミング処理をした表面
伝導型電子放出素子は上述電子放出部を含む薄膜７０４
に電圧を印加し、素子表面に電流を流すことにより、上
述電子放出部７０３より電子を放出せしめるものであ
る。
【００１３】図８は本出願人らにより提案された表面伝
導型電子放出素子の構成を示す。（特開平２−５６８２
２）同図において８０１は絶縁性基板、８０５と８０６
は素子電極、８０４は電子放出部を含む薄膜、８０３は
電子放出部である。電子放出部を含む薄膜８０４のうち
電子放出部８０３としては粒径が数十オングストローム
の導電性微粒子からなり、これ以外の電子放出部を含む
薄膜８０４は微粒子膜からなる。なおここで述べる微粒
子膜とは、複数の微粒子が集合した膜であり、その微細
構造として、微粒子が個々に分散配置した状態のみら
ず、微粒子が互いに隣接、あるいは重なり合った状態
（島状も含む）の膜をさす。またこれとは別に電子放出
部を含む薄膜８０４は、導電性微粒子が分散されたカー
ボン薄膜等の場合がある。
導型電子放出素子の構成を示す。（特開平２−５６８２
２）同図において８０１は絶縁性基板、８０５と８０６
は素子電極、８０４は電子放出部を含む薄膜、８０３は
電子放出部である。電子放出部を含む薄膜８０４のうち
電子放出部８０３としては粒径が数十オングストローム
の導電性微粒子からなり、これ以外の電子放出部を含む
薄膜８０４は微粒子膜からなる。なおここで述べる微粒
子膜とは、複数の微粒子が集合した膜であり、その微細
構造として、微粒子が個々に分散配置した状態のみら
ず、微粒子が互いに隣接、あるいは重なり合った状態
（島状も含む）の膜をさす。またこれとは別に電子放出
部を含む薄膜８０４は、導電性微粒子が分散されたカー
ボン薄膜等の場合がある。
【００１４】電子放出部を含む薄膜８０４の材料の具体
例を挙げるならばＰｔ、Ｐｄ、Ｒｕ、Ａｇ、Ａｕ、Ｔ
ｉ、Ｉｎ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等
の金属、ＰｄＯ、ＳｎＯ2 、Ｉｎ2 Ｏ3 、ＰｂＯ、Ｓｂ
2 Ｏ3 等の酸化物、ＨｆＢ2 、ＺｒＢ2 、ＬａＢ6 、Ｃ
ｅＢ6 、ＹＢ4 、ＧｄＢ4 等の硼化物、ＴｉＣ、Ｚｒ
Ｃ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、Ｔｉ
Ｎ、ＺｒＮ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導
体、カーボン、ＡｇＭｇ、ＮｉＣｕ等がある。
例を挙げるならばＰｔ、Ｐｄ、Ｒｕ、Ａｇ、Ａｕ、Ｔ
ｉ、Ｉｎ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等
の金属、ＰｄＯ、ＳｎＯ2 、Ｉｎ2 Ｏ3 、ＰｂＯ、Ｓｂ
2 Ｏ3 等の酸化物、ＨｆＢ2 、ＺｒＢ2 、ＬａＢ6 、Ｃ
ｅＢ6 、ＹＢ4 、ＧｄＢ4 等の硼化物、ＴｉＣ、Ｚｒ
Ｃ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、Ｔｉ
Ｎ、ＺｒＮ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導
体、カーボン、ＡｇＭｇ、ＮｉＣｕ等がある。
【００１５】電子放出部を含む薄膜８０４は真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、デイ
ッピング法、スピナー法等によって形成される。
法、スパッタ法、化学的気相堆積法、分散塗布法、デイ
ッピング法、スピナー法等によって形成される。
【００１６】また、本出願人らは、前記表面伝導型電子
放出素子を用いた電子源や画像形成装置も提案した（Ｕ
ＳＰ５０６６８８３）。図９は前記表面伝導型電子放出
素子を配置した画像形成装置の斜視図を示す。基板９０
１上に設けた複数の電子放出素子はそれぞれ２本の配
線、例えばＤｒ ２とＤｌ ２に並列接続されている。
電子放出素子９０４を作成した基板の上方には電子通過
孔９０５を有する変調電極９０６が電子放出素子の配線
９０３と直交して配置してある。
放出素子を用いた電子源や画像形成装置も提案した（Ｕ
ＳＰ５０６６８８３）。図９は前記表面伝導型電子放出
素子を配置した画像形成装置の斜視図を示す。基板９０
１上に設けた複数の電子放出素子はそれぞれ２本の配
線、例えばＤｒ ２とＤｌ ２に並列接続されている。
電子放出素子９０４を作成した基板の上方には電子通過
孔９０５を有する変調電極９０６が電子放出素子の配線
９０３と直交して配置してある。
【００１７】また、画像形成装置の断面図を図１０に示
す。ここで、９０１は基板、１００２は素子電極、１０
１３は配線、１００５は絶縁膜、９０６は変調電極、９
０５は電子通過孔、１００３は電子放出部を含む薄膜を
示す。
す。ここで、９０１は基板、１００２は素子電極、１０
１３は配線、１００５は絶縁膜、９０６は変調電極、９
０５は電子通過孔、１００３は電子放出部を含む薄膜を
示す。
【００１８】次に表面伝導型電子放出素子基板の製造工
程の概略を図１１を用いて以下に記す。
程の概略を図１１を用いて以下に記す。
【００１９】工程−ａ 基板９０１上にホトリソグラフ
ィー技術によりレジストパターン１１１７を形成し、素
子電極１１１８を形成する。素子電極材料としては、導
電性を有するものであれば使用できる。
ィー技術によりレジストパターン１１１７を形成し、素
子電極１１１８を形成する。素子電極材料としては、導
電性を有するものであれば使用できる。
【００２０】工程−ｂ リフトオフによって不要部分の
素子電極材料を除去する。
素子電極材料を除去する。
【００２１】工程−ｃ 電極１１１８上にマスクとなる
層１１１９を積層・パターニングし、その上に電子放出
部形成用薄膜１１０４を形成する。
層１１１９を積層・パターニングし、その上に電子放出
部形成用薄膜１１０４を形成する。
【００２２】工程−ｄ 電子放出部形成用薄膜１１０４
をリフトオフによって不要の部分を除去することにより
電子放出部を含む薄膜１００３を形成する。
をリフトオフによって不要の部分を除去することにより
電子放出部を含む薄膜１００３を形成する。
【００２３】工程−ｅ 配線９０３を真空蒸着技術、ホ
トリソグラフィー技術により形成する。配線材には通常
電極材として用いられるものであればよい。
トリソグラフィー技術により形成する。配線材には通常
電極材として用いられるものであればよい。
【００２４】工程−ｆ 変調電極を支持するための絶縁
膜１１０５を形成し、変調電極９０６を真空蒸着技術に
より形成する。
膜１１０５を形成し、変調電極９０６を真空蒸着技術に
より形成する。
【００２５】工程−ｇ 絶縁層１１０５、変調電極９０
６をホトリソグラフィー技術、エッチング技術により、
不要部分を取り去り、電子放出部を含む薄膜１００３を
露出させる。
６をホトリソグラフィー技術、エッチング技術により、
不要部分を取り去り、電子放出部を含む薄膜１００３を
露出させる。
【００２６】
【発明が解決しようとする課題】しかしながら、本出願
人が、提案した表面伝導型電子放出素子を複数設置した
電子源及び該電子源と対向した位置に蛍光体を配置した
該表示装置等の画像形成装置（図９）においても、多数
素子を並列に配列した素子の配線（行方向配線）と直交
する方向（列方向配線）にグリッドを設ける事が、電子
を放出する素子を選択するためには、必須であり、簡易
な構成でかつ容易に、電子を放出する素子を選択し、そ
の電子放出量を制御し得る電子源ではなかった。また、
該電子源と対向した位置に配置された蛍光体を、選択的
に制御された明るさで発光せしめるには、グリッドが必
須であり、簡易な構成でかつ容易に、電子を放出する素
子を選択し、その電子放出量を制御し、蛍光体の輝度を
制御でき得る表示装置等の画像形成装置ではなかった。
人が、提案した表面伝導型電子放出素子を複数設置した
電子源及び該電子源と対向した位置に蛍光体を配置した
該表示装置等の画像形成装置（図９）においても、多数
素子を並列に配列した素子の配線（行方向配線）と直交
する方向（列方向配線）にグリッドを設ける事が、電子
を放出する素子を選択するためには、必須であり、簡易
な構成でかつ容易に、電子を放出する素子を選択し、そ
の電子放出量を制御し得る電子源ではなかった。また、
該電子源と対向した位置に配置された蛍光体を、選択的
に制御された明るさで発光せしめるには、グリッドが必
須であり、簡易な構成でかつ容易に、電子を放出する素
子を選択し、その電子放出量を制御し、蛍光体の輝度を
制御でき得る表示装置等の画像形成装置ではなかった。
【００２７】
【課題を解決するための手段】本発明は、ｍ本の行方向
配線およびｎ本の列方向配線（但し、ｍ、ｎは自然数
で、同一でも異なっていても良い）と、素子電極および
電子放出部を含む薄膜を有すると共に該行方向配線及び
列方向配線と接続された表面伝導型電子放出素子とを基
板上に形成してなる表面伝導型電子放出素子基板におい
て、該行方向配線と該列方向配線とが絶縁膜を介する交
差部を有し、かつ該交差部において少なくともいずれか
の配線の膜厚が該交差部以外の該配線の膜厚より薄いこ
とを特徴とする表面伝導型電子放出素子基板に関する。
特に、行方向配線および列方向配線のうち、前記交差部
において基板側の配線を下配線、上側の配線を上配線と
定義したとき、前記交差部における上配線の膜厚が該交
差部以外の該配線の膜厚より薄いことが好ましい。
配線およびｎ本の列方向配線（但し、ｍ、ｎは自然数
で、同一でも異なっていても良い）と、素子電極および
電子放出部を含む薄膜を有すると共に該行方向配線及び
列方向配線と接続された表面伝導型電子放出素子とを基
板上に形成してなる表面伝導型電子放出素子基板におい
て、該行方向配線と該列方向配線とが絶縁膜を介する交
差部を有し、かつ該交差部において少なくともいずれか
の配線の膜厚が該交差部以外の該配線の膜厚より薄いこ
とを特徴とする表面伝導型電子放出素子基板に関する。
特に、行方向配線および列方向配線のうち、前記交差部
において基板側の配線を下配線、上側の配線を上配線と
定義したとき、前記交差部における上配線の膜厚が該交
差部以外の該配線の膜厚より薄いことが好ましい。
【００２８】ここで前記上配線は、前記絶縁膜上以外の
部分において前記下配線間に配置された補充配線と、該
補充配線および前記下配線上に形成された連続する配線
とにより構成されることが好ましい。
部分において前記下配線間に配置された補充配線と、該
補充配線および前記下配線上に形成された連続する配線
とにより構成されることが好ましい。
【００２９】さらに本発明は、ｍ本の行方向配線および
ｎ本の列方向配線（但し、ｍ、ｎは自然数で、同一でも
異なっていても良い）と、該行方向配線および列方向配
線が絶縁膜を介して交差する交差部と、素子電極および
電子放出部を含む薄膜を有すると共に該行方向配線及び
列方向配線と接続された表面伝導型電子放出素子とを基
板上に形成してなる表面伝導型電子放出素子基板の製造
方法において（以下、行方向配線および列方向配線のう
ち、前記交差部において基板側の配線を下配線、上側の
配線を上配線という。）、前記下配線を形成する工程
と、前記絶縁膜を形成する個所を除いて、上配線の一部
として、後の工程で連続的に形成される配線の下側に補
充配線を形成する工程と、前記絶縁膜を形成する工程
と、前記補充配線および前記絶縁膜の所定位置に上配線
の一部として連続する配線を形成する工程とを含む表面
伝導型電子放出素子基板の製造方法に関する。このと
き、前記の補充配線を設ける工程は、前記の下配線を形
成する工程と同時に行うことができる。あるいは、前記
の補充配線を設ける工程は、前記の下配線を形成する工
程の後に行うことができる。
ｎ本の列方向配線（但し、ｍ、ｎは自然数で、同一でも
異なっていても良い）と、該行方向配線および列方向配
線が絶縁膜を介して交差する交差部と、素子電極および
電子放出部を含む薄膜を有すると共に該行方向配線及び
列方向配線と接続された表面伝導型電子放出素子とを基
板上に形成してなる表面伝導型電子放出素子基板の製造
方法において（以下、行方向配線および列方向配線のう
ち、前記交差部において基板側の配線を下配線、上側の
配線を上配線という。）、前記下配線を形成する工程
と、前記絶縁膜を形成する個所を除いて、上配線の一部
として、後の工程で連続的に形成される配線の下側に補
充配線を形成する工程と、前記絶縁膜を形成する工程
と、前記補充配線および前記絶縁膜の所定位置に上配線
の一部として連続する配線を形成する工程とを含む表面
伝導型電子放出素子基板の製造方法に関する。このと
き、前記の補充配線を設ける工程は、前記の下配線を形
成する工程と同時に行うことができる。あるいは、前記
の補充配線を設ける工程は、前記の下配線を形成する工
程の後に行うことができる。
【００３０】本発明の素子基板は上記のように構成する
ことにより、グリッド電極を必要とせず、前述のグリッ
ド電極にともなう問題が解決され、製法が簡略化され、
安価でかつ簡易な構成の電子放出素子が提供できるとと
もに、配線表面位置の高低差が緩和され、製造プロセス
における段差によるパターン欠陥を抑制できる。
ことにより、グリッド電極を必要とせず、前述のグリッ
ド電極にともなう問題が解決され、製法が簡略化され、
安価でかつ簡易な構成の電子放出素子が提供できるとと
もに、配線表面位置の高低差が緩和され、製造プロセス
における段差によるパターン欠陥を抑制できる。
【００３１】また、該交差部において行方向配線の少な
くとも一部及び列方向配線の少なくとも一部は該絶縁膜
と基板との間に配置することにより絶縁膜端部における
配線の断線が抑制でき歩留まりが向上する。あるいは、
交差部における配線の膜厚と該絶縁膜の膜厚とを合わせ
た膜厚が該交差部以外の該配線の膜厚とほぼ等しいこと
により絶縁膜端部における配線の断線が抑制できる。ま
た、前述の表面伝導型電子放出素子を用いて、平面型画
像形成装置を形成することにより安価でかつ簡易な構成
の平面型画像形成装置を提供できる。
くとも一部及び列方向配線の少なくとも一部は該絶縁膜
と基板との間に配置することにより絶縁膜端部における
配線の断線が抑制でき歩留まりが向上する。あるいは、
交差部における配線の膜厚と該絶縁膜の膜厚とを合わせ
た膜厚が該交差部以外の該配線の膜厚とほぼ等しいこと
により絶縁膜端部における配線の断線が抑制できる。ま
た、前述の表面伝導型電子放出素子を用いて、平面型画
像形成装置を形成することにより安価でかつ簡易な構成
の平面型画像形成装置を提供できる。
【００３２】更に、本発明方法によれば、グリッド電極
にともなう歩留まりの低下を抑制できるとともに、配線
の断線欠陥を抑制できる容易な製造方法を提供できる。
にともなう歩留まりの低下を抑制できるとともに、配線
の断線欠陥を抑制できる容易な製造方法を提供できる。
【００３３】本発明による画像形成装置の実施態様につ
いて以下に説明する。図１にマトリックス状配線基板の
配線構成図を、図２に画像形成装置の構成図を示す。
いて以下に説明する。図１にマトリックス状配線基板の
配線構成図を、図２に画像形成装置の構成図を示す。
【００３４】図１において１０１は石英ガラス、Ｎａな
どの不純物含有量を減少したガラス、青板ガラス、Ｓｉ
Ｏ2 を積層した青板などのガラス基板およびアルミナな
どのセラミックス基板などの絶縁性基板、１０２はＮ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，
Ｐｄなどの金属あるいは合金およびＰｄ，Ａｇ，Ａｕ，
ＲｕＯ2 ，Ｐｄ−Ａｇなどの金属あるいは金属酸化物と
ガラスなどから構成される印刷導体、Ｉｎ2 Ｏ3 −Ｓｎ
Ｏ2 などの透明導体およびポリシリコンなどの半導体材
料などの半導体導体材料などの抵抗が十分低い材料から
なる列方向配線、１０３は配線１０２と同様抵抗が十分
に低い材料からなる行方向配線、１０４は絶縁体材料で
ある。
どの不純物含有量を減少したガラス、青板ガラス、Ｓｉ
Ｏ2 を積層した青板などのガラス基板およびアルミナな
どのセラミックス基板などの絶縁性基板、１０２はＮ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，
Ｐｄなどの金属あるいは合金およびＰｄ，Ａｇ，Ａｕ，
ＲｕＯ2 ，Ｐｄ−Ａｇなどの金属あるいは金属酸化物と
ガラスなどから構成される印刷導体、Ｉｎ2 Ｏ3 −Ｓｎ
Ｏ2 などの透明導体およびポリシリコンなどの半導体材
料などの半導体導体材料などの抵抗が十分低い材料から
なる列方向配線、１０３は配線１０２と同様抵抗が十分
に低い材料からなる行方向配線、１０４は絶縁体材料で
ある。
【００３５】図２において２０１は表面伝導型電子放出
素子が形成されたマトリックス状配線基板２００を固定
したリアプレートである。ここで、リアプレートはマト
リックス状配線基板を補強する目的で設けられているた
め、マトリックス状配線基板が十分な強度を持つ場合は
不要である。また、２０２は支持枠、２０３は蛍光体、
２０４はフェースプレートである。
素子が形成されたマトリックス状配線基板２００を固定
したリアプレートである。ここで、リアプレートはマト
リックス状配線基板を補強する目的で設けられているた
め、マトリックス状配線基板が十分な強度を持つ場合は
不要である。また、２０２は支持枠、２０３は蛍光体、
２０４はフェースプレートである。
【００３６】ここで、配線構造は図１に示した形状に限
らず、図３ｂ（Ａ−Ａ′断面図）に示す様に絶縁材料３
０４と基板３０１との間に列方向配線３０２の幅全部
と、行方向配線３０３と接続される補充配線３０２ａの
一部の配線が配置されていてもかまわない。また、図１
２に示すように基板側に配置された配線（本態様におい
ては配線１２０２）が交差部において配線１２０２と一
体になる補充配線１２０３ａと比較して膜厚が薄い構造
を有していてもかまわない。また、両方の配線が交差部
において膜厚が薄い構造でもかまわない。
らず、図３ｂ（Ａ−Ａ′断面図）に示す様に絶縁材料３
０４と基板３０１との間に列方向配線３０２の幅全部
と、行方向配線３０３と接続される補充配線３０２ａの
一部の配線が配置されていてもかまわない。また、図１
２に示すように基板側に配置された配線（本態様におい
ては配線１２０２）が交差部において配線１２０２と一
体になる補充配線１２０３ａと比較して膜厚が薄い構造
を有していてもかまわない。また、両方の配線が交差部
において膜厚が薄い構造でもかまわない。
【００３７】しかし、交差部における配線の膜厚と絶縁
膜の膜厚とを合わせた膜厚が、該配線の交差部以外の配
線の膜厚の０．７〜１．３倍であることが好ましい。
膜の膜厚とを合わせた膜厚が、該配線の交差部以外の配
線の膜厚の０．７〜１．３倍であることが好ましい。
【００３８】
〔実施例１〕本発明による表面伝導型電子放出素子およ
びそれを用いた画像形成装置の第１の実施例について説
明する。
びそれを用いた画像形成装置の第１の実施例について説
明する。
【００３９】図４に本実施例による表面伝導型電子放出
素子の工程図を示す。 工程 ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板４０１上に、真空蒸着
により厚さ５０ÅのＣｒ、厚さ６０００ÅのＡｕ、厚さ
３００ÅのＣｒを順次墳層した後、ホトレジスト（ＡＺ
１３７０へキスト社製）をスピンナーにより回転塗布、
ベークした後、ホトマスク像を露光、現像して、列方向
配線４０２のレジストパターンを形成し、Ａｕ／Ｃｒ堆
積膜をウエットエッチングして、所望の形状の下配線４
０２を形成した。 工程 ｂ その後、所望のパターンをホトレジスト（ＲＤ−２００
０Ｎ−４１ 日立化成社製）形成し、真空蒸着法によ
り、厚さ５０ÅのＣｒ、厚さ１００００ÅのＡｕを順次
堆積した。ホトレジストパターンを有機溶剤で溶解し、
Ａｕ／Ｃｒ堆積膜をリフトオフし、行方向補充配線４０
３を形成した。 工程 ｃ 層間絶縁層としてシリコン酸化膜を１００００Å、ＲＦ
スパッタにより堆積し、所望の位置にホトレジストパタ
ーンを作り、これをマスクしてエッチングして不要部分
のシリコン酸化膜を取り去り、所望の形状の絶縁膜４０
４を形成した。エッチングはＣＦ４とＨ２ガスを用いた
ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）
法によった。 工程 ｄ その後、所望のパターンをホトレジスト（ＲＤ−２００
０Ｎ−４１ 日立化成社製）形成し、真空蒸着法によ
り、厚さ５０ÅのＣｒ、厚さ３０００ÅのＡｕを順次堆
積した。ホトレジストパターンを有機溶剤で溶解し、Ａ
ｕ／Ｃｒ堆積膜をリフトオフし、行方向配線４０５を形
成した。 工程 ｅ その後、素子電極素子電極間ギャップを有するパターン
をホトレジスト（ＲＤ−２０００Ｎ−４１ 日立化成社
製）形成し、真空蒸着法により、厚さ５０ÅのＴｉ、厚
さ１０００ÅのＮｉを順次堆積した。ホトレジストパタ
ーンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオ
フし、素子電極間隔Ｌ１は３μｍとし、素子電極幅を３
８０μｍとする素子電極４０６を形成した。
素子の工程図を示す。 工程 ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板４０１上に、真空蒸着
により厚さ５０ÅのＣｒ、厚さ６０００ÅのＡｕ、厚さ
３００ÅのＣｒを順次墳層した後、ホトレジスト（ＡＺ
１３７０へキスト社製）をスピンナーにより回転塗布、
ベークした後、ホトマスク像を露光、現像して、列方向
配線４０２のレジストパターンを形成し、Ａｕ／Ｃｒ堆
積膜をウエットエッチングして、所望の形状の下配線４
０２を形成した。 工程 ｂ その後、所望のパターンをホトレジスト（ＲＤ−２００
０Ｎ−４１ 日立化成社製）形成し、真空蒸着法によ
り、厚さ５０ÅのＣｒ、厚さ１００００ÅのＡｕを順次
堆積した。ホトレジストパターンを有機溶剤で溶解し、
Ａｕ／Ｃｒ堆積膜をリフトオフし、行方向補充配線４０
３を形成した。 工程 ｃ 層間絶縁層としてシリコン酸化膜を１００００Å、ＲＦ
スパッタにより堆積し、所望の位置にホトレジストパタ
ーンを作り、これをマスクしてエッチングして不要部分
のシリコン酸化膜を取り去り、所望の形状の絶縁膜４０
４を形成した。エッチングはＣＦ４とＨ２ガスを用いた
ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）
法によった。 工程 ｄ その後、所望のパターンをホトレジスト（ＲＤ−２００
０Ｎ−４１ 日立化成社製）形成し、真空蒸着法によ
り、厚さ５０ÅのＣｒ、厚さ３０００ÅのＡｕを順次堆
積した。ホトレジストパターンを有機溶剤で溶解し、Ａ
ｕ／Ｃｒ堆積膜をリフトオフし、行方向配線４０５を形
成した。 工程 ｅ その後、素子電極素子電極間ギャップを有するパターン
をホトレジスト（ＲＤ−２０００Ｎ−４１ 日立化成社
製）形成し、真空蒸着法により、厚さ５０ÅのＴｉ、厚
さ１０００ÅのＮｉを順次堆積した。ホトレジストパタ
ーンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオ
フし、素子電極間隔Ｌ１は３μｍとし、素子電極幅を３
８０μｍとする素子電極４０６を形成した。
【００４０】その後、所望の形状に膜厚１０００ÅのＣ
ｒ膜を真空蒸着により堆積・パターニングし、その上に
有機Ｐｄ（ｃｃｐ４２３０奥野製薬（株）社製）をスピ
ンナーにより回転塗布、３００℃で１０分間の加熱焼成
処理をした。また、こうして形成された主元素としてＰ
ｄよりなる微粒子からなる電子放出部形成用薄膜の膜厚
は１００Å、シート抵抗値は５×１０4 Ω／□であっ
た。なおここで述べる微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは、重なり合った状態（島状も含む）の膜をさし、
その粒径とは、前記状態で粒子形状が認識可能な微粒子
についての径をいう。つぎに、Ｃｒ膜および焼成後の電
子放出部形成用薄膜を酸エッチャントによりエッチング
し、電子放出部形成用薄膜４０７を形成した。
ｒ膜を真空蒸着により堆積・パターニングし、その上に
有機Ｐｄ（ｃｃｐ４２３０奥野製薬（株）社製）をスピ
ンナーにより回転塗布、３００℃で１０分間の加熱焼成
処理をした。また、こうして形成された主元素としてＰ
ｄよりなる微粒子からなる電子放出部形成用薄膜の膜厚
は１００Å、シート抵抗値は５×１０4 Ω／□であっ
た。なおここで述べる微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは、重なり合った状態（島状も含む）の膜をさし、
その粒径とは、前記状態で粒子形状が認識可能な微粒子
についての径をいう。つぎに、Ｃｒ膜および焼成後の電
子放出部形成用薄膜を酸エッチャントによりエッチング
し、電子放出部形成用薄膜４０７を形成した。
【００４１】以上述べたようにして、電子放出素子を形
成した。このようにして作成した電子放出素子の配線表
面位置の高低差が補充配線４０３で緩和される結果、列
方向配線膜厚のみの凹凸に抑えられ、絶縁膜による凹凸
は抑制できた。また、グリッドを用いないため、製法が
簡略化され、大面積電子放出素子を作製しても極端な歩
留まりの低下は起こらなかった。さらに、製造工程の簡
略化により低コスト化出来た。また、絶縁膜段差部によ
る行方向配線の断線が抑えられ、歩留まりが向上した。
成した。このようにして作成した電子放出素子の配線表
面位置の高低差が補充配線４０３で緩和される結果、列
方向配線膜厚のみの凹凸に抑えられ、絶縁膜による凹凸
は抑制できた。また、グリッドを用いないため、製法が
簡略化され、大面積電子放出素子を作製しても極端な歩
留まりの低下は起こらなかった。さらに、製造工程の簡
略化により低コスト化出来た。また、絶縁膜段差部によ
る行方向配線の断線が抑えられ、歩留まりが向上した。
【００４２】つぎに、以上のようにして作成した電子源
を用いて表示装置を構成した例を、図１３と図１４を用
いて説明する。
を用いて表示装置を構成した例を、図１３と図１４を用
いて説明する。
【００４３】以上のようにして多数の平面型表面伝導電
子放出素子を作製した基板１３１１をリアプレート１３
０１上に固定した後、基板１３１１の５ｍｍ上方に、フ
ェースプレート１３０６（ガラス基板１３０３の内面に
蛍光膜１３０４とメタルバック１３０５が形成されて構
成される）を支持枠１３０２を介し配置し、フェースプ
レート１３０６、支持枠１３０２、リアプレート１３０
１の接合部にフリットガラスを塗布し、大気中にあるい
は窒素雰囲気中で４００℃ないし５００℃で１０分以上
焼成することで封着した。またリアプレート１３０１へ
の基板１３１１の固定もフリットガラスで行った。
子放出素子を作製した基板１３１１をリアプレート１３
０１上に固定した後、基板１３１１の５ｍｍ上方に、フ
ェースプレート１３０６（ガラス基板１３０３の内面に
蛍光膜１３０４とメタルバック１３０５が形成されて構
成される）を支持枠１３０２を介し配置し、フェースプ
レート１３０６、支持枠１３０２、リアプレート１３０
１の接合部にフリットガラスを塗布し、大気中にあるい
は窒素雰囲気中で４００℃ないし５００℃で１０分以上
焼成することで封着した。またリアプレート１３０１へ
の基板１３１１の固定もフリットガラスで行った。
【００４４】図１３において、１３１２は電子放出素
子、１３１３、１３１４はそれぞれ列方向及び行方向の
配線である。
子、１３１３、１３１４はそれぞれ列方向及び行方向の
配線である。
【００４５】蛍光膜１３０４は、モノクロームの場合は
蛍光体のみから成る場合もあるが、本実施例では蛍光体
はストライプ形状を採用し、先にブラックストライプを
形成し、その間隙部に各色蛍光体を塗布し、蛍光膜１３
０４を作製した。ブラックストライプの材料として通常
良く用いられている黒鉛を主成分とする材料を用いた。
蛍光体のみから成る場合もあるが、本実施例では蛍光体
はストライプ形状を採用し、先にブラックストライプを
形成し、その間隙部に各色蛍光体を塗布し、蛍光膜１３
０４を作製した。ブラックストライプの材料として通常
良く用いられている黒鉛を主成分とする材料を用いた。
【００４６】ガラス基板１３０３に蛍光体を塗布する方
法はスラリー法を用いた。
法はスラリー法を用いた。
【００４７】また、蛍光膜１３０４の内面側には通常メ
タルバック１３０５が設けられる。メタルバックは、蛍
光膜作製後、蛍光膜の内面側表面の平滑化処理（通常フ
ィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸
着することで作製した。
タルバック１３０５が設けられる。メタルバックは、蛍
光膜作製後、蛍光膜の内面側表面の平滑化処理（通常フ
ィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸
着することで作製した。
【００４８】フェースプレート１３０６には、更に蛍光
膜１３０４の導電性を高めるため、蛍光膜１３０４の外
面側に透明電極（不図示）が設けられる場合もあるが、
本実施例では、メタルバックのみで十分な導電性が得ら
れたので省略した。
膜１３０４の導電性を高めるため、蛍光膜１３０４の外
面側に透明電極（不図示）が設けられる場合もあるが、
本実施例では、メタルバックのみで十分な導電性が得ら
れたので省略した。
【００４９】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。
【００５０】以上のようにして完成したガラス容器内の
雰囲気を排気管（図示せず）を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Ｄｘ１ないし
ＤｘｍとＤｙ１ないしＤｙｎを通じ電子放出素子１３１
２の電極１３１３、１３１４間に電圧を印加し、電子放
出部を、電子放出部形成用薄膜を通電処理（フォーミン
グ）することにより作成した。フォーミング処理の電圧
波形を図１４に示す。
雰囲気を排気管（図示せず）を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Ｄｘ１ないし
ＤｘｍとＤｙ１ないしＤｙｎを通じ電子放出素子１３１
２の電極１３１３、１３１４間に電圧を印加し、電子放
出部を、電子放出部形成用薄膜を通電処理（フォーミン
グ）することにより作成した。フォーミング処理の電圧
波形を図１４に示す。
【００５１】図１４中、Ｔ１及びＴ２は電圧波形のパル
ス幅とパルス間隔であり、本実施例ではＴ１を１ミリ
秒、Ｔ２を１０ミリ秒とし、三角波の波高値（フォーミ
ング時のピーク電圧）は５Ｖとし、フォーミング処理は
約１×１０-6ｔｏｒｒの真空雰囲気下で６０秒間行っ
た。
ス幅とパルス間隔であり、本実施例ではＴ１を１ミリ
秒、Ｔ２を１０ミリ秒とし、三角波の波高値（フォーミ
ング時のピーク電圧）は５Ｖとし、フォーミング処理は
約１×１０-6ｔｏｒｒの真空雰囲気下で６０秒間行っ
た。
【００５２】このように作製された電子放出部は、パラ
ジウムを元素を主成分とする微粒子が分散配置された状
態となり、その微粒子の平均粒径は３０Åであった。
ジウムを元素を主成分とする微粒子が分散配置された状
態となり、その微粒子の平均粒径は３０Åであった。
【００５３】フォーミングを行い、電子放出部を形成し
電子放出素子を作製した。
電子放出素子を作製した。
【００５４】次に１０-6ｔｏｒｒ程度の真空度で、不図
示の排気管をガスバーナーで熱することで溶着し外囲器
の封止を行った。最後に封止後の真空度を維持するため
に、ゲッター処理を行った。これは、封止を行う直前
に、高周波加熱等の加熱法により、画像形成装置内の所
定の位置（不図示）に配置されたゲッターを加熱し、蒸
着膜を形成処理した。ゲッターはＢａ等を主成分とし
た。
示の排気管をガスバーナーで熱することで溶着し外囲器
の封止を行った。最後に封止後の真空度を維持するため
に、ゲッター処理を行った。これは、封止を行う直前
に、高周波加熱等の加熱法により、画像形成装置内の所
定の位置（不図示）に配置されたゲッターを加熱し、蒸
着膜を形成処理した。ゲッターはＢａ等を主成分とし
た。
【００５５】以上のように完成した本発明の画像表示装
置において、各電子放出素子には、容器外端子Ｄｘｌな
いしＤｘｍ，ＤｙｌないしＤｙｎを通じ、走査信号及び
変調信号を不図示の信号発生手段よりそれぞれ、印加す
ることにより、電子放出させ、高圧端子Ｈｖを通じ、メ
タルバック１３０５に数ｋＶ以上の高圧を印加し、電子
ビームを加速し、蛍光膜１３０４に衝突させ、励起・発
光させることで画像を表示した。 〔実施例２〕本発明による表面伝導型電子放出素子の第
２の実施例について説明する。
置において、各電子放出素子には、容器外端子Ｄｘｌな
いしＤｘｍ，ＤｙｌないしＤｙｎを通じ、走査信号及び
変調信号を不図示の信号発生手段よりそれぞれ、印加す
ることにより、電子放出させ、高圧端子Ｈｖを通じ、メ
タルバック１３０５に数ｋＶ以上の高圧を印加し、電子
ビームを加速し、蛍光膜１３０４に衝突させ、励起・発
光させることで画像を表示した。 〔実施例２〕本発明による表面伝導型電子放出素子の第
２の実施例について説明する。
【００５６】図５に本実施例による表面伝導型電子放出
素子の工程図を示す。 工程 ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板５０１上に、真空蒸着
により厚さ５０ÅのＣｒ、厚さ１００００ÅのＡｕ、厚
さ３００ÅのＣｒを順次積層した後、ホトレジスト（Ａ
Ｚ１３７０ヘキスト社製）をスピンナーにより回転塗
布、ベークした後、ホトマスク像を露光、現像して、列
方向配線および行方向配線の一部５０２のレジストパタ
ーンを形成し、Ｃｒ／Ａｕ／Ｃｒ堆積膜をウエットエッ
チングして、所望の形状の下配線である列方向配線５０
２及び補充配線５０２ａを形成した。なお、列方向配線
５０２の幅は補充配線５０２ａよりも幅広に形成した。 工程 ｂ 層間絶縁層としてシリコン酸化膜を１００００Å、ＲＦ
スパッタにより堆積し、所望の位置にホトレジストパタ
ーンを作り、これをマスクとしてエッチングして不要部
分のシリコン酸化膜を取り去り、所望の形状の層間絶縁
膜５０３を形成した。エッチングはＣＦ4 とＨ2 ガスを
用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉ
ｎｇ）法によった。 工程 ｃ その後、所望のパターンをホトレジスト（ＲＤ−２００
０Ｎ−４１ 日立化成社製）形成し、真空蒸着法によ
り、厚さ５０ÅのＣｒ、厚さ３０００ÅのＡｕを順次堆
積した。ホトレジストパターンを有機溶剤で溶解し、Ａ
ｕ／Ｃｒ堆積膜をリフトオフし、行方向配線５０４を形
成した。 工程 ｄ その後、素子電極素子電極間ギャップを有するパターン
をホトレジスト（ＲＤ−２０００Ｎ−４１ 日立化成社
製）形成し、真空蒸着法により、厚さ５０ÅのＴｉ、厚
さ１０００ÅのＮｉを順次堆積した。ホトレジストパタ
ーンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオ
フし、素子電極間隔Ｌ１は３μｍとし、素子電極の幅Ｗ
１を３００μｍとする素子電極５０５を形成した。
素子の工程図を示す。 工程 ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板５０１上に、真空蒸着
により厚さ５０ÅのＣｒ、厚さ１００００ÅのＡｕ、厚
さ３００ÅのＣｒを順次積層した後、ホトレジスト（Ａ
Ｚ１３７０ヘキスト社製）をスピンナーにより回転塗
布、ベークした後、ホトマスク像を露光、現像して、列
方向配線および行方向配線の一部５０２のレジストパタ
ーンを形成し、Ｃｒ／Ａｕ／Ｃｒ堆積膜をウエットエッ
チングして、所望の形状の下配線である列方向配線５０
２及び補充配線５０２ａを形成した。なお、列方向配線
５０２の幅は補充配線５０２ａよりも幅広に形成した。 工程 ｂ 層間絶縁層としてシリコン酸化膜を１００００Å、ＲＦ
スパッタにより堆積し、所望の位置にホトレジストパタ
ーンを作り、これをマスクとしてエッチングして不要部
分のシリコン酸化膜を取り去り、所望の形状の層間絶縁
膜５０３を形成した。エッチングはＣＦ4 とＨ2 ガスを
用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉ
ｎｇ）法によった。 工程 ｃ その後、所望のパターンをホトレジスト（ＲＤ−２００
０Ｎ−４１ 日立化成社製）形成し、真空蒸着法によ
り、厚さ５０ÅのＣｒ、厚さ３０００ÅのＡｕを順次堆
積した。ホトレジストパターンを有機溶剤で溶解し、Ａ
ｕ／Ｃｒ堆積膜をリフトオフし、行方向配線５０４を形
成した。 工程 ｄ その後、素子電極素子電極間ギャップを有するパターン
をホトレジスト（ＲＤ−２０００Ｎ−４１ 日立化成社
製）形成し、真空蒸着法により、厚さ５０ÅのＴｉ、厚
さ１０００ÅのＮｉを順次堆積した。ホトレジストパタ
ーンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオ
フし、素子電極間隔Ｌ１は３μｍとし、素子電極の幅Ｗ
１を３００μｍとする素子電極５０５を形成した。
【００５７】その後、所望の形状に膜厚１０００ÅのＣ
ｒ膜を真空蒸着により堆積・パターニングし、そのうえ
に有機Ｐｄ（ｃｃｐ４２３０奥野製薬（株）社製）をス
ピンナーにより回転塗布、３００℃で１０分間の加熱焼
成処理をした。また、こうして形成された主元素として
Ｐｄよりなる微粒子からなる電子放出部形成用薄膜の膜
厚は１００Å、シート抵抗値は５×１０4 Ω／□であっ
た。なおここで述べる微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは、重なり合った状態（島状も含む）の膜をさし、
その粒径とは、前記状態で粒子形状が認識可能な微粒子
についての径をいう。つぎに、Ｃｒ膜および焼成後の電
子放出部形成用薄膜を酸エッチャントによりエッチング
し、電子放出部形成用薄膜を通電処理（フォーミング）
することにより所望のパターンを有する電子放出部を含
む薄膜５０６を形成した。
ｒ膜を真空蒸着により堆積・パターニングし、そのうえ
に有機Ｐｄ（ｃｃｐ４２３０奥野製薬（株）社製）をス
ピンナーにより回転塗布、３００℃で１０分間の加熱焼
成処理をした。また、こうして形成された主元素として
Ｐｄよりなる微粒子からなる電子放出部形成用薄膜の膜
厚は１００Å、シート抵抗値は５×１０4 Ω／□であっ
た。なおここで述べる微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは、重なり合った状態（島状も含む）の膜をさし、
その粒径とは、前記状態で粒子形状が認識可能な微粒子
についての径をいう。つぎに、Ｃｒ膜および焼成後の電
子放出部形成用薄膜を酸エッチャントによりエッチング
し、電子放出部形成用薄膜を通電処理（フォーミング）
することにより所望のパターンを有する電子放出部を含
む薄膜５０６を形成した。
【００５８】以上述べたようにして、電子放出素子を形
成した。このようにして作製した電子放出素子の配線表
面の位置の高低差が絶縁膜厚のみの凹凸に抑えられ、列
方向配線による凹凸は抑制できた。また、グリッドを用
いないため、大面積電子放出素子を作製しても極端に歩
留まりの低下が起こらなかった。さらに、製造工程の簡
略化により低コスト化できた。また、行方向配線の抵抗
を変えず、工程（ｄ）における配線の堆積膜厚を薄くす
ることができた。補充配線５０２ａにより配線抵抗が低
められたことによるものである。 〔実施例３〕本発明による表面伝導型電子放出素子の第
３の実施例について説明する。
成した。このようにして作製した電子放出素子の配線表
面の位置の高低差が絶縁膜厚のみの凹凸に抑えられ、列
方向配線による凹凸は抑制できた。また、グリッドを用
いないため、大面積電子放出素子を作製しても極端に歩
留まりの低下が起こらなかった。さらに、製造工程の簡
略化により低コスト化できた。また、行方向配線の抵抗
を変えず、工程（ｄ）における配線の堆積膜厚を薄くす
ることができた。補充配線５０２ａにより配線抵抗が低
められたことによるものである。 〔実施例３〕本発明による表面伝導型電子放出素子の第
３の実施例について説明する。
【００５９】図６に本実施例による表面伝導型電子放出
素子の工程図を示す。 工程 ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板６０１上に、真空蒸着
により厚さ５０ÅのＣｒ、厚さ１００００ÅのＡｕ、厚
さ３００ÅのＣｒを順次積層した。ホトレジスト（ＡＺ
１３７０ヘキスト社製）をスピンナーにより回転塗布、
ベークした後、ホトマスク像を露光、現像して、列方向
配線６０２および行方向配線の一部のレジストパターン
を形成し、Ｃｒ／Ａｕ／Ｃｒ堆積膜をウエットエッチン
グして、所望の形状の列方向配線６０２及び補充配線６
０２ａを形成した。 工程 ｂ 層間絶縁層としてシリコン酸化膜を３０００Å、ＲＦス
パッタにより堆積し、所望の位置にホトレジストパター
ンを作り、これをマスクとしてエッチングして不要部分
のシリコン酸化膜を取り去り、所望の形状の層間絶縁膜
６０３を形成した。エッチングはＣＦ4 とＨ2 ガスを用
いたＲＩＥ（Ｒｅａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎ
ｇ）法によった。 工程 ｃ その後、所望のパターンをホトレジスト（ＲＤ−２００
０Ｎ−４１ 日立化成社製）形成し、真空蒸着法によ
り、厚さ５０ÅのＣｒ、厚さ１００００ÅのＡｕを順次
堆積した。ホトレジストパターンを有機溶剤で溶解し、
Ａｕ／Ｃｒ堆積膜をリフトオフし、行方向配線６０４、
および列方向配線の一部すなわち補充配線６０４ａを形
成した。 工程 ｄ その後、素子電極素子電極間ギャップを有するパターン
をホトレジスト（ＲＤ−２０００Ｎ−４１ 日立化成社
製）形成し、真空蒸着法により、厚さ５０ÅのＴｉ、厚
さ１０００ÅのＮｉを順次堆積した。ホトレジストパタ
ーンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオ
フし、素子電極間隔Ｌ１は３μｍとし、素子電極の幅Ｗ
１を３００μｍとする素子電極６０５を形成した。
素子の工程図を示す。 工程 ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板６０１上に、真空蒸着
により厚さ５０ÅのＣｒ、厚さ１００００ÅのＡｕ、厚
さ３００ÅのＣｒを順次積層した。ホトレジスト（ＡＺ
１３７０ヘキスト社製）をスピンナーにより回転塗布、
ベークした後、ホトマスク像を露光、現像して、列方向
配線６０２および行方向配線の一部のレジストパターン
を形成し、Ｃｒ／Ａｕ／Ｃｒ堆積膜をウエットエッチン
グして、所望の形状の列方向配線６０２及び補充配線６
０２ａを形成した。 工程 ｂ 層間絶縁層としてシリコン酸化膜を３０００Å、ＲＦス
パッタにより堆積し、所望の位置にホトレジストパター
ンを作り、これをマスクとしてエッチングして不要部分
のシリコン酸化膜を取り去り、所望の形状の層間絶縁膜
６０３を形成した。エッチングはＣＦ4 とＨ2 ガスを用
いたＲＩＥ（Ｒｅａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎ
ｇ）法によった。 工程 ｃ その後、所望のパターンをホトレジスト（ＲＤ−２００
０Ｎ−４１ 日立化成社製）形成し、真空蒸着法によ
り、厚さ５０ÅのＣｒ、厚さ１００００ÅのＡｕを順次
堆積した。ホトレジストパターンを有機溶剤で溶解し、
Ａｕ／Ｃｒ堆積膜をリフトオフし、行方向配線６０４、
および列方向配線の一部すなわち補充配線６０４ａを形
成した。 工程 ｄ その後、素子電極素子電極間ギャップを有するパターン
をホトレジスト（ＲＤ−２０００Ｎ−４１ 日立化成社
製）形成し、真空蒸着法により、厚さ５０ÅのＴｉ、厚
さ１０００ÅのＮｉを順次堆積した。ホトレジストパタ
ーンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオ
フし、素子電極間隔Ｌ１は３μｍとし、素子電極の幅Ｗ
１を３００μｍとする素子電極６０５を形成した。
【００６０】その後、所望の形状に膜厚１０００ÅのＣ
ｒ膜を真空蒸着により堆積・パターニングし、そのうえ
に有機Ｐｄ（ｃｃｐ４２３０奥野製薬（株）社製）をス
ピンナーにより回転塗布、３００℃で１０分間の加熱焼
成処理をした。また、こうして形成された主元素として
Ｐｄよりなる微粒子からなる電子放出部形成用薄膜の膜
厚は１００Å、シート抵抗値は５×１０4 Ω／□であっ
た。なおここで述べる微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは、重なり合った状態（島状も含む）の膜をさし、
その粒径とは、前記状態で粒子形状が認識可能な微粒子
についての径をいう。つぎに、Ｃｒ膜および焼成後の電
子放出部形成用薄膜を酸エッチャントによりエッチング
し、電子放出部形成用薄膜を通電処理（フォーミング）
することにより所望のパターンを有する電子放出部を含
む薄膜６０６を形成した。
ｒ膜を真空蒸着により堆積・パターニングし、そのうえ
に有機Ｐｄ（ｃｃｐ４２３０奥野製薬（株）社製）をス
ピンナーにより回転塗布、３００℃で１０分間の加熱焼
成処理をした。また、こうして形成された主元素として
Ｐｄよりなる微粒子からなる電子放出部形成用薄膜の膜
厚は１００Å、シート抵抗値は５×１０4 Ω／□であっ
た。なおここで述べる微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは、重なり合った状態（島状も含む）の膜をさし、
その粒径とは、前記状態で粒子形状が認識可能な微粒子
についての径をいう。つぎに、Ｃｒ膜および焼成後の電
子放出部形成用薄膜を酸エッチャントによりエッチング
し、電子放出部形成用薄膜を通電処理（フォーミング）
することにより所望のパターンを有する電子放出部を含
む薄膜６０６を形成した。
【００６１】以上述べたようにして、電子放出素子を形
成した。このようにして作製した電子放出素子の配線表
面の位置の高低差が絶縁膜の凹凸に抑えられた。また、
グリッドを用いないため、大面積電子放出素子を作製し
ても極端に歩留まりの低下が起こらなかった。さらに、
製造プロセスの簡略化により低コスト化できた。また、
列方向配線の抵抗を変えず、工程（ａ）における配線の
堆積膜厚を薄くすることが出来た。
成した。このようにして作製した電子放出素子の配線表
面の位置の高低差が絶縁膜の凹凸に抑えられた。また、
グリッドを用いないため、大面積電子放出素子を作製し
ても極端に歩留まりの低下が起こらなかった。さらに、
製造プロセスの簡略化により低コスト化できた。また、
列方向配線の抵抗を変えず、工程（ａ）における配線の
堆積膜厚を薄くすることが出来た。
【００６２】
【発明の効果】本発明によって、以下のような効果が確
認出来た。
認出来た。
【００６３】１）グリッドを用いないため、電子放出素
子作製プロセスが容易になり、製造コストの低減、歩留
まりの向上が計れる。
子作製プロセスが容易になり、製造コストの低減、歩留
まりの向上が計れる。
【００６４】２）配線表面位置の高低差が抑えられ、素
子電極、電子放出素子の形成が容易になる。
子電極、電子放出素子の形成が容易になる。
【００６５】３）配線抵抗を増加させることなく、配線
形成回数を変えずに１回で堆積する配線膜厚を削減でき
る。このため、製造コストを低減できる。
形成回数を変えずに１回で堆積する配線膜厚を削減でき
る。このため、製造コストを低減できる。
【００６６】４）配線の断線による欠陥を低減できる。
【図１】本発明の電子放出素子基板の構成を説明するた
めの概略説明図である。
めの概略説明図である。
【図２】本発明の画像形成装置の構成を説明するための
分解斜視図である。
分解斜視図である。
【図３】本発明の電子放出素子基板の他の構成を説明す
るための概略説明図である。
るための概略説明図である。
【図４】本発明の電子放出素子基板の第１実施例を示す
製造工程図である。
製造工程図である。
【図５】本発明の電子放出素子基板の第２実施例を示す
製造工程図である。
製造工程図である。
【図６】本発明の電子放出素子基板の第３実施例を示す
製造工程図である。
製造工程図である。
【図７】従来の電子放出素子の構成を示す平面図であ
る。
る。
【図８】従来の電子放出素子の構成を示す、ａは平面
図、ｂは側面図である。
図、ｂは側面図である。
【図９】従来の画像形成装置の一部切欠斜視図である。
【図１０】図９の画像形成装置の側面断面図である。
【図１１】図９の画像形成装置の電子放出素子基板の製
造工程図である。
造工程図である。
【図１２】本発明の電子放出素子基板の他の構成を説明
するための概略説明図である。
するための概略説明図である。
【図１３】本発明の画像形成装置の一例を示す一部切欠
斜視図である。
斜視図である。
【図１４】フォーミング電圧波形を示すグラフである。
１０１ 絶縁性基板 １０２ 列方向配線 １０３ 行方向配線 １０４ 絶縁材料 ２０１ リアプレート ２０２ 支持枠 ２０３ 蛍光体 ２０４ フェースプレート ３０１ 基板 ３０２ 列方向配線 ３０３ 行方向配線 ３０４ 絶縁材料 ４０１ 基板 ４０２ 列方向配線 ４０３ 補充配線 ４０４ 絶縁膜 ４０５ 行方向配線 ４０６ 素子電極 ４０７ 電子放出部形成用薄膜 ５０１ 基板 ５０２ 列方向配線 ５０２ａ 補充配線 ５０３ 絶縁膜 ５０４ 行方向配線 ５０５ 素子電極 ５０６ 電子放出部を含む薄膜 ６０１ 基板 ６０２ 列方向配線 ６０２ａ 補充配線 ６０３ 絶縁膜 ６０４ 行方向配線 ６０４ａ 補充配線 ６０６ 電子放出部を含む薄膜 ７０１ 絶縁性基板 ７０３ 電子放出部 ７０４ 電子放出部を含む薄膜 ７０５ 電子放出部を含む薄膜 ７０６ 電子放出部を含む薄膜 ８０１ 絶縁性基板 ８０３ 電子放出部 ８０４ 電子放出部を含む薄膜 ８０５ 素子電極 ８０６ 素子電極 ９０１ 基板 ９０２ リアプレート ９０３ 配線 ９０４ 電子放出素子 ９０５ 電子通過孔 ９０６ 変調電極 ９０７ 透明基板 ９０８ 蛍光体 ９０９ メタルバック ９１０ フェースプレート ９１１ 支持枠 ９１２ 画像形成装置 １００２ 素子電極 １００３ 電子放出部を含む薄膜 １００５ 絶縁膜 １０１０ ガラスフリット １０１３ 配線 １１０４ 電子放出部形成用薄膜 １１０５ 絶縁層 １１１７ レジスト １１１８ 素子電極 １２０１ 絶縁性基板 １２０２ 第１の配線 １２０３ 第２の配線 １２０４ 絶縁材料 １３０１ 平面型表面伝導電子放出素子を作製した基
板 １３０２ 支持枠 １３０３ ガラス基板 １３０４ 蛍光膜 １３０５ メタルバック １３０６ フェースプレート １３０８ 画像形成装置 １３１１ 基板 １３１２ 電子放出素子 １３１３ 列方向配線 １３１４ 行方向配線
板 １３０２ 支持枠 １３０３ ガラス基板 １３０４ 蛍光膜 １３０５ メタルバック １３０６ フェースプレート １３０８ 画像形成装置 １３１１ 基板 １３１２ 電子放出素子 １３１３ 列方向配線 １３１４ 行方向配線
Claims (9)
- 【請求項１】 ｍ本の行方向配線およびｎ本の列方向配
線（但し、ｍ、ｎは自然数で、同一でも異なっていても
良い）と、素子電極および電子放出部を含む薄膜を有す
ると共に該行方向配線及び列方向配線と接続された表面
伝導型電子放出素子とを基板上に形成してなる表面伝導
型電子放出素子基板において、 該行方向配線と該列方向配線とが絶縁膜を介する交差部
を有し、かつ該交差部において少なくともいずれかの配
線の膜厚が該交差部以外の該配線の膜厚より薄いことを
特徴とする表面伝導型電子放出素子基板。 - 【請求項２】 行方向配線および列方向配線のうち、前
記交差部において基板側の配線を下配線、上側の配線を
上配線と定義したとき、前記交差部における上配線の膜
厚が該交差部以外の該配線の膜厚より薄いことを特徴と
する請求項１記載の表面伝導型電子放出素子基板。 - 【請求項３】 前記上配線は、前記絶縁膜上以外の部分
において前記下配線間に配置された補充配線と、該補充
配線および前記下配線上に形成された連続する配線とに
より構成されることを特徴とする請求項２記載の表面伝
導型電子放出素子基板。 - 【請求項４】 前記交差部における下配線、絶縁膜およ
び上配線とを合わせた厚さと、前記交差部以外における
上配線の厚さが略等しいことを特徴とする請求項２また
は３に記載の表面伝導型電子放出素子基板。 - 【請求項５】 前記交差部における行方向配線、絶縁膜
および列方向配線とを合わせた厚さが、前記交差部以外
における上配線の厚さの０．７〜１．３倍であることを
特徴とする請求項１〜４のいずれかに記載の表面伝導型
電子放出素子基板。 - 【請求項６】 請求項１〜５のいずれかに記載の表面伝
導型電子放出素子基板と、該表面伝導型電子放出素子基
板から放出された電子が衝突することで発光する蛍光体
を有する基板とを対向配置させてなることを特徴とする
画像形成装置。 - 【請求項７】 ｍ本の行方向配線およびｎ本の列方向配
線（但し、ｍ、ｎは自然数で、同一でも異なっていても
良い）と、該行方向配線および列方向配線が絶縁膜を介
して交差する交差部と、素子電極および電子放出部を含
む薄膜を有すると共に該行方向配線及び列方向配線と接
続された表面伝導型電子放出素子とを基板上に形成して
なる表面伝導型電子放出素子基板の製造方法において
（以下、行方向配線および列方向配線のうち、前記交差
部において基板側の配線を下配線、上側の配線を上配線
という。）、 前記下配線を形成する工程と、 前記絶縁膜を形成する個所を除いて、上配線の一部とし
て、後の工程で連続的に形成される配線の下側に補充配
線を形成する工程と、 前記絶縁膜を形成する工程と、 前記補充配線および前記絶縁膜の所定位置に上配線の一
部として連続する配線を形成する工程とを含む表面伝導
型電子放出素子基板の製造方法。 - 【請求項８】 前記の補充配線を設ける工程は、前記の
下配線を形成する工程と同時に行うことを特徴とする請
求項７記載の表面伝導型電子放出素子基板の製造方法。 - 【請求項９】 前記の補充配線を設ける工程は、前記の
下配線を形成する工程の後に行うことを特徴とする請求
項７記載の表面伝導型電子放出素子基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13271594A JP3313888B2 (ja) | 1994-06-15 | 1994-06-15 | 電子放出素子基板、その製造方法、及び同基板を組込んだ画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13271594A JP3313888B2 (ja) | 1994-06-15 | 1994-06-15 | 電子放出素子基板、その製造方法、及び同基板を組込んだ画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH087745A JPH087745A (ja) | 1996-01-12 |
| JP3313888B2 true JP3313888B2 (ja) | 2002-08-12 |
Family
ID=15087891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13271594A Expired - Fee Related JP3313888B2 (ja) | 1994-06-15 | 1994-06-15 | 電子放出素子基板、その製造方法、及び同基板を組込んだ画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3313888B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472686B1 (ko) | 1998-10-14 | 2005-03-08 | 캐논 가부시끼가이샤 | 화상 형성 장치의 제조 방법 및 그 제조 방법에 의해제조된 화상 형성 장치 |
| JP2006202625A (ja) * | 2005-01-21 | 2006-08-03 | Seiko Epson Corp | 電子放出素子、電子放出素子の製造方法、及び電気光学装置、並びに電子機器 |
-
1994
- 1994-06-15 JP JP13271594A patent/JP3313888B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH087745A (ja) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2967334B2 (ja) | 電子放出素子の製造方法、並びにそれを用いた電子源及び画像形成装置の製造方法 | |
| JP3241219B2 (ja) | 画像表示装置の製造方法 | |
| JP3313888B2 (ja) | 電子放出素子基板、その製造方法、及び同基板を組込んだ画像形成装置 | |
| JPH0945266A (ja) | 画像形成装置 | |
| JP3200270B2 (ja) | 表面伝導型電子放出素子、電子源、及び、画像形成装置の製造方法 | |
| JPH0950757A (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
| JP3397738B2 (ja) | 電子源および画像形成装置 | |
| JPH08162001A (ja) | 電子源基板、電子源、画像形成装置及びそれらの製造方法 | |
| JP3205176B2 (ja) | 電子源とその制御方法並びに画像形成装置及び画像形成方法 | |
| JP3408065B2 (ja) | 電子放出素子、電子源及び画像形成装置の製造方法 | |
| JP3450425B2 (ja) | 電子源およびその製造方法、ならびに画像形成装置 | |
| JP3332673B2 (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
| JPH0883579A (ja) | 画像形成装置およびその製造方法 | |
| JPH08138554A (ja) | 平板型画像表示装置の製造方法 | |
| JP3450533B2 (ja) | 電子源基板および画像形成装置の製造方法 | |
| JP3459705B2 (ja) | 電子源基板の製造方法、及び画像形成装置の製造方法 | |
| JP3450565B2 (ja) | 電子源基板および画像形成装置の製造方法 | |
| JPH07320666A (ja) | 電子放出素子基板、その駆動方法、及び電子放出素子基板を組込んだ画像形成装置 | |
| JPH10188854A (ja) | 画像形成装置及びその製造方法 | |
| JP3207990B2 (ja) | 平板型画像形成装置 | |
| JPH0955161A (ja) | 表面伝導型電子放出素子、電子源基板および画像形成装置並びにそれらの製造方法 | |
| JP3459720B2 (ja) | 電子源の製造方法および画像形成装置の製造方法 | |
| JPH07321110A (ja) | 配線形成方法、電子源およびその製造方法、ならびに画像形成装置 | |
| JPH09298030A (ja) | 電子放出素子及び電子源及び画像形成装置 | |
| JP2001351548A (ja) | 平板型画像形成装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130531 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140531 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |