JPH0950757A - 電子源基板および画像形成装置ならびにそれらの製造方法 - Google Patents

電子源基板および画像形成装置ならびにそれらの製造方法

Info

Publication number
JPH0950757A
JPH0950757A JP20069095A JP20069095A JPH0950757A JP H0950757 A JPH0950757 A JP H0950757A JP 20069095 A JP20069095 A JP 20069095A JP 20069095 A JP20069095 A JP 20069095A JP H0950757 A JPH0950757 A JP H0950757A
Authority
JP
Japan
Prior art keywords
electron
wiring
electrode
row
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20069095A
Other languages
English (en)
Other versions
JP3372720B2 (ja
Inventor
Osamu Takamatsu
修 高松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP20069095A priority Critical patent/JP3372720B2/ja
Publication of JPH0950757A publication Critical patent/JPH0950757A/ja
Application granted granted Critical
Publication of JP3372720B2 publication Critical patent/JP3372720B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 電子源基板形成において、配線形成時の素子
電極との短絡を低減して電気的接続部分の信頼性向上を
実現し、その電子源基板を用いる画像形成装置におい
て、より高密度な画素配列による高品位な画像を得られ
るようにする。 【解決手段】 単純マトリクス型の電子源基板を作製す
る際に、行方向配線に直交して設けられた絶縁膜の開口
部に素子電極と接続する接続電極を設け、その絶縁膜の
上に列方向配線を形成して、前記接続電極を介して列方
向配線と素子電極の接続を行うようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子源およびその
応用である表示装置等の画像形成装置に関する。
【0002】
【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下、FEと称する)、金属/絶縁層/金
属型(以下、MIMと称する)や、表面伝導型電子放出
素子等がある。
【0003】FE型の例としては、Dykeらの報告(W.
P. Dyke and W. W. Dolan, "Field emission", Advance
in Electron Physics, 8, 89(1956))に記載のもの、S
pindtの報告(C. A. Spindt, "Physical Properties of
thin-film field emission cathodes with molybdeniu
m cones", J. Appl. Phys., 47, 5248(1976))に記載の
もの等が知られている。
【0004】MIM型の例としては、Meadの報告(C.
A. Mead, "The tunnel-emission amplifier", J. Appl.
Phys., 32, 646(1961))に記載のもの等が知られてい
る。
【0005】表面伝導型電子放出素子の例としては、エ
リンソンの報告(M. I. Elinson, Radio Eng. Electron
Phys., 10(1965))に記載のもの等がある。
【0006】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。
【0007】この表面伝導型電子放出素子としては、前
記のエリンソンの報告に記載のSnO2薄膜を用いたも
の、Au薄膜によるもの(G. Dittmer,"Thin Solid Fil
ms",9, 317(1972))、In23/SnO2薄膜によるも
の(M. Hartwell and C. G. Fonstad,"IEEE Trans. ED
Conf.", 519(1975))、カーボン薄膜によるもの(荒木
ら,真空,第26巻,第1号,22頁(1983))な
どが報告されている。
【0008】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のハートウェル(Hartwell)の素
子の構成を図5に示す。同図において、1は基板であ
る。2は電子放出部形成用薄膜で、スパッタリングで形
成されたH型形状の金属酸化物薄膜等からなり、後述の
通電フォーミングと呼ばれる通電処理により電子放出部
3が形成される。なお、図中の素子電極間隔L1は、
0.5〜1.0mm、W’は、0.1mmで設定されて
いる。なお、電子放出部3の位置および形状については
不明であるので模式図として表わした。
【0009】従来、これらの表面伝導型電子放出素子に
おいては、電子放出をおこなう前に電子放出部形成用薄
膜2に予めフォーミングと呼ばれる通電処理を施して、
電子放出部3を形成するのが一般的であった。即ち、通
電フォーミングとは、前記電子放出部形成用薄膜2の両
端に直流電圧あるいは非常にゆっくりとした昇電圧、例
えば1V/分程度を印加通電し、導電性薄膜を局所的に
破壊、変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部3を形成することである。なお、電子
放出部3は電子放出部形成用薄膜2の一部に亀裂が発生
し、その亀裂付近から電子放出が行われる。以下、フォ
ーミングにより発生した電子放出部を含む電子放出部形
成用薄膜を電子放出部を含む薄膜(図中4)と呼ぶ。前
記フォーミング処理をした表面伝導型電子放出素子は、
上述の電子放出部を含む薄膜4に電圧を印加し、素子表
面に電流を流すことにより、上述の電子放出部3より電
子を放出せしめるものである。
【0010】さらに、通常はフォーミング工程の終了後
に、「活性化」と呼ばれる工程が導入されている。この
目的は、フォーミングにより高抵抗化された表面伝導型
電子放出素子に一定の電圧を一定時間通電しつづけるこ
とによって、電子放出量を増加せしめることである。
【0011】上述の表面伝導型放出素子は構造が単純で
製造も容易であることから、それを大面積にわたり多数
配列形成できるという利点を有している。そこでこの特
徴を生かすべく各種の応用が研究されている。例えば、
荷電ビーム源、画像形成装置等の表示装置等への応用が
あげられる。
【0012】配線、絶縁膜の形成には、スクリーン印刷
法が用いられることがある。これは導電性ペーストや絶
縁性ペーストをスクリーンを通して直接パターン印刷し
た後、焼成して電極配線パターンや絶縁膜を形成する方
法であり、この印刷法によるパターニングは大面積基板
に対応可能であり、1基板当りの処理時間もホトリソ技
術に比べて短く、低コストにできる。
【0013】
【発明が解決しようとする課題】しかしながら、以上説
明したような表面伝導型電子放出素子を画像形成装置と
して大面積化するには以下のような問題点がある。
【0014】上記のような印刷法を用いてレジストイン
クや導電性ペースト、絶縁性ペーストの流動性、転写性
等に起因して印刷パターンが変形しやすいことから、パ
ターンの寸法精度が低かった。そのため、特に素子電極
上の絶縁膜開口部で、絶縁膜印刷時のペーストのダレに
より、列方向配線と素子電極の接触不良を生じ、歩留り
が低かった。また、そのために、画像形成装置を作製し
たときには、接続部の抵抗により電圧降下を生じ、画像
として輝度のばらつきを生じていた。
【0015】従って、本発明は上記の課題を解決すべく
行われたものであって、その目的とするところは、電子
源基板形成において、配線形成時の素子電極との短絡を
低減して電気的接続部分の信頼性向上を実現し、その電
子源基板を用いる画像形成装置において、より高密度な
画素配列による高品位な画像を得られるようにすること
にある。
【0016】
【課題を解決するための手段】本発明は、基板上に、絶
縁膜を介して行方向配線の上に該配線に直交する列方向
配線が形成され、該両配線の交差する位置近傍に、一対
の素子電極を含む電子放出素子複数個が配設され、該素
子電極対の一方の電極が行方向配線と、他方の電極が列
方向配線と接続されている電子源基板において、列方向
配線が絶縁膜の凹部を介して素子電極に設けられた接続
電極と接続されていることを特徴とする電子源基板、な
らびに上記の電子源基板と、画像が形成される領域を備
えた基板とが支持枠を介して対向し、両基板の間の空間
が減圧状態となっていて、前記電子源基板に画像形成用
の駆動回路が接続されている画像形成装置を提供する。
【0017】さらに本発明は、 1)基板上に複数の素子電極対を形成する工程、 2)前記素子電極対近傍を通る複数の行方向配線を形成
する工程、 3)前記素子電極対の一方の電極と前記行方向配線とを
接続する工程、 4)前記行方向配線と接続される素子電極に対向配置さ
れた素子電極に接続電極を形成する工程、 5)前記素子電極対の行方向配線に接続される素子電極
に対向配置された素子電極上を通り、前記接続電極の形
成箇所に凹部を有し、前記行方向配線に直交する帯状絶
縁膜を形成する工程、 6)前記絶縁膜上に、該絶縁膜の幅より小さい幅で、前
記接続電極に接続する列方向配線を形成する工程、 7)前記素子電極対に基づいて電子放出素子を形成する
工程 を含むことを特徴とする電子源基板の製造方法、ならび
に上記の方法で製造された電子源基板と、画像が形成さ
れる領域を備えた基板とを支持枠を介して対向させ、両
基板の間の空間を減圧し、前記電子源基板に画像形成用
の駆動回路を接続する画像形成装置の製造方法を提供す
る。
【0018】
【発明の実施の形態】以下、図面を参照して本発明を詳
細に説明する。
【0019】本発明に関わる表面伝導型電子放出素子に
おいては、 1)フォーミングと呼ばれる通電処理前の電子放出部形
成用薄膜は、微粒子分散体を分散し形成された微粒子か
らなる薄膜、あるいは有機金属等を加熱焼成し形成され
た微粒子からなる薄膜等、基本的には、微粒子より構成
され、 2)フォーミングと呼ばれる通電処理後の電子放出部を
含む薄膜は、電子放出部、電子放出部を含む薄膜とも基
本的には微粒子より構成される。
【0020】図6(a)および(b)は、それぞれ、本
発明にかかわる基本的な表面伝導型電子放出素子の構成
を示す平面図および断面図である。図6を用いて、本発
明にかかわる素子の基本的な構成を説明するが、本発明
の電子源および画像形成装置では後述するように、この
表面伝導型電子放出素子を多数個、同一基体上に配線電
極と共に形成しているものである。
【0021】図6において1は絶縁性基板、5と6は素
子電極、4は電子放出部を含む薄膜、3は電子放出部で
ある。
【0022】絶縁性基板1としては、石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等により形成したSiO2(絶縁
体層)を積層したガラス基板等およびアルミナ等のセラ
ミックス等があげられる。
【0023】対向する素子電極5および6の材料として
は一般的な導電体が用いられ、例えば、Ni、Cr、A
u、Mo、W、Pt、Ti、Al、Cu、Pd、Ag、
Ru、Ta、Pb、Zr、Hf、Sb、La等の金属、
あるいはこれらの金属の合金、ならびにPd、Ag、A
u、RuO2、Pd−Ag等の金属または金属酸化物と
ガラス等から構成される印刷導体、In23−SnO2
等の透明導電体およびポリシリコン等の半導体材料等が
挙げられる。
【0024】素子電極間隔L1は、数Å〜数百μmであ
り、素子電極の製法の基本となるフォトリソグラフォイ
ー技術、即ち、露光機の性能とエッチング方法等や、素
子電極間に印加する電圧と電子放出し得る電界強度等に
より設定されるが、好ましくは、数μm〜より数十μm
である。素子電極長さW1、素子電極5および6の膜厚
dは、電極の抵抗値、後述するX、Y配線との結線、多
数配置された電子源の配置上の間題より適宜設計され、
通常は、素子電極長さW1は、数μm〜数百μmであ
り、素子電極5および6の膜厚dは、数百Å〜数千Åで
ある。
【0025】絶縁性基板1上に設けられた対向する素子
電極対5・6間および素子電極対5・6上に設けられた
電子放出部を含む薄膜4は、電子放出部3を含むが、図
7(b)に示された場合だけでなく、素子電極5および
6上には設けられない場合もある。すなわち、絶縁性基
板1上に、先述した電子放出部形成用薄膜、対向する素
子電極対5・6の順に積層される場合もあり得る。ま
た、製法によっては、対向する素子電極対5・6間の間
隔部全体が電子放出部として機能する場合もある。この
電子放出部を含む薄膜4の膜厚は、数Å〜数千Åであ
り、素子電極5および6へのステップカバレージ、電子
放出部3と素子電極5・6間の抵抗値および電子放出部
3の導電性微粒子の粒径、後述する通電処理条件等によ
って適宜設定される。その抵抗値は、103〜107Ω/
□のシート抵抗値を示す。
【0026】電子放出部を含む薄膜4を構成する材料と
しては、Pd、Pt、Ru、Ag、Au、Ti、In、
Cu、Cr、Fe、Zn、Sn、Ta、W、Pb等の金
属;PdO、SnO2、In23、PbO、Sb23
の酸化物;HfB2、ZrB2、LaB6、CeB6、YB
4、GdB4等の硼化物;TiC、ZrC、HfC、Ta
C、SiC、WC等の炭化物;TiN、ZrN、HfN
等の窒化物;Si、Ge等の半導体;カーボン等を挙げ
ることができる。
【0027】なお、ここで述べる微粒子膜とは、複数の
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散配置した状態のみならず、微粒子が互い
に隣接あるいは重なり合った状態(島状も含む)の膜を
指しており、微粒子の粒径は、数Å〜数千Å、好ましく
は10Å〜200Åである。
【0028】電子放出部3は電子放出部を含む薄膜4の
一部に形成された高抵抗の亀裂であり、通電フォーミン
グ等により形成される。また、亀裂内には数Å〜数百Å
の粒径の導電性微粒子を有することもある。この導電性
微粒子は電子放出部を含む薄膜4を構成する物質の少な
くとも一部の元素を含んでいる。また、電子放出部3お
よびその近傍の電子放出部を含む薄膜4は炭素または炭
素化合物を有することもある。
【0029】電子放出部3を有する電子放出素子の製造
方法としては様々な方法が考えられるが、その1例を図
7に示す。2は電子放出部形成用薄膜で例えば微粒子膜
が挙げられる。
【0030】以下、順を追ってこの素子の製造方法の説
明を図6および図7に基づいて説明する。
【0031】1)絶縁性基板1を洗剤、純水および有機
溶剤により十分に洗浄後、真空蒸着法、スパッタ法等に
より素子電極材料を堆積後、フォトリソグラフィー技術
により、その絶縁性基板1の面上に素子電極5および6
を形成する(図7(a))。
【0032】2)絶縁性基板1上に設けられた素子電極
5と6の間に有機金属溶液を塗布して放置することによ
り、有機金属薄膜を形成する。なおここで言う有機金属
溶液とは、前記Pd,Ru,Ag,Au,Ti,In,
Cu,Cr,Fe,Zn,Sn,Ta,W,Pb等の金
属を構成元素とする有機化合物の溶液である。この後、
有機金属薄膜を加熱焼成処理し、リフトオフ、エッチン
グ等によりパターニングし、電子放出部形成用薄膜2を
形成する(図7(b))。
【0033】なお、ここでは有機金属の塗布法により説
明したが、これに限るものではなく、真空蒸着法、スパ
ッタ法、化学的気相堆積法、分散塗布法、ディッピング
法、スピナー法等によって形成される場合もある。
【0034】3)続いて、フォーミングと呼ばれる通電
処理を行う。通電フォーミングは素子電極5・6間に不
図示の電源により通電を行い、電子放出部形成用薄膜2
を局所的に破壊、変形もしくは変質せしめ、構造を変化
させた部位を形成させるものである。この局所的に構造
変化させた部位を電子放出部3と呼ぶ(図7(c))。
先に説明したように、電子放出部3は導電性微粒子で構
成されていることを本発明者は観察している。
【0035】次に上記フォーミング処理の電圧波形の1
例を図8に示す。
【0036】電圧波形は特にパルス形状が好ましく、パ
ルス波高値が一定の電圧パルスを連続的に印加する場合
(図8(a))と、パルス波高値を増加させながら電圧
パルスを印加する場合(図8(b))とがある。まず、
パルス波高値を一定電圧とした場合(図8(a))につ
いて説明する。
【0037】図8(a)におけるT1およびT2は電圧波
形のパルス幅とパルス間隔であり、T1を1μ秒〜10
ミリ秒、T2を10μ秒〜100ミリ秒とし、三角波の
波高値(通電フォーミング時のピーク電圧)は表面伝導
型電子放出素子の形態に応じて適宜選択し、適当な真空
度、例えば1×10-5Torr程度の真空雰囲気下で、
数秒〜数十分印加する。なお、素子の電極間に印加する
波形は三角波に限定する必要はなく、矩形波など所望の
波形を用いてもよい。また、その波高値およびパルス幅
・パルス間隔等についても上述の値に限ることなく、電
子放出部が良好に形成されれば所望の値を選択すること
ができる。
【0038】図8(b)におけるT1およびT2は、図8
(a)の場合と同様であり、三角波の波高値(通電フォ
ーミング時のピーク電圧)は、例えば0.1Vステップ
程度ずつ増加させ適当な真空雰囲気下で印加する。
【0039】なお、この場合の通電フォーミング処理
は、パルス間隔T2中に、電子放出部形成用薄膜2を局
所的に破壊・変形しない程度の電圧、例えば0.1V程
度の電圧で、素子電流を測定し、抵抗値を求め、例えば
1MΩ以上の抵抗を示した時に通電フォーミング終了と
する。
【0040】次に通電フォーミングが終了した素子に活
性化工程と呼ぶ処理を施すことが望ましい。
【0041】活性化工程とは、例えば、10-4〜10-5
Torr程度の真空度で、通電フォーミング同様、パル
ス波高値が一定の電圧パルスを繰返し印加する処理のこ
とであり、真空中に存在する有機物質に起因する炭素も
しくは炭素化合物を薄膜上に堆積させ素子電流If、放
出電流Ieを著しく変化させる処理である。活性化工程
は素子電流Ifと放出電流Ieを測定しながら、例えば、
放出電流Ieが飽和した時点で終了する。また、印加す
る電圧パルスは動作駆動電圧で行うことが好ましい。
【0042】なお、ここで炭素もしくは炭素化合物と
は、グラファイト(単結晶および多結晶の両方を指
す。)、非晶質カーボン(非晶質カーボンおよび多結晶
グラファイトの混合物を指す)であり、その膜厚は50
0Å以下が好ましく、より好ましくは300Å以下であ
る。
【0043】こうして作製した電子放出素子は、通電フ
ォーミング工程、活性化工程における真空度よりも高い
真空度の雰囲気下に置いて動作駆動させるのがよい。ま
た、さらに高い真空度の雰囲気下で、80℃〜150℃
の加熱後に動作駆動させることが望ましい。
【0044】なお、通電フォーミング工程、活性化処理
した真空度より高い真空度とは、例えば約10-6Tor
r以上の真空度であり、より好ましくは超高真空系であ
り、新たに炭素もしくは炭素化合物が導電薄膜上にほと
んど堆積しない真空度である。こうすることによって、
素子電流If、放出電流Ieを安定化させることが可能と
なる。
【0045】次に上述のような素子構成と製造方法によ
って作成された本発明に関わる電子放出素子の基本特性
について図9および図10を用いて説明する。
【0046】図9は図6で示した構成を有する素子の電
子放出特性を測定するための測定評価装置の概略構成図
である。図9において、1は絶縁性基板、5および6は
素子電極、4は電子放出部を含む薄膜、3は電子放出部
を示す。また、91は素子に素子電圧Vfを印加するた
めの電源、90は素子電極5・6間の電子放出部を含む
薄膜4を流れる素子電流Ifを測定するための電流計、
94は素子の電子放出部より放出される放出電流Ieを
捕捉するためのアノード電極、93はアノード電極94
に電圧を印加するための高圧電源、92は素子の電子放
出部3より放出される放出電流Ieを測定するための電
流計である。電子放出素子の上記素子電流Ifおよび放
出電流Ieの測定にあたっては、素子電極5および6に
電源91と電流計90とを接続し、その電子放出素子の
上方に高圧電源93と電流計92とを接続したアノード
電極94を配置している。また、本電子放出素子および
アノード電極94は真空装置内に配置され、その真空装
置には排気ポンプおよび真空計等の真空装置に必要な機
器が具備されており、所望の真空下にて本素子の測定評
価を行えるようになっている。なお、アノード電極の電
圧は1〜10kV、アノード電極と電子放出素子との距
離Hは3〜8mmの範囲で測定した。
【0047】図9に示した測定評価装置により測定され
た放出電流Ieおよび素子電流Ifと素子電圧Vfの関係
の典型的な例を図10に示す。なお、図10は任意単位
で示されており、放出電流Ieは素子電流Ifのおよそ1
000分の1程度である。図からも明らかなように、本
電子放出素子は放出電流Ieに対して3つの特性を有す
る。
【0048】第1に、本素子では、ある電圧(閾値電圧
と呼ぶ。図10中のVth)以上の素子電圧を印加する
と、急激に放出電流Ieが増加する。一方、閾値電圧よ
り低い電圧では放出電流Ieはほとんど検出されない。
すなわち、放出電流Ieに対する明確な閾値電圧Vthを
持った非線形素子である。
【0049】第2に、放出電流Ieが素子電圧Vfに依存
するため、放出電流Ieは素子電圧Vfで制御できる。
【0050】第3に、アノード電極94に捕捉される電
荷量は、素子電圧Vfを印加する時間により制御でき
る。
【0051】以上のような特性を有するため、本発明に
関わる電子放出素子は、他方面への応用が期待される。
また、素子電流Ifは素子電圧Vfに対して単調に増加す
る(M1)特性の例を図10に示したが、この他にも、
素子電流Ifが素子電圧Vfに対して電圧制御型負性抵抗
(VCNR)特性を示す場合もある。この場合も電子放
出素子は上述した3つの特性を有する。なお、予め導電
性微粒子を分散して構成した表面伝導型電子放出素子に
おいては、前記本発明の基本的な素子構成の基本的な製
造方法の一部を変更しても作製できる。
【0052】次に、本発明の電子源および画像形成装置
について述ベる。
【0053】画像形成装置に用いられる電子源基板は複
数の表面伝導型電子放出素子を基板上に配列することに
より形成される。表面伝導型電子放出素子の配列の方式
には表面伝導型電子放出素子を並列に配置し、個々の素
子の両端を配線で接続する梯子型配置や、表面伝導型電
子放出素子の一対の素子電極にそれぞれX方向配線、Y
方向配線を接続した単純マトリクス配置(以下、マトリ
クス型配置電子源基板と呼ぶ)があげられるが、本発明
はマトリクス型配置電子源基板に関するものである。
【0054】図1に、本発明の方法で製造される電子源
基板の代表的な素子構造を示す。図中、1は絶縁体から
なる基板であり、5および6は電気的接続を得るための
素子電極、4は電子放出部を含む薄膜である。それらを
構成する材料については、前述の通りである。
【0055】さらに、36は素子電極5と接続する行方
向配線であり、膜厚は数μm〜数十μmの範囲である。
51は接続電極であり、素子電極6上に形成されてい
る。50は絶縁膜であり、接続電極51に対応した位置
に開口部が形成されている。35は列方向配線であり、
接続電極51を介して素子電極6と接続している。な
お、接続電極51は、絶縁膜50の形成前に形成する必
要があり、そうすることによって、絶縁膜にダレが生じ
ても接続電極があるために、開口部にダレが進入せず、
接続不良を生じないようにすることができる。行方向配
線36、列方向配線35、接続電極51としては、厚膜
印刷法により形成することが好ましいため、銀、金、
銅、ニッケル等およびそれらの合金の導電性ペーストを
用いることが好ましい。また、絶縁膜50の材料として
は一般的なガラスペーストを用いることができる。
【0056】以上の構造を単位として、それが1個の表
面伝導型電子放出素子となり、それが基板上に多数設け
られて、本発明の電子源基板が構成される。
【0057】図2に、本発明の電子源基板の製造方法の
手順を示した。
【0058】以下、図2に従って本発明の電子源基板製
造方法を詳細に説明する。
【0059】まず、良く洗浄された基板1に、金属材料
からなる導電性薄膜を形成し、そのパターンをフォトリ
ソグラフィーによって微細加工し、素子電極5・6から
なる素子電極対を形成する(図2(a))。本電極は電
子放出部薄膜と配線とのオーム接触を良好にするために
設けられるものである。通常、電子放出部薄膜は、配線
用の導体層と比ベて著しく薄い膜であるために「ヌレ
性」、「段差保持性」等の問題を回避するために設けて
いるものである。従って、スパッタリング法等によって
配線用の導体層を薄膜にて構成する場合は、素子電極の
形成は必ずしも別個に行う必要はなく、配線導体と同時
に形成することが可能である。
【0060】電極の形成方法としては、真空蒸着法、ス
パッタリング法、プラズマCVD法等の真空系を用いる
方法や、触媒に金属成分およびガラス成分を混合した厚
膜ペーストを印刷、焼成することにより形成する厚膜印
刷法がある。
【0061】次に、導電性ペーストをスクリーン印刷法
によって塗布し、直接、行方向配線36および接続電極
51のパターンを形成し、焼成を行う。その際、行方向
配線36は素子電極5と接続するように形成する。ま
た、接続電極51は、素子電極6上に形成する(図2
(b))。配線は膜厚が大きい方が電気抵抗を低減でき
るため有利であることから、厚膜印刷法を用いて形成を
行うのが好適である。
【0062】次に、絶縁性ペーストを行方向配線36に
直交する方向に形成する(図2(c))。その絶縁膜5
0は、接続電極51に対応した位置に開口部が設けられ
ているため、櫛型形状となっている。その開口部を通し
て素子電極6と接続電極51、後述する列方向配線35
が接続される。その際、開口部にダレが生じても、接続
電極51が形成されているため、開口部が塞がることは
ない。このように、印刷、焼成してパターンを形成し、
絶縁膜50を得る。なお、絶縁膜50の形成を多層にて
行う方が、絶縁性向上の点から好ましい。
【0063】さらに、前記絶縁膜50上に導電性ペース
トを印刷、焼成することにより、列方向配線35を形成
する(図2(d))。その際、列方向配線35に接続電
極6が接続するように構成する。形成方法は、行方向配
線35の場合と同様の方法が適用可能である。
【0064】次に微粒子電子放出材からなる薄膜を形成
し、その後フォトリソグラフィー等によってパターニン
グを行うことで、電子放出部を含む薄膜4を形成する
(図2(e))。
【0065】以上のような手順で、表面伝導型電子放出
素子をマトリクス状に配置した電子源基板を作製するこ
とができる。
【0066】次に、以上のようにして作製される単純マ
トリクス配置の電子源基板を用いた画像形成装置につい
て、図3および図4を用いて説明する。図3は画像形成
装置の基本構成図であり、図4はその画像形成装置に用
いられる蛍光膜のパターンである。
【0067】図3において31は上述のようにして電子
放出素子を基板上に作成した電子源基板、34は電子放
出素子に相当し、35および36は表面伝導型電子放出
素子の一対の素子電極と接続された列方向配線および行
方向配線である。32は電子源基板31を固定したリア
プレート、40はガラス基板37の内面の蛍光膜38と
メタルバック39等が形成されたフェースプレート、3
3は支持枠であり、リアプレート32、支持枠33およ
びフェースプレート40にフリットガラス等を塗布し、
大気中あるいは窒素中で400〜500℃で10分以上
焼成することで封着して外囲器41を構成する。
【0068】外囲器41は、上述の如くフェースプレー
ト40、支持枠33、リアプレート32で構成される
が、リアプレート32は主に電子源基板31の強度を補
強する目的で設けられることから、電子源基板31自体
で十分な強度を持つ場合は別体のリアプレート32は不
要であり、電子源基板31に直接、支持枠33を封着
し、フェースプレート40、支持枠33および電子源基
板31で外囲器41を構成しても良い。さらには、フェ
ースプレート40とリアプレート32の間にスペーサー
と呼ばれる耐大気圧支持部材を設置することで大気圧に
対して十分な強度を持つ外囲器41にすることもでき
る。
【0069】図3中、38は蛍光膜である。蛍光膜38
はモノクロームの場合は蛍光体のみからなるが、カラー
の蛍光膜38の場合は、図4に示されるように、蛍光体
43の配列によりブラックストライプあるいはブラック
マトリクスなどと呼ばれる黒色部材42と蛍光体43と
で構成される。ブラックストライプ、ブラックマトリク
スが設けられる目的は、カラー表示の場合、必要となる
三原色蛍光体の各蛍光体43間の塗り分け部を黒くする
ことで混色等を目立たなくすることと、蛍光膜38にお
ける外光反射によるコントラストの低下を抑制すること
である。ブラックストライプの材料としては通常、良く
用いられている黒鉛を主成分とする材料だけでなく、光
の透過および反射が少ない材料であればこれに限るもの
ではない。
【0070】ガラス基板37に蛍光体43を塗布する方
法は、モノクロームかカラーかによらず、沈殿法や印刷
法が用いられる。
【0071】また、蛍光膜38の内面側には通常メタル
バック39が設けられる。メタルバック39の目的は、
蛍光体43に照射された電子が帯電するのを防止するこ
と、蛍光体43の発光のうち内面側への光をフェースプ
レート40側へ鏡面反射することにより輝度を向上させ
ること、電子ビーム加速電圧を印加するための電極とし
て作用させること、外囲器内で発生した負イオンの衝突
によるダメージからの蛍光体43の保護等である。メタ
ルバック39は、蛍光膜38作製後に蛍光膜38の内面
側表面の平滑化処理(通常、フィルミングと呼ばれる)
を行い、その後、Alを真空蒸着等で堆積することで作
製できる。フェースプレート40には、さらに蛍光膜3
8の導電性を高めるため、蛍光膜38の外面側に透明電
極(不図示)を設けてもよい。
【0072】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはならないた
め、十分な位置合わせを行う必要がある。
【0073】外囲器41は不図示の排気管を通じ、10
-7Torr程度の真空度にされ、封止が行われる。ま
た、外囲器41の封止後の真空度を維持するために、ゲ
ッター処理を行う場合もある。これは、外囲器41の封
止を行う直前、あるいは封止後に抵抗加熱、高周波加熱
等の加熱法により、外囲器41内の所定の位置(不図
示)に配置されたゲッターを加熱し、蒸着膜を形成する
処理である。ゲッターは通常、Ba等が主成分であり、
その蒸着膜の吸着作用により、例えば1×10-5〜1×
10-7Torrの真空度を維持するものである。なお、
表面伝導型電子放出素子のフォーミング以降の工程は適
宜設定される。
【0074】以上のようにして作製される本発明の画像
形成装置において、各電子放出素子には、容器外端子D
x1〜Dxm、Dy1〜Dynを通じ、電圧を印加すること
により電子放出させ、高圧端子Hvを通じ、メタルバッ
ク39あるいは透明電極(不図示)に数kV以上の高圧
を印加し、電子ビームを加速し、蛍光膜38に衝突さ
せ、励起・発光させることで画像を表示することができ
る。
【0075】以上述べた構成は、画像表示等に用いられ
る好適な画像形成装置を作成する上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述内容に
限られるものではなく、画像形成装置の用途に適するよ
う適宜選択する。
【0076】本発明によれば、テレビジョン放送の表示
装置のみならずテレビ会議システム、コンピュータ等の
表示装置に適した画像形成装置を提供することができ
る。さらには本発明の電子源を、感光性ドラム等で構成
された光プリンタとしての画像形成装置として用いるこ
ともできる。
【0077】
【実施例】次に本発明の実施例を説明する。
【0078】(実施例1)図2に示した手順で、図1に
示したような構成を有する電子源基板を作製した。 ま
ず、青板ガラスからなる基板1に、スパッタ蒸着法によ
って金属薄膜を形成した後、フォトリソエッチング法に
よって素子電極5および6を形成した。その材質は、厚
さ50ÅのTiを下引きとした厚さ1000ÅのNi薄
膜である。なお、素子電極間隔は2μm、素子電極5の
長さは200μm、素子電極6は300μmに形成した
(図2(a))。
【0079】次に、素子電極5と接続するように行方向
配線36を形成した。また、素子電極6上に接続電極5
1も同時に形成した。行方向配線36はAgペーストイ
ンキを用い、スクリーン印刷法でパターン化し、続いて
焼成(焼成温度は550℃、ピーク保持時間は約15
分)された幅100μm、厚さ約10μmの印刷配線で
ある。また、接続電極は、幅および長さとも100μm
とした(図2(b))。
【0080】次に、絶縁膜50を、ガラスを主成分とす
るペーストを印刷後焼成することによって形成した(図
2(c))。これは行方向配線36に対して直交する帯
状の絶縁層であるが、部分的に切り欠きの開口部を有し
ており、その部分を前記で作製した接続電極51に位置
合わせした。ペースト材料はPbOを主成分としてガラ
スバインダーを混合したペーストである。焼成温度は5
50℃、ピーク保持時間は15分であった。印刷・焼成
後の膜厚は約30μmであった。また、通常、絶縁層は
上下層間の絶縁性を確保するために、印刷と焼成を2回
ずつ実施する。これは、厚膜ペーストにより形成される
膜は通常ポーラスな膜であるからである。そのため、1
回の印刷・焼成の後、再度印刷を行って、1回目の膜の
ポーラス状態を埋め込むようにして2回目の膜を印刷、
焼成する。これにより、絶縁性が確実となる。本実施例
でもその方法を行った。
【0081】次に、列方向配線35を絶縁膜50の上に
形成した(図2(d))。列方向配線35は帯状のパタ
ーンであり、接続電極にかかるように形成されており、
接続電極51ひいては素子電極6と電気的に接続してい
る。行方向配線と同様にAgペーストを所定のパターン
に印刷した後、焼成によって形成した。幅300μm、
厚さ20μmであった。
【0082】続いて、電子放出部を含む薄膜4は、有機
金属溶液の塗布焼成で得られた厚さ約200ÅのPd微
粒子からなる薄膜であり、全面に塗布成膜した後、フォ
トリソグラフィーによってパターニングして形成した
(図2(e))。その際、行方向配線36、列方向配線
35を各100本とし、10000素子からなるマトリ
クス状の表面伝導型電子放出素子からなる電子源基板を
得た。
【0083】以上のようにして電子源基板を作製したと
ころ、接続電極を介して素子電極と列方向配線との接続
が確実にできていることが明らかとなった。
【0084】(実施例2)本実施例では、実施例1で作
製した電子源基板を使用して画像形成装置を得た。これ
について図3、図4および図8を用いて説明する。
【0085】図3に示したように、多数の表面伝導型電
子放出素子を形成した電子源基板31をリアプレート3
2上に固定した後、基板31の5mm上方に、フェース
プレート40(ガラス基板37の内面に蛍光膜38とメ
タルバック39が形成されて構成される)を支持枠33
を介し配置し、フェースプレート40、支持枠33、リ
アプレート32の接合部にフリットガラスを塗布し、4
50℃で10分間焼成することで封着した(図3参
照)。また、リアプレート32への基板31の固定もフ
リットガラスで行った。
【0086】図3において、34は電子放出素子、35
および36はそれぞれ列方向および行方向の配線であ
る。
【0087】蛍光膜38は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状(図4参照)を採用し、先にブラックストライプを形
成し、その間隙部に各蛍光体を塗布し、蛍光膜38を作
製した。ブラックストライプの材料は、通常良く用いら
れている黒鉛を主成分とする材料を用いた。
【0088】ガラス基板37に蛍光体を塗布する方法は
スラリー法を用いた。
【0089】また、蛍光膜38の内面側には通常、メタ
ルバック39が設けられる。本例では、メタルバック
は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
(通常、フィルミングと呼ばれる)を行ない、その後、
Alを真空蒸着することで作製した。
【0090】フェースプレート40には、更に蛍光膜3
8の導電性を高めるため、蛍光膜38の外面側に透明電
極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導電性が得られたので省
略した。
【0091】前述の封着を行なう際、カラーの場合は各
色蛍光体と電子放出素子とを対応させなくてはいけない
ため、十分な位置合わせを行なった。
【0092】以上のようにして完成したガラス容器内の
雰囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dx1〜Dxm
とDy1〜Dynを通じ、電子放出素子34の素子電極間
に電圧を印加し、電子放出部形成用薄膜2を通電処理
(フォーミング処理)することにより、電子放出部3を
作製した。フォーミング処理の電圧波形を図8に示す。
【0093】図8中、T1およびT2は電圧波形のパルス
幅とパルス間隔であり、本実施例ではT1を1ミリ秒、
T2を10ミリ秒とし、三角波の波高値(フォーミング
時のピーク電圧)は14Vとし、フォーミング処理は約
1×10-6Torrの真空雰囲気下で60秒間行なっ
た。
【0094】このように作製された電子放出部3はパラ
ジウム元素を主成分とする微粒子が分散配置された状態
となり、その微粒子の平均粒径は30Åであった。
【0095】次に、1×10-6Torr程度の真空度で
不図示の排気管をガスバーナーで熱することで溶着し、
外囲器の封止を行なった。
【0096】最後に封止後の真空度を維持するために、
ゲッター処理を行なった。ゲッター処理とは、封止を行
なう直前、あるいは封止後に抵抗加熱、あるいは高周波
加熱等の加熱法により、画像形成装置内の所定の位置
(不図示)に配置されたゲッターを加熱し、蒸着膜を形
成する処理である。ゲッターは通常Ba等が主成分であ
り、その蒸着膜の吸着作用により、例えば1×10-5
1×10-7Torrの真空度を維持するものである。
【0097】以上のようにして作製した本発明の画像形
成装置において、各表面伝導型電子放出素子には、容器
外端子Dx1〜Dxm、Dy1〜Dynを通じ、走査信号お
よび変調信号を不図示の信号発生手段によりそれぞれ印
加することにより、電子放出させ、高圧端子Hvを通じ
て、メタルバック39に5kVの高圧を印加し、電子ビ
ームを加速して、蛍光膜38に衝突させ、励起・発光さ
せることで画像を表示した。その結果、欠陥のない良好
な画質の画像が得られた。
【0098】
【発明の効果】以上の説明から明らかなように、本発明
によれば、電子源基板の配線形成時に素子電極と列方向
配線の間に接続電極を設けることにより、絶縁膜形成時
のダレによる素子電極と列方向配線の接続不良を防止で
きるため、電極と配線の接続部分の信頼性が向上し、歩
留りが向上する。さらに、その電子源基板を画像形成装
置に用いた場合に、接続抵抗による電圧降下が原因で生
じる輝度のばらつきが低減できることから、輝度ばらつ
きの少ない良好な画像形成装置を得ることができる。
【図面の簡単な説明】
【図1】本発明の電子源基板の代表的な素子構成を示す
模式的平面図である。
【図2】本発明の電子源基板の製造手順の1例を示す工
程図である。
【図3】本発明の画像形成装置の1例の構成を示す部分
切り欠き斜視図である。
【図4】蛍光膜の構成を示す模式的部分図であり、
(a)はブラックストライプの設けられたもの、(b)
はブラックマトリクスの設けられたものの図である。
【図5】表面伝導型電子放出素子の1例の構成を示す模
式的平面図である。
【図6】本発明の電子源に設けられる表面伝導型電子放
出素子の1例の構成を示す示す模式図であり、(a)は
平面図、(b)は断面図である。
【図7】図6の素子の形成手順を示す工程図である。
【図8】本発明の電子源における表面伝導型電子放出素
子製造時の通電フォーミングにおける電圧波形を示すグ
ラフであり、(a)はパルス波高値が一定の場合、
(b)はパルス波高値が増加する場合である。
【図9】表面伝導型電子放出素子の電子放出特性の測定
評価装置の概略構成図である。
【図10】表面伝導型電子放出素子の電流―電圧特性を
示す図である。
【符号の説明】
1 絶縁性基板 2 電子放出部形成用薄膜 3 電子放出部 4 電子放出部を含む薄膜 5 素子電極 6 素子電極 31 電子源基板 32 リアプレート 33 支持枠 34 電子放出素子 35 列方向配線 36 行方向配線 37 ガラス基板 38 蛍光膜 39 メタルバック 40 フェースプレート 41 外囲器 42 黒色部材 43 蛍光体 50 絶縁膜 51 接続電極 90 電流計 91 電源 92 電流計 93 高圧電源 94 アノード電極

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、絶縁膜を介して行方向配線の
    上に該配線に直交する列方向配線が形成され、該両配線
    の交差部近傍に、一対の素子電極を含む電子放出素子複
    数個が配設され、該素子電極対の一方の電極が行方向配
    線と、他方の電極が列方向配線と接続されている電子源
    基板において、列方向配線が絶縁膜の凹部を介して素子
    電極に設けられた接続電極と接続されていることを特徴
    とする電子源基板。
  2. 【請求項2】 前記電子放出素子が、表面伝導型電子放
    出素子である請求項1記載の電子源基板。
  3. 【請求項3】 前記接続電極が、行方向配線と同一の材
    料によって同時に形成されたものである請求項1または
    2記載の電子源基板。
  4. 【請求項4】 前記列方向配線が、ストライプ状の配線
    である請求項1ないし3のいずれかに記載の電子源基
    板。
  5. 【請求項5】 行方向配線、列方向配線、絶縁膜および
    接続電極のうちの少なくとも1つが、スクリーン印刷法
    によって形成されたものである請求項1ないし4のいず
    れかに記載の電子源基板。
  6. 【請求項6】 請求項1ないし5のいずれかに記載の電
    子源基板と、画像が形成される領域を備えた基板とが支
    持枠を介して対向し、両基板の間の空間が減圧状態とな
    っていて、前記電子源基板に画像形成用の駆動回路が接
    続されている画像形成装置。
  7. 【請求項7】1)基板上に複数の素子電極対を形成する
    工程、 2)前記素子電極対近傍を通る複数の行方向配線を形成
    する工程、 3)前記素子電極対の一方の電極と前記行方向配線とを
    接続する工程、 4)前記行方向配線と接続される素子電極に対向配置さ
    れた素子電極に接続電極を形成する工程、 5)前記素子電極対の行方向配線に接続される素子電極
    に対向配置された素子電極上を通り、前記接続電極の形
    成箇所に凹部を有し、前記行方向配線に直交する帯状絶
    縁膜を形成する工程、 6)前記絶縁膜上に、該絶縁膜の幅より小さい幅で、前
    記接続電極に接続する列方向配線を形成する工程、 7)前記素子電極対に基づいて電子放出素子を形成する
    工程 を含むことを特徴とする電子源基板の製造方法。
  8. 【請求項8】 前記電子放出素子を、表面伝導型電子放
    出素子とする請求項7記載の製造方法。
  9. 【請求項9】 行方向配線を一方の素子電極と接続する
    位置に形成して、前記2)および3)の工程を同時に行
    う請求項7または8記載の製造方法。
  10. 【請求項10】 前記接続電極と前記行方向配線とを同
    じ材料で同時に形成する請求項7ないし9のいずれかに
    記載の製造方法。
  11. 【請求項11】 前記列方向配線を、ストライプ状の配
    線とする請求項7ないし10のいずれかに記載の製造方
    法。
  12. 【請求項12】 行方向配線、列方向配線、絶縁膜およ
    び接続電極のうちの少なくとも1つを、スクリーン印刷
    法によって形成する請求項7ないし11のいずれかに記
    載の製造方法。
  13. 【請求項13】 請求項7ないし12のいずれかに記載
    の方法で製造された電子源基板と、画像が形成される領
    域を備えた基板とを支持枠を介して対向させ、両基板の
    間の空間を減圧し、前記電子源基板に画像形成用の駆動
    回路を接続する画像形成装置の製造方法。
JP20069095A 1995-08-07 1995-08-07 電子源基板および画像形成装置ならびにそれらの製造方法 Expired - Fee Related JP3372720B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20069095A JP3372720B2 (ja) 1995-08-07 1995-08-07 電子源基板および画像形成装置ならびにそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20069095A JP3372720B2 (ja) 1995-08-07 1995-08-07 電子源基板および画像形成装置ならびにそれらの製造方法

Publications (2)

Publication Number Publication Date
JPH0950757A true JPH0950757A (ja) 1997-02-18
JP3372720B2 JP3372720B2 (ja) 2003-02-04

Family

ID=16428633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20069095A Expired - Fee Related JP3372720B2 (ja) 1995-08-07 1995-08-07 電子源基板および画像形成装置ならびにそれらの製造方法

Country Status (1)

Country Link
JP (1) JP3372720B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022643A1 (fr) * 1998-10-14 2000-04-20 Canon Kabushiki Kaisha Dispositif d'imagerie et son procede de production
US6787984B2 (en) 2001-08-27 2004-09-07 Canon Kabushiki Kaisha Wiring substrate, manufacturing method therefor, and image display device
US6903504B2 (en) 2002-01-29 2005-06-07 Canon Kabushiki Kaisha Electron source plate, image-forming apparatus using the same, and fabricating method thereof
US6992434B2 (en) 2001-09-27 2006-01-31 Canon Kabushiki Kaisha Electron-emitting device having a fissure to increase electron emission efficiency
JP2006209991A (ja) * 2005-01-25 2006-08-10 Canon Inc 電子線装置
US7097530B2 (en) 2001-09-07 2006-08-29 Canon Kabushiki Kaisha Electron source substrate and display apparatus using it
US7427830B2 (en) 2004-10-26 2008-09-23 Canon Kabushiki Kaisha Image display apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022643A1 (fr) * 1998-10-14 2000-04-20 Canon Kabushiki Kaisha Dispositif d'imagerie et son procede de production
US6787984B2 (en) 2001-08-27 2004-09-07 Canon Kabushiki Kaisha Wiring substrate, manufacturing method therefor, and image display device
US7264842B2 (en) 2001-08-27 2007-09-04 Canon Kabushiki Kaisha Method of manufacturing a wiring substrate for a display panel
US7097530B2 (en) 2001-09-07 2006-08-29 Canon Kabushiki Kaisha Electron source substrate and display apparatus using it
US6992434B2 (en) 2001-09-27 2006-01-31 Canon Kabushiki Kaisha Electron-emitting device having a fissure to increase electron emission efficiency
US7442406B2 (en) 2001-09-27 2008-10-28 Canon Kabushiki Kaisha Electron-emitting device, electron source substrate, electron beam apparatus, display apparatus, and manufacturing method thereof
US6903504B2 (en) 2002-01-29 2005-06-07 Canon Kabushiki Kaisha Electron source plate, image-forming apparatus using the same, and fabricating method thereof
US7211943B2 (en) 2002-01-29 2007-05-01 Canon Kabushiki Kaisha Electron source plate, image-forming apparatus using the same, and fabricating method thereof
US7427830B2 (en) 2004-10-26 2008-09-23 Canon Kabushiki Kaisha Image display apparatus
JP2006209991A (ja) * 2005-01-25 2006-08-10 Canon Inc 電子線装置
JP4522275B2 (ja) * 2005-01-25 2010-08-11 キヤノン株式会社 電子線装置及びそれを用いた表示パネル

Also Published As

Publication number Publication date
JP3372720B2 (ja) 2003-02-04

Similar Documents

Publication Publication Date Title
JP3372720B2 (ja) 電子源基板および画像形成装置ならびにそれらの製造方法
JP3217629B2 (ja) 電子源、該電子源を用いた画像形成装置、前記電子源の製造方法および前記画像形成装置の製造方法
JP3200270B2 (ja) 表面伝導型電子放出素子、電子源、及び、画像形成装置の製造方法
JP3450533B2 (ja) 電子源基板および画像形成装置の製造方法
JP3222338B2 (ja) 電子源および画像形成装置の製造方法
JP3372759B2 (ja) 電子放出素子、それを用いた電子源、画像形成装置の製造方法
JPH08162001A (ja) 電子源基板、電子源、画像形成装置及びそれらの製造方法
JP3332673B2 (ja) 電子源基板および画像形成装置ならびにそれらの製造方法
JP3387710B2 (ja) 電子源基板の製造方法および画像形成装置の製造方法
JP3459705B2 (ja) 電子源基板の製造方法、及び画像形成装置の製造方法
JP3423524B2 (ja) 電子放出素子の製造方法
JP3450565B2 (ja) 電子源基板および画像形成装置の製造方法
JP3402891B2 (ja) 電子源および表示パネル
JP3372715B2 (ja) 画像形成装置
JP3450425B2 (ja) 電子源およびその製造方法、ならびに画像形成装置
JP3507454B2 (ja) 平板型画像形成装置の製造方法
JPH09245690A (ja) マトリクス配線の製造方法、電子源の製造方法、電子源及び該電子源を具備した画像表示装置
JP3459720B2 (ja) 電子源の製造方法および画像形成装置の製造方法
JP3478807B2 (ja) 平板型画像形成装置及びその製造方法
JPH09219142A (ja) 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置
JP3207990B2 (ja) 平板型画像形成装置
JPH08180800A (ja) 電子源及び画像表示装置の製造方法
JPH07321110A (ja) 配線形成方法、電子源およびその製造方法、ならびに画像形成装置
JPH09245694A (ja) 電子源基板、その製造方法、及び画像表示装置
JPH09245693A (ja) 電子源基板、その製造方法、及び画像表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees