JP2967334B2 - 電子放出素子の製造方法、並びにそれを用いた電子源及び画像形成装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、及び該電子
源を用いて構成した表示装置や露光装置等の画像形成装
置の製造方法に関する。

【０００２】

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の２種類が知られてい
る。冷陰極電子放出素子には電界放出型（以下、「ＦＥ
型」と称す。）、金属／絶縁層／金属型（以下、「ＭＩ
Ｍ型」と称す。）や表面伝導型電子放出素子等が有る。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ． Ｄｙｋｅ
ａｎｄ Ｗ．Ｗ． Ｄｏｌａｎ，“Ｆｉｅｌｄ Ｅｍ
ｉｓｓｉｏｎ”， Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔ
ｒｏｎ Ｐｈｙｓｉｃｓ， ８，８９（１９５６）ある
いはＣ．Ａ． Ｓｐｉｎｄｔ， “Ｐｈｙｓｉｃａｌ
Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍｆｉ
ｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔ
ｈ ｍｏｌｙｂｄｅｎｕｍ ｃｏｎｅｓ”， Ｊ． Ａ
ｐｐｌ． Ｐｈｙｓ． ，４７，５２４８（１９７６）
等に開示されたものが知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ． Ｍｅａ
ｄ， “Ｏｐｅｒａｔｉｏｎ ｏｆＴｕｎｎｅｌ−Ｅｍ
ｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ”， Ｊ． Ａｐｐｌ．
Ｐｈｙｓ．， ３２，６４６（１９６１）等に開示され
たものが知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ． Ｅｌｉｎｓｏｎ， Ｒａｄｉｏ Ｅｎｇ．
Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．， １０，１２９０（１
９６５）等に開示されたものがある。

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ₂薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ₂Ｏ₃
／ＳｎＯ₂薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａ
ｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎ
ｓ．ＥＤ Ｃｏｎｆ．”，５１９（１９７５）］、カー
ボン薄膜によるもの［荒木久 他：真空、第２６巻、第
１号、２２頁（１９８３）］等が報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成を図１
８に模式的に示す。同図において１２０１は基板であ
る。１２０３は導電性膜で、Ｈ型形状のパターンに形成
された金属酸化物薄膜等からなり、後述の通電フォーミ
ングと呼ばれる通電処理により電子放出部１２０２が形
成される。尚、図中の間隔Ｌは、０．５〜１ｍｍ、Ｗ’
は、０．１ｍｍで設定されている。

【０００８】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜１２０３を予め通電フ
ォーミングと呼ばれる通電処理によって電子放出部１２
０２を形成するのが一般的である。即ち、通電フォーミ
ングとは、前記導電性膜１２０３の両端に電圧を印加通
電し、導電性膜１２０３を局所的に破壊、変形もしくは
変質させて構造を変化させ、電気的に高抵抗な状態の電
子放出部１２０２を形成する処理である。尚、電子放出
部１２０２では導電性膜１２０３の一部に亀裂が発生し
ており、その亀裂付近から電子放出が行われる。

【０００９】上述のＭ．ハートウェルの素子とは別に、
本出願人は、絶縁性の基体上に、導電体により形成され
た対向する一対の素子電極を形成し、これらの電極とは
別に両電極を連絡する導電性膜を形成し、通電フォーミ
ングにより電子放出部を形成した構成の素子を報告して
いる。かかる通電フォーミングの方法としては、パルス
電圧を印加し、このパルスの波高値を漸増させる方法が
適用できることも報告している。これらの構成及び方法
については、例えば、特願平６−１４１６７０号の明細
書中に、その一例が記載されている。

【００１０】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。

【００１１】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯子型配置とも呼ぶ）した電子源が挙
げられる（例えば、特開昭６４−３１３３２号公報、特
開平１−２８３７４９号公報、同２−２５７５５２号公
報）。

【００１２】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【００１３】

【発明が解決しようとする課題】電子放出素子について
は、これを適用した画像形成装置が、表示画像を構成す
る画素間の輝度のばらつきが少ない均一な画像を安定し
て提供できるよう、更に電子放出特性の均一性と安定性
の向上が要望されている。

【００１４】しかしながら、上述のＭ．ハートウェルの
電子放出素子にあっては、電子放出の均一性と安定性に
ついて、必ずしも満足のゆくものが得られていない。具
体的には、前述のフォーミング処理によって形成された
電子放出部は、その形態が電子放出部全体に渡って不均
一であるため、かかる素子を基板上に複数配置して、例
えば平面型画像形成装置などに利用する電子源を形成す
ると、複数の素子間においても電子放出部の形態が不均
一であり、その電子放出特性に至っても均一な電子放出
を行うことが困難であろうと思われる。従って、これを
用いて均一で動作安定性に優れた画像形成装置を提供す
ることは極めて難しいと言わざるを得ない。

【００１５】一方、本出願人により報告された電子放出
素子及びその製造方法によれば、上記の問題点は相当改
善することが出来、これを用いた電子源及び画像形成装
置についても、前述の出願においてもその例が報告され
ている。

【００１６】しかしながら、より高度な応用に用いるた
めには、電子放出特性の均一性と安定性の更なる向上が
求められている。とりわけ、多数の表面伝導型電子放出
素子を配置した電子源を製造する工程で、通電フォーミ
ングにより電子放出部を形成する工程では、比較的大き
な電力が必要となり、従って、配線を流れる電流も大き
くなる。このため、配線の有する電気抵抗により電圧降
下が起こり、フォーミング工程で電子放出素子にかかる
実効的な電圧が素子毎に異なってしまう。このため、素
子毎の電子放出特性に無視できない違いが生ずる場合が
ある。

【００１７】また、電子放出素子の形成に大きな電力を
必要とするため、電子放出部が必ずしも好ましい状態に
形成されず、電子放出効率などの電子放出特性自体も十
分なものが得られない場合がある。

【００１８】本発明の目的は、上述した解決すべき技術
課題を解決し、均一で安定な電子放出特性を有する電子
放出素子を提供することにある。本発明の別の目的は、
均一で安定であることに加え、電子放出効率などの優れ
た電子放出特性を有する電子放出素子を提供することに
ある。本発明のさらに別の目的は、均一で動作安定性に
優れ、より高品位な画像を形成し得る画像形成装置を提
供することにある。

【００１９】

【課題を解決するための手段】上記の目的を達成するた
めに成された本発明の構成は、以下の通りである。

【００２０】

【００２１】

【００２２】

【００２３】

【００２４】

【００２５】

【００２６】即ち、本発明の第一は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子の製造方法
において、導電性膜の還元または凝集を促進するガスを
含む雰囲気中にて導電性膜に電子放出部を形成する工程
と、前記電子放出部に炭素、炭素化合物、金属、あるい
は金属化合物を含む被膜を形成する、前記導電性膜への
通電処理を含む活性化工程とを有することを特徴とする
電子放出素子の製造方法にある。

【００２７】上記本発明第一の製造方法は、更にその特
徴として、「前記導電性膜に電子放出部を形成する工程
が、金属酸化物の導電性膜に通電する工程を有する」こ
と、 「前記導電性膜に電子放出部を形成する工程が、該
導電性膜にパルス電圧を印加する工程を有し、該パルス
電圧は、パルス幅をＴ ₁ 、パルス間隔をＴ ₂ としたと
き、Ｔ ₂ ≧５×Ｔ ₁ の関係を満たし、その波高値を該導
電性膜が凝集する値に設定して行われる」こと、 「前記
導電性膜に電子放出部を形成する工程が、該導電性膜に
パルス電圧を印加する工程を有し、該パルス電圧は、パ
ルス幅をＴ ₁ 、パルス間隔をＴ ₂ としたとき、Ｔ ₂ ≧５
×Ｔ ₁ の関係を満たし、その波高値を上昇させ、該導電
性膜が凝集する値で保持することにより行われる」こ
と、 「前記パルス電圧の印加は、前記波高値の保持につ
づき、該パルス電圧のパルス幅を増加させる工程を更に
有する」こと、 「前記パルス電圧の印加は、前記波高値
の保持につづき、該パルス電圧の波高値を増加させる工
程を更に有する」こと、「前記ガスが、Ｈ₂ である」こ
と、「前記ガスが、ＣＯまたは有機物質である」こと、
「前記電子放出素子が、表面伝導型電子放出素子であ
る」こと、をも含む。

【００２８】

【００２９】

【００３０】

【００３１】

【００３２】また、本発明の第二は、基体上に、複数の
電子放出素子が配列された電子源の製造方法において、
前記電子放出素子が、上記本発明第一の方法にて製造さ
れることを特徴とする電子源の製造方法にある。上記本
発明第二の製造方法は、更にその特徴として、「該電子
源は複数の電子放出素子を共通接続した電子放出素子行
を複数行有するものであって、前記複数の電子放出素子
の導電性膜に電子放出部を形成する際に、各電子放出素
子行毎に順次電圧印加を行う」こと、「前記各電子放出
素子行毎に順次行われる電圧印加を、複数回繰り返す」
こと、「前記電子放出素子行に印加される電圧は、複数
のパルス電圧よりなり、１乃至数パルス毎に、電圧印加
される電子放出素子行を順次選択する」こと、「前記電
子放出素子行の複数行からなる複数のブロック毎に順次
電圧印加を行って、各ブロック毎に順次電子放出部を形
成する」こと、をも含む。

【００３３】また、本発明の第三は、基体上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置の製造方法において、前記電子
源が、上記本発明第二の方法にて製造されることを特徴
とする画像形成装置の製造方法にある。

【００３４】本発明の電子放出素子の製造方法によれ
ば、ばらつきの少ない電子放出部の形態を創出し、ひい
ては電子放出特性の均一性及び安定性を向上させ得る。
また、本発明の電子源の製造方法によれば、複数素子に
わたり均一で安定な電子放出が可能な電子源が得られ
る。さらに、本発明の画像形成装置の製造方法によれ
ば、ばらつきが少なく動作安定性に優れた良好な画像を
表示し得る画像形成装置が得られる。

【００３５】

【発明の実施の形態】次に、本発明の好ましい実施態様
を示す。

【００３６】本発明を適用し得る電子放出素子は、先述
したような冷陰極型の電子放出素子に分類されるもの
で、それらの中でも電子放出特性等の観点から特に表面
伝導型の電子放出素子が好適である。このため、以下で
は表面伝導型電子放出素子を例に挙げて説明する。

【００３７】本発明の表面伝導型電子放出素子の基本的
構成には、大別して、平面型と垂直型の２つがある。ま
ず、平面型の表面伝導型電子放出素子の基本的な構成に
ついて説明する。

【００３８】図１は、本発明の平面型の表面伝導型電子
放出素子の一構成例を示す模式図であり、図１（ａ）は
平面図、図１（ｂ）は縦断面図である。図１において、
１は基板、４と５は電極（素子電極）、３は導電性膜、
２は電子放出部である。

【００３９】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ₂を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。

【００４０】対向する素子電極４，５の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ、Ｃ
ｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等
の金属或は合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂、Ｐｄ
−Ａｇ等の金属或は金属酸化物とガラス等から構成され
る印刷導体、Ｉｎ₂Ｏ₃−ＳｎＯ₂等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。

【００４１】素子電極間隔Ｌ、素子電極長さＷ１、導電
性膜３の幅Ｗ２及び厚さ等は、応用される形態等を考慮
して、設計される。素子電極間隔Ｌは、好ましくは、数
百ｎｍから数百μｍの範囲とすることができ、より好ま
しくは、素子電極間に印加する電圧等を考慮して数μｍ
から数十μｍの範囲とすることができる。

【００４２】素子電極長さＷ１は、電極の抵抗値、電子
放出特性を考慮して、数μｍから数百μｍの範囲とする
ことができる。素子電極４，５の膜厚ｄは、数十ｎｍか
ら数μｍの範囲とすることができる。

【００４３】尚、図１に示した構成だけでなく、基板１
上に、導電性膜３、対向する素子電極４，５の順に積層
した構成とすることもできる。

【００４４】導電性膜３を構成する主な材料としては、
例えばＰｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃ
ｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金
属、ＰｄＯ，ＳｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃等
の酸化物、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆，ＹＢ
₄，ＧｄＢ₄等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，Ｔａ
Ｃ，ＳｉＣ，ＷＣなどの炭化物、ＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等が挙
げられる。

【００４５】導電性膜３には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極４，５へのステップカバ
レージ、素子電極４，５間の抵抗値及び後述するフォー
ミング条件等を考慮して適宜設定される。この導電性膜
３の膜厚は、好ましくは数Åから数百ｎｍであり、その
抵抗値Ｒｓが、１０²〜１０⁷Ω／□の抵抗値を示す膜厚
で形成したものが好ましく用いられる。なおＲｓは、幅
がｗで長さがｌの薄膜の、長さ方向に測定した抵抗Ｒ
を、Ｒ＝Ｒｓ（ｌ／ｗ）と置いたときの値である。上記
抵抗値を示す膜厚はおよそ５ｎｍから５０ｎｍの範囲に
あり、この膜厚範囲において、それぞれの材料の薄膜は
微粒子膜の形態を有している。ここで述べる微粒子膜と
は、複数の微粒子が集合した膜であり、その微細構造
は、微粒子が個々に分散配置した状態のみならず、微粒
子が互いに隣接、あるいは重なり合った状態（いくつか
の微粒子が集合し、全体として島状構造を形成している
場合も含む）をとっている。微粒子の粒径は、数Åから
数百ｎｍの範囲、好ましくは、１ｎｍから２０ｎｍの範
囲である。

【００４６】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。

【００４７】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。

【００４８】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。

【００４９】例えば、「実験物理学講座１４ 表面・微
粒子」（木下是雄 編、共立出版１９８６年９月１日発
行）では、「本稿で微粒子と言うときにはその直径がだ
いたい２〜３μｍ程度から１０ｎｍ程度までとし、特に
超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎ
ｍ程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ ２２〜２６行目）と記述されて
いる。

【００５０】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。

【００５１】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”（ｕｌｔｒａ ｆｉｎｅ ｐａｒｔｉｃｌｅ）と呼
ぶことにした。すると１個の超微粒子はおよそ１００〜
１０⁸ 個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」（「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編；三田出版 １９８８年 ２ページ１〜４行目）／
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される１個の粒子は、ふつうクラスター
と呼ばれる」（同書２ページ１２〜１３行目）。

【００５２】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜１ｎｍ程度、上限は数μｍ
程度のものを指すこととする。

【００５３】電子放出部２は、導電性膜３の一部に形成
された高抵抗の亀裂により構成され、導電性膜３の膜
厚、膜質、材料及び後述する通電フォーミングの手法等
に依存したものとなるが、かかる亀裂幅は一様で５０ｎ
ｍ以下であることが好ましい。亀裂幅の測定は、電子顕
微鏡により亀裂を電子放出部全長にわたって観察し、電
子放出部に沿って、１μｍ毎に測定点を決め、各部で亀
裂の幅を測定する。そして、本明細書において『亀裂幅
が一様である』とは、全測定点の７０％以上の点におけ
る測定値が、ある中心値の上下２０％以内に収まってい
ることを意味する。また、電子放出部全体について『亀
裂幅』という場合は、上記の中心値を意味する。

【００５４】電子放出部２の内部には、数Åから数十ｎ
ｍの範囲の粒径の導電性微粒子が存在する場合もある。
この導電性微粒子は、導電性膜３を構成する材料の元素
の一部、あるいは全ての元素を含有するものとなる。電
子放出部２及びその近傍の導電性膜３には、後述する活
性化工程を経た場合、その活性化工程を行った気相中に
含まれる一部あるいは全ての元素からなる単体物質及び
化合物を有する場合もある。具体的には、炭素及び／又
は炭素化合物あるいは金属及び／又は金属化合物を有す
る。尚、電子放出部２の位置は、図１に限るものではな
い。

【００５５】本発明の電子放出素子においては、電子放
出部２における電圧印加相当長が一様で５ｎｍ以下であ
ることが好ましい。電圧印加相当長とは、電子放出部２
において実質的に電圧が印加される領域の長さを示すも
ので、該領域では、素子電極に印加した電圧の大部分が
印加され、電圧降下が生じている。この電圧印加相当長
は、次のようにして測定される。

【００５６】先ず、電子顕微鏡に、本発明の電子放出素
子を素子電極に電圧を印加できる状態で設置する。電子
顕微鏡には、測定環境を超高真空に保持するために、特
に、オイルフリーの超高真空系のポンプが付属されてお
り、その測定環境は、１０^-4Ｐａ以下の圧力である。電
子顕微鏡に付属の電子放出素子から出射した電子は、加
速され、本発明の電子放出素子の電子放出部に照射され
て２次電子を発生させ、電子放出部の電位に応じて、２
次電子像として観測される。低電位側では、発生した２
次電子が２次電子検出器に入射し、２次電子像として白
く表れる。一方、高電位側では、電子放出部近傍に形成
される電界のため、２次電子検出器に到達する電子が少
なくなり、２次電子像としては、黒く表れる。この原理
に基づけば、２次電子像を観測すれば、電子放出部の電
位がわかることになる。

【００５７】図２２（ａ）は、後述する実施例及び比較
例の電子放出素子に電圧を印加したときの、電子放出部
の電子顕微鏡像の２次電子像を模式的に表した図であ
る。本発明の電子放出素子への印加電圧は、該素子から
の電子の放出が無視できる電圧、すなわち、図６に示す
放出電流の閾値電圧Ｖ_th（詳しくは後述する）以下で、
例えば１〜４．０Ｖである。この電圧Ｖ_th以上となる
と、本発明の電子放出素子からの放出電流が２次電子検
出器に入射し、電子放出部の電位が反映しなくなる。図
２２（ａ）において、右側は、高電位側であり、左側
は、低電位側である。２次電子像を観測すると、電子放
出部２の低電位側では白く、高電位側では黒い像が表れ
ている。この２次電子像の白，黒の濃淡度を測定して
も、電圧の印加されている部分がわかるが、特に、素子
への印加電圧状態を前述の状態と逆転させて２次電子像
を撮影し、２つの像を重ね合わせると、電子放出部のう
ち特に電圧の印加されている部分が容易にわかるので、
説明する。図２２（ｂ）は、図２２（ａ）と逆の電位を
本発明の電子放出素子に印加し、図２２（ａ）と同じ部
位を観測したものである。両図を重ね合わせたものが、
図２２（ｃ）である。図２２（ｃ）において、黒い２次
電子像１４１間の白い領域１４２が、素子に実効的に電
圧が印加されている部分であり、この領域の長さ△Ｌを
測り、電子顕微鏡の倍率から実際の長さを算出する。実
際の測定は、電子放出部全長にわたって、前述の亀裂幅
の場合と同様に、電子放出部に沿って、１μｍ毎に測定
点を決め、各部で△Ｌを測定する。そして、本明細書に
おいて『電圧印加相当長が一様である』とは、全測定点
の７０％以上の点における測定値が、ある中心値の上下
２０％以内に収まっていることを意味する。また、電子
放出部全体について『電圧印加相当長』という場合は、
上記の中心値を意味する。尚、２次電子像の黒く見える
部分が、部分的に欠落している場合には、その部分を除
いて、同様な測定により電圧印加相当長を求めた。

【００５８】次に、垂直型の表面伝導型電子放出素子に
ついて説明する。

【００５９】図２は、本発明の垂直型の表面伝導型電子
放出素子の一構成例を示す模式図であり、図１に示した
部位と同じ部位には図１に付した符号と同一の符号を付
している。２１は段差形成部である。基板１、素子電極
４及び５、導電性膜３、電子放出部２は、前述した平面
型表面伝導型電子放出素子の場合と同様の材料で構成す
ることができる。段差形成部２１は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ₂等の絶縁性材料
で構成することができる。段差形成部２１の膜厚は、先
に述べた平面型の表面伝導型電子放出素子の素子電極間
隔Ｌに対応し、数百ｎｍから数百μｍの範囲とすること
ができる。この膜厚は、段差形成部の製法、及び、素子
電極間に印加する電圧を考慮して設定されるが、数μｍ
から数十μｍの範囲が好ましい。

【００６０】導電性膜３は、素子電極４及び５と段差形
成部２１作製後に、該素子電極４，５の上に積層され
る。電子放出部２は、図２においては、段差形成部２１
に形成されているが、作成条件、フォーミング条件等に
依存し、形状、位置ともこれに限られるものではない。

【００６１】図１に示した構成の本発明の表面伝導型電
子放出素子を例に、図３の製造工程図に基づいてその製
造方法の一例を以下に説明する。尚、図３においても図
１に示した部位と同じ部位には図１に付した符号と同一
の符号を付している。

【００６２】１）絶縁性基板１を洗剤、純水及び有機溶
剤等を用いて十分に洗浄した後、真空蒸着法、スパッタ
法等により素子電極材料を堆積後、例えばフォトリソグ
ラフィー技術を用いて基板１上に素子電極４，５を形成
する（図３（ａ））。

【００６３】２）素子電極４，５を設けた基板１上に、
有機金属溶液を塗布して、有機金属膜を形成する。有機
金属溶液には、前述の導電性膜３の材料の金属を主元素
とする有機化合物の溶液を用いることができる。有機金
属膜を加熱焼成処理し、リフトオフ、エッチング等によ
りパターニングし、金属酸化物からなる導電性膜３を形
成する（図３（ｂ））。ここでは、有機金属溶液の塗布
法を挙げて説明したが、導電性膜３の形成法はこれに限
られるものではなく、真空蒸着法、スパッタ法、化学的
気相堆積法、分散塗布法、ディッピング法、スピンナー
法等を用いることもできる。

【００６４】３）続いて、フォーミング工程を施す。素
子電極４，５間に、不図示の電源より通電すると、導電
性膜３には局所的に破壊，変形もしくは変質等の構造の
変化した部位が形成される。該部位が電子放出部２を構
成する（図３（ｃ））。

【００６５】ここでは、導電性膜３の凝集を促進するガ
スを含む雰囲気中で通電フォーミングする場合を説明す
る。

【００６６】フォーミング処理のために素子に印加する
電圧は、パルス電圧が好ましい。パルスの形状として
は、例えば図２３（ａ）に示すような波高値が一定の三
角波パルスや、図２３（ｂ）に示すような波高値の漸増
する三角波パルスを用いることができる。

【００６７】図２３（ａ）の形状のパルスの場合、例え
ばパルス幅Ｔ₁を１μ秒〜１０ｍ秒、パルス間隔Ｔ₂を１
０μ秒〜１００ｍ秒程度とし、波高値を適宜選択して、
数秒から数十分印加する。図２３（ｂ）の形状のパルス
の場合、Ｔ₁，Ｔ₂は上記と同様とし、波高値を徐々に増
加させながら印加する。

【００６８】通電フォーミング処理の終了は、パルスと
パルスの間に、導電性膜３の破壊、変形もしくは変質を
引き起こさない程度の電圧パルスを印加し、素子に流れ
る電流を測定して検知することができる。例えば、０．
１Ｖ程度の電圧印加により素子に流れる電流を測定し、
抵抗値を求めて、１ＭΩを越えた時点で通電フォーミン
グを終了するのが好ましい。

【００６９】導電性膜３の凝集を促進させるガスとして
は、導電性膜３が金属酸化物よりなる場合は、還元性を
有する物質が使用可能であり、Ｈ₂，ＣＯ等の他、メタ
ン、エタン、エチレン、プロピレン、ベンゼン、トルエ
ン、メタノール、エタノール、アセトンなどの有機物質
のガスも効果がある。これは、還元により導電性膜を構
成する物質が金属酸化物から金属に変化する際、凝集を
伴うからであると思われる。一方、導電性膜３が金属よ
り構成される場合は、当然還元に伴う凝集は起こらない
ので、ＣＯやアセトン等は凝集を促進する効果を示さな
いが、Ｈ₂はこの場合でも凝集を促進する効果を示す。

【００７０】上記のような雰囲気中で通電フォーミング
処理を行うと、必要な電力は従来のように真空中で同様
な処理を行った場合に比べ、数十％低下させることがで
きる。これは、従来の方法では、素子に流れる電流によ
り発生するジュール熱により、導電性膜３の温度が上昇
し、これにより局所的な破壊、変形ないし変質が生じ、
電子放出部２が形成されていたのに対し、上記本発明の
方法では、導電性膜の凝集を促進する物質により、導電
性膜の局所的破壊、変形ないし変質が促進され、処理に
必要な電力を低下させる結果となったものと推測され
る。

【００７１】凝集を促進させるガスの好ましい圧力は、
ガスの種類、導電性膜３の材質、印加する電圧パルスの
波形などの条件により異なる。圧力が比較的低い場合に
は、パルス波高値の漸増する電圧パルスの印加によりフ
ォーミング処理を行うとき、処理に必要な電力を低下さ
せる効果が現れる。一方、圧力が高い場合には、パルス
波高値が一定の電圧パルスを印加することによって、亀
裂幅を均一にし、且つリーク電流の発生を防ぐ効果を得
ることができる。

【００７２】また、導電性膜３の材質が比較的還元され
やすい金属酸化物である場合には、複数の素子を処理す
るとき、それぞれの導電性膜の抵抗値にバラツキがあっ
てもこれに起因する電子放出特性のバラツキを抑制する
効果が期待される。すなわち、金属酸化物よりなる導電
性膜に上記雰囲気中で電流を流したとき、発熱による温
度上昇のため還元が起こり、導電性膜の抵抗値が低下す
る。このとき、素子に印加する電圧パルスの波高値を一
定に保持しておくと、導電性膜に流れる電流は増加し、
発熱量も増加する。そして、導電性膜の初めの抵抗値が
素子毎に異なっていても、電子放出部の形成が起こると
きの発熱量はどの素子でも概略同じ程度と考えられるた
め、同じ条件のパルス電圧を印加しておけば、導電性膜
の抵抗値が同じ値まで低下したところで電子放出部の形
成が起こることになる。このため、どの素子でもほぼ同
じ条件で電子放出部の形成が行われ、電子放出特性のバ
ラツキが抑制される。

【００７３】４）フォーミングを終えた素子には活性化
工程と呼ばれる処理を施す。活性化工程とは、この工程
により素子電流Ｉ_f ，放出電流Ｉ_e が著しく変化する工
程である。

【００７４】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、素子にパルスの印加を繰り返すこ
とで行うことができる。この雰囲気は、例えば油拡散ポ
ンプやロータリーポンプなどを用いて真空容器内を排気
した場合に雰囲気内に残留する有機ガスを利用して形成
することができる他、イオンポンプなどにより一旦十分
に排気した真空中に適当な有機物質のガスを導入するこ
とによっても得られる。このときの好ましい有機物質の
ガス圧は、前述の応用の形態、真空容器の形状や、有機
物質の種類などにより異なるため、場合に応じ適宜設定
される。適当な有機物質としては、アルカン、アルケ
ン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、
アルコール類、アルデヒド類、ケトン類、アミン類、フ
ェノール、カルボン酸、スルホン酸等の有機酸類等を挙
げることが出来、具体的には、メタン、エタン、プロパ
ンなどＣ_nＨ_2n+2で表される飽和炭化水素、エチレン、
プロピレンなどＣ_nＨ_2n等の組成式で表される不飽和炭
化水素、ベンゼン、トルエン、メタノール、エタノー
ル、ホルムアルデヒド、アセトアルデヒド、アセトン、
メチルエチルケトン、メチルアミン、エチルアミン、フ
ェノール、蟻酸、酢酸、プロピオン酸等が使用できる。
この処理により、雰囲気中に存在する有機物質から、炭
素あるいは炭素化合物が素子上に堆積し、素子電流
Ｉ_f，放出電流Ｉ_eが、著しく変化するようになる。

【００７５】なお、適当な蒸気圧を有する金属化合物を
含有する雰囲気下で、活性化処理を行うことにより、当
該金属を素子上に堆積させ同様の効果を得ることもでき
る。金属化合物としては、フッ化物、塩化物、臭化物、
ヨウ化物等の金属ハロゲン化物、メチル化物、エチル化
物、ベンジル化物などのアルキル金属類、アセチルアセ
トナート、ジピバノイルメタナート、ヘキサフルオロア
セチルアセトナート等の金属β−ジケトナート類、アリ
ル錯体、シクロペンタジエニル錯体等の金属エニル錯体
類、ベンゼン錯体等のアレーン錯体、金属カルボニル
類、金属アルコキシド類など及びこれらの複合した化合
物などを挙げることが出来る。本発明において、より好
適な化合物の例として、ＮｂＦ₅，ＮｂＣｌ₅，Ｎｂ（Ｃ
₅Ｈ₅）（ＣＯ）₄，Ｎｂ（Ｃ₅Ｈ₅）₂Ｃｌ₂，ＯｓＦ₄，Ｏ
ｓ（Ｃ₃Ｈ₇Ｏ₂）₃，Ｏｓ（ＣＯ）₅，Ｏｓ₃（ＣＯ）₁₂，
Ｏｓ（Ｃ₅Ｈ₅）₂，ＲｅＦ₅，ＲｅＣｌ₅，Ｒｅ（ＣＯ）
₁₀，ＲｅＣｌ（ＣＯ）₅，Ｒｅ（ＣＨ₃）（ＣＯ）₅，Ｒ
ｅ（Ｃ₅Ｈ₅）（ＣＯ）₃，Ｔａ（Ｃ₅Ｈ₅）（ＣＯ）₄，Ｔ
ａ（ＯＣ₂Ｈ₅）₅，Ｔａ（Ｃ₅Ｈ₅）₂Ｃｌ₂，Ｔａ（Ｃ₅Ｈ
₅）₂Ｈ₃，ＷＦ₆，Ｗ（ＣＯ）₆，Ｗ（Ｃ₅Ｈ₅）₂Ｃｌ₂，
Ｗ（Ｃ₅Ｈ₅）₂Ｈ₂，Ｗ（ＣＨ₃）₆等が挙げられる。この
場合、条件によっては、当該金属以外に炭素などの物質
が被膜中に含有される場合もある。

【００７６】活性化工程の終了判定は、素子電流Ｉ_fと
放出電流Ｉ_eを測定しながら、適宜行うことができる。
なお、パルス幅、パルス間隔、パルス波高値などは適宜
設定される。

【００７７】炭素及び炭素化合物とは、例えばグラファ
イト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するもの
で、ＨＯＰＧはほぼ完全なグラファイト結晶構造、ＰＧ
は結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、
ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさら
に大きくなったものを指す。）、非晶質カーボン（アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。）、炭化水素（Ｃ
_mＨ_nで表される化合物、ないしこの他にＮ，Ｏ，Ｃｌな
どの他の元素を有する化合物を含む。）であり、その膜
厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎ
ｍ以下の範囲とすることがより好ましい。

【００７８】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器内の圧力は極力低くすることが必要で、１．３×１
０^-5Ｐａ以下が好ましく、さらには１．３×１０^-6Ｐａ
以下が特に好ましい。真空容器を排気する真空排気装置
は、装置から発生するオイルが素子の特性に影響を与え
ないように、オイルを使用しないものを用いるのが好ま
しい。具体的には、ソープションポンプ、イオンポンプ
等の真空排気装置を挙げることが出来る。さらに真空容
器内を排気するときには、真空容器全体を加熱して、真
空容器内壁や、電子放出素子に吸着した有機物質分子を
排気しやすくするのが好ましい。

【００７９】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質あるいは金
属化合物が十分除去されていれば、圧力自体は多少上昇
しても十分安定な特性を維持することが出来る。

【００８０】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物ないし金属の堆積を
抑制でき、結果として素子電流Ｉ_f，放出電流Ｉ_eが、安
定する。

【００８１】次に、本発明の電子放出素子の製造方法の
別の一例を、以下に示す。

【００８２】ここでの製造方法においても、製造方法の
ステップ１）及び２）は上述の製造方法と同様に行う。

【００８３】３）本例においては、通電フォーミングの
パルス電圧として図４（ａ）あるいは図４（ｂ）に示す
波形を用いる。

【００８４】通電フォーミングは、パルス電圧の波高値
を、例えば０．１Ｖステップづつ増加させながら電圧を
印加し、導電性膜３が低抵抗化もしくは凝集を始める電
圧Ｖ_hまでパルス波高値が達した後、一定時間Ｔ_h、例え
ば数秒から数十分電圧Ｖ_hを保持しながらパルスを印加
することで行う。あるいは、Ｖ_hの値が予め十分な精度
で求められている場合には、パルス波高値を初めからＶ
_hに設定し、一定時間の保持を行っても良い。

【００８５】このように、電圧Ｖ_hで一定時間Ｔ_h保持す
ることで、導電性膜３の一部に導電性膜材料が凝集した
微粒子からなる不連続膜の領域を徐々に形成することが
できる。この間、導電性膜３を含む素子電極４，５間の
抵抗値は高抵抗に向かい、十分に抵抗値が高抵抗に達し
た状態でフォーミング処理を終了する。また、Ｔ_hの時
間保持する間に抵抗値が十分に高抵抗に達しない場合に
は、更に、パルス幅を大きくしてパルスを印加して高抵
抗化を進め、フォーミングを終了させる方法（図４
（ａ））と、パルス波高値を再び増加させて高抵抗化を
進め、フォーミングを終了させる方法（図４（ｂ））、
そしてこの両方を併用して、パルス幅を広げて更にパル
ス波高値を増加させる方法（不図示）がある。このよう
にして、導電性膜３の一部に５０ｎｍ以下の幅の亀裂か
らなる電子放出部２を形成できる。この点に関して更に
説明する。

【００８６】前述の特願平６−１４１６７０号の明細書
に記載されたパルス波高値を漸増させる方法を、ＰｄＯ
微粒子よりなる導電性膜を有する素子を真空中でフォー
ミング処理する工程に適用した場合、素子の抵抗値は、
パルス波高値を増加させるにつれて、概略図２４に模式
的に示したように変化し、パルス波高値がＶ_formに達し
た時点で、フォーミング処理が完了する。すなわち、素
子電極間にパルス電圧を印加し、導電性膜に電流を流す
ことにより、発熱が起こり、導電性膜の温度が上昇す
る。この発熱量が大きければ導電性膜の一部が一挙に変
形・変質され、抵抗値が大きくなる。一方、発熱量がそ
れほど大きくない場合には、導電性膜の材質が徐々に凝
集を起こす。該導電性膜の材質が、ＰｄＯの様に比較的
容易に還元される金属酸化物の場合には、還元が同時に
進行する。

【００８７】図２４で、パルス波高値がＶ_sを越えた
後、素子の抵抗値が一旦減少してから上昇に転ずるの
は、還元による抵抗の低下と、凝集により電流のパスが
切断されて抵抗が上昇する効果との競合によるものと思
われる。導電性膜が、金属により形成されている場合に
は、抵抗の低下は金属酸化物の場合よりも小さくなる
が、同様の振る舞いをする。この場合の抵抗の低下の要
因は明確にはわからないが、導電性膜を構成する金属微
粒子あるいは金属の結晶粒の間の接触抵抗が小さくなる
ためではないかと推測している。いずれにしても、パル
ス波高値がＶ_s以上になると、導電性膜の材質が凝集を
起こすものと考えられる。Ｖ_sの値自体は、印加するパ
ルスのパルス幅、パルス間隔、導電性膜の抵抗及び材質
などに依存するものである。

【００８８】すなわち、本発明において、導電性膜３が
低抵抗化もしくは凝集を始める電圧Ｖ_hとは、上記Ｖ_sよ
り大きく、且つＶ_formよりも十分に小さな電圧値であ
る。

【００８９】本発明においては、図４に示した通電フォ
ーミングのパルス電圧波形において、パルス幅Ｔ₁は例
えば１μ秒〜１０ｍ秒、パルス間隔Ｔ₂は１００μ秒〜
数秒、一定時間Ｔ_h後のパルス電圧のパルス幅Ｔ_1'は１
０μ秒〜１秒であり、Ｖ_hは導電性膜３の材料及び形
態、Ｔ₁，Ｔ₂等により適宜設定されるが、電圧を単調に
増加させながら電圧を印加していく従来のフォーミング
処理で観測されるフォーミング電圧Ｖ_form、即ち素子抵
抗が急激に高抵抗化する電圧に対して、０．数％〜数十
％低い電圧に設定される。パルス幅Ｔ₁に対しパルス間
隔Ｔ₂は十分に長いことが好ましく、Ｔ₂／Ｔ₁≧５、望
ましくはＴ₂／Ｔ₁≧１０、さらに望ましくはＴ₂／Ｔ₁≧
１００である。尚、印加する電圧波形は、図示される矩
形波に限定されるものではなく、三角波等の所望の波形
を用いることができる。Ｖ_hの適切な値は、Ｔ₁，Ｔ₂の
値はもちろんのこと、パルス波形が矩形波、三角波など
のいずれであるかなどによっても影響を受けるため、こ
れらの条件に合わせて設定される。

【００９０】本発明では、上記のフォーミング工程を、
導電性膜３の還元または凝集を促進するガスを含む雰囲
気中で行う。

【００９１】この後、活性化工程及び安定化工程を、先
述のステップ４）及び５）と同様に行う。

【００９２】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図５，図６を参照しなが
ら説明する。

【００９３】図５は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図５においても、図１に示した部
位と同じ部位には図１に付した符号と同一の符号を付し
ている。

【００９４】図５において、５５は真空容器であり、５
６は排気ポンプである。真空容器５５内には電子放出素
子が配されている。また、５１は電子放出素子に素子電
圧Ｖ_fを印加するための電源、５０は素子電極４，５間
の導電性膜３を流れる素子電流Ｉ_fを測定するための電
流計、５４は素子の電子放出部２より放出される放出電
流Ｉ_e を捕捉するためのアノード電極、５３はアノード
電極５４に電圧を印加するための高圧電源、５２は電子
放出部２より放出される放出電流Ｉ_eを測定するための
電流計である。一例として、アノード電極５４の電圧を
１ＫＶ〜１０ＫＶの範囲とし、アノード電極５４と電子
放出素子との距離Ｈを２〜８ｍｍの範囲として測定を行
うことができる。

【００９５】真空容器５５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。

【００９６】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されており、
適宜切り替えて使用する。ここに示した電子放出素子基
板を配した真空処理装置の全体は、不図示のヒーターに
より加熱できるようになっている。従って、この真空処
理装置を用いると、前述の通電フォーミング以降の工程
も行うことができる。

【００９７】図６は、図５に示した真空処理装置を用い
て測定された放出電流Ｉ_e及び素子電流Ｉ_fと、素子電圧
Ｖ_fとの関係を模式的に示した図である。図６において
は、放出電流Ｉ_eが素子電流Ｉ_fに比べて著しく小さいの
で、任意単位で示している。尚、縦・横軸ともリニアス
ケールである。

【００９８】図６からも明らかなように、本発明の表面
伝導型電子放出素子は、放出電流Ｉ_e に関して次の３つ
の特徴的性質を有する。

【００９９】即ち、第１に、本素子はある電圧（閾値電
圧と呼ぶ；図６中のＶ_th）以上の素子電圧を印加すると
急激に放出電流Ｉ_eが増加し、一方閾値電圧Ｖ_th以下で
は放出電流Ｉ_eが殆ど検出されない。つまり、放出電流
Ｉ_eに対する明確な閾値電圧Ｖ_thを持った非線形素子で
ある。

【０１００】第２に、放出電流Ｉ_eが素子電圧Ｖ_fに単調
増加依存するため、放出電流Ｉ_eは素子電圧Ｖ_fで制御で
きる。

【０１０１】第３に、アノード電極５４（図５参照）に
捕捉される放出電荷は、素子電圧Ｖ_fを印加する時間に
依存する。つまり、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖ_fを印加する時間により制御できる。

【０１０２】以上の説明より理解されるように、本発明
の表面伝導型電子放出素子は、入力信号に応じて、電子
放出特性を容易に制御できることになる。この性質を利
用すると複数の電子放出素子を配して構成した電子源、
画像形成装置等、多方面への応用が可能となる。

【０１０３】図６においては、素子電流Ｉ_fが素子電圧
Ｖ_fに対して単調増加する（以下、「ＭＩ特性」とい
う。）例を示したが、素子電流Ｉ_fが素子電圧Ｖ_fに対し
て電圧制御型負性抵抗特性（以下、「ＶＣＮＲ特性」と
いう。）を示す場合もある（不図示）。これらの特性
は、前述の工程を制御することで制御できる。

【０１０４】本発明の電子放出素子の応用例について以
下に述べる。本発明の表面伝導型電子放出素子を複数個
基板上に配列し、例えば電子源あるいは、画像形成装置
が構成できる。

【０１０５】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。

【０１０６】本発明の表面伝導型電子放出素子について
は、前述した通り３つの特性がある。即ち、表面伝導型
電子放出素子からの放出電子は、閾値電圧以上では、対
向する素子電極間に印加するパルス状電圧の波高値と幅
で制御できる。一方、閾値電圧以下では、殆ど放出され
ない。この特性によれば、多数の電子放出素子を配置し
た場合においても、個々の素子にパルス状電圧を適宜印
加すれば、入力信号に応じて、表面伝導型電子放出素子
を選択して電子放出量を制御できる。

【０１０７】以下この原理に基づき、本発明の電子放出
素子を複数配して得られる電子源基板について、図７を
用いて説明する。図７において、７１は電子源基板、７
２はＸ方向配線、７３はＹ方向配線である。７４は表面
伝導型電子放出素子、７５は結線である。尚、表面伝導
型電子放出素子７４は、前述した平面型あるいは垂直型
のどちらであってもよい。

【０１０８】ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２，……，Ｄｙｎのｎ
本の配線よりなり、Ｘ方向配線７２と同様に形成され
る。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７
３との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している（ｍ，ｎは、共に正の整
数）。

【０１０９】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。

【０１１０】表面伝導型電子放出素子７４を構成する一
対の素子電極（不図示）は、それぞれｍ本のＸ方向配線
７２とｎ本のＹ方向配線７３に、導電性金属等からなる
結線７５によって電気的に接続されている。

【０１１１】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。

【０１１２】Ｘ方向配線７２には、Ｘ方向に配列した表
面伝導型電子放出素子７４の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Ｙ方向配線７３には、Ｙ方向に配列した表面伝導
型電子放出素子７４の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。

【０１１３】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【０１１４】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図８と図９及び
図１０を用いて説明する。図８は、画像形成装置の表示
パネルの一例を示す模式図であり、図９は、図８の画像
形成装置に使用される蛍光膜の模式図である。図１０
は、ＮＴＳＣ方式のテレビ信号に応じて表示を行うため
の駆動回路の一例を示すブロック図である。

【０１１５】図８において、７１は電子放出素子を複数
配した電子源基板、８１は電子源基板７１を固定したリ
アプレート、８６はガラス基板８３の内面に蛍光膜８４
とメタルバック８５等が形成されたフェースプレートで
ある。８２は支持枠であり、該支持枠８２には、リアプ
レート８１、フェースプレート８６がフリットガラス等
を用い、例えば大気中あるいは窒素中で、４００〜５０
０℃の温度範囲で１０分間以上焼成することで封着し
て、外囲器８８が構成されている。

【０１１６】７４は、図１に示したような電子放出素子
である。７２，７３は、表面伝導型電子放出素子の一対
の素子電極と接続されたＸ方向配線及びＹ方向配線あ
る。

【０１１７】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板７１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板７１で外囲器８
８を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器８８を構成することもできる。

【０１１８】図９は、蛍光膜を示す模式図である。蛍光
膜８４は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ（図９（ａ））あるいはブ
ラックマトリクス（図９（ｂ））等と呼ばれる黒色導電
材９１と蛍光体９２とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体の各蛍光体
９２間の塗り分け部を黒くすることで混色等を目立たな
くすることと、蛍光膜８４における外光反射によるコン
トラストの低下を抑制することにある。黒色導電材９１
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。

【０１１９】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常、「フィルミング」と呼ばれる。）を行い、その
後Ａｌを真空蒸着等を用いて堆積させることで作製でき
る。

【０１２０】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。

【０１２１】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。

【０１２２】外囲器８８の封着を行った後、電子放出素
子の通電フォーミング処理を行う。外囲器内を排気装置
により十分排気した後、前述の導電性膜の還元または凝
集を促進するガスを外囲器内に導入し、通常、電子源の
各素子行のうちの一つを選択し、これに属する電子放出
素子に同時にパルス電圧を印加する。パルス電圧のパル
ス幅Ｔ₁ 、パルス間隔Ｔ₂ 、波高値は、単体の素子のフ
ォーミング処理に用いるものと同様である。なお、各素
子行へのパルス電圧の印加の方法としては、各行毎にフ
ォーミング処理を完了してから、次の素子行の処理に移
り、これを繰り返して、すべての素子行についてフォー
ミング処理を行っても良いし、パルス発生手段と電子源
との間に素子行選択手段を設け、１乃至数パルス毎に選
択する素子行を変えて複数の素子行のフォーミング処理
を同時に行っても良い。パルス幅Ｔ₁ に比べ、パルス間
隔Ｔ₂ が相当に長いことから、後者の方法は、フォーミ
ング処理のための時間を大幅に短縮するために有効であ
る。なお、後者の処理においては、電子源のすべての素
子行を同時に処理しても良いし、全体を複数の素子行か
らなるいくつかのブロックに分割し、各ブロック毎に処
理を行っても良く、電子源の大きさや処理に用いるパル
スの形状などの条件に応じて適宜選択する。

【０１２３】なお、導電性膜の材質が比較的還元されや
すい金属酸化物であり、Ｈ₂などの凝集を促進するガス
を含有する雰囲気中でフォーミング処理を行う場合に
は、上記の後者の方法は、顕著な効果を示す。すなわ
ち、この様な雰囲気中では、導電性膜を構成する金属酸
化物の還元は、電流を流して発熱を生じさせなくても徐
々に進行する場合がある。このとき、一素子行のフォー
ミング処理を終了してから、次の素子行の処理を行うと
いう手順をとると、後から処理する素子行に属する電子
放出素子の導電性膜の抵抗値は、前の素子行により異な
ってしまい、その結果電子放出特性が素子行によって異
なってしまう場合がある。しかしながら、上述のように
１乃至数パルス毎に選択する素子行を切り替えて処理す
る方法によれば、すべての素子行がほぼ同時に処理され
るので、この様な問題を避けることができる。

【０１２４】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、１０^-5Ｐａ程度の真空度の有機物
質の十分に少ない雰囲気にした後、封止が成される。外
囲器８８の封止後の真空度を維持するために、ゲッター
処理を行うこともできる。これは、外囲器８８の封止を
行う直前あるいは封止後に、抵抗加熱あるいは高周波加
熱等を用いた加熱により、外囲器８８内の所定の位置に
配置されたゲッター（不図示）を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１．３×１０^-3
Ｐａないしは１．３×１０^-5Ｐａの圧力を維持するもの
である。ここで、表面伝導型電子放出素子のフォーミン
グ処理以降の工程は適宜設定できる。

【０１２５】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１０を用いて説明する。図１０において、
１０１は画像表示パネル、１０２は走査回路、１０３は
制御回路、１０４はシフトレジスタ、１０５はラインメ
モリ、１０６は同期信号分離回路、１０７は変調信号発
生器、Ｖｘ及びＶａは直流電圧源である。

【０１２６】表示パネル１０１は、端子Ｄｘ１乃至Ｄｘ
ｍ、端子Ｄｙ１乃至Ｄｙｎ及び高圧端子８７を介して外
部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍに
は、表示パネル１０１内に設けられている電子源、即
ち、ｍ行ｎ列の行列状にマトリクス配線された表面伝導
型電子放出素子群を１行（ｎ素子）づつ順次駆動する為
の走査信号が印加される。端子Ｄｙ１乃至Ｄｙｎには、
前記走査信号により選択された１行の表面伝導型電子放
出素子の各素子の出力電子ビームを制御する為の変調信
号が印加される。高圧端子８７には、直流電圧源Ｖａよ
り、例えば１０ＫＶの直流電圧が供給されるが、これは
表面伝導型電子放出素子から放出される電子ビームに、
蛍光体を励起するのに十分なエネルギーを付与する為の
加速電圧である。

【０１２７】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子（図中、Ｓ１乃至Ｓ
ｍで模式的に示している）を備えたものである。各スイ
ッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０
［Ｖ］（グランドレベル）のいずれか一方を選択し、表
示パネル１０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接続
される。各スイッチング素子Ｓ１乃至Ｓｍは、制御回路
１０３が出力する制御信号Ｔｓｃａｎに基づいて動作す
るものであり、例えばＦＥＴのようなスイッチング素子
を組み合わせることにより構成することができる。

【０１２８】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出閾値電圧）に基づ
き、走査されていない素子に印加される駆動電圧が電子
放出閾値電圧以下となるような一定電圧を出力するよう
設定されている。

【０１２９】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。

【０１３０】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上ＤＡＴＡ信
号と表した。このＤＡＴＡ信号は、シフトレジスタ１０
４に入力される。

【０１３１】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えてもよ
い。）。シリアル／パラレル変換された画像１ライン分
のデータ（電子放出素子ｎ素子分の駆動データに相当）
は、Ｉｄ１乃至Ｉｄｎのｎ個の並列信号として前記シフ
トレジスタ１０４より出力される。

【０１３２】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調
信号発生器１０７に入力される。

【０１３３】変調信号発生器１０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて、表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Ｄｙ１乃至Ｄｙｎを通じて表示パ
ネル１０１内の表面伝導型電子放出素子に印加される。

【０１３４】前述したように、本発明を適用可能な電子
放出素子は放出電流Ｉ_e に関して以下の基本特性を有し
ている。即ち、電子放出には明確な閾値電圧Ｖ_thがあ
り、Ｖ _th以上の電圧が印加された時のみ電子放出が生じ
る。電子放出閾値以上の電圧に対しては、素子への印加
電圧の変化に応じて放出電流も変化する。このことか
ら、本素子にパルス状の電圧を印加する場合、例えば電
子放出閾値電圧以下の電圧を印加しても電子放出は生じ
ないが、電子放出閾値電圧以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させることにより、出力電子ビームの強度を制
御することが可能である。また、パルスの幅Ｐｗを変化
させることにより、出力される電子ビームの電荷の総量
を制御することが可能である。

【０１３５】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。

【０１３６】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１３７】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。

【０１３８】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。

【０１３９】このような構成をとり得る本発明を適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Ｄｘ１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電
圧を印加することにより、電子放出が生じる。高圧端子
８７を介してメタルバック８５あるいは透明電極（不図
示）に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜８４に衝突し、発光が生じて画像が形
成される。

【０１４０】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついてはＮＴＳＣ方式を挙げたが、入力信号はこれに限
られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、
これらよりも多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０１４１】次に、前述の梯子型配置の電子源及び画像
形成装置について、図１１及び図１２を用いて説明す
る。

【０１４２】図１１は、梯子型配置の電子源の一例を示
す模式図である。図１１において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄ１〜Ｄ１０であ
り、これらは外部端子として引き出されている。電子放
出素子１１１は、基板１１０上に、Ｘ方向に並列に複数
個配置されている（これを素子行と呼ぶ）。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線Ｄ２〜Ｄ９は、例えばＤ２とＤ３、Ｄ４とＤ５、
Ｄ６とＤ７及びＤ８とＤ９を一体の同一配線とすること
もできる。

【０１４３】図１２は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ１乃至Ｄｍは容器外端子、Ｇ１乃至Ｇｎは
グリッド電極１２０と接続された容器外端子である。１
１０は各素子行間の共通配線を同一配線とした電子源基
板である。図１２においては、図８、図１１に示した部
位と同じ部位には、これらの図に付したのと同一の符号
を付している。ここに示した画像形成装置と、図８に示
した単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板１１０とフェースプレート８６の間にグ
リッド電極１２０を備えているか否かである。

【０１４４】図１２においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、表面伝導型電子放出素
子１１１から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して１個ずつ円形の開口１２１が設けられてい
る。グリッド電極の形状や配置位置は、図１２に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。

【０１４５】容器外端子Ｄ１乃至Ｄｍ及びグリッド容器
外端子Ｇ１乃至Ｇｎは、不図示の制御回路と電気的に接
続されている。

【０１４６】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。

【０１４７】以上説明した本発明を適用可能な画像形成
装置は、テレビジョン放送の表示装置、テレビ会議シス
テムやコンピューター等の表示装置の他、感光性ドラム
等を用いて構成された光プリンターとしての画像形成装
置等としても用いることができる。

【０１４８】

【実施例】以下実施例に基づき、本発明を説明する。な
お、本発明はこれらの実施例に限定されるものではな
く、本発明の目的が達成される範囲内で、各要素の置き
換えや設計変更のなされたものを包含する。

【０１４９】［実施例１，２及び比較例１］本実施例に
おける表面伝導型電子放出素子の構成は、図１（ａ），
（ｂ）に模式的に示したものと同様である。

【０１５０】以下に、図３を用いてその製造方法につい
て説明する。

【０１５１】工程−ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタリング法により形成し、基板１とした。
この基板１上に、フォトレジスト（ＲＤ−２０００Ｎ−
４１；日立化成社製）を塗布、ベーキングしてフォトレ
ジスト層を形成した後、フォトリソクラフィー技術によ
り素子電極４，５の形状に対応する開口を有するレジス
トマスクを形成した。

【０１５２】次いで、真空蒸着法により、厚さ５ｎｍの
Ｔｉ、厚さ１００ｎｍのＮｉを順次堆積し、レジストパ
ターンを有機溶剤で溶解し、リフトオフにより素子電極
４，５を形成した（図３（ａ））。なお、素子電極の間
隔Ｌは１０μｍ、素子電極幅Ｗ１は３００μｍである。

【０１５３】工程−ｂ 厚さ１００ｎｍのＣｒ膜を真空蒸着により形成後、この
Ｃｒ膜をフォトリソグラフィー技術によりパターニング
し、導電性膜３の形状に対応する開口を有するＣｒマス
クを形成した。これに有機Ｐｄの溶液（ｃｃｐ４２３
０；奥野製薬（株）製）をスピンナーによりコートし、
大気中で、３００℃、１０分間の焼成処理を行った。

【０１５４】工程−ｃ Ｃｒマスクをウエットエッチングして除去、リフトオフ
により所望の形状の導電性膜３を形成した（図３
（ｂ））。

【０１５５】工程−ｄ 上述の素子を、図５の測定評価装置の真空容器５５内に
設置し、排気装置５６により真空容器５５内を排気した
後、Ｎ₂９８％−Ｈ₂２％の混合ガスを該真空容器５５内
に導入した。真空容器内の圧力は、実施例１では１．３
×１０^-3Ｐａとし、実施例２では１．３×１０^-2Ｐａと
した。また、比較例１では真空容器内を圧力が１．３×
１０^-3Ｐａとなるまで排気した後、上記混合ガスの導入
は行わなかった。以上の実施例１，２及び比較例１の各
素子に、素子電圧Ｖ_fを印加するための電源５１によ
り、素子電極４，５間にパルス電圧を印加し、フォーミ
ング処理を行い、導電性膜３に電子放出部２を形成し
た。

【０１５６】ここで、上記フォーミング処理に用いたパ
ルス電圧の波形は、図２３（ｂ）に示したような波高値
の漸増する三角波パルスである。パルス幅Ｔ₁は１ｍ
秒、パルス間隔Ｔ₂は１０ｍ秒とした。

【０１５７】また、上記のパルスとパルスの間に、波高
値０．１Ｖの矩形波パルスを挿入し、素子の抵抗値を測
定し、これが１ＭΩを越えたところでパルス電圧の印加
をやめ、真空容器内を排気した。これにより電子放出部
２が形成された（図３（ｃ））。

【０１５８】上記の処理の際、素子に流れる最大の電流
をフォーミング電流Ｉ_formとし、その時の印加電圧をフ
ォーミング電圧Ｖ_form、両者の積をフォーミングパワー
Ｐ_formとする。上述の実施例１，２及び比較例１におけ
るこの３種類のパラメータを表１に示す。

【０１５９】

【表１】

【０１６０】工程−ｅ 引き続いて活性化処理を行った。このときの真空容器５
５内の圧力は、１．３×１０^-3Ｐａであった。電子放出
素子に、波高値１４Ｖの三角波パルスを２０分間印加す
ることにより活性化処理を行った。

【０１６１】工程−ｆ 続いて安定化処理を行った。排気装置５６をソープショ
ンポンプとイオンポンプからなる超高真空用排気装置に
替え、真空容器５５及び素子を１２０℃に加熱し約１０
時間保持して、真空容器５５内の圧力を十分低くした。

【０１６２】以上のように作製した電子放出素子の特性
を、引き続き上述の図５の真空処理装置を用いて測定し
た。なお、アノード電極５４と素子との距離Ｈを５ｍｍ
とし、高圧電源５３によりアノード電極５４に１ＫＶを
印加した。なお、測定時の真空容器５５内の圧力は、
４．３×１０^-5Ｐａであった。

【０１６３】素子電極２，３間に波高値１４Ｖのパルス
電圧を印加した測定では、いずれの素子においても素子
電流Ｉ_f＝１．０ｍＡ，放出電流Ｉ_e＝０．９μＡ程度の
値が得られた。

【０１６４】［実施例３及び比較例２］本実施例におけ
る表面伝導型電子放出素子の構成は、素子電極間隔Ｌが
２μｍであることを除き、上記実施例１，２と同様であ
る。実施例１，２の工程ａ〜ｃと同様にして、基板１上
に素子電極４，５と導電性膜３を形成した（図３
（ｂ））。

【０１６５】続いて、素子を、図５の測定評価装置の真
空容器５５内に設置し、排気装置５６により真空容器５
５内を排気した後、アセトンを該真空容器５５内に導入
し、圧力を１．３×１０^-2Ｐａとした。

【０１６６】続いて、実施例１，２と同様のパルス電圧
を印加し、フォーミング処理を行い、導電性膜３に電子
放出部２を形成した（図３（ｃ））。また、比較例２で
は上記アセトンの導入は行わず、真空容器内を排気し圧
力を１．３×１０^-3Ｐａ以下に下げた後、同様にパルス
電圧を印加してフォーミング処理を行った。

【０１６７】以上の実施例３及び比較例２におけるＩ
_form，Ｖ_form及びＰ_formの値を、表２に示す。

【０１６８】

【表２】

【０１６９】続いて、実施例１，２と同様に活性化工
程、安定化工程を施し、電子放出特性を測定したとこ
ろ、実施例１，２と同様に良好な電子放出が行われるこ
とが確認された。

【０１７０】［実施例４及び比較例３］本実施例は、基
板上に多数の表面伝導型電子放出素子を配置し、これら
電子放出素子をマトリクス配線した電子源の製造方法に
関する。

【０１７１】本実施例の電子源の一部の平面図を図１３
に示す。また、図中のＡ−Ａ’断面図を図１４に示す。
但し、図１３、図１４で同じ符号で示したものは、同じ
部材を示す。ここで７１は基板、７２はＸ方向配線（下
配線とも呼ぶ）、７３はＹ方向配線（上配線とも呼
ぶ）、３は導電性膜、４と５は素子電極、１３１は層間
絶縁層、１３２は素子電極４と下配線７２との電気的接
続のためのコンタクトホールである。

【０１７２】先ず、本実施例の電子源の製造方法を、図
１５及び図１６を用いて工程順に従って具体的に説明す
る。尚、以下に説明する工程−ａ〜ｈは、それぞれ図１
５の（ａ）〜（ｄ）及び図１６の（ｅ）〜（ｈ）に対応
する。

【０１７３】工程−ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板７１上に、真空蒸着法
により、厚さ５ｎｍのＣｒ、厚さ６００ｎｍのＡｕを順
次積層した後、フォトレジスト（ＡＺ１３７０；ヘキス
ト社製）をスピンナーにより回転塗布、ベークした後、
フォトマスク像を露光、現像して、下配線７２のレジス
トパターンを形成し、Ａｕ／Ｃｒ堆積膜をウエットエッ
チングして、所望の形状の下配線７２を形成した。

【０１７４】工程−ｂ 次に、厚さ１．０μｍのシリコン酸化膜からなる層間絶
縁層１３１をＲＦスパッタ法により堆積した。

【０１７５】工程−ｃ 工程ｂで堆積したシリコン酸化膜にコンタクトホール１
３２を形成するためのフォトレジストパターンを作り、
これをマスクとして層間絶縁層１３１をエッチングして
コンタクトホール１３２を形成した。エッチングはＣＦ
₄とＨ₂ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈｉｎｇ）法によった。

【０１７６】工程−ｄ その後、素子電極４，５と素子電極間ギャップＬとなる
べきパターンをフォトレジスト形成し、真空蒸着法によ
り、厚さ５ｎｍのＴｉ、厚さ５０ｎｍのＮｉを順次堆積
した。その後、フォトレジストパターンを有機溶剤で溶
解し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素子電極間隔
Ｌが１０μｍ、素子電極幅Ｗ₁が３００μｍの素子電極
４，５を形成した。

【０１７７】工程−ｅ 素子電極４，５の上に上配線７３のフォトレジストパタ
ーンを形成した後、厚さ５ｎｍのＴｉ、厚さ５００ｎｍ
のＡｕを順次真空蒸着により堆積し、リフトオフにより
不要な部分を除去して、所望の形状の上配線７３を形成
した。

【０１７８】工程−ｆ 素子電極間ギャップＬ及びこの近傍に開口を有するマス
クにより、膜厚１００ｎｍのＣｒ膜１３３を真空蒸着に
より堆積・パターニングし、その上に有機Ｐｄの溶液
（ｃｃｐ−４２３０；奥野製薬（株）製）をスピンナー
により塗布、大気中で３００℃，１２分間の加熱焼成処
理を行い、ＰｄＯの微粒子からなる導電性膜１３４を形
成した。

【０１７９】工程−ｇ Ｃｒ膜１３３を酸エッチャントによりエッチングして、
リフトオフにより導電性膜１３４の不要部分を除去し
て、所望のパターン形状を有する導電性膜３を形成し
た。この導電性膜３の膜厚は７ｎｍ、抵抗値Ｒｓは２．
１×１０⁴Ω／□であった。

【０１８０】工程−ｈ 全面にレジストを塗布し、マスクを用いて露光の後現像
し、コンタクトホール１３２部分のみレジストを除去し
た。この後、真空蒸着により、厚さ５ｎｍのＴｉ、厚さ
５００ｎｍのＡｕを順次堆積し、リフトオフにより不要
の部分を除去することにより、コンタクトホール１３２
を埋め込んだ。

【０１８１】以上の工程により、絶縁性基板７１上に、
下配線７２、層間絶縁層１３１、上配線７３、素子電極
４，５、導電性膜３等を形成し、複数の導電性膜３が、
下配線７２と上配線７３とでマトリクス配線された未フ
ォーミングの電子源基板を得た。

【０１８２】次に、以上のようにして作製した未フォー
ミングの電子源基板を用いて画像形成装置を作製した。
その作製手順を、図８及び図９を参照して以下に説明す
る。

【０１８３】先ず、上記未フォーミングの電子源基板７
１をリアプレート８１上に固定した後、基板７１の５ｍ
ｍ上方に、フェースプレート８６（ガラス基板８３の内
面に画像形成部材であるところの蛍光膜８４とメタルバ
ック８５が形成されて構成される。）を支持枠８２を介
して配置し、フェースプレート８６、支持枠８２、リア
プレート８１の接合部にフリットガラスを塗布し、大気
中で４００℃で１０分間焼成することで封着した。な
お、リアプレート８１への基板７１の固定もフリットガ
ラスで行った。

【０１８４】画像形成部材であるところの蛍光膜８４
は、カラーを実現するために、ストライプ形状（図９
（ａ）参照）の蛍光体とし、先にブラックストライプ９
１を形成し、その間隙部にスラリー法により各色蛍光体
９２を塗布して蛍光膜８４を作製した。ブラックストラ
イプ９１の材料としては、通常よく用いられている黒鉛
を主成分とする材料を用いた。

【０１８５】また、蛍光膜８４の内面側にはメタルバッ
ク８５を設けた。メタルバック８５は、蛍光膜８４の作
製後、蛍光膜８４の内面側表面の平滑化処理（通常、フ
ィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸
着することで作製した。

【０１８６】前述の封着を行う際、カラーの場合は各色
蛍光体９２と各表面伝導型電子放出素子７４とを対応さ
せなくてはいけないため、十分な位置合わせを行った。

【０１８７】以上のようにして形成した真空容器（外囲
器８８）内を、排気管（不図示）を通じて排気装置にて
排気し、該真空容器内の圧力を１．３×１０^-3Ｐａ以下
にした後、Ｎ₂９８％−Ｈ₂２％の混合ガスを真空容器内
に導入し、圧力を５×１０^-2Ｐａとした。

【０１８８】フォーミング処理のために各電子放出素子
にパルス電圧を印加するための配線を、図２１に模式的
に示す。Ｙ方向配線７３は、外部端子Ｄｙ１〜Ｄｙｎを
共通電極１４０１に接続することにより共通接続され、
パルス発生器１４０２のグランド側の端子に接続され
る。Ｘ方向配線７２は外部端子Ｄｘ１〜Ｄｘｍを介して
制御スイッチング回路１４０３に接続されている（図で
は、ｍ＝２０，ｎ＝６０の場合が示されている。）。制
御スイッチング回路１４０３は、各端子をパルス発生器
１４０２またはグランドのいずれかに接続するもので、
図はその機能を模式的に示したものである。

【０１８９】フォーミング処理は、スイッチング回路１
４０３によりＸ方向の素子行を１行選択し、１パルス印
加する毎に選択する素子行を切り替えて、すべての素子
行を同時に処理する方法で行った。印加したパルス電圧
は、実施例１，２と同様のものとした。また、比較例３
として、上述のフォーミング処理の前まで同様の処理を
行い、上述のフォーミング処理の工程で上記混合ガスの
導入は行わず、真空容器内を１．３×１０^-3Ｐａ以下の
圧力に排気し、上記と同様のパルス電圧を印加してフォ
ーミング処理したものを作製した。

【０１９０】続いて、活性化処理を行った。このとき真
空容器内の圧力は、２．７×１０^-3Ｐａであった。印加
したパルスは、波高値１４Ｖ、パルス幅３０μ秒の三角
波パルスで、上記フォーミングと同様に、Ｘ方向の行毎
に行った。

【０１９１】活性化終了後、真空容器を加熱しながら排
気し、真空容器内の圧力が１．３×１０^-4Ｐａ以下にな
ったところで、排気管（不図示）をガスバーナーで加熱
して溶着して真空容器を封止し、さらに真空容器内の圧
力を低く維持するため、高周波加熱によりゲッター処理
を行った。

【０１９２】以上のようにして作製した画像形成装置
を、単純マトリクス駆動により、各電子放出素子に順次
電子放出を行わせ、各素子についてＩ_eの値を測定し、
Ｉ_eの値の素子毎のバラツキを求めた。バラツキの幅
は、本実施例の場合５％、比較例３の場合が１５％であ
り、本実施例の方が明らかにバラツキが小さくなってい
た。

【０１９３】これは、フォーミング処理を、凝集促進作
用を有する物質を含む雰囲気下で行うことにより、フォ
ーミング処理に必要な電流が小さくてすみ、配線の抵抗
による電圧降下が小さくなって、フォーミング時に各素
子にかかる実効的な電圧のバラツキが小さくなって、電
子放出部の形成が比較的一様な条件で行われたためでは
ないかと推測している。

【０１９４】［実施例５（参考例）及び比較例４］ 本実施例では、図１（ａ），（ｂ）に示した構成の表面
伝導型電子放出素子を作製した。本実施例の製造方法に
ついて、以下に図３を用いて説明する。

【０１９５】工程−ａ 石英ガラスを、洗剤、純水及び有機溶剤により洗浄し、
これを基板１とし、スパッタリング法により、素子電極
材料として、５０ｎｍのＰｔを堆積した。堆積の際、素
子電極の形状に対応する開口を有するマスクで基板１を
覆うことにより、素子電極４，５を形成した（図３
（ａ））。この時、素子電極の間隔Ｌは、３μｍとし
た。

【０１９６】工程−ｂ 真空蒸着法により、厚さ５０ｎｍのＣｒ膜（不図示）を
堆積、通常のフォトリソグラフィーの手法により、導電
性膜の形状に対応する開口部を形成してＣｒマスクとし
た。開口部の幅は１００μｍとした。

【０１９７】工程−ｃ 有機Ｐｄの溶液（ｃｃｐ−４２３０；奥野製薬（株）
製）を塗布した後、大気中で３１０℃に加熱して焼成
し、酸化パラジウム（ＰｄＯ）を主成分とする微粒子
（平均粒径５ｎｍ）からなる微粒子膜を形成した。膜厚
は約６ｎｍであった。この後、ウエットエッチングによ
りＣｒマスクを除去し、リフトオフにより所望のパター
ンを有する導電性膜３を形成した（図３（ｂ））。導電
性膜３の抵抗値は、Ｒｓ＝４．０×１０⁴Ω／□であっ
た。

【０１９８】工程−ｄ 素子を図５の真空処理装置の真空容器５５内に設置し、
排気ポンプ５６にて排気し、真空容器５５内を１×１０
^-3Ｐａの圧力とした。この後、素子に素子電圧Ｖ_fを印
加するための電源５１より、素子電極４，５間にパルス
電圧を印加し、フォーミング処理を行い、電子放出部２
を形成した（図３（ｃ））。

【０１９９】フォーミング処理に用いたパルス電圧の波
形は、実施例５に対しては図４（ａ）に示した矩形波パ
ルスで、当初パルス波高値は漸増し、Ｖ_hに達したとこ
ろで、時間Ｔ_hの間、Ｖ_hに保持した。パルス幅Ｔ₁は１
ｍ秒、パルス間隔Ｔ₂は１００ｍ秒、保持時間Ｔ_hは１０
分とした。保持電圧Ｖ_hは、実施例５−１では６Ｖ、実
施例５−２では１０Ｖ、実施例５−３では１４Ｖ、実施
例５−４では１８Ｖとした。各条件毎に２個づつの素子
を処理した。パルス波高値をＶ_hに保持している間に、
素子の抵抗は徐々に上昇し、素子に流れる電流は減少し
た。１０分経過後、パルス幅Ｔ_1'を５ｍ秒に変更したと
ころ、数パルス印加したところで、素子の抵抗値が１Ｍ
Ωを越え、フォーミング処理を終了した。

【０２００】比較例４の２個の素子に対しては、図１９
に示す矩形波パルスを印加してフォーミング処理を行っ
た。尚、Ｔ₁＝１ｍ秒、Ｔ₂＝１０ｍ秒とし、波高値は０
Ｖから漸増させた。このとき、素子を流れる電流の値
と、パルス波高値（電圧）は、図２０のような関係を示
した。電圧４．５Ｖまでは一定の抵抗値を示し、その後
抵抗値が減少して、電圧６Ｖで最小の抵抗値を示した
後、急激に増加に転じた。抵抗値が１ＭΩを越えたとこ
ろでフォーミング処理を終了した。

【０２０１】上記実施例５−１〜５−４及び比較例４の
素子の内、各１個を取り出し、電子顕微鏡に設置して電
子放出部の観察を行った。

【０２０２】工程−ｅ 上記の電子顕微鏡による観察に用いなかった残りの素子
を、引き続き真空容器５５内に設置したまま、活性化処
理を行った。真空容器５５内にアセトンを導入、圧力を
１．３×１０^-2Ｐａとし、素子電極４，５間にパルス電
圧を１５分間印加した。パルス電圧の波形は、波高値１
５Ｖの矩形波で、パルス幅１ｍ秒、パルス間隔１０ｍ秒
とした。

【０２０３】工程−ｆ つづいて、真空容器５５内のアセトンを排気し、真空装
置全体を加熱して６時間排気を続け、安定化工程を行っ
た。これにより、真空容器５５内の圧力は約１０^-6Ｐａ
となった。

【０２０４】さらに、実施例５−５，５−６として、上
記工程−ｅでの活性化処理の時間を２５分間としたこと
を除き、それぞれ実施例５−１，５−３と同様の工程に
より素子を作製した。

【０２０５】真空容器５５内の圧力を保ったまま、表面
伝導型電子放出素子を駆動し、素子電流Ｉ_fと放出電流
Ｉ_eの測定を行った。測定条件は、電子放出素子とアノ
ード電極５４との距離Ｈを５ｍｍ、アノード電極５４の
電位を１ＫＶ、素子に印加するパルス波高値を１５Ｖ、
素子電極２を正極、素子電極３を負極とした。各素子の
測定結果及び、電子顕微鏡による観察結果を、表３に示
す。

【０２０６】

【表３】

【０２０７】電子顕微鏡での観察結果によれば、フォー
ミング処理までを行った素子において、実施例５のＶ_h
が６Ｖ，１０Ｖ及び１４Ｖの素子では、亀裂幅が電子放
出部全体にわたり５０ｎｍ以下で、一様に形成されてい
た。Ｖ_h が１８Ｖの素子（実施例５−４の素子）では、
亀裂幅が５０ｎｍを越えるが、やはり一様であった。一
方、比較例４の素子では、４０〜１００ｎｍの範囲の不
均一な幅の亀裂が形成されており、先に説明したような
亀裂幅を規定する中心値を求めることは出来なかった。

【０２０８】活性化処理以降の工程を行った素子では、
本実施例の６素子のいずれも、フォーミングにより形成
された電子放出部２のほぼ全域にカーボン被膜がほぼ一
様に形成され、電子放出部のほぼ全域から電子放出を行
っていたものと考えられる。一方、比較例４の素子で
は、電子放出部２の一部にカーボン被膜の形成されてい
ない領域があった。このことは、放出電流Ｉ_rが小さい
原因の一つと考えられる。

【０２０９】また、比較例４の素子に比べ実施例５の各
素子は、素子電流Ｉ_fが小さいが、これは、一様な亀裂
が形成された結果、活性化工程において一様に活性化さ
れ、リーク電流の発生が抑制されたためではないかと思
われる。比較例４の素子においては、亀裂幅が一様では
ないため、活性化の程度に分布が生じ、一部にリーク電
流の経路が形成されたものと考えられる。

【０２１０】実施例５−１，５−３と実施例５−５，５
−６を比較すると、亀裂幅が２０ｎｍの素子（実施例５
−１と実施例５−５の素子）では、活性化時間を延ばし
てもＩ_e，Ｉ_fは変化せず、電圧印加相当長も変化しない
が、亀裂幅が５０ｎｍの素子（実施例５−３と実施例５
−６の素子）では、Ｉ_e，Ｉ_fとも大きくなり、電圧印加
相当長は小さくなっているのことが分かる。このことか
ら、亀裂幅が均一に形成されていれば、活性化処理の時
間を延ばすことにより電圧印加相当長を小さく、Ｉ_eを
大きくすることができる。ただし、上記の活性化条件で
は、電圧印加相当長は３．０ｎｍが限界値で、これ以上
は変化しない。従って、各素子の亀裂幅が一様でありさ
えすれば、各素子の亀裂幅に違いがあっても、活性化処
理をより長い時間をかけて行うことにより、Ｉ_e及び電
圧印加相当長をほぼ同じ値に揃えられることがわかる。
また、亀裂幅を小さくすれば、上記限界値に到達する時
間を短くすることができる。

【０２１１】［実施例６及び比較例５］実施例６−１〜
６−４の素子は、以下の点を除いて、前述の実施例５−
１〜５−４の素子と同様の方法で作成した。また、電子
顕微鏡観察及び電子放出特性の測定も実施例５と同様の
方法で行った。

【０２１２】実施例６の各素子のフォーミング処理は、
圧力１．３ＰａのＨ₂中で行った。各素子それぞれの
Ｖ_h、すなわち６Ｖ，１０Ｖ，１４Ｖ，１８Ｖにパルス
電圧を保持している間に、素子の抵抗値は１ＭΩを越
え、フォーミング処理を完了した。

【０２１３】比較例５の素子では、圧力１．３×１０^-5
Ｐａの真空中でフォーミングを行い、Ｔ₁＝１ｍ秒、Ｔ₂
＝１０ｍ秒とし、Ｖ_h＝６Ｖとして、３０分間保持し
た。抵抗値は徐々に増加したが、１ＭΩを越えなかっ
た。結果を表４に示す。

【０２１４】

【表４】

【０２１５】電子顕微鏡による観察結果によれば、実施
例６の各素子において、Ｖ_hが６Ｖ，１０Ｖ及び１４Ｖ
の素子では、亀裂幅が電子放出部全体にわたり５０ｎｍ
以下で、一様に形成され、Ｖ_hが１８Ｖの素子では、亀
裂幅が５０ｎｍを越えているものの、亀裂は一様に形成
されていた。一方、比較例５の素子では、３５ｎｍ以下
の範囲の不均一な幅の亀裂が形成されており、一部には
亀裂形成が不十分で、導電性膜がつながっていると思わ
れる箇所があった。これは、Ｖ_h＝６Ｖで保持した後、
パルス幅を長くしたパルス電圧を印加する処理を行わな
かったためと考えられる。

【０２１６】活性化処理以降の工程を行った素子では、
本実施例の４素子いずれも、フォーミングにより形成さ
れた電子放出部２のほぼ全域にカーボン被膜がほぼ一様
に形成され、電子放出部のほぼ全域から電子放出を行っ
ていたものと考えられる。一方、比較例５の素子では、
電子放出部２の一部にカーボン被膜がつながって形成さ
れている領域があった。このことは、素子電流Ｉ_fが大
きく、放出電流Ｉ_eが小さい原因の一つと考えられる。

【０２１７】また、比較例５の素子に比べ実施例６の各
素子は、素子電流Ｉ_fが小さいが、これは、一様な亀裂
が形成された結果、活性化工程において一様に活性化さ
れ、リーク電流の発生が抑制されたためではないかと思
われる。他方、比較例５の素子は、亀裂の幅は比較的一
様ではあるものの、活性化処理によって一部に高電位側
と低電位側のつながった部分が生じ、リーク電流の経路
が形成されたものと考えられる。

【０２１８】表３と表４の比較によれば、Ｈ₂中でフォ
ーミング処理を行った方が、真空中で行った場合に比
べ、亀裂幅及び電圧印加相当長の減少、放出電流の増加
が観測される。これは、真空中に比べ、Ｈ₂中では導電
性膜の還元、凝集が促進され、低電力でフォーミングが
行われ、亀裂幅が一様に狭くなったものと考えられる。

【０２１９】［実施例７（但し、実施例７−１は参考
例）］ 本実施例の素子は、以下の点を除いて、実施例５の素子
と同様の方法で作成した。また、電子顕微鏡観察及び電
子放出特性の測定も実施例５と同様の方法で行った。

【０２２０】本実施例では、導電性膜３は、Ｐｔをスパ
ッタリング法により成膜して形成した。導電性膜３の厚
さは約２．５ｎｍ、抵抗値は、Ｒｓ＝３．５×１０⁴Ω
／□であった。

【０２２１】フォーミング処理の際の真空容器内の雰囲
気は次の４条件とした。（１）真空（圧力約１．３×１
０^-4Ｐａ），（２）Ｈ₂（１．３Ｐａ），（３）ＣＯ
（１３０Ｐａ），（４）アセトン（１．３×１０^-3Ｐ
ａ）。また、印加したパルスは、Ｔ₁＝１ｍ秒、Ｔ₂＝１
００ｍ秒、Ｖ_h＝１０Ｖ、Ｔ_h＝１０分とした。上記パル
ス印加中、抵抗値は徐々に増加したが、Ｈ₂中で処理し
たものを除き、抵抗値は１ＭΩを越えなかった。その
後、波高値を１２Ｖとしたところ、数パルス印加後に抵
抗値が１ＭΩを越えたので、フォーミング処理を完了し
た。

【０２２２】実施例５と同様にして活性化処理を行った
後、安定化工程として、真空容器全体を１８０℃に加熱
し、６時間排気を行って真空容器５５内の圧力を約１．
３×１０^-6Ｐａとした。

【０２２３】観察・測定の結果を表５に示す。

【０２２４】

【表５】

【０２２５】電子顕微鏡による観察結果によると、フォ
ーミング処理までを行った本実施例の各素子はいずれ
も、亀裂幅が電子放出部全体にわたり２０ｎｍ以下で、
一様に形成されており、先の実施例５，６及び比較例
４，５と比べて狭かった。これは、導電性膜の材質に依
存するもので、融点の高い材質の方が亀裂幅が狭くなる
ものと考えられる。

【０２２６】活性化処理以降の工程を行った素子では、
本実施例の４素子いずれも、フォーミングにより形成さ
れた電子放出部２のほぼ全域にカーボン被膜がほぼ一様
に形成され、電子放出部のほぼ全域から電子放出を行っ
ていたものと考えられる。

【０２２７】また、本実施例の素子は比較例４，５の素
子に比べ、素子電流Ｉ_fが小さいが、これは、一様な亀
裂が形成され、活性化工程において一様に活性化された
結果、リーク電流の経路の発生が抑制されたものと考え
られる。

【０２２８】また、表５の結果を比較すると、Ｈ₂中で
フォーミング処理を行った場合、他に比べて亀裂幅が小
さく放出電流が大きいが、これはＨ₂が存在すると導電
性膜（Ｐｔ）の凝集が促進され、低い電力でフォーミン
グが行われるため、亀裂幅が小さくなったものと考えら
れる。一方、ＣＯ，アセトンは、Ｐｔの凝集を促進する
効果はほとんどなく、真空中とほぼ同等であった。

【０２２９】［実施例８］本実施例の素子は、以下の点
を除いて、実施例５の素子と同様の方法で作成した。ま
た、電子顕微鏡観察及び電子放出特性の測定も実施例５
と同様の方法で行った。

【０２３０】導電性膜３の材質は、実施例５と同様のＰ
ｄＯ微粒子膜である。フォーミング処理で用いたパルス
電圧は、Ｔ₁＝１ｍ秒、Ｔ₂＝１００ｍ秒の矩形波で、Ｖ
_h＝６．０Ｖとした。電圧をＶ_hに保持している間に抵抗
は徐々に上昇し、その後パルスの波高値を７．０Ｖに変
更したところ、抵抗値が１ＭΩを越えたので、フォーミ
ング処理を完了した。尚、フォーミング処理の際の真空
容器５５内の雰囲気は、次の２条件とした。（１）ＣＯ
（１３Ｐａ），（２）アセトン（１．３×１０^-3Ｐ
ａ）。

【０２３１】観察・測定の結果を表６に示す。

【０２３２】

【表６】

【０２３３】実施例７の素子のように導電性膜３の材質
がＰｔである場合には、ＣＯ，アセトンによる凝集の促
進は見られなかったが、導電性膜３の材質がＰｄＯであ
る本実施例の場合には、導電性膜の還元が促進され、こ
れに伴う凝集も促進されるため、フォーミングに要する
電力が小さく、亀裂幅が減少したものと考えられる。Ｐ
ｄＯと同様に、比較的還元されやすい金属酸化物により
導電性膜を形成した場合にも、同様の効果が期待され
る。

【０２３４】［実施例９（参考例）］ 本実施例の素子は、以下の点を除いて、実施例５の素子
と同様の方法で作成した。また、電子顕微鏡観察及び電
子放出特性の測定も実施例５と同様の方法で行った。

【０２３５】本実施例においては、フォーミング処理
は、圧力が１．３×１０^-4Ｐａの真空中で行い、印加し
た電圧パルスは、Ｖ_h＝６Ｖ、パルス幅Ｔ₁＝１ｍ秒の矩
形波で、パルス間隔Ｔ₂ を次の５条件とした。（１）２
ｍ秒、（２）５ｍ秒、（３）１０ｍ秒、（４）１００ｍ
秒、（５）１秒。パルス波高値をＶ_hで保持した後、波
高値を７．０Ｖに上昇させたところ、いずれの素子も抵
抗値が１ＭΩを越えたので、フォーミング処理を完了し
た。

【０２３６】観察・測定の結果を表７に示す。

【０２３７】

【表７】

【０２３８】表７に示す結果から、亀裂幅、電圧印加相
当長、電子放出特性などが、フォーミングパルスのパル
ス間隔Ｔ₂に依存することがわかる。これは、パルス幅
Ｔ₁に対し、パルス間隔Ｔ₂が十分に長くない場合は、パ
ルス印加により発生した熱が蓄積され、電子放出部近傍
の温度が上昇して、亀裂幅が増加するためと思われる。
従って、Ｔ₂はＴ₁より十分に長い方が良く、Ｔ₂はＴ₁の
５倍以上、好ましくは１０倍以上、さらに好ましくは１
００倍以上である。

【０２３９】［実施例１０（参考例）及び比較例６］ 実施例１０及び比較例６の素子は、一基板上に複数の素
子を形成したものであるが、各素子の基本的な構成は、
図１と同様である。本実施例の素子は、以下の点を除い
て、実施例５の素子と同様の方法で作成した。また、電
子顕微鏡観察及び電子放出特性の測定も実施例５と同様
の方法で行った。

【０２４０】本実施例の素子の導電性膜３は、スパッタ
リング法により堆積したＰｔ膜で、厚さは約１．５ｎ
ｍ、抵抗値はＲｓ＝５×１０⁴Ω／□である。

【０２４１】本実施例においては、フォーミング処理
は、圧力が１．３×１０^-4Ｐａの真空中で行い、印加し
た電圧パルスは、Ｔ₁＝１ｍ秒、Ｔ₂＝１００ｍ秒、Ｖ_h
＝５．５Ｖ、Ｔ_h＝１０分とした。保持時間経過後、Ｔ₁
＝５ｍ秒に変更したところ、素子の抵抗値が１ＭΩを越
えたので、フォーミング処理を完了した。

【０２４２】一方、比較例６の素子に対するフォーミン
グ処理には、比較例４と同様のパルス波高値の漸増する
矩形波パルスを用いた。

【０２４３】電気特性の測定は、実施例１０の素子に対
し素子電圧Ｖ_f＝３２Ｖ、比較例６の素子に対し素子電
圧Ｖ_f＝１８Ｖを印加して行い、それぞれ複数の素子に
ついて素子電流Ｉ_f，放出電流Ｉ_e及びそのバラツキを測
定した。

【０２４４】観察・測定の結果を表８に示す。

【０２４５】

【表８】

【０２４６】本実施例及び本比較例のフォーミング工程
までを行った素子を電子顕微鏡により各３個観察したと
ころ、本実施例の素子では、電子放出部２の全域にわた
り亀裂が５０ｎｍ以下で一様な幅で形成されていたが、
本比較例の素子では、４０〜１００ｎｍの範囲で不均一
な幅の亀裂が形成されていた。

【０２４７】活性化処理以降の工程を行った素子では、
本実施例の素子はいずれも、電子放出部２の全域にカー
ボン被膜がほぼ一様に形成され、電子放出部の全域から
電子が放出された痕跡が観察された。一方、本比較例の
素子では、電子放出部２の一部にカーボン被膜が形成さ
れていない領域があった。

【０２４８】また、本実施例の素子では、各素子間のＩ
_f及びＩ_eのバラツキ（△Ｉ_f及び△Ｉ_e）がいずれも小さ
く、特性のバラツキの少ない均一な電子放出特性を示す
素子が得られた。

【０２４９】［実施例１１（参考例）］ 本実施例の素子は、以下に述べる点を除き、実施例５の
素子と同様な方法で作成した。また、電子顕微鏡観察及
び電子放出特性の測定も実施例５と同様の方法で行っ
た。

【０２５０】本実施例では、素子電極４，５の間隔Ｌは
２μｍとした。導電性膜３は実施例５と同様にして作成
したＰｄＯ微粒子膜で、厚さは約６ｎｍ、抵抗値はＲｓ
＝４．２×１０⁴Ω／□である。

【０２５１】フォーミング処理は圧力１．３×１０^-4Ｐ
ａの真空中で行い、印加した電圧パルスは、Ｔ₁＝１ｍ
秒、Ｔ₂＝１００ｍ秒、Ｖ_h＝５．５Ｖ、Ｔ_h＝１０分と
した。保持時間経過後、Ｔ₁＝５ｍ秒に変更したとこ
ろ、素子の抵抗値が１ＭΩを越えたため、フォーミング
処理を完了した。

【０２５２】活性化処理は、真空容器５５内にＷＦ₆を
導入して行った。圧力は１．３×１０^-1Ｐａとした。こ
のとき印加したパルスは、Ｔ₁＝２ｍ秒、Ｔ₂＝１０ｍ
秒、波高値２０Ｖの矩形波である。尚、この活性化処理
は、基板を１５０℃に加熱した状態で行った。

【０２５３】安定化工程は、真空容器全体を２００℃に
加熱し、２時間排気を行って真空容器５５内の圧力を約
１０^-6Ｐａとした。

【０２５４】素子の電気特性の測定は、波高値２０Ｖの
パルス電圧を印加して行った。観察・測定の結果を表９
に示す。

【０２５５】

【表９】

【０２５６】電子顕微鏡による観察結果によると、フォ
ーミング処理までを行った素子においては、電子放出部
２に見られる亀裂の幅が、電子放出部全体にわたり３０
ｎｍ以下でほぼ一様に形成されていた。活性化処理以降
の工程を行った素子では、電子放出部２の全域にＷの堆
積膜がほぼ一様に形成されており、電子放出領域の観察
からは、電子放出部のほぼ全域から電子放出が起こって
いることが観察された。

【０２５７】

【０２５８】［実施例１２及び比較例７］実施例１２及
び比較例７の素子は、以下に述べる点を除き、実施例５
の素子と同様な方法で作成したものである。

【０２５９】本実施例及び本比較例の素子においては、
素子電極は、Ｎｉをスパッタリングにより堆積して形成
した。電極間隔Ｌは５０μｍである。導電性膜３は、厚
さ１０ｎｍのＰｄＯ微粒子膜で、抵抗値はＲｓ＝８×１
０⁴Ω／□であった。

【０２６０】本実施例において、フォーミングに用いた
電圧パルスは、図２３（ａ）に示した三角波パルスで、
Ｔ₁＝１００μ秒、Ｔ₂＝１０ｍ秒、波高値は１０Ｖで一
定とした。このとき、素子を流れる電流のピーク値は、
２．５ｍＡであった。真空容器５５内の圧力は、はじめ
１．３×１０^-4Ｐａとし、Ｈ₂２％−Ｎ₂９８％混合ガス
を徐々に導入して、全圧を１．３×１０^-3Ｐａとした。
上記混合ガスの導入開始後、素子に流れる電流は徐々に
減少し、１０ｎＡ以下となった。この間の最大投入電力
は、８５ｍＷである。

【０２６１】一方、比較例７の素子に対するフォーミン
グ処理には、図２３（ｂ）に示したような、波高値の漸
増する三角波パルスを用いた。波高値は５Ｖから徐々に
増加させ、１４Ｖでフォーミングを完了した。このとき
の最大電流は１０．５ｍＡ、最大投入電力は１４７ｍＷ
であった。尚、真空容器５５内の圧力は、１．３×１０
^-4Ｐａである。

【０２６２】電気特性の測定は、素子に２０Ｖの矩形波
パルスを印加して行った。測定結果を表１０に示す。

【０２６３】

【表１０】

【０２６４】［実施例１３］本実施例の素子は、以下の
点を除き、実施例１２の素子と同様に作成した。

【０２６５】本実施例のフォーミング処理に用いた電圧
パルスは、矩形波で、Ｔ₁＝１００μ秒、Ｔ₂＝１６．７
ｍ秒、波高値は１０Ｖで一定とした。このとき素子を流
れる電流は、１．７ｍＡであった。この状態で、真空容
器５５内にＨ₂１％−Ａｒ９９％混合ガスを徐々に導入
し、全圧を２．６×１０³Ｐａとした。上記混合ガスの
導入開始から約５分でフォーミングは完了した。

【０２６６】電気特性の測定は、素子に波高値１８Ｖの
パルスを印加して行った。その結果、Ｉ_fは１．５ｍ
Ａ、Ｉ_eは２．１μＡであった。

【０２６７】［実施例１４（但し、実施例１４−１と１
４−３は参考例）及び比較例８］ 本実施例及び比較例は、実施例４と同じく、基板上に多
数の表面伝導型電子放出素子を配置し、マトリクス配線
した電子源、画像形成装置に関する。配置した素子の数
は、カラーの３原色分を含めて２０行６０列である。

【０２６８】先ず、本実施例及び比較例の電子源の製造
工程を説明する。

【０２６９】本実施例及び比較例では、実施例４の工程
−ａ〜ｈ及び封着まで同様の工程を施した。ただし、素
子電極間隔Ｌは３μｍ、素子電極幅Ｗ₁は２００μｍと
し、導電性膜３はスパッタ法により形成したＰｔ薄膜で
あり、その厚さは１．５ｎｍ、抵抗はＲｓ＝５×１０⁴
Ω／□であった。また、この導電性膜３のパターニング
に用いたＣｒマスクの厚さは５０ｎｍとした。

【０２７０】封着工程までを完了した画像形成６個を、
以下のような３通りの方法Ａ〜Ｃによってそれぞれ２個
づつフォーミング処理を行った。さらに別の画像表示装
置２個を、方法Ｄによってフォーミングし、これを比較
例８とした。なお、各方法でフォーミング処理した内の
１個は、フォーミング処理後の電子放出部を電子顕微鏡
により観察するために用いた。フォーミング処理の際に
は、図２１に示すように、Ｙ方向配線７３は外部端子Ｄ
ｙ１〜Ｄｙ６０を共通電極１４０１に接続することによ
り共通接続され、パルス発生器１４０２のグランド側の
端子に接続されている。Ｘ方向配線７２は外部端子Ｄｘ
１〜Ｄｘ２０を介して制御スイッチング回路１４０３に
接続されている。該スイッチング回路は、各端子をパル
ス発生器１４０２ないしグランドのいずれかに接続する
ものである。

【０２７１】方法Ａ：外囲器８８内を排気管（不図示）
を通じて排気装置にて排気し、圧力を１．３×１０^-4Ｐ
ａ以下に下げた後、素子にパルス電圧を印加した。パル
ス波高値は０Ｖから徐々に上昇させ、６Ｖに達したとこ
ろで、上昇をやめて固定した。パルス幅はＴ₁＝１００
μ秒、パルス間隔はＴ₂＝８３３μ秒、すなわち周波数
にしてｆ＝１２００Ｈｚとした。同時に素子行選択手段
であるスイッチング制御回路１４０３は、Ｄｘ１〜Ｄｘ
２０の外部端子の内いずれか一つがパルス発生器１４０
２に、他はグランドに接続され、Ｔ₂と同期して、パル
ス発生器につながる端子がＤｘ１からＤｘ２０まで順
次、循環的に切り替わるように動作する。従って、個別
の電子放出素子には、パルス幅がＴ₁＝１００μ秒、パ
ルス間隔がＴ₂＝１６．７μ秒、すなわち周波数にして
ｆ＝６０Ｈｚのパルスが印加されていることになる。そ
して、パルス波高値を６Ｖに保って、１０分間保持し
た。この間に素子電流は徐々に減少した。この後、パル
ス幅をＴ_1'＝５００μ秒に変更したところ、各Ｘ方向配
線毎にパルス波高値と素子電流から求められる抵抗値
（同一のＸ方向配線に接続された電子放出素子６０個の
並列抵抗）が１６．７ＫΩ（１素子の抵抗値１ＭΩに相
当）を越えたので、パルス印加を停止した。

【０２７２】方法Ｂ：方法Ａと同様に外囲器８８内を排
気した後、Ｈ₂ガスを導入し、圧力を１．３Ｐａとし
た。この後、方法Ａと同様のパルスを印加し、波高値を
６Ｖに固定し１０分間保持したところ、各Ｘ方向配線毎
にパルス波高値と素子電流から求められる抵抗値が１
６．７ＫΩを越えたので、パルス印加を停止し、外囲器
内を再度排気した。

【０２７３】方法Ｃ：方法Ａと同様に外囲器８８内を排
気した後、Ｘ方向配線の内、Ｄｘ１のみをパルス発生器
１４０２に接続し、パルス幅がＴ₁＝１００μ秒、パル
ス間隔がＴ₂＝１６．７ｍ秒、すなわち周波数にしてｆ
＝６０Ｈｚのパルスを印加した。パルス波高値は方法Ａ
と同様に変化させ、６Ｖで１０分間保持した後、Ｔ₁を
５００μ秒に変更し、抵抗値が１６．７ＫΩを越えるの
を確かめてパルス印加を停止した。この後、スイッチン
グ回路を切り替え、同様に次の素子行のフォーミング処
理を行い、これを繰り返して２０行すべてのフォーミン
グ処理を行った。

【０２７４】方法Ｄ：方法Ａと同様に外囲器８８内を排
気した後、パルス幅Ｔ₁＝１００μ秒、パルス間隔Ｔ₂＝
８３３μ秒のパルスを印加した。スイッチング回路１４
０３の動作は方法Ａと同様とした。従って、方法Ａと同
様に、個別の電子放出素子には、パルス幅がＴ₁＝１０
０μ秒、パルス間隔がＴ₂＝１６．７μ秒、すなわち周
波数にしてｆ＝６０Ｈｚのパルスが印加されていること
になる。尚、パルス波高値は０．１Ｖステップで漸増さ
せ、波高値が１２Ｖとなったところで、各素子行の抵抗
値が相次いで１６．７ＫΩを越えたので、パルスの印加
を停止した。

【０２７５】このようにして形成された電子放出部２に
は、幅１０ｎｍ（方法Ｂ）及び１５ｎｍ（方法Ａ，Ｃ）
の亀裂が一様に形成されていた。比較例８（方法Ｄ）で
は、幅１００〜２００ｎｍの不均一な亀裂が形成されて
いた。

【０２７６】次に、パルス電圧を印加して素子を駆動さ
せて活性化処理を行った。本実施例では、矩形波パルス
を用い、パルス幅とパルス間隔およびスイッチング回路
の動作は上記方法Ａの場合と同様、パルス電圧の波高値
を１５Ｖとし、外囲器８８内にアセトンを導入、圧力を
１．３×１０^-2Ｐａとし、素子電流Ｉ_fを測定しながら
行った。

【０２７７】この後、安定化工程を行った。外囲器８８
を１６０℃に加熱しながら排気し、内部の圧力を１．３
×１０^-5Ｐａとした後、排気管（不図示）をガスバーナ
ーで熱することで溶着し、外囲器８８の封止を行った。
最後に、封止後の真空度を維持するために、高周波加熱
法でゲッター処理を行った。

【０２７８】以上のようにして完成した本発明の画像形
成装置において、容器外端子Ｄｘ１〜Ｄｘ２０とＤｙ１
〜Ｄｙ６０を通じ、走査信号及び変調信号を不図示の信
号発生手段より夫々印加することにより電子放出させ、
高圧端子８７を通じてメタルバック８５に７ＫＶの高圧
を印加して、電子ビームを加速し、蛍光膜８４に衝突さ
せ、励起・発光させることで画像を表示した。その結
果、均一で良好な画像が表示された。

【０２７９】また、同時に高圧端子８７に流入する電流
を測定し、放出電流Ｉ_eを測定した。各装置に対して、
１行（６０素子）あたりの平均のＩ_e及び行毎のバラツ
キ△Ｉ_eは、表１１に示すとおりである。

【０２８０】

【表１１】

【０２８１】本発明による本実施例の電子源の△Ｉ
_eは、比較例８の電子源のそれに比べて極めて小さく、
均一性が高い。これは、本実施例の電子源を構成する電
子放出素子の電子放出部が、通電フォーミング処理にお
いて、いずれもパルス波高値をＶ_h（６Ｖ）で保持して
いる間に形成されたものであるのに対し、比較例８では
パルス波高値が１２Ｖまで徐々に上昇する間に、各素子
の（フォーミング処理前の）抵抗値のバラツキなどに対
応したまちまちの電圧で電子放出部が形成されたこと、
また本実施例と比べパルス電圧自体が高いため、電子放
出部形成の際の投入電力も大きいことなどのため、電子
放出部形成が均一に行われなかったためと考えられる。

【０２８２】［実施例１５］図１７は、実施例１４の本
発明による画像形成装置２０１（ディスプレイパネル）
を、例えばテレビジョン放送を初めとする種々の画像情
報源より提供される画像情報を表示できるように構成し
た表示装置の一例を示す図である。

【０２８３】図中２０１はディスプレイパネル、１００
１はディスプレイパネルの駆動回路、１００２はディス
プレイコントローラ、１００３はマルチプレクサ、１０
０４はデコーダ、１００５は入出力インターフェース回
路、１００６はＣＰＵ、１００７は画像生成回路、１０
０８及び１００９及び１０１０は画像メモリーインター
フェース回路、１０１１は画像入力インターフェース回
路、１０１２及び１０１３はＴＶ信号受信回路、１０１
４は入力部である。

【０２８４】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０２８５】以下、画像信号の流れに沿って各部の機能
を説明する。

【０２８６】まず、ＴＶ信号受信回路１０１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。

【０２８７】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。

【０２８８】ＴＶ信号受信回路１０１３で受信されたＴ
Ｖ信号は、デコーダ１００４に出力される。

【０２８９】ＴＶ信号受信回路１０１２は、例えば同軸
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるＴＶ信号を受信するための回路である。前記
ＴＶ信号受信回路１０１３と同様に、受信するＴＶ信号
の方式は特に限られるものではなく、また本回路で受信
されたＴＶ信号もデコーダ１００４に出力される。

【０２９０】画像入力インターフェース回路１０１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１００４に出
力される。

【０２９１】画像メモリーインターフェース回路１０１
０は、ビデオテープレコーダー（以下ＶＴＲと略す）に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ１００４に出力される。

【０２９２】画像メモリーインターフェース回路１００
９は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ１
００４に出力される。

【０２９３】画像メモリーインターフェース回路１００
８は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ１００４に入力さ
れる。

【０２９４】入出力インターフェース回路１００５は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるＣＰＵ１００６と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。

【０２９５】画像生成回路１００７は、前記入出力イン
ターフェース回路１００５を介して外部から入力される
画像データや文字・図形情報や、あるいはＣＰＵ１００
６より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。

【０２９６】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によっては
前記入出力インターフェース回路１００５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０２９７】ＣＰＵ１００６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。

【０２９８】例えば、マルチプレクサ１００３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ１
００２に対して制御信号を発生し、画面表示周波数や走
査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路１００７に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出力インターフェース回路１００５を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。

【０２９９】尚、ＣＰＵ１００６は、これ以外の目的の
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出力インターフェース回路１００５
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。

【０３００】入力部１０１４は、前記ＣＰＵ１００６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。

【０３０１】デコーダ１００４は、前記１００７ないし
１０１３より入力される種々の画像信号を３原色信号、
又は輝度信号とＩ信号、Ｑ信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ１００
４は内部に画像メモリーを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。

【０３０２】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路１００７
及びＣＰＵ１００６と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。

【０３０３】マルチプレクサ１００３は、前記ＣＰＵ１
００６より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ１００３
はデコーダ１００４から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路１００１
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、所謂多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。

【０３０４】ディスプレイパネルコントローラ１００２
は、前記ＣＰＵ１００６より入力される制御信号に基づ
き、駆動回路１００１の動作を制御するための回路であ
る。

【０３０５】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路１００１に対して出力する。ディスプレイパネ
ルの駆動方法に関わるものとして、例えば画面表示周波
数や走査方法（例えばインターレースかノンインターレ
ースか）を制御するための信号を駆動回路１００１に対
して出力する。また、場合によっては、表示画像の輝度
やコントラストや色調やシャープネスといった画質の調
整に関わる制御信号を駆動回路１００１に対して出力す
る場合もある。

【０３０６】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１００３から入力される画像信
号と、前記ディスプレイパネルコントローラ１００２よ
り入力される制御信号に基づいて動作するものである。

【０３０７】以上、各部の機能を説明したが、図１７に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル２０１に表示することが可能である。即ち、テレビジ
ョン放送を初めとする各種の画像信号は、デコーダ１０
０４におて逆変換された後、マルチプレクサ１００３に
おいて適宜選択され、駆動回路１００１に入力される。
一方、デイスプレイコントローラ１００２は、表示する
画像信号に応じて駆動回路１００１の動作を制御するた
めの制御信号を発生する。駆動回路１００１は、上記画
像信号と制御信号に基づいてディスプレイパネル２０１
に駆動信号を印加する。これにより、ディスプレイパネ
ル２０１において画像が表示される。これらの一連の動
作は、ＣＰＵ１００６により統括的に制御される。

【０３０８】本画像形成装置においては、前記デコーダ
１００４に内蔵する画像メモリや、画像生成回路１００
７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。

【０３０９】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。

【０３１０】尚、図１７は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。

【０３１１】例えば図１７の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。

【０３１２】本画像形成装置においては、とりわけ本発
明によるディスプレイパネル２０１の薄形化が容易なた
め、表示装置の奥行きを小さくすることができる。それ
に加えて、大画面化が容易で輝度が高く視野角特性にも
優れるため、臨場感にあふれ迫力に富んだ画像を視認性
良く表示することが可能である。

【０３１３】また、均一で安定な電子放出特性を有する
本発明の電子源を用いたことにより、ばらつきのない色
再現性に優れた高品位なカラーフラットテレビが、実現
された。

【０３１４】

【発明の効果】以上説明した様に、本発明によれば、均
一で安定な電子放出特性を示す電子放出素子を提供でき
る。

【０３１５】また、多数の電子放出素子を配列形成し、
入力信号に応じて電子を放出する電子源においては、各
電子放出素子から均一で安定な電子放出を行うことが可
能となり、さらに、かかる電子源を用いた画像形成装置
においては、輝度のばらつきが少なく動作安定性に優れ
た高品位な画像を表示することが可能となった。

【０３１６】以上のように、本発明によれば、カラー画
像にも対応可能で、輝度のばらつきが少なく動作安定性
に優れた表示品位の高い大面積フラットディスプレーが
実現される。

【図面の簡単な説明】

【図１】本発明の電子放出素子の一例である平面型表面
伝導型電子放出素子の模式図である。

【図２】本発明の電子放出素子の一例である垂直型表面
伝導型電子放出素子の模式図である。

【図３】図１の表面伝導型電子放出素子の製造方法の一
例を説明するための図である。

【図４】本発明にかかるフォーミング処理に用いる電圧
波形の一例である。

【図５】本発明の電子放出素子の製造に用いることので
きる真空処理装置（測定評価装置）の一例を示す概略構
成図である。

【図６】本発明の電子放出素子の電子放出特性を示す図
である。

【図７】本発明の単純マトリクス配置の電子源の概略構
成図である。

【図８】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略構成図である

【図９】図８の表示パネルにおける蛍光膜を示す図であ
る。

【図１０】図８の表示パネルを駆動する駆動回路の一例
を示す図である。

【図１１】本発明の梯子型配置の電子源の概略平面図で
ある。

【図１２】梯子型配置の電子源を用いた本発明の画像形
成装置に用いる表示パネルの概略構成図である。

【図１３】本発明の実施例にかかる単純マトリクス配置
の電子源の部分平面図である。

【図１４】図１３の電子源の部分断面図である。

【図１５】図１３の電子源の製造方法を説明するための
図である。

【図１６】図１３の電子源の製造方法を説明するための
図である。

【図１７】実施例１５における画像形成装置を示すブロ
ック図である。

【図１８】従来例の表面伝導型電子放出素子の平面図で
ある。

【図１９】比較例４のフォーミング処理に用いた電圧パ
ルス波形を示す図である。

【図２０】比較例におけるフォーミング時の素子電流と
パルス波高値の関係を示す図である。

【図２１】実施例４及び実施例１４におけるフォーミン
グ処理の配線図を示す図である。

【図２２】電圧印加相当長を説明するための電子放出部
の電子顕微鏡の２次電子像の模式図である。

【図２３】本発明の実施例１２、比較例７のフォーミン
グに用いた電圧波形を示す図である。

【図２４】従来の通電フォーミング処理の方法による、
パルス波高値と素子抵抗の関係を示す模式図である。

【符号の説明】

１ 基板 ２ 電子放出部 ３ 導電性膜 ４，５ 素子電極 ２１ 段差形成部 ５０ 電流計 ５１ 電源 ５２ 電流計 ５３ 高圧電源 ５４ アノード電極 ５５ 真空容器 ５６ 排気ポンプ ７１ 電子源基板 ７２ Ｘ方向配線 ７３ Ｙ方向配線 ７４ 表面伝導型電子放出素子 ７５ 結線 ８１ リアプレート ８２ 支持枠 ８３ ガラス基板 ８４ 蛍光膜 ８５ メタルバック ８６ フェースプレート ８７ 高圧端子 ８８ 外囲器 ９１ 黒色導電材 ９２ 蛍光体 １０１ 表示パネル １０２ 走査回路 １０３ 制御回路 １０４ シフトレジスタ １０５ ラインメモリ １０６ 同期信号分離回路 １０７ 変調信号発生器 １１０ 電子源基板 １１１ 電子放出素子 １１２ 共通配線 １２０ グリッド電極 １２１ 開口 １３１ 層間絶縁層 １３２ コンタクトホール １３３ Ｃｒ膜 １３４ Ｐｔ膜 １４１ ２次電子像の黒い部分 １４２ ２次電子像の黒い部分に挟まれた白い部分 ２０１ ディスプレイパネル １２０１ 基板 １２０２ 電子放出部 １２０３ 導電性膜 １４０１ 共通電極 １４０２ パルス発生器 １４０３ 制御スイッチング回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山野辺 正人 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 三留 正則 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平６−12997（ＪＰ，Ａ) 特開 平４−28139（ＪＰ，Ａ) 特開 平６−231678（ＪＰ，Ａ) 特開 平７−192615（ＪＰ，Ａ) 特開 平７−65702（ＪＰ，Ａ) 特開 平５−242793（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01J 1/30 H01J 9/02 H01J 31/12

Claims (15)

(57)【特許請求の範囲】
1. 【請求項１】 電極間に、電子放出部を有する導電性膜
   を備える電子放出素子の製造方法において、導電性膜の
   還元または凝集を促進するガスを含む雰囲気中にて導電
   性膜に電子放出部を形成する工程と、前記電子放出部に
   炭素、炭素化合物、金属、あるいは金属化合物を含む被
   膜を形成する、前記導電性膜への通電処理を含む活性化
   工程とを有することを特徴とする電子放出素子の製造方
   法。
2. 【請求項２】 前記導電性膜に電子放出部を形成する工
   程が、金属酸化物の導電性膜に通電する工程を有する請
   求項１に記載の電子放出素子の製造方法。
3. 【請求項３】 前記導電性膜に電子放出部を形成する工
   程が、該導電性膜にパルス電圧を印加する工程を有し、
   該パルス電圧は、パルス幅をＴ₁ 、パルス間隔をＴ₂ と
   したとき、Ｔ₂ ≧５×Ｔ₁ の関係を満たし、その波高値
   を該導電性膜が凝集する値に設定して行われることを特
   徴とする請求項１に記載の電子放出素子の製造方法。
4. 【請求項４】 前記導電性膜に電子放出部を形成する工
   程が、該導電性膜にパルス電圧を印加する工程を有し、
   該パルス電圧は、パルス幅をＴ₁ 、パルス間隔をＴ₂ と
   したとき、Ｔ₂ ≧５×Ｔ₁ の関係を満たし、その波高値
   を上昇させ、該導電性膜が凝集する値で保持することに
   より行われることを特徴とする請求項１に記載の電子放
   出素子の製造方法。
5. 【請求項５】 前記パルス電圧の印加は、前記波高値の
   保持につづき、該パルス電圧のパルス幅を増加させる工
   程を更に有する請求項４に記載の電子放出素子の製造方
   法。
6. 【請求項６】 前記パルス電圧の印加は、前記波高値の
   保持につづき、該パルス電圧の波高値を増加させる工程
   を更に有する請求項４に記載の電子放出素子の製造方
   法。
7. 【請求項７】 前記ガスが、Ｈ₂ である請求項１〜６の
   いずれかに記載の電子放出素子の製造方法。
8. 【請求項８】 前記ガスが、ＣＯまたは有機物質である
   請求項１〜 ６のいずれかに記載の電子放出素子の製造方
   法。
9. 【請求項９】 前記電子放出素子が、表面伝導型電子放
   出素子である請求項１〜８のいずれかに記載の電子放出
   素子の製造方法。
10. 【請求項１０】 基体上に、複数の電子放出素子が配列
    された電子源の製造方法において、前記電子放出素子
    が、請求項１〜９のいずれかに記載の方法にて製造され
    ることを特徴とする電子源の製造方法。
11. 【請求項１１】 請求項１０に記載の電子源の製造方法
    において、 該電子源は複数の電子放出素子を共通接続した電子放出
    素子行を複数行有するものであって、 前記複数の電子放出素子の導電性膜に電子放出部を形成
    する際に、各電子放出素子行毎に順次電圧印加を行うこ
    とを特徴とする電子源の製造方法。
12. 【請求項１２】 前記各電子放出素子行毎に順次行われ
    る電圧印加を、複数回繰り返すことを特徴とする請求項
    １１に記載の電子源の製造方法。
13. 【請求項１３】 前記電子放出素子行に印加される電圧
    は、複数のパルス電圧よりなり、１乃至数パルス毎に、
    電圧印加される電子放出素子行を順次選択することを特
    徴とする請求項１２に記載の電子源の製造方法。
14. 【請求項１４】 前記電子放出素子行の複数行からなる
    複数のブロック毎に順次電圧印加を行って、各ブロック
    毎に順次電子放出部を形成することを特徴とする請求項
    １１〜１３のいずれかに記載の電子源の製造方法。
15. 【請求項１５】 基体上に、複数の電子放出素子が配列
    された電子源と、該電子源から放出される電子線の照射
    により画像を形成する画像形成部材とを有する画像形成
    装置の製造方法において、前記電子源が、請求項１０〜
    １４のいずれかに記載の方法にて製造されることを特徴
    とする画像形成装置の製造方法。