JP2932250B2

JP2932250B2 - 電子放出素子、電子源、画像形成装置及びそれらの製造方法

Info

Publication number: JP2932250B2
Application number: JP3121496A
Authority: JP
Inventors: 健夫塚本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-01-31
Filing date: 1996-01-26
Publication date: 1999-08-09
Anticipated expiration: 2016-01-26
Also published as: CN1137213A; JPH08273523A; DE69605691D1; US6231413B1; US6435928B1; US5986389A; EP0725413A1; DE69605691T2; CN1099690C; DE69636290T2; KR100188977B1; EP0944106B1; DE69636290D1; EP0725413B1; EP0944106A1

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子及び
その製造方法であり、とりわけ、放出電流の安定性に優
れた電子放出素子に関する発明であり、更には、この電
子放出素子を用いた電子源、画像形成装置及びそれらの
製造方法に関する。

【０００２】

【従来の技術】従来より、電子放出素子としては大別し
て熱電子放出素子と冷陰極電子放出素子を用いた２種類
のものが知られている。冷陰極電子放出素子には電界放
出型（以下、「ＦＥ型」という。）、金属／絶縁層／金
属型（以下、「ＭＩＭ型」という。）や表面伝導型電子
放出素子等がある。ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋ
ｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄｅｍｉｓ
ｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｏｒｏ
ｎＰｈｙｓｉｃｓ，８，８９（１９５６）あるいは
Ｃ．Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬＰｒｏｐ
ｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｓ
ｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏ
ｌｙｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐ
ｈｙｓ．，４７，５２４８（１９７６）等に開示された
ものが知られている。

【０００３】ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，
“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉｓ
ｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。

【０００４】表面伝導型電子放出素子型の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲｅｃｉｏＥｎｇ．Ｅｌｅ
ｃｔｒｏｎＰｈｙｓ．，１０，１２９０（１９６５）
等に開示されたものがある。

【０００５】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるＳｎＯ₂薄膜を用いたもの、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄＦｉ
ｌｍｓ”９，３１７（１９７２）］，Ｉｎ₂Ｏ₃／ＳｎＯ
₂薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌａｎｄ
Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎｓ．Ｅ
ＤＣｏｎｆ．”５１９（１９７５）］、カーボン薄膜
によるもの［荒木久他：真空、第２６巻、第１号、２
２頁（１９８３）］等が報告されている。

【０００６】これらの表面伝導型電子放出素子の典型的
な例として前述のＭ．ハートウェルの素子構成を図２４
に模式的に示す。同図において２０１は基板である。２
０２は導電性薄膜で、Ｈ型形状のパターンに、スパッタ
で形成された金属酸化物薄膜等からなり、後述の通電フ
ォーミングと呼ばれる通電処理により電子放出部２０３
が形成される。尚、図中の素子電極間隔Ｇは、０．５〜
１ｍｍ、Ｗ’は、０．１ｍｍで設定されている。

【０００７】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜２０２を予め
通電フォーミングと呼ばれる通電処理によって電子放出
部２０３を形成するのが一般的であった。即ち、通電フ
ォーミングとは前記導電性薄膜２０２両端に直流電圧あ
るいは非常にゆっくりとした昇電圧例えば１Ｖ／分程度
を印加通電し、導電性薄膜を局所的に破壊、変形もしく
は変質せしめ、電気的に高抵抗な状態にした電子放出部
２０３を形成することである。尚、電子放出部２０３は
導電性薄膜２０２の一部に亀裂が発生しその亀裂付近か
ら電子放出が行われる。前記通電フォーミング処理をし
た表面伝導型電子放出素子は、上述導電性薄膜２０２に
電圧を印加し、素子に電流を流すことにより、上述電子
放出部２０３より電子を放出せしめるものである。

【０００８】表面伝導型電子放出素子としては、本出願
人による出願、特開平６−１４１６７０号公報に記載さ
れた素子がある。これは、基体上に、導電体により形成
された、対向して配置された一対の素子電極を有し、こ
れら素子電極とは別に、両電極をつないで形成された導
電性薄膜を、通電フォーミング処理して電子放出部を形
成した構成の素子であるまた、この素子では、フォーミングにより電子放出部を
作成した後に、「活性化」と呼ばれる処理を施すことに
より、素子から放出される電子ビームの強度を、著しく
改善することができる。これは、真空中に素子を設置し
て、上記素子電極間にパルス電圧の印加を行う処理であ
るが、これにより真空中に存在する有機物質から、炭素
あるいは炭素化合物が電子放出部近傍に堆積し、好まし
い電子放出特性を示すようになる。

【０００９】この素子は、Ｍ．ハートウェルの素子に比
べ、電子放出部を含む導電性薄膜が、電極とは別に形成
されることにより、フォーミング処理を再現性よく行う
のに適した材質、たとえば導電性微粒子膜を用いること
が可能で、多数の表面伝導型電子放出素子を作成した場
合の電子放出特性の再現性などの点で優れたものであ
る。

【００１０】

【発明が解決しようとする課題】しかしながら、表面伝
導型電子放出素子の放出電流Ｉ_eの揺らぎは、必ずしも
十分に抑制されているとは言えない。表面伝導型電子放
出素子から放出される電子ビームの強度は絶えず揺らい
でおり、Ｉ_eの平均値＜Ｉ_e＞と、この平均値からのズレ
ΔＩ_eの比率、ΔＩ_e／＜Ｉ_e＞は、上記本出願人の素子
に後述する安定化処理を十分施した状態において、典型
的な値は約１０％である。

【００１１】この値が、小さいほど、電子ビームの強度
の制御はより緻密に行うことができ、より広範な応用に
適用が可能となる。

【００１２】また、表面伝導型電子放出素子の電子放出
特性は、その素子に印加された最大の電圧に依存して、
不可逆的に変化するという、一種のメモリー効果を示す
場合がある。放出電流Ｉ_eの揺らぎは、素子の電子放出
部に実効的にかかる電圧の揺らぎを伴う場合があり、従
って、この揺らぎにより瞬間的に大きな電圧がかかった
後、電子放出特性が変化してしまい、これを繰り返すと
電子放出特性が徐々に劣化する場合がある。

【００１３】この様な放出電流Ｉ_eの揺らぎ及び劣化の
原因としては、（１）真空中に残存する気体分子などの
電子放出部への吸着と脱離による仕事関数の変化、
（２）イオンボンバードによる電子放出部の変形、
（３）電子放出部を構成する原子の拡散、移動などが考
えられる。

【００１４】従来この様な放出電流Ｉ_eの揺らぎ及び劣
化を抑制するための工夫としては、素子に直列に外部抵
抗を接続する方法が検討された。しかしながら、複数の
電子放出素子を集積した電子源の場合、一つの外部抵抗
を電子源と直列に接続する方法では、個々の素子のＩ_e
の揺らぎを十分抑制することはできないため、解決策と
しては満足できるものではなかった。

【００１５】この点を改善する方法として、集積された
素子に個別に抵抗を付属させる方法が考えられる。しか
し、すべての抵抗の抵抗値を均一に揃えることは、難し
い技術であり、かえって素子毎の特性のバラツキを招く
恐れがある。また、自由に取り外すことができないの
で、抵抗を付属させたまま、フォーミング処理を行わな
くてはならず、最適なフォーミングを行えない場合もあ
る。

【００１６】この様な問題点に鑑み、複数の素子を配列
した場合にも個々の素子毎に付属させた抵抗が形成で
き、必要に応じてフォーミング処理の後に形成しうるよ
うな構成の、素子の構成及び製造方法の確立が求められ
ていた。

【００１７】本発明の目的は放出電流の揺らぎの低減さ
れた電子放出素子を提供することにある。

【００１８】更に本発明の目的は、放出特性の劣化の少
ない電子放出素子を提供することにある。

【００１９】

【課題を解決するための手段】上記課題を解決するため
になされた本発明の第１は、電極間に、亀裂を含む導電
性膜を有する電子放出素子において、前記導電性膜は、
これに形成された亀裂を挟んで低電位側と高電位側に分
かれており、該亀裂に臨む少なくとも低電位側の導電性
膜の端部に、半導体材料あるいは金属酸化物の被膜と、
炭素あるいは炭素化合物の被膜との積層被膜が、該亀裂
を狭めるようにして形成されていることを特徴とする電
子放出素子である。上記本発明の第１は、さらにその特
徴として、「前記積層被膜が、前記亀裂に臨む低電位側
と高電位側の導電性膜の両方の端部に形成されている」
こと、「前記積層被膜が、半導体材料あるいは金属酸化
物の被膜の上に、炭素あるいは炭素化合物の被膜が積層
された構成を有する」こと、「前記電子放出素子は、表
面伝導型電子放出素子である」こと、をも含むものであ
る。また、本発明の第２は、電極間に、亀裂を含む導電
性膜を有する電子放出素子の製造方法において、前記導
電性膜に亀裂を形成した後、半導体元素を含む化合物を
有する雰囲気下あるいは揮発性の高い金属化合物と酸素
を有する雰囲気下で前記電極間に電圧を印加することに
よる半導体材料あるいは金属酸化物の被膜の形成と、有
機物質のガスを含有する雰囲気下で前記電極間に電圧を
印加することによる炭素あるいは炭素化合物の被膜の形
成とを行うことにより、前記亀裂に臨む低電位側と高電
位側の導電性膜の少なくとも低電位側の端部に、半導体
材料あるいは金属酸化物の被膜と、炭素あるいは炭素化
合物の被膜との積層被膜を形成する工程を有することを
特徴とする電子放出素子の製造方法である。上記本発明
の第２は、さらにその特徴として、「前記半導体元素を
含む化合物が、ＳｉＣｌ ₄ 、ＳｉＨ ₂ Ｃｌ ₂ 、ＳｉＨＣ
ｌ ₃ 、ＳｉＨ ₄ の中から選ばれるいずれかである」こと、
「前記揮発性の高い金属化合物が、ＡｌＣｌ ₃ 、ＴｉＣ
ｌ ₄ 、ＺｒＣｌ ₄ 、ＴａＣｌ ₅ 、ＭｏＣｌ ₅ 、ＷＦ ₆ 、トリ
イソブチルアルミ、ジメチルアルミニウムハイドライ
ド、Ｍｏ（ＣＯ） ₆ 、Ｗ（ＣＯ） ₆ 、（ＰｔＣｌ ₂ ） ₂ （Ｃ
Ｏ） ₃ の中から選ばれるいずれかである」こと、「前記
半導体材料あるいは金属酸化物の被膜の形成を行った
後、前記炭素あるいは炭素化合物の被膜の形成を行う」
こと、を含むものである。

【００２０】また、本発明の第３は、基板上に、複数の
電子放出素子が配置された電子源において、前記電子放
出素子が、上記本発明の第１の電子放出素子であること
を特徴とする電子源である。また、本発明の第４は、上
記本発明の第３の電子源の製造方法であって、前記複数
の電子放出素子を、上記本発明の第２の方法で製造する
ことを特徴とする電子源の製造方法である。

【００２１】また、本発明の第５は、基板上に、複数の
電子放出素子が配置された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置において、前記電子放出素子
が、上記本発明の第１の電子放出素子であることを特徴
とする画像形成装置である。また、本発明の第６は、上
記本発明の第５の画像形成装置の製造方法であって、前
記複数の電子放出素子を、上記本発明の第２の方法で製
造することを特徴とする画像形成装置の製造方法であ
る。

【００２２】本発明の第１の実施態様の例は、電子放出
素子の導電性薄膜の電子放出部に臨む端部の、少なくと
も低電位側に、抵抗成分を有する半導体材料あるいは金
属酸化物の被膜と、炭素あるいは炭素化合物の被膜との
積層被膜を形成した表面伝導型電子放出素子である。該
抵抗成分を有する被膜は導電性薄膜の端部の高電位側に
も形成されても良く、この被膜の形成により、素子が実
際に電子放出を行う状態で、対向して形成された素子電
極間に、５００Ω〜１００ｋΩの抵抗が付加されるよう
に形成される。

【００２３】なお、電界放出型電子放出素子（ＦＥ素
子）においても、同様な放出電流Ｉ_eの揺らぎがあり、
その解決策として例えば陰極構体の下に抵抗層を付加す
ることが、行われている。ＦＥ素子においては素子に流
れる電流は、放出電流そのものが支配的であるため、
０．１〜１μＡ程度のＩ_eに対し、放出電流を制御する
ための抵抗値として、１ＭΩオーダーから数十ＭΩの値
が採用されている。

【００２４】表面伝導型電子放出素子では、素子に流れ
る電流Ｉ_fに伴って、１μＡオーダーのＩ_eが生ずる。検
討の結果、Ｉ_fの値にあわせた適当な抵抗値を付加する
ことによりＩ_fの揺らぎを抑制することにより、Ｉ_eの揺
らぎをも抑制しうることが判明した。付加する抵抗値が
大きいほど、揺らぎの抑制効果も大きいが、付加抵抗値
が１００ｋΩ以上となると、これによる電圧降下が１０
０Ｖを超え、素子の駆動電圧を大幅に引き上げてしまう
ため、実用上好ましくない。

【００２５】素子の構成としては、前述の活性化処理の
結果として、炭素あるいは炭素化合物の被膜が、上記抵
抗成分を有する半導体材料あるいは金属酸化物の被膜の
上に形成された構成、あるいは導電性薄膜の上に上記炭
素あるいは炭素化合物の被膜が形成され、その上に上記
抵抗成分を有する被膜が形成された構成のいずれの場合
にも、効果を得ることができる。なお、参考までに述べ
ると、上記炭素あるいは炭素化合物に変えて、金属被膜
を形成することにより、活性化処理を行っても良い。こ
の場合、被膜の材質として、Ｗ，Ｍｏ，Ｎｂなどの高融
点金属を用いて、導電性薄膜の変形、変質などによる特
性の低下を抑制したり、アルカリ土類金属などの仕事関
数の低い材質を用いて、放出電流の向上を図ったりする
ことも可能である。

【００２６】上記の素子を、基体上に複数集積した電子
源においては、配線の有する抵抗値よりも、上記付加抵
抗の値が大きい方が望ましい。

【００２７】

【発明の実施の形態】本発明を図面を用いて更に具体的
に説明する。本発明を適用する表面伝導型電子放出素子
は、平面型および垂直型に大別される。先ず平面型の素
子について説明する。

【００２８】図２は、本発明を適用する平面型の表面伝
導型電子放出素子の構成を示す模式図であり、図２ａは
平面図、図２ｂは断面図である。

【００２９】図２において１は基板、２と３は低電位側
及び高電位側の素子電極、４と５は低電位側及び高電位
側の導電性薄膜、６は電子放出部である。

【００３０】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少したガラス、青板ガラス、青板ガラス
にスパッタ法等により形成したＳｉＯ₂を積層したガラ
ス基板及びアルミナ等のセラミックス及びＳｉ基板等を
用いることができる。

【００３１】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができる。これは例えば
Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃ
ｕ，Ｐｄ等の金属或は合金及びＰｄ，Ａｇ，Ａｕ，Ｒｕ
Ｏ₂，Ｐｄ−Ａｇ等の金属或は金属酸化物とガラス等か
ら構成される印刷導体、Ｉｎ₂Ｏ₃−ＳｎＯ₂等の透明導
電体及びポリシリコン等の半導体導体材料等から適宜選
択することができる。

【００３２】素子電極間隔Ｌ、素子電極長さＷ、導電性
薄膜４，５の形状等は、応用される形態等を考慮して、
設計される。素子電極間隔Ｌは、好ましくは、数百ｎｍ
から数百μｍの範囲とすることができ、より好ましく
は、数μｍから数十μｍの範囲とすることができる。

【００３３】素子電極長さＷは、電極の抵抗値、電子放
出特性を考慮して、数μｍから数百μｍの範囲とするこ
とができる。素子電極２，３の膜厚ｄは、数十から数μ
ｍの範囲とすることができる。

【００３４】尚、図２に示した構成だけでなく、基板１
上に、導電性薄膜４，５、対向する素子電極２，３の順
に積層した構成とすることもできる。

【００３５】導電性薄膜４，５には、良好な電子放出特
性を得るために、微粒子で構成された微粒子膜を用いる
のが好ましい。その膜厚は、素子電極２，３へのステッ
プカバレージ、素子電極２，３間の抵抗値及び後述する
フォーミング条件等を考慮して適宜設定されるが、通常
は、０．１ｎｍの数倍から数百ｎｍの範囲とするのが好
ましく、より好ましくは１ｎｍより５０ｎｍの範囲とす
るのが良い。その抵抗値は、Ｒ_sが１０²から１０⁷Ω／
□の値である。なおＲ_sは、幅がｗで長さがｌの薄膜
の、長さｌの方向に測定した抵抗Ｒを、Ｒ＝Ｒ_s（１／
ｗ）とおいたときに現れる量である。本願明細書におい
て、フォーミング処理については、通電処理を例に挙げ
て説明するが、フォーミング処理はこれに限られるもの
ではなく、膜に亀裂を生じさせて高抵抗状態を形成する
処理を包含するものである。

【００３６】導電性薄膜４，５を構成する材料は、Ｐ
ｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃ
ｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐｄ
Ｏ，ＳｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃等の酸化
物、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆，ＹＢ₄，Ｇ
ｄＢ₄等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，Ｔａ，
Ｃ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，ＨｆＮ
等の窒化物等の中から適宜選択される。

【００３７】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態あるいは微粒子が互いに隣接、あるい
は重なり合った状態（いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む）をとってい
る。微粒子の粒径は、０．１ｎｍの数倍から数百ｎｍの
範囲、好ましくは、１ｎｍから２ｎｍの範囲である。

【００３８】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。

【００３９】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく原子の数が数百個以下のものを「クラス
ター」と呼ぶことは広く行われている。

【００４０】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。

【００４１】「実験物理学講座１４表面・微粒子」
（木下是雄編、共立出版１９８６年９月１日発行）
では次のように記述されている。

【００４２】「本稿で微粒子と言うときにはその直径が
だいたい２〜３μｍ程度から１０ｎｍ程度までとし、特
に超微粒子というときには粒径が１０ｎｍ程度から２〜
３μｍ程度までを意味することにする。両者を一括して
単に微粒子と書くこともあってけっして厳密なものでは
なく、だいたいの目安である。粒子を構成する原子の数
が２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ２２〜２６行目）付言すると、新技術開発事業団の“林・超微粒子プロジ
ェクト”での「超微粒子」の定義は、粒径の下限はさら
に小さく、次のようなものであった。

【００４３】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”（ｕｌｔｒａｆｉｎｅｐａｒｔｉｃｌｅ）と呼
ぶことにした。すると１個の超微粒子はおよそ１００〜
１０⁸個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」（「超
微粒子−創造科学技術−」林主税、上田良二、田崎明
編；三田出版１９８８年２ページ１〜４行目）「超
微粒子より更に小さいもの、すなわち原子が数個〜数百
個で構成される１個の粒子は、ふつうクラスターと呼ば
れる」（同書２ページ１２〜１３行目）上記のような一
般的な呼び方をふまえて、本明細書において「微粒子」
とは多数の原子・分子の集合体で、粒径の下限は０．１
ｎｍの数倍から１ｎｍ程度、上限は数μｍのものを指す
こととする。

【００４４】電子放出部６は、低電位側及び高電位側の
導電性薄膜４，５の間に形成された高抵抗の亀裂により
構成され、導電性薄膜４，５の膜厚、膜質、材料及び後
述する通電フォーミング等の手法等に依存したものとな
る。電子放出部６の内部には、０．１ｎｍの数倍から数
十ｎｍの範囲の粒径の導電性微粒子が存在する場合もあ
る。この導電性微粒子は、導電性薄膜４，５を構成する
材料の元素の一部、あるいは全ての元素を含有するもの
となる。

【００４５】図１（ａ）〜（ｈ）は、電子放出部近傍の
構成を示す模式図であり、（ａ）〜（ｆ）は参考例、
（ｇ）と（ｈ）は本発明の電子放出素子の実施態様の典
型的な例を示すものである。

【００４６】図１（ａ）は、低電位側の導電性薄膜４の
電子放出部６に、抵抗成分を有する被膜７が形成されて
いる。この被膜の厚さや被膜を形成する材質の抵抗率を
制御して、この被膜により素子に付加される抵抗値を調
整する事により、所望の特性とする。

【００４７】この被膜の材質としては、好ましくは半導
体材料、あるいは金属酸化物などが用いられ、半導体材
料としては特に、Ｓｉ，Ｇｅが好ましく用いられる。半
導体材料を用いる場合は、不純物の濃度を調整すること
により抵抗率を制御する事が可能である。金属酸化物を
用いる場合は、酸素含有量の化学量論的組成からのズレ
を制御したり、金属と酸化物の混合物を形成し、混合比
率を制御することにより抵抗率を調整することができ
る。

【００４８】電子放出部６の微細な構造は示していない
が、前述のように微粒子が分散されていても良い。

【００４９】図１（ｂ）は、高電位側の導電性薄膜５の
電子放出部６にも抵抗成分を有する被膜７を形成したも
のである。

【００５０】図１（ｃ）は、図１（ａ）の様に抵抗成分
を有する被膜７を低電位側の導電性薄膜４の電子放出部
６に形成した後、更に、活性化処理により金属被膜９を
形成したものである。この図では低電位側のみに２種の
被膜７，９が形成されているが、図１（ｄ）の様に高電
位側の導電性薄膜５の電子放出部６にも、同様に形成さ
れた構成も可能である。

【００５１】活性化処理は、この様に金属の被膜、ある
いは後述のように炭素または炭素化合物の被膜を形成す
ることにより素子に流れる電流Ｉ_fおよび素子からの電
子放出による電流Ｉ_eを著しく増加させるもので、本構
成は応用上重要である。

【００５２】図１（ｅ）は、抵抗成分を有する被膜７を
低電位側及び高電位側の導電性薄膜４，５の電子放出部
に形成した後、一方の（図では低電位側）導電性薄膜の
電子放出部にのみ金属被膜９が形成されたものである。

【００５３】図１（ｆ）は、低電位側の導電性薄膜４の
電子放出部６に抵抗成分を有する膜７が、高電位側の導
電性薄膜５の電子放出部６に金属被膜９が形成された場
合を示す。

【００５４】図１（ｇ）は、図１（ｂ）の様に低電位側
及び高電位側の導電性薄膜４，５の電子放出部６に抵抗
成分を有する被膜７を形成した上に、更に、活性化処理
により炭素あるいは炭素化合物の被膜８を形成したもの
である。

【００５５】図１（ｈ）は、図１（ｇ）の抵抗成分を有
する被膜７と、炭素あるいは炭素化合物よりなる被膜８
の積層の順序を逆にしたものである。

【００５６】なお、図１（ｇ）及び図１（ｈ）は、抵抗
成分を有する膜７及び、炭素あるいは炭素化合物よりな
る被膜８が、低電位側、高電位側の双方に形成された場
合を示しているが、高電位側の抵抗成分を有する被膜７
と炭素化合物の被膜８がない場合もある。

【００５７】本発明の具体的な形態は、ここに示したも
のに限定されるものではなく、本発明の主旨に合致する
範囲での様々な変形が可能であり、いずれも前述の課題
を解決しうる。

【００５８】次に、垂直型の表面伝導型電子放出素子に
ついて説明する。

【００５９】図３は、本発明を適用できる垂直型の表面
伝導型電子放出素子の一例を示す模式図である。

【００６０】１１は、段差形成部である。基板１、素子
電極２及び３、導電性薄膜４および５、電子放出部６
は、前述した平面型の表面伝導型電子放出素子の場合と
同様の材料で構成することができる。段差形成部１１
は、真空蒸着法、印刷法、スパッタ法等で形成されたＳ
ｉＯ₂等の絶縁性材料で構成することができる。段差形
成部１１の膜厚は、先に述べた平面型の表面伝導型電子
放出素子の素子電極間隔Ｌに対応し、数百ｎｍから数十
μｍの範囲とすることができる。この膜厚は、段差形成
部の製法、及び、素子電極間に印刷する電圧を考慮して
設定されるが、数十ｎｍから数μｍの範囲が好ましい。

【００６１】導電性薄膜４および５は、素子電極２及び
３と段差形成部１１の作成後に、該素子電極２，３の上
に積層される。電子放出部６は、段差形成部１１に形成
されているが、作成条件、フォーミング条件等に依存
し、形状、位置ともこれに限られるものでない。

【００６２】上述の表面伝導型電子放出素子の製造方法
としては様々な方法があるが、その一例を図４に模式的
に示す。

【００６３】以下、図２及び図４を参照しながら製造方
法の一例について説明する。図４においても、図２に示
した部位と同じ部位には図２に付した符号と同一の符号
を付している。

【００６４】１）基板１を洗剤、純水および有機溶剤等
を用いて十分に洗浄し、真空蒸着法、スパッタ法等によ
り素子電極材料を堆積後、例えばフォトリソグラフィー
技術を用いて基板１上に素子電極２，３を形成する（図
４（ａ））。

【００６５】２）素子電極２，３を設けた基板１に、有
機金属溶液を塗布して、有機金属薄膜を形成する。有機
金属溶液には、前述の導電性薄膜４，５の材料の金属を
主元素とする有機金属化合物の溶液を用いることができ
る。有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングし、フォーミング処理前の
導電性薄膜１２を形成する（図４（ｂ））。ここでは、
有機金属溶液の塗布法を挙げて説明したが、導電性薄膜
１２の形成法はこれに限られるものでなく、真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナー法等を用いることもできる。

【００６６】３）つづいて、フォーミング工程を施す。

【００６７】これ以降の工程は、図６に模式的に示す、
真空処理装置を用いて行う。この真空処理装置は測定評
価装置としての機能をも兼ね備えている。図６におい
て、２６は真空容器であり、２７は排気ポンプである。
真空容器２６内には電子放出素子が配されている。即
ち、１は基体であり、２及び３は低電位側及び高電位側
の素子電極、４，５は低電位側及び高電位側の導電性薄
膜、６は電子放出部である。２１は、電子放出素子に素
子電圧Ｖ_fを印加するための電源、２２は素子電極２，
３間の導電性薄膜４，５を流れる素子電流Ｉ_fを測定す
るための電流計、２５は素子の電子放出部６より放出さ
れる放出電流Ｉ_eを捕捉するためのアノード電極であ
る。２３はアノード電極２５に電圧を印加するための高
圧電源、２４は素子の電子放出部６より放出される電子
ビームに伴う放出電流Ｉ_eを測定するための電流計であ
る。一例とて、アノード電極の電圧を１ｋＶ〜１０ｋＶ
の範囲とし、アノード電極と電子放出素子との距離Ｈを
２〜８ｍｍの範囲として測定を行うことができる。

【００６８】真空容器２６内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ２７は、ターボポンプ、ロータリーポ
ンプからなる通常の高真空装置系と更に、イオンポンプ
等からなる超高真空装置系とにより構成されている。こ
こに示した電子源基板を配した真空処理装置の全体は、
不図示のヒーターにより加熱できる。従って、この真空
処理装置を用いると、前述の通電フォーミング以降の工
程も行うことができる。２８は、必要に応じて真空装置
内に導入する物質を貯蔵しておく物質源で、アンプル又
はボンベを用いる。２９は該導入物質の導入量を調整す
るためのバルブである。

【００６９】このフォーミング工程の方法の一例として
通電処理による方法を説明する。素子電極２，３間に、
不図示の電源を用いて、通電を行うと、導電性薄膜の一
部に、構造の変化した電子放出部６が形成される（図４
（ｃ））。通電フォーミングによれば導電性薄膜に局所
的に破壊、変形もしくは変質等の構造の変化した部位が
形成される。該部位が電子放出部６を構成する。通電フ
ォーミングの電圧波形の例を図５（ａ），（ｂ）に示
す。

【００７０】電圧波形は、パルス波形が、好ましい。こ
れにはパルス波高値を定電圧としたパルスを連続的に印
加する図５（ａ）に示した手法とパルス波高値を増加さ
せながら、電圧パルスを印加する図５（ｂ）に示した手
法がある。

【００７１】図５（ａ）におけるＴ₁及びＴ₂は電圧波形
のパルス幅とパルス間隔である。通常Ｔ₁は１μｍｓｅ
ｃ．〜１０ｍｓｅｃ．、Ｔ₂は、１０μｍｓｅｃ．〜１
０ｍｓｅｃ．の範囲で設定される。三角波の波高値（通
電フォーミング時のピーク電圧）は、表面伝導型電子放
出素子形態に応じて適宜選択される。このような条件の
もと、例えば、数秒から数十分間電圧を印加する。パル
ス波形は三角波に限定されるものではなく、矩形波など
の所望波形を採用することができる。

【００７２】図５（ｂ）におけるＴ₁及びＴ₂は、図５
（ａ）に示したのと同様とすることができる。三角波の
波高値（通電フォーミング時のピーク電圧）は、例えば
０．１Ｖステップ程度ずつ、増加させることができる。

【００７３】通電フォーミング処理の終了は、パルスと
次のパルスの間に、導電性薄膜１２を局所的に破壊、変
形しない程度の電圧を印加し、電流を測定して検知する
ことができる。例えば０．１Ｖ程度の電圧印加により流
れる素子電流を測定し、抵抗値を求めて、１ＭΩ以上の
抵抗を示した時、通電フォーミングを終了させる。

【００７４】４）フォーミング処理につづいて、低電位
側の導電性薄膜４の電子放出部６に臨む端部に抵抗成分
を有する被膜７を形成する。必要に応じて、高電位側導
電性薄膜５の端部にも形成する場合もある。

【００７５】真空容器２６内を一旦排気装置２７によっ
て排気し、圧力を１０^-3Ｐａないしそれ以下とする。こ
の後、該被膜７の材質として例えばＳｉを堆積させる場
合には、ＳｉＣｌ₄，ＳｉＨ₂Ｃｌ₂，ＳｉＨＣｌ₃，Ｓｉ
Ｈ₄等の化合物の上記を真空容器２６内に導入し、素子
電極２，３の間にパルス電圧を印加すると、Ｓｉが徐々
に堆積する。この後適当な温度に加熱することにより、
膜質を改善し安定性を増すことも可能である。

【００７６】なお、この様に、パルス電圧を印加して、
半導体被膜を堆積させる方法によれば、素子を複数まと
めて処理する場合（後述の電子源の場合など）、元々の
素子の抵抗にバラツキがあった場合、低抵抗の素子ほど
電流が多く流れ、抵抗成分を有する被膜は厚く形成され
る。このため、結果的に抵抗成分のバラツキが小さくな
り、均一性の改善にも効果がある。

【００７７】また、該被膜７の材質として、金属酸化物
を用いる場合は、揮発性の高い金属化合物を導入し、同
時に適当な分圧で酸素も導入して、パルス電流を印加す
ることで、金属酸化物を堆積させればよい。

【００７８】また、金属化合物と同時に窒素、あるいは
アンモニアガスを導入することにより金属窒化物を、あ
るいはＣＨ₄などの炭化水素ガスを導入することによ
り、金属炭化物を形成することができる。

【００７９】揮発性の高い金属化合物としては、金属の
ハロゲン化物、有機化合物などを用いることができる。
具体的には、ＡｌＣｌ₃，ＴｉＣｌ₄，ＺｒＣｌ₄，Ｔａ
Ｃｌ₅，ＭｏＣｌ₅，ＷＦ₆、トリイソブチルアルミ、ジ
メチルアルミニウムハイドライド、Ｍｏ（ＣＯ）₆，Ｗ
（ＣＯ）₆，（ＰｔＣｌ₂）₂（ＣＯ）₃などを挙げること
ができる。

【００８０】５）つづいて、活性化工程と呼ばれる処理
を施す。活性化工程とは、この工程により、素子電流Ｉ
_f ，放出電流Ｉ_e が、著しく変化する工程である。

【００８１】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、パル
スの印加を繰り返すことで行うことができる。この雰囲
気は、例えば油拡散ポンプやロータリーポンプなどを用
いて真空容器内を排気した場合に雰囲気内に残留する有
機ガスを利用して形成することができる他、イオンポン
プなどにより一旦十分に排気した真空中に適当な有機物
質のガスを導入することによっても得られる。このとき
の好ましい有機物質のガス圧は、前述の応用の形態、真
空容器の形状や、有機物質の種類などにより異なるため
場合に応じ適宜設定される。適当な有機物質としては、
アルカン、アルケン、アルキンの脂肪族炭化水素類、芳
香族炭化水素類、アルコール類、アルデヒド類、ケトン
類、アミン類、フェノール、カルボン酸、スルホン酸等
の有機酸類等を挙げることが出来、具体的には、メタ
ン、エタン、プロパンなどＣ_nＨ_2n+2で表される飽和炭
化水素、エチレン、プロピレンなどＣ_nＨ_2n等の組成式
で表される不飽和炭化水素、ベンゼン、トルエン、メタ
ノール、エタノール、ホルムアルデヒド、アセトアルデ
ヒド、アセトン、メチルエチルケトン、メチルアミン、
エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸
等あるいはこれらの混合物が使用できる。この処理によ
り、雰囲気中に存在する有機物質から、炭素あるいは炭
素化合物が素子上に堆積し、素子電流Ｉ_f，放出電流Ｉ_e
が、著しく変化するようになる。

【００８２】活性化工程の終了判定は、素子電流Ｉ_fと
放出電流Ｉ_eを測定しながら、適宜行う。なお、パルス
幅、パルス間隔、パルス波高値などは適宜設定される。

【００８３】炭素及び炭素化合物とは、例えばグラファ
イト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含する、ＨＯ
ＰＧはぼ完全なグラファイトの結晶構造、ＰＧは結晶粒
が２００Å程度で結晶構造がやや乱れたもの、ＧＣは結
晶粒が２０Å程度になり結晶構造の乱れがさらに大きく
なったものを指す。）、非晶質カーボン（アルモファス
カーボン及び、アモルファスカーボンと前記グラファイ
トの微結晶の混合物を指す）であり、その膜厚は、５０
ｎｍ以下の範囲とするのが好ましく、３０ｎｍ以下の範
囲とすることがより好ましい。グラファイトに限らず、
炭化水素化合物など炭素化合物を形成しても良い。

【００８４】活性化処理としては、参考までに述べる
と、上記の炭素あるいは炭素化合物に代えて、金属被膜
９を形成しても良い。金属被膜の材質としては、融点の
高い物質、仕事関数の低い物質等を用い、真空容器内に
金属化合物の蒸気を導入し、素子電極２，３間にパルス
電圧を印加することにより形成される。具体的には、
Ｗ，Ｍｏなどを挙げることができ、このとき真空容器２
６内に導入する物質としては、金属のハロゲン化物、有
機化合物などを用いることができる。具体的には、Ｔａ
Ｃｌ₅ ，ＭｏＣｌ₅ ，ＷＦ₆ 、Ｍｏ（ＣＯ）₆ ，Ｗ（Ｃ
Ｏ）₆ ，（ＰｔＣｌ₂ ）₂ （ＣＯ）₃ などを挙げること
ができる。

【００８５】なお、上記炭素、炭素化合物あるいは金属
の被膜を形成する活性化工程と、半導体あるいは金属酸
化物などの抵抗成分を有する被膜の形成工程は、前後入
れ替わっても良い。

【００８６】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。

【００８７】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合は、この成
分の分圧を極力低く抑える必要がある。真空容器内の有
機成分の分圧は、上記の炭素あるいは炭素化合物がほぼ
新たに堆積しない分圧で１．３×１０^-6Ｐａ以下が好ま
しく、さらには１．３×１０^-8Ｐａ以下が特に好まし
い。さらに真空容器内を排気するときには、真空容器全
体を加熱して、真空容器内壁や、電子放出素子に吸着し
た有機物質分子を排気しやすくするのが好ましい。この
ときの加熱条件は、８０℃以上、好ましくは１５０℃以
上で、できるだけ長時間処理するのが望ましいが、特に
この条件に限るものではなく、真空容器の大きさや形
状、電子放出素子の構成などの諸条件により適宜選ばれ
る条件により行う。真空容器内の圧力は極力低くするこ
とが必要で、１×１０^-5Ｐａ以下が好ましく、さらに
１．３×１０^-6Ｐａ以下が特に好ましいが、これに限る
ものではない。

【００８８】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することが出来る。

【００８９】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
また真空容器や基板などに吸着したＨ₂Ｏ，Ｏ₂なども除
去でき、結果として素子電流Ｉ_f，放出電流Ｉ_eが、安定
する。

【００９０】以上のようにして作成された本発明の表面
伝導型電子放出素子の特性について説明する。

【００９１】図７（ａ）は、図６に示した真空処理装置
を用いて測定された放出電流Ｉ_e、素子電流Ｉ_fと素子電
圧Ｖ_fの関係を模式的に示した図である。図７（ａ）に
おいては、放出電流Ｉ_eが素子電流Ｉ_fに比べて著しく小
さいので、任意単位で示している。なお、縦・横軸とも
リニアスケールである。

【００９２】図７（ａ）からも明らかなように、本発明
の表面伝導型電子放出素子は、放出電流Ｉ_eに関して三
つの特徴的性質を有する。

【００９３】即ち、（ｉ）本素子はある電圧（しきい値電圧と呼ぶ、図７
（ａ）中のＶ_th）以上の素子電圧を印加すると急激に放
出電流Ｉ_eが増加し、一方しきい値電圧Ｖ_th以下では放
出電流Ｉ_eがほとんど検出されない。つまり、放出電流
Ｉ_eに対する明確なしきい値電圧Ｖ_thを持った非線形素
子である。

【００９４】（ｉｉ）放出電流Ｉ_eが素子電圧Ｖ_fに単調
増加依存するため、放出電流Ｉ_eは素子電圧Ｖ_fで制御で
きる。

【００９５】（ｉｉｉ）アノード電極２５に捕捉される
放出電荷は、素子電圧Ｖ_fを印加する時間に依存する。
つまり、アノード電極２５に捕捉される電荷量は、素子
電圧Ｖ_fを印加する時間により制御できる。

【００９６】以上の説明より理解されるように、本発明
の表面伝導型電子放出素子は、入力信号に応じて、電子
放出特性を容易に制御できることになる。この性質を利
用すると複数の電子放出素子を配して構成した電子源、
画像形成装置等、多方面への応用が可能となる。

【００９７】図７（ａ）においては、素子電流Ｉ_fが素
子電圧Ｖ_fに対して単調増加する（以下、「ＭＩ特性」
という。）例を示した。また、図７（ｂ）のように素子
電流Ｉ_fが素子電圧Ｖ_fに対して電圧制御型負性抵抗特性
（以下、「ＶＣＮＲ特性」という。）を示す場合もあ
る。これら特性は、前述の工程を制御することで制御で
きる。

【００９８】以上で説明した本発明の表面伝導型電子放
出素子の応用の例について説明する。

【００９９】本発明の第２の実施態様は、上記第１の実
施態様に示された表面伝導型電子放出素子を、基板上に
複数配列して形成した電子源と、該電子源と画像形成部
材を真空容器に内包させて、構成された画像形成装置で
ある。

【０１００】電子放出素子の配列については、種々のも
のが採用できる。

【０１０１】一例として、並列に配置した多数の電子放
出素子の個々を両端で接続し、電子放出素子の行を多数
個配し（行方向と呼ぶ）、この配線と直交する方向（列
方向と呼ぶ）で、該電子放出素子の上方に配した制御電
極（グリッドとも呼ぶ）により、電子放出素子からの電
子を制御駆動するはしご状配置のものがある。これとは
別に、電子放出素子をＸ方向及びＹ方向に行列状に複数
個配し、同じ行に配された複数の電子放出素子の電極の
一方を、Ｘ方向の配線に共通に接続し、同じ列に配され
た複数の電子放出素子の電極の他方を、Ｙ方向の配線に
共通に接続するものが挙げられる。このようなものは所
謂単純マトリクス配置である。まず単純マトリクス配置
について以下に詳述する。

【０１０２】本発明を適用可能な表面伝導型電子放出素
子については、前述したとおり（１）〜（ｉｉｉ）の特
性がある。即ち、表面伝導型電子放出素子からの放出電
子は、しきい値電圧以上では、対向する素子電極間に印
加するパルス状電圧の波高値と巾で制御できる。一方、
しきい値電圧以下では、殆ど放出されない。この特性に
よれば、多数の電子放出素子を配置した場合において
も、個々の素子に、パルス状電圧を適宜印加すれば、入
力信号に応じて、表面伝導型電子放出素子を選択して電
子放出量を制御できる。

【０１０３】以下この原理に基き、本発明の電子放出素
子を複数配して得られる電子源基板について、図８を用
いて説明する。図８において、３１は電子源基板、３２
はＸ方向配線、３３はＹ方向配線である。３４は表面伝
導型電子放出素子、３５は結線である。

【０１０４】ｍ本のＸ方向配線３２は、Ｄ_x1，Ｄ_x2，
…，Ｄ_xmからなり、真空蒸着法，印刷法，スパッタ法等
を用いて形成された導電性金属等で構成することができ
る。配線の材料、膜厚、巾は、適宜設計される。Ｙ方向
配線３３は、Ｄ_y1，Ｄ_y2，…，Ｄ_ynのｎ本の配線よりな
り、Ｘ方向配線３２と同様に形成される。これらｍ本の
Ｘ方向配線３２とｎ本のＹ方向配線３３との間には、不
図示の層間絶縁層が設けられており、両者を電気的に分
離している（ｍ，ｎは、共に正の整数）。

【０１０５】不図示の層間絶縁層は、真空蒸着法，印刷
法，スパッタ法等を用いて形成されたＳｉＯ₂等で構成
される。例えば、Ｘ方向配線３２を形成した基板３１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線３２とＹ方向配線３３の交差部の電位差に耐え得るよ
うに、膜厚，材料，製法が、適宜設定される。Ｘ方向配
線３２とＹ方向配線３３は、それぞれ外部端子として引
き出されている。

【０１０６】表面伝導型電子放出素子３４を構成する一
対の電極（不図示）は、ｍ本のＸ方向配線３２とｎ本の
Ｙ方向配線３３と導電性金属等からなる結線３５によっ
て電気的に接続されている。

【０１０７】配線３２と配線３３を構成する材料、結線
３５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、またそれぞれ異なってもよい。これら材料は、例え
ば前述の素子電極の材料より適宜選択される。素子電極
を構成する材料と配線材料が同一である場合には、素子
電極に接続した配線は素子電極ということもできる。

【０１０８】Ｘ方向配線３２には、Ｘ方向に配列した表
面伝導型電子放出素子３４の行を、選択するための走査
信号を印加する不図示の走査信号印加手段が接続され
る。一方、Ｙ方向配線３３には、Ｙ方向に配列した表面
伝導型電子放出素子３４の各列を入力信号に応じて変調
するための不図示の変調信号発生手段が接続される。各
電子放出素子に印加される駆動電圧は、当該素子に印加
される走査信号と変調信号の差電圧として供給される。

【０１０９】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【０１１０】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図９と図１０及
び図１１を用いて説明する。図９は、画像形成装置の表
示パネルの一例を示す模式図であり、図１０は、図９の
画像形成装置に使用される蛍光膜の模式図である。図１
１は、ＮＴＳＣ方式のテレビ信号に応じて表示を行なう
ための駆動回路の一例を示すブロック図である。

【０１１１】図９において、３１は電子放出素子を複数
配した電子源基板、４１は電子源基板３１を固定したリ
アプレート、４６はガラス基板４３の内面に蛍光膜４４
とメタルバック４５等が形成されたフェースプレートで
ある。４２は、支持枠であり該支持枠４２には、リアプ
レート４１、フェースプレート４６がフリットガラス等
を用いて接続されている。４７は外囲器であり、例えば
大気中あるいは、窒素中で、４００〜５００℃の温度範
囲で１０分以上焼成することで、封着して構成される。

【０１１２】３４は電子放出素子、３２，３３は、表面
伝導型電子放出素子の一対の素子電極と接続されたＸ方
向配線及びＹ方向配線である。

【０１１３】外囲器４７は、上述の如く、フェースプレ
ート４６、支持枠４２、リアプレート４１で構成され
る。リアプレート４１は主に基板３１の強度を補強する
目的で設けられるため、基板３１自体で十分な強度を持
つ場合は別体のリアプレート４１は不要とすることがで
きる。即ち、基板３１に直接支持枠４２を封着し、フェ
ースプレート４６、支持枠４２及び基板３１で外囲器４
７を構成しても良い。一方、フェースプレート４６、リ
アプレート４１間に、スペーサーとよばれる不図示の支
持体を設置することにより、大気圧に対して十分な強度
をもつ外囲器４７を構成することもできる。

【０１１４】図１０は、蛍光膜を示す模式図である。蛍
光膜４４は、モノクロームの場合は蛍光体のみから構成
することができる。カラーの蛍光膜の場合は、蛍光体の
配列によりブラックストライプあるいはブラツクマトリ
クスなどと呼ばれる黒色導電材４８と蛍光体４９とから
構成することができる。ブラックストライプ、ブラック
マトリクスを設ける目的は、カラー表示の場合、必要と
なる三原色蛍光体の各蛍光体４９間の塗り分け部を黒く
することで混色等を目立たなくすることと、蛍光膜４４
における外光反射によるコントラストの低下を抑制する
ことにある。ブラックストライプの材料としては、通常
用いられている黒鉛を主成分とする材料の他、導電性が
あり、光の透過及び反射が少ない材料を用いることがで
きる。

【０１１５】ガラス基板４３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜４４の内面側には、通常メタルバ
ック４５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート４
６側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体を保護すること等である。メタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理（通常、「フィルミング」と呼ばれる。）を行い、
その後Ａｌを真空蒸着等を用いて堆積させることで作製
できる。

【０１１６】フェースプレート４６には、更に蛍光膜４
４の導電性を高めるため、蛍光膜４４の外面側に透明電
極を設けてもよい。

【０１１７】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。

【０１１８】図９に示した画像形成装置の製造方法の一
例を以下に説明する。

【０１１９】図１２は、この工程に用いる装置の概要を
示す模式図である。画像形成装置６１は、排気管６２を
介して真空チャンバー６３に連結され、さらにゲートバ
ルブ６４を介して排気装置６５に接続されている。真空
チャンバー６３には、内部の圧力及び雰囲気中の各成分
の分圧を測定するために、圧力計６６、四重極質量分析
器６７等が取り付けられている。画像形成装置６１の外
囲器４７内部の圧力などを直接測定することは困難であ
るため、該真空チャンバー６３内の圧力などを測定し、
処理条件を制御する。

【０１２０】真空チャンバー６３には、さらに必要なガ
スを真空チャンバー６３内に導入して雰囲気を制御する
ため、ガス導入ライン６８が接続されている。該ガス導
入ライン６８の他端には導入物質源７０が接続されてお
り、導入物質がアンプルやボンベなどに入れて貯蔵され
ている。ガス導入ラインの途中には、導入物質を導入す
るレートを制御するための導入制御手段６９が設けられ
ている。該導入量制御手段としては具体的には、スロー
リークバルブなどのガス流量を制御可能なバルブや、マ
スフローコントローラーなどが、導入物質の種類に応じ
て、それぞれ使用が可能である。

【０１２１】図１２の装置により外囲器４７の内部を排
気し、フォーミングを行う。この際、例えば図１５に示
すように、Ｙ方向配線３３を共通電極８１に接続し、Ｘ
方向配線３２の内の一つに接続された素子に電源８２に
よって、同時に電圧パルスを印加して、フォーミングを
行うことができる。パルスの形状や、処理の終了の判定
などの条件は、個別素子のフォーミングについての既述
の方法に準じて選択すればよい。また、複数のＸ方向配
線に位相をずらせたパルスを順次印加（スクロール）す
ることにより、複数のＸ方向配線に接続された素子をま
とめてフォーミングする事も可能である。図中８３は電
流測定用抵抗を、８４は、電流測定用のオシロスコープ
を示す。

【０１２２】フォーミング工程終了後、抵抗を有する被
膜の形成及び活性化工程を行う。

【０１２３】該処理は、外囲器内に形成すべき層の材料
に対応する適当なソースガスを導入し、各電子放出素子
にパルス電圧を印加し、半導体や金属酸化物、炭素ない
し炭素化合物あるいは金属の被膜を堆積するものであ
る。配線の方法は上記フォーミング工程と同様に行うこ
とができ、スクロールによるパルス電圧印加を行っても
良い。

【０１２４】外囲器４７を加熱して、８０〜２５０℃に
保持しながら、イオンポンプ、ソープションポンプなど
のオイルを使用しない排気装置６５により排気管６２を
通じて排気し、有機物質及び上述の工程で導入した物質
を十分に排気した後、排気管をバーナーで熱して溶解さ
せて封じきる。外囲器４７の封止後の圧力を維持するた
めに、ゲッター処理を行うこともできる。これは、外囲
器４７の封止を行う直前あるいは封止後に、抵抗加熱あ
るいは高周波加熱等を用いた加熱により、外囲器４７内
の所定の位置に配置されたゲッター（不図示）を加熱
し、蒸着膜を形成する処理である。ゲッターは通常はＢ
ａ等が主成分であり、該蒸着膜の吸着作用により、外囲
器４７内の雰囲気を維持するものである。

【０１２５】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１１を用いて説明する。図１１において、
５１は表示パネル、５２は走査回路、５３は制御回路、
５４はシフトレジスタである。５５はラインメモリ、５
６は同期信号分離回路、５７は変調信号発生器、Ｖ_xお
よびＶ_aは直流電圧源である。

【０１２６】表示パネル５１は、端子Ｄ_0x1乃至Ｄ_0xm、
端子Ｄ_0y1乃至Ｄ_0yn及び高圧端子Ｈ _vを介して外部の電
気回路と接続している。端子Ｄ_0x1乃至Ｄ_0xmには、表示
パネル内に設けられている電子源、即ち、Ｍ行Ｎ列の行
列状にマトリクス配線された表面伝導型電子放出素子群
を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加
される。

【０１２７】端子Ｄ_0y1乃至Ｄ_0ynには、前記走査信号に
より選択された一行の表面伝導型電子放出素子の各素子
の出力電子ビームを制御する為の変調信号が印加され
る。高圧端子Ｈ_vには、直流電圧源Ｖ_aより、例えば１０
ｋＶの直流電圧が供給されるが、これは表面伝導型電子
放出素子から放出される電子ビームに蛍光体を励起する
のに十分なエネルギーを付与する為の加速電圧である。

【０１２８】走査回路５２について説明する。同回路
は、内部にＭ個のスイッチング素子を備えたもので（図
中、Ｓ₁ないしＳ_mで模式的に示している）ある。各スイ
ッチング素子は、直流電圧源Ｖ_xの出力電圧もしくは０
［Ｖ］（グランドレベル）のいずれか一方を選択し、表
示パネル５１の端子Ｄ_0x1乃至Ｄ_0xmと電気的に接続され
る。Ｓ₁乃至Ｓ_mの各スイッチング素子は、制御回路５３
が出力する制御信号Ｔ_scanに基づいて動作するものであ
り、例えばＦＥＴのようなスイッチング素子を組み合わ
せることにより構成することができる。

【０１２９】直流電圧源Ｖ_xは、本例の場合には表面伝
導型電子放出素子の特性（電子放出しきい値電圧）に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。

【０１３０】制御回路５３は、外部より入力する画像信
号に基づいて適切な表示が行われるように各部の動作を
整合させる機能を有する。制御回路５３は、同期信号分
離回路５６より送られる同期信号Ｔ_syncに基づいて、各
部に対してＴ_scanおよびＴ_stfおよびＴ_mryの各制御信号
を発生する。

【０１３１】同期信号分離回路５６は、外部から入力さ
れるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度
信号成分とを分離する為の回路で、一般的な周波数分離
（フィルター）回路等を用いて構成できる。同期信号分
離回路５６により分離された同期信号は、垂直同期信号
と水平同期信号より成るが、ここでは説明の便宜上Ｔ
_sync信号として図示した。前記テレビ信号から分離され
た画像の輝度信号成分は便宜上ＤＡＴＡ信号と表した。
該ＤＡＴＡ信号はシフトレジスタ５４に入力される。

【０１３２】シフトレジスタ５４は、時系列的にシリア
ルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路５３より送られる制御信号Ｔ_sftに基づいて動作す
る（即ち、制御信号Ｔ_sftは、シフトレジスタ５４のシ
フトクロックであるということもできる。）。シリアル
／パラレル変換された画像１ライン分（電子放出素子Ｎ
素子分の駆動データに相当）のデータは、Ｉ_d1乃至Ｉ_dn
のＮ個の並列信号として前記シフトレジスタ５４より出
力される。

【０１３３】ラインメモリ５５は、画像１ライン分のデ
ータを必要時間の間だけ記憶する為の記憶装置であり、
制御回路５３より送られる制御信号Ｔ_mryに従って適宜
Ｉ_d1乃至Ｉ_dnの内容を記憶する。記憶された内容は、Ｉ
_d'1乃至Ｉ_d'nとして出力され、変調信号発生器５７に入
力される。

【０１３４】変調信号発生器５７は、画像データＩ_d'1
乃至Ｉ_d'nの各々に応じて表面伝導型電子放出素子の各
々を適切に駆動変調する為の信号源であり、その出力信
号は、端子Ｄ_0y1乃至Ｄ_0ynを通じて表示パネル５１内の
表面伝導型電子放出素子に印加される。

【０１３５】前述したように、本発明を適用可能な電子
放出素子は放出電流Ｉ_eに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Ｖ_thが
あり、Ｖ_th以上の電圧を印加された時のみ電子放出が生
じる。電子放出しきい値以上の電圧に対しては、素子へ
の印加電圧の変化に応じて放出電流も変化する。このこ
とから、本素子にパルス状の電圧を印加する場合、例え
ば電子放出閾値以下の電圧を印加しても電子放出は生じ
ないが、電子放出閾値以上の電圧を印加する場合には電
子ビームが出力される。その際、パルスの波高値Ｖ_mを
変化させる事により出力電子ビームの強度を制御するこ
とが可能である。また、パルスの幅Ｐ_wを変化させるこ
とにより出力される電子ビームの電荷の総量を制御する
事が可能である。

【０１３６】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器５７として、一定長さの電圧パルス
を発生し、入力されるデータに応じて適宜パルスの波高
値を変調するような電圧変調方式の回路を用いることが
できる。

【０１３７】パルス幅変調方式を実施するに際しては、
変調信号発生器５７として、一定の波高値の電圧パルス
を発生し、入力されるデータに応じて適宜電圧パルスの
幅を変調するようなパルス幅変調方式の回路を用いるこ
とができる。

【０１３８】シフトレジスタ５４やラインメモリ５５
は、デジタル信号式のものをもアナログ信号式のものを
も採用できる。画像信号のシリアル／パラレル変換や記
憶が所定の速度で行われれば良いからである。

【０１３９】デジタル信号式を用いる場合には、同期信
号分離回路５６の出力信号ＤＡＴＡをデジタル信号化す
る必要があるが、これには５６の出力部にＡ／Ｄ変換器
を設ければ良い。これに関連してラインメモリ５５の出
力信号がデジタル信号かアナログ信号かにより、変調信
号発生器５７に用いられる回路が若干異なったものとな
る。即ち、デジタル信号を用いた電圧変調方式の場合、
変調信号発生器５７には、例えばＤ／Ａ変換回路を用
い、必要に応じて増幅回路などを付加する。パルス幅変
調方式の場合、変調信号発生器５７には、例えば高速の
発振器および発振器の出力する波数を計数する計数器
（カウンタ）及び計数器の出力値と前記メモリの出力値
を比較する比較器（コンパレータ）を組み合せた回路を
用いる。必要に応じて、比較器の出力するパルス幅変調
された変調信号を表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。

【０１４０】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器５７には、例えばオペアンプなどを
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路などを付加することもできる。パルス幅変調方式の
場合には、例えば、電圧制御型発振回路（ＶＣＯ）を採
用でき、必要に応じて表面伝導型電子放出素子の駆動電
圧まで電圧増幅するための増幅器を付加することもでき
る。

【０１４１】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Ｄ
_0x1乃至Ｄ_0xm、Ｄ_0y1乃至Ｄ_0ynを介して電圧を印加する
ことにより、電子放出が生ずる。高圧端子Ｈ_vを介して
メタルバック８５、あるいは透明電極（不図示）に高圧
を印加し、電子ビームを加速する。加速された電子は、
蛍光膜４４に衝突し、発光が生じて画像が形成される。

【０１４２】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが入力信号はこれに限
られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、
これよりも、多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０１４３】次に、はしご型配置の電子源及び画像形成
装置について図１３及び図１４を用いて説明する。

【０１４４】図１３は、はしご型配置の電子源の一例を
示す模式図である。図１３において、３１は電子源基
板、３４は電子放出素子である。３２（Ｄ₁〜Ｄ₁₀）
は、電子放出素子３４を接続するためのＸ方向配線であ
る。電子放出素子３４は、基板３１上に、Ｘ方向に並列
に複数個配されている（これを素子行と呼ぶ）。この素
子行が複数個配されて、電子源を構成している。各素子
行の共通配線間に駆動電圧を印加することで、各素子行
を独立に駆動させることができる。即ち、電子ビームを
放出させたい素子行には、電子放出しきい値以上の電圧
を、電子ビームを放出しない素子行には、電子放出しき
い値以下の電圧を印加する。又、各素子行間の隣接する
配線例えば、Ｄ₂とＤ₃，Ｄ₄とＤ₅，Ｄ₆とＤ₇，Ｄ₈とＤ₉
を同一配線とすることもできる。

【０１４５】図１４は、はしご型配置の電子源を備えた
画像形成装置におけるパネル構造の一例を示す模式図で
ある。７１はグリッド電極、７２は電子が通過するため
の開口、７３はＤ_0x1、Ｄ_0x2、…Ｄ_0xmよりなる容器外
端子である。７４は、グリッド電極７１と接続されたＧ
₁、Ｇ₂、…Ｇ_nからなる容器外端子、３１は電子源基板
である。ここに示した画像形成装置と、図９に示した単
純マトリクス配置の画像形成装置との大きな違いは、電
子源基板３１とフェースプレート４６の間にグリッド電
極７１を備えているか否かである。

【０１４６】グリッド電極７１は、表面伝導型電子放出
素子から放出された電子ビームを変調するためのもので
あり、はしご型配置の素子行と直交して設けられたスト
ライプ状の電極に電子ビームを通過させるため、各素子
に対応して１個ずつ円形の開口７２が設けられている。
グリッドの形状や設置位置は図１４に示したものに限定
されるものではない。例えば、開口としてメッシュ状に
多数の通過口を設けることもでき、グリッドを表面伝導
型電子放出素子の周囲や近傍に設けることもできる。

【０１４７】容器外端子７３およびグリッド容器外端子
７４は、不図示の制御回路と電気的に接続されている。

【０１４８】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）していくのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。

【０１４９】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。

【０１５０】

【実施例】以下実施例を説明するが、以下で述べる実施
例は本発明の技術思想を説明するための参考実施例であ
る。

【０１５１】［実施例１〜６、比較例１〜４］本実施例
及び比較例の素子は、いずれも図２に示す構造を有する
ものである。以下、図４に従って、製造方法を説明す
る。

【０１５２】工程−ａ清浄化した青板ガラス上に０．５μｍのシリコン酸化膜
をスパッタリング法により形成した基板１上に、所望の
電極の形状の開口を有するホトレジスト（ＲＤ−２００
０Ｎ−４１；日立化成社製）パターンを形成し、真空蒸
着法により厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＮｉを
順次積層した。この後ホトレジストパターンを有機溶剤
で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフして、素子電
極２，３を形成した。素子電極の間隔Ｌは３μｍ、幅Ｗ
は３００μｍである。（図４（ａ））工程−ｂ導電性薄膜１２を形成するため、Ｃｒ膜のマスクを形成
する。素子電極を形成した基板に、真空蒸着法により厚
さ３００ｎｍのＣｒ膜を堆積、通常のフォトリソグラフ
ィープロセスにより、導電性薄膜のパターンに相当する
開口部を設ける。

【０１５３】これにＰｄアミン錯体溶液（ｃｃｐ４２３
０；奥野製薬（株）製）をスピンナーにより回転塗布
し、大気中３００℃１２分間の加熱焼成処理を施した。
こうして形成された膜は、ＰｄＯを主成分とする導電性
の微粒子膜で膜厚は７ｎｍであった。

【０１５４】工程−ｃＣｒ膜をウェットエッチングして除去する。ＰｄＯ微粒
子膜はトフトオフによりパターニングされ所望の形状の
導電性薄膜１２が形成される。

【０１５５】導電性薄膜１２の抵抗値は、Ｒ_s＝２×１
０⁴Ω／□であつた。（図４（ｂ））工程−ｄ上記素子を、図６の測定評価装置に移した。真空容器２
６内部は排気装置２７により２．７×１０^-3Ｐａの圧力
になるまで排気した後、素子電極２，３の間に電圧を印
加しフォーミング処理を施した。これに用いた電圧波形
は、図５（ｂ）に示されたもので、Ｔ₁＝１ｍｓｅ
ｃ．，Ｔ₂＝１０ｍｓｅｃ．である。三角波の波高値は
０．１Ｖステップで昇圧させた。また一つのフォーミン
グパルスからつぎのフォーミングパルスの間に、０．１
Ｖの抵抗測定用パルス（不図示）を印加し、抵抗値をモ
ニタしながらフォーミングを行った。フォーミング処理
は、抵抗値が１ＭΩを越えたところで終了した。終了時
のフォーミングパルスの波高値（フォーミング電圧）は
５．０Ｖおよび５．１Ｖであった。

【０１５６】工程−ｅ上記素子を図６の真空処理装置に設置し、真空容器２６
内を排気装置２７により一旦排気し、圧力を１．３×１
０^-7Ｐａ以下としてから、ＳｉＨ₄を真空層２６に導入
し、圧力を１．３×１０^-1Ｐａとした。さらに、ＰＨ₃
を微量導入した。この導入量により形成される被膜の抵
抗値の制御を行うためである。

【０１５７】電源２１により、素子電極２，３の間にパ
ルス電圧を印加し、低電位側の導電性薄膜４の電子放出
部６に臨む端部にＳｉよりなる被膜７を堆積した。パル
ス波形は、図５（ａ）に示した三角波パルスで、パルス
波高値は２０Ｖ、パルス幅Ｔ₁＝１００μｓｅｃ、パル
ス間隔Ｔ₂＝１０ｍｓｅｃとした。

【０１５８】なお、本実施例及び比較例においては、低
電位側の導電性薄膜４の端部にＳｉ被膜を堆積させるた
め、パルス電圧の極性は電子放出を起こさせる場合とは
逆に、低電位側素子電極２に正電位のパルスが印加さ
れ、高電位側素子電極３がグランド電位となるようにし
て処理を行った。

【０１５９】処理時間は、各素子の目的とする抵抗値が
付加されるよう、予め検討した結果に基づいて決定し
た。

【０１６０】Ｓｉ被膜形成終了後、真空層２６内を再び
排気し、不図示のヒーターにより３００℃に加熱し、膜
質の安定化を行った。

【０１６１】工程−ｆ真空容器２６内にアセトンを導入し、圧力を１．３×１
０^-1Ｐａとする。素子電極２，３間にパルス電圧を印加
し、炭素化合物被膜８を形成する。印加したパルス電圧
は、図５（ａ）に示すような波高値１６Ｖの三角波パル
スで、パルス幅Ｔ₁＝１ｍｓｅｃ．、パルス間隔Ｔ₁＝１
０ｍｓｅｃ．とした。パルスの発生は、電子放出の場合
と同様とした。パルス印加を３０分行いこの処理を終了
した。炭素化合物被膜は主に高電位側の導電性薄膜５の
電子放出部６に臨む端部に堆積する。

【０１６２】工程−ｇつづいて、安定化工程を行う。

【０１６３】真空容器２６内を排気して、圧力１．３×
１０^-6Ｐａ以下とする。つづいて、素子を２５０℃に加
熱すると、真空容器内の圧力が上昇するので、引き続き
排気を続ける。加熱を２４時間続けたところ、圧力が
１．３×１０^-6Ｐａ以下となったので、加熱を終了し
た。

【０１６４】上記のようにして作成した実施例及び比較
例の素子の電子放出特性の評価を行った。Ｉ_e測定の前
に、Ｉ_fの測定を行い、上記の工程−ｅを省略して作成
した比較例１の素子と比較してＳｉ被膜７による付加抵
抗値の値を確認した。図１６を用いて説明する。

【０１６５】以上の素子に炭素化合物の堆積された導電
性薄膜５の側が高電位側となるように三角波パルスを印
加して、Ｖ_f−Ｉ_f特性を測定する。比較例１に対する測
定結果が図の実線のようになる。パルス波高値Ｖ_f0＝１
４Ｖ、これに対応するＩ_fの値はＩ_f0＝１．２ｍＡであ
った。つぎに測定対象の素子に対し、同様に三角波パル
ス電圧を印加するが、このとき観測されるＩ_fのピーク
値を観測しながら徐々にパルス電圧の波高値を上昇さ
せ、Ｉ_fのピーク値が、Ｖ_f0に等しくなる様にする。こ
のときの波高値をＶ_f1とする。ΔＶ_f＝Ｖ_f1−Ｖ_f0が、
付加抵抗による電圧降下と考えられるので、付加抵抗値
は、Ｒ_ad＝ΔＶ_f／Ｉ_f0として求められる。

【０１６６】Ｉ_eの測定は、矩形波パルスを印加し、連
続した６００パルスに対するＩ_eの平均値＜Ｉ_e＞とバラ
ツキの幅ΔＩ_eを求めた。矩形波パルスの波高値は、上
記で各素子に対して求めたＶ_f1を用い、パルスＴ₁＝１
００μｓｅｃ、パルス間隔Ｔ₂＝１０ｍｓｅｃ．とし
た。素子とアノード電極２５の間隔はＨ＝４ｍｍ、素子
とアノード電極の間の電位差はＶ_a＝１ｋＶとした。

【０１６７】＜Ｉ_e＞の値はいずれの素子に対しても
１．１μＡであった。各素子に対するＲ_ad及び（ΔＩ_e
／＜Ｉ_e＞）及び（ΔＩ_f／＜Ｉ_f＞）の測定結果を、表
１に示す。

【０１６８】

【表１】［実施例８］本実施例の表面伝導型電子放出素子は、実
施例３における、工程−ｅと工程−ｆの順序を逆転して
作成した。結果は、実施例３と同様の効果が得られた。

【０１６９】［実施例９］実施例１〜７の工程−ａ〜ｄ
までと同様の工程を行う。つづいて工程−ｅ真空容器２６内に、酸素をキャリアガスとしたジメチル
アルミニウムハイドライドを導入し、圧力を１．３×１
０^-1Ｐａとした。実施例１〜６の工程−ｅと同様のパル
ス電圧を印加し、アルミニウム酸化物の被膜７を形成し
た。

【０１７０】工程−ｆ実施例１〜７の工程−ｆと同様にして、炭素化合物被膜
８を形成した。

【０１７１】工程−ｇ実施例１〜７の工程−ｇと同様にして安定化工程を行っ
た。

【０１７２】実施例１〜７と同様にして測定を行ったと
ころΔＩ_e／＜Ｉ_e＞＝５．０％であった。

【０１７３】［実施例１０、比較例５］実施例１〜７の
工程−ｄまでと同様の工程を行う。つづいて工程−ｅ真空容器内に実施例３と同様にＳｉＨ₄及び微量のＰＨ₃
を導入し、素子にパルス電圧を印加する。ただし、図１
７の様に、パルスの極性を１パルス毎に反転した。
Ｔ₁，Ｔ₂の値およびパルス波高値は実施例３と同様であ
る。比較例５に対してはこの工程は省略した。

【０１７４】工程−ｆ真空容器２６内を一旦排気した後、ＷＦ₆を導入、圧力
を１．３×１０^-1Ｐａとし、パルス電圧を３０分間印加
した。パルスの極性は電子放出させる場合とは逆の極性
で、主に低電位側の導電性薄膜４の電子放出部６にＷよ
りなる被膜９を形成した。パルス波高値は１８．０Ｖと
した。

【０１７５】以上のようにして作成した素子に対し、実
施例１〜７と同様の方法で、特性の測定を行った。ΔＩ
_e／＜Ｉ_e＞の値は、実施例９の素子が４．９％、比較例
５の素子が１０．３％であった。

【０１７６】本実施例の素子と実施例３の素子とを、同
時に長時間続けて電子放出させ、比較したところ、本実
施例の方が、電子放出量の低下が小さかった。実施例３
の炭素化合物よりなる被膜に替わり、Ｗよりなる被膜を
形成した効果であろうと思われる。

【０１７７】［実施例１１］本実施例は、上記実施例で
示した素子と類似の構成の表面伝導型電子放出素子を多
数基板上に配置し、マトリクス状に配線した電子源及び
これを用いた画像形成装置の例である。

【０１７８】電子源の一部の平面図を図１８に示す。ま
た図中のＡ−Ａ’断面図を図１９に、製造手順を図２
０、図２１に示す。

【０１７９】ここで１は基板、３２はＸ方向配線、３３
はＹ方向配線、２，３は素子電極、６は電子放出部であ
る。９１は層間絶縁層、９２は素子電極３とＸ方向配線
３２の電気的接続のためのコンタクトホールである。

【０１８０】次に製造方法を図２０及び図２１を使って
工程順に従って具体的に説明する。なお、各工程Ａ〜Ｈ
は図２０、図２１の（Ａ）〜（Ｈ）に対応する。

【０１８１】工程−Ａ清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板１上に、真空蒸着法に
より、厚さ５ｎｍのＣｒ、厚さ６００ｎｍのＡｕを順次
積層した後、フォトレジスト（ＡＺ１３７０；ヘキスト
社製）をスピンナーにより回転塗布し、ベークした後、
フォトマスク像を露光、現像してＸ方向配線のパターン
を形成し、Ａｕ／Ｃｒ堆積膜をウェットエッチングした
のちレジストパターンを除去して所望の形状のＸ方向配
線３２を形成した。

【０１８２】工程−Ｂ次に厚さ１．０μｍのシリコン酸化膜からなる、層間絶
縁層９１をＲＦスパッタ法により堆積した。

【０１８３】工程−Ｃ工程−Ｂで堆積したシリコン酸化膜にコンタクトホール
９２を形成するためのホトレジストパターンを形成し、
これをマスクとして層間絶縁層９１をエッチングしてコ
ンタクトホール９２を形成した。エッチングはＣＦ₄と
Ｈ₂ガスを用いたＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎ
Ｅｔｃｈｉｎｇ）法によった。

【０１８４】工程−Ｄその後、素子電極２，３と素子電極間ギャップＧとなる
べきパターンをホトレジスト（ＲＤ−２０００Ｎ−４
１；日立化成社製）で形成し、真空蒸着法により、厚さ
５ｎｍのＴｉ、厚さ１００ｎｍのＮｉを順次堆積した。
フォトレジストパターンを有機溶剤で溶解し、Ｎｉ／Ｔ
ｉ堆積膜をリフトオフし、素子電極間隔Ｇ＝３μｍ、幅
Ｗ１＝３００μｍの素子電極２，３を形成した。

【０１８５】工程−ＥＹ方向配線のホトレジストパターン（ネガパターン）を
形成した後、厚さ５ｎｍのＴｉ、厚さ５００ｎｍのＡｕ
を順次真空蒸着により堆積し、リフトオフにより不要な
部分を除去して、所望の形状のＹ方向配線３３を形成し
た。

【０１８６】工程−Ｆ次に、膜厚１００ｎｍのＣｒ膜９４を真空蒸着により堆
積、導電性薄膜に所望の形状の開口部を有するようにパ
ターニングし、その上にＰｄアミン錯体溶液（ｃｃｐ４
２３０）をスピンナーにより回転塗布、３００℃１０分
間の加熱焼成処理を施してＰｄＯ微粒子よりなる導電性
薄膜９５を形成した。この膜の膜厚は１０ｎｍであっ
た。

【０１８７】工程−ＧＣｒ膜９４をエッチャントを用いてウェットエッチング
してＰｄＯ微粒子よりなる導電性膜９５の不要部分とと
もに除去し、所望の形状の導電性薄膜１２を形成した。
その抵抗値は平均でＲ_sの値は５×１０⁴Ω／□であっ
た。

【０１８８】工程−Ｈコンタクトホール９２部分以外にレジストパターンを形
成し、真空蒸着により厚さ５ｎｍのＴｉ、厚さ５００ｎ
ｍのＡｕを順次堆積した。リフトオフにより不要な部分
を除去することにより、コンタクトホールを埋め込ん
だ。

【０１８９】工程−Ｉ以下の工程は、図９及び図１０を参照しながら説明す
る。

【０１９０】電子源基板３１をリアプレート４１上に固
定した後、基板３１の５ｍｍ上方に、フェースプレート
４６（ガラス基板４３の内面に蛍光膜４４とメタルバッ
ク４５が形成されて構成される）を支持枠４２を介し配
置し、フェースプレート４６、支持枠４２、リアプレー
ト４１の接合部にフリットガラスを塗布し、大気中４０
０℃で１０分焼成して封着した。またリアプレート４１
への基板３１の固定もフリットガラスで行った。

【０１９１】蛍光膜４４は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状（図１０（ａ））を採用し、先にブラックストライプ
４８を形成し、その間隙部に各色蛍光体４９を塗布し、
蛍光膜４４を作製した。ブラックストライプの材料とし
て通常良く用いられている黒鉛を主成分とする材料を用
いた。ガラス基板４３に蛍光体を塗布する方法はスラリ
ー法を用いた。

【０１９２】また、蛍光膜４４の内面側にはメタルバッ
ク４５が設けられる。メタルバック４５は、蛍光膜作製
後、蛍光膜の内面側表面の平滑化処理（通常フィルミン
グと呼ばれる）を行い、その後、Ａｌを真空蒸着するこ
とで作製した。

【０１９３】フェースプレート４６には、更に蛍光膜４
４の導伝性を高めるため、蛍光膜４４の外面側に透明電
極が設けられる場合もあるが、本実施例では、メタルバ
ックのみで十分な導伝性が得られたので省略した。

【０１９４】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。

【０１９５】工程−Ｊこの素子を図１２の真空処理装置にセットし、真空チャ
ンバー６３内を排気し圧力を２．６×１０^-3Ｐａ以下と
した。フォーミング処理に用いた配線方法を図２２に示
す。９６はパルス発生器でこれにより発生したパルス
は、ライン選択部９７により選択されたＸ方向配線３２
の内のいずれかに印加される。両者は制御部９８により
制御される。電子源９９のＹ方向配線３３は、共通結線
されグランドに接続される。図中太い線はコントロール
ライン、細い線は配線を示す。印加した電圧パルスの波
形は、図５（ｂ）に示した波高値の漸増する三角波パル
スである。実施例１の場合と同様に三角波パルスのイン
ターバルに波高値０．１Ｖの矩形波パルスを挿入して、
各素子行の抵抗値を求め、これが１素子あたり１ＭΩを
越えたところで、そのラインのフォーミングを終了し、
ライン選択部のスイッチを切り替え、次のラインの処理
に移った。フォーミング終了時のパルス波高値は、いず
れのラインでも約７．０Ｖであった。

【０１９６】工程−Ｋ外囲器４７内に、排気管６２と真空チャンバー６３を介
し、ジメチルアルミニウムハイドライドをキャリアガス
である酸素とともに導入、圧力を１．３×１０^-1Ｐａと
した。フォーミング処理と同様な配線を用いて、パルス
を印加することにより、アルミニウム酸化物の被膜を形
成した。パルス波高値は１４Ｖとし、図１７の様な極性
が交互に変化する三角波パルスを用いた。

【０１９７】工程−Ｌ外囲器４７内を一旦排気した後、ＭｏＦ₆を導入、圧力
を１．３×１０^-1Ｐａとした。工程−Ｋと同様のパルス
の印加を３０分間行い、Ｍｏよりなる被膜９を形成し
た。

【０１９８】工程−Ｍ外囲器４７内を排気し、圧力を１．３×１０^-4Ｐａとし
た後、排気管６２をバーナーで加熱して溶着、外囲器を
封じきった。最後に外囲器内に設置したゲッター（不図
示）を高周波加熱法により加熱しゲッター処理を行っ
た。

【０１９９】以上のようにして作製した画像形成装置に
より、良好な画像を表示することができた。

【０２００】［実施例１２］図２３は上記実施例の画像
形成装置（ディスプレイパネル）に、たとえばテレビジ
ョン放送をはじめとする種々の画像情報源より提供され
る画像情報を表示できるように構成した表示装置の一例
を示すための図である。図中１０１はディスプレイパネ
ル、１０２はディスプレイパネルの駆動回路、１０３は
ディスプレイコントローラ、１０４はマルチプレクサ、
１０５はデコーダ、１０６は入出力インターフェース回
路、１０７はＣＰＵ、１０８は画像生成回路、１０９お
よび１１０および１１１は画像メモリーインターフェー
ス回路、１１２は画像入力インターフェース回路、１１
３および１１４はＴＶ信号受信回路、１１５は入力部で
ある。（なお、本表示装置は、たとえばテレビジョン信
号のように映像情報と音声情報の両方を含む信号を受信
する場合には、当然映像の表示と同時に音声を再生する
ものであるが、本発明の特徴と直接関係しない音声情報
の受信、分離、再生、処理、記憶などに関する回路やス
ピーカーなどについては説明を省略する。）以下、画像信号の流れに沿って各部の機能を説明してゆ
く。

【０２０１】まず、ＴＶ信号受信回路１１４は、たとえ
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信する為の回路である。受信
するＴＶ信号の方式は特に限られるものではなく、たと
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の諸方式でもよい。また、これらよりさらに多数の走査
線よりなるＴＶ信号（たとえばＭＵＳＥ方式をはじめと
するいわゆる高品位ＴＶ）は、大面積化や大画素数化に
適した前記ディスプレイパネルの利点を生かすのに好適
な信号源である。ＴＶ信号受信回路１１４で受信された
ＴＶ信号は、デコーダ１０５に出力される。

【０２０２】また、ＴＶ信号受信回路１１３は、たとえ
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるＴＶ画像信号を受信するための回路
である。前記ＴＶ信号受信回路１１４と同様に、受信す
るＴＶ信号の方式は特に限られるものではなく、また本
回路で受信されたＴＶ信号もデコーダ１０５に出力され
る。

【０２０３】また、画像入力インターフェース回路１１
２は、たとえばＶＴＲカメラや画像読み取りスキャナー
などの画像入力装置から供給される画像信号を取り込む
ための回路で、取り込まれた画像信号はデコーダ１０５
に出力される。

【０２０４】また、画像メモリーインターフェース回路
１１１は、ビデオテープレコーダー（以下ＶＴＲと略
す）に記載されている画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ１０５に出力され
る。

【０２０５】また、画像メモリーインターフェース回路
１１０は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ１０５に出力される。

【０２０６】また、画像メモリーインターフェース回路
１０９は、いわゆる静止画像ディスクのように、静止画
像データを記憶している装置から画像信号を取り込むた
めの回路で、取り込まれた静止画像データはデコーダ１
０５に入力される。

【０２０７】また、入出力インターフェース回路１０６
は、本表示装置と、外部のコンピュータもしくはコンピ
ュータネットワークもしくはプリンターなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのはもちろんのこと、場合によっ
ては本表示装置の備えるＣＰＵ１０７と外部との間で制
御信号や数値データの入出力などを行うことも可能であ
る。

【０２０８】また、画像生成回路１０８は、前記入出力
インターフェース回路１０６を介して外部から入力され
る画像データや文字・図形情報や、あるいはＣＰＵ１０
７より出力される画像データや文字・図形情報に基づき
表示用画像データを生成するための回路である。本回路
の内部には、たとえば画像データや文字・図形情報を蓄
積するための書き換え可能メモリーや、文字コードに対
応する画像パターンが消え去れている読み出し専用メモ
リーや、画像処理を行うためのプロセッサーなどをはじ
めとして画像の生成に必要な回路が組み込まれている。

【０２０９】本回路により生成された表示用画像データ
は、デコーダ１０５に出力されるが、場合によっては前
記入出力インターフェース回路１０６を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。

【０２１０】また、ＣＰＵ１０７は、主として本表示装
置の動作制御や、表示画像の生成や選択や編集に関わる
作業を行う。

【０２１１】たとえば、マルチプレクサ１０４に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合せたりする。また、その際には表
示する画像信号に応じてディスプレイパネルコントロー
ラ１０３に対して制御信号を発生し、画面表示周波数や
走査方法（たとえばインターレースかノンインターレー
スか）や一画面の走査線の数など表示装置の動作を適宜
制御する。

【０２１２】また、前記画像生成回路１０８に対して画
像データや文字・図形情報を直接出力したり、あるいは
前記入出力インターフェース回路１０６を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。なお、ＣＰＵ１０７は、むろ
んこれ以外の目的の作業にも関わるものであっても良
い。たとえば、パーソナルコンピュータやワードプロセ
ッサなどのように、情報を生成したり処理する機能に直
接関わっても良い。あるいは、前述したように入出力イ
ンターフェース回路１０６を介して外部のコンピュータ
ネットワークと接続し、たとえば数値計算などの作業を
外部機器と協同して行っても良い。

【０２１３】また、入力部１１５は、前記ＣＰＵ１０７
に使用者が命令やプログラム、あるいはデータなどを入
力するためのものであり、たとえばキーボードやマウス
のほか、ジョイスティック、バーコードリーダー、音声
認識装置など多様な入力機器を用いる事が可能である。

【０２１４】また、デコーダ１０５は、前記１０８ない
し１１４より入力される種々の画像信号を３原色信号、
または輝度信号とＩ信号、Ｑ信号に逆変換するための回
路である。なお、同図中に点線で示すように、デコーダ
１０５は内部に画像メモリーを備えるのが望ましい。こ
れは、たとえばＭＵＳＥ方式をはじめとして、逆変換す
るに際して画像メモリーを必要とするようなテレビ信号
を扱うためである。また、画像メモリーを備える事によ
り、静止画の表示が容易になる、あるいは前記画像生成
回路１０８およびＣＰＵ１０７と協同して画像の間引
き、補間、拡大、縮小、合成をはじめとする画像処理や
編集が容易に行えるようになるという利点が生まれるか
らである。

【０２１５】また、マルチプレクサ１０４は、前記ＣＰ
Ｕ１０７より入力される制御信号に基づき表示画像を適
宜選択するものである。すなわち、マルチプレクサ１０
４はデコーダ１０５から入力される逆変換された画像信
号のうちから所望の画像信号を選択して駆動回路１０２
に出力する。その場合には、一画面表示時間内で画像信
号を切り替えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領域に分けて領域によっ
て異なる画像を表示することも可能である。

【０２１６】また、ディスプレイパネルコントローラ１
０３は、前記ＣＰＵ１０７より入力される制御信号に基
づき駆動回路１０２の動作を制御するための回路であ
る。

【０２１７】まず、ディスプレイパネルの基本的な動作
に関わるものとして、たとえばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路１０２に対して出力する。また、ディ
スプレイパネルの駆動方法に関わるものとして、たとえ
ば画面表示周波数や走査方法（たとえばインターレース
かノンインターレースか）を制御するための信号を駆動
回路１０２に対して出力する。

【０２１８】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路１０２に対して出力する場合
もある。

【０２１９】また、駆動回路１０２は、ディスプレイパ
ネル１０１に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ１０４から入力される画像信
号と、前記ディスプレイパネルコントローラ１０３より
入力される制御信号に基づいて動作するものである。

【０２２０】以上、各部の機能を説明したが、図２３に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル１
０１に表示する事が可能である。すなわち、テレビジョ
ン放送をはじめとする各種の画像信号はデコーダ１０５
において逆変換された後、マルチプレクサ１０４におい
て適宜選択され、駆動回路１０２に入力される。一方、
ディスプレイパネルコントローラ１０３は、表示する画
像信号に応じて駆動回路１０２の動作を制御するための
制御信号を発生する。駆動回路１０２は、上記画像信号
と制御信号に基づいてディスプレイパネル１０１に駆動
信号を印加する。これにより、ディスプレイパネル１０
１において画像が表示される。これらの一連の動作は、
ＣＰＵ１０７により統括的に制御される。

【０２２１】

【発明の効果】以上説明したように、本発明により、安
定な電子放出特性を有する電子放出素子及びこれを多数
集積した電子源を得ることができ、また良好な画像を表
示する画像形成装置を得ることができる。

【図面の簡単な説明】

【図１】本発明の電子放出素子の電子放出部の構成の例
を示す模式図である。

【図２】本発明に係る平面型表面伝導型電子放出素子の
構成を模式的に示す図である。

【図３】本発明に係る垂直型表面伝導型電子放出素子の
構成を模式的に示す断面図である。

【図４】本発明の製造工程を説明するための模式図であ
る。

【図５】本発明の電子放出素子の製造工程において、素
子電極間に印加する電圧パルスの波形を説明するための
図である。

【図６】本発明の素子の製造及び特性評価に用いた真空
処理装置の概略を示す模式図である。

【図７】本発明の表面伝導型電子放出素子の電子放出特
性を説明するための図である。

【図８】マトリクス配線の電子源の構成を示す模式図で
ある。

【図９】マトリクス配線の電子源を用いた画像表示装置
の構成を示す模式図である。

【図１０】蛍光膜の構成を説明するための模式図であ
る。

【図１１】マトリクス配線の電子源を用いた画像表示装
置により、ＮＴＳＣ信号による画像信号を表示する装置
のブロック図である。

【図１２】画像表示装置の制作に用いた真空処理装置の
構成を示す模式図である。

【図１３】はしご型配線の電子源の構成を示す模式図で
ある。

【図１４】はしご型配線の電子源を用いた画像表示装置
の構成を示す模式図である。

【図１５】電子源のフォーミング処理方法を説明するた
めの図である。

【図１６】抵抗成分を有する被膜により付加された抵抗
値を測定する方法を説明するための図である。

【図１７】本発明の制作のために用いたパルス電圧の波
形を説明するための図である。

【図１８】マトリクス配線の電子源の一部の構成を模式
的に示す平面図である。

【図１９】図１８のＡ−Ａ’に沿った断面の構成を示す
模式図である。

【図２０】マトリクス配線の電子源の製造工程を説明す
る模式図である。

【図２１】Ｓマトリクス配線の電子源の製造工程を説明
する模式図である。

【図２２】本発明の実施例１１において、フォーミング
などの処理に用いた回路を示すブロック図である。

【図２３】本発明の画像表示装置を用いた、画像表示シ
ステムの構成を示すブロック図である。

【図２４】Ｍ．ハートウェルによる従来の素子の構成を
示す模式図である。

【符号の説明】

１基板２，３素子電極４，５導電性薄膜６電子放出部７〜９被膜１１段差形成部１２導電性薄膜２１電源２２電流計２３高圧電源２４電流計２５アノード電極２６真空容器２７排気ポンプ２８物質源２９バルブ３１基板３２Ｘ方向配線３３Ｙ方向配線３４電子放出素子３５結線４１リアプレート４２支持枠４３ガラス基板４４蛍光膜４５メタルバック４６フェースプレート４７外囲器４８黒色導電材４９蛍光体５１表示パネル５２走査回路５３制御回路５４シフトレジスタ５５ラインメモリ５６同期信号分離回路５７変調信号発生器６１画像表示装置６２排気管６３真空チャンバー６４ゲートバルブ６５排気装置６６圧力計６７Ｑ−ｍａｓｓ６８ガス導入ライン６９ガス導入制御装置７０導入物質源７１グリッド電極７２開口７３，７４容器外端子８１共通電極８２電源８３電流測定用抵抗８４オシロスコープ９１層間絶縁層９２コンタクトホール９６パルス発生器９７ライン選択部９８制御部９９電子源１０１ディスプレイパネル１０２駆動回路１０３ディスプレイパネルコントローラ１０４マルチプレクサ１０５デコーダ１０６入出力インターフェース回路１０７ＣＰＵ１０８画像生成回路１０９〜１１１画像メモリーインターフェース回路１１２画像入力インターフェース回路１１３，１１４ＴＶ信号受信回路１１５入力部２０１基板２０２導電性薄膜２０３電子放出部

Claims

(57)【特許請求の範囲】

【請求項１】電極間に、亀裂を含む導電性膜を有する
電子放出素子において、前記導電性膜は、これに形成された亀裂を挟んで低電位
側と高電位側に分かれており、該亀裂に臨む少なくとも
低電位側の導電性膜の端部に、半導体材料あるいは金属
酸化物の被膜と、炭素あるいは炭素化合物の被膜との積
層被膜が、該亀裂を狭めるようにして形成されているこ
とを特徴とする電子放出素子。
【請求項２】前記積層被膜が、前記亀裂に臨む低電位
側と高電位側の導電性膜の両方の端部に形成されている
ことを特徴とする請求項１に記載の電子放出素子。
【請求項３】前記積層被膜が、半導体材料あるいは金
属酸化物の被膜の上に、炭素あるいは炭素化合物の被膜
が積層された構成を有することを特徴とする請求項１又
は２に記載の電子放出素子。
【請求項４】前記電子放出素子は、表面伝導型電子放
出素子であることを特徴とする請求項１〜３のいずれか
に記載の電子放出素子。
【請求項５】電極間に、亀裂を含む導電性膜を有する
電子放出素子の製造方法において、前記導電性膜に亀裂を形成した後、半導体元素を含む化
合物を有する雰囲気下あるいは揮発性の高い金属化合物
と酸素を有する雰囲気下で前記電極間に電圧を印加する
ことによる半導体材料あるいは金属酸化物の被膜の形成
と、有機物質のガスを含有する雰囲気下で前記電極間に
電圧を印加することによる炭素あるいは炭素化合物の被
膜の形成とを行うことにより、前記亀裂に臨む低電位側
と高電位側の導電性膜の少なくとも低電位側の端部に、
半導体材料あるいは金属酸化物の被膜と、炭素あるいは
炭素化合物の被膜との積層被膜を形成する工程を有する
ことを特徴とする電子放出素子の製造方法。
【請求項６】前記半導体元素を含む化合物が、ＳｉＣ
ｌ₄ 、ＳｉＨ₂ Ｃｌ₂ 、ＳｉＨＣｌ₃ 、ＳｉＨ₄ の中か
ら選ばれるいずれかであることを特徴とする請求項５に
記載の電子放出素子の製造方法。
【請求項７】前記揮発性の高い金属化合物が、ＡｌＣ
ｌ₃ 、ＴｉＣｌ₄ 、ＺｒＣｌ₄ 、ＴａＣｌ₅ 、ＭｏＣｌ
₅ 、ＷＦ₆ 、トリイソブチルアルミ、ジメチルアルミニ
ウムハイドライド、Ｍｏ（ＣＯ）₆ 、Ｗ（ＣＯ）₆ 、
（ＰｔＣｌ₂ ）₂ （ＣＯ）₃ の中から選ばれるいずれか
であることを特徴とする請求項５に記載の電子放出素子
の製造方法。
【請求項８】前記半導体材料あるいは金属酸化物の被
膜の形成を行った後、前記炭素あるいは炭素化合物の被
膜の形成を行うことを特徴とする請求項５〜７のいずれ
かに記載の電子放出素子の製造方法。
【請求項９】基板上に、複数の電子放出素子が配置さ
れた電子源において、前記電子放出素子が、請求項１〜
４のいずれかに記載の電子放出素子であることを特徴と
する電子源。
【請求項１０】前記積層被膜により電子放出素子に付
加された抵抗値が、前記複数の電子放出素子間を結線す
る配線の抵抗値よりも大きいことを特徴とする請求項９
に記載の電子源。
【請求項１１】請求項９又は１０に記載の電子源の製
造方法であって、前記複数の電子放出素子を、請求項５
〜８のいずれかに記載の方法で製造することを特徴とす
る電子源の製造方法。
【請求項１２】基板上に、複数の電子放出素子が配置
された電子源と、該電子源から放出される電子線の照射
により画像を形成する画像形成部材とを有する画像形成
装置において、前記電子放出素子が、請求項１〜４のい
ずれかに記載の電子放出素子であることを特徴とする画
像形成装置。
【請求項１３】前記積層被膜により電子放出素子に付
加された抵抗値が、前記複数の電子放出素子間を結線す
る配線の抵抗値よりも大きいことを特徴とする請求項１
２に記載の画像形成装置。
【請求項１４】請求項１２又は１３に記載の画像形成
装置の製造方法であって、前記複数の電子放出素子を、
請求項５〜８のいずれかに記載の方法で製造することを
特徴とする画像形成装置の製造方法。