JP3647436B2 - 電子放出素子、電子源、画像表示装置、及び電子放出素子の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電子放出素子、電子源、画像表示装置と電子放出素子の製造方法に関する。
【０００２】
【従来の技術】
従来より、電子放出素子としては大別して熱陰極電子放出素子と冷陰極電子放出素子を用いた２種類のものが知られている。冷陰極電子放出素子には電界放出型（以下、「ＦＥ型」という。）、金属／絶縁層／金属型（以下、「ＭＩＭ型」という。）や表面伝導型電子放出素子等がある。
【０００３】
ＦＥ型の例としては、非特許文献１あるいは非特許文献２、特許文献１等に開示されたものが知られている。
【０００４】
ＭＩＭ型の例としては、非特許文献３等に開示されたものが知られている。
【０００５】
表面伝導型電子放出素子の例としては、非特許文献４、特許文献２乃至８等に開示されたものがある。
【０００６】
表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面伝導型電子放出素子としては、前記エリンソン等によるＳｎＯ₂薄膜を用いたもの、Ａｕ薄膜によるもの（例えば、非特許文献５参照。）、Ｉｎ₂Ｏ₃／ＳｎＯ₂薄膜によるもの（例えば、非特許文献６参照。）、カーボン薄膜によるもの（例えば、非特許文献７参照。）等が報告されている。
【０００７】
以上のような電子放出素子を複数個形成した電子源基板を用いれば、蛍光体などからなる画像形成部材と組み合わせることで画像形成装置を構成することができる。
【０００８】
しかしながら、上述の表面伝導型電子放出素子にあっては、安定な電子放出特性及び電子放出効率について、必ずしも満足のゆくものが得られておらず、これを用いて高輝度で動作安定性に優れた画像形成装置を提供するのは極めて難しいのが実状であった。
【０００９】
そこで、たとえば特許文献２、特許文献９あるいは特許文献１０に開示されているように、「フォーミング工程」を終えた素子に対して「活性化工程」と呼ばれる処理を施す場合がある。「活性化工程」とは、この工程により、素子電流Ｉｆ、放出電流Ｉｅが、著しく変化する工程である。
【００１０】
「活性化工程」は、有機物質を含有する雰囲気下で、「フォーミング工程」と同様、素子にパルス電圧の印加を繰り返すことで行うことができる。この処理により、雰囲気中に存在する有機物質から、炭素あるいは炭素化合物が「フォーミング工程」により形成された間隙内および間隙近傍に堆積する。これにより、素子電流Ｉｆ，放出電流Ｉｅが、著しく変化し、より良好な電子放出特性を得ることができるようになった。
【００１１】
また、上記のような「活性化工程」とは異なる手法により電子放出特性を向上させる工程が、例えば特許文献１１などに開示されている。
【００１２】
特許文献１０などに開示されている「活性化工程」を行って形成した表面伝導型電子放出素子の構成を図４０に模式的に示す。図４０（Ａ）および図４０（Ｂ）はそれぞれ、上記特許文献１０などに開示されている上記電子放出素子の平面図および断面図である。
【００１３】
図４０において、１３１は基体であり、１３２，１３３は対向する一対の電極（素子電極）、１３４は導電性膜、１３５は第２の間隙、１３６はカーボン膜、１３７は第１の間隙である。
【００１４】
図４０に示した構造の電子放出素子の作製工程の一例を図４１に模式的に示す。
【００１５】
先ず、基板１３１上に一対の電極１３２，１３３を形成する（図４１（Ａ））。
【００１６】
続いて、電極１３２、１３３間を接続する導電性膜１３４を形成する（図４１（Ｂ））。
【００１７】
そして、電極１３２，１３３間に電流を流し、導電性膜１３４の一部に第２の間隙１３５を形成する「フォーミング工程」を行う（図４１（Ｃ））。
【００１８】
さらに、炭素化合物雰囲気中にて、前記電極１３２，１３３間に電圧を印加して、第２の間隙１３５内の基板１３１上、およびその近傍の導電性膜１３４上にカーボン膜１３６を形成する「活性化工程」を行い、電子放出素子が形成される（図４１（Ｄ））。
【００１９】
一方、特許文献１１には、上述の「活性化工程」、すなわち、有機物質を含む雰囲気で、素子電流間にパルス電圧を繰り返し印加することにより、炭素及び／または炭素化合物を素子上に堆積させる工程を行う替わりに、導電性膜上に熱硬化性樹脂等の材料を塗布する工程及びそれを炭化する工程からなる電子放出素子の製造方法が開示されている。
【００２０】
【特許文献１】
特開平３−４６７２９号公報
【特許文献２】
特開平７−２３５２５５号公報
【特許文献３】
特開平８−１０２２４７号公報
【特許文献４】
特開平８−２７３５２３号公報
【特許文献５】
特開平９−１０２２６７号公報
【特許文献６】
特許第２８３６０１５号公報
【特許文献７】
特許第２９０３２９５号公報
【特許文献８】
特開２０００−２３１８７２号公報
【特許文献９】
特開平８−２６４１１２号公報
【特許文献１０】
特開平８−３２１２５４号公報
【特許文献１１】
特開平９−２３７５７１号公報
【非特許文献１】
Ｗ．Ｐ．Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｏｒｏｎ Ｐｈｙｓｉｃｓ，８，８９（１９５６）
【非特許文献２】
Ｃ．Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬ Ｐｒｏｐｅｒｔｉｅｓｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏｌｙｂｄｅｎｉｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）
【非特許文献３】
Ｃ．Ａ．Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎ ｏｆ Ｔｕｎｎｅｌ−Ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐｈｙｓ．，３２，６４６（１９６１）
【非特許文献４】
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒｅｄｉｏ Ｅｎｇ．Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．，１０，１２９０，（１９６５）
【非特許文献５】
Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ”，９，３１７（１９７２）
【非特許文献６】
Ｍ．Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ Ｔｒａｎｓ． ＥＤ Ｃｏｎｆ．”５１９（１９７５）
【非特許文献７】
荒木久 他：真空、第２６巻、第１号、２２頁（１９８３）
【００２１】
【発明が解決しようとする課題】
しかし、従来の素子においては、大きく以下の二点の課題を有している。
１）導電性膜を用いる場合、膜厚、膜質を精度良く形成することは必ずしも容易ではなく、フラットディスプレイパネルのような多数の電子放出素子を形成する場合、均一性を低下させる要因となりうる。
２）良好な電子放出特性を有する狭い間隙の形成のために、有機物質を含有する雰囲気を形成する工程、高分子を導電性膜上に精度良く形成する工程など、付加的な工程が多く、工程管理も煩雑化していた。
【００２２】
更に、多数の電子放出素子を適用した画像形成装置を、安定して表示させるためには、個々の電子放出素子の電子放出特性を均一にする必要があるが、従来の表面伝導型電子放出素子には以下のような問題点があった。
【００２３】
表面伝導型電子放出素子の電子放出部は「フォーミング工程」（および「活性化工程」）により形成されるが、電子放出部が形成される位置は一様ではない場合がある。
【００２４】
ところが、複数の電子放出素子からなる電子源において、個々の電子放出素子について様々の位置に電子放出部が形成された場合、これらの素子に同一の極性の電圧を印加すると、電子放出量に著しく不均一が生じてしまう場合があった。このような電子源を用いた画像表示装置では、輝度むらを生じてしまう場合があった。
【００２５】
従って、一定の位置に電子放出部が形成された電子放出素子を用いることが望ましいが、従来、電子放出部の形成位置を簡易に制御することが十分ではなかった。
【００２６】
また、上述した従来の素子においては、「フォーミング工程」に加えて、「活性化工程」などを行うことで、「フォーミング工程」によって形成した第２の間隙１３５の内部に、さらに狭い第１の間隙１３７をもつ炭素あるいは炭素化合物からなるカーボン膜１３６を配置させ、良好な電子放出特性を得る工夫が為されている。
【００２７】
しかしながら、このような、従来の電子放出素子を用いた画像形成装置の製造においては、以下の課題を有している。
【００２８】
「フォーミング工程」や「活性化工程」における度重なる通電工程や、各工程における好適な雰囲気を形成する工程など、付加的な工程が多く、各工程管理が煩雑化していた。
【００２９】
また、上記電子放出素子をディスプレイなどの画像形成装置に用いる場合には、装置としての消費電力の低減のためにも電子放出特性の一層の向上が望まれている。
【００３０】
そこで、本発明は、上記課題を解決するものであって、特に電子放出素子の製造工程を簡略化でき、かつ、電子放出特性の改善をも行うことのできる電子放出素子の製造方法、電子源の製造方法、並びに画像形成装置の製造方法を提供するものである。
【００３１】
【課題を解決するための手段】
本発明は上述する課題を解決するために鋭意検討を行ってなされたものであり、下述する構成のものである。
【００３２】
本発明の一形態に係る電子放出素子は、
基体表面上に、間隔を置いて配置された第１および第２電極と、前記第１電極と第２電極との間の前記基体表面上に配置されると共に、前記第２電極に接続したカーボン膜と、前記第２電極に接続したカーボン膜と前記第１電極との間に配置された間隙と、を有しており、
前記間隙において、前記カーボン膜の表面と前記第１電極の表面との間隔が、前記基体表面よりも、前記基体表面から離れた上方において狭くなっており、
前記間隙内に、前記第１電極の表面の少なくとも一部が露出していることを特徴とする。
また、前記第１電極上に、カーボン膜が配置されていることを特徴とする。この場合、さらに、前記間隙内に、前記第１電極と前記第１電極上に配置されたカーボン膜との界面が配置されてなることを特徴とする。この場合、さらに前記第１電極と第２電極とを通り、前記基体表面に対して実質的に垂直な平面において、前記第１電極上の前記カーボン膜の前記基体表面からの高さが、前記第２電極に接続し、前記第１電極と前記第２電極との間の前記基体表面上に配置されたカーボン膜の前記基体表面からの高さよりも高いことを特徴とする。
そしてまた、前記間隙の少なくともその一部において、前記第２電極に接続したカーボン膜と前記第１電極とが対向していることを特徴とする。
【００３３】
本発明の別の形態に係る電子放出素子は、
基体表面上に配置された第１および第２電極と、前記第１電極と第２電極との間の前記基体表面上に配置されており、その一方の端部が前記第１電極の一部を覆い、他方の端部が前記第２電極の一部を覆う、間隙を有するカーボン膜と、を有しており、
前記間隙内に前記第１電極の表面が露出しており、
前記間隙の幅が、前記基体表面よりも、前記基体表面から離れた上方において狭くなっていることを特徴とする。
そしてまた、前記間隙の少なくともその一部において、前記カーボン膜と前記第１電極とが対向していることを特徴とする。さらには、前記第１電極上に位置する前記カーボン膜の一部と前記第１電極との界面が、前記間隙内に配置されてなることを特徴とする。
【００３４】
本発明のさらに別の形態に係る電子放出素子は、
基体表面上に、間隔を置いて配置された第１および第２電極と、前記第１電極と第２電極との間の前記基体表面上に配置されると共に、一方の端部が前記第２電極の一部を覆うカーボン膜と、前記カーボン膜の他方の端部と、前記第１電極とによって、少なくともその一部が規定される間隙とを有することを特徴とする。
また、前記カーボン膜の他方の端部と、前記第１電極との間隔が、前記基体表面よりも、前記基体表面から離れた上方において、狭くなっていることを特徴とする。
そしてまた、前記第１電極上にカーボン膜が配置されてなることを特徴とする。この場合、さらに前記第１電極と第２電極とを通り、前記基体表面に対して実質的に垂直な平面において、前記第１電極上のカーボン膜の前記基体表面からの高さが、前記第２電極の一部を覆い、前記第１電極と前記第２電極との間の前記基体表面上に配置されたカーボン膜の前記基体表面からの高さよりも高いことを特徴とする。この場合、さらにまた前記第１電極上のカーボン膜と前記第１電極との界面が、前記間隙内に配置されてなることを特徴とする。
また、前記間隙の少なくともその一部において、前記第２電極に接続した第２のカーボン膜と前記第１電極とが対向していることを特徴とする。
【００３５】
本発明のさらに別の形態に係る電子放出素子は、
基体表面上に配置された第１および第２電極と、前記第１電極と第２電極との間の前記基体表面上に配置され、その一方の端部が前記第１電極の一部を覆い、他方の端部が前記第２電極の一部を覆う、間隙を有するカーボン膜とを有し、前記間隙内に、前記第１電極の表面が露出していることを特徴とする。
また、前記第１電極上に配置された前記カーボン膜の一部と前記第１電極との界面が、前記間隙内に露出していることを特徴とする。
【００３６】
本発明のさらに別の形態に係る電子放出素子は、
基体表面上に配置された第１および第２電極と、前記第１電極と第２電極との間の前記基体表面上に配置され、その一方の端部が前記第２電極の一部を覆うカーボン膜とを有し、前記カーボン膜の他方の端部と、前記第１電極とが、空隙を介して対向していることを特徴とする。
また、前記カーボン膜の他方の端部が、前記基体表面から離れていることを特徴とする。
そしてまた、前記第１電極上にカーボン膜が配置されてなることを特徴とする。この場合、さらにまた前記第１電極と第２電極とを通り、前記基体表面に対して実質的に垂直な平面において、前記第１電極上の前記カーボン膜の前記基体表面からの高さが、前記第２電極の一部を覆い、前記第１電極と前記第２電極との間の前記基体表面上に配置されたカーボン膜の前記基体表面からの高さよりも高いことを特徴とする。
【００３７】
これら本発明の電子放出素子は、さらなる好ましい特徴として、
「前記間隙内に位置する前記基体表面の少なくとも一部が、凹状であること」、「電子放出部（「電子放出点」あるいは「電子放出サイト」とも呼ぶ）が、前記間隙に、複数配置されてなること」、
「前記第１電極と第２電極との間に電圧を印加することによって、前記第１電極と第２電極との間に印加される電界の方向に応じて、非対称な電子放出特性を示すこと」、
「前記第１電極と前記第２電極とを結ぶ方向における、前記間隙の幅が５０ｎｍ以下であること」、
「前記第１電極と前記第２電極とを結ぶ方向における、前記間隙の幅が１０ｎｍ以下であること」、
「前記第１電極と前記第２電極とを結ぶ方向における、前記間隙の幅が５ｎｍ以下であること」、
を含む。
【００３８】
また本発明の電子放出素子の製造方法は、
基体上に、一対の電極と、該電極間を接続する高分子膜とを配置する工程と、前記高分子膜を低抵抗化処理する工程と、
前記高分子膜を低抵抗化処理することにより得た膜に間隙を形成する工程とを有しており、
前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得た膜に電流を流す際に、一方の電極の端部近傍で発生するジュール熱を、他方の電極の端部近傍で発生するジュール熱よりも高くなるようにすることで形成されることを特徴とする。
【００３９】
本発明のさらに別の電子放出素子の製造方法は、
基体上に、一対の電極と、該電極間を接続する高分子膜とを、前記一対の電極のうちの一方の電極と前記高分子膜との接触抵抗と、前記一対の電極のうちの他方の電極と前記高分子膜との接触抵抗とを異なるように形成する工程と、
前記高分子膜を低抵抗化処理する工程と、
前記高分子膜を低抵抗化処理することにより得た膜に間隙を形成する工程とを有し、
前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得た膜に電流を流すことにより形成されることを特徴とする。
【００４０】
本発明のさらに別の電子放出素子の製造方法は、
基体上に、一対の電極と、該一対の電極のそれぞれの一部を覆うことにより該一対の電極間を接続する高分子膜とを配置する工程と、
前記高分子膜を低抵抗化処理する工程と、
前記高分子膜を低抵抗化処理することにより得た膜に間隙を形成する工程とを有し、
前記高分子膜が前記一対の電極のうちの一方の電極の一部を覆う部分におけるステップカバレージと、前記高分子膜が前記一対の電極のうちの他方の電極の一部を覆う部分におけるステップカバレージとが異なるように形成され、
前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得た膜に電流を流すことにより形成されることを特徴とする。
【００４１】
本発明のさらに別の電子放出素子の製造方法は、
基体上に、一対の電極と、該電極間を接続する高分子膜とを、前記一対の電極のうちの一方の電極と前記高分子膜とで構成される形状と、前記一対の電極のうちの他方の電極と前記高分子膜とで構成される形状とが異なるように、配置する工程と、
前記高分子膜を低抵抗化処理する工程と、
前記高分子膜を低抵抗化処理することにより得た膜に間隙を形成する工程と、を有し、
前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得た膜に電流を流すことにより形成されることを特徴とする。
【００４２】
本発明のさらに別の電子放出素子の製造方法は、
基体上に、互いに形状が異なる一対の電極と、該電極間を接続する高分子膜とを形成する工程と、
前記高分子膜を低抵抗化処理する工程と、
前記高分子膜を低抵抗化処理することにより得た膜に間隙を形成する工程と、を有し、
前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することより得た膜に電流を流すことにより形成されることを特徴とする。
【００４３】
これら本発明の電子放出素子の製造方法は、さらなる好ましい特徴として、
「前記一対の電極は、互いに異なる大きさで形成されること」、
「前記一対の電極は、互いに異なる厚さで形成されること」、
「前記一対の電極は、前記一対の電極のうちの一方の電極の側面と前記基体面とがなす角度と、前記一対の電極のうちの他方の電極の側面と前記基体面とがなす角度とが異なるように形成されること」、
をも含む。
【００４４】
本発明のさらに別の電子放出素子の製造方法は、
基体上に、互いに材料が異なる一対の電極と、該電極間を接続する高分子膜とを配置する工程と、
前記高分子膜を低抵抗化処理する工程と、
前記高分子膜を低抵抗化処理することにより得た膜に間隙を形成する工程と、を有しており、
前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得た膜に電流を流すことにより形成されることを特徴とする。
【００４５】
本発明のさらに別の電子放出素子の製造方法は、
基体上に、互いに表面エネルギーが異なる一対の電極を配置する工程と、
前記基体上に配置された前記一対の電極間を接続する高分子膜を配置する工程と、
前記高分子膜を低抵抗化処理する工程と、
前記高分子膜を低抵抗化処理することにより得た膜に間隙を形成する工程と、を有しており、
前記電極間を接続する高分子膜は、該高分子膜を構成する高分子の溶液またはその前駆体溶液を前記基体上に塗付し、該溶液が塗付された前記基体を加熱することにより形成され、
前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得た膜に電流を流すことにより形成されることを特徴とする。
【００４６】
本発明のさらに別の電子放出素子の製造方法は、
基体上に、互いに組成が異なる一対の電極を配置する工程と、
前記基体上に配置された前記一対の電極間を接続する高分子膜を形成する工程と、
前記高分子膜を低抵抗化処理する工程と、
前記高分子膜を低抵抗化処理することにより得た膜に間隙を形成する工程と、を有しており、
前記電極間を接続する高分子膜は、前記高分子膜を構成する高分子の溶液またはその前駆体溶液を前記基体上に塗付し、該溶液が塗付された前記基体を加熱することにより形成され、
前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得た膜に電流を流すことにより形成されることを特徴とする。
【００４７】
これら本発明の電子放出素子の製造方法は、さらなる好ましい特徴として、
「前記一対の電極は、実質的に同じ材料からなる一対の導電性部材のうちの一方に、前記導電性部材とは異なる材料を添加することにより形成されること」、
「前記一対の電極は、実質的に同じ材料からなる一対の導電性部材のうちの少なくとも一方と、前記導電性部材を構成する材料よりも標準電極電位が低い材料からなる部材とを接続し、少なくとも前記導電性部材を構成する材料よりも標準電極電位が低い材料からなる部材を加熱することにより形成されること」、
をも含む。
【００４８】
本発明のさらに別の電子放出素子の製造方法は、
基体上に、一対の電極と、該電極間を接続する高分子膜とを、前記一対の電極のうちの一方の電極と前記高分子膜との接続長と、前記一対の電極のうちの他方の電極と前記高分子膜との接続長とが異なるように配置する工程と、
前記高分子膜を低抵抗化処理する工程と、
前記高分子膜を低抵抗化処理することにより得た膜に間隙を形成する工程と、を有しており、
前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得た膜に電流を流すことにより形成されることを特徴とする。
【００４９】
上記本発明の電子放出素子の製造方法は、さらなる好ましい特徴として、
「前記接続長は、前記一対の電極の端部において、前記高分子と、前記電極の各々とが接している長さであること」、
「前記接続長は、前記一対の電極の各々と、前記高分子膜と、前記基体とが接することで形成される部分の長さであること」、
をも含む。
【００５０】
本発明のさらに別の電子放出素子の製造方法は、
基体上に、一対の電極と該一対の電極間を接続する高分子膜を配置する工程と、
前記高分子膜の、前記一対の電極のうちの一方の電極に近い領域を、他方の電極に近い領域よりも低抵抗化処理する工程と、
前記高分子膜に低抵抗化処理を施すことで得られた膜に電流を流すことにより、その一部に間隙を形成する工程と、
を有することを特徴とする。
【００５１】
また、これら本発明の電子放出素子の製造方法では、
「前記高分子膜を形成する工程は、インクジェット法を用いて、前記高分子膜を構成する高分子の溶液、または前記高分子膜を構成する高分子の前駆体の溶液を付与することにより行われること」、
「前記高分子膜を低抵抗化する工程は、前記高分子膜に粒子ビームまたは光を照射することにより行われること」、
「前記粒子ビームは、電子ビームであること」、
「前記粒子ビームは、イオンビームであること」、
「前記光は、レーザービームであること」、
などが好ましい形態として挙げられる。
【００５２】
また本発明の電子源は、上記本発明の電子放出素子を、基体上に複数配置したことを特徴とする。
【００５３】
また本発明の電子源の製造方法は、複数の電子放出素子を有する電子源の製造方法であって、該電子放出素子が上記本発明の電子放出素子の製造方法により製造されることを特徴とする。
【００５４】
また本発明の画像表示装置は、上記本発明の電子源と、発光部材とを有することを特徴とする。
【００５５】
また本発明の画像表示装置の製造方法は、複数の電子放出素子を有する電子源と、発光部材とを有する画像表示装置の製造方法であって、該電子源が上記本発明の電子源の製造方法により製造されることを特徴とする。
【００５６】
また本発明は、上述した本発明の電子放出素子の別の形態であって、前記一対の電極のうち一方を共通電極として、２つの電子放出素子を並列に配置したことを特徴とする電子放出素子であり、また、かかる電子放出素子を、基体上に複数配置したことを特徴とする電子源であり、さらには、かかる電子源と、発光部材とを有することを特徴とする画像表示装置である。
【００５７】
本発明の電子放出素子では、一定の位置に電子放出部となる間隙が形成され、良好な電子放出特性の電子放出素子を再現性良く製造することができる。
【００５８】
本発明によれば、導電性膜を形成する工程、該導電性膜に間隙を形成する工程、有機化合物を含む雰囲気を形成する工程（あるいは、導電性膜上に高分子膜を形成する工程）、導電性膜に通電することでカーボン膜を形成すると同時に、該カーボン膜に間隙を形成する工程、を必要としていた従来の製造方法に比べて、その製造工程を大幅に簡素化することができる。
【００５９】
そして本発明によって、カーボン膜に形成する間隙を、一方の電極の近傍に選択的に形成することが可能となる。そのため、電子放出部を均一かつ安定的に製造することができる。
【００６０】
本発明により製造される電子放出素子は、耐熱性も良好であるため、従来、導電性膜の性能によって制限されていた電子放出特性の向上も図ることができる。
【００６１】
また、本発明により製造される電子放出素子は、電子放出効率が高く、ディスプレイなどの画像形成装置に用いた場合、装置の消費電力を低減することができる。
【００６２】
更に、本発明により製造される電子放出素子は、電子放出部を均一にかつ制御良く作成することができるため、ディスプレイなどの画像形成装置に用いた場合、画面内の均一性を高め、かつ、装置間のばらつきを抑えることができる。
【００６３】
また、本発明の電子放出素子における電気伝導特性は、印加電圧の極性に対して著しく非対称になる。即ち、間隙に近い側の電極に正の電圧を印加した場合、その逆の極性の場合と比べると、同じ電圧（約２０Ｖ）で比較して１０倍以上の電流が流れる。
【００６４】
このとき、電圧−電流特性は高電界下でのトンネル伝導型であることを示している。また、素子上にアノード電極を配置し、例えば素子とアノード電極間距離を２ｍｍ、アノード電圧を１ｋＶでは、１％以上の高い電子放出効率が得られる。これは、従来の表面伝導型電子放出素子の電子放出効率の数倍の効率である。
【００６５】
非対称な電子放出特性、及び、高い電子放出効率が得られる理由は、現在のところ明らかではないが、非対称な電子放出部で電子放出が起こることと関係があり、間隙が近接している電極側の電位をもう一方の電極の電位よりも高く設定して駆動した場合に、より多くの電子放出点が得られることが、その理由の１つとして考えられる。
【００６６】
【発明の実施の形態】
以下、本発明の実施形態例を図面を参照して説明するが、本発明はこれらの形態例に限定されるものではない。
【００６７】
図１は、本発明の電子放出素子の一構成例を示す模式図であり、（ａ）は平面図、（ｂ）は電極２，３間を通り、電極２，３が配置された基体１の表面に対して実質的に垂直な平面（断面）図である。
【００６８】
図１において、１は基体、２と３は電極、４’はカーボン膜、５は間隙である。６はカーボン膜と基体との間の空隙であり、間隙５の一部を構成する。
【００６９】
上記カーボン膜４’は、「炭素を主成分とする導電性膜」、あるいは「一部に間隙を有し、一対の電極間を電気的に繋ぐ炭素を主成分とする導電性膜」、あるいは「一対の炭素を主成分とする導電性膜」ということもできる。また、単に「導電性膜」ということもある。また、後述する本発明の製造プロセスとの関連から「高分子膜を「低抵抗化処理」することにより得られた膜」と呼ぶ場合もある。
【００７０】
ここで、本発明の電子放出素子の基本的な製造プロセスは、以下の（ａ）〜（ｄ）の順で各工程を行うことで成立する。
（ａ）基板１上に電極２、電極３を形成する。
（ｂ）電極２と電極３とを接続する高分子膜４を形成する。
（ｃ）高分子膜４に「低抵抗化処理」を施す。
（ｄ）電極２と電極３との間に電流を流す（「電圧印加工程」を施す）ことで、高分子膜４に「低抵抗化処理」を施すことで得られた膜４’の一部に間隙５を形成する。
【００７１】
上記のように構成される電子放出素子では、間隙５に十分な電界が印加されたときに電子が間隙５をトンネルして、電極２、３間に電流が流れる。このトンネル電子の一部が放出電子となる。
【００７２】
カーボン膜４’は全面において導電性を有することが好ましいが、必ずしも全体が導電性を有していなくてもよい。かかる膜４’が絶縁体であると、電極２，３間に電位差を与えても、間隙５に電界がかからず、電子を放出せしめることができないためである。カーボン膜４’は、好ましくは、少なくとも電極２（および電極３）と間隙５との間の領域が、導電性を有しており、この様な構成とすることで間隙５に十分な電界を与えることができる。
【００７３】
本発明の電子放出素子においては、間隙５が一方の電極の近傍に偏って配置される。そして、図１（ｂ）、図４、図５、図７（ｂ）、図１６（ｂ）、図２８などに模式的に示す様に、間隙５内の少なくともその一部において、電極２の表面が露出（存在）していることが好ましい。この構成を換言すると、間隙５内において、電極３に接続するカーボン膜（導電性膜）４’と、電極２（電極２の表面の一部）とが対向している形態とも言える。あるいはまた、間隙５の少なくとも一部が、電極３に接続するカーボン膜（導電性膜）４’と、電極２（電極２の表面の一部）と、基体１とによって構成される形態とも言える。また、上記「間隙」は「空隙」とも言うことができる。
【００７４】
尚、本発明における上記「露出」とは、電極２の表面が完全に露出している場合を含むのは当然であるが、電極２の表面に、不純物や雰囲気中のガスの吸着物などが存在している、あるいは、付着（吸着）している状態を排除するものではない。また、間隙５は、後述する「電圧印加工程」時における、電極とカーボン膜と基板との間における、熱変形や熱歪などの相互作用によって形成されると推測されている。そのため、本発明においては、「電圧印加工程」を経た後の間隙５内において、「電圧印加工程」前に電極２表面に接触していたカーボン膜などの残渣が、電極２の表面にわずかに付着した状態であっても、上記「露出」に相当する。また、少なくとも、断面ＴＥＭ写真や、ＳＥＭ写真において、間隙５内の電極２表面に明らかな被膜の存在が確認されなければ、この状態も本発明における「露出」に相当する。
【００７５】
間隙５が、一方の電極近傍に形成されると、電子放出素子の電気伝導特性（電子放出特性）が、電極２，３間に印加する印加電圧の極性に対して著しく非対称にすることができる。順極性で電圧を印加した場合（電極２の電位を電極３の電位よりも高くする場合）と、その逆の極性（逆極性）で電圧を印加した場合で比べると、例えばそれぞれ２０Ｖの電圧を印加した場合を比較した際、電流値に１０倍以上の差が生じる。この時、本発明の電子放出素子の電圧−電流特性は高電界下でのトンネル伝導型であることを示している。
【００７６】
そのため、本発明の電子放出素子を図１５や図２５、図２６、図３１、図３５、図３８などに模式的に示す様に、マトリクス状に配置し、各々の電子放出素子を、走査信号が印加される走査配線６３と、走査配線に直交し、走査信号に同期して変調信号が印加される信号配線６２とに接続し、走査配線６３に、順次、走査信号パルスを印加して線順次駆動した場合において、電子放出させるための順バイアスとは逆のバイアスが、何らかの原因で電子放出素子に印加されても、不要な電子放出を抑制することができる。その結果、ディスプレイなどにおいては表示中の不要な発光を抑制できるため、コントラストに優れたディスプレイを形成することができる。
【００７７】
また、上記本発明の電子放出素子では、非常に高い電子放出効率が得られる。この電子放出効率の測定に際しては、素子上にアノード電極を配置し、間隙５に近接する側の電極２が電極３に対して高電位になるように駆動する。このようにすると、非常に高い電子放出効率が得られる。電極２，３間に流れる素子電流Ｉｆと、アノード電極に捕捉される放出電流Ｉｅの比（Ｉｅ／Ｉｆ）を電子放出効率と定義すれば、この値は、従来の表面伝導型電子放出素子の数倍の値である。
【００７８】
上記したように、本発明の電子放出素子においては、間隙５を一方の電極際に配置することが重要である。以下に間隙５を一方の電極際に選択的に形成する方法について述べる。
【００７９】
前述したように、間隙５は、高分子膜４に「低抵抗化処理」を施して得られた膜４’に電圧を印加する（電流を流す）「電圧印加工程」を行うことで形成される。「低抵抗化処理」を施して得られた膜と電極２とで構成される接続形態と、「低抵抗化処理」を施して得られた膜と電極３とで構成される接続形態とを非対称とすることで、間隙５を一方の電極の端部（エッジ）近傍に選択的に配置することができる。
【００８０】
これは、「電圧印加工程」により間隙５を形成する際に、一方の電極の端部（エッジ）近傍で発生するジュール熱を、他方の電極の端部（エッジ）近傍で発生するジュール熱よりも高くなるように制御することにより成しえる。
【００８１】
「電圧印加工程」において電極２近傍で発生するジュール熱と電極３近傍で発生するジュール熱を、非対称にする手法の幾つかを以下に例示する。しかしながら本発明における非対称にする手法は以下の例にのみ限定されるわけではない。
【００８２】
（１）高分子膜４を「低抵抗化処理」することで得られた膜４’と電極２との接続抵抗またはステップカバレージと、高分子膜に「低抵抗化処理」することで得られた膜４’と電極３との接続抵抗またはステップカバレージとを非対称にする。
（２）高分子膜に「低抵抗化処理」することで得られた膜４’と電極２とが接続する領域の近傍と、高分子膜を「低抵抗化処理」することで得られた膜４’と、電極３とが接続する領域の近傍とで、熱の拡散の度合いを異なるように設計する。
（３）電極の形状が非対称であるとき、高分子膜４の成膜方法によっては、高分子膜の形成時に膜厚分布に偏りが生じさせることができる。このような場合、高分子膜４に「低抵抗化処理」を行っても、抵抗値が偏った分布を持たせることができる。
（４）電極２と「低抵抗化処理」により得られた膜４’との接続長と、電極３と「低抵抗化処理」により得られた膜４’との接続長とを非対称にすれば、「電圧印加工程」時に接続長の短い方の電流密度を大きくすることができる。
【００８３】
従って、例えば上記した方法を用いれば、「電圧印加工程」において、第１の電極近傍で発生するジュール熱と、第２の電極近傍で発生するジュール熱とを異なる様にすることできる。その結果、一方の電極近傍に選択的に間隙５を形成することができる。上記した「電圧印加工程」における、第１の電極近傍で発生するジュール熱と第２の電極近傍で発生するジュール熱との差は、大きければ大きいほど良いが、実際のプロセスを考慮すると、発生するジュール熱は、ジュール熱の大きい方がジュール熱の小さい方の１．１倍以上、好ましくは１．５倍以上、さらに好ましくは１．７倍以上に設定される。
【００８４】
上記ジュール熱を制御するより具体的な手法の１つは、第１の電極と高分子膜（あるいは高分子膜４を「低抵抗化処理」することで得られた膜４’）とで構成される接続形態と、第２の電極と高分子膜（あるいは高分子膜４を「低抵抗化処理」することで得られた膜４’）とで構成される接続形態とを非対称とした上で、「電圧印加工程」を施すことにより、選択的に一方の電極近傍に間隙を配置するものが挙げられる。
【００８５】
また、例えば、図１６や図１８などに示す様に、電極２の形状（厚みや大きさ）と、電極３の形状（厚みや大きさ）とを互いに異なる様に設けることによって、前記した接続形態の非対称性を実現することができる。
【００８６】
あるいは、電極２と電極３の形状は実質的に同一にしておき、電極２近傍の高分子膜（あるいは高分子膜４を「低抵抗化処理」することで得られた膜４’）の形状と、電極３近傍の高分子膜（あるいは高分子膜４を「低抵抗化処理」することで得られた膜４’）の形状とを異なる様に設けることによって、前記した接続形態の非対称性を実現することができる。この手法は、例えば、図２８などに示す様に、電極２と高分子膜４（あるいは高分子膜４を「低抵抗化処理」することで得られた膜４’）との接続長と、電極３と高分子膜４（あるいは高分子膜４を「低抵抗化処理」することで得られた膜４’）との接続長とを、異なる様に設けることによって実現することができる。このように「接続長」を異ならせる手法の他の例としては、詳しくは後述するように、例えば、図３６などに示すように、表面エネルギーが異なる電極２と電極３を用意し、高分子膜を液体塗布法を用いて形成することで、高分子膜と電極２、３との夫々の「接続長」を異なるようにする手法も採用できる。
【００８７】
尚、本発明における「接続長」とは、「電極（２，３）の端部（エッジ）において、高分子膜４（あるいは高分子膜４を「低抵抗化処理」することで得られた膜４’）と、電極（２，３）とが接している長さ」を指す。あるいは、また、「接続長」とは、「電極（２，３）と、高分子膜４（あるいは高分子膜４を「低抵抗化処理」することで得られた膜４’）と、基体１とが接することで形成される部分の長さ」と言う事もできる。尚、ここで言う「電極の端部」は図１６に示されている「電極端部」と同じものを指す。
【００８８】
尚、本発明においては、電極２の形状と電極３の形状とを異ならせると共に、高分子膜４（あるいは高分子膜４を「低抵抗化処理」することで得られた膜４’）と電極（２，３）とが接している長さ（接続長）を異ならせることによっても上記接続形態の非対称性を実現することもできる。
【００８９】
あるいはまた、上記本発明の思想を具体的にする手法の別の方法としては、例えば、上記「低抵抗化処理」において、一方の電極近傍の高分子膜４の「低抵抗化」の度合いと、もう一方の電極近傍の高分子膜４の「低抵抗化」の度合いに差を持たせる方法により上記した接続形態の非対称性を実現する手法が挙げられる。
【００９０】
上記した接続形態の非対称性は、電極２と高分子膜４（あるいは高分子膜４を「低抵抗化処理」することで得られた膜４’）との接触抵抗と、電極３と高分子膜４（あるいは高分子膜４を「低抵抗化処理」することで得られた膜４’）との接触抵抗とを異ならせる手法によっても実現できる。
【００９１】
また、上記した接続形態の非対称性は、例えば、一対の電極２、３の材料（または組成）を互いに異ならせることによって、一方の電極における熱伝導性（熱伝導率）と、他方の電極における熱伝導性（熱伝導率）を異なるようにすることによっても実現できる。
【００９２】
次に、図２、図３、図１６、図１７、図１８、図２８、図２９、図３２、図３６などを参照して本発明の電子放出素子の一連の製造プロセスの一例をより具体的に説明する。
【００９３】
（１）ガラスなどからなる基板（基体）１を洗剤、純水および有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により電極材料を堆積後、例えばフォトリソグラフィー技術を用いて基体１上に電極２、３を形成する（図２（ａ））。尚、基体１の材料としては、後述する「低抵抗化処理」の際に基体裏面からの光照射を行う場合などにおいては、ガラスなどの透明な基体を用いることが好ましい。基体１は、基本的には絶縁性の基体であれば良い。電極２と電極３との間隔は、１μｍ以上１００μｍ以下が好ましい。
【００９４】
ここで、電極材料としては、比抵抗の低い材料からなる膜を用いることができる。そして、特に、図１に示した間隙５が近傍に配置される、電極２の材料としては、後述する「低抵抗化処理」および間隙５を形成するための「電圧印加工程」を終えた後のカーボン膜４’とは異なる材料である。そして、さらには、カーボン膜４’の比抵抗よりも、電極２の比抵抗が低い材料で構成することが好ましい。即ち、図１（ｂ）において、基体１表面に対して垂直方向（電極２とカーボン膜４’とが積層される方向）において、電極２と接続されるカーボン膜４’の比抵抗が、電極２の比抵抗よりも高くなるような材料を電極２の材料として選ぶことが好ましい。そのため、電極２の材料としては、具体的には金属または金属を主成分とする材料を用いることが好ましい。
【００９５】
尚、図２に示した工程では、電極２と電極３の形状を実質的に同一の形状とした。しかし、本発明においては、前述したように、図１６、図１８などに示すように、電極２と電極３の形状を異なるように形成することで、「電圧印加工程」によって形成される間隙５の位置を制御する場合もある。
【００９６】
電極２と電極３とを異なる形状で形成する場合は、例えば、先ず、電極２，３を同じ厚みで形成した後、一方の電極（図１６では電極２）をマスクし、他方のみを更に厚く形成する方法がある。この様にする事で、厚みを厚くした電極の熱伝導性をもう一方の電極の熱伝導性よりも高くすることができる。その結果、後述する「電圧印加工程」によって形成される間隙５が、厚みが薄い方の電極の近傍に配置することができる。
【００９７】
また、図１８などに示す形態の電極を形成する場合には、例えば、一方の電極のパターニングをリフトオフにて行い、他方をエッチングにて行うことで形成することができる。このよにすれば、一方の電極２の側面と基体１の表面とがなす角度θ₁と、他方の電極３の側面と基体１の表面とがなす角度θ₂とを、異なる角度となるように作成する事ができる。
【００９８】
また、図２８などに示した、高分子膜４（あるいは、高分子膜４に後述する「低抵抗化処理」を施すことで得られた膜４’）の形状により、間隙５の位置を制御する方法を採用する場合には、本工程においては、上述した電極２の形状と電極３の形状とを非対称にするプロセスは必ずしも行われる訳ではない。
【００９９】
また、詳しくは後述するが、図３６などに示したように、電極２の表面エネルギーと電極３の表面エネルギーとを異なる様にすることで、間隙５を一方の電極の近傍に配置する手法もある。その様な場合においては、電極２と電極３との形状を非対称にするプロセスは必ずしも行われる訳ではない。
【０１００】
そして、上記した表面エネルギーを異ならせる場合は、様々な手法を用いることができるが、その中から、以下に２つの方法を挙げる。１つ目の方法としては、電極２と電極３とを同じ材料で形成し、その後に、電極２の表面エネルギーと電極３の表面エネルギーとを異ならせる「表面エネルギーの調整工程」を施す方法が挙げられる。２つ目の方法としては、電極２を構成する材料と電極３を構成する材料とを異ならせる方法が挙げられる。
【０１０１】
尚、上記「表面エネルギーの調整工程」を行う場合には、本工程内、あるいは、本工程と、次の工程である高分子膜４の形成工程との間に行われる。
【０１０２】
電極２と電極３の各々の表面エネルギーを異なるようにする具体的な方法としては、種々の方法を用いることができるが、例えば、電極２と電極３とを同一の材料で形成した後に、一方の電極をマスキングした上で、アルカリ洗浄を行なう方法や、電極２と電極３とを同一の材料で形成した後に、一方の電極をマスキングした上で、有機雰囲気中に一定時間放置する方法や、電極２と電極３とを同一の材料で形成した後に、一方の電極にある材料を添加（インプラなど）ドープする方法や、最初から電極２と電極３とを異なる材料で形成する方法などを用いることができる。上記方法以外でも表面エネルギーを異なるようにできれば何れの方法を用いても構わない。
【０１０３】
（２）次に、電極２、３を設けた基体１上に、電極２，３間を繋ぐ高分子膜４を形成する（図２（ｂ））。
【０１０４】
本発明に用いられる「高分子」とは、少なくとも炭素原子同士の結合を有するものを意味する。炭素原子間の結合を有する高分子に熱を加えると、炭素原子間の結合の解離、再結合が生じて導電性が上昇する場合があり、この様に熱を加えることにより、導電性が上昇する高分子を本発明では用いる。
【０１０５】
また、本発明においては、後述する「低抵抗化処理」においては、電子やイオンなどの粒子線やレーザなどの光を照射することで、高分子膜の低抵抗化（導電性の上昇）を実現する。そのため、本発明の「低抵抗化処理」においては、熱以外の要因、例えば電子線による分解再結合、光子による分解再結合が、熱による分解再結合に加味されて、高分子膜を構成する炭素原子間の結合の解離、再結合を生じさせて、高分子膜の導電性の向上をより効率的に行っていることも考えられる。
【０１０６】
尚、本発明においては、熱及び上記したような熱以外の要因による、高分子の構造的変化及び導電性の変化を総称して「改質」と表記する。
【０１０７】
本発明においては、高分子中の炭素原子間の共役二重結合が増加することで導電性が増すと解釈することができ、「改質」の進行の度合いにより導電性が異なる。
【０１０８】
炭素原子間の結合の解離・再結合によって導電性が発現しやすい高分子、すなわち炭素原子間の二重結合が生成しやすい高分子としては、芳香族系高分子が挙げられる。特に芳香族ポリイミドは、比較的低温で高い導電性を有する熱分解高分子が得られる高分子である。一般に芳香族ポリイミドは、それ自身絶縁体であるが、ポリフェニレンオキサジアゾール、ポリフェニレンビニレンなど、熱分解を行う前から導電性を有する高分子もある。これらの高分子も、熱分解により更なる導電性が発現するため、本発明において好ましく用いることができる高分子である。
【０１０９】
高分子膜４の形成方法は、公知の種々の方法、すなわち、回転塗布法、印刷法、ディッピング法等を用いることができる。特に、印刷法によれば、安価に高分子膜４を形成できるため、好ましい手法である。中でも、インクジェット方式の印刷法を用いれば、パターニング工程を不要とすることができ、また、数百μｍ以下のパターンの形成も可能であるため、フラットディスプレイパネルに適用されるような、高密度に電子放出素子を配置した電子源の製造に対しても有効である。
【０１１０】
インクジェット方式やスピンコート法などによって高分子膜４を形成する場合、高分子材料の溶液を液滴付与し、乾燥させればよいが、必要に応じて、所望の高分子の前駆体溶液を液滴付与し、加熱等により高分子化させることもできる。
【０１１１】
本発明においては、上記高分子材料としては、芳香族系高分子が好ましく用いられるが、これらの多くは溶媒に溶けにくいため、その前駆体溶液を塗布する手法が有効である。一例を挙げれば、芳香族ポリイミドの前駆体であるポリアミック酸溶液を塗布し、加熱等によりポリイミド膜を形成することができる。
【０１１２】
なお、高分子の前駆体を溶かす溶媒としては、例えば、Ｎ−メチルピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミド、ジメチルスルホキシドなどが使用でき、また、ｎ−ブチルセロソルブ、トリエタノールアミンなどと併用することもできるが、本発明が適用できれば特に制限は無く、これらの溶媒に限定されるわけではない。
【０１１３】
尚、図２８を用いて説明した様に、電極２と高分子膜４（あるいは高分子膜４に「低抵抗化処理」を施すことで得られた膜４’）との接続長と、電極３と高分子膜４（あるいは高分子膜４に「低抵抗化処理」を施すことで得られた膜４’）との接続長とを、高分子膜４（あるいは高分子膜４に「低抵抗化処理」を施すことで得られた膜４’）の形状によって異なるようにする場合には、本工程においてその処理を行う。その一例としては例えば、図２８に示す様に、高分子膜４と電極２との接続長（≒Ｗ１）と、高分子膜４と電極３との接続長（≒Ｗ２）とが異なるように、高分子膜４を形成する。
【０１１４】
上記接続長を異ならせるためには、高分子膜４のパターニングによって行う方法を用いることができる。あるいは、また、インクジェット方式を用いて高分子膜を形成する場合には、図３２などに示す様に、電極間の中央ではなく、一方の電極に片寄って液滴４”を付与する方法を用いることもできる。あるいは、また、詳しくは後述するが、図３６などに示す様に、一方の電極の表面エネルギーと他方の電極表面の表面エネルギーとが異なった状態で、高分子材料の溶液あるいは高分子材料の前駆体溶液を付与し、加熱することで、接続長が異なる高分子膜４を形成することもできる。この様に、接続長を異ならせる手法としては、様々な方法を適宜選択することができる。
【０１１５】
上記した高分子膜４と電極２との接続長（≒Ｗ１）と、高分子膜４と電極３との接続長（≒Ｗ２）との差は、大きければ大きいほど良いが、実際のプロセスを考慮すると、長い方の接続長が短い方の接続長の１．１倍以上、好ましくは１．５倍以上、さらに好ましくは１．７倍以上に設定される。
【０１１６】
（３）次に、高分子膜４を低抵抗化せしめる「低抵抗化処理」を行う。「低抵抗化処理」は、高分子膜４に導電性を発現せしめ、高分子膜４を所望の抵抗値を有する導電性膜４’とする処理である。なお、この「低抵抗処理」により形成される導電性膜４’は、「炭素を主成分とする導電性膜」、あるいは単に「カーボン膜」と言うこともできる。
【０１１７】
この工程では、後述の間隙５の形成工程の観点から、高分子膜４の、シート抵抗が、１０³Ω／□以上１０⁷Ω／□以下の範囲（あるいは比抵抗が１０^-3Ωｃｍ以上１０Ωｃｍ以下）に下がるまで「低抵抗化処理」を行う。この「低抵抗化処理」の一例としては、高分子膜４を加熱することにより、実現することができる。加熱により高分子膜４が低抵抗化する（導電化する）理由としては、高分子膜４内の炭素原子間の結合の解離、再結合を行うことで導電性を発現することが挙げられる。
【０１１８】
加熱による「低抵抗化処理」は、前記高分子膜４を構成する高分子を分解温度以上の温度で加熱することで達成することができる。また、上記高分子膜４の加熱は不活性ガス雰囲気中や真空中といった酸化抑制雰囲気下において行うことが特に好ましい。
【０１１９】
前述した芳香族高分子、特に芳香族ポリイミドは、高い熱分解温度を有するが、その熱分解温度を超えた温度、典型的には、７００℃から８００℃以上で加熱することにより、高い導電性を発現せしめることができる。
【０１２０】
しかしながら、本発明のように、電子放出素子を構成する部材である高分子膜４が熱分解するまでの加熱を行う場合、オーブンやホットプレートなどによって全体を加熱する方法では、電子放出素子を構成する他の部材の耐熱性の観点から、制約を受ける場合がある。特に、基体１においては、石英ガラスやセラミックス基板など、特に高い耐熱性を有するものに限定され、大面積のディスプレイパネル等への適用を考えると、非常に高価なものになってしまう。
【０１２１】
そこで、本発明では、より好適な「低抵抗化処理」の方法として、電子ビームやイオンビームなどの粒子ビーム照射手段、またはレーザービームやハロゲン光などの光照射手段から、粒子ビームまたは光を高分子膜４に照射することにより、高分子膜４を「低抵抗化処理」することが好ましい。このようにすれば、他の部材への熱の影響を抑えた状態で、高分子膜４の「低抵抗化処理」を行うことが可能となる。上記粒子ビーム、レーザビームやハロゲン光などを、基板上の高分子膜に、外部からエネルギーを供給する手段であることから、「エネルギービーム」と呼ぶこともできる。
【０１２２】
上記「低抵抗化処理」の一例を以下に説明する。
【０１２３】
（電子ビーム照射を行う場合）
電子ビームを照射する場合は、電極２，３、高分子膜４を形成した基体１を、電子銃が装着されている減圧雰囲気下（真空容器内）にセットする。容器内に設置された電子銃から高分子膜４に対して電子ビームを照射する。この時の電子ビームの照射条件としては、加速電圧Ｖ_ac＝０．５ｋＶ以上４０ｋＶ以下であることが好ましい。また、この電子線を照射している間、電極２、３間の抵抗値をモニターし、前述した所望の抵抗値が得られた時点で電子線照射の終了を判断することができる。
【０１２４】
（レーザービーム照射を行う場合）
レーザービームを照射する場合は、電極２，３、高分子膜４を形成した基体１を、ステージ上に配置し、高分子膜４に対してレーザービームを照射する。このとき、レーザーを照射する環境は、高分子膜４の酸化（燃焼）を抑制するため、不活性ガス中や真空中で行うのが好ましいが、レーザーの照射条件によっては、大気中で行うことも可能である。
【０１２５】
この時のレーザービームの照射条件としては、例えば、パルスＹＡＧレーザの第二高調波（波長５３２ｎｍ）を用いて照射することが好ましい。また、このレーザーを照射している間、電極２、３間の抵抗値をモニターし、所望の抵抗値が得られた時点でレーザービーム照射の終了を判断することができる。
【０１２６】
また上記した「低抵抗化処理」は、高分子膜４の全体に渡って行う必要は必ずしもないが、本発明の電子放出素子が真空雰囲気中で駆動されることを加味すると、絶縁体が真空雰囲気中に露出することは好ましくない。そこで、前記「低抵抗化処理」は、実質的に高分子膜４の全表面に対して行われることが好ましい。
【０１２７】
また、上記「低抵抗化処理」により形成される導電性膜４’は、「炭素を主成分とする導電性膜」、あるいは単に「カーボン膜」とも呼ばれる。
【０１２８】
「低抵抗化処理」において、既に述べたように、一方の電極近傍の高分子膜の低抵抗化の度合いと、もう一方の電極近傍の高分子膜の低抵抗化の度合いとを異ならせ、それによって間隙５の形成位置を異ならしめる場合においては、具体的には、間隙５を寄せたい電極に近い領域の高分子膜４を、もう一方の電極に近い領域の高分子膜よりも高抵抗な状態となる様に「低抵抗化処理」を行うことで実現することができる。
【０１２９】
換言すると、一対の電極間の領域内の高分子膜４において、近傍に間隙５を配置しようとする電極（図２、図３で言えば電極２）の近傍における高分子膜４の比抵抗（電気抵抗率）を、もう一方の電極（図２、図３で言えば電極３）の近傍における高分子膜４の比抵抗よりも高い状態となるように「低抵抗化処理」を行う。この様にすることで、後述する間隙５の形成工程において、電圧を一対の電極（２，３）間に印加した際に、一方の電極近傍において発生するジュール熱が、他方の電極近傍において発生するジュール熱よりも多くすることができる。その結果、所望の電極近傍に精度良く間隙５を配置することができる。
【０１３０】
図３（ａ）及び図３（ｂ）においては、上記した「低抵抗化処理」を、レーザビームを照射することによって行う場合の模式図を示している。具体的には、ここでは、図３（ｂ）に示す様に、電極３の一部にレーザ光を照射することで電極３から電極２に向かって高分子膜４の加熱温度に傾斜をつけて、「低抵抗化処理」を行う例を示した。この様にすることで、電極２に近い領域の比抵抗が、電極３に近い領域の比抵抗よりも高い導電性膜４’を形成することができる。
【０１３１】
ここでは、レーザを用いた例を示したが、前述した様に、粒子ビーム照射手段、または光照射手段から、粒子ビームまたは光を照射することでも、比抵抗に分布を設けることができる。
【０１３２】
また、上記した比抵抗に分布を設ける手法は、ここでは、「低抵抗化処理」と同一の工程で行う手法を示したが、高分子膜４を実質的に一様に「低抵抗化処理」を行ったあとに、別の工程として、比抵抗に分布を設ける工程を行ってもよい。
【０１３３】
更には、また、図９（ａ）に示す様に、高分子膜４を実質的に一様に低抵抗処理するために、高分子膜４全体に電子線を照射した後に、電極３側にのみレーザ光を照射することで高分子膜４の比抵抗に分布を設けることができる。従って、複数の低抵抗化手段（粒子ビーム照射手段または光照射手段）を用いて、低抵抗化処理を行うことができる。また、上記手法においては、電子線を照射した後にレーザ光を照射した例を示したが、電子線とレーザ光の照射を同時に行うことも可能である。
【０１３４】
（４）次に、前記工程（３）により得られた導電性膜４’に、間隙５の形成を行う（図３（ｃ））。この工程は「電圧印加工程」と呼ばれる。
【０１３５】
間隙５の形成は、電極２、３間に電圧を印加する（電流を流す）ことによって行なわれる。この「電圧印加工程」により、導電性膜（高分子膜を「低抵抗化処理」することで得られた膜）４’の一部に間隙５が形成される。このとき印加する電圧は、ＤＣでもＡＣでもよく、また、矩形パルス等のパルス状の電圧であってもよいが、好ましくはパルス電圧が用いられる。
【０１３６】
なお、上記「電圧印加工程」は、前述の「低抵抗化処理」と同時に、電極２、３間に電圧を印加することによっても行うことができる。また、間隙５を再現性よく形成するためには、電極２，３に印加するパルス電圧を漸増させる「昇圧フォーミング」を行うことが好ましい。
【０１３７】
また、上記電圧印加工程は、減圧雰囲気下で行うことが好ましく、特には１．３×１０^-3Ｐａ以下の圧力の雰囲気下で行うのが望ましい。
【０１３８】
上記「電圧印加工程」により形成される間隙５は、電極２と電極３を通り、基板１表面に対して垂直な平面（断面図）で見ると、電極３に接続すると共に、基板１表面上に配置されたカーボン膜の端部と、電極２の端部とで少なくとも構成されると言うことができる（図１６など参照）。あるいは、電極２と電極３を通り、基板１表面に対して垂直な平面（断面図）で見ると、間隙５は、電極２上に配置されたカーボン膜の端部と、電極３に接続すると共に、基板１表面上に配置されたカーボン膜の端部とで少なくとも構成される（図１６など参照）と言うこともできる。より詳細に述べると、電極２と電極３を通り、基板１表面に対して垂直な平面（断面図）で見ると、間隙５は、電極２の端部と、電極２上に配置されたカーボン膜の端部と、電極３に接続すると共に、基板１表面上に配置されたカーボン膜の端部とで構成される（図１６など参照）と言うことができる。
【０１３９】
以上の工程（１）〜工程（４）により本発明の電子放出素子が形成される。上記「電圧印加工程」により、間隙５がカーボン膜（導電性膜）４’に形成されるメカニズムは定かではないが、以下に、推測される間隙の形成メカニズムを述べる。
【０１４０】
上記「電圧印加工程」により発生したジュール熱によって、導電性膜４’は昇温する。そして導電性膜４’は、負の抵抗温度係数を持つために、更に比抵抗が下がる。その結果、電圧印加期間中に、導電性膜４’には時間経過とともに、より大きなジュール熱を発生し、比抵抗を下げるといった反応が進行する場合があると考えている。
【０１４１】
前述したように、図１６、図１８、図２８などに示した電極２，３および高分子膜４の構成を採用することにより、上記「電圧印加工程」において発生するジュール熱を、一方の電極近傍でより多くすることができる。一方、「電圧印加工程」で発生したジュール熱は、基体１や、電極２、３を介して放熱されるため、一般に、基体１の材料よりも熱伝導性に優れた材料から構成される電極２，３の近傍では、温度勾配が大きくなる。そして、ある一定の温度、及び温度勾配を超えると、導電性膜（高分子膜を「低抵抗化処理」することで得られた膜）４’は歪に耐え切れなくなり、膜厚が薄く温度勾配の大きい電極端部において、破断に至り、その結果、間隙５が形成されるものと発明者らは推測している。また、換言すると、「電圧印加工程」時における、電極２、３、カーボン膜４’（高分子膜に低抵抗化処理を施すことによって得た膜）、基板１の各々の収縮や熱膨張や熱変形などの相対的な変化により、間隙５が形成されるものと発明者らは推測している。
【０１４２】
尚、前述の「低抵抗化処理」を経て得られた膜４’は、上記した「電圧印加工程」において更に抵抗を下げる場合がある。そのため、「低抵抗化処理」を行った後の導電性膜４’と、上記「電圧印加工程」を経て間隙５が形成された後の導電性膜４’とでは、その電気的特性や、膜質などに若干の差が生じている場合がある。しかし、「低抵抗化処理」を行った後の膜も、「電圧印加工程」を経て間隙５が形成された後の膜も、どちらも炭素を主成分とする膜である。そのため、本発明においては、特に断りがない限り、高分子膜に「低抵抗化処理」を行った結果として得られた膜と、上記「電圧印加工程」を経て間隙５が形成された後の膜との区別をしない。さらに、詳しく述べると、「低抵抗化処理」を終えた膜（「高分子膜に低抵抗化処理を施すことによって得た膜」）と、「電圧印加工程」を終えた膜（「カーボン膜」）との間に、炭素の結晶性の観点において特に優位差がない場合には、上記「カーボン膜」という表現と「高分子膜を低抵抗化処理することによって得た膜」という表現は、プロセス段階を区別する表現ではあっても、膜質として区別する表現するものではない。
【０１４３】
また、上記の様にして形成した間隙５を有する膜４’に、電極２，３を介して電圧を印加することにより、間隙５をトンネル電流が流れる。そして、このときに、基体１に対向して配置されたアノード電極（不図示）に高電圧を印加すると、上記トンネル電流の一部が散乱され、そして、その散乱されたトンネル電流の一部をアノード電極に到達させることができる。
【０１４４】
電子線分布観察顕微鏡等を用いて、電子放出点の分布を詳細に観察すると、電子放出点（電子放出サイト）は、間隙５に沿って、離散的、或いは連続的（離散的放出点が分離観察不可能な程度に密接に連なっている場合を含む）に形成されていることがわかる。
【０１４５】
上記した「電圧印加工程」により形成される間隙５は、図１（ｂ）の断面模式図に示したような形態の他にも、図４、図５、図７（ｂ）などに示すような形態をとり得る。
【０１４６】
図１（ｂ）などに示す様に、本発明の電子放出素子においては、電極２，３間を通り、電極２，３が配置された基体１の表面に対して実質的に垂直な平面（断面）において、一方の電極３に接続するカーボン膜４’は、電極２、３間の基体１表面上に配置される。
【０１４７】
そして、本発明の電子放出素子においては、前述したように、図１（ｂ）などに示す様に、間隙５内の少なくともその一部において、電極２の表面が露出（存在）している構成を有することが好ましい。この構成を換言すると、間隙５内において、電極３に接続するカーボン膜（導電性膜）４’と、電極２（電極２の表面の一部）とが対向している形態とも言える。あるいはまた、間隙５が、電極３に接続するカーボン膜（導電性膜）４’と、電極２（電極２の表面の一部）と、基体１とによって構成される形態とも言える。尚、本発明における「対向」とは、２つの部材同士の間が別の固体で埋められておらず、空間である状態を指す。但し、対向する部材の表面に若干の汚染や付着物が存在する場合を排除するわけではない。本発明における「対向」とは、少なくとも、ＳＥＭや断面ＴＥＭレベルで観測した際に、互いの表面に被膜が観察されない２つの部材が向かい合う様を含むものである。
【０１４８】
そしてまた、本発明の電子放出素子においては、特に、間隙５内において、電極３側に接続するカーボン膜（導電性膜）４’と、電極２および電極２に接続するカーボン膜（導電性膜）４’の積層体とが対向している形態がさらに好ましい。この構成を換言すると、間隙５内において、電極３側に接続するカーボン膜（導電性膜）４’に、電極２と電極２に接続するカーボン膜４’との界面が対向している形態とも言える。あるいは、また、間隙５が、電極３に接続するカーボン膜（導電性膜）４’と、電極２（電極２の表面の一部）と、電極２に接続するカーボン膜（導電性膜）４’と、基体１とによって構成される形態とも言える。より正確に記せば、本発明の電子放出素子の間隙５は、電極３に接続するカーボン膜４’の表面の一部（あるいは「端部」）と、基体１の表面の一部と、電極２の表面の一部と、電極２に接続するカーボン膜４’の表面の一部（あるいは「端部」）によって構成される。尚、電極２の表面は必ずしも間隙５内の全て（図１（ａ）のＷ方向の長さ方向の全て）に渡って露出する必要はない。また、電極３は間隙５から離れているために、電極３は間隙５内には露出（存在）しない。
【０１４９】
また、図１などにおいては、模式的に、カーボン膜４’が間隙５によって、完全に２分されている形態を示したが、本発明においては、電極２側のカーボン膜と電極３側のカーボン膜とが、電子放出に問題のない程度に、部分的に繋がっている場合も含む。
【０１５０】
本発明者らの研究によれば、間隙５内に、電極２と、電極２に接続するカーボン膜４’とが存在（露出）する形態であると、電子放出効率が特に向上することが分かっている。この理由は定かではないが、電極３に接続するカーボン膜４’側からトンネルした電子が、電極２と電極２上のカーボン膜との界面における電場などの影響により、間隙５を抜け出してアノード電極に確保される放出電子となる確率が高くなり、その結果、優れた電子放出効率、電子放出特性を得ることができると考えている。
【０１５１】
また、本発明の電子放出素子の間隙５内においては、電極２の表面が露出（存在）する構成であるが、電極３は間隙５から離れているために、電極３は間隙５内には露出（存在）しない。この様な構成とすることで、電極２，３間に印加する電圧の極性に対する、電子放出特性の非対称性を顕著にすることができる。これは、電極２（あるいは電極２に接続するカーボン膜）と、電極３に接続するカーボン膜４’とのどちら側から電子をトンネルさせるかによる電子放出効率の違いに起因すると思われる。そのため、間隙５内に電極２の表面が露出する構成とすることで、例えば図１５に示した様に、本発明の電子放出素子を多数マトリクス状に配置し、各々の電子放出素子を、走査信号が印加される走査配線（６３）と、走査配線に直交し、走査信号に同期して変調信号が印加される信号配線（６２）とに接続し、走査配線（６３）に、順次、走査信号パルスを印加して線順次駆動した場合において、電子放出させるための順バイアスとは逆のバイアスが、何らかの理由で電子放出素子に印加されても、不要な電子放出を抑制することができる。その結果、ディスプレイなどの場合には表示中の不要な発光を抑制できるため、コントラストに優れたディスプレイを形成することができる。
【０１５２】
また、前記間隙５の幅（電極３に接続するカーボン膜４’の、電極２側に向かう部分の先端と、間隙５内に露出する電極２の表面（または間隙５を構成する、電極２上に配置されるカーボン膜４’の表面）との距離）は、好ましくは５０ｎｍ以下であり、より好ましくは１０ｎｍ以下、さらに好ましくは５ｎｍ以下である。この様にすることで、本発明の電子放出素子は数十Ｖで駆動することができる。
【０１５３】
そして、図１（ｂ）などに示す様に、本発明の電子放出素子の間隙５内においては、基体１の表面と、電極３に接続するカーボン膜４’との間に、空隙部６が存在することが好ましい。換言すると、電極３に接続するカーボン膜４’の電極２側における端部（先端部）と基板１表面との間に空間があることが好ましい。このため、本発明の電子放出素子の間隙５の幅（電極２と電極３とが対向する方向における長さ）は、基体１の表面よりも上方に離れた位置において、その幅が狭くなっている。空隙部６は、前記したトンネル現象を生じる領域を基体１の表面から離すことになり、基体１中に含まれるイオン等が前記したトンネル現象を生じる領域へ悪影響を及ぼすことを抑制することができると推測される。その結果として、電子放出特性を安定化させると共に、電極３側に接続するカーボン膜４’と電極２との間の無効なリーク電流を抑制する作用があると推測される。
【０１５４】
本発明の電子放出素子においては、また、前記電圧印加工程における間隙５形成時のジュール熱を制御することで、間隙５内の基体１を変質させることができる。その結果、図４、図５、図７（ｂ）等に示すように、間隙５内の基体１に凹部７を形成することが出来る。凹部７を形成した場合には、前記した間隙５の一部を、前述した構成部材に加えて、さらに、凹部７が構成することになる。
【０１５５】
凹部７は間隙５を挟んで対向する部材（電極３に接続するカーボン膜４’と電極２（あるいは電極２に接続するカーボン膜４’））間の沿面距離を長くすることができる。その結果、非常に高い電界が印加される間隙５内において、基板１の表面を介した、望まない放電現象を抑制することができると考えている。その結果、不意な高電圧が電子放出素子に印加されても破壊しにくい耐久性のある電子放出素子を得ることができる。
【０１５６】
さらには、また、本発明の電子放出素子においては、電極２，３間を通り、電極２，３が配置された基体１の表面に対して実質的に垂直な平面（断面）図（図１（ｂ）、図４、図５、図７（ｂ）、図１６（ｂ）、図２８（ｂ）など）において、電極２に接続するカーボン膜４’表面の基体１表面からの高さを、電極２と電極３との間の領域であって、電極３に接続し、前記間隙５の一部を構成するカーボン膜４’の表面の基体１表面からの高さよりも高く設定する事が好ましい。この様な構成とし、電極２側の電位を電極３側の電位よりも高く設定して電子放出素子を駆動させた時に、ゲート電極である電極２側が、カソード電極である電極３に接続するカーボン膜４’先端部よりも上方（アノード側）に位置することになる。その結果、電子放出効率を向上する効果と共に、放出電子のビーム径を収束する効果を得ることができる。
【０１５７】
上記した、電極２に接続するカーボン膜４’表面の基体１表面からの高さを、電極３に接続し、前記間隙５の一部を構成するカーボン膜４’の表面の基体１表面からの高さよりも高く設定するための方法としては様々な方法を用いることができる。その一例としては、例えば以下のようなものが考えられる。例えば、図６（ｃ）に示す様に、電極３と対向する領域における、電極２の先端を細く（テーパー状に）しておき、前述した低抵抗化処理、および電圧印加工程を行うことによって形成することができる。これは、間隙５の形成時に、電極２の先端の熱的な変形・凝集がおこり、図７（ｂ）に示す様な、変形部（凝集部）８が生じ、その結果、電極２に接続するカーボン膜４’の表面の基体１表面からの高さを高くすることができる。
【０１５８】
また、前述した電極２の先端をテーパー形状にすることは、上記空隙６の大きさを制御することにも繋がる。空隙６は、前記電圧印加工程前の電極２の、電極３に対向する部分の先端部の膜厚が小さいほど形成しやすい。一方で、電極先端部の膜厚が大きい方が、間隙形成時の電流供給、及び電子放出時の電流供給、及び熱的耐久性において有利である。従って、上記のように、前記電圧印加工程前の電極２の、電極３に対向する部分の先端部の形状を、先端に向かって徐々に膜厚が減少するような、テーパー状の形状にしておくと、空隙６を制御性よく形成しつつ、且つ、電圧印加工程後の電極２の先端部を、凝集または変形により、厚くすることができる。
【０１５９】
以上のような工程を経て得られた本発明の電子放出素子の電圧−電流特性を図１２に示した測定装置によって計測したところ、図１３に模式的に示した特性を有していた。即ち、本発明の電子放出素子は、しきい値電圧Ｖｔｈを持っており、この電圧より低い電圧を電極２，３間に印加しても、電子は実質的に放出されないが、この電圧より高い電圧を印加することによって、素子からの放出電流（Ｉｅ）、電極２，３間を流れる素子電流（Ｉｆ）が増加しはじめる。
【０１６０】
本発明の電子放出素子は、上記した特性を有するため、同一基板上にマトリックス状に上記電子放出素子を複数配した電子源を構成し、所望の素子を選択して駆動することが可能である。
【０１６１】
尚、図１２において、図１など他の図で用いた符合と同じ符号を用いた部材は、同じ部材を指す。８４はアノードであり、８３は高圧電源、８２は電子放出素子から放出された放出電流Ｉｅを測定するための電流計、８１は電子放出素子に駆動電圧Ｖｆを印加するための電源、８０は電極２，３間を流れる素子電流Ｉｆを測定するための電流計である。電子放出素子の上記素子電流Ｉｆ、放出電流Ｉｅの測定にあたっては、電極２、３に電源８１と電流計８０とを接続し、該電子放出素子の上方に電源８３と電流計８２とを接続したアノード電極８４を配置している。また、本電子放出素子及びアノード電極８４は真空装置内に設置されており、その真空装置には不図示の排気ポンプ及び真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。なお、アノード電極と電子放出素子間の距離Ｈを４ｍｍとしており、真空装置内の圧力を１×１０^-6Ｐａとした。
【０１６２】
図２６は、本発明の製造方法により製造される電子放出素子１０２を用いた画像形成装置（画像表示装置）の一例を示す模式図である。尚、図２６では画像形成装置（気密容器１００）内を説明するために、後述する支持枠７２およびフェースプレート７１の一部を取り除いた図である。
【０１６３】
図２６において、１は本発明の電子放出素子１０２が多数配置されたリアプレートである。７１は、画像形成部材７５が配置されたフェースプレートである。７２は、フェースプレート７１とリアプレート１間を減圧状態に保持するための支持枠である。１０１はフェースプレート７１とリアプレート１間の間隔を保持するために、配置されたスペーサである。
【０１６４】
画像形成装置１００がディスプレイの場合には、画像形成部材７５は蛍光体膜７４とメタルバックなどの導電性膜７３から構成される。６２および６３はそれぞれ電子放出素子１０２に電圧を印加するために接続された配線である。Ｄｏｙ１〜ＤｏｙｎおよびＤｏｘ１〜Ｄｏｘｍは、画像形成装置１００の外部に配置される駆動回路などと、画像形成装置の減圧空間（フェースプレートとリアプレートと支持枠とで囲まれる空間）から外部に導出された配線６２および６３の端部とを接続するための取り出し配線である。
【０１６５】
次に、図２６に示した、上記本発明の電子放出素子を用いた本発明の画像形成装置（画像表示装置）の製造方法の一例を図１９乃至図２５などを用いて以下に示す。
【０１６６】
（Ａ）まず、リアプレート１を用意する。リアプレート１としては、絶縁性材料からなるものを用い、特には、ガラスが好ましく用いられる。
【０１６７】
（Ｂ）次に、リアプレート１上に、図１６で説明した一対の電極２，３を複数組み形成する（図１９）。
【０１６８】
ここで、電極２と電極３は、図１６（ｂ）に示す様に、電極３の厚みを電極２の厚みよりも厚くした。
【０１６９】
また、電極２，３の成膜方法は、スパッタ法、ＣＶＤ法、印刷法など種々の方法を用いることができる。なお、図１９では、説明を簡略化するために、Ｘ方向に３組、Ｙ方向に３組、合計９組の電極対を形成した例を用いているが、この電極対の数は、画像形成装置の解像度に応じて適宜設定される。
【０１７０】
（Ｃ）次に、電極３の一部を覆うように、下配線６２を形成する（図２０）。下配線６２の形成方法は、様々な手法を用いることができるが、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
【０１７１】
（Ｄ）下配線６２と、次工程で形成する上配線６３との交差部に絶縁層６４を形成する（図２１）。絶縁層６４の形成方法も様々な手法を用いることができるが、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
【０１７２】
（Ｅ）下配線６２と実質的に直交する上配線６３を形成する（図２２）。上配線６３の形成方法も様々な手法を用いることができるが、下配線６２と同様、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
【０１７３】
（Ｆ）次に、各電極対２、３間を接続するように、高分子膜４を形成する（図２３）。高分子膜４は、前述のように様々な方法で作成することができるが、大面積に簡易に形成するには、インクジェット法を用いることが好ましい。
【０１７４】
（Ｇ）続いて、前述した様に、各高分子膜４を低抵抗化する「低抵抗処理」を行う。この工程により、高分子膜４は、導電性膜４’に変化する（図２４）。具体的には、導電性膜４’の比抵抗が、１０^-3Ωｃｍ以上１０Ωｃｍ以下の範囲となる。
【０１７５】
（Ｈ）つぎに、前記工程（Ｇ）により得られた導電性膜４’（高分子膜を「低抵抗化処理」することにより得られた膜４’）に、間隙５の形成を行う。この間隙５の形成は、各配線６２および配線６３に電圧を印加することによって行う。これにより、各電極対２、３間に電圧が印加される。尚、印加する電圧としてはパルス電圧であることが好ましい。この「電圧印加工程」により、導電性膜４’の一部に間隙５が形成される（図２５）。そして間隙５は電極２の端部近傍に配置される。電子放出素子としては本発明を説明するいずれの図面に示した形態のものであっても構わないが、図１に示したような電極２上にカーボン膜が配置された形態であることが好ましく、図４や図５に示したような間隙５内の基板１表面が凹状になっている形態がより好ましく、さらには図５に模式的に示した形態が特に好ましい。
【０１７６】
なお、この「電圧印加工程」は、前述の「低抵抗化処理」と同時に、すなわち、電子ビームやレーザービームの照射を行っている最中に、電極２、３間に電圧パルスを連続的に印加することによっても行うことができる。いずれの場合においても、「電圧印加工程」は、減圧雰囲気下で行うのが望ましい。
【０１７７】
（Ｉ）次に、予め用意しておいた、アルミニウム膜からなるメタルバック７３と蛍光体膜７４とを有するフェースプレート７１と、上記工程（Ａ）〜（Ｈ）を経たリアプレート１とを、メタルバックと電子放出素子が対向するように、位置合わせする（図２７（ａ））。支持枠７２とフェースプレート７１との当接面（当接領域）には接合部材が配置される。同様に、リアプレート１と支持枠７２との当接面（当接領域）にも接合部材が配置される。上記接合部材には、真空を保持する機能と接着機能とを有するものが用いられ、具体的にはフリットガラスやインジウム、インジウム合金などが用いられる。
【０１７８】
図２７においては、支持枠７２が、予め上記工程（Ａ）〜（Ｈ）を経たリアプレート１上に接合部材によって固定（接着）された例を図示しているが、必ずしも本工程（Ｉ）時に接合されている必要はない。また、同様に、図２７においてはスペーサ１０１がリアプレート１上に固定された例を示しているが、スペーサ１０１も、本工程（Ｉ）時にリアプレート１に必ずしも固定されている必要はない。
【０１７９】
また、図２７では、便宜上、リアプレート１を下方に配置し、フェースプレート７１をリアプレート１の上方に配置した例を示したが、どちらが上であっても構わない。
【０１８０】
さらには、図２７では、支持枠７２およびスペーサ１０１は、予め、リアプレート１上に固定（接着）しておいた例を示したが、次の「封着工程」時に固定（接着）されるよう、リアプレート上またはフェースプレート上に載置するだけでもよい。
【０１８１】
（Ｊ）次に、封着工程を行う。上記工程（Ｉ）で対向して配置されたフェースプレート７１とリアプレート１とを、その対向方向に加圧しながら、少なくとも前記接合部材を加熱する。上記加熱は、熱的な歪を低減するために、フェースプレートおよびリアプレートの全面を加熱することが好ましい。
【０１８２】
尚、本発明においては、上記「封着工程」は、減圧（真空）雰囲気中あるいは非酸化雰囲気中にて行うことが好ましい。具体的な減圧（真空）雰囲気としては、１０^-5Ｐａ以下、好ましくは１０^-6Ｐａ以下の圧力が好ましい。
【０１８３】
この封着工程により、フェースプレート７１と支持枠７２とリアプレート１との当接部が気密に接合され、同時に、内部が高真空に維持された、図２６に示した気密容器（画像形成装置）１００が得られる。
【０１８４】
ここでは、減圧（真空）雰囲気中あるいは非酸化雰囲気中にて「封着工程」を行う例を示した。しかしながら、大気圧中で上記「封着工程」を行っても良い。この場合は、別途、フェースプレートとリアプレート間の空間を排気するための排気管を、気密容器１００に設けておき、上記「封着工程」後に、気密容器内部を１０^-5Ｐａ以下、好ましくは１０^-6Ｐａ以下に排気する。その後、排気管を封止することで内部が高真空に維持された気密容器（画像形成装置）１００が得ることができる。
【０１８５】
上記「封着工程」を真空中にて行う場合には、画像形成装置（気密容器）１００内部を高真空に維持するために、上記工程（Ｉ）と工程（Ｊ）との間に、前記メタルバック７３上（メタルバックのリアプレート１と対向する面上）にゲッター材を被覆する工程を設けることが好ましい。この時、用いるゲッター材としては、被覆を簡易にする理由から蒸発型のゲッターであることが好ましい。したがって、バリウムをゲッター膜としてメタルバック７３上に被覆することが好ましい。また、このゲッターの被覆工程は、上記工程（Ｊ）と同様に、減圧（真空）雰囲気中で行われる。
【０１８６】
また、ここで説明した画像形成装置の例では、フェースプレート７１とリアプレート１との間には、スペーサ１０１を配置した。しかしながら、画像形成装置の大きさが小さい場合には、スペーサ１０１は必ずしも必要としない。また、リアプレート１とフェースプレート７１との間隔が数百μｍ程度であれば支持枠７２を用いずに、接合部材によって直接リアプレート１とフェースプレート７１とを接合することも可能である。そのような場合には、接合部材が支持枠７２の代替部材を兼ねる。
【０１８７】
また、本発明においては、電子放出素子１０２の間隙５を形成する工程（工程（Ｈ））の後に、位置合わせ工程（工程（Ｉ））および封着工程（工程（Ｊ））を行った。しかしながら、工程（Ｈ）を、封着工程（工程Ｊ）の後に行うこともできる。また、当然であるが、ここでは図１６を用いて説明した形態の電子放出素子および製造方法を採用したが、前述した他の電子放出素子の形態および製造方法を採用することができる。
【０１８８】
【実施例】
以下に、本発明の実施例を詳細に説明する。
【０１８９】
［実施例１］
本実施例は、図１に示したような本発明の電子放出素子を製造した例である。
【０１９０】
基体１としては、ガラス基板を用いることで、以下のレーザー光を基体を透過させることができるので、ガラス基板の表裏に関係なくレーザー照射することができる。対向する電極２、３の材料としては、以下のレーザー照射に対して耐熱性が高く、特に熱伝導性が高い白金を用いた。高分子膜４としては、芳香族ポリイミドを用いた。
【０１９１】
以下、図１、図２、図３を用いて、本実施例の電子放出素子の製造方法を述べる。
【０１９２】
（工程１）
基板１として石英ガラス基板を用い、基体１を洗剤、純水および有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により素子電極材料を堆積後、例えばフォトリソグラフィー技術を用いて基体１上に電極２、３を形成する（図２（ａ））。この時、電極間隔Ｌは１０μｍとし、電極の幅Ｗを５００μｍ、その厚さを１００ｎｍとした。
【０１９３】
（工程２）
電極２、３を形成した基板に、芳香族ポリイミドの前駆体であるポリアミック酸（日立化成工業（株）製：ＰＩＸ−Ｌ１１０）溶液を、樹脂分３％までＮ−メチルピロリドン／トリエタノールアミン溶媒で希釈した溶液をスピンコータにより回転塗布し、真空中で、３５０℃まで昇温しベークして、イミド化を行った。この工程により形成されたポリイミド膜の膜厚は３０ｎｍであった。このポリイミド膜をフォトリソグラフィー技術により、電極２，３を跨ぐ様に、幅Ｗ’が３００μｍとなるようにパターニングし、所望の形状の高分子膜４を形成した（図２（ｂ））。
【０１９４】
（工程３）
次に、高分子膜４の低抵抗化処理を行った。具体的には、電極２、３、ポリイミド膜からなる高分子膜４を形成した基体１をステージ上（大気中）にセットし、電極３に対して、ＱスイッチパルスＮｄ：ＹＡＧレーザー（パルス幅１００ｎｍ、繰り返し周波数１０ｋＨｚ、パルスあたりのエネルギー０．５ｍＪ）の第二高調波（ＳＨＧ：波長６３２ｎｍ）を照射した（図３（ａ））。
【０１９５】
このとき、レーザー光は、ステージを移動させながら、電極３上を、電極３のエッジ（縁）と平行な方向（電極の幅方向）に照射した。このようにする事で、素子電極幅方向に渡って、均一に高分子膜の改質が進むようにした。レーザー照射の軌跡は、図３（ｂ）に示した。
【０１９６】
またこのとき、同時に電極間に抵抗モニター用の低電圧（ＤＣ５００ｍＶ）を印加しておき、高分子膜の抵抗が、約５００Ωにまで下がったところで、レーザー光照射を停止した。
【０１９７】
同素子を、探針を金属コートして導電性を持たせた走査型原子間力顕微鏡（ＡＦＭ／ＳＴＭ）を用いて、電子放出素子の電極と探針との間にバイアス電圧を印加しながら走査することによって、低抵抗化処理を行った高分子膜の抵抗分布を測定した。
【０１９８】
その結果、レーザー光を照射した電極３側から、対向する電極２に向かって、抵抗値が上昇するような、抵抗分布が形成されていることが確認された。即ち、図１１（ａ）に示すように、低抵抗化処理を行った高分子膜を横切る線分Ａ−Ｂ上の相対的な抵抗値を示すと、図１１（ｂ）に示すように、電極間のＣ−Ｄ間で、ＤからＣに向かって抵抗が高くなるような分布を持っていた。
【０１９９】
また、低抵抗化処理を行って得られた膜をラマン分光分析したところ、ポリイミド膜４が、グラファイト成分を含むカーボン膜４’に改質していることが分かった。
【０２００】
（工程４）
次に、図１２に示す真空装置内に、電極２，３、低抵抗化処理された高分子膜（カーボン膜４’）の形成された基体１を移し、電圧印加工程（間隙５の形成工程）を行った。具体的には、電極２，３間に、２０Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの矩形パルスを連続的に印加することによりカーボン膜４’に間隙５を形成した（図３（ｃ））。
【０２０１】
次に、図１２に示した真空装置内で、アノード電極８４に１ｋＶを印加しながら、本実施例で製造した電子放出素子の電極２，３間に、１９Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの矩形パルスを、レーザー光を照射した電極３側を負の極性で印加した。その時に流れる素子電流Ｉｆ及び放出電流Ｉｅを測定したところ、Ｉｆ＝０．６ｍＡ、Ｉｅ＝４．２μＡであった。
【０２０２】
本実施例で製造した電子放出素子の電子放出特性は印加電圧の極性に対して非対称であり、レーザー光を照射した電極３側を正の極性で電圧印加すると、その逆の極性の場合に比べて、１／１０程度の電流しか流れなかった。
【０２０３】
また本実施例で製造した電子放出素子を、光学顕微鏡、走査型電子顕微鏡、透過型電子顕微鏡を用いて詳細に観察したところ、レーザー光が照射されていない電極２の近傍に間隙５が形成されており、また、間隙５内において、基体１とカーボン膜４’との間に、空隙６が形成されていた。また、間隙５内に電極２の一部が露出していることが確認された。
【０２０４】
［実施例２］
本実施例では、基本的に、実施例１と同様の工程で電子放出素子を製造するが、本実施例では、低抵抗化処理において電子線照射を用いた。従って、ここでは、実施例１の工程３以降の工程について図８を用いて説明する。
【０２０５】
（工程３）
電極２，３、高分子膜４を形成した基体１を電子銃の装着された真空容器中にセットし、十分に排気を行った後、電子線照射位置を、電極３上に電子線の中心がくるようにし、電子線を電極３上に照射しつづけた（図８（ａ），（ｂ）参照）。この時の電子線の照射条件は、加速電圧Ｖａｃ＝１０ｋＶとした。電子線のスポット径は約２００μｍに設定し、その中心を電極３の端部より１００μｍ以上離して設定し、電極間には直接電子線が照射されないようにした。高分子膜４の抵抗値が約５００Ωまで低下したところで、電子線の照射を中止した。
【０２０６】
同素子を、ＡＦＭ／ＳＴＭを用いて、低抵抗化処理した高分子膜の抵抗分布を測定したところ、電子線を照射した電極３側から、対向する電極２に向かって、抵抗値が上昇するような、抵抗分布が形成されていることが確認された。即ち、図１１（ａ）に示すように、低抵抗化処理を行った高分子膜を横切る線分Ａ−Ｂ上の相対的な抵抗値を示すと、図１１（ｂ）のように、電極２，３間におけるＣ−Ｄ領域で、ＤからＣに向かって抵抗が高くなるような分布を持っていた。
【０２０７】
また、電子線を用いて低抵抗化処理を行って得られた膜をラマン分光分析したところ、ポリイミド膜４が、グラファイト成分を含むカーボン膜４’に改質していることが分かった。
【０２０８】
（工程４）
次に、上記工程により、改質された高分子膜（カーボン膜４’）が形成された基体を、図１２の装置系に装着し、電極２，３間に、２０Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの矩形パルスを連続的に印加することによりカーボン膜４’に間隙５を形成した。
【０２０９】
以上の工程により、本実施例の電子放出素子を製造した。この電子放出素子を、光学顕微鏡、走査型電子顕微鏡で観察したところ、図８（ｃ）に示すように、電子線を照射しなかった電極２の電極際に、電極に沿うように間隙５が形成されていることが確認された。
【０２１０】
次に、図１２に示した真空装置内で、アノード電極８４に１ｋＶを印加しながら、本実施例で製造した電子放出素子の電極２，３間に、１９Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの矩形パルスを、電子線を照射した電極３側を負の極性で印加した。その時に流れる素子電流Ｉｆ及び放出電流Ｉｅを測定したところ、Ｉｆ＝０．６ｍＡ、Ｉｅ＝４．２μＡであった。
【０２１１】
本実施例で製造した電子放出素子の電子放出特性は印加電圧の極性に対して非対称であり、電子線を照射した電極３側を正の極性で電圧印加すると、その逆の極性の場合に比べて、１／１０程度の電流しか流れなかった。
【０２１２】
また本実施例の電子放出素子は、電極２の電位を電極３の電位よりも高くなるようにして駆動すると、長時間駆動しても安定な電子放出特性を維持していた。
【０２１３】
［実施例３］
本実施例の電子放出素子においては、基本的に前述の実施例１の電子放出素子と同様の形態であるが、製作方法が一部異なる。
【０２１４】
まず、実施例１の工程１、工程２と同様に、石英ガラスからなる基体１上に、電極２，３、及び、ポリイミド膜からなる高分子膜４を作成した。電極間隔Ｌは先の実施例よりも広く、２０μｍに設定し、電極の幅Ｗを５００μｍ、その厚さを１００ｎｍとした。また、高分子膜４の幅Ｗ’は３００μｍとした。
【０２１５】
電極間隔Ｌが広い場合、実施例１あるいは実施例２のように、電極加熱、及び熱伝導による、高分子膜４の低抵抗化処理では、高分子膜４の電気伝導特性を十分に変えられない場合がある。
【０２１６】
そこで、高分子膜４全面の抵抗を一様に下げる工程を行った。具体的には、対向する電極２，３間の高分子膜４に電子線照射を行い、高分子膜４の抵抗を一様に低下させるようにした（図９（ａ））。
【０２１７】
そして、上記電子線の照射工程と同時に、電極３に対して、基体１の裏面、即ち電極３が形成されていない面から、レーザー光を照射した（図９（ａ））。レーザーは、基体１を透過させるように、ＱスイッチパルスＮｄ：ＹＡＧレーザー（パルス幅１００ｎｍ、繰り返し周波数１０ｋＨｚ、ビーム径１０μｍ）の第二高調波（ＳＨＧ：波長６３２ｎｍ）を用いた。このとき、高分子膜に対してレーザー光を相対移動させながら、一方の電極３上を電極のエッジと平行な方向（電極の幅Ｗ方向）に照射し、電極の幅Ｗ方向に渡って、高分子膜に均一に熱が伝導し改質が進むようにした。レーザー光照射の軌跡は、（図９（ｂ））に示した。高分子膜の抵抗が、約５００Ωにまで下がったところで、レーザーの照射を停止した。
【０２１８】
同素子を、実施例１と同様にして、ＡＦＭ／ＳＴＭを用いて、低抵抗化処理した高分子膜の抵抗分布を測定したところ、図１１のように、レーザー光を照射した電極側から対向する電極に向かって抵抗値が上昇するような抵抗分布が形成されていることが確認された。
【０２１９】
また、上記低抵抗化処理を行って得られた膜をラマン分光分析したところ、ポリイミド膜４が、グラファイト成分を含むカーボン膜４’に改質していることが分かった。
【０２２０】
本実施例においては、電子線照射と、電極３へのレーザー光照射を同時に行ったが、高分子膜４へ電子線を照射した後、引き続いて電極３へのレーザー光照射を行っても、同様に低抵抗化処理を行うことができる。この場合には、電子線の照射条件は、加速電圧Ｖａｃ＝１０ｋＶとし、高分子膜の抵抗値が約２ｋΩまで低下したところで、電子線の照射を中止する。次に、電極３に対して、ＱスイッチパルスＮｄ：ＹＡＧレーザー（パルス幅１００ｎｍ、繰り返し周波数１０ｋＨｚ、ビーム径１０μｍ）の第二高調波（ＳＨＧ：波長６３２ｎｍ）を照射し、高分子膜の抵抗が、約５００Ωにまで下がったところで、レーザーの照射を停止することで、前述の低抵抗化処理と同様にカーボン膜４’を形成することができる。
【０２２１】
次に、実施例１と同様、図１２の装置系を用いて、電極２，３間に２５Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの両極性矩形パルスを印加することによりカーボン膜４’に間隙５を形成し、本実施例の電子放出素子を製造した。
【０２２２】
本実施例で製造された電子放出素子を、光学顕微鏡、走査型電子顕微鏡で観察したところ、レーザー光を照射していない電極２の電極際に、電極に沿うようにカーボン膜４’に間隙５が形成されていることが確認された（図９（ｃ））。また、間隙５内に電極２の一部が露出していることが確認された。
【０２２３】
次に、図１２に示した真空装置内で、アノード電極８４に１ｋＶを印加しながら、本実施例で製造した電子放出素子の電極２，３間に、電極２の電位の方が高くなる様にして、２２Ｖの駆動電圧を印加し、その時に流れる素子電流Ｉｆ及び放出電流Ｉｅを測定したところ、Ｉｆ＝０．８ｍＡ、Ｉｅ＝４．２μＡであり、長時間駆動しても安定に電子放出特性を維持していた。
【０２２４】
［実施例４］
本実施例では、前述の実施例における電子放出素子と同様の素子を、２つ並列に並べることによって一つの電子放出素子を形成した。これにより電子放出部が一つの場合に比べて、より多くの電子放出を得ることが可能になった。
【０２２５】
図１０に本実施例における電子放出素子を模式的に示す。図１０（ａ）は平面図、図１０（ｂ）は断面図である。尚、前記の実施例と共通する部分には同じ符号を用いており、また図１０（ｂ）にはアノード電極１２も表示した。
【０２２６】
本実施例の電子放出素子では、共通電極２を挟んで電極３が配置されており、カーボン膜４’が、二対の電極に各々接続されている。
【０２２７】
まず、実施例１と同様に、石英ガラスからなる基体１上に、電極２，３、及び、ポリイミド膜からなる高分子膜を作成した。電極２，３の間隔Ｌは１０μｍ、電極２，３の幅Ｗを３００μｍ、その厚さを１００ｎｍとした。また、高分子膜（最終的にはカーボン膜４’）の幅Ｗ’は１００μｍとした。
【０２２８】
次に、低抵抗化処理は以下のように行った。
【０２２９】
電極２，３、及び、ポリイミド膜を形成した基体１をステージ上（大気中）にセットし、電極３に対して、ＱスイッチパルスＮｄ：ＹＡＧレーザー（パルス幅１００ｎｍ、繰り返し周波数１０ｋＨｚ、ビーム径１０μｍ）の第二高調波（ＳＨＧ：波長６３２ｎｍ）を照射した。
【０２３０】
このとき、ステージを移動させながら、電極３上を電極３のエッジと平行な方向に照射し、電極幅Ｗ方向に渡って、均一にポリイミド膜の改質が進むようにした。レーザー照射の軌跡は、図１０（ａ）に示した。また同時に電極２，３間に抵抗モニター用の低電圧（ＤＣ５００ｍＶ）を印加しておき、ポリイミド膜の抵抗が、約５００Ωにまで下がったところで、レーザー光照射を停止し、低抵抗化処理を終えた。
【０２３１】
上記の低抵抗化処理を、二対の電極に対してそれぞれ行った。
【０２３２】
上記低抵抗化処理を行って得られた膜をラマン分光分析したところ、ポリイミド膜が、グラファイト成分を含むカーボン膜４’に改質していることが分かった。
【０２３３】
また同素子を、ＡＦＭ／ＳＴＭを用いて、カーボン膜４’の抵抗分布を測定したところ、共通電極２から、レーザー光を照射した２つの電極３に向かって、抵抗値が降下するような、抵抗分布が形成されていることが確認された。
【０２３４】
次に、実施例１と同様に、上記工程によりカーボン膜４’が形成された基体１を、図１２の装置系に装着し、２対の電極２，３間に、順次、２０Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの矩形パルスを連続的に印加した。
【０２３５】
本実施例によって製造された電子放出素子を、光学顕微鏡、走査型電子顕微鏡で観察したところ、共通電極２の両側に、電極２の縁に沿うようにカーボン膜４’に間隙５が形成されていることが確認された（図１０（ａ）、（ｂ）参照）。また、間隙５内に電極２の一部が露出していることが確認された。
【０２３６】
本実施例で製造された素子は、図１０（ｂ）に模式的に示すように、共通電極２を正極にし、対向する電極３を負極にして、電圧を印加すると、共通電極２に向かって電子が放出される。このとき、素子の上方にアノード電極１２を設け、高電圧（数ｋＶ）を印加すると、アノード電圧にもよるが、二ヶ所の間隙５近傍から放出された電子をアノード電極上で収束させて使用することができる。
【０２３７】
本実施例の電子放出素子は、共通電極２側に間隙５が偏って形成されているので、２つの電子放出部を近接させることができる。そのため、電極２、３間の中央部に電子放出部が形成される従来の表面伝導型電子放出素子に比べて、より簡単に放出電子をアノード電極上に収束させることができる。従って、本電子放出素子を画像形成装置の電子源として用いれば、画像の高精細化に有利である。
【０２３８】
［実施例５］
本実施例においては、対向する電極２，３の、高分子膜４と接続する端部（エッジ）において、電極の断面形状を先端（対向する電極側）に向かって徐々に膜厚が減少するようなテーパー状にした。
【０２３９】
以下に、本実施例の電子放出素子の製造方法を図６及び図７を用いて説明する。
【０２４０】
基体１として石英ガラス基板を用い、基体１を洗剤、純水および有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により電極材料（Ｐｔ）９を堆積した。次に、基体１上に堆積したＰｔ薄膜９上に、通常のフォトリソグラフィーの手法により電極２，３の形状に対応するフォトレジストパターン１０を形成した（図６（ａ））。
【０２４１】
次に、ＣＦ₄／Ｏ₂を用いたＲＩＥ（反応性イオンエッチング）を施し、電極のパターニングを行った（図６（ｂ））。
【０２４２】
次に、有機溶剤でレジスト１０を溶解剥離し、電極２，３を形成した（図６（ｃ））。尚、電極間隔Ｌは１０μｍ、電極の幅Ｗを５００μｍとし、電極膜厚ｔは３０ｎｍとした。
【０２４３】
以上のようにして形成された電極２，３は、異方性エッチングの結果、電極２，３の対向する領域のエッジ部において、テーパー状の構造１１を有している。即ち、本実施例における、電極の形成方法では、両電極のエッジにテーパー構造が形成され、このテーパー長さＬ’は５００ｎｍであった。
【０２４４】
以上のように作製した電極２，３間に、実施例１と同様に、ポリイミド膜からなる高分子膜４を形成した。高分子膜４の膜厚は３０ｎｍとした。この高分子膜４をフォトリソグラフィー技術により、幅Ｗ’が３００μｍとなるようにパターニングし、所望の形状のポリイミド膜４を作製した（図７（ａ））。
【０２４５】
次に、実施例２と同様に、電子線照射によって低抵抗化処理を行い、ポリイミド膜４をカーボン膜４’に変化させた。このとき、電極３側に電子線を照射して、電極３から電極２に向かって、徐々にカーボン膜４’の抵抗が高くなるようにした。
【０２４６】
上記のように作成されたカーボン膜４’に対して実施例２と同様に電圧印加工程を行ったところ、電極２のエッジ近傍に間隙５が形成された。
【０２４７】
透過電子顕微鏡等を用いて、間隙近傍の構造を調べたところ、テーパー１１を形成していた電極２のエッジ部は、凝集、変形８して後退していた。また、間隙５に沿って、基体１が変質し凹部７が形成され、更に間隙５に沿って、基体１とカーボン膜４’との間には空隙６が形成されていた。更には、また、間隙５内に電極２が露出していることが確認された（図７（ｂ））。
【０２４８】
実施例１における空隙６は、電極２エッジ部に部分的に形成されていたが、本実施例における空隙６は、全間隙５に渡って形成されていることがわかった。即ち、テーパー状の構造１１の存在により、より効率的に空隙６が形成されることがわかった。
【０２４９】
そして、また、本実施例の間隙５においては、電極２上のカーボン膜４’の表面（「上面」、あるいは「先端」）が、電極３に接続するカーボン膜４’の先端（端部）よりも上方に配置されていた。電極２上のカーボン膜４’の表面と、電極３に接続するカーボン膜４’の先端との高さの差は、実施例１のそれよりも、本実施例の方が大きかった。
【０２５０】
本実施例で製造した電子放出素子を実施例１と同様にして評価したところ、実施例１の電子放出素子よりも高い電子放出効率を長期に渡って安定に維持することができた。
【０２５１】
［実施例６］
本実施例においても、実施例５と同様に、エッジ部がテーパー形状をしている電極を用いた。ただし、テーパー構造の形成の仕方が異なる。本実施例においても、図６及び図７を用いて素子の製造方法を説明する。
【０２５２】
本実施例では、基体１上に堆積したＰｔ膜９上に、通常のフォトリソグラフィーの手法により電極２，３の形状に対応するフォトレジストパターン１０を形成した後、湿式エッチングによって、電極のパターニングを行った。このとき、エッチャントとして、ＨＮＯ₃／７ＨＣｌ／８Ｈ₂Ｏを用いた。次に、有機溶剤でレジスト１０を溶解剥離し、電極２，３を形成した（図６参照）。
【０２５３】
以上のようにして形成された電極２，３は、異方性エッチングの結果、電極２，３の対向する領域のエッジ部において、テーパー状の構造１１を有している。尚、電極膜厚ｔは１００ｎｍ、テーパー長さＬ’は１０００ｎｍであった。
【０２５４】
以上のように作製した電極２，３間に、実施例５と同様に、ポリイミド膜からなる高分子膜４を形成した（図７（ａ））。
【０２５５】
次に、実施例２と同様に、電子線照射によって低抵抗化処理を行い、ポリイミド膜４をカーボン膜４’に変化させた。このとき、電極３側に電子線を照射して、電極３から電極２に向かって、徐々にカーボン膜４’の抵抗が高くなるようにした。
【０２５６】
上記のように作成されたカーボン膜４’に対して実施例２と同様に電圧印加工程を行ったところ、電極２のエッジ近傍に間隙５が形成された。
【０２５７】
透過電子顕微鏡等を用いて、間隙５近傍の構造を調べたところ、テーパー１１を形成していた電極２のエッジ部は、凝集、変形８して後退しており、間隙５に沿って、基体１が変質し凹部７が形成され、更に間隙５に沿って、基体１とカーボン膜４’との間には空隙６が形成されていた。また、間隙５内において、電極２が露出していることが確認された（図７（ｂ））。
【０２５８】
本実施例で製造した電子放出素子を実施例５と同様にして評価したところ、実施例５の電子放出素子と同様に、高い電子放出効率を長期に渡って安定に維持することができた。
【０２５９】
［実施例７］
本実施例は、本発明の電子放出素子をマトリックス配置させた電子源および画像表示装置を作製したものである。
【０２６０】
図１４に、本実施例の電子源の製造過程を説明する概略図を、図１５に、本実施例の画像表示装置の概略図を示す。
【０２６１】
図１４は、本実施例の電子源の一部を拡大して示しており、図１と同様の符号のものは、同様の部材を示している。６２はＹ方向配線、６３はＸ方向配線、６４は層間絶縁層である。
【０２６２】
図１５において、図１及び図１４と同様の符号のものは、同様の部材を示している。７１はガラス基板上に蛍光膜とＡｌメタルバックが積層されたフェースプレートであり、７２は基板１とフェースプレート７１とを貼り付けるための支持枠であり、基板１、フェースプレート７１、支持枠７２で真空密閉容器が形成される。
【０２６３】
以下、図１４、図１５を用いて、本実施例を説明する。
【０２６４】
高歪点ガラス基板（旭硝子（株）製、ＰＤ２００、軟化点８３０℃、徐冷点６２０℃、歪点５７０℃）上に、スパッタリング法により、厚さ１００ｎｍのＰｔ膜を堆積し、フォトリソグラフィ技術を用いてＰｔ膜からなる電極２，３を複数形成した（図１４（ａ））。なお、電極２、３の間隔は１０μｍとした。
【０２６５】
次に、スクリーン印刷法によりＡｇペーストを印刷し、加熱焼成することにより、複数の電極３に接続するＹ方向配線６２を形成した（図１４（ｂ））。
【０２６６】
続いて、Ｙ方向配線６２とＸ方向配線６３の交差部になる位置に、スクリーン印刷法により絶縁性ペーストを印刷し、加熱焼成して絶縁層６４を形成した（図１４（ｃ））。
【０２６７】
次に、スクリーン印刷法によりＡｇペーストを印刷し、加熱焼成することにより、複数の電極２に接続するＹ方向配線６２を形成し、基板１上にマトリックス配線を形成した（図１４（ｄ））。
【０２６８】
以上のようにしてマトリックス配線を形成した基板１の電極２，３間に跨る位置に、インクジェット法により、ポリイミドの前駆体であるポリアミック酸の３％Ｎ−メチルピロリドン／トリエタノールアミン溶液を電極間の中央を中心として塗布した。これを、真空条件下に３５０℃でベークし、直径約１００μｍ、膜厚３００ｎｍの円形のポリイミド膜からなる高分子膜４を得た（図１４（ｅ））。
【０２６９】
次に、Ｐｔからなる電極２，３、マトリックス配線、ポリイミド膜からなる高分子膜４を形成した基板１をステージ上にセットし、各々の電極３に対して、ＱスイッチパルスＮｄ：ＹＡＧレーザ（繰り返し周波数１０ｋＨｚ、ビーム径３０μｍ）の第二高調波（ＳＨＧ）を照射し、低抵抗化処理を行った。
【０２７０】
このとき、ステージを移動させ、各々の電極３のエッジに平行な方向に照射した。この低抵抗化処理により、ポリイミド膜からなる高分子膜４は、グラファイト成分を含むカーボン膜に改質された。
【０２７１】
このようにして複数の素子をマトリクス状に配列形成した基板（電子源基板）１と、フェースプレート７１を対向させて、２ｍｍの厚みの支持枠７２を介して配置し、フリットガラスを用いて４００℃にて封着を行った。なお、フェースプレート７１の電子源基板１との対向面には、発光部材である蛍光膜と、アノード電極に相当するＡｌからなる金属膜（メタルバック）を配置した。蛍光膜には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、の３原色を発光する蛍光体の各々が、ストライプ形状に配置されたものを用いた。
【０２７２】
作製した基板１、フェースプレート７１、支持枠７２からなる密閉容器の内部を不図示の排気管を通じ真空ポンプにて排気し、さらに真空度を維持するために不図示の非蒸発型ゲッターを密閉容器内で加熱処理（ゲッターの活性化処理）した後、排気管をガスバーナーで溶着して容器を封止した。
【０２７３】
最後に、Ｙ方向配線６２、Ｘ方向配線６３を通じて、各々の素子、すなわち電極２，３間に２５Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの両極性矩形パルスを印加し電圧印加工程を行った。この工程により電極２際のカーボン膜４’に間隙５を形成し、本実施例の電子源、および画像表示装置を作製した。
【０２７４】
以上のようにして完成した画像表示装置において、Ｘ方向配線６３を走査信号が印加される走査配線、Ｙ方向配線６２を上記走査信号に同期した変調信号が印加される信号配線として、所望の電子放出素子に２２Ｖの電圧が印加されるように線順次駆動を行うと共に、高圧端子を通じてメタルバックに８ｋＶの電圧を印加したところ、長時間にわたって輝度むらがなく均一で良好な画像を表示することができた。
【０２７５】
［実施例８］
本実施例では図１６に模式的に示した電子放出素子を作成した。図１６および図１７を用いてその製造方法を述べる。
【０２７６】
（工程１）
基板１として石英ガラス基板を用い、これを純水、有機溶剤により充分に洗浄後、スパッタ法により白金を３０ｎｍ堆積した。その後、素子電極３が形成される領域に開口部を有するマスクを用いて、更に白金を５０ｎｍ堆積した。次に、素子電極２，３の形状のレジストパターンを形成した後にドライエッチを行うことで、素子電極２，３を形成した。これにより、素子電極２の厚みが３０ｎｍ、素子電極３の厚みが８０ｎｍとなる非対称の素子電極対２，３を形成した（図１７（ａ））。尚、素子電極２，３間の間隔は、１０μｍとした。
【０２７７】
（工程２）
以上のように作成した素子電極付き基板に、芳香族ポリイミドの前駆体であるポリアミック酸（日立化成工業（株）製：ＰＩＸ−Ｌ１１０）溶液を、３％のトリエタノールアミンを溶かしたＮ−メチルピロリドン溶媒で希釈した溶液を、スピンコーターにより回転塗布した。その後、真空中で３５０℃で加熱することで、イミド化を行った。このときの、ポリイミドの膜厚は３０ｎｍであった。
【０２７８】
このポリイミド膜をフォトリソグラフィー技術により、素子電極２，３を跨ぐ３００μｍ角の四角形状にパターニングし、所望の形状の高分子膜４を作成した（図１７（ｂ））。
【０２７９】
（工程３）
次に、素子電極２，３、高分子膜４を形成した基体１を電子銃の装着された真空容器内にセットし、充分に排気を行った後、加速電圧Ｖａｃ＝１０ｋＶで電子ビームを高分子膜４の全面に照射して「低抵抗化処理」を行った（図１７（ｃ））。
【０２８０】
この時、素子電極２，３間の抵抗をモニターし、１ｋΩまで抵抗が減少したところで電子ビーム照射を止めた。また、この低抵抗化処理を施したポリイミド膜を、ラマン分光分析したところ、グラファイト成分を含むカーボン膜４’に改質していることが分かった。
【０２８１】
（工程４）
次に、図１２に示す真空装置内に、素子電極２，３、カーボン膜４’の形成された基板１を移し、素子電極２，３間に、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃで、パルス波高値が８Ｖの矩形パルスを連続的に印加することによりカーボン膜４’に間隙５を形成した（図１７（ｄ））。
【０２８２】
以上の工程により、本実施例の電子放出素子を作製した。
【０２８３】
次に、図１２に示した真空装置内で、アノード電極５４に１ｋＶを印加しながら、本実施例の電子放出素子の素子電極２、３間に２０Ｖの駆動電圧を印加し、その時に流れる素子電流Ｉｆ及び放出電流Ｉｅを測定したところ、Ｉｆ＝０．６ｍＡ、Ｉｅ＝４．０μＡであり、電子放出特性は印加電圧の極性に対して非対称であり、素子電極２の側を負の極性で電圧印加すると、その逆の極性に比べて１／１０程度の電流しか流れなかった。電極２を正にして駆動すると、長時間駆動しても安定に電子放出特性を維持していた。
【０２８４】
最後に、本実施例の電子放出素子の断面を切り出し、透過型電子顕微鏡（ＴＥＭ）によって断面を観察したところ、間隙５は素子電極２の電極際に形成されていた。
【０２８５】
［実施例９］
本実施例では図１８に示す様に、電極２の端部をテーパ状に形成し、電子放出素子を作成した。以下に作成方法を説明する。
【０２８６】
基板１として石英ガラス基板を用い、これを純水、有機溶剤により充分に洗浄を行った。その後、基板１上にスパッタ法により白金を５０ｎｍ堆積し、素子電極２が形成される領域にレジストパターンを形成後ドライエッチを行うことで、素子電極２を形成した。次に、素子電極３が形成される領域に開口部を有するレジストパターンを形成した後、スパッタ法により白金を５０ｎｍ堆積しリフトオフすることで素子電極３を形成した。
【０２８７】
上述の方法と同様の方法にて作製された素子電極２，３を形成した基板１の断面をＦＥ−ＳＥＭで観察したところ、素子電極２の側面と基体面とのなす角度は、素子電極３の側面と基体面とのなす角度と異なっていた。ＦＥ−ＳＥＭ像の観察より、素子電極２の側面と基体面とのなす角度θ₁は約６０度、素子電極３の側面と基体面とのなす角度θ₂は約９０度であった。
【０２８８】
以上のように、形状が非対称の素子電極対２，３を形成した。尚、素子電極２，３間の間隔は、１０μｍとした。
【０２８９】
その後、実施例８の（工程２）〜（工程４）と同様にして、高分子膜４の形成、「低抵抗化処理」、間隙５の形成を行い、本実施例の電子放出素子を作製した。
【０２９０】
本実施例では、素子電極２に印加される電位を素子電極３に印加される電位よりも高く設定して電圧印加したときに、良好な電子放出特性が得られた。
【０２９１】
最後に、本実施例の電子放出素子の断面を切り出し、透過型電子顕微鏡（ＴＥＭ）によって断面を観察したところ、間隙５は素子電極２と基板１との境界部近傍に形成されていた。
【０２９２】
［実施例１０］
本実施例では図２６に模式的に示した画像形成装置１００を作成した。電子放出素子１０２としては、図１６および図１７を用いてその製造方法を既に記した電子放出素子を用いた。図１９乃至図２５、図２６、図２７を用いて、本実施例の画像形成装置の作製方法を述べる。
【０２９３】
図２５は、リアプレートと、その上に形成された複数の電子放出素子と、および複数の電子放出素子に信号を印加するための配線とから構成される電子源の一部を拡大して模式的に示している。１はリアプレート、２、３は電極、５は間隙、４’は炭素を主成分とする導電性膜（カーボン膜）、６２はＸ方向配線、６３はＹ方向配線、６４は層間絶縁層である。
【０２９４】
図２６において、図２５と同じ符号のものは、同じ部材を示している。７１はガラス基板上に、蛍光体膜７４とＡｌからなるメタルバック７３とが積層されたフェースプレートである。７２は支持枠であり、リアプレート１、フェースプレート７１、支持枠７２で真空密閉容器が形成される。
【０２９５】
以下、図１９乃至図２５、図２６、図２７を用いて、本実施例を説明する。
【０２９６】
（工程１）
ガラス基板１上に、スパッタリング法により、厚さ３０ｎｍの白金を堆積し、その後、素子電極３が形成される領域に開口部を有するレジストパターンを形成した後、更に白金を１００ｎｍ堆積した。次に、素子電極２，３の形状のレジストパターンを形成した後にドライエッチングを行うことで、素子電極２，３を形成した。以上の方法で、素子電極２の厚みが３０ｎｍ、素子電極３の厚みが１３０ｎｍとなる非対称の素子電極対２，３を形成した（図１９）。尚、素子電極２，３の電極間距離は１０μｍとした。
【０２９７】
（工程２）
次に、スクリーン印刷法によりＡｇペーストを印刷し、加熱焼成することにより、Ｘ方向配線６２を形成した（図２０）。
【０２９８】
（工程３）
続いて、Ｘ方向配線６２とＹ方向配線６３の交差部になる位置に、スクリーン印刷法により絶縁性ペーストを印刷し、加熱焼成して絶縁層６４を形成した（図２１）。
【０２９９】
（工程４）
さらに、スクリーン印刷法によりＡｇペーストを印刷し、加熱焼成することにより、Ｙ方向配線６３を形成し、基体１上にマトリックス配線を形成した（図２２）。
【０３００】
（工程５）
以上のようにしてマトリックス配線を形成した基体１の電極２、３間に跨る位置に、インクジェット法により、ポリイミドの前駆体である２％のポリアミック酸と、３％のトリエタノールアミンとをＮ−メチルピロリドン溶媒に溶かせた溶液を、電極間の中央を中心として塗布した。これを、真空下にて、３５０℃でベークし、直径約１００μｍ、膜厚３００ｎｍの円形のポリイミド膜からなる高分子膜４を得た（図２３）。
【０３０１】
（工程６）
次に、Ｐｔからなる電極２、３、マトリックス配線６２、６３、ポリイミド膜からなる高分子膜４を形成したリアプレート１をステージ上にセットした。そして、ＱスイッチパルスＮｄ：ＹＡＧレーザ（パルス幅１００ｎｓｅｃ、繰り返し周波数１０ｋＨｚ、ビーム径５μｍ）の第二高調波（ＳＨＧ）を、各々の高分子膜４の全領域に照射した。この工程により、各々のポリイミド膜４の低抵抗化処理を行った。また、この低抵抗化処理を施したポリイミド膜を、ラマン分光分析したところ、グラファイト成分を含むカーボン膜４’に改質していることが分かった。
【０３０２】
（工程７）
以上のようにして作製したリアプレート１上に、支持枠７２とスペーサ１０１とをフリットガラスにより接着した。そしてスペーサと支持枠が接着されたリアプレート１と、フェースプレート７１とを対向させて（蛍光体膜７４とメタルバック７３が形成された面と、配線６２，６３が形成された面とを対向させて）、配置した（図２７（ａ））。尚、フェースプレート７１上の支持枠７２との当接部には、予めフリットガラスを塗付しておいた。
【０３０３】
（工程８）
次に、対向させたフェースプレート７１とリアプレート１とを１０^-6Ｐａの真空雰囲気中で、４００℃に加熱および加圧して封着を行った（図２７（ｂ））。この工程により内部が高真空に維持された気密容器が得られた。なお、蛍光体膜７４には３原色（ＲＧＢ）の各色蛍光体がストライプ形状に配置されたものを用いた。
【０３０４】
最後に、Ｘ方向配線、Ｙ方向配線を通じて、各々の電極２，３間に８Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの矩形パルスを印加することによりカーボン膜４’に間隙５を形成し（図２５参照）、本実施例の画像形成装置１００を作製した。
【０３０５】
以上のようにして完成した画像形成装置において、走査信号に同期した変調信号が印加されるＸ方向配線６２を信号配線、走査信号が印加されるＹ方向配線６３を走査配線として線順次駆動を行った。その時、所望の電子放出素子には２０Ｖの電圧を印加し、高圧端子Ｈｖを通じてメタルバック７３に８ｋＶの電圧を印加した。この結果、長時間にわたってばらつきの少ない明るい良好な画像を表示することができた。
【０３０６】
［実施例１１］
本実施例では、実施例１０の工程１と工程５を変更した。それ以外の工程は実施例１０と同様であるので、ここでは工程１と工程５のみ説明する。以下に図２９などを用いて本実施例を説明する。尚、図２９において、左側の図は、本実施例における電子放出素子の作成工程における断面模式図であり、右側の図のぞれぞれは、左側の図の平面図に対応する。
【０３０７】
（工程１）
ガラスからなる基体１を洗剤、純水および有機溶剤などを用いて十分に洗浄し、スパッタ法を用いて電極材料であるＰｔを堆積後、フォトリソグラフィー技術を用いて基体１上に電極２，３を形成した（図２９（ａ））。
【０３０８】
（工程５）
マトリックス配線を形成した基体１に、芳香族ポリイミドの前駆体であるポリアミック酸（日立化成工業（株）社製：ＰＩＸ−Ｌ１１０）溶液を、３％のトリエタノールアミンを溶かしたＮ−メチルピロリドン溶媒で希釈したスピンコータによって全面に塗布し、真空条件下に３５０℃まで昇温しベークして、イミド化を行った（図２９（ｂ））。その後、フォトレジスト１３を塗布し（図２９（ｃ））、露光（図省略）、現像（図２９（ｄ））、エッチング（図２９（ｅ））の各工程を施すことによって、ポリイミド膜を素子電極２，３を跨ぐ台形形状にパターニングし、台形形状の高分子膜４を作製した（図２９（ｆ）及び図３０）。この時の、ポリイミド膜４の膜厚は３０ｎｍであった。また、電極２側の接続長を５０μｍとし、電極３側の接続長を８５μｍとした。
【０３０９】
本実施例で作成した画像表示装置において、走査信号に同期した変調信号が印加されるＸ方向配線６２を信号配線、走査信号が印加されるＹ方向配線６３を走査配線として線順次駆動を行った。その時、所望の電子放出素子には２０Ｖの電圧を印加し、高圧端子Ｈｖを通じてメタルバック７３に８ｋＶの電圧を印加した。この結果、長時間にわたって明るい良好な画像を表示することができた。尚、図３１に示す様に、各間隙５は、全て電極２の端部（エッジ）に偏って配置されていた。
【０３１０】
［実施例１２］
本実施例では実施例１０の工程１と工程５を変更した。それ以外の工程は実施例１０と同様であるので、ここでは工程１と工程５のみ説明する。以下に図３２などを用いて本実施例を説明する。
【０３１１】
（工程１）
ガラス基板１上に、スパッタリング法により、厚さ１００ｎｍのＰｔ膜を堆積し、フォトリソグラフィ技術を用いてＰｔ膜からなる電極２，３を形成した（図３２（ａ））。尚、電極２、３の電極間距離は１０μｍとした。
【０３１２】
（工程５）
マトリックス配線を形成した基体１の電極２、３間に跨る位置に、インクジェット法により、ポリイミドの前駆体である２％のポリアミック酸と、３％のトリエタノールアミンとをＮ−メチルピロリドン溶媒に溶かした溶液の液滴４”を、電極間の中央から電極３側に４０μｍずれた位置を中心として塗布した（図３２（ｂ）及び図３３）。これを、真空下にて、３５０℃でベークし、直径約１００μｍ、膜厚３００ｎｍの円形のポリイミド膜からなる高分子膜４を得た（図３２（ｃ）及び図３４）。
【０３１３】
本実施例では、高分子膜４と一対の電極２，３それぞれとの接続長を異なる状態にするために、電極２，３間の中心から任意の距離ずらした位置に、高分子溶液または高分子前駆体溶液を液滴付与している（図３３（ｂ））。中心からずらす距離は、電極間距離、高分子膜４と電極２，３との接続長、付与する液滴量、基板および電極２，３の表面状態を勘案して定める。
【０３１４】
本実施例で作成した画像形成装置において、走査信号に同期した変調信号が印加されるＸ方向配線６２を信号配線、走査信号が印加されるＹ方向配線６３を走査配線として線順次駆動を行った。その時、所望の電子放出素子には２０Ｖの電圧を印加し、高圧端子Ｈｖを通じてメタルバック７３に８ｋＶの電圧を印加した。この結果、長時間にわたって明るい良好な画像を形成することができた。尚、図３５に示す様に、各間隙５は、全て電極２の端部（エッジ）に偏って配置されていた。
【０３１５】
［実施例１３］
本実施例では実施例１０の工程１と工程５を変更した。それ以外の工程は実施例１０と同様であるので、ここでは工程１と工程５のみ説明する。以下に図３６などを用いて本実施例を説明する。図３６において、左側の図は、本実施例における電子放出素子の作成工程における断面模式図であり、右側の図のぞれぞれは、左側の図の平面図に対応する。
【０３１６】
（工程１）
ガラス基板１上に、スパッタリング法により、厚さ１００ｎｍのＰｔ膜を堆積し、フォトリソグラフィ技術を用いてＰｔ膜からなる電極２，３を形成した（図３６（ａ））。尚、電極２、３の電極間距離は１０μｍとした。
【０３１７】
（工程５）
次に、電極２の表面エネルギーと電極３の表面エネルギーとを異ならせる処理を行った（図３６（ｂ））。そして、電極２、３間に付与した液滴４”が跨るように、インクジェット法により、２％のポリアミック酸と、３％のトリエタノールアミンをＮ−メチルピロリドン溶媒に溶かした溶液を電極２，３間の中央に塗布した（図３６（ｃ））。そして、真空下にて、３５０℃でベークし、ポリイミドからなる高分子膜４を得た（図３６（ｄ）及び図３７）。
【０３１８】
前記溶液を、互いに表面エネルギーの異なる一対の電極を跨ぐように付与すると、表面エネルギーの低い電極上では液滴が広がりにくいため液滴の付着面積が小さくなり、一方、表面エネルギーの高い電極上は液滴が広がりやすいため、液滴の付着面積を大きくすることができる。このため、高分子膜４と一対の電極２，３それぞれとの接続長を異なる状態にすることができる。尚、このとき、電極２，３間に位置する基板１表面の表面エネルギーは、表面エネルギーの高い方の電極の表面エネルギーと合わせるとより良い。
【０３１９】
電極２の表面エネルギーと、電極３の表面エネルギーのどちらを低く（高く）設定するかは、どちらの電極側に間隙５を配置するかによって適宜選択される。
【０３２０】
本実施例においては、電極３をマスキングした上で、電極２をアルカリ洗浄することで、電極２の表面エネルギーを電極３の表面エネルギーよりも低く設定した。尚、電極２の表面エネルギーと電極３の表面エネルギーとを異なるようにする方法は、上述した方法のほかには、一方の電極を有機物を含む雰囲気にさらす方法など種々の方法を用いることができる。
【０３２１】
さらには、電極２の組成と電極３の組成を変えることでも、電極２の表面エネルギーと電極３の表面エネルギーとを変えることができる。具体的には、電極２を構成する材料と電極３を構成する材料を異ならせて電極２、３を作成する方法や、電極２を構成する材料の組成比率と電極３を構成する材料の組成比率とを異ならせて電極２、３を作成する方法などを用いることができる。
【０３２２】
電極２を構成する材料の組成比率と電極３を構成する材料の組成比率とを異ならせる方法としては、例えば、電極２と電極３を実質的に同一組成で作成した後に一方の電極へある材料をドープする方法を用いることができる。あるいは、また、電極２と電極３を実質的に同一組成で作成し、少なくとも一方の電極に接続させた部材から、当該部材に含まれる成分を、当該部材に接続する電極へ拡散させる方法等も挙げられる。
【０３２３】
上記拡散を一方の電極により多く配置するためには、例えば、▲１▼一方の電極に接続された上記部材を加熱する方法や、▲２▼電極２と電極３の間隙の中心部からの距離が異なる様に上記部材を双方の電極に接続配置し、双方の部材を加熱する方法や、あるいはまた、▲３▼電極２と上記部材との接続面積と、電極３と上記部材との接続面積を異なる様に、上記部材を双方の電極に接続配置し、双方の上記部材を加熱する方法などが挙げられる。
【０３２４】
上記拡散させる方法を用いる場合には、拡散させたい材料の標準単極電位（標準電極電位）が、拡散させたい電極の材料の標準単極電位（標準電極電位）よりも低くなるように選定する。
【０３２５】
例えば、本実施例のような電子源の形態の場合は、配線６２と配線６３とをＡｇを主成分として形成し、電極２、３の材料としてＰｔを選択する。そしてさらに、上記▲２▼の場合には、例えば、図３９に示すように、電極２と電極３との間の中心位置から、それぞれの電極に接続する、拡散させたい材料（Ａｇ）を含む配線（６２、６３）までの距離（Ｌ１、Ｌ２）を、それぞれ異ならせるように配置する。このようにすることで、高分子膜を配置しようとする電極２と電極３の端部までの拡散距離を異ならせることができる。その結果、配線６２，６３を加熱すれば、配線から電極端部までの距離が近い電極２の方により多くのＡｇを拡散させることができる。
【０３２６】
あるいは、上記▲３▼の場合には、例えば、図３９に示すように、電極２と拡散させたい材料を含む配線６２との接続面積と、電極３と拡散させたい材料を含む配線６３との接続面積を異ならせるように設計すればよい。そして、さらには、図３９に示す様に、上記▲２▼と▲３▼の手法を同時に満たせば一層の効果を得ることができる。
【０３２７】
また上述した例では、配線６２と６３との双方を加熱する例を示したが、本発明では、拡散させたい電極に接続する配線のみを加熱することにより上記した拡散を行うことも当然可能である。
【０３２８】
本実施例で作成した画像形成装置において、走査信号に同期した変調信号が印加されるＸ方向配線６２を信号配線、走査信号が印加されるＹ方向配線６３を走査配線として線順次駆動を行った。その時、所望の電子放出素子には２０Ｖの電圧を印加し、高圧端子Ｈｖを通じてメタルバック７３に８ｋＶの電圧を印加した。その結果、長時間にわたって明るい良好な画像を形成することができた。尚、図３８に示す様に、各間隙５は、全て電極２の端部（エッジ）に偏って配置されていた。
【０３２９】
【発明の効果】
本発明によれば、電極際の一定の位置に電子放出部が形成され、電子放出効率が高く、且つ、特性の揃った電子放出素子を再現性良く製造することができる。さらには、本発明の電子放出素子、及びその製造方法を利用して、電子放出素子を複数配列した電子源、あるいは画像表示装置を製造することができ、大面積の均一で良好な画質の画像を表示できる画像表示装置が実現できる。また、本発明の画像形成装置の製造方法によれば、電子放出素子の作成プロセスを簡易化できるとともに、均一性に優れ、長期に渡り表示品位に優れた画像形成装置を安価に製造することができる。
【図面の簡単な説明】
【図１】本発明の電子放出素子の一例を示す模式図である。
【図２】本発明の電子放出素子の製造方法の一例を示す模式図である。
【図３】本発明の電子放出素子の製造方法の一例を示す模式図である。
【図４】本発明の電子放出素子の別の例を示す模式図である。
【図５】本発明の電子放出素子の別の例を示す模式図である。
【図６】本発明の電子放出素子の製造方法の別の例を示す模式図である。
【図７】本発明の電子放出素子の製造方法の別の例を示す模式図である。
【図８】本発明の電子放出素子の製造方法の別の例を示す模式図である。
【図９】本発明の電子放出素子の製造方法の別の例を示す模式図である。
【図１０】本発明の電子放出素子の別の例を示す模式図である。
【図１１】本発明の電子放出素子の電気伝導特性分布の例を示す模式図である。
【図１２】測定評価機能を備えた真空装置の一例を示す模式図である。
【図１３】本発明の電子放出素子の電子放出特性を示す模式図である。
【図１４】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図１５】本発明の単純マトリクス配置の画像表示装置の表示パネルの一例を示す模式図である。
【図１６】本発明で製造される電子放出素子の一例を示す模式的平面図及び断面図である。
【図１７】本発明の電子放出素子の作製方法の一例を示す模式的断面図である。
【図１８】本発明で製造される電子放出素子の別の例を示す模式的断面図である。
【図１９】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図２０】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図２１】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図２２】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図２３】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図２４】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図２５】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図２６】本発明で製造される画像形成装置の一例を模式的に示す斜視図である。
【図２７】本発明の画像形成装置の製造工程の一例を示す模式図である。
【図２８】本発明の別の実施形態における電子放出素子の構造を示す模式図である。
【図２９】図２８に示した電子放出素子の製造工程を示す模式図である。
【図３０】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図３１】本発明の単純マトリクス配置の電子源を示す模式図である。
【図３２】本発明の電子放出素子の別の製造工程を示す模式図である。
【図３３】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図３４】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図３５】本発明の単純マトリクス配置の電子源を示す模式図である。
【図３６】本発明の電子放出素子の別の製造工程を示す模式図である。
【図３７】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図３８】本発明の単純マトリクス配置の電子源を示す模式図である。
【図３９】本発明の素子電極の配置を示す模式図である。
【図４０】従来の電子放出素子の模式図である。
【図４１】従来の電子放出素子の製造工程の模式図である。
【符号の説明】
１ 基体
２、３ 電極（素子電極）
４ 高分子膜
４’ カーボン膜
４” 高分子溶液または高分子前駆体溶液の液滴
５ 間隙
６ カーボン膜と基体との間の空隙
７ 基体表面の凹部
８ 変形部（凝集部）
９ 電極材料
１０ フォトレジストパターン
１１ テーパー状の構造
１２ アノード電極
１３ フォトレジスト
１４ 粒子ビーム照射手段または光照射手段
６２ 下配線
６３ 上配線
６４ 層間絶縁層
７１ フェースプレート
７２ 支持枠
７３ メタルバック
７４ 蛍光体膜
７５ 画像形成部材
８０ 素子電流Ｉｆを測定するための電流計
８１ 素子電圧Ｖｆを印加するための電源
８２ 放出電流Ｉｅを測定するための電流計
８３ アノード電極に電圧を印加するための高圧電源
８４ アノード電極
１００ 画像形成装置
１０１ スペーサ
１０２ 電子放出素子
１３１ 基体
１３２、１３３ 電極（素子電極）
１３４ 導電性膜
１３５ 第２の間隙
１３６ カーボン膜
１３７ 第１の間隙

Claims (33)

1. 基体表面上に、間隔を置いて配置された第１および第２電極と、前記第１電極と第２電極との間の前記基体表面上に配置されると共に、前記第２電極に接続したカーボン膜と、前記第２電極に接続したカーボン膜と前記第１電極との間に配置された間隙と、を有する電子放出素子であって、前記間隙において、前記カーボン膜の表面と前記第１電極の表面との間隔が、前記基体表面よりも、前記基体表面から離れた上方において狭くなっており、前記間隙内に、前記第１電極の表面の少なくとも一部が露出している、ことを特徴とする電子放出素子。
2. 前記第１電極上にカーボン膜が配置されていることを特徴とする請求項１に記載の電子放出素子。
3. 前記第１電極と第２電極とを通り、前記基体表面に対して実質的に垂直な平面において、前記第１電極上の前記カーボン膜の前記基体表面からの高さが、前記第２電極に接続し、前記第１電極と前記第２電極との間の前記基体表面上に配置されたカーボン膜の前記基体表面からの高さよりも高いことを特徴とする請求項２に記載の電子放出素子。
4. 基体表面上に配置された第１および第２電極と、前記第１電極と第２電極との間の前記基体表面上に配置され、その一方の端部が前記第２電極の一部を覆うカーボン膜とを有し、前記カーボン膜の他方の端部と、前記第１電極とが、空隙を介して対向しており、前記カーボン膜の他方の端部が、前記基体表面から離れていることを特徴とする電子放出素子。
5. 前記第１電極と第２電極とを通り、前記基体表面に対して実質的に垂直な平面において、前記第１電極上の前記カーボン膜の表面の前記基体表面からの高さが、前記第２電極の一部を覆い、前記第１電極と前記第２電極との間の前記基体表面上に配置されたカーボン膜の表面の前記基体表面からの高さよりも高いことを特徴とする請求項４に記載の電子放出素子。
6. 前記間隙内に位置する前記基体表面の少なくとも一部が、凹状であることを特徴とする請求項１乃至５のいずれか一項に記載の電子放出素子。
7. 前記第１電極と第２電極との間に電圧を印加することによって、前記第１電極と第２電極との間に印加される電界の方向に応じて、非対称な電子放出特性を示すことを特徴とする請求項１乃至６のいずれか一項に記載の電子放出素子。
8. 前記第１電極と前記第２電極とを結ぶ方向における、前記間隙の幅が１０ｎｍ以下であることを特徴とする請求項１乃至７のいずれか一項に記載の電子放出素子。
9. 前記第１電極と前記第２電極とを結ぶ方向における、前記間隙の幅が５ｎｍ以下であることを特徴とする請求項１乃至７のいずれか一項に記載の電子放出素子。
10. 請求項１乃至９のいずれか一項に記載の電子放出素子を、基体上に複数配置したことを特徴とする電子源。
11. 請求項１０に記載の電子源と、発光部材とを有することを特徴とする画像表示装置。
12. 基体上に、一対の電極と、該電極間を接続する高分子膜とを配置する工程と、
    前記高分子膜を低抵抗化処理する工程と、
    前記高分子膜を低抵抗化処理することにより得たカーボン膜に間隙を形成する工程とを有しており、
    前記一対の電極は、前記一対の電極のうちの一方の電極の側面と前記基体面とがなす角度と、前記一対の電極のうちの他方の電極の側面と前記基体面とがなす角度とが異なるように形成され、
    前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得たカーボン膜に電流を流す際に、一方の電極の端部近傍で発生するジュール熱を、他方の電極の端部近傍で発生するジュール熱よりも高くなるようにすることで形成されることを特徴とする電子放出素子の製造方法。
13. 基体上に、一対の電極と、該電極間を接続する高分子膜とを、前記一対の電極のうちの一方の電極と前記高分子膜との接触抵抗と、前記一対の電極のうちの他方の電極と前記高分子膜との接触抵抗とを異なるように形成する工程と、
    前記高分子膜を低抵抗化処理する工程と、
    前記高分子膜を低抵抗化処理することにより得たカーボン膜に間隙を形成する工程とを有し、
    前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得たカーボン膜に電流を流すことにより形成されることを特徴とする電子放出素子の製造方法。
14. 前記一対の電極は、互いに異なる大きさで形成されることを特徴とする請求項１３に記載の電子放出素子の製造方法。
15. 前記一対の電極は、互いに異なる厚さで形成されることを特徴とする請求項１３に記載の電子放出素子の製造方法。
16. 前記一対の電極は、前記一対の電極のうちの一方の電極の側面と前記基体面とがなす角度と、前記一対の電極のうちの他方の電極の側面と前記基体面とがなす角度とが異なるように形成されることを特徴とする請求項１３に記載の電子放出素子の製造方法。
17. 基体上に、一対の電極と、該一対の電極のそれぞれの一部を覆うことにより該一対の電極間を接続する高分子膜とを配置する工程と、
    前記高分子膜を低抵抗化処理する工程と、
    前記高分子膜を低抵抗化処理することにより得たカーボン膜に間隙を形成する工程とを有し、
    前記一対の電極は、前記一対の電極のうちの一方の電極の側面と前記基体面とがなす角度と、前記一対の電極のうちの他方の電極の側面と前記基体面とがなす角度とが異なるように形成され、
    前記高分子膜が前記一対の電極のうちの一方の電極の一部を覆う部分におけるステップカバレージと、前記高分子膜が前記一対の電極のうちの他方の電極の一部を覆う部分におけるステップカバレージとが異なるように形成され、
    前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得たカーボン膜に電流を流すことにより形成されることを特徴とする電子放出素子の製造方法。
18. 基体上に、互いに形状が異なる一対の電極と、該電極間を接続する高分子膜とを形成する工程と、
    前記高分子膜を低抵抗化処理する工程と、
    前記高分子膜を低抵抗化処理することにより得たカーボン膜に間隙を形成する工程と、を有し、
    前記一対の電極は、前記一対の電極のうちの一方の電極の側面と前記基体面とがなす角度と、前記一対の電極のうちの他方の電極の側面と前記基体面とがなす角度とが異なるように形成され、
    前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することより得たカーボン膜に電流を流すことにより形成されることを特徴とする電子放出素子の製造方法。
19. 基体上に、互いに材料が異なる一対の電極と、該電極間を接続する高分子膜とを配置する工程と、
    前記高分子膜を低抵抗化処理する工程と、
    前記高分子膜を低抵抗化処理することにより得たカーボン膜に間隙を形成する工程と、を有しており、
    前記一対の電極は、実質的に同じ材料からなる一対の導電性部材のうちの一方に、前記 導電性部材とは異なる材料を添加することにより形成され、
    前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得たカーボン膜に電流を流すことにより形成されることを特徴とする電子放出素子の製造方法。
20. 基体上に、互いに材料が異なる一対の電極と、該電極間を接続する高分子膜とを配置する工程と、
    前記高分子膜を低抵抗化処理する工程と、
    前記高分子膜を低抵抗化処理することにより得たカーボン膜に間隙を形成する工程と、を有しており、
    前記一対の電極は、実質的に同じ材料からなる一対の導電性部材のうちの少なくとも一方と、前記導電性部材を構成する材料よりも標準電極電位が低い材料からなる部材とを接続し、少なくとも前記導電性部材を構成する材料よりも標準電極電位が低い材料からなる部材を加熱することにより形成され、
    前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得たカーボン膜に電流を流すことにより形成されることを特徴とする電子放出素子の製造方法。
21. 基体上に、互いに表面エネルギーが異なる一対の電極を配置する工程と、
    前記基体上に配置された前記一対の電極間を接続する高分子膜を配置する工程と、
    前記高分子膜を低抵抗化処理する工程と、
    前記高分子膜を低抵抗化処理することにより得たカーボン膜に間隙を形成する工程と、を有しており、
    前記電極間を接続する高分子膜は、該高分子膜を構成する高分子の溶液またはその前駆体溶液を前記基体上に塗付し、該溶液が塗付された前記基体を加熱することにより形成され、
    前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得たカーボン膜に電流を流すことにより形成されることを特徴とする電子放出素子の製造方法。
22. 基体上に、互いに組成が異なる一対の電極を配置する工程と、
    前記基体上に配置された前記一対の電極間を接続する高分子膜を形成する工程と、
    前記高分子膜を低抵抗化処理する工程と、
    前記高分子膜を低抵抗化処理することにより得たカーボン膜に間隙を形成する工程と、を有しており、
    前記電極間を接続する高分子膜は、前記高分子膜を構成する高分子の溶液またはその前駆体溶液を前記基体上に塗付し、該溶液が塗付された前記基体を加熱することにより形成され、
    前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得たカーボン膜に電流を流すことにより形成されることを特徴とする電子放出素子の製造方法。
23. 前記一対の電極は、実質的に同じ材料からなる一対の導電性部材のうちの一方に、前記導電性部材とは異なる材料を添加することにより形成されることを特徴とする請求項２１または２２に記載の電子放出素子の製造方法。
24. 前記一対の電極は、実質的に同じ材料からなる一対の導電性部材のうちの少なくとも一方と、前記導電性部材を構成する材料よりも標準電極電位が低い材料からなる部材とを接続し、少なくとも前記導電性部材を構成する材料よりも標準電極電位が低い材料からなる部材を加熱することにより形成されることを特徴とする請求項２１または２２に記載の電子放出素子の製造方法。
25. 基体上に、一対の電極と、該電極間を接続する高分子膜とを、前記一対の電極のうちの一方の電極と前記高分子膜との接続長と、前記一対の電極のうちの他方の電極と前記高分子膜との接続長とが異なるように配置する工程と、
    前記高分子膜を低抵抗化処理する工程と、
    前記高分子膜を低抵抗化処理することにより得たカーボン膜に間隙を形成する工程と、を有しており、
    前記間隙は、前記一対の電極を介して、前記高分子膜を低抵抗化処理することにより得たカーボン膜に電流を流すことにより形成されることを特徴とする電子放出素子の製造方法。
26. 前記接続長は、前記一対の電極の端部において、前記高分子膜と、前記電極の各々とが接している長さであることを特徴とする請求項２５に記載の電子放出素子の製造方法。
27. 前記接続長は、前記一対の電極の各々と、前記高分子膜と、前記基体とが接することで形成される部分の長さであることを特徴とする請求項２５に記載の電子放出素子の製造方法。
28. 基体上に、一対の電極と該一対の電極間を接続する高分子膜を配置する工程と、
    前記高分子膜の、前記一対の電極のうちの一方の電極に近い領域を、他方の電極に近い領域よりも低抵抗化処理する工程と、
    前記高分子膜に低抵抗化処理を施すことで得られたカーボン膜に電流を流すことにより、その一部に間隙を形成する工程と、
    を有することを特徴とする電子放出素子の製造方法。
29. 前記高分子膜を形成する工程は、インクジェット法を用いて、前記高分子膜を構成する高分子の溶液、または前記高分子膜を構成する高分子の前駆体の溶液を付与することにより行われることを特徴とする請求項１２乃至２８のいずれか一項に記載の電子放出素子の製造方法。
30. 前記高分子膜を低抵抗化する工程は、前記高分子膜に粒子ビームまたは光を照射することにより行われることを特徴とする請求項１２乃至２９のいずれか一項に記載の電子放出素子の製造方法。
31. 前記粒子ビームは、電子ビームであることを特徴とする請求項３０に記載の電子放出素子の製造方法。
32. 前記粒子ビームは、イオンビームであることを特徴とする請求項３０に記載の電子放出素子の製造方法。
33. 前記光は、レーザービームであることを特徴とする請求項３０に記載の電子放出素子の製造方法。

Images