KR100343240B1 - 전자원제조방법,화상형성장치제조방법,및전자원제조장치 - Google Patents

전자원제조방법,화상형성장치제조방법,및전자원제조장치 Download PDF

Info

Publication number
KR100343240B1
KR100343240B1 KR1019980038222A KR19980038222A KR100343240B1 KR 100343240 B1 KR100343240 B1 KR 100343240B1 KR 1019980038222 A KR1019980038222 A KR 1019980038222A KR 19980038222 A KR19980038222 A KR 19980038222A KR 100343240 B1 KR100343240 B1 KR 100343240B1
Authority
KR
South Korea
Prior art keywords
gas
electron
electron source
vessel
pressure
Prior art date
Application number
KR1019980038222A
Other languages
English (en)
Other versions
KR19990029846A (ko
Inventor
마사노리 미또메
마사또 야마노베
후미오 기시
히또시 오다
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR19990029846A publication Critical patent/KR19990029846A/ko
Application granted granted Critical
Publication of KR100343240B1 publication Critical patent/KR100343240B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes

Abstract

전자 방출 소자를 갖는 전자원을 제조하기 위한 방법이 제공된다. 상기 방법은 영역 전자들이 방출되는 전자 방출 소자의 영역을 적어도 포함하는 영역 내에 피착 물질을 피착시키는 공정을 구비한다. 피착 공정은 피착 물질의 원료를 적어도 포함하는 가스의 분위기 내에서 수행되며, 상기 가스는 유동성의 점성 상태를 갖도록 하는 평균 자유 행로를 갖는다.

Description

전자원 제조 방법, 화상 형성 장치 제조 방법, 및 전자원 제조 장치{ELECTRON SOURCE MANUFACTURE METHOD, IMAGE FORMING APPARATUS MANUFACTURE METHOD, AND ELECTRON SOURCE MANUFACTURE APPARATUS}
본 발명은 전자 방출 소자를 갖는 전자원(electron source)을 제조하는 방법, 화상 형성 장치를 제조하는 방법, 및 상기 전자원과 상기 화상 형성 장치를 제조하기 위한 장치들에 관한 것이다.
크게 열 전자 방출 소자와 냉 음극 전자 방출 소자로 분류되는 2가지 형태의 전자 방출 소자가 공지되어 있다. 냉 음극 전자 방출 소자의 형태는 필드방출형(field emission type)(이하, FE형이라 칭함), 금속/절연체/금속형(이하, MIM형이라 칭함), 표면 전도형의 전자 방출형(surface conduction type electron emission type) 등을 포함한다.
FE형의 예는 W. P. Dyke 및 W. W. Dolan에 의한 Advance in Electron Physics, 8, 89 (1956)의 "Field emission", C. A. Spindt에 의한 J. Appl. Phys., 47, 5248 (1976)의 "Physical properties of thin-film field emission cathodes with molybdenum cones" 등에 개시되어 있다.
MIM형의 예는 C. A. Mead에 의한 J. Appl., Phys., 32, 646 (1961)의 "Operation of Tunnel-Emission Devices" 등에 개시되어 있다.
표면 전도형 전자 방출 소자의 예는 M. I. Elinson에 의한 Recio Eng. Electron Phys., 10, 1290 (1965) 등에 개시되어 있다.
표면 전도형 전자 방출 소자는, 전류가 기판 상에 형성된 소 영역을 갖는 박막 내에서 막 표면에 평행하게 흐를 때, 전자 방출이 발생하는 현상을 이용한다. 표면 전도형 전자 방출 소자를 위해 공표된 박막은 Elinson에 의한 SnO2박막, Au 박막("Thin Solid Films", 9, 317 (1972) ), In2O3/SnO2박막(M. Hartwell 및 C. G. Fonstad에 의한 "IEEE Trans. ED conf.", 519 (1975) ), 탄소 박막(Hisashi ARAKI 등에 의한 "Vacuum", vol. 26, No. 1. p. 22 (1983) ) 등을 포함한다.
표면 전도형 전자 방출 소자의 전형적인 예로서, M. Hartwell에 의해 제안된 소자의 구조가 도 16에 개략적으로 도시되어 있다. 도 16에서, 참조 번호(1)는 기판을 나타내고, 참조 번호(2) 및 (3)은 소자 전극들을 나타낸다. 참조 번호(4)는 스퍼터링에 의해 형성된 H 문자 형태를 갖는 금속 산화물 박막으로 이루어진 도전성 박막을 나타낸다. 전자 방출 영역(5)은 후술될 소위 전력 전도 포밍 공정(power conduction forming process)인 전력 전도 공정에 의해 도전성 박막 내에 형성된다. 소자 전극들 간의 거리(L1)는 0.5 내지 1 mm이고, 도전성 박막(4)의 폭(W)은 0.1 mm이다.
종래에, 표면 전도형 전자 방출 소자의 전자 방출 영역(5)은 일반적으로 전자 방출이 가능하게 되기 전에 소위 전력 전도 포밍 공정인 전력 전도 공정에 의해 도전성 박막(4) 내에 형성된다. 전력 전도 포밍 공정에서, d.c. 전압 또는 매우 완만하게 상승하는 예를 들어, 약 1 V/min인 전압이 도전성 박막(4)의 전극들에 인가되어 높은 전기 저항을 갖는 전자 방출 영역(5)을 형성하도록 국부적으로 파손(break), 변형(deform) 또는 분해(decompose)된다.
균열(crack) 등이 도전성 박막(4)의 전자 방출 영역(5) 내에 형성되어 전자들이 상기 균열 및 그 근방의 영역으로부터 방출된다. 전압이 전력 전도 포밍 공정으로 처리된 표면 전도형 전자 방출 소자의 도전성 박막(4)에 인가되고 그로 인해 전류가 흐를 때, 전자들이 전자 방출 영역(5)으로부터 방출된다.
표면 전도형 전자 방출 소자의 구조는 간단하고 제조가 용이하므로, 다수의 소자들이 넓은 영역에 배치될 수 있다. 이러한 유리한 특징을 이용하여, 다양한 응용이 연구되어 왔다. 예를 들어, 표면 전도형 전자 방출 소자는 충전된 빔원, 표시 장치 등에 사용될 수 있다. 후술되는 바와 같이, 다수의 표면 전도형 전자방출 소자를 배치하는 예로서, 전자원이 공지되어 있는데, 이는 배선 패턴(또한 소위 공통 배선 패턴)에 의해 접속된 복수의 표면 전도형 전자 방출 소자를 각각 구비하며 평행하게 배치된 다수의 행들을 갖는 전자원이 공지되어 있다(예를 들어, JP-A-64-031332, JP-A-1-283749, JP-A-2-257552 등).
액정을 사용한 플랫 패널형 표시 장치(flat panel type display device)가 최근에 CRT 대신에 화상 형성 장치로서 보급되고 있다. 그러나, 액정을 사용한 플랫 패널형 표시 장치는 자기 광 방출 형태(self-light emission type)가 아니므로, 백라이트(back light)가 필수적이다. 자기 광 방출형의 표시 장치의 개발이 오랫동안 소망되어 왔다. 자기 광 방출형 표시 장치로서, 다수의 표면 전도형 전자 방출 소자를 갖는 전자원과 이 전자원으로부터 방출된 전자의 인가 시에 가시 광선을 방사할 수 있는 형광체가 결합된 화상 형성 장치가 공지되어 있다(예를 들어, 미국 특허 제5,066,883호).
본 출원인은 도 2a 및 2b에 개략적으로 도시된 구조를 갖는 표면 전도형 전자 방출 소자와 이 전자 방출 소자를 사용한 화상 형성 장치를 제안하였다. 이 전자 방출 소자 및 화상 형성 장치와 이들의 제조 방법의 세부 사항은 예를 들어, JP-A-7-235255, JP-A-7-235275, JP-A-8-171849 등에 설명되어 있다.
이러한 표면 전도형 전자 방출 소자는 기판(1) 상에서 서로 면하는 한 쌍의 소자 전극들(2 및 3)과, 소자 전극들(2 및 3) 사이에 접속된 전자 방출 영역(5)을 구비한 도전막(4)으로 구성된다. 전자 방출 영역(5)은 도전막(4)을 국부적으로 파손, 변형, 또는 분해함으로써 형성된 높은 전기 저항 영역이다. 균열 등이 도전성박막(4)의 전자 방출 영역(5) 내에 형성된다. 전자들은 상기 균열의 근방 영역으로부터 방출된다. 전자 방출 영역 및 그 근방 영역은 적어도 탄소를 포함하는 피착막으로 형성된다.
후술될 전력 전도 공정(포밍 공정)에 의해 적절한 성능의 전자 방출 영역을 형성하기 위해 상기 도전막은 양호하게 도전성 미립자들로 이루어진다.
도 4a 내지 4c를 참조로 하여 제조 공정이 간략하게 설명될 것이다.
먼저, 소자 전극들(2 및 3)이 프린팅, 진공 피착(vacuum deposition), 및 포토리소그래피 기술에 의해 기판(1) 상에 형성된다(도 4a).
다음에, 도전막(4)이 형성된다. 도전막(4)은 진공 피착, 스퍼터링 등에 의해 피착되고 패터닝되거나, 도전막의 원료를 포함하는 액체를 코팅함으로써 형성될 수 있다.
예를 들어, 금속 유기 화합물의 용액이 코팅되고 열 분해되어 금속 또는 금속 산화물을 형성한다. 이러한 경우에, 미립자 막이 적당한 막 형성 조건하에서 형성될 수 있다.
도전막이 형성된 후에, 상기 막은 소망의 형태로 패터닝될 수 있다. 대안적으로, JP-A-9-69334에 설명되어 있는 바와 같이, 상기 막이 소망의 형태를 가지도록 원료 액체가 인크 젯 장치 등에 의해 코팅될 수 있으며, 이후에 이는 패터닝 공정을 사용하지 않고 소망의 형태를 갖는 도전막을 형성하도록 열 분해된다.
다음에, 전자 방출 영역(5)이 형성된다. 이 영역은 도전막을 국부적으로 변형 또는 분해(전력 전도 포밍 공정)하기 위해 소자 전극들(2 및 3)에 전압을 인가하여 전류가 도전막을 통해 흐르도록 함으로써 형성될 수 있다. 전압은 양호하게 펄스 전압이다. 상기 펄스 전압의 파형은 도 5a에 도시된 바와 같이 일정한 피크값, 또는 도 5b에 도시된 바와 같이 시간에 따라 점차 증가하는 피크값, 또는 이들의 조합인 값을 갖는다. 형성 펄스가 인가되는 동안(펄스들 사이의 기간동안), 충분히 낮은 피크값을 갖는 펄스가 저항값을 측정하도록 삽입되고, 전자 방출 영역의 저항값이 충분히 증가할 때, 예를 들어, 1MΩ을 초과할 때, 펄스 인가가 중단되는 것이 바람직하다.
이러한 공정에서, 일반적으로, 전자 방출 소자는 배출기(evacuator)에 의해 배기되거나, 산화 가스가 도입되거나, 리듀싱 가스(reducing gas)가 도입될 수 있는 진공 챔버 내에 배치된다. 도전막 등의 재료량과 같은 조건들에 따라 적당한 상태가 선택된다.
다음에, 활성화 공정이 수행된다. 이 공정은 적어도 탄소를 포함하는 재료를 포밍 공정에 의해 형성된 전자 방출 영역 근방에 피착시킴으로써, 방출될 전자의 량을 증가시킨다. 일반적으로, 적어도 탄소를 포함하는 재료를 피착하는 공정은 전자 방출 소자를 진공 챔버에 위치시키고, 이 진공 챔버 내부를 배기시키고, 한 쌍의 소자 전극들에 펄스 전압을 인가하여 저 부분 압력으로 진공 내에 존재하는 유기 재료를 분해 및 중합함으로써 수행된다. 유기 재료는 진공 챔버가 배기된 후에 진공 챔버로 직접 도입되거나, 오일 확산 펌프와 같은 적절한 장치를 사용함으로써 진공 챔버로 확산될 수 있다.
활성화 공정 후에 안정화 공정을 수행하는 것이 바람직하다. 이 공정은 전자 방출 소자, 그 근방 영역, 및 전자 방출 소자의 진공 하우징(vacuum housing)의 내벽에 부착된 유기 재료 분자들을 충분히 제거하여, 이후에 소자의 동작 동안에 탄소를 포함하는 물질이 피착되는 것을 방지하고 소자의 특성을 안정화하기 위해 수행된다.
상세히, 예를 들어, 전자 방출 소자는 진공 챔버(활성화 공정에서 사용되는 것과 동일할 수 있음) 내에 배치되고, 진공 챔버가 이온 펌프와 같은 오일을 사용하지 않는 배출기에 의해 배기되는 동안 상기 전자 방출 소자와 진공 챔버는 가열된다. 이러한 가열은 전자 방출 소자와 진공 챔버의 내벽에 부착된 유기 재료 문자들을 떼어내서 충분히 제거시키기 위해 수행된다. 이 때에, 또는 가열이 중단된 후에, 만일 진공 챔버의 내측이 배기되는 동안 구동 전압이 인가된다면, 몇 가지 경우에 전자 방출 효과가 향상될 수 있다. 활성화 공정 동안에 도입된 유기 재료의 종류에 따라, 진공 챔버의 고 진공 상태에서 전자 방출 소자를 구동함으로써 전자 방출 효과가 형성될 수 있다. 그러므로, 각각의 조건에 가장 적합한 방법을 통해 안정화 공정이 수행된다.
상술한 방법에 의해 제조된 표면 전도형 전자 방출 소자의 동작 특성의 전형적인 예가 도 7의 그래프에 도시되어 있다. 이 그래프는 전압(Vf)의 인가 시에 소자를 통해 흐르는 전류(소자 전류)(If)와 방출 전류(Ie) 간의 관계를 도시하고 있다. Ie는 If에 비해 매우 작아서 이들은 모두 선형 스케일인 임의적인 스케일로 도시되어 있다. 도 7에 도시된 바와 같이, 방출 전류(Ie)는 Vf에 관련한 임계값(Vth)을 갖는 비선형 형태이다. 만일 Vf가 Vth이거나 또는 그보다 작다면,Ie는 실질적으로 0이 되고, 반면에 만일 Vf가 Vth를 초과한다면, Ie는 급상승한다. 도 7에 도시된 예에서, Ie와 유사하게, If도 또한 Vf에 관련한 임계값을 가지며 임계값 이상인 Vf를 넘어 단조 증가(MI 특성)한다. 그러나, 제조 공정 및 측정 조건에 따라, If는 전압 제어형 부 저항(VCNR 특성)을 가질 수 있다. 만일 소자가 VCNR 특성을 갖고, If-Vf 특성은 안정적이지 않고, Ie가 MI 특성을 갖는다해도, 특성이 안정적이지 않다. 안정한 MI 특성은 예를 들어, JP-A-7-235275에 개시된 바와 같은 안정화 공정을 수행함으로써 얻어질 수 있다.
Vf와 Ie 간의 관계가 일정한 임계값을 갖는 비선형 형태이므로, 매트릭스 형태로 기판 상에 배치되고 함께 배선된 복수의 전자 방출 소자 중 원하는 하나로부터 전자를 방출하는 것이 가능해진다. 그러므로, 간단한 매트릭스 구동이 가능해진다.
전자 방출 소자로 구성된 전자원을 사용한 화상 형성 장치는 유리 등으로 이루어진 진공 하우징 내에 수용된 전자원과 화상 형성 부재를 구비한다. 이러한 전자원은 기본적으로 상기와 동일한 방식으로 형성될 수 있다. 이러한 경우에, 진공 챔버를 사용하는 대신에, 유리로 이루어지며 도전막을 갖는 전자원과 화상 형성 부재를 포함하는 진공 하우징은 그 내부를 배기함으로써 형성, 활성화, 및 안정화 공정들에 사용될 수 있다. 화상 형성 장치를 제조하기 위한 특수한 진공 챔버는 필요하지 않으므로, 상기 장치는 간단한 제조 시스템으로 제조될 수 있다.
이러한 화상 형성 장치는 함께 집적된 다수의 전자 방출 소자를 갖는다. 그러므로, 모든 전자 방출 소자들이 정상적으로 동작하는 전자원을 다수 산출하는 제조에는 매우 정교한 기술들이 요구된다. 만일 각각의 공정이 전자원을 포함하는 진공 하우징을 사용함으로써 수행되고 결함있는 소자가 이 공정 동안에 형성된다면, 이를 수리하는 것은 불가능하게 된다. 그러므로, 다수의 전자 방출 소자를 갖는 대형 또는 고정밀형 화상 형성 장치를 제조할 시에는, 몇 가지 경우에, 큰 진공 챔버를 사용하여 각각의 공정을 수행하고 이후에 진공 하우징 내에 전자원과 화상 형성 부재를 수용하는 것이 유리하다.
각각의 조건들에 따라, 상술한 2가지 방법 중 하나, 또는 진공 챔버를 사용함으로써 몇 가지 공정들을 수행하고 전자원 및 화상 형성 부재를 진공 하우징 내에 수행함으로써 나머지 공정들을 수행하는 중간적인 방법을 택한다.
도 13에 개략적으로 도시된 바와 같이, 사다리형(ladder shape)으로 배선된 전자원이 도 14에 개략적으로 도시된 바와 같은 화상 형성 장치를 형성하는데 사용될 수 있다. 이러한 경우에, 화상 형성 부재에 도달하는 전자 광선의 량을 변조하기 위해 그리드 전극이 제공된다.
JP-A-9-330654는 유기 재료 및 캐리어 가스의 혼합 가스를 사용함으로써 표면 전도형 전자 방출 소자를 활성화하는 공정을 개시하고 있다.
본 발명의 목적은 제조 비용을 절감할 수 있고, 제조 시간을 단축시킬 수 있으며, 제조된 전자 방출 소자의 특성을 향상시킬 수 있는, 전자 방출 소자를 갖는 전자원의 제조에 관한 기술을 제공하는 것이다.
본 발명의 한 특징에 따르면, 영역 전자들이 방출되는 전자 방출 소자의 영역을 적어도 포함하는 영역에 피착 물질을 피착시키는 단계를 포함하며, 상기 피착 단계는 적어도 상기 피착 물질의 원료(source material)를 포함하는 가스의 대기(atmosphere) 내에서 수행되고, 상기 가스는 유동성의 점성 상태를 갖도록 하는 평균 자유 행로(mean free path)를 구비하는 전자 방출 소자를 갖는 전자원을 제조하는 방법이 제공된다.
본 발명의 다른 특징에 따르면, 영역 전자들이 방출되는 전자 방출 소자의 영역을 적어도 포함하는 영역 내에 피착 물질을 피착시키는 단계를 포함하며, 상기 피착 단계는 적어도 상기 피착 물질의 원료를 포함하는 가스의 분위기 내에서 수행되고, 상기 가스 대기는 1 Pa 이상의 압력을 갖는 전자 방출 소자를 갖는 전자원을 제조하는 방법이 제공된다.
본 발명의 제1 및 제2 측징에서, 전자가 방출되는 피착 물질 영역은 피착 단계 이전에 전자가 방출될 수 있는 영역일 수 있다.
상기 가스는 불활성 가스와 같은 희석 가스로 희석된 피착 물질의 원료로 이루어진 가스일 수 있다.
상기 가스는 피착 물질의 원료, 및 질소, 헬륨, 또는 아르곤 가스를 포함하는 가스일 수 있다.
상기 가스는 탄소 또는 탄소 화합물, 및 질소, 헬륨, 또는 아르곤 가스를 포함하는 가스일 수 있다.
상기 피착 단계는 상기 분위기 하에서 전자가 방출되는 영역에 전압을 인가함으로써 피착 물질을 피착시킬 수 있다.
전자가 방출되는 영역은 서로 면하는 도전 재료들 간의 제1 간극 영역 근방일 수 있으며, 상기 피착 단계는 상기 제1 간극 영역보다 더 좁은 제2 간극 영역을 형성하도록 상기 면하는 도전 재료 위에 피착 물질을 피착시킬 수 있다.
본 발명의 제1 및 제2 특징은 제1 간극 영역을 형성하는 제1 간극 형성 단계를 더 포함할 수 있다. 제1 간극 형성 단계는 제1 간극이 형성되는 도전막에 전력을 공급함으로써 제1 간극 영역을 형성할 수 있다.
제1 간극 형성 단계 및 피착 단계는 근사적으로 대기압에서 수행될 수 있다.
본 발명의 제1 및 제2 특징에서, 제1 간극 형성 단계는 불활성 가스, 산화 가스, 또는 산화 가스를 포함하는 혼합 가스, 또는 리듀싱 가스(reducing gas) 또는 리듀싱 가스를 포함하는 혼합 가스 내에서 수행될 수 있다.
본 발명의 제1 및 제2 특징에서, 피착 단계는 대기로 배기될 수 있는 용기 내에서 수행될 수 있다.
용기는 그 내부에 전자 방출 소자를 수용하는 제품 하우징(product housing), 후술될 화상 형성 장치의 외부 엔벨로프(envelope), 또는 전자원 또는 전자원을 사용한 화상 형성 장치와 같은 제품과 다른 챔버(chamber)를 포함하는 제조 시스템일 수 있다. 이러한 경우에, 피착 단계가 완료된 이후의 단계가 피착 단계 동안에 사용된 용기와 다른 용기를 사용함으로써 수행될 수 있다.
피착 단계 동안에 사용된 용기는 가스를 확산시키기 위한 수단이 제공될 수 있다. 확산 수단은 매시(mesh)일 수 있다.
피착 단계는 가스를 용기로 도입시킴으로써 또는 가스를 용기를 통해 유동시킴으로써 수행될 수 있다. 가스를 용기로 또는 용기를 통해 도입 또는 유동시키는 방법은 프로펠러 및 펌프와 같은 포지티브 도입 수단(positive introducing means)을 사용할 수 있다.
피착 단계는 가스를 위한 입구 및 출구를 갖는 용기 내에서 수행될 수 있다. 피착 단계 동안에, 용기로부터 배출된 가스는 다스 용기로 도입될 수 있다. 가스를 재도입시키기 위한 수단은 프로펠러 및 펌프와 같은 포지티브 도입 수단(순환 수단)일 수 있다. 가스가 다시 용기로 도입되기 이전에, 불필요한 물질들이 용기로부터 배출된 가스에서 감소될 수 있다.
피착 단계 후에, 가스 내의 수분은 감소될 수 있다.
전자 방출 소자는 양호하게 냉 음극 전자 방출 소자이다. 이는 표면 전도형 전자 방출 소자로서 적절하게 사용될 수 있다.
본 발명은 특히 다수의 전자 방출 소자를 형성하는데 효과적이다.
본 발명의 제3 특징에 따르면, 전자원 및 상기 전자원으로부터 방사된 전자를 사용함으로써 화상을 형성하기 위한 화상 형성 부재를 구비한 화상 형성 장치를 제조하는 방법이 제공되는데, 이는 상술한 제조 방법에 의해 제조된 전자원과 상기 화상 형성 부재를 통합시키는 단계를 포함한다.
본 발명의 제4 특징에 따르면, 가스를 그 내부로 도입시킬 수 있는 용기; 및 상기 가스를 상기 용기 내로 도입시키기 위한 수단을 포함하며, 상기 가스는 전자가 방출되는 상기 전자 방출 소자의 영역을 적어도 포함하는 영역 내에 피착된 피착 물질의 원료를 적어도 포함하고, 상기 도입 수단은 상기 가스를 유동성의 점성상태로 도입시키는 전자 방출 소자를 갖는 전자원을 제조하기 위한 제조 장치가 제공된다.
본 발명의 제5 특징에 따르면, 가스를 그 내부로 도입시킬 수 있는 용기; 및 상기 가스를 상기 용기 내로 도입시키기 위한 수단을 포함하며, 상기 가스는 전자가 방출되는 상기 전자 방출 소자의 영역을 적어도 포함하는 영역 내에 피착된 피착 물질의 원료를 적어도 포함하고, 상기 도입 수단은 상기 가스를 1 Pa 이상에서 상기 용기 내로 도입시키는 전자 방출 소자를 갖는 전자원을 제조하기 위한 제조 장치가 제공된다.
본 발명의 제3 및 제4 특징에서, 도입 수단은 용기 상에 설치된 입구 및 출구, 가스 또는 액체와 같은 가스의 원료를 포함하는 봄베(bomb)와 같은 가스원, 또는 도입 파이프일 수 있다.
상기 제조 장치는 용기로부터 배출된 가스를 다시 용기로 도입시키기 위한 순환 수단, 또는 용기로부터 배출된 가스를 다시 용기로 도입시키기 위한 파이프 수단을 더 포함할 수 있다. 제조 장치는 용기로 다시 도입될 가스 내의 수분을 제거하기 위한 수단을 더 포함할 수 있다.
용기는 피착 물질이 형성되는 영역을 적어도 포함하는 물질과 같은 부재를 커버할 수 있다.
상기 제조 장치는 피착 물질이 형성되는 영역을 적어도 포함하는 부재를 용기로 이송하기 위한 이송 수단을 포함할 수 있다.
도 1은 본 발명에 따른 표면 전도형 전자 방출 소자 제조 시스템의 일례를 도시하는 개략도.
도 2a 및 도 2b는 본 발명에 적용 가능한 표면 전도형 전자 방출 소자의 구조를 도시하는 개략적 평면도 및 단면도.
도 3은 본 발명에 적용 가능한 수직 표면 전도형 전자 방출 소자의 구조를 도시하는 개략도.
도 4a, 4b 및 4c는 본 발명에 적용 가능한 표면 전도형 전자 방출 소자를 제조하는 방법의 일례를 도시하는 개략도.
도 5a 및 도 5b는 본 발명에 적용 가능한 표면 전도형 전자 방출 소자를 제조하는 방법의 전력 전도 포밍 공정에 의해 사용 가능한 전압 파형의 예시를 도시하는 개략도.
도 6은 측정/평가 기능이 제공된 진공 공정 시스템의 일례를 도시하는 개략도.
도 7은 본 발명에 적용 가능한 방출 전류 Ie, 소자 전류 If, 소자 전압 Vf 간의 관계의 일례를 도시하는 그래프.
도 8은 본 발명에 적용 가능한 단순 매트릭스 배치를 가지는 전자원의 일례를 도시하는 개략도.
도 9는 본 발명에 적용 가능한 화상 형성 장치의 디스플레이 패널의 일례를 도시하는 개략도.
도 10a 및 도 10b는 형광막의 예시들을 도시하는 개략도.
도 11은 화상 형성 장치 상에 NTSC TV 신호를 디스플레이하기 위한 구동 회로의 일례를 도시하는 블록도.
도 12는 본 발명에 따른 화상 형성 장치를 위한 형성 및 활성화 공정에 사용되는 진공 배기 시스템을 도시하는 개략도.
도 13은 본 발명에 적용 가능한 사다리 구조의 전자원의 일례를 도시하는 개략도.
도 14는 본 발명에 적용 가능한 화상 형성 장치의 디스플레이 패널의 일례를 도시하는 도면.
도 15는 본 발명에 따른 화상 형성 장치를 위한 형성 및 활성화 공정 동안의 배선 방법을 도시하는 개략도.
도 16은 종래의 표면 전도형 전자 방출 소자의 일례를 도시하는 개략도.
도 17a, 17b 및 17c는 본 발명에 따른 제조 방법의 활성화 공정에 사용되는 공정 시스템을 도시하는 개략도.
도 18은 본 발명에 따른 화상 형성 장치 제조 방법에 사용되는 진공 공정 시스템의 구조의 일례를 도시하는 개략도.
도 19는 본 발명에 따른 전자 방출 장치 제조 방법에 사용되는 바블링 장치(babbling apparatus)의 구조의 일례를 도시하는 개략도.
도 20은 본 발명에 적용 가능한 매트릭스 배선 패턴을 가지는 전자원의 구조를 도시하는 개략도.
도 21은 도 20의 다각형 라인을 따라 절취한 전자원의 구조를 도시하는 개략적 단면도.
도 22는 본 발명에 따른 전자원 제조 공정의 일부를 도시하는 도면.
도 23은 본 발명에 따른 전자원 제조 공정의 일부를 도시하는 도면.
도 24는 본 발명에 따른 전자원 제조 공정의 일부를 도시하는 도면.
도 25는 본 발명에 따른 전자원 제조 공정의 일부를 도시하는 도면.
도 26은 본 발명에 따른 전자원 제조 공정의 일부를 도시하는 도면.
도 27은 본 발명에 따른 전자원 제조 공정의 일부를 도시하는 도면.
도 28은 본 발명에 따른 전자원 제조 공정의 일부를 도시하는 도면.
도 29는 본 발명에 따른 전자원 제조 방법을 도시하는 흐름도.
도 30a 및 도 30b는 본 발명에 적용 가능한 챔버의 구조의 예들을 도시하는 개략도.
도 31은 본 발명에 적용 가능한 연속 공정 시스템의 구조를 도시하는 개략도.
도 32a, 32b, 32c, 32d 및 32e는 매트릭스 배선 패턴을 가지는 전자원 제조 방법의 일례를 도시하는 개략도.
도 33은 본 발명에 따른 전자원 제조 방법에서 사용되는 배선 방법을 도시하는 개략도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판
2, 3 : 소자 전극
4 : 도전성 박막
5 : 전자 방출 영역
54 : 애노드 전극
201 : 순환기
202 : 수분 흡수기
본 발명의 실시예들이 첨부된 도면을 참조로 아래에 설명될 것이다.
(제1 실시예)
우선, 본 발명의 실시예들의 개요가 설명될 것이다.
[제조 시스템의 개략적 구조]
도 1은 표면 전도형 전자 방출 소자를 위한 제조 시스템의 일례를 도시하는 개략도이다.
도 1에서, 참조 번호(1)는 기판, 참조 번호(2) 및 참조 번호(3)는 소자 전극, 참조 번호(4)는 도전성 박막, 참조 번호(54)는 소자의 전자 방출 영역으로부터 방출된 전자를 포획하기 위한 애노드 전극, 참조 번호(55)는 진공 챔버, 참조 번호(132)는 도관, 참조 번호(136)는 압력 게이지, 참조 번호(137)는 직각 질량 분광계(quadrature mass spectrometer), 참조 번호(139)는 도즈(dose) 제어 수단, 참조 번호(140)는 재료 소스, 참조 번호(201)는 순환기, 및 참조 번호(203)는 밸브를 각각 나타낸다.
활성화에 사용될 기체는 재료 소스(140)로부터 도즈 제어 수단(139)을 통해 진공 챔버(55)로 도입된다.
도시되지는 않았지만, 도 6을 참조하여 후술될 전원은 진공 챔버(55) 내의 소자 전극(2, 3) 및 애노드 전극(54)에 접속된다.
활성화 공정 동안, 순환기 및 수분 흡수기에 접속된 밸브(203b, 203c)만이 개방되고, 나머지 밸브들(203a, 203d)은 폐쇄된다. 그 결과, 활성화 공정은 진공 챔버 내의 압력 분포가 일정하게 유지되는 동안 수행될 수 있고, 진공 챔버 내에서발생한 수분은 효과적으로 제거될 수 있다.
본 발명에 적용 가능한 표면 전도형 전자 방출 소자의 기본 구조는 크게 수평형과 수직형으로 분류될 수 있다.
[수평형 전자 방출 소자]
우선, 수평형 표면 전도 전자 방출 소자가 설명될 것이다.
도 2a 및 도 2b는 본 발명에 적용 가능한 수평형 표면 도전 전자 방출 소자의 구조를 도시하는 개략적 평면도 및 단면도이다.
도 2a 및 도 2b에서, 참조 번호(1)는 기판, 참조 번호(2) 및 참조 번호(3)는 소자 전극, 참조 번호(4)는 도전성 박막, 및 참조 번호(5)는 전자 방출 영역을 각각 나타낸다.
[기판]
기판(1)은 석영 유리 - 스퍼터링 등을 통해 적층된 Na, 청색 판유리, SiO2와 같은 불순물의 농도가 감소된 유리 -, 알루미나 등의 세라믹, 또는 Si 등으로 제조될 수 있다.
[소자 전극]
일반적인 도전성 재료가 한 쌍의 대향 소자 전극(2, 3)의 재료로서 사용될 수 있다. 예를 들어, 재료는 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu 및 Pd, 또는 그들의 합금; Pd, Ag, Au, RuO2및 Pd-Ag, 유리 등과 같은 금속 또는 금속 산화물을 포함하는 프린팅된 도전성 재료; In2O3-SnO2와 같은 투명 도전성 박막; 및 폴리실리콘 등의 반도체 재료로 제조된 도전성 재료 중에서 원하는 대로 선택될 수 있다.
소자 전극 스페이스 L, 소자 전극 길이 W, 도전성 박막(4)의 형태 등은 응용 분야에 따라 설계된다. 소자 전극 스페이스 L은 수백 ㎚ 내지 수백 ㎛의 범위 내에 있는 것이 바람직하며, 더 양호하게는 수 ㎛ 내지 수십 ㎛내의 범위에 있는 것이 좋다.
소자 전극 길이 W는 소자 저항값 및 전자 방출 특성을 고려하여 수 ㎛ 내지 수백 ㎛의 범위에 있을 수 있다. 소자 전극(2, 3)의 막 두께 d는 수십 ㎚ 내지 수 ㎛의 범위 내에 있을 수 있다.
도 2에 도시된 구조 대신에, 도전성 박막(4) 및 대향 전극(2, 3)의 순서로 적층된 구조도 사용될 수 있다.
[도전성 박막]
도전성 박막(4)은 미립자를 함유하는 미립자 막으로 제조되는 것이 바람직하나.
도전성 박막(4)의 두께는 소자 전극(2, 3)에 상대적인 스텝 커버리지, 소자 전극들(2, 3) 간의 저항값 및 후술될 포밍 공정 조건 등을 고려하여 원하는 대로 설정된다. 일반적으로, 두께는 0.1㎚의 수 배 내지 수백 ㎚의 범위 내에 잇는 것이 바람직하고, 또는 1㎚ 내지 50㎚ 사이의 범위에 있는 것이 좋다.
도전성 막의 저항값 Rs는 102내지 107Ω/□이다. Rs는 R이 두께 t, 폭 w 및 길이 l인 박막의 저항이라 할 때, R = Rs(1/w)에 의해 정의된다.
본 명세서에서, 전력 전도 공정은 포밍 공정로서 도시적으로 설명될 것이다. 포밍 공정은 전력 전도 공정에만 한정되는 것이 아니라, 막에 크랙을 형성하고 고저항을 발생시킬 수 있는 다른 모든 공정을 포함하도록 의도된 것이다.
도전성 박막(4)의 재료는 Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 및 Pd 등의 금속; PdO, SnO2, In2O3, PbO 및 Sb2O3등의 산화물; HfB2, ZrB2, LaB2, CeB6, YB4및 GdB4등의 붕화물; TiC, ZrC, HfC, TaC, SiC 및 WC 등의 탄화물; TiN, ZrN 및 HfN 등의 질화물; Si 및 Ge 등의 반도체; 및 탄소 중에서 원하는 대로 선택될 수 있다.
[미립자]
여기에서 미립자 막은 복수의 미립자의 집합체로 제조된 막을 의미하도록 의도된 것이다. 이러한 미립자 막의 미세 구조에서, 미립자들은 서로 인접하여 배치되거나 또는 서로 중첩되는 (미립자 막의 섬 구조를 포함함) 분산 방식으로 분포한다. 미립자의 직경은 0.1㎚의 수 배 내지 수백 ㎚ 범위 내에 있으며, 1㎚ 내지 20㎚ 내의 범위에 있는 것이 바람직하다.
본 명세서에서 종종 사용되는 "미립자"라는 용어의 의미가 아래에 설명될 것이다.
작은 입자를 "미립자"라 칭하고, 이보다 더 작은 입자를 "초미립자"라고 칭하며, "초미립자"보다 더 작은 입자를 "클러스터"라고 칭하는 것이 일반적이다.
이러한 용어들의 경계는 엄격히 결정되는 것이 아니며, 주의가 집중되는 특성에 따라 변한다. 어떤 경우에서는, "미립자" 및 "초미립자"가 함께 "미립자"로 칭해지기도 한다. 본 명세서는 이러한 정의에 따른다.
아래의 설명은 쿠니오 키시타에 의한 "실험 물리 강의 14, 표면 미립자" (kyoritsu Shuppan, 1986.9.1)에 설명되어 있다.
"본 논의에서, "미립자"라는 용어는 약 2~3㎚ 내지 약 10㎚의 직경을 가지는 입자를 의미하고, 여기서 적용 가능한 용어 "초미립자"라는 용어는 약 10 nm에서 약 2 내지 3 nm까지의 직경을 갖는 입자를 의미한다. 몇몇 경우에서 미립자 및 초미립자는 둘 다 단순히 미립자로 칭해지고, 이러한 용어들 간의 구별은 엄격한 것이 아니지만, 이러한 용어들은 그들은 대충 구별하는 데 사용된다. 입자를 구성하는 원자의 수가 2에서 약 수십 또는 수백 개인 경우, 그 입자를 클러스터로 칭한다 (195 페이지, 22 내지 26줄)." 참고로, New Technology Development Institute "하야시·초미립자 프로젝트"에 의해 정의된 "초미립자"의 최소 입자 직경은 상기의 정의보다 작으며, 다음과 같은 설명이 있다.
"Creative Science and Technology Propagation System (1981에서 1986까지)에 의한 "초미립자 프로젝트"에서, 약 1 내지 100㎚ 범위의 직경을 가지는 입자가 "초미립자"로 언급된다. 이러한 정의를 이용하면, 하나의 초미립자는 100 내지 105 원자의 집합체이다. 원자 스케일에서 보면, 초미립자는 큰 입자 또는 거대 입자이다." (치카라 하야시, 루지 우에다, 아키라 타자키, 미타 수판에 의한 초미립자-Creative Science and Technology Propagation System-의 2페이지, 1 내지 4줄, 1988). "초미립자보다 작은 입자 즉, 수 개의 원자 내지 수백 개의 원자를 가지는입자 하나가 일반적으로 클러스터로 칭해진다." (동일 출판물, 2페이지, 12 내지 13줄).
전술한 일반적인 용어들에 기초하여, 본 명세서에서 "미립자"라는 용어는 최소 입자 직경이 0.1㎚의 수 배 내지 약 1㎚이고 최대 입자 직경이 수 ㎛인 다수의 원자 및 분자들의 집합체를 의미한다.
[전자 방출 영역]
전자 방출 영역(5)은 도전성 박막(4) 내에 국부적으로 형성된 고저항 크랙 등을 가진다. 전자 방출 영역(5)의 특성은 도전성 박막(4)의 두께, 특성 및 재료, 아래에 설명될 전력 전도 포밍 공정 및 그 외의 인자들에 의존한다. 몇몇 경우에서, 전자 방출 영역(5)은 0.1㎚의 수 배 내지 수십 ㎚의 범위 내의 직경을 가진다. 도전성 미립자는 도전성 박막(4)의 재료를 구성하는 일부 또는 모든 소자들을 포함한다. 활성화 공정 후, 전자 방출 영역은 탄소, 탄소 화합물, 또는 양자 모두 피착 재료로 갖는다. 이러한 피착 재료는 전자 방출 영역(5) 부근의 도전성 박막(4) 상에도 존재한다.
[수직형 표면 도전 전자 방출 소자]
다음으로, 수직형 표면 도전 전자 방출 소자가 설명될 것이다. 도 3은 본 발명의 표면 전도형 전자 방출 소자에 적용 가능한 수직형 표면 도전 전자 방출 소자의 일례를 도시하는 개략도이다.
도 3에서, 도 2에서의 소자들과의 유사 소자는 동일한 참조 번호로 표시된다. 참조 번호(21)는 스텝 형성 부재를 나타낸다. 기판(1), 소자 전극(2, 3), 도전성 박막(4) 및 전자 방출 영역(5)은 전술한 수평형 표면 도전 전자 방출 소자의 재료와 동일한 재료를 이용하여 형성될 수 있다. 스텝 형성 부재(21)는 진공 피착, 프린팅 또는 스퍼터링 등을 통해 절연 재료로 제조될 수 있다. 스텝 형성 부재(21)의 두께는 수평형 표면 도전 전자 방출 소자의 소자 전극 간격 L에 따라 수 백 ㎚ 내지 수십 ㎛의 범위 내에 있을 수 있다. 스텝 형성 부재(21)의 두께는 수십 ㎛ 내지 수 ㎛ 내의 범위에 있는 것이 바람직하며, 이 두께는 스텝 형성 부재의 제조 방법 및 소자 전극을 통해 인가되는 전압을 고려하여 결정된다.
소자 전극(2, 3) 및 스텝 형성 부재(21)가 형성된 후, 도전성 박막(4)이 소자 전극 상에 적층된다. 도 3에서, 비록 전자 방출 영역(5)이 스텝 형성 부재의 측벽 상에 형성되지만, 전자 방출 영역(5)의 형태 및 위치는 그에 한정되지 않고, 스텝 형성 부재 및 전력 전도 포밍 공정 조건에 따라 변할 수 있다.
[표면 도전 전자 방출 소자의 제조 방법]
표면 전도형 전자 방출 소자를 제조하는 다양한 방법이 있다. 이러한 방법 중 하나가 도 4a 내지 4c에 개략적으로 도시되어 있다.
도 2a와 2b 및 도 4a 내지 4c를 참조하여 제조 방법의 일례를 설명한다. 도 4a 내지 4c에서, 도 2a 및 2b에 도시된 것과 동일한 요소들은 동일한 참조 번호를 사용하여 표시된다.
1) 린스액, 순수, 유기 용매 등을 사용하여 기판(1)을 완전히 세정한다. 진공 피착, 스퍼터링 등을 통해 기판(1) 상에 소자 전극 재료를 피착하고 포토리소그라피를 통해 전극 재료를 패터닝하여 소자 전극을 형성한다(도 4a).
2) 소자 전극(2, 3)이 형성된 기판(1) 상에 유기 금속 용액을 코팅하여 유기 금속 박막을 형성한다. 유기 금속 용액은 전술한 전도성 막(4)의 금속 재료를 주성분으로 하는 유기 금속 화합물 용액일 수 있다. 유기 금속 박막은 가열하여 경화시킨 후, 리프트 오프, 에칭 등을 통해 패터닝하여 전도성 박막(4)을 형성한다(도 4b). 전도성 박막(4)은 유기 금속 용액의 코팅에 의해서만이 아니라, 진공 피착, 스퍼터링 화학 기상 피착, 분산 코팅, 디핑, 스피너 등에 의해서도 형성될 수 있다. 유기 금속 화합물 용액은 잉크젯 프린터에서 작은 방울로서 기판(1)의 원하는 표면 영역에 코팅될 수 있다. 이 경우에는 리프트 오프, 에칭 등에 의한 패터닝 공정이 필요하지 않다.
3) [포밍 공정] 다음에, 포밍 공정을 실시한다. 포밍 공정의 일례로서, 전기 전도 공정을 설명한다. 도시되지 않은 전원으로부터 소자 전극들(2, 3)간에 전기가 공급됨에 따라, 전도성 박막(4) 내에는 변화된 내부 구조를 가진 전자 방출 영역(5)이 형성된다(도 4c). 전기 전도 포밍 공정에 의해 전도성 박막(4)은 국부적으로 파괴, 변형 또는 분해되어 전자 방출 영역(5)을 구성하는 전도성 박막(4)의 변화된 내부 구조를 형성한다.
전기 전도 포밍 공정에 사용되는 전압 파형의 예가 도 5a 및 5b에 도시되어 있다. 바람직하게는, 전압 파형은 펄스 파형이다. 일정한 피크 전압을 가진 전압 펄스들이 도 5a에 도시된 바와 같이 연속적으로 인가되거나, 피크 전압이 점차적으로 상승하는 전압 펄스들이 도 5b에 도시된 바와 같이 인가된다.
도 5a에 도시된 T1 및 T2는 전압 펄스의 펄스폭과 펄스 간격이다. 일반적으로, T1은 1μsec 내지 10msec의 범위 내로 설정되며, T2는 10μsec 내지 수백 msec의 범위 내로 설정된다. 삼각파의 피크 값(전기 전도 포밍 공정시의 피크 전압)은 표면 전도형 전자 방출 소자의 유형에 따라 원하는 대로 선택된다. 이러한 조건하에서 전압 펄스들이 수 초 내지 수십 초 동안 연속적으로 인가된다. 펄스 전압 파형은 삼각파로 국한된 것이 아니라, 사각파 등의 다른 파형도 사용될 수 있다.
도 5b에 도시된 T1 및 T2는 도 5a에 도시된 것과 유사하게 설정될 수 있다. 삼각파의 피크 값(전기 전도 포밍 공정시의 피크 전압)은 예컨대 약 0.1 V 간격으로 증가될 수 있다. 펄스들간의 간격(T2) 동안 전압을 인가하여 전류를 측정함으로써 전기 전도 포밍 공정의 완료를 검출할 수 있는데, 이때 인가되는 전압은 전도성 박막(2)을 국부적으로 파괴하거나 변형시키지 않는다. 예컨대, 약 0.1 V의 전압이 인가되며, 저항값을 측정하기 위해 소자 전류가 측정된다. 1 MΩ 이상의 저항값이 검출되는 경우, 전기 전도 포밍 공정은 종료된다.
이러한 포밍 공정에 더하여, 전자 방출 영역을 적절히 형성할 수 있는 다른 포밍 공정들도 적용될 수 있다.
4) [활성화 공정] 포밍 공정 후에 소자에 대한 활성화 공정이 실시된다. 활성화 공정에 의해 소자 전류(If)와 방출 전류(Ie)가 크게 변화될 수 있다.
활성화 공정에 사용할 수 있는 시스템의 일례가 도 1에 도시되어 있다.
전기 전도 포밍 공정과 유사하게, 본 실시예의 활성화 공정은 질소 및 헬륨과 같은 불활성 가스와 유기물을 포함하는 가스와의 혼합 대기에서 펄스 전압을 연속적으로 인가한다.
[유동성의 점성 영역을 형성하기 위한 혼합 가스 도입 압력]
혼합 가스 도입 압력은 혼합 가스를 구성하는 가스 분자들의 평균 자유 경로(λ)가 전자 방출 소자가 배치되는 내부 공간의 통상적인 크기보다 충분히 작도록 설정된다(예컨대, 진공 챔버의 내경, 즉 기판과 후술될 이미지 포밍 장치의 면판간의 간격보다 짧도록 설정된다). 이것은 소위 유동성의 점성 영역을 실현시킨다. 특히, 혼합 가스가 질소를 함유하고 있고 통상 크기가 5 mm인 경우, 혼합 가스 도입 압력은 약 1 Pa이다. 이 압력은 단지 예시적인 것이며, 유동성의 점성 영역을 구현할 수 있는 다른 압력들도 채택될 수 있다. 일반적으로, 바람직한 압력은 100 Pa에서 근사 기압까지의 범위이다.
[근사 기압]
"근사 기압"은 약 0.5 기압에서 약 1.5 기압까지의 범위의 압력이며, 더 바람직하게는 공정 시스템의 대기를 유지하는 데에 매우 엄격한 공정 시스템의 공기 밀폐도 또는 기계적 강도를 필요로 하지 않는 범위인 1 기압±20%의 범위이다.
[활성화 공정이 근사 기압에서 실시되는 이유의 기술적 의미]
활성화 공정이 근사 대기압에서 실시되는 이유의 기술적 의미가 설명된다. 활성화 공정은 전자 충돌 또는 주울 열에 의해 유기물을 중합시키거나 분해하여 피착물을 생성하는 최상의 CVD로 간주된다. 통상의 CVD는 상압 CVD 및 저압 CVD를 포함한다. 상압 CVD는 챔버 안으로 소스 가스를 도입시킴으로써 열 피착 등을 통해 피착막을 형성하며, 저압 CVD는 챔버의 내측을 진공 상태로 만든 후에 소스 가스를 도입시킴으로써 저압 하에서 열 피착 등을 통해 피착막을 형성한다.
상압 CVD 및 저압 CVD의 이해 득실이 설명된다.
상압 CVD의 단점은 다음과 같다:
1) 소스 가스가 과다하게 되기 쉬워, 피착막이 하이 폴리머(C 함유)가 될 수 있다.
2) 희석 가스의 선택에 따라 피착막에 희석 가스가 함유될 수 있다. 예컨대 희석 가스로 N2가 사용되는 경우, N이 피착막에 함유된다.
3) 가스가 소모됨에 따라 가스 도입구에서 가스 유출구까지 가스 농도가 분포되므로 피착막의 조성 분포가 발생하기 쉽다.
상압 CVD의 장점은 높은 피착 속도이다.
저압 CVD의 단점은 다음과 같다:
1) 피착 속도가 낮다.
2) 희석 가스의 선택에 따라 피착막에 희석 가스가 함유될 수 있다. 예컨대 희석 가스로 N2가 사용되는 경우, N이 피착막에 함유된다.
저압 CVD의 장점은 소스 가스가 과다하게 되지 않아 하이 폴리머(C 함유)인 피착막이 거의 없다는 것이다.
전술한 바와 같이, 상압 CVD 및 저압 CVD는 일장일단을 갖고 있다.
본 발명자는 활성화 공정이 상압 CVD에 의해 실시되는 경우에는 통상적인 상압 CVD의 단점이 발생하지 않는다는 것을 발견하였다.
활성화 공정이 상압에서 실시되어도 상압 CVD의 단점이 발생하지 않는 이유는 아래 사항에 기인할 수 있다:
1) 활성화 공정시 크랙 근처의 온도가 높아 활성화되는 물질이 하이 폴리머로 변하는 것이 아니라 열분해되어 흑연 등이 생성되기 때문에 하이 폴리머는 생성되기 어렵다.
2) 통상의 상압 CVD가 도입 가스를 가열된 필라멘트로 분해하여 프리커서를 피착하지만, 활성화 공정은 전자 방출 영역의 크랙들에 부착된 분자들만을 분해하여 흑연 등을 생성하므로 도입된 가스가 더 적게 소모되기 때문에 피착막의 조성 분포가 작아진다.
3) 1)과 같은 이유로 흑연 등이 생성되므로 피착막에는 희석 가스가 함유되기 어렵다.
활성화 공정시, 피착 속도는 저압에서보다 상압에서 더 빠르다. 이것은 부착된 가스량이 도입된 가스압 등에 의해 결정되고 흑연 등의 생성 속도가 활성화 공정 동안에 증가하기 때문이다.
근사 대기압에서 활성화 공정을 실시함으로써 본 공정 시스템은 진공 공정 시스템에 비해 단순화될 수 있으며, 또한 진공 공정 시스템을 배기시키는 데 필요한 시간이 절약될 수 있고, 따라서 제조 시간이 단축될 수 있다.
[순환기, 수분 흡수기]
활성화 공정시, 챔버상에 외부적으로 장착된 순환기(201)가 가동되어 도입된 혼합 가스를 챔버의 전공간에 균일하게 수송한다. 수분 흡수기(202)는 순환기의 공기 흡입측 또는 공기 배출측상에 장착되어 챔버 내에 생성되는 수분을 효율적으로 제거한다.
순환기는 팬형 프로펠러, 루트 펌프와 멤브레인 펌프와 같은 기계식 펌프 등일 수 있다. 수분 흡수기는 실리카 겔과 분자 다발과 같은 건조제, P2O5와 같은 조해제, 빙점 이하로 결빙된 트랩 등일 수 있다.
혼합될 재료의 혼합 부분압은 인가 필드, 진공 챔버의 형상, 유기물의 종류 등에 따라 적절히 설정된다. 일반적으로, 혼합 부분압은 전체 압력의 약 1/105내지 약 1/106의 범위로 설정되는 것이 바람직하다.
[소스 가스]
혼합될 유기물은 알칸산, 알켄 및 알킨과 같은 지방족 탄화수소; 방향족 탄화수소; 알코올; 알데히드; 케톤; 아민; 페놀과 같은 유기산; 카르본(carvone); 또는 술폰산일 수 있다. 보다 상세하게는, 유기물은 대표적인 메탄, 에탄 및 프로판과 같은 포화 탄화수소; 에틸렌과 프로필렌과 같이 CnH2n등의 조성을 가진 불포화 탄화수소; 벤젠; 톨루엔; 메탄올; 에탄올; 포름알데히드; 아세트알데히드; 아세톤; 메틸에틸 케톤; 메틸아민; 에틸아민; 페놀; 포름산; 아세트산; 프로피온산; 또는 이들의 혼합물일 수 있다.
활성화 공정에 의해, 소자 상부의 분위기 내에 존재하는 유기물로부터 탄소 또는 탄소 화합물이 추출되어 피착됨으로써 소자 전류(If) 및 방출 전류(Ie)가 크게 변한다.
소자 전류(If)와 방출 전류(Ie)를 측정함으로써 활성화 공정의 완료가 적절히 판정된다. 펄스폭, 펄스 간격 및 펄스 피크값은 적절히 설정된다.
[구성 원소로서 탄소를 함유하는 피착물]
구성 원소로서 적어도 탄소를 함유하는 피착물은 흑연 또는 비정질 탄소일 수 있다. 흑연은 소위 HOPG, PG 또는 GC를 포함한다. HOPG는 완전한 흑연 결정 구조를 갖고 있다. PG는 더 교란되고 약 20 Å의 결정 입자를 가진 결정 구조를 갖고 있다. 비정질 탄소는 비정질 탄소 자체와 비정질 탄소 및 미세한 흑연 결정의 혼합물을 포함한다. 따라서, 피착물은 탄소, 탄소 화합물, 또는 탄소 및 탄소 화합물의 혼합물로 되어 있다.
피착물의 두께는 50 nm 이하인 것이 바람직하며, 30 nm 이하인 것이 더 바람직하다.
5) [안정화 공정] 상기 공정들에 의해 형성된 전자 방출 소자에 대해 안정화 공정을 실시하는 것이 바람직하다. 안정화 공정은 진공 챔버 안에서 유기물을 배출시키는 공정이다. 진공 챔버의 내측을 배기시키기 위한 배기 장치는 오일에 의해 소자의 성능이 저하되지 않도록 하기 위하여 오일을 사용하지 않는 방식의 배기 장치인 것이 바람직하다. 특히, 배기 장치는 흡착 펌프, 이온 펌프 등일 수 있다.
진공 챔버 내의 유기 성분의 부분압은 1.3×10-6Pa 이하인 것이 바람직하며, 1.3×10-8Pa 이하인 것이 더 바람직한데, 이러한 부분압은 탄소 또는 탄소 화합물이 새로 피착되는 것을 방지한다. 진공 챔버의 내측이 배기될 때, 진공 펌프를가열하여 진공 챔버의 내벽과 전자 방출 소자에 부착된 유기물이 쉽게 배출되도록 하는 것이 바람직하다. 가열 조건은 80 내지 250℃이며, 150℃ 이상인 것이 바람직하며, 가능한 한 오래 가열 공정을 실시하는 것이 바람직하다. 가열 조건은 상기 조건에 국한되는 것이 아니라, 진공 챔버의 크기와 형상 및 전자 방출 소자의 구조와 같은 다양한 조건에 따라 원하는 대로 결정될 수 있다. 진공 챔버 내의 압력은 가능한 낮게 유지해야 하는데, 이 압력은 1.3×10-5Pa 이하인 것이 바람직하며, 1.3×10-6Pa 이하인 것이 더 바람직하다.
안정화 공정 후 동작 동안 전자 방출 소자를 둘러싼 분위기는 안정화 공정의 완료시의 분위기인 것이 바람직하지만, 이에 제한되는 것은 아니라, 유기물이 충분히 배출된 경우에는 진공도가 저하된 경우에도 충분히 안정된 특성이 유지될 수 있다.
위와 같이 진공 분위기를 유지함으로써 새로운 탄소 또는 탄소 화합물의 피착을 억제하고 진공 챔버 또는 기판에 부착된 H2또는 O2를 제거하여 소자 전류(If)와 방출 전류(Ie)를 안정화시킬 수 있다.
[전자 방출 소자의 기본 특성]
상기 공정들에 의해 얻어지는 본 발명에 적용될 수 있는 전자 방출 소자의 기본 특성이 도 6 및 7을 참조하여 설명된다.
도 6은 진공 공정 시스템의 일례를 나타내는 개략도이다. 이러한 진공 처리 시스템은 측정/평가 시스템의 기능으로 제공된다. 도 6에서, 도 2a 및 2b에 도시된 소자들과 유사한 소자들은 동일한 참조 번호들을 사용하여 표현된다. 도 6에서, 참조 번호(55)는 진공 챔버를 나타내고 참조 번호(56)는 진공 펌프를 나타낸다. 전자 방출 소자는 진공 챔버(55) 내에 배치된다. 참조 번호(1)는 형성된 전자 방출 소자 상의 기판을 나타내고 참조 번호(2 및 3)는 소자 전자들을 나타내고 참조 번호(4)는 도전막을 나타내고, 참조 번호(5)는 전자 방출 영역을 나타낸다. 참조 번호(51)는 소자 전압(Vf)을 전자 방출 소자에 인가하기 위한 전력 원을 나타내고, 참조 번호(50)는 소자 전류가 도전 박막(4)을 통해 흐른다면 그것을 측정하기 위한 전류계를 나타내고, 참조 번호(54)는 전자 방출 영역(5)으로부터 방출된 전자들(방출 전류 Ie)을 캡쳐하기 위한 음극 전극을 나타낸다. 참조 번호(51)는 전압을 음극 전극(54)에 인가하기 위한 고 전압원을 나타내고, 참조 번호(52)는 전자 방출 영역(5)으로부터 방출 전류(Ie)를 측정하기 위한 전류계를 나타낸다. 예를 들어, 음극 전극 전압은 1kV 내지 10kV 범위 내에서 설정될 수 있고 음극 전극과 전자 방출 소자 사이의 거리는 측정을 행하기 위하여 2㎜ 내지 8㎜ 범위 내에서 설정될 수 있다.
진공 가스 내에서의 측정을 위해 필요한 진공 미터와 같은 미 표시된 장치들은 진공 챔버(55)내에 설치됨에 따라 바람직한 진공 가스 상태에서 측정/평가가 실행될 수 있다. 진공 펌프(56)는 터보 펌프 및 로터리 펌프와 같은 일반적 인 진공 시스템 및 이온 펌프와 같은 울트라 고진공 시스템으로 구성된다. 전자 방출 소자를 갖는 진공 처리 시스템의 전체는 미표시된 히터로 가열될 수 있다. 전력 전도 포밍 공정 및 다음의 공정은 이러한 진공 처리 시스템을 사용하여 실행될 수 있다.
도 7은 방출 전류(Ie), 소자 전류(If)와 도 6에 도시된 진공 처리 시스템으로 측정된 소자 전압(Vf) 사이의 관계를 도시하는 그래프이다. 도 7에서, 방출 전류(Ie)는 임의의 크기로 표시된 소자 전류(If)보다 상당히 작다. 세로 좌표 및 가로 좌표는 선형으로 표시된다.
도 7에 도시된 바와 같이, 본 발명에 응용 가능한 표면 전도형 전자 방출 소자의 방출 전류(Ie)는 3개의 특징적인 특색들을 가진다.
(i) 만약, 소정의 전압[도 7에 도시된 임계 전압(Vth)으로 불림]과 같거나 더 큰 전압이 소자에 인가된다면, 방출 전류(Ie)는 갑자기 증가하는데 반해 임계값(Vth)보다 더 낮은 전압이 인가된다면, 방출 전류는 거의 흐리지 않는다. 즉, 방출 전류(Ie)는 Vf에 상대적인 임계값(Vth)을 가진 비선형이다.
(ii) 방출 전류가 소자 전압(Vf)으로 단조롭게 증가하기 때문에, 방출 전류(Ie)는 소자 전압(Vf)에 의해 제어될 수 있다.
(iii)음극 전극(54)에 의해 캡쳐된 충전의 양은 소자 전압(Vf)이 인가되는 동안 시간에 의존한다. 즉, 음극 전극(54)에 의해 캡쳐된 충전양은 소자 전압(Vf)의 인가 시간에 의해 제어될 수 있다.
이전 설명으로부터 이해될 수 있음에 따라, 본 발명에 응용 가능한 표면 전도형 전자 방출 소자의 전자 방출 특성은 입력 신호에 의해 용이하게 제어될 수 있다. 이러한 특성을 사용함에 따라, 다양한 응용 분야가 전자원 및 다수의 전자 방출 소자들을 가진 화상 형성 장치와 같은 것으로 실현될 수 있다.
도 7에 도시된 예에서, 전자 전류(If)는 소자 전압(Vf)(이후 "MI 특성"으로불림)에 비교적 단조 증가한다. 소자 전류(If)는 전압 제어 타입 음 저항(이하 "VCNR 특성"으로 불림)을 가진다. 이러한 경우에, 안정한 MI특성들은 안정된 처리를 실행함으로써 얻어질 수 있다. 이들 특성들은 상기 기술된 처리에 의해 제어될 수 있다.
[전자원 및 화상 형성 장치]
본 발명에 응용 가능한 전자 방출 소자의 응용의 예는 아래에서 기술될 것이다. 다수의 표면 전도형 전자 방출 소자들이 기판 상에 피착된다면, 전자원, 화상 형성 장치 및 그 유사한 것이 구현될 수 있다.
전자 방출 소자들의 다양한 레이아웃들이 구체화된다.
한 일례는 가로 방향으로 평행하게 피착된 많은 열들 내의 레이더 타입 레이아웃이며 각각의 열은 배선 패턴들에 의해 접속된 단자들을 가진 다수의 표면 전도형 전자 방출 소자들을 가지며 전자 방출 소자들로부터 방출될 전자들은 배선 패턴들에 직교하는 방향에서 전자 방출 소자들 상에 피착된 제어 전자들(그리드로도 불림)에 의해 제어된다.
다른 예는 다수의 전자 방출 소자들이 X- 및 Y-방향의 매트릭스 모양으로 배치된 단순한 매트릭스 레이아웃이다. 동일한 열에 피착된 각각의 전자 방출 소자들이 2개의 전자들 중의 하나는 X-방향 배선 패턴으로 공동으로 접속되고 동일한 행에 피착된 각각의 전자 방출 소자들이 2개의 전자들 중의 나머지 하나는 Y-방향 배선 패턴으로 공동으로 접속된다. 간단한 매트릭스 레이아웃은 아래에 유보될 것이다.
[간단한 매트릭스 레이아웃의 전자원]
본 발명에서 응용 가능한 표면 전도형 전자 방출 소자는 상기 기술된 특징적인 특색[(i) 및 (iii)]을 가진다. 특히, 표면 전도형 전자 방출 소자로부터 방출된 전자들의 양은 피크값 및 상호 면하는 소자 전극들을 교차하여 인가된 펄스 전압의 폭과 일치하여 임계값보다 더 작지 않은 범위에서 제어될 수 있다. 임계값보다 더 크지 않는 범위에서, 전자들은 거의 방출되지 않는다. 이들 특징적인 특색들에 따라, 비록 많은 표면 전도형 전자 방출 소자가 피착된다고 하더라도, 각 소자의 전자 방출량은 선택적으로 적당한 펄스 전압을 인가함으로써 입력 신호와 일치하여 제어될 수 있다.
이러한 작동 원리에 기초하고 본 발명에 응용 가능한 다수의 전자 방출 소자들을 가진 전자원이 도 8과 관련해서 기술될 것이다. 도 8에서, 참조 번호(71)는 전자원 기판을 나타내고 참조 번호(72)는 X-방향 배선 패턴을 나타내고, 참조 번호(73)는 Y-방향 배선 패턴을 나타낸다. 참조 번호(74)는 표면 전도형 전자 방출 소자를 나타내고, 참조 번호(75)는 산호 접속 패턴을 나타낸다. 각 표면 전도형 전자 방출 소자(74)는 수평 타입이거나 이미 기술된 수직 타입일 수 있다.
X-방향 배선 패턴들(72)은 m개의 패턴들(Dx1, Dx2, . . ., Dxm)을 포함하고 진공 기상 피착, 프린팅, 스퍼터링, 등을 통해 형성된 도전 물질 등으로 구성될 수 있다. 배선 패턴의 재료, 두께 및 폭은 원하는 데로 디자인될 수 있다. Y-방향 배선 패턴(73)은 n개의 패턴들(Dy1, Dy2, . . .,Dyn)을 포함하고 X-방향 배선 패턴(72)들에 사용된 것과 유사한 방법으로 형성될 수 있다. 미표시된 층간 절연층은 m개의 X-방향 배선 패턴(72)들과 Y-방향 배선 패턴(73)들 사이에서 형성됨에 따라 이들 패턴들(m개 및 n개는 모두 양수이다)을 전기적으로 분리한다.
층간 절연막은 진공 기상 피착, 프린팅, 스퍼터링, 등을 통해 형성된 진공 Sio2등으로 구성될 수 있다. 예를 들어, 층간 절연막은 X-방향 배선 패턴(72)들과 함께 전체 표면 또는 기판(71)의 부분적 표면 상에 형성된다. 막 두께, 물질 및 처리 조건들은 적당하게 디자인되고 특히, X- 와 Y-방향 배선 패턴들(72 및 73)사이의 교차점에서 전위 차이에 대향하여 견디도록 디자인된다.
X- 및 Y-방향 배선 패턴들(72 및 73)은 외부 단자들에 접속된다.
한쌍의 소자 전극들(미 도시됨)의 각 표면 전도형 전자 방출 소자(74)는 m개의 X- 방향 및 n개의 Y-방향 배선 패턴들(72 및 73) 중의 하나에 대응하는 도전 물질 등으로 구성된 상호 접속 배선 패턴들을 통해 접속된다.
배선 패턴들(72 및 73), 상호 접속 패턴들(75), 및 소자 전극들은 동일한 구성 소자들 또는 상이한 구성 소자들을 가진 물질들로 구성될 수 있다. 적당한 물질들은 이미 기술된 소자 전극들의 이들 물질들로부터 선택된다. 소자 전극 및 배선 패턴이 동일한 재료인 경우, 소자 전극에 접속된 배선 패턴이 일체적으로 소자 전극을 구성한다.
비표시된 스캔 신호 인가 수단은 스캔 신호를 인가하고 X-방향으로 배치된 표면 도전형 전자 방출 소자의 한 행을 선택하도록 X-방향 배선 패턴(72)으로 접속된다. 비표시된 변조 신호 생성 수단은 입력 신호에 따라 Y-방향으로 배치된 표면 도전형 전자 방출 소자의 각각의 열들을 변조하도록 Y-방향 배선 패턴(73)에 접속된다. 각각의 전자 방출 소자에 인가된 구동 전압은 스캔 신호와 종속 소자(subject element)에 인가된 변조 신호 사이의 편차 전압이다.
상술한 구조로, 각각의 소자는 간단한 매트릭스 배선 패턴을 이용함에 의해 선택되고 개별적으로 구동될 수 있다.
[간단한 매트릭스 레이아웃 전자원을 갖는 화상 형성 장치]
간단한 매트릭스 설계를 갖는 전자원을 이용하는 화상 형성 장치가 도 9, 도10a 및 10b, 및 도 11을 참조로 설명된다. 도 9는 화상 형성 장치의 디스플레이 패널의 예를 도시하는 부분 투시도이고, 도 10a 및 도 10b는 화상 형성 장치와 함께 사용되는 형광막의 예를 도시하는 개략도이다. 도 11은 NTSC 텔레비젼 신호를 디스플레이하기 위한 구동 회로의 예를 도시하는 블럭도이다.
도 9에서, 참조 번호(71)는 복수의 전자 방출 소자를 갖는 전자원 기판을 표시하며, 참조 번호 81은 전자원 기판(71)이 고정되는 배면판(rear plate)을 표시하고, 참조 번호 86은 그 내부 표면이 형광막(84), 메탈 백(metal back: 85) 등으로 형성되는 글래스 기판(83)으로 구성된 전면판(face plate)을 표시한다. 참조 번호 (82)는 배면판 및 전면판과 저 용융점의 프릿 글래스(flit glass)로 부착되는 지지 프레임(82)을 표시한다.
참조 번호 (74)는 도 2a 및 도 2b에서 도시된 것과 같은 전자 방출 영역을 표시한다. 참조 번호 (72) 및 (73)은 표면 도전형 전자 방출 소자의 한 쌍의 소자 전극에 접속된 X- 및 Y- 방향 배선 패턴을 표시한다.
외곽 엔벨로프(88)는 전면판(86), 지지 프레임(82), 및 후면판(81)으로 구성된다. 후면판(81)은 주로 기판(71)의 강도를 강화하기 위한 것이다. 기판(71) 자체가 충분한 강도를 가진다면, 후면판(81)은 생략될 수 있다. 다시 말하면, 지지 프레임(82)은 기판(71)에 직접 접착하여 전면판(86), 지지판(82), 및 기판(71)으로 외부 엔벨로프(88)를 구성한다. 스페이서로 칭하는 비표시 지지체는 전면판(86)과 후면판(81) 사이에 장착되어 기압에 견딜 수 있는 충분한 강도를 갖는 외곽 엔벨로프(88)를 형성한다.
도 10a 및 도 10b는 형광막을 도시하는 개략도이다. 형광막(84)은 단색 디스플레이의 경우 단지 형광 재료로만 구성된다. 칼라 디스플레이의 경우, 흑색 스트라이프 또는 흑색 매트릭스로 칭하는 흑색 도전 재료(91) 및 형광 재료(92)가 사용된다. 필요한 3원색의 형광 재료들 사이의 영역을 흑색으로 하여 칼라 혼합 등이 현저하지 않도록 하고, 형광막(84)에서의 외부 광 반사에 의해 콘트라스트가 떨어지는 것을 방지하도록 흑색 스트라이프 또는 흑색 매트릭스가 제공된다. 흑색 스트라이프의 재료는 그 주 성분이 흑색 납 또는 낮은 광 투과 및 반사율을 갖는 도전형 재료인 공통적으로 사용되는 재료이다.
형광 재료는 단색 디스플레이거나 칼라 디스플레이거나 상관없이 침전(precipitate), 프린팅 등을 통해 유리 기판(83) 상에 코팅된다. 메탈 백(85)은 일반적으로 형광막(84)의 내부 표면 상에 장착된다. 메탈 백의 목적은 형광 재료로부터 전면판(86)으로 향한 내부 표면에 방사되는 거울 반사광에 의한 루미넌스를 개선하고, 전자빔 가속 전압을 인가하기 위한 전극으로서 메탈 백을 사용하고, 오부 엔벨로프 내에서 생성된 음 이온과의 충돌에 의해 야기된 손상으로부터 형광재료를 보호하는 것이다. 형광막이 형성된 이후에, 형광막의 내벽은 평활 공정("필르밍"이라 칭함)을 겪게 되고, 그로부터 Al이 진공 피착을 통해 피착되어 메탈 백을 형성한다.
전면판(86)의 형광막(84)의 도전율을 개선하기 위해서는, 투명 전극(도시 없음)은 형광막(84)의 외부 표면 상에 형성될 수 있다.
전면판(86), 지지 프레임(82), 및 후면판(81)을 밀봉 결합함에 있어서, 각각의 형광 재료 및 전자 방출 소자의 위치를 신뢰적으로 정렬하는 것이 필요하다.
[화상 형성 장치의 제조 방법]
도 12는 화상 형성 장치를 제조하는데 사용되는 시스템의 외형을 도시하는 개략도이다. 두 개의 파이프(132)가 화상 형성 장치(131)에 결합되는데, 하나는 소개기(evacuator: 135)에 접속되고, 다른 하나는 앰플, 폭탄 등에 공급 가스를 저장하는 가스 공급 소스(140)에 접속된다. 2개의 파이프(132)는 순환 회로(circulator: 201)와 수분 흡수기(moisture absorber: 202)를 통해 서로 접속된다. 공급 가스비 제어를 위한 공급 가스량 제어 수단(139)은 화상 형성 장치(131) 및 가스 공급 소스(140)를 상호 결선하는 파이프에 접속된다. 특히, 공급 가스량 제어 수단의 선택이 공급 가스의 유형에 의존하지만, 공급 가스량 제어 수단은 누설 유동비를 제어할 수 있는 저속 누설 밸브, 대량 유동 제어기 등일 수 있다. 비표시 전력 소스는 화상 형성 장치(131)에 접속된다.
[포밍 공정}
도 12에 도시된 시스템을 이용함에 의해, 화상 형성 장치(131)의 내부는 소개(疏開)되고, 그로 인해 포밍 공정이 수행된다. 예를 들면, 도 15에 도시된 것처럼, Y-방향 배선 패턴(73)이 공통 전극(141)에 접속된다. 전원(142)으로부터의 전압 펄스는 하나의 X-방향 배선 패턴(72)에 접속된 소자들에 동시에 인가되어, 포밍 공정을 수행하게 된다. 펄스 전압의 파형 및 공정 완료 판단 조건 등은 독립 소자에 대한 포밍 공정에 대해 상술한 방법에 따라 결정될 수 있다. 포밍 공정은 패턴에 접속된 소자들에 대해 집단적으로 복수의 X-방향 배선 패턴에 천이된 위상의 펄스를 순차적으로 인가(스크롤링)함에 의해 수행될 수 있다. 도 15에서, 참조 번호(143)는 전류 측정 저항을 표시하고, 참조 번호(144)는 전류를 측정하기 위한 오실로스코프를 표시한다.
[활성화 공정]
포밍 공정 이후에, 활동 공정이 수행된다. 화상 형성 장치(131)의 내부가 충분히 소개된 이후에, 유기 재료를 함유하는 혼합 가스가 가스 공급 소스(140)로부터 화상 형성 장치로 주입된다. 유동성의 점성 영역에 대응하여 압력이 얻어지는 경우, 모든 밸브는 닫혀서 혼합 가스를 밀봉한다. 다음으로, 순환 회로(201) 및 수분 흡수기(202)에 대한 밸브만이 화상 형성 장치(131)내의 혼합 가스를 순환시키도록 개방된다.
상술한 방식으로 형성된 유기 재료를 함유하는 분위기에서, 전압은 각각의 전자 방출 소자에 인가되어 탄소, 탄소 화합물 또는 전자 방출 영역 상의 이들의 혼합물을 피착하도록 각각의 전자 방출 소자에 인가된다. 전술한 개별 소자와 유사하게, 전자 방출량은 현저히 증가한다. 포밍 공정과 유사하게, 펄스 전압은 하나의 X-방향 배선 패턴에 접속된 것과 동시에 인가된다.
[안정화 공정]
독립 소자와 유사하게, 활성화 공정 이후에 안정화 공정을 수행하는 것이 바람직하다.
화상 형성 장치(131)는 80 내지 250℃로 가열되어 유지된다. 이 상태에서, 화상 형성 장치(131)의 내부는 보다 적은 유기 재료를 갖는 분위기를 유지하기 위해 이온 펌프 및 흡수 펌프와 같은 오일을 이용하지 않은 소개기(135)에 의해 파이프를 통해 소개된다. 파이프(132)는 다음으로 용융되고 버너를 이용함에 의해 밀봉된다. 게터 공정(getter process)은 화상 형성 장치(131)가 밀봉된 이후에 압력을 유지하기 위해 수행된다. 이러한 게터 공정으로, 화상 형성 장치(131)내의 선정 위치에 배치된 게터(도시 없음)는 저항 가열 또는 고주파수 가열을 통해 가열되어 피착막을 형성한다. 게터는 일반적으로 그 주성분으로서 Ba 등이고, 화상 형성 장치(131)내의 분위기는 피착막의 흡수 기능에 의해 유지된다.
[전자원을 위한 구동 회로]
도 11을 참조로, 간단한 매트릭스 형태의 전자원을 갖는 디스플레이 패널 상에 NTSC 텔레비젼 신호를 디스플레이하기 위한 구동 회로의 구조의 예가 설명된다. 도 11에서, 참조 번호(101)는 화상 디스플레이 패널을 표시하고, 참조 번호(102)는 스캔 회로를 표시하며, 참조 번호(103)는 제어 회로를 표시하고, 참조 번호(104)는 시프트 레지스터를 표시한다. 참조 번호 (105)는 라인 메모리, 참조 번호(106)는 동기 신호 분리 회로, 참조 번호(107)는 변조 신호 발생기, 및 Vx 및 Vy는 d.c. 전압원을 나타낸다.
디스플레이 패널(101)은 단자(Dox1 내지 Doxm), 단자(Doy1 내지 Doym), 및 고전압 단자(Hv)를 통해 외부 전자 회로에 접속된다. 단자(Dox1 내지 Doxm)에는 디스플레이 패널 내의 전자원, 즉 행대로(한 행에 n개의 소자) M개의 행 × N 개의 열로 된 와이어 형태의 표면 전도형 전자 방출 소자 그룹 매트릭스를 구동하기 위한 스캔 신호가 순차적으로 인가된다.
단자(Doy1 내지 Doym)에는 스캔 신호에 의해 선택된 한 행의 표면 전도형 전자 방출 그룹의 각 소자의 출력 전자빔을 제어하기 위한 변조 신호가 인가된다. 예컨대 10 kV의 d.c. 전압이 d.c. 전압원(Va)으로부터 고전압 단자(Hv)로 인가된다. 이 d.c. 전압은 표면 전도형 전자 방출 소자로부터 방출된 전자빔에 형광 물질을 여기시키기에 충분한 에너지를 주기 위한 가속 전압이다.
스캔 회로(102)에 대해 설명한다. 스캔 회로(102)는 M개의 스위칭 소자(도 11에 개략적으로 도시된 S1 내지 Sm)를 갖고 있다. 각 스위칭 소자는 d.c. 전압원으로부터의 출력 전압 Vx 또는 0 V(접지 레벨)를 선택하며, 디스플레이 패널(101)의 단자(Dox1 내지 Doxm) 중 대응하는 단자에 전기적으로 접속된다. 각 스위칭 소자(S1 내지 Sm)는 제어 회로(103)로부터 출력된 제어 신호(Tscan)에 응답하여 동작하며, 예컨대 FET 스위칭 소자로 구성되어도 된다.
d.c. 전압원(Vx)은 표면 전도형 전자 방출 소자의 특성(전자 방출 임계 전압)에 따라서 정전압을 출력하도록 설계되어 스캐닝되지 않은 소자에 인가된 구동 전압은 임계 전압 또는 그 보다 낮게 된다.
제어 회로(103)는 각 회로를 제어하는 기능을 갖고 있어 외부 입력 화상 신호에 따라서 적당한 화상이 디스플레이될 수 있다. 제어 회로(103)는 Tscn, Tsft, 및 Tmry와 같은 제어 신호를 동기 분리 회로(106)로부터 공급된 동기 신호(Tsync)와 동기하여 각 회로에 공급한다.
동기 분리 회로(103)는 외부 입력 NTSC 텔레비젼 신호로부터 동기 신호 성분과 휘도 신호 성분을 도출해 내며, 범용 주파수 분리(필터) 회로로 구성될 수 있다. 동기 분리 신호(106)에 의해 분리된 동기 신호는 수직 동기 신호와 수평 동기 신호로 이루어져 있지만, 이들은 설명 상의 편의를 위해 도 11에서 Tsync 신호로서 집합적으로 도시되어 있다. 텔레비젼 신호로부터 분리된 휘도 신호 성분들도 설명 상의 편의를 위해 DATA 신호로 나타낸다. DATA 신호는 시프트 레지스터(104)에 공급된다.
시프트 레지스터(104)는 순차적으로 그리고 직렬로 입력된 DATA 신호의 화상의 각 라인의 병렬 신호로의 직/병렬 변환을 수행하며, 제어 회로(103)로부터 공급된 제어 신호(Tsft)에 응답하여 동작한다(즉, 제어 회로(Tsft)는 시프트 레지스터(104)의 시프트 클럭으로 이용된다). 화상의 한 라인의 직/병렬 변환된 데이타(n개의 전자 방출 소자에 대한 구동 데이타에 대응)는 시프트 레지스터(104)로부터 n개의 병렬 신호(Id1 내지 Idn)로서 출력된다.
라인 메모리(105)는 제어 회로(103)로부터 공급된 제어 신호(Tmry)에 응답하여 필요한 시간 동안 한 라인의 데이타를, Id1 내지 Idn의 내용을 저장한다. 저장된 내용은 변조 신호 발생기(107)에 신호(Id′1 내지 Id′n)로서 출력된다.
변조 신호 발생기(107)는 화상 데이타(Id′1 내지 Id′n)에 따라서 표면 전도형 전자 방출 소자 각각을 구동하여 변조하기 위한 신호를 발생시킨다. 출력 신호는 단자(Doy1 내지 Doyn)를 통해 디스플레이 패널(101)의 표면 전도형 전자 방출 소자에 인가된다.
상술한 바와 같이, 본 발명에 적용될 수 있는 전자 방출 소자는 방출 전류에 대해 다음과 같은 기본적인 특성을 갖고 있다. 특히, 전자 방출은 일정한 임계 전압(Vth)과 관련되어 있으며, Vth 또는 그 이상의 전압이 인가될 때에만 일어난다. Vth 또는 그 이상의 전압 범위에서는 방출 전류는 소자 인가 전압에 따라서 변화한다. 그러므로, 예컨대 소자에 펄스 전압을 인가할 때, 전자 방출 임계 전압 이하의 전압이 인가되면 전자 방출이 생기지 않고, 전자 방출 임계 전압 이상의 전압이 인가되면 전자빔이 방사된다. 이 경우, 출력 전자빔의 강도는 펄스 피크 전압(Vm)을 변화시킴으로써 제어될 수 있다. 출력 전자빔의 총 전하량은 펄스 폭(Pw)을 변화시킴으로써 제어될 수 있다.
따라서, 입력 신호에 따라서 전자 방출 소자를 변조하는 방법으로서, 전압 변조법, 펄스 폭 변조법 등이 채택될 수 있다. 전압 변조법에서는 전압 변조 회로가 변조 신호 발생기(107)로서 이용될 수 있는데, 이 회로에서는 일정 지속 기간의 전압 펄스가 발생되며 펄스의 피크값이 입력 데이타에 의해 변조된다.
펄스 폭 변조법에서는 펄스 폭 변조 회로가 변조 신호 발생기(107)로서 이용될 수 있는데, 이 회로에서는 일정 피크값의 전압 펄스가 발생되며 펄스폭이 입력 데이타에 의해 변조된다.
시프트 레지스터(104)와 라인 메모리(105)는, 화상 신호의 직/병렬 변환 및 저장이 소정 처리 시간 내에 수행될 수 있기만 하면, 디지탈 신호형이든지 아날로그 신호형이든지 상관없다.
디지탈 신호형을 사용하면, 동기 신호 분리 회로(106)로부터 출력된 DATA 신호를 디지탈 신호로 변환시킬 필요가 있다. 이를 위해서는 동기 신호 분리 회로(107)의 출력부에 A/D 변환기가 설치된다. 변조 신호 발생기(107)는 라인 메모리(105)의 출력 신호가 디지탈 신호인지 아니면 아날로그 신호인지 여부에 따라서 약간 변경된다. 구체적으로 설명하면, 디지탈 신호를 이용하는 전압 변조법에서는 변조 신호 발생기(107)에 예컨대 D/A 변환기와, 필요하다면, 증폭 회로가 더 설치된다. 펄스 폭 변조법에서는 변조 신호 발생기(107)는 예컨대 고속 발진기, 이 발진기 출력의 파수(wave number)를 카운트하기 위한 카운터, 이 카운터의 출력과 라인 메모리(105)의 출력을 비교하기 위한 비교기로 대체된다. 필요하다면, 비교기로부터 출력된 펄스 폭 변조 신호를 표면 전도형 전자 방출 소자의 구동 전압까지 전압 증폭시키기 위한 증폭기가 부가될 수 있다.
아날로그 신호를 이용하는 전압 변조법에서는 예컨대 연산 증폭기와 같은 증폭기가 변조 신호 발생기로서 이용되고, 필요하다면, 레벨 시프트 회로가 부가된다. 펄스 폭 변조법에서는 예컨대 전압 제어 발진기(VCO)가 변조 신호 발생기로서 이용되고, 필요하다면, VCO의 출력을 표면 전도형 전자 방출 소자의 구동 전압까지 전압 증폭시키기 위한 증폭기가 부가될 수 있다.
본 발명에 적용될 수 있는 상술한 바와 같이 구성된 화상 표시 장치 장치에서는 외부 단자들(Dox1 내지 Doxm 및 Doyn 내지 Doyn) 중 해당 단자들을 통해 각 전자 방출 소자에 전압이 인가될 때에 전자 방출이 생긴다. 전자빔은 고전압 단자(Hv)를 통해 메탈 백(metal back)(85)이나 투명 전극(도시 안됨)에 고전압을 인가함으로써 가속된다. 가속된 전자는 광을 방출하여 화상을 형성시키는 형광막(84)과 충돌한다.
상술된 화상 형성 장치의 구조는 본 발명에 적용 가능한 화상 형성 장치의 단지 일례이다. 따라서, 다양한 수정이 본 발명의 기술적 개념에 기초하여 가능하다. NTSC 입력 신호 대신에, 다른 텔레비젼 신호는 또한 PAL, SECAM, 및 PAL과 SECAM보다 큰 다수의 스캔 라인을 갖는 텔레비젼 신호(MUSE 및 HDTV)와 같이 사용될 수 있다.
[사다리형 레이아웃 및 화상 형성 장치의 전자원]
다음으로, 사다리형 레이아웃 전자원 및 화상 형성 장치가 도 13 및 도 14를 참조하여 설명될 것이다.
도 13은 사다리형 레이아웃 전자원의 예를 도시한 개략도이다. 도 13에서, 참조 번호(110)는 전자원 기판을 나타내고, 참조 번호(111)는 전자 방출 소자를 나타낸다. 참조 번호(112)는 전자 방출 소자에 대응하여 연결하기 위한 공통 배선 패턴 Dx1 내지 Dx10을 나타낸다. 복수의 전자 방출 소자(111)를 각각 갖는 복수의 소자 행들은 전자원을 구성하기 위해 기판(110) 상에 X 방향으로 평행하게 배치된다. 구동 전압은 각각의 소자 행의 공통 배선 패턴들 간에 인가되어 소자 행을 독립적으로 구동시킨다. 다시 말해서, 전자 방출 임계 전압보다 높은 전압은 전자빔이 조사될 필요가 있는 소자 행에 인가되고, 전자 방출 임계 전압보다 낮은 전압은 전자빔이 조사될 필요가 없는 소자 행에 인가된다. 공통 배선 패턴 Dx2 내지 Dx9중에서, 예를 들면, Dx2 및 Dx3은 동일한 배선 패턴에 의해 형성될 수 있다.
도 14는 사다리형 레이아웃의 전자원을 갖는 화상 형성 장치의 패널 구조의 예를 도시한 투시도이다. 참조 번호(120)는 그리드 전극을 나타내고, 참조 번호(121)는 전자가 통과하는 스루 구멍(through hole)을 나타내고, 참조 번호(122)는 외부 단자 Dxo1, Dxo2, ..., Dxom을 나타낸다. 참조 번호(123)는 그리드 전극(120)에 연결되는 외부 단자 G1, G2, ..., G11을 나타내고, 참조 번호(110)는 소자 행들 간의 한 쌍의 공통 배선 라인에 대해 동일한 배선 패턴을 사용하는 전자원 기판을 나타낸다. 도 14에서, 도 9 및 도 13에 도시된 것과 유사한 소자가 동일한 참조 번호를 사용하여 표현된다. 도 9에 도시된 단순 행렬 레이아웃의 화상 형성 장치로부터 도 14에 도시된 화상 형성 장치의 현저한 차이는 전자원 기판(110)과 전면 플레이트(86) 간의 그리드 전극(120)이 존재한다는 것이다.
도 14를 참조하면, 그리드 전극(120)은 기판(110)과 전면 플레이트(86) 간에 형성된다. 그리드 전극(120)은 표면 전도형 전자 방출 소자로부터 조사된 전자빔을 변조하는데 사용된다. 그리드 전극(120)은 사다리형 레이아웃의 각 소자 행에 수직으로 배치된 스트라이프형 전극이고, 전자빔을 통과시키기 위해 각각의 소자당 원형 스루 구멍(121)을 갖는다. 그리드의 모양과 위치는 도 14에 도시된 것에 한정되지 않는다. 예를 들면, 다수의 구멍들을 갖는 메시(mesh)는 스루 구멍(121)으로 사용될 수 있고, 그리드는 표면 전도형 전자 방출 소자 주변 또는 근처에 배치될 수 있다.
외부 엔벨로프의 바깥쪽에 형성된 단자(122 및 123)는 도시되지 않은 제어 회로에 전기적으로 연결된다.
상술된 화상 형성 장치에 따르면, 소자 행들은 한 행씩 차례로 순서대로 구동되며(스캐닝됨), 화상의 한 라인의 변조 신호는 그리드 전극 열에 동시에 인가된다. 이와 같이, 형광막을 향한 각 전자빔의 조사는 제어될 수 있고 화상은 한 라인씩 차례로 디스플레이될 수 있다.
본 발명의 화상 형성 장치는 텔레비전 방송용 디스플레이 장치, 텔레비전 회의 시스템 및 컴퓨터용 디스플레이 장치, 또는 감광성 드럼 등을 사용하는 광 프린터로 사용될 수 있다.
실시예가 도 1을 참조하여 보다 상세하게 설명될 것이다.
본 실시예에서, 형성 공정 및 활성화 공정이 진공 챔버(55)에 표면 전도형 전자 방출 소자를 배치함으로써 수행되었다. 참조 번호(1)는 전자 방출 소자를 구성하는 기판을 나타내며, 참조 번호(2 및 3)는 소자 전극을 나타내며, 참조 번호(4)는 도전막을 나타내고, 참조 번호(5)는 전자 방출 영역을 나타낸다. 참조 번호(54)는 전자 방출 영역(5)으로부터 방출된 방출 전류 Ie를 포착하기 위한 애노드 전극을 나타낸다. 소자 전극(2 및 3) 및 애노드 전극(54)은 진공 챔버(55)의 바깥쪽에 배치되고 소자 구동 전력원(도시되지 않음) 및 방출 전자 측정 고전압원(도시되지 않음)에 각각 연결된다.
진공 챔버에 배치된 소자는 상술된 실시예에 의하여 제조되었다. 형성 공정은 진공 챔버에 배치된 소자에 펄스 전압을 인가함으로써 수행되었다. 인가 펄스는 1㎳의 펄스 폭 및 10㎳의 펄스 간격을 갖는 도 5b에 도시된 것과 같은 삼각파를 가졌다.
다음의 활성화 공정에서는, 1Pa의 부분 압력에서 질소 가스 및 아세틸렌의 혼합 가스가 사용되었다. 혼합 가스는 대기압에서 진공 챔버(55)로 도입된 후 모든 밸브가 폐쇄되었다. 그 후에, 순환기(201) 및 수분 흡수기(202)의 밸브들은 순환기(201)를 활성화시킴으로써 진공 챔버의 혼합 가스를 순환시키도록 개방되었다.
본 실시예에서, 4개의 프로펠러는 순환기(201)로 사용되고, 실리카 젤은 수분 흡수기(202)로서 사용되었다. 따라서, 진공 챔버의 습기는 제거될 수 있다.
활성화 공정 동안에 사용된 인가 펄스는 삼각파 및 15V의 피크치를 가졌다. 이러한 조건 하에서, 활성화 공정은 30분 동안 수행되었다. 소자 전류 If는 8㎃로 증가하였다.
그 후에, 진공 챔버의 내부는 진공 챔버가 배기되는 동안 배기되므로 안정화 공정을 수행하였다. 최종적인 소자의 전자 방출 특성은 15V의 인가 전압과 1㎸의 애노드 전압의 조건 하에서 7㎃의 If, 10㎂의 Ie, 및 0.14%의 전자 방출 효율 η이다.
(제2 실시예)
제2 실시예가 도 12를 참조하여 설명될 것이다.
제2 실시예에서, 복수의 표면 전도형 전자 방출 소자가 배치되는 화상 형성 장치가 제조되었다. 그 제조 방법은 제1 실시예의 방법과 유사하다. 화상 형성장치(121)에서의 파이프(132)는 유리 튜브이다.
본 실시예에서, 형성 공정은 Y-방향 배선 패턴을 공통 전극에 연결하고 전압 펄스를 X-방향 배선 패턴에 연결된 소자에 인가함으로써 수행되었다. 인가 펄스는 삼각파, 1㎳의 펄스 폭, 및 16.7㎳의 펄스폭을 가졌다. 인가 펄스의 전압은 점차 상승되었다.
활성화 공정인 경우, 1Pa의 부분 압력에서 질소 가스 및 아세틸렌의 혼합 가스가 사용되었다. 혼합 가스를 도입하는 압력은 5x104Pa이었다.
본 실시예에서 루트 펌프는 순환기로 사용되고, -10℃의 냉각제에 의해 냉각된 콜드 트랩은 수분 흡수기로 사용되었다.
인가 펄스는 그 극성을 선택적으로 변경하는 직각파이고, 14V의 피크치를 가졌다. 펄스는 1시간 동안 인가되었다.
활성화 공정 후에, 화상 형성 장치를 가열하고 그 내부를 배기시키면서 안정화 공정을 수행하였다. 그 후, 가스 버너를 이용하여 유리 파이프를 가열 용융시켜 장치를 밀봉하였다. 그 후, 각 소자의 특성을 평가하였다. 그 결과는, 인가 전압이 14 V이고 애노드 전압이 5 ㎸인 조건에서 If가 4.1 ㎃, Ie가 8.3 ㎂, 전자 방사 효율 η가 평균 0.20 %였다. 소자들의 특성 변화가 작았고, 휘도 변화가 적은 고품질의 화상 형성 장치를 제조할 수 있었다.
제1 및 제2 실시예들에서는, 활성화 공정 중 혼합 가스의 압력은 혼합 가스가 유동성의 점성 영역 내의 가스로서 사용될 수 있을 정도로 설정되었다. 따라서, 필요한 가스를 신속하게 공급하는 것이 가능하였다. 또한, 소자 특성의 변화를 억제하는 것도 가능하였다. 고 진공도의 배기 시스템을 이용하지 않고도 활성화 공정을 수행할 수 있었기 때문에, 제조 비용을 낮출 수 있었다.
제1 실시예에서는, 활성화 공정 중 혼합 가스의 압력은 필요한 가스가 신속하게 공급될 수 있도록 기압으로 설정되었다. 제2 실시예에서는, 혼합 가스의 압력은 5 × 104㎩로 설정되었다. 그에 따라, 제1 실시예보다 많은 처리 시간이 필요하였지만, 충분히 짧은 시간 내에, 활성화가 이루어질 수 있었다.
낮은 제조 비용을 원하는 경우, 거의 기압 또는 기압 근처의 압력이 이용된다. 그러나, 압력이 너무 높으면, 장치 비용이 상승하므로 수배의 기압보다 낮게 압력을 설정하는 것이 바람직하다.
기압보다 낮게 압력을 설정할 수도 있다. 이 경우, 활성화 공정 중 가스의 압력(활성화 공정 중 용기 내의 총압력)은 0.5 기압 이하, 또는 0.2 기압 이하, 또는 가장 바람직하게는 0.1 기압 이하일 수 있다. 압력을 낮게 설정함으로써, 특성 향상을 이룰 수 있다. 그러나, 가스를 효과적으로 공급하기 위하여, 활성화 공정 중 가스의 압력(활성화 공정 중 용기 내의 총압력)은 바람직하게는 1 ㎩ 이상, 보다 바람직하게는 100 ㎩ 이상, 또는 가장 바람직하게는 1000 ㎩ 이상이다.
제1 및 제2 실시예들에서는, 활성화 공정 중 가스는 순환기를 이용하여 순환시키기 때문에, 도입 소스 가스의 농도 분포를 균일하게 할 수 있다. 소자들의 특성을 보다 유사하게 할 수 있다.
처리들 중에 생성된 수분은 수분 흡수기에 의해 제거시킬 수 있기 때문에, 수분에 의해 야기되는 악영향을 제거할 수 있다.
(제3 실시예)
본 발명의 제3 실시예를 설명한다.
제3 실시예의 활성화 공정에서도, 제1 및 제2 실시예들에서와 동일한 물질을 유기 물질로서 이용할 수 있다. 희석 가스 또는 불활성 가스로서, 아르곤, 헬륨과 같은 희귀 가스, 및 질소가 이용될 수 있다.
상온에서 유기 물질이 기체일 경우 유기 물질과 불활성 가스의 혼합 가스는 가스 유동률을 제어함으로써 형성된다. 유기 물질이 액체 또는 고체일 경우 용기 내에서 증발 또는 승화되어 불활성 가스와 혼합될 수 있다. 그들의 혼합비는 용기의 온도를 제어함으로써 조절될 수 있다.
도 17a 내지 도 17c는 이 실시예 및 제4 내지 제6 실시예들에서 사용되는 활성화 시스템, 특히 그 처리 용기의 예들을 보여주는 개략도들이다. 도 17a 내지 도 17c에는, 처리될 소자와 분위기만이 도시되어 있고, 펄스 전압을 인가하기 위한 배선, 전원 등은 도시되어 있지 않다. 도 17a는 제3 및 제4 실시예들에 의해 사용되는 처리 용기를 도시하고 있다. 활성화 가스는 용기(1706)의 상부 중앙부로부터 도입된다. 용기의 내부는 거의 기압 상태이고, 용기의 하부 단부(lower edge)로부터 유출된 가스는 국부 배기 시스템에 의해 적절히 처리된다. 도 17b는 제5 실시예에서 사용되는 시스템을 도시하고 있다. 용기로 도입된 활성화 가스는 용기 외부로 유출되지 않고, 순환 경로를 통하여 재순환된다. 도 17c에 도시된 시스템은제6 실시예에서 사용된다. 용기 내에 망사(mesh, 1707)가 구비된다. 이 시스템에 의하면, 복수의 전자 방사 소자들이 동시에 처리되는 동안 소자들이 배치된 위치들에서 가스 유동량이 달라지는 것이 방지되어, 각 소자에 대하여 활성화 공정이 균일하게 수행될 수 있다.
제3 실시예에서는, 소자 전류 If를 측정함으로써 활성화 공정의 완료 판정이 적절히 수행된다. 펄스폭, 간격, 피크값 등이 적절히 설정된다.
안정화 공정 후 진공 챔버 내의 유기 물질의 부분 압력은 바람직하게는 탄소 또는 탄소 화합물의 새로운 피착을 억제할 수 있는 값으로 설정되고, 보다 바람직하게는 1 × 10-8Torr로 설정되고, 또는 가장 바람직하게는 1 × 10-10Torr로 설정된다. 진공 챔버의 압력은 가능한 낮은 것이 바람직하며, 바람직하게는 1 × 10-7Torr 이하, 또는 보다 바람직하게는 1 × 10-8Torr 이하인 것이 바람직하다.
도 9에 도시된 화상 형성 장치의 제조시에, 안정화 공정을 수행한 후에, 전자원, 화상 형성 부재, 진공 용기 형성 부재 등을 유리 원료(frit glass) 등을 이용하여 접합하여 그들을 조립한다. 그 후, 진공 용기의 내부를 배기시키고 버너 등으로 파이프를 가열하여 장치를 밀봉한다. 그 후, 필요하다면 게터 처리(getter process)를 수행할 수도 있다. 조립 처리 후에 안정화 공정을 수행할 수 있다.
도 18은 조립 처리 후에 안정화 공정을 수행할 때 이용되는 시스템의 아웃라인을 도시하는 개략도이다. 화상 형성 장치(1801)가 배기 파이프(1802)를 통하여 진공 챔버(1803)에 결합되고, 게이트 밸브(1804)를 통하여 배기 장치에도 결합되어있다. 진공 챔버의 분위기 내의 각 성분의 내부 압력 및 부분 압력을 측정하기 위해 진공 챔버(1803) 상에 압력 계기(1806) 및 쿼드러처 매스 스펙트로미터(quadrature mass spectrometer, 1807)가 설치되어 있다. 화상 형성 장치(1801)의 외부 엔벨로프(outer envelope, 98)의 내부 압력을 측정하기가 곤란하기 때문에, 진공 챔버(1803)의 내부 압력이 측정된다.
외부 엔벨로프(98)를 가열하여 80 내지 250 ℃의 적당한 온도로 유지시킨다. 이 상태에서, 이온 펌프와 수착 펌프와 같이 오일을 사용하지 않는 배기 장치(1803)에 의하여 배기 파이프(1802)를 통하여 내부 공간을 배기시켜 충분히 적은 유기 물질을 갖는 분위기를 만들어 낸다. 압력 계기(1806)와 쿼드러처 매스 스펙트로미터(1807)에 의해 이 분위기가 확인된 후에, 버너로 배기 파이프를 가열 용융시켜 외부 엔벨로프(98)를 밀봉한다. 외부 엔벨로프(98)를 밀봉한 후에 압력을 유지시키기 위하여 게터 처리를 수행할 수도 있다. 이 게터 처리에 의해, 외부 엔벨로프(98)의 소정 위치에 배치된 게터(도시되지 않음)를 저항 가열 또는 고주파 가열을 통하여 가열하여 외부 엔벨로프(98)를 밀봉하기 직전 또는 직후에 피착막을 형성한다. 게터는 그 주요 성분으로 대개 Ba 등을 갖고, 외부 엔벨로프(98) 내의 분위기는 피착막의 흡수 기능에 의하여 유지된다.
제3 실시예를 보다 구체적으로 설명한다. 이 실시예에 의해 형성된 전자 방사 소자는 도 2a 및 도 2b에 개략적으로 도시된 구조를 갖는다.
(프로세스 A)
석영으로 이루어진 기판(1)을 세정제, 증류수, 및 유기 용매로 세정한 후에,포토레지스트 RD-2000N(히다찌 가세이(Hitachi Kasei) 사 제조)을 스피너(spinner)로 코팅하여 80℃에서 25 분간 프리베이킹(pre-bake)한다.
다음으로, 소자 전극에 대응하는 마스크 패턴을 사용하여, 포토레지스트가 접촉식으로 노광되고, 현상액으로 현상된 후, 120℃에서 20분간 포스트-베이킹(post-baked)되어 레지스트 마스크를 형성하였다.
그 다음, 진공 기상 피착을 통해 Ni 막이 피착되었다. 막 형성률은 0.3㎚/sec 였고, 막 두께는 100㎚ 였다.
그 다음, 아세톤에 기판을 담궈서 레지스트 막을 용해하여 리프트 오프(lift-off)를 통해 Ni의 소자 전극(2 및 3)을 형성하였다. 전극들간의 간격은 2㎛였고, 전극 길이는 500㎛였다(도 4a).
(공정 B)
전극들을 갖는 기판이 아세톤(acetone), 이소프로파놀(isopropanol), 및 부틸 아세테이트(butyl acetate)를 이용하여 세척된 후 건조되어 진공 증기 피착법에 의해 50㎚의 두께의 Cr막을 형성하였다. 그 다음, (헥스트 캄퍼니에 의해 제조된) 포토레지스트 AZ1370이 2500rpm의 스피너를 이용하여 30초간 코팅되고 90℃에서 30분간 프리-베이킹되었다.
그 다음, 도전막에 대응하는 개구부가 마스크를 사용한 노광 및 현상을 통해 포토레지스트 내에 형성되었다. 그리고, 포토레지스트는 120℃에서 포스트-베이킹되어 레지스트 마스크를 형성하였다.
그 다음, 마스크 개구부에 노출되어 있는 Cr을 에칭하기 위해, 에칭액((NH4)Ce(NO3)3/HCL/H2O = 17g/5cc/100cc )에 기판을 30분간 담궜다.
그 다음, 유기 Pd 합성 용액(오꾸노 의약품 주식 회사에 의해 제조된 ccp-4230)이 800rpm의 스피너를 이용하여 30초간 코팅되고 300℃에서 10분간 큐어링되어, PdO 미세 입자로 이루어진 도전막을 형성하였다.
그 다음, 기판을 상술한 에칭액에 담궈 Cr 마스크를 제거하여 리프트-오프를 통해 원하는 패턴의 도전막(4)을 형성하였다.(도4c)
(공정 C)
그 다음, 소자가 도6에 개략적으로 도시된 시스템 내에 놓여졌다. 진공 챔버(55)의 내부는 진공 펌프(56)에 의해 진공화되었다. 내부 압력이 1×10-5Torr 이하로 설정된 후에, 도5B에 도시된 바와 같이, 피크값이 점진적으로 상승하는 삼각 펄스가 전극(2 및 3) 사이에 인가되었다. 펄스폭 T1은 1㎳였고, 펄스 구간 T2는 10㎳였다. 포밍(forming) 공정은 약 5.0V의 피크값에서 완료되었다.
(공정 D)
전자 방출 소자가 진공 챔버 밖으로 꺼내어진 후, 도17A에 개략적으로 도시된 가스 도입 시스템에 놓여졌다. 가스에서 습기를 제거하기 위해 도시되지는 않은 습기 제거 필터가 가스 도입 라인에 장착되었다. 도입된 가스는 H2및 C2H2의 혼합 가스였고, 그 혼합비는 유속 제어기에 의해 H2는 cc/min, C2H2는 1cc/min으로 조절되었다. 이러한 가스 흐름 하에서, 일정한 피크값을 갖는 사각 펄스가 전극들 사이에 반복적으로 인가되었다. 피크값은 14V였고, 펄스 폭 T3은 100㎲였고, 펄스구간 T4는 10㎳였다.
(공정 E)
이 소자는 도6에 도시된 시스템에 다시 한번 놓여졌다. 소자는 150℃로 유지되었고, 진공 챔버의 내부는 진공화되었다. 약 3시간만에, 1×10-8의 압력이 얻어졌다.
그 다음, 소자가 실온에 도달한 후에, 소자 특성을 측정하기 위해, 1kV의 전압이 애노우드 전극에 인가되었고, 공정 D에서와 동일한 펄스 전압이 인가되었다. 애노우드와 소자간의 거리는 4㎜였다.
소자 전류 If는 5㎃였고, 방출 전류 Ie는 7㎂였으며, 전자 방출 효율 η(=Ie/If)은 0.14%였다.
본 발명의 이 실시예에 따른 제조 방법에 있어서, 액티베이팅 공정과 안정화 공정에 필요한 시간은 종래의 공정에 비교해 볼 때 충분히 짧았다.
(제4 실시예)
공정 D에서는 아세틸렌 대신에 아세톤이 사용되었다. 질소 가스를 사용하여 버블러 용기(bubbler container) 내의 아세톤을 버블링(bubbling)하였다. 그리고, 아세톤 증기를 포함한 가스가 도17A에 도시된 시스템 내로 도입되어 공정 D와 유사한 공정을 수행하였다. 다른 공정들은 제3 실시예와 동일하였다.
아세톤 증기를 포함하는 N2가스가 도17A에 도시된 시스템에서 대략적인 기압 하에 유지되었다. 도19의 개략도에 도시된 바와 같이, N2가스는 다중단 버블링시스템(1901) 내에서 N2가스를 아세톤 속에 통과시킴으르로써 얻어졌다. 버블링 시스템은 일정한 온도의 용기(bath, 1903)에서 25℃로 유지되었고, N2가스가 가스 도입 포트(1904)로부터 도입되어 포화된 증기압의 아세톤 증기를 포함한 N2가스가 1 기압에서 1㎤/sec의 속도로 흘렀다. 배출된 가스는 혼합기(1905)에서 고순도 N2가스와 혼합되어 100배 정도 희석된 후, 살포기(1906)에 의해 99:1로 살포되었다. 콜드 트랩(cold trap, 1907)을 향해 살포된 가스는 콜드 트랩에 의해 아세톤이 제거된 후 배출되었다. 다른 방향으로 살포된 가스는 다시 한번 100배 정도 희석되고, 그 다음, 또 다시 10배 정도 희석됨으로써, 총105배 정도 희석되었다. 25℃의 아세톤의 포화 증기압은 대략 3×104Pa이었다. 따라서, 액티베이팅 공정 챔버 내에 도입된 최종 가스에서의 아세톤의 부분압은 대략 3×10-1Pa이다. 고순도 N2가스는 높은 희석비를 고려하여 99.9999%(6N)의 순도를 가졌다.
제3 실시예와 동일한 조건하의 측정한 결과, 소자 전류 If는 4㎃이었고, 방출 전류 Ie는 4.4㎂였으며, 전자 방출 효율 η는 0.11%였다.
(제5 실시예)
본 실시예는 도8에 개략적으로 도시된 매트릭스 형태를 갖는 전자원, 및 도9에 도시된 전자원을 사용하는 이미지 형성 장치의 제조 방법을 도시하고 있다. 도20은 제5 실시예에 따른 매트릭스 형태를 갖는 전자원 구조를 도시하는 개략적부분 평면도이다. 도20에서 폴리곤 라인 21-21을 따라 절취한 단면도가 도21에 도시되어 있다. 도22 내지 도28을 참조하여, 전자원 제조 방법이 기술되고, 그 다음, 이미지 형성 장치 제조 방법이 기술될 것이다.
(공정 A)
세정된 푸른색 판 유리 상에, 스퍼터링에 의해 실리콘 산화물 막이 0.5㎛의 두께로 형성되었다. 이 기판 상에, Cr 및 Au가 각각 진공 증기 피착에 의해 순차적으로 피착되어 5㎚ 및 600㎚의 두께를 이루었다.
그 후, (헥스트 캄퍼니에 의해 제조된) 포토레지스트 AZ1370을 사용한 포토리소그래피를 통해 하위의 배선 패턴(72)이 형성되었다.
(공정 B)
그 다음, 실리콘 산화물의 층간 절연막(2101)이 스퍼티링에 의해 두께 1㎛로 피착되었다(도 23)
(공정 C)
층간 절연막을 통해 접촉홀을 형성하기 위한 포토레지스트 패턴이 형성되었다. 마스크로서 포토레지스트 패턴을 사용하여, 층간 절연막(2101)이 CF4와 H2를 사용한 반응성 이온 에칭(Reactive Ion Etching, RIE)을 통해 에칭되었다.(도24)
(공정 D)
소자 전극들의 패턴에 대응하는 개구부를 갖는 마스크 패턴이 포토레지스트(히다찌 화성 캄퍼니의 RD-2000N-41)를 사용하여 형성되었다. 이 마스크 패턴을 사용하여, Ti 및 Ni가 각각 진공 증기 피착에 의해 5㎚ 및 100㎚의 두께로 순차적으로 피착되었다. 그 다음, 포토레지스트가 유기 용제에 의해 제거되어 리프트-오프에 의해 소자 전극(2 및 3)을 형성하였다(도 25). 소자 전극들간의 간격은 3㎛였다.
(공정 E)
공정 A와 유사한 포토레지스트를 사용한 포토리소그래피를 통해 상위의 배선 패턴(73)이 형성되었다. 이 상위 배선 패턴은 두께 5㎚의 Ti와 두께 500㎚의 Au로 된 적층 구조(laminated structure)를 갖는다(도 26).
(공정 F)
PdO 미립자막의 도전막(4)은, 제3 실시예의 공정 B와 유사하게, Cr 마스크를 사용하여 리프트-오프를 통해 형성된다(도 27).
(공정 G)
접촉홀(2102)을 제외한 기판을 커버하는 레지스터 패턴이 형성된다. Ti 및 Au는 진공 기상 피착법을 통해 5 ㎚ 및 500 ㎚로 순차적으로 피착된다. 레지스트 패턴은 제거되며 피착된 막의 불필요한 부분이 제거되어 접촉홀(2102) 상에 형성된 오목부 내부를 채운다(도 28).
(공정 H)
전자원은 진공 처리 시스템 내에 배치되어 있다. 제3 실시예의 공정 C와 유사하게, 배선 패턴을 통해 삼각 펄스가 인가되어 포밍 공정을 수행하고 전자 방출 영역을 형성한다.
(공정 I)
진공 처리 시스템에서 전자원을 꺼내고 제3 실시예의 공정 D에서와 동일한 조건에서 도 17b에 개략적으로 도시된 시스템을 사용하여 활성화 공정이 수행된다.
(공정 J)
그 후, 전자원이 진공 처리 시스템 내에 재배치되며, 제3 실시예의 공정 E에서와 동일한 방식으로 안정화 공정이 수행된다. 압력은 약 3시간 내에 1 ×10-6Torr에 도달한다.
전자 방출 특성은 제3 실시예에서와 동일한 방식으로 측정된다. 모든 소자들은 통상적으로 전자를 방출한다.
도 9에 도시된 구조를 갖는 화상 형성 장치가, 상술된 전자원을 사용하여 제조된다.
전자원 기판(71)은 배면판(81)에 고정된다. 전면판은 기판보다 5 ㎜ 높은 위치에서 지지 프레임(82) 상에 배치된다. 프릿 글래스는 접합 영역 상에 도포되며 400 ℃에서 10분간 질소 분위기에서 유지되어 기판, 지지 프레임 및 전면판을 접착하여 외부 엔벨로프를 형성한다. 전면판의 내면에는 형광막(84) 및 메탈백(85)이 설치된다. 스트라이프형 형광막(84;도 10a)이 인쇄에 의해 형성된다. 블랙 도전체로서, 흑연을 주성분으로 하는 재료가 사용된다. 형광막의 내면이 평탄화(필름)된 후 Al을 진공 피착하여 메탈백이 형성된다.
상술된 조립 공정에서, 형광막 및 전자 방출 소자는 충분히 정확하게 위치설정된다. 외부 엔벨로프에는 게터(도시되지 않음)가 설치된다.
화상 형성 장치의 외부 엔벨로프의 내부는 배기된다. 압력이 1 ×10-5Torr 이하로 설정된 후, 고주파 가열을 통해 게터 공정이 수행되며, 배기관은 버너로 가열되고 외부 엔벨로프는 밀봉된다.
구동 회로는 이 장치에 접속되며 TV 신호가 제공되고 표시된다. 따라서, 고 품질의 화상을 안정하게 표시할 수 있다.
(제6 실시예)
제5 실시예의 공정 A 내지 I와 유사한 공정이 수행된다. 그러나, 공정 I에서는, 도 17c에 개략적으로 도시되어 있는 시스템이 사용된다. 외부 엔벨로프는 조립 공정에 의해 형성된다. 외부 엔벨로프의 내부가 배기관을 통해 배기되는 동안 압력이 1 ×10-6Torr에 도달할 때까지 150 ℃에서 5 시간동안 안정화 공정이 수행된다. 그 후, 게터 공정이 수행되고 배기관은 밀봉되어 화상 형성 장치가 완성된다. 제5 실시예에서와 유사하게, 고 품질의 화상을 안정하게 표시할 수 있다.
(제7 실시예)
본 실시예의 제조 방법은 도29에 도시된 공정들을 구성한다. 좌측에 도시되어 있는 단계 S1 내지 S5에서의 "기판 세정" 내지 "시험 단계"는 전자 방출 소자 또는 전자원을 제조하는 단계이다. 우측에 도시되어 있는 단계 S7 내지 S11에서의 "화상 형성 부재 형성" 내지 "배기관 밀봉" 단계는 전자원을 사용하여 화상 형성 장치를 제조하는데 사용된다.
본 실시예의 제1 특징은 포밍 단계 S3, 활성화 단계 S4, 및 안정화 단계 S5가 대략적인 대기압에서 수행된다는 점에 있다. 안정화 단계 S5가 대략적인 대기압에서 반드시 수행될 필요는 없다. "대략적인 기압"이라는 용어는 대기압 또는 대기압에 가까운 압력을 의미하며, 처리에 사용되는 처리 용기는, 필요한 내부 압력을 형성하고 유지하기 위해 진공 처리 시스템과 같은 대형 시스템을 필요로 하지 않는 조건을 충족시킨다. 특히, 대략적인 기압은 1/수십 기압 내지 수 기압의 범위의 압력, 양호하게는, 0.5 내지 1.5이며, 더 양호하게는 1 기압의 +/- 20%의 범위 내의 압력이다.
본 실시예에서, 적어도 포밍 단계 S3 및 활성화 단계 S4는 대략적인 대기압에서 수행된다. 안정화 단계 S5도 또한 대략적인 대기압에서 수행되는 것이 바람직하다.
대략적인 대기압에서 수행되는 처리의 경우, 처리에 사용되는 용기는 진공 처리 챔버의 경우에서와 같이 누출이 상당히 적을 필요는 없다. 더우기, 활성화 단계의 조건은, 용기의 내벽에 부착되고 용기 내로 방출되는 가스 분자들에 의해 크게 영향을 받을 수도 있는 가능성이 비교적 작다. 압력이 약 1 기압이면, 용기의 내측과 외측간의 압력 차를 견디는 기계적 강도를 갖는 용기를 제공할 필요가 없다. 그러므로, 처리 용기가 상당히 간단화될 수 있다.
처리될 전자 방출 소자 또는 전자원을 사용하여 용기 내로 가스를 도입함으로써 그러한 처리가 수행되어, 용기 내에 원하는 압력을 형성한다.
용기가 일단 가스로 채워진 후 가스를 제공하지 않고 처리가 장시간 계속되면, 전자 방출 소자 부근의 압력이 변화될 수도 있다. 이것을 방지하기 위해, 용기 내에 충분히 도입될 수 있고 용기로부터 배출될 수 있는 가스 유동을 형성하는 것이 바람직하다.
도 30a는 제7 실시예의 처리에 사용되는 용기의 구조의 한 예를 도시한 개략도이다. 전자 방출 소자 또는 전자원(2007)을 지지하는 홀더는 용기(7001)로 커버된다. 용기의 하단(3002)은 O-링(3003)에 대해 가압되어 가스 누출이 방지된다. 용기(3001)에는 가스 입구(3004)가 설치되어 있으며, 홀더(3005)에는 가스 출구(3006)가 설치되어 있다. 소정 성분을 갖는 가스는 가스 입구(3004)를 통해 용기 내로 도입되며 동일한 양의 가스가 가스 출구(3006)로부터 배출된다. 그렇지 않고, 도 30b에 도시된 바와 같이, 용기(3001)는 용기 측상에 가스 도입 및 배출을 제공하는 이중 구조를 가질 수도 있다. 소망의 가스를 도입 및 배출하는 동작을 충분히 수행할 수 있다면 다른 구조들이 사용될 수도 있다.
용기의 내측과 외측간의 압력 차가 그다지 크지 않기 때문에, O-링(3003) 및 용기의 대응하는 하단(3002)이 완전히 밀폐될 필요는 없다. 그러한 용기를 사용하는 활성화 공정 중에, 도입된 가스의 압력 분포는 작아지며 전자 방출 소자의 특성 변화가 억제될 수 있다.
도 31에 나타난 바와 같이, 용기를 장착 또는 탈착하는 것 대신에, 처리될 전자 방출 소자 또는 전자원은 이송 입구 및 이송 출구를 가지는 박스형 용기들에 입출력 전송될 수 있다. 이 경우, 용기들(3101)∼(3103)은 물론 이송입구(샘플 입구)(3105), 정션들(3104) 및 이송 출구(샘플 출구, 도시되지 않음) 내에 불활성 가스와 같은 가스의 적절한 흐름을 형성하는 것이 바람직하다.
도 31에 나타나지는 않았지만, 전압을 전자 방출 소자 또는 전자원에 인가하기 위한 접속 단자들은 공정에 필요할 경우 제공된다.
보다 구체적인 설명은 이하에 제공될 것이다.
세척된 기판 상에는, 소자 전극들, 도전막, 및 표면 도전형 전자 소자의 필수 배선 패턴이 형성된다. 이들 구성 요소들은 진공 기상 피착, 스퍼터링, 포토리소그라피에 의한 패터닝, 프린팅 또는 잉크 젯에 의해 형성될 수 있다.
이들 구성 요소들이 형성된 후, 가스 방출 공정은 예를 들면, 소자 전극, 배선 패턴 및 도전막에 손상을 입히지 않는 온도로 표면 도전형 전자 방출 소자를 가열함으로써 수행된다. 이후, 포밍(forming) 공정이 수행된다.
포밍 공정을 이용하여, 도 5a 또는 도 5b에 나타난 바와 같은 펄스 전압을 인가함으로써 전자 방출 영역이 형성된다. 공정 챔버 내의 대기는 도전막 등의 재료에 따라 다양한 가스로 형성될 수 있다. 예를 들면, 헬륨(He)과 같은 희가스 또는 질소(N2)와 같은 불활성 가스가 사용될 수도 있다. 불활성 가스는 주기율표의 그룹 0에 속하는 희가스만을 의미한다고는 하지만, 본 명세서에서는 불활성 가스는 희가스와 N2가스 등 둘 다를 포함한다. 산소를 포함하는 분위기와 같은 산화 분위기가 사용될 수 있다. 이 분위기는 도전막이 금속 산화물로 이루어진 경우에 특히 유용하고 이는 펄스 전압 인가에 의해 발생된 줄 열(Joule heat)에 의해 금속 산화물이 감소되는 것을 방지하는데 필요하다. 수소 가스를 포함하는 분위기와 같은감소 분위기 또한 사용될 수도 있다. 예를 들면, 도전막이 PdO와 같이, 비교적 감소될 수도 있는 금속 산화물의 미세 입자로 이루어지는 경우, 도 5a에 도시된 바와 같은 일정한 피크값을 가지는 펄스 전압(이들 전압에 의해 전자 방출 영역이 형성되는 것이 어려운 정도)분위기 내에 작은 량의 수소 가스를 부가함으로써 미세 입자들이 감소되고 촉진되어 집중된다. 이러한 방식으로, 펄스 전압들의 곱이 비교적 작다고 할지라도 전자 방출 영역은 형성될 수 있다.
포밍 공정의 완료는 다음과 같이 검출될 수 있다. 포밍 펄스 전압들 간의 주기 동안, 약 0.1V의 피크 전압을 가지는 펄스 전압(도전성 박막이 파괴, 변형 또는 분해되지 않을 정도)을 인가하고, 전류를 측정하여 도전막의 저항값을 체크한다. 한 소자 당 저항값이 1MΩ을 초과하는 경우, 포밍 공정이 종료된다.
다음으로, 활성 공정은 포밍 공정에 의해 형성된 전자 방출 영역과 그 부근 영역에 적어도 탄소를 포함하는 침적 물질을 피착하도록 수행된다. 따라서, 소자의 전기적 특성은 크게 변경될 수 있다. 보다 구체적으로, 전자 방출 소자 또는 전자원은 공정 용기 내에 배치된다. 유기 물질 가스(또는 수증기)와 불활성 가스(아르곤, 헬륨, 질소 등)의 혼합 가스가 도입되고 배출된다. 이 혼합 가스 흐름의 분위기에서, 펄스 전압은 소자 전극들 양단에 각기 인가된다. 이 혼합 가스의 유기 물질이 실내 온도에서 메탄, 에틸렌 및 아세틸렌과 같은 가스라면, 혼합비는 가스 흐름 제어기 등을 이용함으로써 조정된다. 혼합 가스의 유기 물질이 실내 온도에서 아세틸렌 및 에탄올과 같은 액체라면, 불활성 가스는 유기 물질인 액체 내에 버블(bubble)되어 이 액체에 수증기를 부가시킨다. 버블 장치의 온도가 정확하게제어되고 포화된 기압에서 유기 물질 기체가 형성된 후, 기체를 포함하지 않은 불활성 가스와 기체가 혼합하여 혼합비를 제어한다.
다음으로, 다음과 같은 이유로 인해 안정화 공정이 수행된다. 전자 방출 소자 또는 전자원에 첨가된 유기체 물질 분자는 전자 방출 영역 상에 피착 물질의 원료가 될 수도 있다. 따라서, 적어도 탄소를 포함하는 피착 물질이 더 피착되어 전자 방출 특성이 불안정하게 될 수 있다. 안정화 공정은 불필요하게 첨가된 유기체 물질 분자를 제거한다. 이 공정은 적당한 가스가 도입되고 배출되는 동안 전자 방출 소자 또는 전자원을 가열함으로써 수행된다. 열을 통해 상기 첨가된 유기 물질 분자들이 분리되게 한다. 이 분리된 분자들은 가스 흐름에 의해 용기의 외측에 전송된다. 이 분리된 유기체 물질 분자들이 공정 용기의 내벽에 재차 부착되는 경우, 이들을 분리하기가 어려우며 용기 온도가 낮은 경우 용기 내에 남겨질 수도 있다. 따라서, 용기 자체 또한 가열하는 것이 바람직하다. 통상적으로 사용된 피크 전압을 가지는 전압 펄스가 전자 방출 소자에 인가되는 동안 가열 공정이 수행된다면, 이 안정화 공정은 일부 경우에 보다 효과적으로 수행될 수 있다.
적절한 산화 성질을 가진 가스가 용기 내에 도입될 수 있다. 이 경우, 부착된 유기 물질 분자들은 산화되고 주로 CO2, Co, H2O 등으로 변경된다. 이들 가스들은 항상 배출되기 용이한 것이 아니다. 그러나, 어느 정도 중합된 유기 물질 분자에 비해, 이들 가스들은 배출되기 훨씬 더 용이하고 이 공정의 목표는 용이하게 달성될 수 있다.
안정화 공정은 간단한 배출기를 이용함으로써 용기의 저진공에서 수행될 수도 있다. 터보 펌프와 이온 펌프와 같은 고진공용 대형 시스템이 배출기로서 이용될 수 있지만, 이 공정의 목표는 스크롤 펌프(scroll pump)와 같은 예비 진공용으로 사용된 보다 간단한 배출기에 의해 달성될 수 있다. 따라서, 용기와 배출기 둘다 그렇게 부피가 크지는 않다. 배출하는데 장시간을 요하지 않아서, 이 공정은 본 발명의 목적에 상반됨 없이 본 발명을 구성하는 공정으로서 채택될 수 있다.
예를 들면, 글래스(glass) 진공 용기 내에 전술된 공정에 의해 형성된 전자 방출 소자 또는 전자원을 밀봉함으로써 이미지 형성 장치를 제조시, 밀봉후 전자 방출 소자 또는 전자원이 정상적으로 형성되는지의 여부를 확인하는데 바람직하다.
이를 확인하기 위하여, 전자 방출 소자의 전기적 특성, 예를 들면 소자 전압 Vf와 소자 전류 If 간의 관계가 측정된다. 보다 완벽한 확인을 위하여, 측정 진공 시스템 내에 전자 방출 소자 또는 전자원을 배치하여 실제적으로 전자를 방출함으로써 전자 방출 특성이 측정된다. 후자의 방법이 매우 신뢰할만 하지만, 진공 시스템의 내부를 충분히 진공시키는 데는 시간이 걸리고 시스템 자체가 대형화된다. 따라서, 저비용의 확인 방법은 모든 공정을 고려함으로써 채택된다.
다음으로, 전술된 공정에 의한 전자 방출 소자 또는 전자원은 화상 형성 부재와 가열 등을 통하여 미리 충분히 가스 배출되는 다른 필수 부재들과 함께 진공 용기 내에 밀봉된다. 내부에 내장된 부재들을 가진 진공 용기가 형성된 후, 진공 용기의 내부는 배출되고 배기 파이프는 버너 등으로 가열되어 진공 용기가 밀봉된다. 사용되는 배출기는 기름이 없는 방출기로서 진공에서 유기 물질이 확산되지않도록 한다.
그 다음으로 게터 공정(getter process)이 수행될 수 있다. 상기 게터 공정으로써, 진공 용기 내의 소정의 위치에 배치된 도시되지 않은 게터는 저항 가열, 또는 고주파 가열을 통해 가열되어, 피착막을 형성한다. 게터는 보통 Ba 또는 그와 유사한 것을 그 주성분으로 갖는데, 진공 용기 내의 대기는 상기 피착막의 흡수 기능에 의해 유지된다. 게터 공정은 진공 용기의 내부가 충분히 배출된 후에, 또는 배출 파이프가 용융되어 밀봉되기 전에 수행될 수 있다.
진공 용기의 내부를 배출 파이프를 경유하여 배기하는 대신에, 진공 챔버 내에 진공 용기를 조립할 수 있는 필요한 부재들을 배치함으로써 조립 공정이 수행될 수 있다.
도 9에 도시된 바와 같이, 전자원은 매트릭스 모양의 X- 및 Y-방향으로 배치된 전자 방출 소자들을 갖는데, 같은 행에 배치된 복수개의 전자 방출 소자들의 각 소자 전극들 중의 한쪽들은 X-방향 배선 패턴에 공통으로 접속되고, 같은 열에 배치된 복수개의 전자 방출 소자들의 각 소자 전극들 중의 다른쪽들은 Y-방향 배선 패턴에 공통으로 접속된다. 도 13 및 도 14에 도시된 바와 같이, 레더 레이아웃 타입의 전자원에 있어서, 많은 전자 방출 소자 행들은 행 방향으로 배치되고, 복수개의 전자 방출 소자 각각의 소자 전극들은 각각 배선 패턴들에 접속되고, 제어 전극들(그리드)은 전자 방출 소자들 위의 배선 패턴들에 수직한 열 방향으로 배치되어 전자 방출 소자 각각으로부터의 방출 전자들을 제어한다.
제7 실시예가 더 구체적으로 설명될 것이다.
본 실시예는 단일 표면 도전 타입의 전자 방출 소자를 제공한다. 표면 도전 타입 전자 방출 소자의 구조는 개략도 2a 및 개략도 2b에 도시되어 있다. 도 2a는 평면도이고 도 2b는 단면도이다.
(공정 A)
석영 유리로 만들어진 기판(1)이 세정된 후, Ti 및 Pt가 각각 두께 5nm 및 60nm로 스퍼터링을 통해 순차적으로 피착되었다. 소자 전극들(2, 3)은 Ti와 Pt 막을 보통의 포토리소그래피를 통해 패터닝함으로써 형성되었다 (도 2a). 전극들 사이의 간격은 2㎛로 지정되었다.
(공정 B)
다음으로, Cr이 스퍼터링을 통해 두께 50㎚로 피착되었고, 도전막(4)에 대응하는 개구들은 Cr막을 통해 형성되었다. 그 다음으로, 유기 Pd 합성 용액(ccp-4320: 오쿠노 제약 회사(Okuno Pharmaceutical Industries CO.)에 의해 제조됨)이 코팅되었고 300℃에서 12분 동안 대기 중에서 큐어되어 PDO 미세 입자막을 형성하였다. 그 다음으로, Cr 막이 Cr 에칭제에 의해 제거되어 원하는 모양의 도전막(4)을 형성하였다 (도 2b).
(공정 C)
그 다음으로, 포밍 공정이 수행되었다. 정션들(3104)에 의해 상호 접속된 공정 용기들(3101 내지 3103)을 갖는 공정 시스템을 사용하여 포밍 공정부터 안정화 공정까지가 수행되었다. 공정 용기들 각각은, 즉 포밍 공정 용기(3101), 활성화 공정 용기(3102), 및 안정화 공정 용기(3103) (도 31에 부분적으로 도시됨)에는각각의 공정에 필요한 가스를 주입하고 빼내기 위한 가스 주입 파이프(3106) 및 가스 배출 파이프(3107)가 구비된다. 이송 입구(3105)는 형성 공정 용기(3101)에 접속되고, 도시되지 않은 이송 출구는 안정화 공정 용기(3103)에 접속된다. 정션들(3104), 이송 입구(3105), 및 이송 출구에는 가스 주입 파이프(3106) 및 가스 배출 파이프(3107)가 제공되어 그 내에 적당한 대기 조전을 형성한다. 참조 번호 3108은 이송 장치를 나타낸다.
공정 B 이후에 소자는 샘플 홀더(3109)에 의해 홀딩된다. 홀더(3109)는 공정 시스템 외부의 전원 등에 접속된 소자로의 배선 리드들을 갖는다. 샘플 홀더(3109)는 소자와 함께 이송 주입기(3105) 내에 배치되고 이송 장치(3108)에 탑재되어 포밍 공정 용기(3101)에 이송된다. 이송 입구(3105)와 포밍 공정 용기(3103)의 내부들은 하나의 기압의 N2로 채워져 있다. N2가스가 가스 주입 파이프(3106) 및 가스 배출 파이프(3107)를 통해 흘렀다.
도 5b와 같이 피크값들이 점차적으로 증가하는 삼각 전압 펄스들이 도시되지 않은 접속 단자들을 경유하여 소자 전극들을 가로질러 인가되어 전자 방출 영역(5)을 형성하였다. 비록 도시되지는 않았지만, 피크값 0.1V를 갖는 직사각 펄스들이 포밍 펄스들 사이의 주기들 동안 인가되었고, 그런 다음 전류가 측정되어 소자 저항이 체크되었다. 이 저항이 1㏁을 초과할 때 포밍 공정이 중단되었다.
(공정 D)
샘플 홀더(3109)는 활성화 공정 용기(3102)에 이송되었고 활성화 공정이 수행되었다. 활성화 공정 용기(3109)의 내부는 아세톤 증기를 포함하는 약 1 기압의 N2가스로 유지되었다. 이 가스는 N2가스를 도 19에 개략적으로 도시된 다중-단계의 버블링 시스템(1901) 내의 아세톤(1902)을 통해 N2가스를 통과시킴으로써 발생되었다. 버블링 시스템은 일정 온도의 배스(1903) 내에서 25℃로 유지되었고, N2가스가 가스 주입구(1904)로부터 주입되어 포화 증기압에서 아세톤 증기를 포함하는 N2가스가 대기압에서 1㎤/s로 흘렀다. 배출된 가스는 혼합기(1905)에서 고순도의 N2가스와 혼합되어 N2가스를 100배로 희석시켰고, 분배기(1906)에 의해 99:1로 분배되었다. 콜드 트랩(1907) 쪽으로 분배된 가스는 아세톤이 제거된 후 콜드 트랩에 의해 배출되었다. 다른 방향으로 분배된 가스는 다시 100배 더 희석된 다음 10배 더 희석되어, 토탈 10-5배로 희석되었다. 25℃에서 아세톤의 포화 증기압은 약 3×104Pa이다. 그러므로, 활성화 공정 챔버에 주입된 최종 가스 내의 아세톤의 부분압은 약 3×10-1Pa이다. 이러한 높은 희석율을 고려하여 고순도의 N2가스는 순도 99.9999%(6N)을 가졌다.
전압 펄스들은 상술한 가스 흐름 내에서 소자 전극들을 가로질러 인가되었다. 이 전압 펄스들은 직사각파를 가졌고, 피크값은 4V이었고, 펄스 간격은 10㎳이었고, 펄스폭은 1㎳이었다. 활성화 공정은 이 펄스들이 30분동안 인가된 후에 중단되었다.
(공정 E)
그 다음으로, 샘플 홀더는 안정화 공정 용기에 이송되어, 안정화 공정이 수행되었다. N2가스가 주입되어 이 용기를 통해 배출되었고, 150℃에서 약 1 기압으로 유지되었다. 소자들은 안정화 공정 용기 내에서 7시간 동안 유지된 후에, 도 6에 대략적으로 도시된 측정 진공 챔버(66)에 배치되었다.
소자로부터 방출된 전자들을 캡쳐하기 위한 애노드 전극(54)은 전자 방출 소자들에 대향하도록 구비된다. 소자와 애노드 전극 사이의 거리는 5㎜로 지정되었다. 참조 번호(56)는 이온 펌프와 스크롤 펌프가 결합된 초고진공 배출기를 나타낸다. 진공 챔버 내부는 이러한 배출기를 사용하여 10-8Pa 이하로 배출되었다.
펄스 발생기에 의해 발생된 피크값 14V를 갖는 직사각 펄스 전압은 소자 전극들(2와 3)을 가로질러 인가되었고, 소자 전류 If가 전류계(50)로 측정되었다. 고전압원(53)으로부터의 고전압 1KV가 애노드 전극에 인가되었고, 방출 전류 Ie가 전류계(52)에 의해 측정되었다.
(비교예)
제7 실시예의 공정 A 및 B가 수행되었다. 그 다음으로, 다음의 공정들이 수행되었다.
(D 공정)
상기 소자는 진공 처리 시스템 내에 배치되는데, 그 내부는 10-3Pa 이하로 비워진다. 이 진공 처리 시스템은 진공 챔버를 비울 수 있을 뿐만 아니라 프로퍼가스를 주입할 수 있으며, 상기 소자의 배선 패턴에 접속하기 위한 단자들을 갖는다. 상술한 압력으로 낮추기까지는 1시간 15분이 소요된다.
우선, 형성 공정이 수행된다. 도 5b에 도시된 바와 같이 점차 증가하는 피크값을 갖는 삼각 펄스가 소자 전극들을 지나 인가되어 전자 방출 영역을 형성한다.
(E 공정)
다음으로, 활성화 공정이 수행된다. 진공 챔버 내의 압력이 일단 1 × 10-6Pa 이하로 낮춰지면, 아세톤이 주입되고 압력은 3 × 10-1Pa로 설정된다. 이 때, 14 V의 직각 펄스가 소자 전극을 지나 인가된다. 첫번째로 저하된 압력 때문에, 3 × 10-1Pa 의 압력을 얻는데는 3시간이 소요된다. 펄스 간격 및 폭은 제7 실시예와 같은 값들로 설정되었다. 펄스가 30분 동안 인가된 후, 활성화 공정이 완료된다.
(F 공정)
다음으로, 안정화 공정이 수행된다. 진공 챔버의 내부가 비워지는 동안, 진공 챔버 및 소자는 150 ℃로 가열되고, 이 온도에서 유지된다. 10시간 동안 가열하고 비운 후에, 안정화 공정이 완료되도록 압력은 1 × 10-6Pa 이하로 낮춰진다.
상기 소자를 진공 챔버에서 꺼내어 상술한 측정용 진공 챔버 내에 배치하여, 제7 실시예에서와 같은 측정을 수행한다.
모든 소자들이 도 7에 도시된 특성들을 나타낸다. If-Vf 와 Ie-Ve 특성들 모두 한정된 임계값을 가지며, 임계값 이상의 소자 전압에서 단조 증가 특성들(MI 특성들)을 나타낸다. 14 V 이상의 전압이 인가되지 않는다면, 이들 특성들은 변하지 않으며, 측정시의 펄스 피크값(14 V 이하), 펄스 폭 및 간격과 무관하다. 펄스 인가가 소정 시간에서부터 중단된 후, 상기 측정들이 재개된다. 이 경우에도, 큰 전류가 일시적으로 흐르는 현상은 발견되지 않았다.
상술한 바와 같이, 소자들 중 어느 하나가 비교예와 비교한 바와 같은 동일한 정도로 안정화된 특성들을 갖더라도, 제7 실시예는 진공 용기의 내부를 비우기 위해 필요한 시간이 크게 단축할 수 있으며, 그 제조 비용이 커지는 것을 방지할 수 있다. 이 제조 시스템은 비교예에 의해 사용된 진공 처리 시스템이 필요치 않고, 시스템이 커지는 것과 비용이 늘어나는 것을 방지할 수 있다.
(제8 실시예)
제8 실시예는 매트릭스 형태로 배선된 많은 표면 도전형 전자 방출 소자들을 갖는 전자원 및 이와 같은 전자원을 사용하는 화상 형성 장치를 제공한다. 그 제조 공정들이 도 32a 내지 32e를 참조하여 설명된다.
(A 공정)
세정된 청색 판 유리 상에, 0.5 ㎛ 두께의 SiO2층이 스퍼터링에 의해 형성되는데, 이것은 기판(1)으로 사용된다.
상기 기판 상에, 표면 도전형 전자 방출 소자의 소자 전극들(2 및 3)이 스퍼터링과 포토리소그래피에 의해 형성된다. 소자 전극들의 재료는 5 ㎚ 두께의 Ti 와 100 ㎚ 두께의 Ni의 적층이다. 소자 전극들 사이의 공간은 2 ㎛로 설정된다(도 32a).
(B 공정)
다음으로, Ag 페이스트가 소정의 형태를 갖도록 프린트되고 교정되어, Y-방향 배선 패턴(91)을 형성한다. 이 배선 패턴의 폭은 100 ㎛ 이고, 그 두께는 10 ㎛ 정도이다.
(C 공정)
다음으로, 절연막(3202)이 그 주성분으로서 PbO를 갖고 글래스 바인더와 혼합된 페이스트를 사용하여 프린팅을 통해 형성된다. 이 절연막은 이하에서 설명되는 X-방향 배선 패턴으로부터 Y-방향 배선 패턴(3201)을 절연한다. 이 절연막은 약 20 ㎛ 정도이다. X-방향 배선 패턴과 소자 전극 사이의 전기적 접속을 확실히 하도록, 리세스(recess, 3202)가 전자 전극(3)이 오버랩된 영역 내의 절연막 내에 형성된다(도 32c).
(D 공정)
X-방향 배선 패턴(3204)은 절연막(3202) 상에 형성된다(도 32d). 그 패턴은 Y-방향 배선 패턴에 사용된 방법과 같은 방법으로 형성된다. 패턴의 폭은 300 ㎛ 이고, 그 두께는 약 10 ㎛ 정도이다.
(E 공정)
PdO 미세 입자로 만들어진 도전막(4)이 형성된다. 유기성 Pb 혼합물의 수용액이 버블 제트 잉크 프린터를 사용하여 소정의 영역에 작은 방울들(droplets)로서 공급되어 건조된다. 그 후, 가열 공정이 300 ℃ 의 대기 중에서 10분 동안 수행되어, PdO 미세 입자막을 형성한다(도 32e).
(F 공정)
다음으로, 형성 공정이 제7 실시예에 의해 사용된 것과 동일한 공정 시스템을 사용하여 수행된다.
전자원은 이하의 공정들 동안 도 33에 도시된 바와 같이 배선된다. 각각의 X-방향 배선 패턴들(3201)은 필드 스루 홀들(3304)을 경유하여 프로세스 용기(3303)의 외부로 연장되는 리드(lead)를 갖는다. Y-방향 배선 패턴들(3204)은 모두 공통 전극(3302)에 접속된다. 공통 전극(3302)에 접속된 리드는 필드 스루 홀(3304)을 경유하여 프로세스 용기의 외부로 연장된다. 참조 번호(3301)는 전자 방출 소자를 표시한다. 펄스 발생기(3305)는 공통 전극과 X-방향 배선 패턴 중 하나 사이에 접속된다. 참조 번호(3306)는 전류 측정 저항을 표시하며, 참조 번호(3307)는 전류 모니터를 표시한다. 제7 실시예와 동일하게, 피크값이 점차 증가하는 삼각 펄스가 형성 공정 동안 인가되고, 형성된 펄스들 사이의 기간 동안 0.1 V의 피크값을 갖는 직각 펄스가 측정 전류에 인가되어 저항값을 검사한다. 저항값이 100 ㏀을 초과할 때, X-방향 배선 패턴에 접속된 전자 방출 소자들에 대한 형성 공정이 완료된다. 다음에, 펄스 발생기(3305)는 다음의 X-방향 배선 패턴에 접속되어 상기 동작을 반복한다. 이러한 방법으로, 전자 방출 영역은 모든 전자 방출 소자들 상에 형성되었다.
(공정 G)
다음에, 활성화 공정이 실행되었다. 제7 실시예와 유사하게, 아세톤을 포함한 N2가스가 도입되고 18V의 피크값을 갖는 직각 펄스가 X-방향 배선 패턴들 각각에 적용되고, 공정 F와 유사한 회로 접속을 사용한다. 검출된 전류량이 대략 포화되기 시작하면, 다음의 X -방향 배선 패턴은 접속되어 상기 동작을 반복하고 모든 전자 방출 소자들에 대한 활성화 공정을 완료한다.
(공정 H)
다음에, 안정화 공정이 실행되었다. 제7 실시예와 유사하게, 전자원은 150℃에서 7시간 동안 N2가스 흐름 내에 유지되었다.
(공정 I)
전자원의 각 소자의 전기적 특성이 임의의 단락 회로가 있는지 여부를 확인하기 위해서 측정되었다.
(공정 J)
유리 진공 용기 및 화상 형성 부재가 이들을 전자원과 결합시키기 위해서 준비되었다. 유리 진공 용기는 전면판, 배면판, 및 지지 프레임으로 구성되고, 진공 용기 내부를 진공 배기하기 위한 배기관이 제공된다. 화상 형성 부재는 형광막 및 페이스 플레이트의 내부 표면 상에 적층된 금속 백으로 구성된다.
이 실시예에서, 도 10a에 도시된 스트라이프 구조는 형광막으로 사용되었다. 막 공정(filming process)이 실행된 후, Al은 금속 백을 형성하기 위해서 진공 증기 피착을 통해 피착된다.
화상 형성 부재를 포함하는 전면판, 배면판, 및 지지 프레임은 불필요하게 첨부된 물질을 제거하기 위해서 450℃에서 1시간동안 N2가스 흐름 내에 열 처리를 요한다.
전자원은 배면판에 고정되었고 그 다음에 배면판, 전면판, 및 배기관은 진공 용기를 형성하기 위해서 조립되고 고정되었다. 이 경우에, 전자원 및 화상 형성 부재는 미리 위치에 정렬되었다. 제1 유리는 접착제로 사용되었고 조립체를 고정하기 위해서 대기 중에서 400℃로 가열된다. 상기 공정에 의해 제조된 화상 형성 장치는 도 9에서 개략적으로 도시된 구조를 갖는다. 참조 번호 (81)은 배면판을 나타내고, 참조 번호 (82)는 지지 프레임을 나타내고, 참조 번호 (83)은 전면판을 나타낸다. 이들 구성 성분들을 가지고, 진공 용기(외부 엔벨로프)(88)가 제조된다. 참조 번호 (84)는 형광막을 나타내고, 참조 번호 85는 금속 백을 나타낸다. 이들 구성 성분들은 화상 형성 부재를 구성한다. 참조 번호 901은 진공 용기(88)의 내부를 진공 배기하기 위한 배기관을 나타낸다. 참조 번호 87은 화상 형성 부재에 전압을 인가하고 전자를 가속시키기 위해 금속 백(85)에 접속된 고 전압 단자를 나타낸다. 게터(도시되지 않음)가 또한 전자원 주변에 배열된다.
(공정 K)
진공관은 진공 용기 내부를 10-6Pa 또는 그 이하의 압력으로 진공 배기하기 위해서 초고 진공 배기 장치(ultra high vacuum evacuator)에 연결되었다.
(공정 L)
배기관이 진공 용기를 밀봉(seal)하기 위해서 버너를 사용하여 가열되었다. 다음에, 게터가 게터 공정을 실행하고 화상 형성 장치를 완료하기 위해서 고주파수 가열을 통해 가열된다.
행렬 구동 동작(matrix driving operation)은 5kV의 전압을 화상 형성 장치의 고 전압 단자에 인가함으로써 실행되었다. 정상적으로 동작된 화상 형성 장치가 확인되었다.
(제9 실시예)
제9 실시예는, 제8 실시예와 유사하게, 전자원 및 전자원을 사용하는 화상 형성 장치를 제공한다. 제8 실시예의 공정 A 내지 E가 실행되었다.
(공정 F)
형성 공정이 실행되었다. 전자원은 N2가스가 도입되는 형성 공정 챔버 내에 배치되었다. 접속은, 스위칭 장치가 펄스 발생기(3305) 및 X-방향 배선 패턴간에 연결되어 하나의 펄스가 인가될 때마다 X-방향 배선 패턴들 사이를 연속적으로 스위치하는 것을 제외하고, 근본적으로 도 33에서 도시된 것과 동일하다. 5 V의 피크 값과 100㎲의 펄스 폭을 갖는 직각 펄스들은 연속적으로 각 X-방향 배선 패턴에 인가되었다.
다음에, 챔버로 도입된 가스는 99%의 N2및 1%의 H2의 혼합 기체로 변화된다.
각 소자의 저항은 먼저 매우 조금 증가했고, 그 다음에 점차적으로 낮아졌고, 그 후에 높은 저항을 만들기 위해서 갑자기 증가했다. 이 방법으로, 전자 방출 영역이 형성되었다. H2의 폭발 농도의 하한은 대기 중에서 4%이다. 그러므로, 특수 방폭 장치(specific anti-explosion installation)는, 챔버 주변의 보통의 환기 장치와 함께, 혼합 가스에 사용되지 않았다.
(공정 G)
활성화 공정이 수행된다. 99%의 N2와 1%의 CH4의 혼합 가스가 활성화 공정 챔버에 주입된다. 메탄 CH4의 폭발 농도의 하위 한계가 대기 중에서 5%이기 때문에, 혼합 가스에 대해 특정한 폭발 방지 장치는 사용되지 않는다.
공정 F와 동일하게, 펄스 전압이 인가된다. 펄스 전압은 개시점에서 5V의 피크값을 가지고 있고 점차 0.5V/min의 비율로 증가하여 18V의 피크값이 얻어졌을 때 고정된다.
이 공정은 모니터된 전류값이 일반적으로 포화됐을 때 종료된다.
(공정 H)
다음으로, 안정화 공정이 수행된다. N2가스는 안정화 공정 챔버에 주입되고, 안정화 공정은 5 시간 동안 150℃에서 계속된다. 최초 1시간 동안은 피크값 18V인 펄스들이 공정 C와 유사하게 인가된다.
(공정 I)
각 전자 방출 소자의 If-Vf 특성이 측정된다. 모든 소자들이 정상적으로 작동된 것이 확인된다.
그 후에 제8의 실시예와 동일하게 전자원, 화상 형성 부재 및 진공 용기가 화상 형성 장치를 형성하기 위해 조합된다. 5kV의 전압이 고전압 단자에 인가되는 동안 정상 작동이 확인된다. 각 전자 방출 소자의 방출 전류는 제8의 실시예보다 약간 크다.
(제 10 실시예)
제 10 실시예는 제 8의 실시예와 동일하게 전자원과 전자원을 이용하는 화상 형성 장치를 제공한다. 제 8 실시예의 A부터 E까지의 공정이 수행된다.
(공정 F)
전자원은 건조 공기가 주입된 포밍 처리 챔버에 놓여진다. 전자 포밍부가 제8실시예와 동일한 포밍 방법에 의해 형성된다.
(공정 G)
전자원은 99.95%의 N2와 0.05%의 C2H2의 혼합 가스가 주입된 활성화 공정 챔버에 놓여진다. 제8의 실시예와 동일하게, 활성화 공정을 수행하기 위해 펄스 전압이 전자원에 인가된다.
(공정 H)
전자원이 95%의 N2와 5%의 O2가 주입된 안정화 공정 챔버에 놓여진다. 챔버의 내부는 3 시간 동안 150℃로 유지된다.
이후에, 각 전자원은 상기한 것과 동일한 방법으로 검사되고 제8의 실시예와동일하게 화상 형성 장치가 제조된다. 작동은 체크되며, 결과는 일반적으로 제8의 실시예와 동일하게 얻어진다.
(제11 실시예)
제8실시예의 공정 G까지 공정이 수행된 후에 안정화 공정이 다음의 방법으로 수행된다.
(공정 H)
전자원은 스크롤 펌프에 의해 그 내부의 압력이 10-3pa까지 비운 진공 챔버에 놓여진다. 이 압력을 얻는데는 15분이 소요된다. 다음으로, 진공 챔버가 150℃로 가열된 후에 10시간 유지되며 그 동안 비우기는 수행된다. 진공 챔버는 단순 밸브를 경유해서 스크롤 펌프에 연결되는 매우 단순한 구조를 가지고 있다.
이후에, 각 전자 방출 소자는 상기 기술한 것과 동일하게 검사되고 제8의 실시예와 동일하게 화상 형성 장치는 제조된다. 작동은 체크되고 결과는 일반적으로 제8의 실시예와 동일하게 얻어진다.
상기한 각 실시예에서, 활성화 소스 물질은 일정하고 빠르게 제공될 수 있다. 활성화 공정동안 고압 진공이 이용되지 않기 때문에 비우기를 할 필요가 없으며, 필요하다면 활성화 공정 이전에 전자 방출 소자 또는 전자원이 놓여지는 활성화 공정 챔버 내부를 활성화 공정 후에 비운다.
그래서 전체 공정 시간을 크게 줄일 수 있고, 특히 대량 생산에 적합하다. 진공 챔버를 진공 이송 경로에 의해 연결하지 않고 공정이 수행되기 때문에, 부피가 크고 매우 값비싼 제조 시스템을 이용할 필요가 없다.
활성화 공정과 다음 공정이 동일 진공 챔버에서 수행된다면, 유기 물질은 활성화 공정을 위해 진공 챔버에 주입되고 안정화 공정에서 배출된다. 안정화 공정에서 진공 챔버에 주입되는 유기 물질은 전자 방출 소자 혹은 전자원뿐만 아니라 진공 챔버의 내부 벽에 다량으로 부착된다. 부착된 유기 물질을 제거하는데는 장시간이 소요된다. 그러나 실시예에서는 활성화 공정에서의 대기내 용기와 다음 공정에 이용되는 용기와는 다르다. 그래서, 활성화 공정에 이용된 용기에 유기 물질이 부착되더라도 다음 공정은 불리하게 영향을 받지 않아서 제조 공정 시간을 단축할 수 있다.
지금까지 기술한 것처럼 본 발명에 따르면 전자 방출 소자, 전자원 및 화상 형성 장치의 제조에 필요한 시간을 단축할 수 있고 제조 단가를 낮게 할 수 있다.

Claims (39)

  1. 전자 방출 소자를 갖는 전자원(electron source)을 제조하는 방법에 있어서,
    영역 전자들이 방출되는 상기 전자 방출 소자의 영역을 적어도 포함하는 영역에 피착 물질을 피착시키는 단계를 포함하고,
    상기 피착 단계는 적어도 상기 피착 물질의 원료(source material)를 포함하는 가스의 분위기(atmosphere) 내에서 수행되고, 상기 가스는 유동성의 점성 상태를 취하도록 하는 평균 자유 행로(mean free path)를 가지며,
    상기 가스 분위기는 100 Pa 이상의 압력을 갖고, 상기 피착 단계는 상기 분위기 하에서 전자들이 방출되는 상기 영역 간에 전압을 인가함으로써 상기 피착 물질을 피착하는 전자원 제조 방법.
  2. 전자 방출 소자를 갖는 전자원을 제조하는 방법에 있어서,
    영역 전자들이 방출되는 상기 전자 방출 소자의 영역을 적어도 포함하는 영역 내에 피착 물질을 피착시키는 단계를 포함하고,
    상기 피착 단계는 적어도 상기 피착 물질의 원료를 포함하는 가스의 분위기 내에서 수행되고, 상기 가스 분위기는 100 Pa 이상의 압력을 가지며, 상기 피착 단계는 상기 분위기 하에서 전자들이 방출되는 상기 영역 간에 전압을 인가함으로써 상기 피착 물질을 피착하는 전자원 제조 방법.
  3. 제2항에 있어서,
    상기 가스 분위기는 100 Pa 이상의 압력을 갖는 전자원 제조 방법.
  4. 제2항에 있어서,
    상기 가스 분위기는 수 기압 또는 그 이하를 갖는 전자원 제조 방법
  5. 제2항에 있어서,
    상기 가스 분위기는 1.5 기압 또는 그 이하를 갖는 전자원 제조 방법.
  6. 제2항에 있어서,
    상기 가스 분위기는 0.5 기압 또는 그 이하를 갖는 전자원 제조 방법.
  7. 제2항에 있어서,
    상기 가스 분위기는 0.2 기압 또는 그 이하를 갖는 전자원 제조 방법.
  8. 제2항에 있어서,
    상기 가스 분위기는 0.1 기압 또는 그 이하를 갖는 전자원 제조 방법.
  9. 제2항에 있어서,
    상기 가스 분위기는 대략 대기압을 갖는 전자원 제조 방법.
  10. 제2항에 있어서,
    상기 가스는 희석 가스로 희석된 상기 피착 물질의 원료로 이루어진 가스인 전자원 제조 방법.
  11. 제10항에 있어서,
    상기 희석 가스는 불활성 가스인 전자원 제조 방법.
  12. 제2항에 있어서,
    상기 가스는 상기 피착 물질의 원료 및 질소, 헬륨, 또는 아르곤의 가스를 함유하는 전자원 제조 방법.
  13. 제2항에 있어서,
    상기 가스는 탄소 또는 탄소 화합물 및 질소, 헬륨, 또는 아르곤 가스를 함유하는 전자원 제조 방법.
  14. 제2항에 있어서,
    전자가 방출되는 상기 영역은 서로 면하는 도전 재료들 사이의 제1 간극 영역(first gapped area) 근방에 있으며, 상기 피착 단계는 상기 제1 간극 영역보다 더 좁은 제2 간극 영역을 형성하도록 상기 피착 물질을 상기 면하는 도전 재료들위에 피착시키는 전자원 제조 방법.
  15. 제14항에 있어서,
    상기 제1 간극 영역을 형성하는 제1 간극 영역 형성 단계를 더 포함하는 전자원 제조 방법.
  16. 제15항에 있어서,
    상기 제1 간극 영역 형성 단계는 상기 제1 간극 영역이 형성되는 상기 도전막에 전력을 공급함으로써 상기 제1 간극 영역을 형성하는 전자원 제조 방법.
  17. 제15항에 있어서,
    상기 제1 간극 영역 형성 단계는 상기 피착 단계 동안 사용된 상기 압력과 거의 동일한 압력에서 수행되는 전자원 제조 방법.
  18. 제15항에 있어서,
    상기 제1 간극 영역 형성 단계 및 상기 피착 단계는 대략 대기압에서 수행되는 전자원 제조 방법.
  19. 제2항에 있어서,
    상기 피착 단계는 상기 분위기로 배기될 수 있는 용기(container) 내에서 수행되는 전자원 제조 방법.
  20. 제19항에 있어서,
    상기 피착 단계 동안에 상기 용기와 다른 용기를 사용함으로써 상기 피착 단계가 완료된 후의 단계가 수행되는 전자원 제조 방법.
  21. 제19항에 있어서,
    상기 피착 단계 동안에 사용된 상기 용기는 상기 가스를 확산시키기 위한 수단이 제공되어 있는 전자원 제조 방법.
  22. 제19항에 있어서,
    상기 피착 단계는 상기 가스를 상기 용기 내로 도입시킴으로서 수행되는 전자원 제조 방법.
  23. 제22항에 있어서,
    상기 피착 단계는 상기 가스가 상기 용기를 통해 흐르도록 함으로써 수행되는 전자원 제조 방법.
  24. 제19항에 있어서,
    상기 피착 단계는 상기 가스를 위한 입구 및 출구를 구비한 용기 내에서 수행되는 전자원 제조 방법.
  25. 제19항에 있어서,
    상기 피착 단계 동안에, 상기 용기로부터 배출된 가스가 다시 상기 용기로 도입되는 전자원 제조 방법.
  26. 제25항에 있어서,
    상기 가스가 다시 상기 용기로 도입되기 이전에, 상기 용기로부터 배기된 상기 가스에서 불필요한 물질들이 감소되는 전자원 제조 방법.
  27. 제25항에 있어서,
    상기 가스가 다시 상기 용기로 도입되기 이전에, 상기 용기로부터 배기된 상기 가스에서 수분이 감소되는 전자원 제조 방법.
  28. 제2항에 있어서,
    상기 피착 단계 후에 상기 분위기의 가스량을 감소시키는 단계를 더 포함하는 전자원 제조 방법.
  29. 제2항에 있어서,
    상기 전자 방출 소자는 냉 음극 소자(cold cathode element)인 전자원 제조방법.
  30. 제2항에 있어서,
    상기 전자 방출 소자는 표면 전도형 전자 방출 소자(surface conduction type electron emitting element)인 전자원 제조 방법.
  31. 제2항에 있어서,
    전자 방출 소자가 다수 형성되는 전자원 제조 방법.
  32. 전자원 및 상기 전자원으로부터 방사된 전자를 사용함으로써 화상을 형성하기 위한 화상 형성 부재를 구비한 화상 형성 장치를 제조하는 방법에 있어서,
    제2항에 따른 방법에 의해 제조된 전자원과 상기 화상 형성 부재를 일체로 하는 단계를 포함하는 화상 형성 장치 제조 방법.
  33. 전자 방출 소자를 갖는 전자원을 제조하기 위한 제조 장치에 있어서,
    그 내부에 가스를 도입시킬 수 있는 용기(container);
    전자들이 방출되는 상기 전자 방출 소자의 영역을 적어도 포함하는 영역 내에 피착된 피착 물질의 원료를 적어도 포함하는 상기 가스를 상기 용기 내로 도입시키기 위한 수단; 및
    상기 피착 물질을 피착시키기 위해 전자들이 방출되는 상기 영역 간에 전압을 인가하기 위한 수단
    을 포함하며,
    상기 도입 수단은 상기 가스를 유동성의 점성 상태로 도입시키고, 상기 가스의 분위기는 100 Pa 이상의 압력을 갖는 전자원 제조 장치.
  34. 전자 방출 소자를 갖는 전자원을 제조하기 위한 제조 장치에 있어서,
    그 내부에 가스를 도입시킬 수 있는 용기; 및
    전자들이 방출되는 상기 전자 방출 소자의 영역을 적어도 포함하는 영역 내에 피착된 피착 물질의 원료를 적어도 포함하는 상기 가스를 상기 용기 내로 도입시키기 위한 수단; 및
    상기 피착 물질을 피착시키기 위해 전자들이 방출되는 상기 영역 간에 전압을 인가하기 위한 수단
    을 포함하며,
    상기 도입 수단은 상기 가스를 100 Pa 이상의 대기압(atmosphere)에서 상기 용기 내로 도입시키는 전자원 제조 장치.
  35. 제34항에 있어서, 상기 용기로부터 배기된 상기 가스를 다시 상기 용기로 도입시키기 위한 순환 수단을 더 포함하는 전자원 제조 장치.
  36. 제34항에 있어서, 상기 용기로부터 배기된 상기 가스를 다시 상기 용기로 도입시키기 위한 파이프 수단(pipe means)을 더 포함하는 전자원 제조 장치.
  37. 제35항에 있어서, 상기 용기 내로 다시 도입되는 상기 가스 중에서 수분을 제거하기 위한 수단을 더 포함하는 전자원 제조 장치.
  38. 제34항에 있어서, 상기 용기는 상기 피착 물질이 형성되는 상기 영역을 적어도 포함하는 부재를 커버(cover)하는 전자원 제조 장치.
  39. 제34항에 있어서, 상기 피착 물질이 형성되는 상기 영역을 적어도 포함하는 부재를 상기 용기로 이송(transporting)하기 위한 이송 수단을 더 포함하는 전자원 제조 장치.
KR1019980038222A 1997-09-16 1998-09-16 전자원제조방법,화상형성장치제조방법,및전자원제조장치 KR100343240B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP97250594 1997-09-16
JP25059597 1997-09-16
JP97250595 1997-09-16
JP25059497 1997-09-16
JP29710597 1997-10-29
JP97-297105 1997-10-29
JP97297105 1997-10-29
JP98261508 1998-09-16
JP1998261508 1998-09-16
JP26150898A JP3619024B2 (ja) 1997-09-16 1998-09-16 電子源の製造方法及び画像形成装置の製造方法

Publications (2)

Publication Number Publication Date
KR19990029846A KR19990029846A (ko) 1999-04-26
KR100343240B1 true KR100343240B1 (ko) 2002-08-22

Family

ID=27478204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038222A KR100343240B1 (ko) 1997-09-16 1998-09-16 전자원제조방법,화상형성장치제조방법,및전자원제조장치

Country Status (4)

Country Link
US (1) US6416374B1 (ko)
JP (1) JP3619024B2 (ko)
KR (1) KR100343240B1 (ko)
CN (1) CN1161814C (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3320387B2 (ja) * 1998-09-07 2002-09-03 キヤノン株式会社 電子源の製造装置及び製造方法
JP3131781B2 (ja) 1998-12-08 2001-02-05 キヤノン株式会社 電子放出素子、該電子放出素子を用いた電子源並びに画像形成装置
US6492769B1 (en) * 1998-12-25 2002-12-10 Canon Kabushiki Kaisha Electron emitting device, electron source, image forming apparatus and producing methods of them
AT408157B (de) * 1999-10-15 2001-09-25 Electrovac Verfahren zur herstellung eines feldemissions-displays
US6413135B1 (en) * 2000-02-29 2002-07-02 Micron Technology, Inc. Spacer fabrication for flat panel displays
JP3492325B2 (ja) 2000-03-06 2004-02-03 キヤノン株式会社 画像表示装置の製造方法
JP3483537B2 (ja) 2000-03-06 2004-01-06 キヤノン株式会社 画像表示装置の製造方法
JP3754883B2 (ja) * 2000-03-23 2006-03-15 キヤノン株式会社 画像表示装置の製造法
JP3667256B2 (ja) 2000-06-30 2005-07-06 キヤノン株式会社 電子源の製造装置
JP3733308B2 (ja) * 2000-09-29 2006-01-11 キヤノン株式会社 画像表示装置の製造方法
JP4250375B2 (ja) * 2001-05-15 2009-04-08 キヤノン株式会社 成膜装置及び電子源の製造装置並びにそれらを用いた成膜方法及び電子源の製造方法
JP3902998B2 (ja) * 2001-10-26 2007-04-11 キヤノン株式会社 電子源及び画像形成装置の製造方法
JP3647436B2 (ja) * 2001-12-25 2005-05-11 キヤノン株式会社 電子放出素子、電子源、画像表示装置、及び電子放出素子の製造方法
JP4586544B2 (ja) * 2004-02-17 2010-11-24 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP4475646B2 (ja) * 2004-08-27 2010-06-09 キヤノン株式会社 画像表示装置
DE102004058565B4 (de) * 2004-10-18 2022-04-21 Leica Microsystems Cms Gmbh Scanmikroskop
EP2068343B1 (en) * 2007-11-13 2011-08-31 ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH Charged particle source with automated tip formation
US8284012B2 (en) * 2009-06-04 2012-10-09 The Aerospace Corporation Ultra-stable refractory high-power thin film resistors for space applications
CN102655410B (zh) * 2011-03-02 2014-10-29 复旦大学 压控振荡器、用于检测工艺波动的测试系统及其测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950020856A (ko) * 1993-12-27 1995-07-26 미따라이 하지메 전자 방출 소자 및 그 제조 방법과 전자원 및 화상 형성 장치
KR960005740Y1 (ko) * 1993-07-31 1996-07-12 최현기 열탕순환형 순간온수장치
KR970060294A (ko) * 1996-01-16 1997-08-12 미따라이 후지오 전자 발생 장치, 화상 형성 장치 및 이들의 제조 및 조정 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066883A (en) 1987-07-15 1991-11-19 Canon Kabushiki Kaisha Electron-emitting device with electron-emitting region insulated from electrodes
JPS6431332A (en) 1987-07-28 1989-02-01 Canon Kk Electron beam generating apparatus and its driving method
JP2610160B2 (ja) 1988-05-10 1997-05-14 キヤノン株式会社 画像表示装置
JP2782224B2 (ja) 1989-03-30 1998-07-30 キヤノン株式会社 画像形成装置の駆動方法
ATE194727T1 (de) 1993-12-17 2000-07-15 Canon Kk Herstellungsverfahren einer elektronen emittierenden vorrichtung, einer elektronenquelle und eine bilderzeugungsvorrichtung
JP2733452B2 (ja) 1994-12-16 1998-03-30 キヤノン株式会社 電子放出素子、電子源、画像形成装置の製造方法
EP0740324B1 (en) 1993-12-22 1999-04-21 Canon Kabushiki Kaisha Method of manufacturing an electron-emitting device
JP3416266B2 (ja) 1993-12-28 2003-06-16 キヤノン株式会社 電子放出素子とその製造方法、及び該電子放出素子を用いた電子源及び画像形成装置
JP3287699B2 (ja) 1993-12-28 2002-06-04 キヤノン株式会社 電子線装置と画像形成装置
JP3062990B2 (ja) 1994-07-12 2000-07-12 キヤノン株式会社 電子放出素子及びそれを用いた電子源並びに画像形成装置の製造方法と、電子放出素子の活性化装置
JP2859823B2 (ja) 1994-12-07 1999-02-24 キヤノン株式会社 電子放出素子、電子源、画像形成装置、及びこれらの製造方法
JP3241251B2 (ja) 1994-12-16 2001-12-25 キヤノン株式会社 電子放出素子の製造方法及び電子源基板の製造方法
JP3302278B2 (ja) 1995-12-12 2002-07-15 キヤノン株式会社 電子放出素子の製造方法並びに該製造方法を用いた電子源及び画像形成装置の製造方法
JP3300877B2 (ja) 1996-06-07 2002-07-08 キヤノン株式会社 電子放出素子、電子源及び画像形成装置の製造方法
JPH11339662A (ja) * 1998-05-28 1999-12-10 Canon Inc 電子放出素子、電子源、画像形成装置及びそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005740Y1 (ko) * 1993-07-31 1996-07-12 최현기 열탕순환형 순간온수장치
KR950020856A (ko) * 1993-12-27 1995-07-26 미따라이 하지메 전자 방출 소자 및 그 제조 방법과 전자원 및 화상 형성 장치
KR970060294A (ko) * 1996-01-16 1997-08-12 미따라이 후지오 전자 발생 장치, 화상 형성 장치 및 이들의 제조 및 조정 방법

Also Published As

Publication number Publication date
JPH11195374A (ja) 1999-07-21
US6416374B1 (en) 2002-07-09
JP3619024B2 (ja) 2005-02-09
CN1213152A (zh) 1999-04-07
CN1161814C (zh) 2004-08-11
KR19990029846A (ko) 1999-04-26

Similar Documents

Publication Publication Date Title
KR100343240B1 (ko) 전자원제조방법,화상형성장치제조방법,및전자원제조장치
EP0736892B1 (en) Manufacturing method for electron-emitting device, electron source, and image forming apparatus
JP3241613B2 (ja) 電子放出素子、電子源および画像形成装置の製造方法
JP3135118B2 (ja) 電子源形成用基板、電子源及び画像形成装置並びにそれらの製造方法
KR100395602B1 (ko) 전자 방출 디바이스의 제조 방법, 전자원의 제조 방법, 및 화상 형성 장치의 제조 방법
US6617773B1 (en) Electron-emitting device, electron source, and image-forming apparatus
JP2001319564A (ja) 電子源形成用基板、該基板を用いた電子源並びに画像表示装置
EP0908916B1 (en) Electron source manufacture method and electron source manufacture apparatus
JP2002358874A (ja) 電子源及び画像形成装置の製造方法
JP2002313220A (ja) 電子放出素子、電子源および画像形成装置の製造方法
JP3241599B2 (ja) 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置の製造方法
JP3596844B2 (ja) 電子放出素子およびその製造方法、並びに電子源および画像形成装置
JP3548431B2 (ja) 電子源、該電子源を用いた画像形成装置
JP2000195417A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP3416377B2 (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JP2000082384A (ja) 電子放出素子、電子源及び画像形成装置並びに電子放出素子の製造方法
JP3217946B2 (ja) 電子放出部形成用材料並びに該材料を用いた電子放出素子、電子源、表示素子及び画像形成装置の製造方法
JPH08273533A (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JPH1012136A (ja) 電子放出素子の製造方法、電子放出素子、該素子を用いた電子源、表示パネルおよび画像形成装置
JPH09330652A (ja) 電子放出素子の製造方法ならびに電子放出素子および画像形成装置
JP2000243241A (ja) 電子放出素子の製造方法及び画像形成装置の製造方法
JPH10337900A (ja) 電子源および画像形成装置の製造方法
JP2000251689A (ja) 電子放出素子の製造方法及びそれを用いた電子源基板、画像形成装置の製造方法及びその製造に用いる液滴付与装置
JPH09223458A (ja) 電子放出素子、電子源、および画像形成装置の製造方法
JPH1116482A (ja) 電子放出素子、電子源、それを用いた画像形成装置およびそれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130528

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee