JP3072825B2 - 電子放出素子、電子源、及び、画像形成装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子放出素子、電子
源、及び、画像形成装置の製造方法に関する発明であ
る。

【０００２】

【従来の技術】従来、電子放出素子として熱電子放出素
子と冷陰極電子放出素子の２種類が知られている。上記
冷陰極電子放出素子には電界放出型（以下、ＦＥ型と略
す）、金属／絶縁層／金属型（以下、ＭＩＭ型と略す）
や表面伝導型電子放出素子等がある。

【０００３】上記ＦＥ型の例としては、Ｗ. Ｐ. Ｄｙｋ
ｅ＆Ｗ. Ｗ. Ｄｏｌａｎ、”Ｆｉｅｌｄ ｅｍｉｓｓｉ
ｏｎ”、Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ Ｐ
ｈｙｓｉｃｓ、８、８９（１９５６）あるいは、Ｃ.
Ａ. Ｓｐｉｎｄｔ、”ＰＨＹＳＩＣＡＬ Ｐｒｏｐｅｒ
ｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅｌｄ ｅ
ｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏｌ
ｙｂｄｅｎｕｍ ｃｏｎｅｓ”、Ｊ. Ａｐｐｌ. Ｐｈｙ
ｓ. 、４７、５２４８（１９７６）等が知られている。

【０００４】上記ＭＩＭ型の例としては、Ｃ. Ａ. Ｍｅ
ａｄ、”Ｔｈｅ ｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎ ａ
ｍｐｌｉｆｉｅｒ、Ｊ. Ａｐｐｌ. Ｐｈｙｓ. 、３２、
６４６（１９６１）等が知られている。

【０００５】また上記表面伝導型電子放出素子の例とし
ては、Ｍ. Ｉ. Ｅｌｉｎｓｏｎ、Ｒａｄｉｏ Ｅｎｇ.
Ｅｌｅｃｔｒｏｎ Ｐｙｓ. 、１０、（１９６５）等
がある。

【０００６】上記表面伝導型電子放出素子は、基板上に
形成された小面積の薄膜に、膜面に平行に電流を流すこ
とにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン（Ｍ．Ｉ．Ｅｌｉｎｓｏｎ）等によるＳｎＯ₂ 薄膜
を用いたもの、Ａｕ薄膜によるもの［Ｇ. Ｄｉｔｔｍｅ
ｒ：”Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ”、９、３１
７（１９７２）］、Ｉｎ₂ Ｏ₃ ／ＳｎＯ₂ 薄膜によるも
の［Ｍ. Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ. Ｇ. Ｆｏｎｓ
ｔａｄ：”ＩＥＥＥ Ｔｒａｎｓ. ＥＤ Ｃｏｎｆ.
”、５１９（１９７５）］、カーボン薄膜によるもの
［荒木久 他：真空、第２６巻、第１号、２２頁（１９
８３）］等が報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な素子構成として、前述のＭ．ハートウェル（Ｍ．Ｈａ
ｒｔｗｅｌｌ）の素子構成を図２５に示す。

【０００８】図２５において、２２１は基板であり、ま
た２２６は導電性膜で、Ｈ型形状のパターンにスパッタ
で形成された金属酸化物薄膜等からなり、後述の通電フ
ォーミングと呼ばれる通電処理により電子放出部２２３
が形成される。尚、図２５中の素子電極間隔Ｌは０. ５
〜１. ０ｍｍ、Ｗは０. １ｍｍで設定されている。ま
た、電子放出部２２３の位置及び形状については不明で
あるので、模式図として表した。

【０００９】従来、これらの表面伝導型電子放出素子に
おいては、前述したように電子放出を行う前に導電性膜
２２６を予め通電フォーミングと呼ばれる通電処理によ
って電子放出部２２３を形成するのが一般的であった。

【００１０】即ち、この通電フォーミングとは前記導電
性膜２２６の両端に直流電圧あるいは非常にゆっくりと
した昇電圧、例えば１Ｖ/ 分程度を印加通電し、導電性
膜を局所的に破壊、変形もしくは変質せしめ、電気的に
高抵抗な状態にした電子放出部２２３を形成することで
ある。尚、例えば、電子放出部２２３は、導電性膜２２
４の一部に発生した亀裂を有し、その亀裂付近から電子
放出が行われる。前記通電フォーミング処理をした表面
伝導型電子放出素子は、上記導電性膜２２４に電圧を印
加し、該素子に電流を流すことにより、上記電子放出部
２２３より電子を放出せしめるものである。

【００１１】以上述べた表面伝導型電子放出素子は、そ
の構造が単純であり、しかも、その製造が容易であるこ
と等から、大面積にわたり、多数の該素子を配列形成出
来るという利点を有する。そこで、このような利点を生
かせるようないろいろな応用が研究されている。例え
ば、荷電ビーム源、表示装置等が挙げられる。

【００１２】多数の表面伝導型電子放出素子を配列形成
した例としては、後述するように梯子型配置と呼ぶ、並
列に表面伝導型電子放出素子を配列し、個々の該素子の
両端を配線（これを共通配線とも呼ぶ）でそれぞれ結線
した行を、多数行配列した電子源が挙げられる（例え
ば、特開昭６４−３１３３２号公報、特開平１−２８３
７４９号公報、特開平１−２５７５５２号公報等）。

【００１３】また、特に、表示装置等の画像形成装置に
おいては、近年、液晶を用いた平板型表示装置が、ＣＲ
Ｔに替わって普及してきたが、この液晶を用いた平板型
表示装置は、自発光型でないために、バックライトを持
たなければならない等の問題点があり、自発光型の表示
装置の開発が望まれてきた。

【００１４】自発光型の表示装置の例としては、表面伝
導型電子放出素子を多数配置した電子源と、該電子源よ
り放出される電子によって可視光を発光せしめる蛍光体
とを組み合わせた表示装置である画像形成装置が挙げら
れる（米国特許５０６６８８３号公報等）。

【００１５】

【発明が解決しようとする課題】前記表面伝導型電子放
出素子においては、前述のＭ．ハートウェルのように、
導電性膜２２６（図２５）は、その抵抗が金属膜に比較
して十分に大きな金属酸化物等で構成することが望まし
い。これは、前記通電フォーミングによる電子放出部の
形成の際、導電性膜２２６の抵抗が小さいと、通電フォ
ーミングに要する電流が大きくなるからであり、特に、
表面伝導型電子放出素子を複数配設した電子源の製造工
程上、複数の素子を同時に通電フォーミングする工程
は、大電流仕様の通電処理装置が必要になり、実行的で
あるとは言い難い。

【００１６】一方、前記表面伝導型電子放出素子を複数
配設した電子源及びこれを用いた画像形成装置において
は、該素子を構成する前記導電性膜の抵抗が大きいこと
により、該電子源及び画像形成装置の駆動における消費
電力が大きくなってしまうという問題を内在する。

【００１７】本発明は、以上の点に鑑みなされた発明で
あって、電子放出素子の駆動電圧及び消費電力を小さく
することができる電子放出素子の製造方法を提供するこ
とを目的とする。

【００１８】更に本発明は、低消費電力の電子源及び画
像形成装置を提供することを目的とする。

【００１９】更に本発明は、複数の電子放出素子間での
電子放出特性の均一性に優れた電子源、及び該電子源を
用い、高品位の画像を形成し得る画像形成装置を提供す
ることを目的とする。

【００２０】また、本発明は、通電フォーミングに要す
る電流が小さく、且つ、駆動時の消費電力も小さな、電
子放出素子の製造方法と、該電子放出素子を複数配設
し、低消費電力で、素子間の電子放出特性の均一性に優
れた電子源、更には、該電子源を用いた、低消費電力
で、高品位の画像を形成し得る画像形成装置を提供する
ことを目的とする。

【００２１】

【課題を解決するための手段】上記の目的を達成する本
発明は、対向する電極間に、電子放出部を含む導電性膜
を有する電子放出素子の製造方法において、電極間に形
成された導電性膜に電子放出部を形成する工程と、該電
子放出部が形成された導電性膜の電気抵抗を低減せしめ
る処理工程とを有し、前記導電性膜の電気抵抗を低減せ
しめる処理工程は、該導電性膜を還元処理する工程を有
することを特徴とする電子放出素子の製造方法である。

【００２２】また、本発明は、対向する電極間に、亀裂
を有する導電性膜を備える電子放出素子の製造方法にお
いて、電極間に形成された導電性膜に亀裂を形成する工
程と、該亀裂が形成された導電性膜の電気抵抗を低減せ
しめる処理工程とを有し、前記導電性膜の電気抵抗を低
減せしめる処理工程は、該導電性膜を還元処理する工程
を有することを特徴とする電子放出素子の製造方法であ
る。

【００２３】更に、本発明は、電子放出素子を有し、入
力信号に応じて電子を放出する電子源の製造方法におい
て、電子放出素子が、上記の製造方法にて製造されるこ
とを特徴とする電子源の製造方法である。

【００２４】更に、本発明は、電子源と画像形成部材と
を有し、入力信号に応じて画像を形成する画像形成装置
の製造方法において、電子源が、上記の製造方法にて製
造されることを特徴とする画像形成装置の製造方法であ
る。

【００２５】以下に、本発明について詳述する。

【００２６】本発明は、構成要素として導電性膜を有す
る電子放出素子の製造工程において、該導電性膜の電気
抵抗を、より低抵抗化せしめる処理を施すことにより、
電子放出素子の駆動時の印加電圧の低減と、消費電力の
低減とを可能としたものである。

【００２７】本発明に係る上記低抵抗化処理に関し、図
１及び図２を用いて、以下に説明する。

【００２８】図１の（ａ）は、電極５、６間に、電子放
出部３を含む導電性膜４を有する電子放出素子の一例を
示す概略平面図である。尚、１は絶縁性基板を示し、電
子放出部３は、例えば、亀裂等の高抵抗部である。

【００２９】この図１の（ａ）に示された電子放出素子
は、外部電源から電極５、６を通じて導電性膜４に電圧
を印加して電流を流すことにより、電子放出部３より電
子を放出する素子である。

【００３０】図１の（ｂ）に、上記電子放出素子の駆動
における等価回路図を示す。

【００３１】ここで、Ｒｓは電子放出部３の抵抗、Ｒｆ
は電子放出部３の両側に存在する夫々の導電性膜４の抵
抗である。尚、一般には、電子放出部３の両側の導電性
膜の抵抗値は異なっていても構わないが、ここでは便宜
上、電子放出部３が電極間の中央部に形成され、電子放
出部３の両側の導電性膜４は等しい抵抗値を有するもの
と仮定する。

【００３２】前記電子放出素子が電子放出するために必
要な電流をｉｄ、このｉｄを該素子に流すのに必要な該
素子への印加電圧をＶとすると、この電子放出素子を電
子放出させるのに消費される電力Ｐ_all は、Ｐ_all ＝Ｖ
×ｉｄと表される。

【００３３】しかしながら、このＰ_all には、電子放出
部で消費される、電子放出に実効的な電力Ｐｓ＝Ｒｓ×
ｉｄ² の他に、電子放出部３の両側に存在する導電性膜
４が直列につながった抵抗成分として存在するため、該
導電性膜で消費される無効電力Ｐｆ＝２×Ｒｆ×ｉｄ²
が含まれている。

【００３４】また、以上、１個の電子放出素子に関して
述べたが、当然のことながら、かかる電子放出素子を複
数配接した電子源及び画像形成装置にあっては、上記無
効電力は益々大きくなってしまう。

【００３５】従って、この無効電力Ｐｆを極力低減する
こと、即ち、該導電性膜４の抵抗Ｒｆを電子放出部の抵
抗Ｒｓに比べて十分に小さくすることにより、電子放出
素子の駆動電圧及び消費電力の低減を図ることが可能と
なる。

【００３６】一方、導電性膜４のシート抵抗をＲｏ□と
すると、該導電性膜の抵抗Ｒｆは、Ｒｆ＝Ｌ／（２×
Ｗ）×Ｒｏ□で表される。よって、この抵抗Ｒｆを小さ
くするためには、電極５、６間隔Ｌを十分に小さくする
ことが考えられるが、電子放出素子の形状の設計の自由
度を制限してしまうなどの理由から望ましくはない。

【００３７】即ち、特に、画像形成装置の大型化（大面
積化）に伴い、電子放出素子の上記電極５、６等のパタ
ーンニングに際しては、その電極間隔（ギャップ長）
が、３μｍ以上、より好ましくは、数１０μｍ以上と、
広ギャップ長であることが、露光機の性能、印刷技術の
精度、歩留まり等の製造工程上の点からも必要となる。

【００３８】以上の知見から本発明は、とりわけ、対向
する電極間に、電子放出部を含む導電性膜を有するタイ
プの電子放出素子の製造工程において、電極間に形成さ
れた導電性膜に対し、その電気抵抗を低減せしめる処理
を施す工程を設けたことを特徴とするものである。

【００３９】本発明において、電極間に形成された導電
性膜に対し、その電気抵抗を低減せしめる処理として
は、特に、該導電性膜の還元処理が好ましく採用され
る。この導電性膜の還元処理により、上述の導電性薄膜
４で消費される無効電力Ｐｆをより小さくすることがで
き、より有効に電子放出に電力が集中するようになる。

【００４０】図２を用いて、実際の還元処理前後の素子
特性（電流−電圧特性）変化について説明する。尚、図
２は、上述の図１の（ａ）に示すような、対向する電極
間に、電子放出部が形成された導電性膜を有する電子放
出素子に対し、還元処理前後の、駆動に際しての、素子
を流れる電流（素子電流Ｉｆ）と素子から放出される電
流（放出電流Ｉｅ）の測定結果の概要を示したものであ
り、還元処理前の素子の素子電流をＩｆｏ、放出電流を
Ｉｅｏで、また、還元処理後の素子の素子電流をＩｆ
ｍ、放出電流をＩｅｍで示した。

【００４１】図２から明らかなように、還元処理前の素
子はＩｆｏ、Ｉｅｏいずれも、還元処理後の素子のＩｆ
ｍ、Ｉｅｍよりも小さい。これは、還元処理後の電子放
出素子では、素子に印加される電圧Ｖｆのほとんどが電
子放出部に印加されるのに対し、還元処理前の電子放出
素子では、導電性薄膜の抵抗による電位降下のため、電
子放出部に実効的に印加される電圧が小さいためである
と考えられる。また、例えば、還元処理前の電子放出素
子に対し、還元処理後の素子と同等の放出電流Ｉｅを得
ようとする場合、上記電圧降下の分を補った電圧を素子
に印加する必要が生じ、該導電性膜での一層余分な電力
の消費をもたらす。

【００４２】以上説明したように、本発明による還元処
理により、電力の消費を小さく抑えることが可能とな
る。尚、本発明において、上記還元処理の好ましい具体
的手法としては、１）．真空中における加熱処理。
２）．還元ガス雰囲気中での処理。３）．還元性の溶液
中での処理。等が挙げられる。いずれの手法において
も、実際の工程では、該導電性膜の抵抗値をモニター
し、還元処理による低抵抗化が終了し、抵抗値がそれ以
上、下がらない値に落ち着いたところで該工程を終了す
る。

【００４３】以下に、本発明の好ましい実施態様につい
て述べる。

【００４４】まず、本発明に係る表面伝導型電子放出素
子の好ましい製造方法について、図３の（ａ）〜（ｃ）
を用いて説明する。尚、図３は、該製造方法を工程順に
示した素子断面図である。

【００４５】本発明に係る表面伝導型電子放出素子の製
造方法は、 （Ａ）まず、基板上の一対の素子電極間に配置された導
電性膜に、フォーミング処理を行う工程を有する。

【００４６】１）基板１を、洗剤、純粋、及び有機溶剤
により充分に洗浄した後、真空蒸着法、スパッタ法等に
より、電極材料を堆積し、次いで、フォトグラフィー技
術により該基板１上に素子電極５及び６を形成する（図
３の（ａ））。

【００４７】２）素子電極５、６を設けた基板１に、有
機金属溶液を塗布して放置することにより有機金属薄膜
を形成する。この後、有機金属薄膜を加熱焼成処理し、
更に、リフトオフ、エッチング等によりパターニング
し、導電性膜４を形成する（図３の（ｂ））。尚、ここ
では、有機金属溶液の塗布法により説明したが、これに
限られるものではなく、真空蒸着法、スパッタ法、化学
的気相堆積法、分散塗布法、ディッピング法、スピンナ
ー法等によって形成される場合もある。

【００４８】３）次に、フォーミング処理を行う。

【００４９】このフォーミング処理は、導電性膜４を局
所的に破壊、変形もしくは変質せしめることにより、該
導電性膜４に構造の変化した部位（高抵抗部位）、例え
ば、亀裂等を形成するための工程であり、例えば、素子
電極５及び６間に、不図示の電源により通電して、導電
性膜４の部位に構造の変化した電子放出部３を形成する
通電フォーミング処理である（図３の（ｃ））。このよ
うに、通電フォーミングにより導電性膜４を局所的に破
壊、変形もしくは変質せしめ、構造の変化した部位を電
子放出部と呼ぶ。

【００５０】このフォーミング処理以降の電気的処理
は、図４に示すような装置内で行うことができる。以下
にこの装置について説明する。

【００５１】図４において、３１は素子に電圧を印加す
るための電源、３０は素子電極間の導電性膜に流れる素
子電流Ｉｆを測定するための電流計、３４は素子の電子
放出部より放出される放出電流Ｉｅを捕捉するためのア
ノード電極、３３はアノード電極３４に電圧を印加する
ための高圧電源、３２は素子の電子放出部より放出され
る放出電流Ｉｅを測定するための電流計、３５は真空装
置、３６は排気ポンプである。尚、排気ポンプ３６は、
ターボポンプ、ロータリーポンンプからなる通常の高真
空装置系と、更には、イオンポンプなどからなる超高真
空装置系とからなる。

【００５２】また、真空装置３５内には、製造工程段階
での上記電気的処理が施される素子、あるいは特性の評
価が行われる電子放出素子が配置されるが、同図におい
て、１は基体、５及び６は素子電極、４は電子放出部を
含む導電性膜、３は電子放出部を示す。

【００５３】また、真空装置３５には、不図示の真空計
等の機器が具備されており、所望の真空下にて素子の測
定評価を行えるようになっている。

【００５４】また、真空装置全体あるいは素子基板は、
不図示のヒーターにより４００℃まで加熱できる。

【００５５】尚、アノード電極の電圧は、１ｋＶ〜１０
ｋＶ、アノード電極と素子との距離Ｈは、２ｍｍ〜８ｍ
ｍの範囲で測定される。

【００５６】さて、上記フォーミング処理は、パルス波
高値が定電圧のパルスを印加する場合とパルス波高値を
増加させながら電圧パルスを印加する場合とがあり、こ
の通電フォーミングの電圧波形の例を図５の（ａ）、
（ｂ）に示す。

【００５７】電圧波形は、特に、パルス波形が好まし
く、図５の（ａ）が、パルス波高値を定電圧としたパル
スを連続的に印加する場合の例を示し、図５の（ｂ）
が、パルス波高値を増加させながら電圧パルスを印加す
る場合の例を示している。

【００５８】まず、パルス波高値を定電圧とした場合
（図５の（ａ））について説明する。

【００５９】図５の（ａ）において、Ｔ１、Ｔ２はそれ
ぞれ電圧波形のパルス幅とパルス間隔であり、Ｔ１を１
マイクロ秒〜１０ミリ秒、Ｔ２を１０マイクロ秒〜１０
０ミリ秒とし、三角波の波高値（通電フォーミング時の
ピーク電圧）は、作成する電子放出素子の形態に応じて
適宜選択し、適当な真空度、例えば、１０^-5ｔｏｒｒ程
度の真空雰囲気下で数秒から数十分印加する。尚、前記
素子電極間に印加するパルス波形は、三角波に限られる
ものではなく、矩形波等、所望の波形を用いても良い。

【００６０】次に、パルス波高値を増加させながら電圧
パルスを印加する場合（図５の（ｂ））について説明す
る。

【００６１】図５の（ｂ）において、Ｔ１、Ｔ２は前述
の図５の（ａ）と同様であるが、三角波の波高値（通電
フォーミング時のピーク電圧）は、例えば、０．１Ｖス
テップ程度づつ増加させ、適当な真空雰囲気下で印加す
る。

【００６２】尚、この場合の通電フォーミング処理の終
了は、パルス間隔Ｔ２中に、導電性膜４を局所的に破
壊、変形しない程度の電圧、例えば、０．１Ｖ程度の電
圧で、上記素子電流Ｉｆを測定し、抵抗値を求めて、例
えば、１Ｍオーム以上の抵抗を示した時に通電フォーミ
ングを終了とする。

【００６３】（Ｂ）次に、電極間に形成された導電性膜
の電気抵抗を低減せしめる処理工程を有する。

【００６４】４）上記導電性膜の電気抵抗を低減せしめ
る処理としては、好ましくは、該導電性膜の還元処理で
ある。

【００６５】上記工程により作成された、基板１上の素
子電極５及び６間に、電子放出部３を含む導電性膜４を
有する素子に対し、該導電性膜の還元処理を以下の手法
により行う。尚、好ましくは、該還元処理のモニター用
の素子として、上記（Ａ）の１）及び２）までの工程を
同様に施した未フォーミングの素子を用意し、この未フ
ォーミングの素子の導電性膜４の抵抗値の変化を同時に
観察することで、該還元処理の終了時点を決定する。

【００６６】上記導電性膜４の還元処理の手法としては
以下に挙げるものがある。 （１）真空中における加熱処理 この場合、加熱温度については真空の度合、導電性膜の
構成材料により異なるが、１００℃から４００℃の範囲
に設定されるのが好ましい。 （２）還元ガス雰囲気中での加熱処理 この場合、還元ガスとしては、水素、硫化水素、ヨウ化
水素、一酸化炭素、二酸化イオウなどの低級酸化物ガス
などが挙げられる。また、加熱温度としては、還元ガス
種にもよるが、室温（２０℃）から４００℃の範囲に設
定されるのが好ましい。 （３）還元性の溶液中での加熱処理 この場合、還元性溶液としては、ヒドラジン、ジイミ
ド、ギ酸、アルデヒド、Ｌ−アスコルビン酸などが挙げ
られる。また、加熱温度としては、溶液の種類、濃度に
もよるが、２０℃から１００℃の範囲に設定されるのが
好ましい。

【００６７】５）以上のように作成された素子に対し、
好ましくは、以下に述べる活性化処理を行う。

【００６８】この活性化処理は、例えば、１０^-4〜１０
^-5ｔｏｒｒ程度の真空度で、通電フォーミング同様に、
波高値を定電圧としたパルスの印加を繰り返す処理工程
であり、かかる処理工程により、真空中に存在する有機
物質から、炭素あるいは炭素化合物が、上記素子に堆積
して、素子電流Ｉｆ及び放出電流Ｉｅが著しく変化し、
特に、高い放出電流Ｉｅと高い電子放出効率（（Ｉｅ／
Ｉｆ）×１００〔％〕）の電子放出素子を得ることがで
きる。

【００６９】ここで、前述した炭素あるいは炭素化合物
とは、ＴＥＭ、ラマン等の結果から、グラファイト（但
し、単結晶及び多結晶の双方を含む）、非晶質カーボン
（但し、非晶質カーボンと多結晶グラファイトとの混合
物も含む）等であり、その堆積物の膜厚は、好ましく
は、５００オングストローム以下であり、より好ましく
は、３００オングストローム以下である。

【００７０】また、本発明においては特に、上記活性化
処理は、上記還元処理工程に先立って行われることがよ
り好ましい態様とされる。

【００７１】即ち、上記導電性膜４を構成する材料や、
上記還元処理の条件によっては、還元が進む過程で、該
導電性膜４の表面が凝集などにより変形し、該電子放出
部３の一部が電気的にショートする場合があり、このよ
うな電気的ショートが生じた場合、素子電流Ｉｆが増加
し、素子電流Ｉｆに対する電子放出量Ｉｅの比が減少し
てしまう場合がある。

【００７２】そこで、電子放出部３近傍に、導電性膜４
の上記還元処理による変形を抑制する被膜を、上記活性
化処理による炭素あるいは炭素化合物の該素子への堆積
により形成すれば、この被膜により、上述の導電性薄膜
の凝集を抑制し、電子放出効率の低下を防ぐという更な
る効果を得ることができる。

【００７３】６）こうして作成した電子放出素子は、好
ましくは、上記フォーミング処理工程、上記活性化処理
工程における真空度より高い真空度の真空雰囲気にて、
動作駆動される。また、より好ましくは、このより高い
真空度の真空雰囲気下で、８０℃〜１５０℃の加熱後、
動作駆動される。尚、フォーミング処理工程、活性化処
理工程における真空度より高い真空度の真空雰囲気と
は、例えば、約１０^-6ｔｏｒｒ以上の真空度であり、よ
りこのましくは、超高真空系であり、炭素、及び炭素化
合物が新たに、堆積しない真空度である。

【００７４】従って、これによって、これ以上の炭素及
び炭素化合物の堆積を抑制する事が可能となり、素子電
流Ｉｆ、放出電流Ｉｅが安定する。

【００７５】次に、以上の本発明の製造方法にて作成さ
れる電子放出素子の基本特性について、図６を用いて説
明する。

【００７６】図６は、前述の図４に示した測定評価装置
により測定された、放出電流Ｉｅ及び素子電流Ｉｆと、
素子電圧Ｖｆの関係の典型的な例を示したものである。
尚、図６は、放出電流Ｉｅは素子電流Ｉｆに比べて著し
く小さいので、任意単位で示されている。

【００７７】図６からも明らかなように、本発明の製造
方法にて作成される電子放出素子は、放出電流Ｉｅに対
する三つの特徴的な性質を有する。

【００７８】まず第一に、本素子はある電圧（閾値電圧
と呼ぶ、図６中のＶｔｈ）以上の素子電圧を印加すると
急激に放出電流Ｉｅが増加し、一方、閾値電圧Ｖｔｈ以
下では放出電流Ｉｅがほとんど検出されない。すなわ
ち、放出電流Ｉｅに対する明確な閾値電圧Ｖｔｈを持っ
た非線形素子である。

【００７９】第二に、放出電流Ｉｅが素子電圧Ｖｆに依
存するため、放出電流Ｉｅは素子電圧Ｖｆで制御でき
る。

【００８０】第三に、アノード電極３４に捕捉される放
出電荷は、素子電圧Ｖｆを印加する時間に依存する。す
なわち、アノード電極３４に捕捉される電荷量は、素子
電圧Ｖｆを印加する時間により制御できる。

【００８１】尚、図６に示される通り、素子電流Ｉｆ
は、素子電圧Ｖｆに対して単調増加する特性（ＭＩ特性
と呼ぶ）（図６の実線）と、電圧制御型負性抵抗特性
（ＶＣＮＲ特性と呼ぶ）（図６の破線）を示す両場合が
あるが、これら素子電流の特性は、その製法及び真空装
置内の真空雰囲気条件等に依存する。本発明において、
より好ましい態様は、上記ＭＩ特性を示す態様である。

【００８２】以上のように作成される電子放出素子は、
基本的には、以下に述べるような構成を有し、平面型表
面伝導型電子放出素子と垂直型表面伝導型電子放出素子
の二つに大別される。

【００８３】まず、平面型表面伝導型電子放出素子につ
いて説明する。

【００８４】図７の（ａ）及び（ｂ）はそれぞれ、平面
型表面伝導型電子放出素子の基本構成を示す模式的平面
図及び断面図である。図７において、１は基板、５及び
６は素子電極、４は導電性膜、３は電子放出部を示す。

【００８５】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等により形成したＳｉＯ₂ を積層したガ
ラス基板等及びアルミナ等のセラミックス等が挙げられ
る。

【００８６】対向する素子電極５、６の材料としては、
一般的な導体材料が用いられ、例えば、Ｎｉ、Ｃｒ、Ａ
ｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金
属、或は合金、及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ
- Ａｇ等の金属或は金属酸化物、ガラス等から構成され
る印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。

【００８７】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜４の形状等は、かかる電子放出素子の応用形態等によ
り適宜設計されるが、素子電極間隔Ｌは、好ましくは、
数百オングストロームより数百マイクロメートルであ
り、より好ましくは、素子電極間に印加する電圧と電子
放出し得る電界強度等により、数マイクロメートルより
数十マイクロメートルである。

【００８８】尚、導電性膜４と素子電極５、６の積層順
序は、図７に示される態様に限られず、基板１上に、導
電性膜４、対向する素子電極５、６の順に積層構成して
も良い。

【００８９】導電性膜４は、良好な電子放出特性を得る
ためには、微粒子で構成された微粒子膜が特に好まし
く、その膜厚は、素子電極５、６へのステップカバレー
ジ、素子電極５、６間の抵抗値、及び前述した通電フォ
ーミング条件等によって適宜設定され、好ましくは、数
オングストロームより数千オングストロームで、特に好
ましくは、１０オングストローム〜５００オングストロ
ームである。

【００９０】また、導電性膜４は、前述の還元処理等に
より、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｍ
ｏ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等
の金属を主体として構成されるが、更にＰｄＯ、ＳｎＯ
₂ 、Ｉｎ₂ Ｏ₃ 、ＰｂＯ、Ｓｂ₂ Ｏ₃ 、ＭｏＯ、ＭｏＯ
₂ 等の酸化物を含むものであっても良い。

【００９１】尚、ここで述べる微粒子膜とは、複数の微
粒子が集合した膜であり、その微細構造として、微粒子
が個々に分散配置した状態のみならず、微粒子が互いに
隣接、あるいは重なり合った状態（島状も含む）の膜を
指しており、微粒子の粒径は、数オングストロームより
数千オングストローム、好ましくは、１０オングストロ
ーム〜２００オングストロームである。

【００９２】電子放出部３は、例えば、導電性膜４の一
部に形成された高抵抗の亀裂であり、導電性膜４の膜
厚、膜質、材料及び前述した通電フォーミング等の製法
に依存して形成される。また、数オングストロームより
数百オングストロームの粒径の導電性微粒子を有するこ
ともある。この導電性微粒子は、導電性膜４を構成する
材料の元素の一部、あるいは該元素の全てを含むもので
ある。また、好ましくは、電子放出部３及びその近傍の
導電性膜４には、炭素あるいは炭素化合物を有する。

【００９３】次に、前記垂直型表面伝導型電子放出素子
について説明する。

【００９４】図８は、垂直型表面伝導型電子放出素子の
基本的な構成を示す模式的図面であり、図７と同一の符
号を付した部材は、図７のものと同様である。

【００９５】基板１、素子電極５及び６、導電性膜４、
電子放出部３は、前述した平面型表面伝導型電子放出素
子と同様の材料にて構成されたものであるが、段差形成
部２１は、真空蒸着法、印刷法、スパッタ法などで形成
されたＳｉＯ₂ などの絶縁性材料で構成され、段差形成
部２１の膜厚が、先に述べた平面型表面伝導型電子放出
素子の素子電極間隔Ｌに対応し、数百オングストローム
から数十マイクロメートルであり、該段差形成部の製
法、及び素子電極間に印加する電圧などにより適宜設定
されるが、好ましくは、数百オングストロームから数マ
イクロメートルとされる。

【００９６】導電性膜４は、素子電極５及び６と段差形
成部２１の作成後に形成されるために、素子電極５及び
６の上に積層される。なお、電子放出部３は、図８にお
いては、段差形成部２１に直線状に示されているが、作
成条件及び前述の通電フォーミング条件などに依存し
て、その形状及び位置共にこれに限るものではない。

【００９７】以上のような本発明の製造方法にて作成さ
れる電子放出素子は、前述の三つの特徴的性質を有する
ので、入力信号に応じて、電子放出特性が、複数の電子
放出素子を配置した電子源及び画像形成装置等において
も容易に制御できることとなり、多方面への応用ができ
る。

【００９８】次に、本発明の製造方法にて作成される電
子放出素子を用いた電子源及び画像形成装置の基本的な
構成について述べる。

【００９９】本発明の製造方法により作成される電子放
出素子を、好ましくは複数個、基板上に配列して、電子
源及び画像形成装置が構成される。上記基板上での電子
放出素子の配列方式は、例えば、従来例で述べた、多数
の表面伝導型電子放出素子を並列に配置し、個々の素子
の両端を配線にて結線した、電子放出素子の行を多数配
列し（行方向と呼ぶ）、この配線と直交する方向に（列
方向と呼ぶ）、該電子源の上方の空間に設置された制御
電極（グリッドと呼ぶ）により電子を制御駆動する配列
法、及びつぎに述べるｍ本のＸ方向配線の上にｎ本のＹ
方向配線を、層間絶縁層を介して、設置し表面伝導型電
子放出素子の一対の素子電極にそれぞれ、Ｘ方向配線、
Ｙ方向配線を接続した配列法があげられる。これを単純
マトリクス配置と以下呼ぶ。

【０１００】まず、単純マトリクスについて詳述する。

【０１０１】本発明にかかわる電子放出素子の前述した
３つの基本的特性の特徴によれば、、単純マトリクス配
置された表面伝導型電子放出素子においても、表面伝導
型電子放出素子からの放出電子は、閾値電圧以上では、
対向する素子電極間に印加するパルス状電圧の波高値と
幅で制御される。一方、閾値電圧以下では、殆ど放出さ
れない。この特性によれば、多数の電子放出素子を配置
した場合においても、個々の素子に、上記パルス状電圧
を適宜印加すれれば、入力信号に応じて、表面伝導型電
子放出素子を選択し、その電子放出量が、制御できるこ
ととなる。

【０１０２】以下この原理に基づき構成した電子源基板
の構成について、図９を用いて説明する。尚、図９にお
いて、７１は複数の表面伝導型電子放出素子が配列され
た基板（以下、電子源基板という）、７２はＸ方向配
線、７３はＹ方向配線、７４は表面伝導型電子放出素
子、７５は結線である。尚、表面伝導型電子放出素子７
４は、前述した平面型あるいは垂直型のどちらであって
も良い。図９において、電子源基板７１は、前述したガ
ラス基板等であり、用途に応じて設置される表面伝導型
電子放出素子の個数及び個々の素子の設計上の形状が、
適宜設定される。

【０１０３】ｍ本のＸ方向配線７２は、ＤＸ１、ＤＸ
２、．．、ＤＸｍからなり、真空蒸着法、印刷法、スパ
ッタ法等で形成した導電性金属等である。また、多数の
表面伝導型電子放出素子にほぼ均等な電圧が供給される
様に、材料、膜厚、配線巾が設定される。Ｙ方向配線７
３は、Ｄｙ1 、Ｄｙ２、．．、Ｄｙｎのｎ本の配線より
なり、Ｘ方向配線７２と同様に、真空蒸着法、印刷法、
スパッタ法等で形成し、所望のパターンとした導電性金
属等からなり、多数の表面伝導型素子にほぼ均等な電圧
が供給される様に、材料、膜厚、配線巾等が設定され
る。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７
３間には、不図示の層間絶縁層が設置され、電気的に分
離されて、マトリックス配線を構成する。尚、ｍ及びｎ
は共に正の整数である。

【０１０４】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ₂ 等であり、Ｘ方
向配線７２を形成した基板７１の全面、あるいはその一
部に所望の形状で形成され、特に、Ｘ方向配線７２とＹ
方向配線７３の交差部の電位差に耐え得る様に、膜厚、
材料、製法が、適宜設定される。Ｘ方向配線７２とＹ方
向配線７３は、それぞれ外部端子として引き出されてい
る。

【０１０５】更に、表面伝導型電子放出素子７４の対向
する電極（不図示）が、ｍ本のＸ方向配線７２及びｎ本
のＹ方向配線７３と、真空蒸着法、印刷法、スパッタ法
等で形成された導電性金属等からなる結線７５とによっ
て電気的に接続されているものである。

【０１０６】ここで、ｍ本のＸ方向配線７２とｎ本のＹ
方向配線７３と結線７５と対向する素子電極の導電性金
属は、その構成元素の一部あるいはその構成元素の全部
が同一であっても、また、それぞれ異なっても良く、前
述した素子電極と同様の材料等から適宜選択される。
尚、これら素子電極への配線は、素子電極と配線材料と
が同一である場合は、これらを素子電極と総称する場合
もある。また、表面伝導型電子放出素子は、基板７１あ
るいは、不図示の層間絶縁層上のどちらに形成しても良
い。

【０１０７】また、詳しくは、後述するが、前記Ｘ方向
配線７２には、Ｘ方向に配列する表面伝導型電子放出素
子７４の行を、入力信号に応じて、走査するための走査
信号を印加するための不図示の走査信号印加手段と電気
的に接続されている。

【０１０８】一方、Ｙ方向配線７３には、Ｙ方向に配列
する表面伝導型電子放出素子７４の列の各列を入力信号
に応じて、変調するための変調信号を印加するための不
図示の変調信号発生手段と電気的に接続されている。

【０１０９】更に、表面伝導型電子放出素子の各素子に
印加される駆動電圧は、当該素子に印加される走査信号
と変調信号の差電圧として供給されるものである。

【０１１０】以上のような構成により、単純なマトリク
ス配線だけで、個別の電子放出素子を選択して、独立に
駆動可能となる。

【０１１１】次に、以上のようにして作成した単純マト
リクス配置による電子源を用いた、表示等に用いる画像
形成装置について、図１０、図１１、及び図１２を用い
て説明する。

【０１１２】図１０は画像形成装置の表示パネルの基本
構成図、図１１は蛍光膜を示す図、図１２は画像形成装
置をＮＴＳＣ方式のテレビ信号に応じて表示を行う例の
駆動回路のブロック図である。

【０１１３】図１０において、７１は、上述のようにし
て電子放出素子を作製した電子源基板、８１は、電子源
基板７１を固定したリアプレート、８６は、ガラス基板
８３の内面に蛍光膜８４とメタルバック８５等が形成さ
れたフェースプレート、８２は支持枠であり、リアプレ
ート８１、支持枠８２及びフェースプレート８６をフリ
ットガラス等を塗布し、大気中あるいは、窒素中で、４
００〜５００℃で１０分以上焼成することで、封着し
て、外囲器８８を構成する。

【０１１４】尚、図１０において、７４は、図９におけ
る電子放出素子に相当し、７２、７３は、表面伝導型電
子放出素子の一対の素子電極と接続されたＸ方向配線及
びＹ方向配線である。

【０１１５】外囲器８８は、上述の如く、フェースープ
レート８６、支持枠８２、リアプレート８１で外囲器８
８を構成したが、リアプレート８１は主に基板７１の強
度を補強する目的で設けられるため、基板７１自体で十
分な強度を持つ場合は別体のリアプレート８１は不要で
あり、基板７１に直接支持枠８２を封着し、フェースプ
レート８６、支持枠８２、基板７１にて外囲器８８を構
成しても良い。また、不図示ではあるが、更に、フェス
プレート８６とリアプレート８１間に、スペーサーと呼
ばれる支持体を設置することで、大気圧に対して十分な
強度を持つ外囲器８８のの構成にすることもできる。

【０１１６】図１１は蛍光膜である。蛍光膜８４は、モ
ノクロームの場合は蛍光体のみから成るが、カラーの蛍
光膜の場合は、蛍光体の配列によりブラックストライプ
あるいはブラックマトリクスなどと呼ばれる黒色導電材
８９と蛍光体９０とで構成される。ブラックストライ
プ、ブラックマトリクスが設けられる目的は、カラー表
示の場合必要となる三原色蛍光体の、各蛍光体９０間の
塗り分け部を黒くすることで混色等を目立たなくするこ
とと、蛍光膜８４における外光反射によるコントラスト
の低下を抑制することである。ブラックストライプ８９
の材料としては、通常良く用いられている黒鉛を主成分
とする材料だけでなく、導電性があり、光の透過及び反
射が少ない材料であればこれに限るものではない。

【０１１７】ここで、ガラス基板８３に蛍光体９０を塗
布する方法はモノクローム、カラーによらず、沈澱法や
印刷法が用いられる。

【０１１８】また、蛍光膜８４の内面側には通常メタル
バック８５が設けられる。メタルバックの目的は、蛍光
体の発光のうち内面側への光をフェースプレート８６側
へ鏡面反射することにより輝度を向上すること、電子ビ
ーム加速電圧を印加するための電極として作用するこ
と、外囲器内で発生した負イオンの衝突によるダメージ
からの蛍光体の保護等である。メタルバックは、蛍光膜
作製後、蛍光膜の内面側表面の平滑化処理（通常フィル
ミングと呼ばれる）を行い、その後Ａｌを真空蒸着等で
堆積することで作製できる。

【０１１９】フェースプレート８６には、更に蛍光膜８
４の導伝性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けても良い。

【０１２０】また、前述の封着を行う際、カラーの場合
は各色蛍光体と電子放出素子とを対応させなくてはいけ
ないため、十分な位置合わせを行なう必要がある。

【０１２１】外囲器８８は、不図示の排気管を通じ、１
０^-7ｔｏｒｒ程度の真空度にされ、封止が行われる。ま
た、外囲器８８の封止後の真空度を維持するために、ゲ
ッター処理を行う場合もある。これは、外囲器８８の封
止を行う直前あるいは封止後に、抵抗加熱あるいは高周
波加熱等の加熱法により、外囲器８８内の所定の位置
（不図示）に配置されたゲッターを加熱し、蒸着膜を形
成する処理である。

【０１２２】ゲッターは通常Ｂａ等が主成分であり、該
蒸着膜の吸着作用により、例えば、１０^-5〜１０^-7ｔｏ
ｒｒの真空度を維持するものである。

【０１２３】次に、前述の単純マトリクス配置の電子源
を用いて構成した表示パネルを、ＮＴＳＣ方式のテレビ
信号に基づきテレビジョン表示を行うための駆動回路の
概略構成を図１２のブロック図を用いて説明する。

【０１２４】図１２において、１０１は前記表示パネル
であり、また、１０２は走査回路、１０３は制御回路、
１０４はシフトレジスタ、１０５はラインメモリ、１０
６は同期信号分離回路、１０７は変調信号発生器、Ｖｘ
及びＶａは直流電圧源である。

【０１２５】以下、各部の機能を説明してゆくが、ま
ず、表示パネル１０１は、端子Ｄｏｘ１〜Ｄｏｘｍ、端
子Ｄｏｙ１〜Ｄｏｙｎ、及び、高圧端子Ｈｖを介して外
部の電気回路と接続している。このうち、端子Ｄｏｘ１
〜Ｄｏｘｍには、前記表示パネル内に設けられている電
子源、即ち、Ｍ行Ｎ列の行列状にマトリクス配線された
表面伝導型電子放出素子群を一行（Ｎ素子）づつ順次駆
動していくための操作信号が印加される。一方、端子Ｄ
ｏｙ１〜Ｄｏｙｎには、前記走査信号により選択された
一行の表面伝導型電子放出素子の各素子の出力電子ビー
ムを制御するための変調信号が印加される。また、高圧
端子Ｈｖには、直流電圧源Ｖａより、例えば、１０ｋＶ
の直流電圧が供給されるが、これは、表面伝導型電子放
出素子より出力される電子ビームに、蛍光体を励起する
のに充分なエネルギーを付与するための加速電圧であ
る。

【０１２６】次に、走査回路１０２について説明する。

【０１２７】走査回路１０２は、その内部にＭ個のスイ
ッチング素子（同図中、Ｓ１〜Ｓｍで模式的に示してい
る）を備えるもので、各スイッチング素子は、直流電圧
源Ｖｘの出力電圧もしくは０Ｖ（グランドレベル）のい
ずれか一方を選択し、表示パネル１０１の端子Ｄｏｘ１
〜Ｄｏｘｍと電気的に接続するものである。Ｓ１〜Ｓｍ
の各スイッチング素子は、制御回路１０３が出力する制
御信号Ｔｓｃａｎに基づいて動作するものだが、実際に
は、例えば、ＦＥＴのようなスイッチング素子を組み合
わせることにより容易に構成することが可能である。

【０１２８】尚、前記直流電圧源Ｖｘは、本実施態様に
おいては、前記表面伝導型電子放出素子の特性（電子放
出の閾値電圧）に基づき、走査されない素子に印加され
る駆動電圧が、電子放出の閾値電圧以下となるような一
定電圧を出力するよう設定されている。

【０１２９】また、制御回路１０３は、外部より入力す
る画像信号に基づいて、適切な表示が行われるように各
部の動作を整合させる働きを持つものであり、以下に説
明する同期信号分離回路１０６より送られる同期信号Ｔ
ｓｙｎｃに基づいて、各部に対して、Ｔｓｃａｎ、Ｔｓ
ｆｔ、及び、Ｔｍｒｙの各制御信号を発生する。

【０１３０】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離する回路で、良く知られているよ
うに周波数分離（フィルター）回路を用いれば、容易に
構成できるものである。同期信号分離回路１０６により
分離された同期信号は、良く知られるように、垂直同期
信号と水平同期信号よりなるが、ここでは説明の便宜
上、Ｔｓｙｎｃ信号として図示した。一方、前記テレビ
信号から分離された画像の輝度信号成分を、便宜上、Ｄ
ＡＴＡ信号と示すが、同信号はシフトレジスタ１０４に
入力される。

【０１３１】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する。即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えても良い。シ
リアル／パラレル変換された画像１ライン分（電子放出
素子のＮ素子分の駆動データに相当する）のデータは、
Ｉｄ１〜ＩｄｎのＮ個の並列信号として前記シフトレジ
スタ１０４より出力される。

【０１３２】ラインメモリ１０５は、制御回路１０３よ
り送られる鮮魚信号Ｔｍｒｙにしたがって、適宜Ｉｄ１
〜Ｉｄｎの内容を記憶する。記憶された内容は、Ｉ’ｄ
１〜Ｉ’ｄｎとして出力され、変調信号発生器１０７に
入力される。

【０１３３】変調信号発生器１０７は、前記画像データ
Ｉ’ｄ１〜Ｉ’ｄｎの各々に応じて、表面伝導型電子放
出素子の各々に適切に駆動変調するための信号源で、そ
の出力信号は、端子Ｄｏｙ１〜Ｄｏｙｎを通じて表示パ
ネル１０１内の表面伝導型電子放出素子に印加される。

【０１３４】本発明に係る電子放出素子は、前述した通
り、放出電流Ｉｅに対して、以下の基本特性を有してい
る。即ち、前述したように、電子放出には明確な閾値電
圧Ｖｔｈがあり、Ｖｔｈ以上の電圧を印加された時のみ
電子放出が生じる。

【０１３５】また、電子放出の閾値電圧以上の電圧に対
しては、素子への印加電圧の変化に応じて、放出電流も
変化していく。尚、電子放出素子の材料や構成、製造方
法を変えることにより、電子放出の閾値電圧Ｖｔｈの値
や、印加電圧に対する放出電流の変化の度合いが変わる
場合もあるが、いずれにしても以下のようなことが言え
る。

【０１３６】即ち、本電子放出素子に、パルス状の電圧
を印加する場合、例えば、電子放出の閾値電圧以下の電
圧を印加しても電子放出は生じないが、電子放出の閾値
電圧以上の電圧を印加すると電子は放出される。その
際、第一には、パルスの波高値Ｖｍを変化させることに
より、出力電子ビームの強度を制御することが可能であ
る。第二には、パルスの幅Ｐｗを変化させることにより
出力される電子ビームの電荷の総量を制御することが可
能である。

【０１３７】したがって、入力信号に応じて、電子放出
素子を変調する方式としては、電圧変調方式、パルス幅
変調方式等が挙げられ、電圧変調方式を実施するには、
変調信号発生器１０７としては、一定の長さの電圧パル
スを発生するが入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いる。

【０１３８】また、パルス幅変調方式を実施するには、
変調信号発生器１０７としては、一定の波高値の電圧パ
ルスを発生するが、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いるものである。

【０１３９】以上説明した一連の動作により、表示パネ
ル１０１を用いてテレビジョンの表示を行える。尚、上
記説明中、特に記載しなかったが、シフトレジスタ１０
４やラインメモリ１０５は、デジタル信号式のものでも
アナログ信号式のものでも差し支えなく、要するに、画
像信号のシリアル／パラレル変換や記憶が所定の速度で
行われれば良い。

【０１４０】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
することが必要であるが、これは、同期信号分離回路１
０６の出力部にＡ／Ｄ変換器を備えれば容易に可能であ
ることは言うまでもない。また、これと関連して、ライ
ンメモリ１０５の出力信号がデジタル信号かアナログ信
号かにより、変調信号発生器１０７に用いられる回路が
若干異なったものとなるのも言うまでもない。

【０１４１】即ち、デジタル信号の場合には、電圧変調
方式においては、変調信号発生器１０７には、例えば、
Ｄ／Ａ変換回路を用い、必要に応じて、増幅回路等を付
け加えれば良い。また、パルス幅変調方式おいては、変
調信号発生器１０７は、例えば、高速の発振器、及び発
振器の出力する波数を計数する計数器（カウンタ）、更
に、計数器の出力値と前記メモリの出力値を比較する比
較器（コンパレータ）を組み合わせた回路を用いれば、
当業者であれば容易に構成できる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付け加えても良い。

【０１４２】一方、アナログ信号式を用いる場合には、
電圧変調方式においては、変調信号発生器１０７には、
例えば、オペアンプ等を用いた増幅回路を用いれば良
く、必要に応じて、レベルシフト回路等を付け加えても
良い。また、パルス幅変調方式においては、例えば、電
圧制御型発振回路（ＶＣＯ）を用いれば良く、必要に応
じて、表面伝導型電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付け加えても良い。

【０１４３】以上のように完成した本発明の画像形成装
置において、こうして、各電子放出素子には、容器外端
子Ｄｏｘ１〜Ｄｏｘｍ、Ｄｏｙ１〜Ｄｏｙｎを通じて電
圧を印加することにより電子放出させ、高圧端子Ｈｖを
通じてメタルバック８５あるいは不図示の透明電極に高
圧を印加して電子ビームを加速し、蛍光膜８４に電子ビ
ームを衝突させ、蛍光体を励起・発光させることで画像
を表示することができる。

【０１４４】以上述べた構成は、表示等に用いられる画
像形成装置を作成する上で必要な概略構成であり、例え
ば、各部材の材料等、詳細な部分は上述の内容に限定さ
れるものではなく、画像形成装置の用途に適するように
適宜選択される。また、入力信号の例として、ＮＴＳＣ
方式を挙げたが、これに限るものではなく、他のＰＡ
Ｌ、ＳＥＣＡＭ方式等の諸方式でも良い。また、更に
は、これらよりも、多数の走査線からなるＴＶ信号、例
えば、ＭＵＳＥ方式をはじめとする高品位ＴＶ方式でも
良い。

【０１４５】次に、前述した梯子型配置の電子源及び画
像形成装置の基本的な構成について、図１３、図１４及
び図１５を用いて説明する。

【０１４６】図１３において、１１０は電子源基板、１
１１は電子放出素子、１１２は、Ｄｘ１〜Ｄｘ１０より
なる前記電子放出素子を配線するための共通配線であ
る。電子放出素子１１１は、基板１１０上に、Ｘ方向に
並列に複数個配置される（これを素子行と呼ぶ）。この
素子行が複数行配置されて電子源を構成している。

【０１４７】このような電子源は、各素子行の共通配線
間（Ｄｘ１−Ｄｘ２間、Ｄｘ３−Ｄｘ４間、Ｄｘ５−Ｄ
ｘ６間、Ｄｘ７−Ｄｘ８間、Ｄｘ９−Ｄｘ１０間）に適
宜、駆動電圧を印加することで、各素子行を独立に駆動
することが可能である。即ち、電子ビームを放出したい
素子行には、電子放出の閾値電圧以上の電圧を印加し、
電子ビームを放出させない素子行には、電子放出の閾値
電圧以下の電圧を印加すれば良い。

【０１４８】また、図１４に示すように、各素子行間
で、それぞれ一方の共通配線を同一配線（例えば、図１
４中、Ｄｘ’２、Ｄｘ’３、Ｄｘ’４とＤｘ’５）とす
るようにしても良い。

【０１４９】図１５は、図１４に示した梯子型配置の電
子源を備えた画像形成装置の表示パネル構造を示すため
の図である。ここで、１２０はグリッド電極、１２１は
電子が通過するための空孔、１２２は、Ｄｏｘ１、Ｄｏ
ｘ２、・・・、Ｄｏｘｍよりなる容器外端子、１２３
は、グリッド電極１２０と接続されたＧ１、Ｇ２、・・
・、Ｇｎからなる容器外端子、１１０は、図１４に示し
た前述の電子源基板である。尚、図１４及び図１５の同
一符号のものは同じものを示す。

【０１５０】図１５の表示パネルは、前述の単純マトリ
クス配置の画像形成装置（図１０）と比較し、電子源基
板１１０とフェースプレート８６との間にグリッド電極
１２０を備えている点で大きく異なっている。

【０１５１】図１５において、基板１１０とフェースプ
レート８６との間にはグリッド電極１２０が設けられて
いるが、このグリッド電極１２０は、表面伝導型電子放
出素子から放出された電子ビームを変調することのでき
る電極で、梯子配置の各素子行とは直交してストライプ
状に設けられており、更に、電子ビームを通過させるた
めに、各素子に対応して１個ずつ円形の空孔１２１が設
けられている。尚、このグリッド電極の形状及び設置位
置は、必ずしも図１５に示す態様に限られるものではな
く、電子放出素子の周辺や近傍に配置されていれば良
く、また、空孔１２１もメッシュ状に多数の通過口が設
けられた態様であっても良い。

【０１５２】尚、容器外端子１２２及びグリッド容器外
端子１２３は、不図示の制御回路と電気的に接続されて
いる。

【０１５３】以上の画像形成装置は、素子行を１列ずつ
順次駆動（走査）していくのと同期して、グリッド電極
列に画像１ライン分の変調信号を同時に印加することに
より、各電子ビームの蛍光体への照射を制御し、画像を
１ラインずつ表示することができる。

【０１５４】以上述べた、本発明の思想によれば、テレ
ビジョン放送の表示装置のみならず、テレビ会議システ
ム、コンピューター等の表示装置として、好適な画像形
成装置が提供される。更には、感光性ドラム等とで構成
された光プリンターとしての画像形成装置としても用い
ることもできる。

【０１５５】

【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。

【０１５６】（実施例１）本実施例の電子放出素子の製
造方法を、図７の（ａ）、（ｂ）及び図３の（ａ）〜
（ｃ）を用いて以下に順を追って説明する。

【０１５７】工程−ａ 基板１として清浄化した青板ガラスを用い、該青板ガラ
ス上に厚さ０．５ミクロンのシリコン酸化膜をスパッタ
法で形成し、更に、素子電極と素子電極間ギャップのパ
ターンをホトレジスト（ＲＤ−２０００Ｎ−４１、日立
化成社製）形成して、真空蒸着法により、厚さ５０オン
グストロームのＴｉ、厚さ１０００オングストロームの
Ｎｉを順次堆積した。次に、ホトレジストパターンを有
機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素
子電極間隔Ｌ１が２０ミクロン、素子電極の幅Ｗが３０
０ミクロンの素子電極５、６を形成した（図３の
（ａ））。

【０１５８】工程−ｂ 素子間電極ギャップＬ及びこの近傍に開口を有するマス
クを用い、膜厚１０００オングストロームのＣｒ膜を真
空蒸着により堆積・パターニングし、その上に有機Ｐｄ
（ｃｃｐ４２３０奥野製薬（株）社製）溶液をスピンナ
ーにより回転塗布、３００℃で１０分間の加熱焼成処理
をした。以上のようにして、ＰｄＯ_x を主成分とする微
粒子よりなる、膜厚が１００オングストローム、シート
抵抗値が５×１０⁴ オーム／□の導電性膜を形成した。

【０１５９】尚、ここで述べる微粒子膜とは、上述した
ように、複数の微粒子が集合した膜であり、その微細構
造として、微粒子が個々に分散配置した状態のみなら
ず、微粒子が互いに隣接、あるいは、重なり合った状態
（島状も含む）の膜を指し、その粒径とは、前記状態で
粒子形状が認識可能な微粒子についての径をいう。

【０１６０】工程−ｃ 次に、Ｃｒ膜および焼成後の導電性膜を酸エッチャント
によりエッチングして所望のパターンの導電性膜４を形
成した（図３の（ｂ））。

【０１６１】以上の工程により、素子電極間に導電性膜
を有する素子を、基板上に形成した。

【０１６２】工程- ｄ 次に、上記基板を図４に示した装置内に設置し、該装置
内を真空ポンプにて排気して、１×１０^-6ｔｏｒｒの真
空度にした後、電源３１より、上記素子の素子電極５、
６間に電圧Ｖｆを６０秒間印加し、通電処理（フォーミ
ング処理）して、導電性膜４に局所的な変形（亀裂）部
分（電子放出部）３を形成した（図３の（ｃ））。

【０１６３】このフォーミング処理の電圧波形を図５の
（ｂ）に示す。

【０１６４】図５の（ｂ）中、Ｔ１及びＴ２は電圧波形
のパルス幅とパルス間隔であり、本実施例ではＴ１を１
ミリ秒、Ｔ２を１０ミリ秒とし、波高値（フォーミング
時のピーク電圧）は、０．１Ｖステップで昇圧してフォ
ーミング処理を行なった。

【０１６５】以上の様に作成された電子放出素子の電子
放出部３は、酸化パラジウムを主成分とする微粒子が分
散配置された状態となり、その微粒子の平均粒径は３０
オングストロームであった。

【０１６６】工程−ｅ 続いて、フォーミング処理した素子の導電性膜４を還元
処理した。

【０１６７】この還元処理は、以上作成した素子と、モ
ニター用の未フォーミングの素子（上記工程ａ〜ｃまで
を同様に施した素子）とを、図４に示した装置内に配置
し、該装置内の真空度を１×１０^-6ｔｏｒｒとし、不図
示のヒーターにより該両素子を１３０℃より２００℃の
間の温度に加熱し、約１０時間保持することで行った。

【０１６８】尚、上記モニター用の未フォーミング素子
は、上記約１０時間の処理により、ＰｄＯ_x を主成分と
する導電性膜は還元され、Ｐｄ金属の微粒子膜に変化
し、そのシート抵抗は５×１０² オーム／□となり、還
元処理前のシート抵抗に比べ２桁小さくなったことが確
認された。

【０１６９】以上のようにして作成された本実施例の電
子放出素子の特性を、図４に示した装置を用いて評価し
た。尚、測定条件は、アノード電極３４と電子放出素子
間の距離Ｈを４ｍｍ、アノード電極の電位を１ｋＶ、電
子放出特性測定時の真空装置内の真空度を１×１０^-6ｔ
ｏｒｒとした。

【０１７０】まず、上記電子放出素子の電極５及び６の
間に素子電圧を印加し、その時に流れる素子電流Ｉｆ及
び放出電流Ｉｅを測定したところ、図６に示したような
電流−電圧特性が得られた。

【０１７１】本素子では、素子電圧（Ｖｆ）８Ｖ程度か
ら放出電流Ｉｅが認められ、素子電圧１４Ｖでは素子電
流Ｉｆが３．０ミリＡ、放出電流Ｉｅが１．５マイクロ
Ａとなり、電子放出効率η＝（Ｉｅ／Ｉｆ）×１００
（％）は０．０５％であった。

【０１７２】一方、前記還元処理前の素子に関しては、
電子放出部を含むＰｄＯ微粒子膜（導電性膜）自体の抵
抗は３．５キロオーム、亀裂部の抵抗は４．７キロオー
ムであったのに対し、還元処理後の素子（本実施例の電
子放出素子）は、ＰｄＯ微粒子膜の抵抗が３５オームと
なり、亀裂部の抵抗と比較して十分無視できる大きさに
減少していた。

【０１７３】即ち、還元処理前の電子放出素子と還元処
理後の電子放出素子に関し、同じ量の放出電子を得るた
めには、還元処理前の素子に印加する電圧は２４．６Ｖ
となり１素子あたりの電子放出時パワーは７３．８ミリ
Ｗとなってしまう一方、本実施例における還元処理後の
素子では電子放出時のパワーは４２ミリＷとなり、還元
処理前の素子の５７％の消費電力に抑えることが可能に
なった。

【０１７４】（実施例２）本実施例は、実施例１にて述
べた製造方法にて作成される電子放出素子を複数有する
電子源及び該電子源を用いた画像形成装置に関するもの
である。

【０１７５】本実施例の電子源の一部の平面図を図１６
に示す。また、図１７は、図１６中のＡ−Ａ’断面図、
図１８及び図１９は、その製造工程の一部を示すもので
ある。但し、図１６、図１７、図１８、図１９におい
て、同じ記号を示したものは、同じ部材を示す。

【０１７６】ここで、９１は基板、９２は図９のＤｘｍ
に対応するＸ方向配線（下配線とも呼ぶ）、９３は図９
のＤｙｎに対応するＹ方向配線（上配線とも呼ぶ）、４
は導電性膜、５及び６は素子電極、１６１は層間絶縁
層、１６２は、素子電極５と下配線９２との電気的接続
のためのコンタクトホールである。

【０１７７】以下に、本実施例の電子源及び画像形成装
置の製造方法を工程順に従って具体的に説明する。

【０１７８】工程−ａ 清浄化した青板ガラス上に厚さ０．５ミクロンのシリコ
ン酸化膜をスパッタ法で形成した、基板９１上に、真空
蒸着により厚さ５０オングストロームのＣｒ、厚さ６０
００オングストロームのＡｕを順次積層した後、ホトレ
ジスト（ＡＺ１３７０ ヘキスト社製）をスピンナーに
より回転塗布、ベークした後、ホトマスク像を露光、現
像して、下配線９２のレジストパターンを形成し、Ａｕ
／Ｃｒ堆積膜をウヱットエッチングして、所望の形状の
下配線９２を形成する（図１８の（ａ））。

【０１７９】工程−ｂ 次に厚さ１．０ミクロンのシリコン酸化膜からなる層間
絶縁層１６１を、ＲＦスパッタ法により堆積する（図１
８の（ｂ））。

【０１８０】工程−ｃ 工程−ｂで堆積したシリコン酸化膜に、コンタクトホー
ル１６２を形成するためのホトレジストパターンを作
り、これをマスクとして層間絶縁層１６１をエッチング
してコンタクトホール１６２を形成する（図１８の
（ｃ））。

【０１８１】尚、エッチングはＣＦ４とＨ２ガスを用い
たＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ）法によった。

【０１８２】工程−ｄ その後、素子電極５と素子電極間ギャップＬ１となるべ
きパターンをホトレジスト（ＲＤ−２０００Ｎ−４１
日立化成社製）形成し、真空蒸着法により、厚さ５０オ
ングストロームのＴｉ、厚さ１０００オングストローム
のＮｉを順次堆積した。

【０１８３】次に、ホトレジストパターンを有機溶剤で
溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素子電極間
隔Ｌ１は２０ミクロンとし、素子電極の幅は３００ミク
ロンとなるように素子電極５、６を形成した（図１８の
（ｄ））。

【０１８４】工程−ｅ 素子電極５、６の上に、上配線９３のホトレジストパタ
ーンを形成した後、厚さ５０オングストロームのＴｉ、
厚さ５０００オングストロームのＡｕを順次真空蒸着に
より堆積し、リフトオフにより不要の部分を除去して、
所望の形状の上配線９３を形成した（図１８の
（ｅ））。

【０１８５】工程−ｆ 次に、不図示のマスクを用いて、導電性膜２を形成し
た。

【０１８６】これは、素子間電極ギャップＬ１およびこ
の近傍に開口を有するマスクであり、このマスクにより
膜厚１０００オングストロームのＣｒ膜１７１を真空蒸
着により堆積・パターニングし、その上に有機Ｐｄ（ｃ
ｃｐ４２３０、奥野製薬（株）社製）をスピンナーによ
り回転塗布、３００℃で１０分間の加熱焼成処理をした
（図１８の（ｆ））。

【０１８７】また、こうして形成されたＰｄＯｘを主成
分とした微粒子からなる導電性膜２の膜厚は１００オン
グストローム、シート抵抗値は５×１０の４乗Ω／□で
あった。

【０１８８】なお、ここで述べる微粒子膜とは、上述し
たように、複数の微粒子が集合した膜であり、その微細
構造として、微粒子が個々に分散配置した状態のみなら
ず、微粒子が互いに隣接、あるいは、重なり合った状態
（島状も含む）の膜をさし、その粒径とは、前記状態で
粒子形状が認識可能な微粒子ついての径をいう。

【０１８９】工程−ｇ Ｃｒ膜１７１および焼成後の導電性膜２を酸エッチャン
トによりエッチングして所望のパターンを形成した（図
１９の（ｇ））。

【０１９０】工程−ｈ コンタクトホール１６２部分以外にレジストを塗布する
ようなパターンを形成し、真空蒸着により厚さ５０オン
グストロームのＴｉ、厚さ５０００オングストロームの
Ａｕを順次堆積した。リフトオフにより不要の部分を除
去することにより、コンタクトホール１６２を埋め込ん
だ（図１９の（ｈ））。

【０１９１】以上の工程により、絶縁性基板９１上に下
配線９２、層間絶縁層１６１、上配線９３、素子電極５
及び６、導電性膜２等を形成した。

【０１９２】次に、以上のようにして作成した素子基板
を用いて、電子源及び画像形成装置を構成した例を、図
１０及び図１１を用いて説明する。

【０１９３】上述の工程により、多数の素子が配設され
た基板９１を、リアプレート８１上に固定した（尚、本
実施例における基板９１は、図１０の７１に対応する）
後、基板９１の５ｍｍ上方に、フェースプレート８６
（ガラス基板８３の内面に蛍光膜８４とメタルバック８
５が形成されて構成される）を支持枠８２を介し配置
し、フェースプレート８６、支持枠８２、リアプレート
８１の接合部にフリットガラスを塗布し、大気中で４０
０℃で１５分間焼成することで封着した（図１０）。ま
た、リアプレート８１への本実施例における基板９１の
固定もフリットガラスで行った。

【０１９４】図１０において、７２、７３はそれぞれ、
本実施例の前記下配線９２、前記上配線９３に対応して
いる。

【０１９５】蛍光膜８４は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状（図１１の（ａ））を採用し、先にブラックストライ
プを形成し、その間隙部に各色蛍光体を塗布し、蛍光膜
８４を作製した。ブラックストライプの材料としては、
通常良く用いられている黒鉛を主成分とする材料を用い
た。また、ガラス基板８３に蛍光体を塗布する方法はス
ラリー法を用いた。

【０１９６】また、蛍光膜８４の内面側には通常メタル
バック８５が設けられる。メタルバックは、蛍光膜作製
後、蛍光膜の内面側表面の平滑化処理（通常フィルミン
グと呼ばれる）を行い、その後、Ａｌを真空蒸着するこ
とで作製した。尚、フェースプレート８６には、更に蛍
光膜８４の導伝性を高めるため、蛍光膜８４の外面側に
透明電極（不図示）が設けられる場合もあるが、本実施
例では、メタルバックのみで十分な導伝性が得られたの
で省略した。

【０１９７】また、前述の封着を行う際、カラーの場合
は各色蛍光体と電子放出素子とを対応させなくてはいけ
ないため、十分な位置合わせを行った。

【０１９８】以上のようにして完成したガラス容器内の
雰囲気を排気管（図示せず）を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Ｄｏｘ１〜Ｄ
ｏｘｍとＤｏｙ１〜Ｄｏｙｎを通じて、上述の基板９１
（図１０の７１に対応する）上に配設された複数の素子
の各々の素子電極５及び６間に電圧を印加し、導電性膜
２を通電処理（フォーミング処理）することによって、
各々の素子の該導電性膜２に電子放出部３を形成した。

【０１９９】ここで、上記フォーミング処理には図５の
（ｂ）に示す電圧波形を用いた。尚、図５の（ｂ）中、
Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であ
り、本実施例では、Ｔ１を１ミリ秒、Ｔ２を１０ミリ秒
とし、波高値（フォーミング時のピーク電圧）は、０．
１Ｖステップで昇圧して行なった。また、本実施例のフ
ォーミング処理は、約１×１０マイナス６乗ｔｏｒｒの
真空雰囲気下で６０秒間行った。また、ここで、後述す
る還元処理時に導電性膜の抵抗値をモニターするための
未フォーミング素子を残しておく。

【０２００】以上のように作成された電子放出部３は、
酸化パラジウムを主成分とする微粒子が分散配置された
状態となり、その微粒子の平均粒径は３０オングストロ
ームであった。

【０２０１】工程−ｉ 次に、上記各素子の電子放出部を含む導電性膜４の還元
処理を行う（図１９の（ｉ））。

【０２０２】フェースプレート８６、支持枠８２、リア
プレート８１で構成された外囲器内を、真空排気ポンプ
にて１×１０^-6ｔｏｒｒの真空度とし、温度コントロー
ラに接続されたヒーターにて１３０℃より２００℃の間
の温度に素子を加熱し、約１０時間保持した。上記未フ
ォーミング素子の導電性膜２（ＰｄＯ微粒子膜）は還元
されて、Ｐｄ金属の微粒子膜に変化し、そのシート抵抗
は５×１０² Ω／□となり、還元前と比べて２桁小さく
なった。

【０２０３】以上のようにしてフォーミング処理を行い
電子放出部３を形成した後、還元処理を行って、複数の
電子放出素子９４（図１０の７４に対応する）が基板９
１上に配設された本実施例の電子源を作製した。

【０２０４】次に、上記外囲器内の真空度を１×１０^-6
ｔｏｒｒ程度とし、不図示の排気管をガスバーナーで熱
することで溶着し外囲器の封止を行った。

【０２０５】最後に封止後の真空度を維持するために、
ゲッター処理を行った。これは、封止を行う直前に、高
周波加熱等の加熱法により、該外囲器内の所定の位置
（不図示）に配置されたゲッターを加熱し、蒸着膜を形
成処理した。尚、ゲッターはＢａ等を主成分とした。

【０２０６】以上のように、単純マトリックス配置の電
子源を用いて構成した表示パネルを、ＮＴＳＣ方式のＴ
Ｖ信号に応じて表示を行うため、前述の図１２の駆動回
路を装着してテレビジョンの表示が可能な画像形成装置
を完成した。尚、本実施例における表示画像の変調方式
には、パルス幅変調方式を用いた。

【０２０７】以上のように完成した画像形成装置は、各
電子放出素子に、容器外端子Ｄｏｘ１〜Ｄｏｘｍ及びＤ
ｏｙ１〜Ｄｏｙｎを通じ、駆動電圧が印加されること
で、電子放出され、高圧端子Ｈｖを通じ、メタルバック
８５に１０ｋＶの高圧が印加されることで、電子ビーム
が加速され、蛍光膜８４に衝突し、蛍光膜８４を励起・
発光させることで画像を表示するものであるが、本実施
例における上記画像形成装置は、上述の通り、その電子
放出素子の製造工程において、該素子の構成要素である
導電性膜の還元処理を施すことにより、低消費電力で駆
動可能な電子源を具備し、よって、低消費電力で駆動可
能な画像形成装置とすることができた。

【０２０８】（実施例３）本実施例は、還元処理とし
て、還元性ガス雰囲気中での加熱処理を行った例を示す
ものである。

【０２０９】本実施例で作成される電子放出素子は、図
３に示された構成を有するものであり、その作成方法
も、前述の実施例１の工程ａ〜工程ｄまでは同様に行わ
れる。

【０２１０】工程−ｅ 実施例１と同様にして、基板１上の素子電極５及び６間
に、電子放出部３を有する導電性膜４を形成した素子
（図３の（ｃ））と、モニター用の未フォーミングの素
子（実施例１の工程ａ〜ｃまでを同様に施した素子）と
を、図４に示した装置内に配置し、該装置内を、図２０
に示すように、還元ガスボンベから２％水素を含む窒素
を導入し、該２％水素を含む窒素が室温において１ミリ
ｔｏｒｒの分圧で存在する雰囲気中で、１３０℃より２
００℃の間の温度に該両素子を加熱して、約１時間保持
した。

【０２１１】上記約１時間の保持により、上記未フォー
ミング素子のＰｄＯ_x 微粒子膜は還元され、Ｐｄ金属の
微粒子膜に変化して、シート抵抗は５×１０² オーム／
□となり、該還元処理前と比べて約２桁小さくなった。

【０２１２】また、以上のように作成された本実施例の
電子放出素子を、実施例１と同様に図４に示す装置内
で、その電子放出特性の測定評価を行った。尚、該測定
条件は、アノード電極３４と電子放出素子間の距離Ｈを
４ｍｍ、アノード電極の電位を１ｋＶ、電子放出特性測
定時の真空装置内の真空度を１×１０^-6ｔｏｒｒとし
た。

【０２１３】まず、上記電子放出素子の電極５及び６の
間に素子電圧を印加し、その時に流れる素子電流Ｉｆ及
び放出電流Ｉｅを測定したところ、図６に示したような
電流−電圧特性が得られた。

【０２１４】本素子では、素子電圧（Ｖｆ）８Ｖ程度か
ら放出電流Ｉｅが認められ、素子電圧１４Ｖでは素子電
流Ｉｆが２．２ミリＡ、放出電流Ｉｅが１．１マイクロ
Ａとなり、電子放出効率η＝（Ｉｅ／Ｉｆ）×１００
（％）は０．０５％であった。

【０２１５】一方、前記還元処理前の素子に関しては、
電子放出部を含むＰｄＯ微粒子膜（導電性膜）自体の抵
抗は３．５キロオーム、亀裂部の抵抗は６．４キロオー
ムであったのに対し、還元処理後の素子（本実施例の電
子放出素子）は、ＰｄＯ微粒子膜の抵抗が３５オームと
なり、亀裂部の抵抗と比較して十分無視できる大きさに
減少していた。

【０２１６】即ち、還元処理前の電子放出素子と還元処
理後の電子放出素子に関し、同じ量の放出電子を得るた
めには、還元処理前の素子に印加する電圧は２２Ｖとな
り１素子あたりの電子放出時パワーは４８ミリＷとなっ
てしまう一方、本実施例における還元処理後の素子では
電子放出時のパワーは３１ミリＷとなり、還元処理前の
素子の約２／３に消費電力に抑えることが可能になっ
た。

【０２１７】また、本実施例における還元処理は、実施
例１に比べると、処理時間が１０時間から１時間に短縮
され、製造の速度を上げることが可能になり、大気圧の
電気炉中で処理を行うため、製造装置を簡略化できるよ
うになった。

【０２１８】（実施例４）本実施例の電子放出素子は図
７の構成を有し、また、不図示ではあるが、かかる構成
を有する電子放出素子を基板上に２５個形成した。

【０２１９】以下に、本実施例の電子放出素子の製造方
法に関し、図３の（ａ）〜（ｃ）及び図７の（ａ）及び
（ｂ）を用いて説明する。

【０２２０】工程−ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板１上に、素子電極５お
よび６間の素子電極間ギャップＬとなるべきパターンを
ホトレジスト（ＲＤ−２０００Ｎ−４１日立化成社製）
形成し、真空蒸着法により、厚さ５ｎｍのＴｉ、厚さ１
００ｎｍのＮｉを順次堆積した。

【０２２１】ホトレジストパターンを有機溶剤で溶解
し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素子電極間隔Ｌ
は２０μｍとし、素子電極の幅Ｗが３００μｍを有する
素子電極５、６を形成した（図３の（ａ））。

【０２２２】工程−ｂ 工程−ａで形成した素子電極５、６を含む基板表面全面
に、膜厚５０ｎｍのＣｒ膜を真空蒸着により堆積し、更
にホトレジストを全面に塗布した後、素子電極ギャップ
及びこの近傍に、長さＬ以上、幅Ｗ’の開口を有する不
図示のマスクを使用して、パターンニング・現像・開口
部のＣｒのエッチングにより、電極ギャップＬおよび素
子電極５、６の一部を露出し、幅Ｗ’を有するＣｒマス
クを作製する。また、Ｗ’は１００μｍとした。

【０２２３】そのうえに有機Ｐｄ（ｃｃｐ４２３０奥野
製薬（株）社製）をスピンナーにより回転塗布、３００
℃で１０分間の加熱焼成処理をした。この後、酸エッチ
ャントでＣｒをエッチングし、リフトオフすることによ
り導電性膜４を形成した（図３の（ｂ））。

【０２２４】また、こうして形成された主成分としてＰ
ｄＯよりなる微粒子からなる導電性膜４の膜厚は１００
オングストローム、シート抵抗値は２×１０⁴ オ−ム／
□であった。

【０２２５】なおここで述べる微粒子膜とは、上述した
ように、複数の微粒子が集合した膜であり、その微細構
造として、微粒子が個々に分散配置した状態のみなら
ず、微粒子が互いに隣接、あるいは、重なり合った状態
（島状も含む）の膜をさし、その粒径とは、前記状態で
粒子形状が認識可能な微粒子ついての径をいう。

【０２２６】以上の工程により基板１上に、素子電極
５、６、導電性膜４等を形成した。

【０２２７】工程−ｃ 次に、図４の装置内に設置し、真空ポンプにて排気し、
２×１０^-5ｔｏｒｒの真空度に達した後、素子に素子電
圧Ｖｆを印加するための電源３１より、２５素子のうち
２４素子の素子電極５、６間にそれぞれ、電圧を印加
し、通電処理（フォーミング処理）した。

【０２２８】尚、このときのフォーミング処理の電圧波
形を図５の（ｂ）に示す。

【０２２９】図５の（ｂ）中、Ｔ１及びＴ２は電圧波形
のパルス幅とパルス間隔であり、本実施例ではＴ１を１
ミリ秒、Ｔ２を１０ミリ秒とし、電圧パルスの波高値
（フォーミング時のピーク電圧）は０．１Ｖステップで
昇圧し、フォーミング処理を行なった。また、フォーミ
ング処理中は、同時に、０．１Ｖの電圧で、Ｔ２間に抵
抗測定パルスを挿入し、抵抗を測定した。尚フォーミン
グ処理の終了は、抵抗測定パルスでの測定値が、約１Ｍ
オーム以上になった時とし、同時に、素子への電圧の印
加を終了した。

【０２３０】フォーミング処理を開始してから終了する
までの間に、素子電流Ｉｆは最大値をとる。その値をＩ
ｍａｘ、また、この時印加された電圧（パルス電圧の場
合はその波高値）をＶｆｏｒｍと呼ぶことにする。

【０２３１】それぞれの素子のフォーミング電圧Ｖｆｏ
ｒｍは、約７．０Ｖであった。

【０２３２】工程−ｄ 続いて、フォーミング処理した２４素子のうち１２素子
のそれぞれの素子電極５、６間に対して、図５の（ａ）
の波形で、波高値を１４Ｖとして通電し、放出する電子
により、真空装置中に存在する炭素化合物から分解し
た、炭素あるいは炭素化合物を電子放出部３近傍に堆積
する防護膜形成処理を施した。

【０２３３】ここで、この防護膜形成処理を施した１２
素子を素子Ａ、フォーミング処理後に防護膜形成処理を
施さない残りの１２素子を素子Ｂと呼ぶことにする。

【０２３４】防護膜形成処理は、図４の装置内で、素子
電極間に、パルス電圧を、放出電流Ｉｅを測定しながら
印加した。尚、この時、図４の装置内の真空度は、１．
５×１０^-5ｔｏｒｒであった。

【０２３５】放出電流Ｉｅが約３０分で飽和したため、
防護膜形成処理を終了した。

【０２３６】工程−ｅ 次に、フォーミング処理を施さない１素子を含めたすべ
ての素子に対して還元処理を施した。

【０２３７】２％水素を含む窒素ガスを不図示の還元ガ
ス導入管を通じて導入し、不図示のマスフローコントロ
ーラーの制御により真空装置内のガス圧を約１ｍＴｏｒ
ｒとした。

【０２３８】前工程までに作成した２５素子すべてをこ
の雰囲気下に１時間曝すことにより、ＰｄＯを主成分と
する導電性薄膜４は還元されて、Ｐｄ微粒子膜となり、
還元後の導電性膜のシート抵抗は５×１０² オーム／□
となり還元前の膜の抵抗に比較して２けたほど小さくな
った。

【０２３９】この膜の抵抗変化は、フォーミング処理を
施さなかった残りの１素子の素子電極間の抵抗値（素子
抵抗値と呼ぶことにする。）を、還元処理の前後で測定
することにより確かめられており、具体的には、還元処
理前に４キロオームであった素子抵抗値が、還元処理後
には約１００オームとなった。

【０２４０】通常、電子放出素子駆動時において上述の
素子構成と駆動条件の場合、素子電流はほぼ１ｍＡ流れ
る。

【０２４１】仮に、還元処理を施さなかった場合、電子
放出部３の両脇の導電性膜４の有する電気抵抗により、
約４Ｖの電圧降下が起き、約４ｍＷの無効な電力を消費
する。

【０２４２】通常、表面伝導型電子放出素子の電流電圧
特性は、図６で示されるように、放出電流はＶｔｈ付近
の電圧値から急峻に立ち上がり、電圧が増加するにとも
ない指数関数的に増加するという特徴を持つ。このた
め、還元処理を施さない導電性膜４は、無効な電力を消
費するだけでなく、該導電性膜での電圧降下により、電
子放出部３に印加される電圧を減少させ、放出電子量を
も低下させてしまう。

【０２４３】このため、還元処理を施さない電子放出素
子の放出電流量を、還元処理を施した電子放出素子の放
出電流量と等しくするためには、還元処理を施さない電
子放出素子の駆動電圧を、還元処理を施した電子放出素
子の駆動電圧よりも約４Ｖ高い駆動電圧で駆動しなけれ
ばならない。

【０２４４】従って表面伝導型電子放出素子を低電圧、
低消費電力で効率よく駆動するためには、この還元処理
工程は極めて有効である。

【０２４５】上述の工程で作製した表面伝導型電子放出
素子の形態及び特性を把握するために、素子Ａ、Ｂを各
１個ずつ電子顕微鏡で観察し、残りの素子についてはそ
の電子放出特性の測定を上述の図４の装置を用いて行っ
た。尚、アノード電極と電子放出素子間の距離を４ｍ
ｍ、アノード電極の電位を１ｋＶ、電子放出特性測定時
の真空装置内の真空度を１×１０^-6ｔｏｒｒとした。

【０２４６】素子Ａ、Ｂとも、電極５及び６の間に素子
電圧を１４Ｖ印加し、その時に流れる素子電流Ｉｆ及び
放出電流Ｉｅを測定した。

【０２４７】素子Ａ、Ｂそれぞれ１１素子の平均値で比
較すると、素子電圧１４Ｖでは素子電流Ｉｆが素子Ａで
１．０ｍＡ、素子Ｂで１．２ｍＡ、放出電流Ｉｅが素子
Ａで０．５マイクロＡ、素子Ｂで０．４５マイクロＡと
なり、電子放出効率η＝Ｉｅ／Ｉｆ（％）は素子Ａで
０．０５％、素子Ｂで約０．０４％であった。各素子で
の放出電流のばらつき、この場合、放出電流の平均値に
対する標準偏差の割合が、素子Ａでは約６％であったの
に対し、素子Ｂでは約１０％であった。

【０２４８】以上より、素子Ａは素子Ｂに比べ無効電流
（電子放出に寄与しない素子電流）が少なく、また、わ
ずかに電子放出効率においても優れ、特に均一性に関し
て優位であることが示された。

【０２４９】電子顕微鏡で観察した素子Ａ、Ｂの形態
は、素子Ａでは図２１で示すように、電子放出部３の近
傍で、主に導電性膜４と基板１との境界付近に、正負両
側において防護膜１１が被膜されており、特に正極側に
多く観察された。素子Ｂにおいても、素子Ａと同様な被
膜が観察されたが、被膜の量は素子Ａに比較して極端に
少なく、また、一部に被膜が形成されていない領域も見
られた。

【０２５０】さらに、高倍率のＦＥ−ＳＥＭで観察する
と、素子Ｂ、即ち、防護膜形成処理を行わず還元処理を
した素子の電子放出部３の近傍で、微粒子及び導電性膜
４の一部の変形・移動が観察された。また、わずかであ
るが、導電性膜４の一部が電子放出部を再び覆うこと
で、素子電極５、６間が電気的に短絡した微小な領域も
確認された。これは還元処理の影響による電子放出部３
の部分的な破壊と思われる。一方、防護膜形成処理後に
還元処理をした素子Ａでは、このような部位はほとんど
観察されなかった。

【０２５１】また、防護膜１１は、金属微粒子の周辺及
び微粒子間にも形成されているようであった。また、こ
の防護膜をＴＥＭ、ラマン等で観察すると、グラファイ
ト、アモルファスカーボンを主成分とする、炭素及び炭
素化合物から成る被膜１１が観察された。

【０２５２】これらの観察から、素子Ｂでは、還元処理
による微粒子及び放出部３の近傍の薄膜の表面エネルギ
ーの活性化などにより、微粒子及び薄膜の一部が変形・
移動するなどの電子放出部３の部分的破壊を引き起こ
し、その結果、複数素子間で電子放出量にばらつきを生
じさせたと考えられる。一方素子Ａでは、防護膜形成処
理により電子放出部３近傍に形成した炭素および炭素化
合物の被膜１１が、還元処理における電子放出部３の部
分的破壊を防ぐ防護膜となり、これにより安定した還元
処理が行われ、複数素子間においてもばらつきの少ない
素子の作製を可能とした。

【０２５３】（実施例５）本実施例は、実施例４で作製
した素子Ａのタイプの多数の表面伝導型電子放出素子の
導電性膜の材料をＳｎＯ₂ とし、単純マトリクス配置し
た画像形成装置の例である。

【０２５４】本実施例の電子源の一部の平面図を図１６
に示す。また、図１７は、図１６中のＡ−Ａ’断面図、
図１８及び図１９は、その製造工程の一部を示すもので
ある。但し、図１６、図１７、図１８、図１９におい
て、同じ記号を示したものは、同じ部材を示す。

【０２５５】ここで、９１は基板、９２は図９のＤｘｍ
に対応するＸ方向配線（下配線とも呼ぶ）、９３は図９
のＤｙｎに対応するＹ方向配線（上配線とも呼ぶ）、４
は導電性膜、５及び６は素子電極、１６１は層間絶縁
層、１６２は、素子電極５と下配線９２との電気的接続
のためのコンタクトホールである。

【０２５６】以下に、本実施例の電子源及び画像形成装
置の製造方法を工程順に従って具体的に説明する。

【０２５７】工程−ａ 清浄化した青板ガラス上に厚さ０．５マイクロｍのシリ
コン酸化膜をスパッタ法で形成した基板９１上に、真空
蒸着により厚さ５．０ｎｍのＣｒ、厚さ６００ｎｍのＡ
ｕを順次積層した後、ホトレジスト（ＡＺ１３７０ヘキ
スト社製）をスピンナーにより回転塗布、ベークした
後、ホトマスク像を露光、現像して、下配線９２のレジ
ストパターンを形成し、Ａｕ／Ｃｒ堆積膜をウヱットエ
ッチングして、所望の形状の下配線９２を形成する（図
１８の（ａ））。

【０２５８】工程−ｂ 次に厚さ１．０マイクロｍのシリコン酸化膜からなる層
間絶縁層１６１をＲＦスパッタ法により堆積する（図１
８の（ｂ））。

【０２５９】工程−ｃ 工程ｂで堆積したシリコン酸化膜にコンタクトホール１
６２を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層１６１をエッチングしてコ
ンタクトホール１６２を形成する（図１８の（ｃ））。
エッチングはＣＦ４とＨ２ガスを用いたＲＩＥ（Ｒｅａ
ｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によった。

【０２６０】工程−ｄ その後、素子電極５、６と素子電極間ギャップＬ１とな
るべきパターンをホトレジスト（ＲＤ−２０００Ｎ−４
１日立化成社製）形成し、真空蒸着法により、厚さ５．
０ｎｍ５．０ｎｍのＴｉ、厚さ１００ｎｍのＮｉを順次
堆積した。ホトレジストパターンを有機溶剤で溶解し、
Ｎｉ／Ｔｉ堆積膜をリフトオフし、素子電極間隔Ｌ１は
２０マイクロｍとし、素子電極の幅Ｗ１を３００マイク
ロｍ、を有する素子電極５、６を形成した（図１８の
（ｄ））。

【０２６１】工程−ｅ 素子電極５、６の上に上配線９３のホトレジストパター
ンを形成した後、厚さ５．０ｎｍのＴｉ、厚さ５００ｎ
ｍのＡｕを順次真空蒸着により堆積し、リフトオフによ
り不要の部分を除去して、所望の形状の上配線９３を形
成した（図１８の（ｅ））。

【０２６２】工程−ｆ 素子電極ギャップＬ１およびこの近傍に開口を有するメ
タルマスクを用い、酸素雰囲気中でＳｎをスパッタする
事で、ＳｎとＳｎＯ₂ の混合物からなる導電性膜２を形
成した（図１８の（ｆ））。また、導電性膜２の幅（図
７のＷ’に相当する）は１００マイクロｍとした。ま
た、こうして形成された主元素としてＳｎＯ₂ よりなる
微粒子からなる導電性膜２の膜厚は７０オングストロー
ム、シート抵抗値は２．５×１０⁴ オーム／□であっ
た。なおここで述べる微粒子膜とは、上述したように、
複数の微粒子が集合した膜であり、その微細構造とし
て、微粒子が個々に分散配置した状態のみならず、微粒
子が互いに隣接、あるいは、重なり合った状態（島状も
含む）の膜をさし、その粒径とは、前記状態で粒子形状
が認識可能な微粒子ついての径をいう。

【０２６３】工程−ｇ Ｃｒ膜１７１および焼成後の導電性膜２を酸エッチャン
トによりエッチングして所望のパターンを形成した（図
１９の（ｇ））。

【０２６４】工程−ｈ コンタクトホール１６２部分以外にレジストを塗布する
ようなパターンを形成し、真空蒸着により厚さ５．０ｎ
ｍのＴｉ、厚さ５００ｎｍのＡｕを順次堆積した。リフ
トオフにより不要の部分を除去することにより、コンタ
クトホール１６２を埋め込んだ（図１９の（ｈ））。

【０２６５】以上の工程により絶縁性基板９１上に下配
線９２、層間絶縁層１６１、上配線９３、素子電極５、
６、導電性薄膜２等を形成した。

【０２６６】次に、以上のようにして作成した素子基板
を用いて、電子源及び画像形成装置を構成した例を、図
１０と図１１を用いて説明する。

【０２６７】上述のように、多数の素子が配設された素
子基板９１をリアプレート８１上に固定した（尚、本実
施例における基板９１は、図１０の７１に対応する）
後、基板９１の５ｍｍ上方に、フェースプレート８６
（ガラス基板８３の内面に蛍光膜８４とメタルバック８
５が形成されて構成される）を支持枠８２を介し配置
し、フェースプレート８６、支持枠８２、リアプレート
８１の接合部にフリットガラスを塗布し、大気中あるい
は窒素雰囲気中で４００℃ないし５００℃で１０分以上
焼成することで封着した（図１０）。

【０２６８】また、リアプレート８１への基板９１の固
定もフリットガラスで行った。

【０２６９】尚、図１０において、７２、７３はそれぞ
れ本実施例の前記下配線９２、前記上配線９３に対応し
ている。

【０２７０】蛍光膜８４は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状（図１１の（ａ））を採用し、先にブラックストライ
プを形成し、その間隙部に各色蛍光体を塗布し、蛍光膜
８４を作製した。

【０２７１】ブラックストライプの材料としては、通常
良く用いられている黒鉛を主成分とする材料を用いた。

【０２７２】ガラス基板８４に蛍光体を塗布する方法は
スラリー法を用いた。また、蛍光膜８４の内面側には通
常メタルバック８５が設けられる。メタルバックは、蛍
光膜作製後、蛍光膜の内面側表面の平滑化処理（通常フ
ィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸
着することで作製した。

【０２７３】フェースプレート８６には、更に、蛍光膜
８４の導伝性を高めるため、蛍光膜８４の外面側に透明
電極（不図示）が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導伝性が得られたので省
略した。

【０２７４】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。

【０２７５】以上のようにして完成したガラス容器内の
雰囲気を排気管（図示せず）を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Ｄｏｘ１〜Ｄ
ｏｘｍとＤｏｙ１〜Ｄｏｙｎを通じ、上述の基板９１
（図１０の７１に対応する）上に配設された複数の素子
の各々の電極５、６間に電圧を印加し、電子放出部３
を、導電性膜２をフォーミング処理することにより作成
した。

【０２７６】フォーミング処理の電圧波形は、図５の
（ｂ）と同様である。

【０２７７】図５の（ｂ）中、Ｔ１及びＴ２は電圧波形
のパルス幅とパルス間隔であり、本実施例ではＴ１を１
ミリ秒、Ｔ２を１０ミリ秒とし、電圧パルスの波高値
（フォーミング時のピーク電圧）は０．１Ｖステップで
昇圧し、フォーミング処理を行なった。尚、本工程は約
１×１０^-6ｔｏｒｒの真空雰囲気下で行った。

【０２７８】また、フォーミング処理中は、同時に、
０．１Ｖの電圧で、Ｔ２間に抵抗測定パルスを挿入し、
抵抗を測定した。尚、フォーミング処理の終了は、抵抗
測定パルスでの測定値が、約１Ｍオーム以上になった時
とし、同時に、素子への電圧の印加を終了した。

【０２７９】それぞれの素子のフォーミング電圧Ｖｆｏ
ｒｍは、約４Ｖであった。

【０２８０】このように作成された電子放出部３は、Ｓ
ｎＯｘを主成分とする微粒子が分散配置された状態とな
り、その微粒子の平均粒径は４．０ｎｍであった。

【０２８１】次に、フォーミング処理時と同一の真空雰
囲気下において、容器外端子Ｄｏｘ１〜ＤｏｘｍとＤｏ
ｙ１〜Ｄｏｙｎを通じ、上記各出素子の電極５、６間
に、図５の（ａ）で示されるパルスを印加し、防護膜形
成処理を施した。

【０２８２】本実施例では、防護膜形成処理パルスの波
高値を１４Ｖとし、放出電流Ｉｅを測定しながらおこな
い、約３０分でＩｅが飽和したため、防護膜形成処理を
終了した。

【０２８３】次に、還元処理を施した。

【０２８４】２％水素を含む窒素ガスを不図示の排気管
を通じて導入し、不図示のマスフローコントローラーの
制御によりガラス容器内のガス圧を約１ｍｔｏｒｒとし
た。

【０２８５】この雰囲気下において素子を１時間曝すこ
とにより、ＳｎＯ₂ 微粒子は完全に還元されてＳｎ微粒
子膜となった。これにより、導電性膜４のシート抵抗値
は６×１０² オーム／□となり、還元処理前と比べて２
桁ほど小さくなった。

【０２８６】フォーミング、防護膜形成処理、還元処理
を行い、電子放出部３を形成し電子放出素子９４（図１
０の７４に対応する）を作製した。

【０２８７】次に、１０^-6ｔｏｒｒ程度の真空度まで、
排気し、不図示の排気管をガスバーナーで熱することで
溶着し外囲器の封止を行った。

【０２８８】最後に封止後の真空度を維持するために、
高周波加熱法でゲッター処理を行った。これは、封止を
行う直前に、高周波加熱などの加熱法により、画像形成
装置内の所定の位置（不図示）に配置されたゲッターを
加熱し、蒸着膜を形成処理した。尚、ゲッターはＢａを
主成分とした。

【０２８９】以上のように完成した本発明の画像表示装
置において、各電子放出素子には、容器外端子Ｄｏｘ１
〜Ｄｏｘｍ、Ｄｏｙ１〜Ｄｏｙｎを通じ、走査信号及び
変調信号を不図示の信号発生手段よりそれぞれ、印加す
ることにより、電子放出させ、高圧端子Ｈｖを通じ、メ
タルバック８５に１０ｋＶの高圧を印加し、電子ビーム
を加速し、蛍光膜８４に衝突させ、励起・発光させるこ
とで画像を表示した。

【０２９０】本発明において作成された電子源は、消費
電力が少なく、駆動電圧も低く設定することが可能にな
り、周辺回路等の負担も軽減さされ安価な装置が提供で
きた。

【０２９１】また、本発明の画像表示装置は、均一性に
優れ、低消費電力で動作し、良好な画像を表示した。

【０２９２】（実施例６）本実施例は多数の表面伝導型
電子放出素子と、制御電極（グリッド）を有する画像形
成装置の例である。

【０２９３】本実施例の画像形成装置の製造方法は、実
施例３とほぼ同等な方法で作製したので説明を省略す
る。

【０２９４】ただし、本実施例においては、表面伝導型
電子放出素子の素子電極間ギャップ長を５０マイクロｍ
とした。また、還元処理工程も実施例３とほぼ同様であ
るが、本実施例では２％水素を含む窒素ガスのガス圧を
約１００ミリＴｏｒｒとし、この雰囲気下で３０分曝す
ことにより還元処理を行った。

【０２９５】まず、表面伝導型電子放出素子を基板上に
多数個設けた電子源と、これを応用した表示装置の実施
例を説明する。

【０２９６】図１４は、本実施例の梯子型配置の電子源
の一部を示すための模式図である。図１４において、１
１０は青板ガラスからなる電子源基板、点線で囲んだ１
１１は前記電子源基板１１０上に設けられた表面伝導型
電子放出素子、１１２のＤｘ’１〜Ｄｘ’６は前記表面
伝導型電子放出素子を配線するための共通配線をあらわ
している。

【０２９７】前記表面伝導型電子放出素子１１１は、電
子源基板１１０上に、Ｘ方向に沿って行をなして形成さ
れ（以下、これを素子行と呼ぶ）、各素子行の表面伝導
型電子放出素子は配線電極１１２によって電気的に並列
に配線されている。さらに、例えば素子行の第１行と第
２行の片側の共通配線を配線電極Ｄｘ’２が兼ねている
ように、本実施例においては隣接する素子行の隣接する
側の共通配線を１本の配線電極で行っている。

【０２９８】本実施例の電子源は、図１３の素子行と比
較して同一形状の表面伝導型電子放出素子と配線電極を
用いた場合に、Ｙ方向に配列する配列間隔を小さくする
ことができるという利点がある。

【０２９９】本実施例の電子源は、配線電極間に適宜の
駆動電圧を印加することにより、各素子行を独立に駆動
することが可能である。すなわち、電子ビームを放出さ
せたい素子行には電子放出しきい値を上回る適当な電圧
を、また電子ビームを放出しない素子行には電子放出し
きい値を越えない適当な電圧（例えば０［Ｖ］）を印加
すればよい（なお、以下の説明では、電子放出しきい値
を上回る適当な駆動電圧をＶｏｐｅ［Ｖ］と記す）。

【０３００】例えば、第３行だけを駆動したい場合に
は、Ｄｘ’１〜Ｄｘ’３の各配線電極には０［Ｖ］の電
位を、またＤｘ’４からＤｘ’６の各配線電極にはＶｏ
ｐｅ［Ｖ］の電位を印加する。その結果、第３行の素子
行には、Ｖｏｐｅ−０＝Ｖｏｐｅ［Ｖ］の電圧が印加さ
れるが、他の素子行に対しては、０−０＝０［Ｖ］かま
たはＶｏｐｅ−Ｖｏｐｅ＝０［Ｖ］というように０
［Ｖ］の電圧が印加されることになるわけである。

【０３０１】また、たとえば第２行と第５行を同時に駆
動させる場合には、配線電極Ｄｘ’１とＤｘ’２とＤ
ｘ’６には０［Ｖ］の電位を、配線電極Ｄｘ’３とＤ
ｘ’４とＤｘ’５にはＶｏｐｅ［Ｖ］の電位を印加すれ
ばよい。このように、本実施例においても任意の素子行
を選択的に駆動することが可能である。

【０３０２】なお、上記図１４の電子源においては、図
示の便宜上から、表面伝導型電子放出素子をＸ方向には
１行あたり１２素子をならべたが、実際には２００個の
素子が配列している。また、Ｙ方向には５行の素子行を
並べたが、実際には２００行の素子行が配列している。

【０３０３】次に、上記の電子源を用いた平面型ＣＲＴ
について例を挙げて説明する。

【０３０４】図１５は、前記図１４の電子源を備えた平
板型ＣＲＴのパネル構造を示すための図であり、図中８
８はガラス製の真空容器（外囲器）で、その一部である
８６は表示面側のフェースプレートを示している。フェ
ースプレート８６の内面には、ＩＴＯを材料とする透明
電極が形成され、さらに該透明電極上には赤、緑、青の
蛍光体がストライプ状に塗り分けられている。図面の複
雑化を避けるため、図中では透明電極と蛍光体を合わせ
て記号８４で示している。なお、各色の蛍光体の間には
ＣＲＴの分野では公知のブラックストライプ（図１１の
（ａ））を設けており、また蛍光体の上には同じく公知
のメタルバック層を形成している。前記透明電極は、電
子ビームの加速電圧を印加できるように端子Ｈｖを通じ
て真空容器外と電気的に接続されている。

【０３０５】また、１１０は真空容器８８の底面に固定
された電子源の基板で、前記図１４で説明したように表
面伝導型電子放出素子が配列形成されている。各素子行
の配線電極は、片側のパネル側面に設けられた電極端子
Ｄｏｘ１〜Ｄｏｘ（ｍ＋１）に接続しており（ただし、
本実施例ではｍ＝２００）、真空容器外から駆動電気信
号が印加できるようになっている。

【０３０６】また、基板１１０とフェースプレート８６
の中間には、ストライプ状のグリッド電極１２０が設け
られている。グリッド電極１２０は、前記素子行と直行
して（すなわちＹ方向に沿って）２００本が独立して設
けられており、各グリッド電極には電子ビームを通過さ
せるための開口１２１が設けられている。開口１２１は
各表面伝導型電子放出素子に対応して１個ずつ円形のも
のが設けられている。各グリッド電極は、電子端子Ｇ１
〜Ｇｎ荷より真空容器外と電気的に接続されている（た
だし、本実施例ではｎ＝２００）。

【０３０７】本表示パネルでは、表面伝導型電子放出素
子の素子行とグリッド電極で２００×２００のＸＹマト
リックスを構成している。したがって、素子行を１行ず
つ順次駆動（走査）していくのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加することに
より、各電子ビームの蛍光体への照射を制御し、画像を
１ラインずつ表示していくものである。

【０３０８】次に、上述の梯子型配置の電子源を用いて
構成した表示パネルを、ＮＴＳＣ方式のＴＶ信号に応じ
て表示を行うため、図２３の駆動回路を用いてテレビジ
ョンの表示をおこなった。尚、本実施例における表示画
像の変調方式には、パルス幅変調方式を用いた。

【０３０９】以上のように完成した本発明に好適な画像
表示装置において、こうして、各電子放出素子には、容
器外端子Ｄｏｘ１〜Ｄｏｘ（ｍ＋１）、Ｇ１〜Ｇｎを通
じ、グリッド電極列に画像１ライン分の変調信号を同時
に印加することにより、各電子ビームの蛍光体への照射
を制御し、高圧端子Ｈｖを通じ、透明電極（不図示）に
１０ｋＶの高圧を印加し、電子ビームを加速し、蛍光膜
８４に衝突させ、励起・発光させることで、良好な画像
を画像を表示した。

【０３１０】本発明において作成された画像表示装置
は、消費電力が少なく、駆動電圧も低く設定することが
可能になり、良好な画像を表示した。また、周辺回路等
の負担も軽減さされ安価な装置が提供できた。

【０３１１】（実施例７）実施例１ではＰｄＯ微粒子膜
の還元処理として真空中での加熱で行ったが、本実施例
では還元処理として還元性溶液中での加熱処理としたも
のである。

【０３１２】本実施例の電子放出素子は、図７の構成を
有し、その製造方法は実施例１の工程ａ〜工程ｄまでは
同様である。

【０３１３】実施例１と同様に、基板１上の素子電極
５、６間に、電子放出部３を含む導電性膜４を形成した
素子（図３の（ｃ））に対し、以下の還元処理を施し
た。

【０３１４】工程−ｅ 図２２に示すように、１００％ギ酸の液体（還元性溶
液）中で、温度コントローラーに接続されたヒーターに
より、５０℃より６０℃の間の温度に素子を加熱し、約
２分間保持することで未フォーミング素子のＰｄＯ微粒
子膜は還元されＰｄ金属の微粒子膜に変化し、シート抵
抗は５×１０² オーム／□となり、還元前と比べて２桁
小さくなった。

【０３１５】また、上述の工程で作製した平面型の表面
伝導型電子放出素子の特性を把握するために、図４に示
した装置内で測定評価を行った。尚、測定条件は、アノ
ード電極と電子放出素子間の距離を４ｍｍ、アノード電
極の電位を１ｋＶ、電子放出特性測定時の真空装置内の
真空度を１×１０^-6ｔｏｒｒとした。

【０３１６】電子放出素子の素子電極５及び６の間に素
子電圧を印加し、その時に流れる素子電流Ｉｆ及び放出
電流Ｉｅを測定したところ、図６に示したような電流−
電圧特性が得られた。

【０３１７】本素子では、素子電圧８Ｖ程度から急激に
放出電流Ｉｅが増加し、素子電圧１４Ｖでは素子電流Ｉ
ｆが２．０ｍＡ、放出電流Ｉｅが１．２マイクロＡとな
り、電子放出効率η＝Ｉｅ／Ｉｆ（％）は０．０６％で
あった。

【０３１８】実施例１と同様、還元処理前は電子放出部
を含むＰｄＯ微粒子膜自体の抵抗が３．５キロオーム、
亀裂部の抵抗が７キロオームであった。

【０３１９】還元処理後は、ＰｄＯ微粒子膜の抵抗が３
０オームとなり、亀裂部の抵抗と比較して十分無視でき
る大きさに減少したことになる。

【０３２０】すなわち、還元前は同じ量の放出電子を得
るためには素子に印加する電圧は２１Ｖとなり１素子あ
たりの電子放出時パワーは４２ｍＷとなってしまうもの
が、本実施例のの還元処理により、２８ｍＷになり、約
２／３に消費電力を抑えることが可能になった。

【０３２１】本実施例での還元処理は、実施例１と比較
し、還元処理時間が１０時間から２分間に短縮され、製
造の速度を上げることが可能になり、ガスや真空装置を
必要としないため、製造装置を簡略化できる。

【０３２２】（実施例８）図２４は、以上説明した表面
伝導型電子放出素子を電子源として用いたディスプレイ
パネルに、例えば、テレビジョン放送をはじめとする種
々の画像情報源より提供される画像情報を表示できるよ
うに構成した表示装置の一例を示すための図である。

【０３２３】図２４中、５００はディスプレイパネル、
５０１はディスプレイパネルの駆動回路、５０２はディ
スプレイコントローラ、５０３はマチプレクサ、５０４
はデコーダ、５０５は入出力インターフェース回路、５
０６はＣＰＵ、５０７は画像生成回路、５０８および５
０９および５１０は画像メモリーインターフェース回
路、５１１は画像入力インターフェース回路、５１２お
よび５１３はＴＶ信号受信回路、５１４は入力部であ
る。尚、本表示装置は、例えば、テレビジョン信号のよ
うに映像情報と音声情報の両方を含む信号を受信する場
合には、当然映像の表示と同時に音声を再生するもので
あるが、本発明の特徴と直接関係しない音声情報の受
信、分離、再生、処理、記憶などに関する回路やスピー
カーなどについては説明を省略する。

【０３２４】以下、画像信号の流れに沿って各部の機能
を説明してゆく。

【０３２５】まず、ＴＶ信号受信回路５１３は、例え
ば、電波や空間光通信などのような無線伝送系を用いて
伝送されるＴＶ画像信号を受信する為の回路である。

【０３２６】尚、受信するＴＶ信号の方式は特に限られ
るものではなく、例えば、ＮＴＳＣ方式、ＰＡＬ方式、
ＳＥＣＡＭ方式等の諸方式でも良い。また、これらより
更に多数の走査線よりなるＴＶ信号（例えば、ＭＵＳＥ
方式をはじめとするいわゆる高品位ＴＶ）は、大面積化
や大画素数化に適した前記ディスプレイパネルの利点を
生かすのに好適な信号源である。

【０３２７】ＴＶ信号受信回路５１３で受信されたＴＶ
信号は、デコーダ５０４に出力される。

【０３２８】また、ＴＶ信号受信回路５１２は、例え
ば、同軸ケーブルや光ファイバー等のような有線伝送系
を用いて伝送されるＴＶ画像信号を受信するための回路
であるが、前記ＴＶ信号受信回路５１３と同様に、受信
するＴＶ信号の方式は特に限られるものではなく、ま
た、本回路で受信されたＴＶ信号もデコーダ５０４に出
力される。

【０３２９】また、画像入力インターフェース回路５１
１は、例えば、ＴＶカメラや画像読み取りスキャナーな
どの画像入力装置から供給される画像信号を取り込むた
めの回路で、取り込まれた画像信号はデコーダ５０４に
出力される。

【０３３０】また、画像メモリーインターフェース回路
５１０は、ビデオテープレコーダー（以下、ＶＴＲと略
す）に記憶されている画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ５０４に出力され
る。

【０３３１】また、画像メモリーインターフェース回路
５０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ５０４に出力される。

【０３３２】また、画像メモリーインターフェース回路
５０８は、所謂、静止画ディスクのように、静止画像デ
ータを記憶している装置から画像信号を取り込むための
回路で、取り込まれた静止画像データはデコーダ５０４
に入力される。

【０３３３】また、入出力インターフェース回路５０５
は、本表示装置と外部のコンピュータもしくはコンピュ
ータネットワークもしくはプリンター等の出力装置とを
接続するための回路であって、画像データや文字・図形
情報の入出力を行うのはもちろんのこと、場合によって
は本表示装置の備えるＣＰＵ５０６と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。

【０３３４】また、画像生成回路５０７は、前記入出力
インターフェース回路５０５を介して、外部から入力さ
れる画像データや文字・図形情報や、あるいはＣＰＵ５
０６より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば、画像データや文字・図形情報
を蓄積するための書き換え可能メモリーや、文字コード
に対応する画像パターンが記憶されている読み出し専用
メモリーや、画像処理を行うためのプロセッサー等をは
じめとして画像の生成に必要な回路が組み込まれてい
る。

【０３３５】本回路により生成された表示用画像データ
は、デコーダ５０４に出力されるが、場合によっては前
記入出力インターフェース回路５０５を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。

【０３３６】また、ＣＰＵ５０６は、主として本表示装
置の動作制御や、表示画像の生成や選択や編集に関わる
作業を行うもので、例えば、マルチプレクサ５０３に制
御信号を出力し、ディスプレイパネルに表示する画像信
号を適宜選択したり組み合わせたりする。

【０３３７】また、その際には表示する画像信号に応じ
てディスプレイパネルコントローラ５０２に対して制御
信号を発生し、画面表示周波数や走査方法（例えば、イ
ンターレースか、ノンインターレースか）や一画面の走
査線の数等、表示装置の動作を適宜制御する。

【０３３８】また、前記画像生成回路５０７に対して画
像データや文字・図形情報を直接出力したり、あるいは
前記入出力インターフェース回路５０５を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。

【０３３９】尚、ＣＰＵ５０６は、もちろんこれ以外の
目的の作業にも関わるものであっても良く、例えば、パ
ーソナルコンピュータやワードプロセッサ等のように、
情報を生成したり処理する機能に直接関わっても良い。
あるいは、前述したように、入出力インターフェース回
路５０５を介して外部のコンピュータネットワークと接
続し、例えば、数値計算などの作業を外部機器と協同し
て行っても良い。

【０３４０】また、入力部５１４は、前記ＣＰＵ５０６
に使用者が命令やプログラム、あるいはデータなどを入
力するためのものであり、例えば、キーボードやマウス
のほか、ジョイスティック、バーコードリーダー、音声
認識装置等の多様な入力機器を用いる事が可能である。

【０３４１】また、デコーダ５０４は、前記５０７乃至
５１３より入力される種々の画像信号を３原色信号、ま
たは輝度信号とＩ信号、Ｑ信号に逆変換するための回路
である。尚、同図中に点線で示すように、デコーダ５０
４は内部に画像メモリーを備えるのが望ましく、これ
は、例えば、ＭＵＳＥ方式をはじめとして、逆変換する
に際して、画像メモリーを必要とするようなテレビ信号
を扱うためである。

【０３４２】また、画像メモリーを備える事により、静
止画の表示が容易になる、あるいは前記画像生成回路５
０７及びＣＰＵ５０６と協同して画像の間引き、補間、
拡大、縮小、合成をはじめとする画像処理や編集が容易
に行えるようになるという利点が生まれるからである。

【０３４３】また、マルチプレクサ５０３は、前記ＣＰ
Ｕ５０６より入力される制御信号に基づき、表示画像を
適宜選択するものである。即ち、マルチプレクサ５０３
は、デコーダ５０４から入力される逆変換された画像信
号のうちから所望の画像信号を選択して駆動回路５０１
に出力する。その場合には、一画面表示時間内で画像信
号を切り替えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領域に分けて領域によっ
て異なる画像を表示することも可能である。

【０３４４】また、ディスプレイパネルコントローラ５
０２は、前記ＣＰＵ５０６より入力される制御信号に基
づき、駆動回路５０１の動作を制御するための回路であ
る。まず、ディスプレイパネルの基本的な動作に関わる
ものとして、例えば、ディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路５０１に対して出力する。

【０３４５】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば、画面表示周波数や走査方法
（例えば、インターレースか、ノンインターレースか）
を制御するための信号を駆動回路５０１に対して出力す
る。

【０３４６】また、場合によっては、表示画像の輝度や
コントラストや色調やシャープネスといった画質の調整
に関わる制御信号を駆動回路５０１に対して出力する場
合もある。

【０３４７】また、駆動回路５０１は、ディスプレイパ
ネル５００に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ５０３から入力される画像信
号と、前記ディスプレイパネルコントローラ５０２より
入力される制御信号に基づいて動作するものである。

【０３４８】以上、各部の機能について説明したが、図
２４に例示した構成により、本表示装置においては多様
な画像情報源より入力される画像情報をディスプレイパ
ネル５００に表示する事が可能である。

【０３４９】即ち、テレビジョン放送をはじめとする各
種の画像信号は、デコーダ５０４において逆変換された
後、マルチプレクサ５０３において適宜選択され、駆動
回路５０１に入入される。一方、デイスプレイコントロ
ーラ５０２は、表示する画像信号に応じて駆動回路５０
１の動作を制御するための制御信号を発生する。

【０３５０】駆動回路５０１は、上記画像信号と制御信
号に基づいて、ディスプレイパネル５００に駆動信号を
印加する。これにより、ディスプレイパネル５００にお
いて画像が表示される。

【０３５１】これら一連の動作は、ＣＰＵ５０６により
統括的に制御される。

【０３５２】また、本表示装置においては、前記デコー
ダ５０４に内蔵する画像メモリや画像生成回路５０７及
び情報の中から選択したものを表示するだけでなく、表
示する画像情報に対して、例えば、拡大、縮小、回転、
移動、エッジ強調、間引き、補間、色変換、画像の縦横
比変換等をはじめとする画像処理や、合成、消去、接
続、入れ換え、はめ込み等をはじめとする画像編集を行
う事も可能である。

【０３５３】また、本実施例の説明では特に触れなかっ
たが、上記画像処理や上記画像編集と同様に、音声情報
に関しても処理や編集を行なうための専用回路を設けて
も良い。

【０３５４】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピュータの端末機器、ワー
ドプロセッサをはじめとする事務用端末機器、ゲーム機
等の機能を一台で兼ね備えることが可能で、産業用ある
いは民生用として極めて応用範囲が広い。

【０３５５】尚、上記図２４は、表面伝導型電子放出素
子を電子源とするディスプレイパネルを用いた表示装置
の構成の一例を示したに過ぎず、これのみに限定される
ものでない事は言うまでもない。例えば、図２４の構成
要素のうち、使用目的上必要のない機能に関わる回路は
省いても差し支えない。また、これとは逆に、使用目的
によっては逆に, 使用目的によってはさらに構成要素を
追加しても良い。

【０３５６】例えば、本表示装置をテレビ電話機として
応用する場合には、テレビカメラ、音声マイク、照明
機、モデムを含む送受信回路等を構成要素に追加するの
が好適である。

【０３５７】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子源とするデイスプレイパネルの薄
形化が容易なため、表示装置の奥行きを小さくすること
ができる。

【０３５８】それに加えて、表面伝導型電子放出素子を
電子源とするディスプレイパネルは大画面化が容易で輝
度が高く視野角特性にも優れるため、本表示装置は、臨
場感あふれ、迫力にとんだ画像を視認性良く表示するこ
とが可能である。

【０３５９】

【発明の効果】以上説明した様に、本発明は、電子放出
素子の駆動電圧および消費電力を小さくすることが可能
となり、低消費電力な電子源及びこれを用いた高品位な
画像表示装置が実現可能となった。

【０３６０】更に、素子を構成する電極間隔を広くして
も無駄な電力消費を増大させることが無くなったため、
作製精度の悪い印刷などを用いた大量生産も可能になっ
た。

【図面の簡単な説明】

【図１】本発明に係る表面伝導型電子放出素子の構成を
示す模式的平面図（ａ）及び素子駆動時の等価回路図
（ｂ）。

【図２】本発明に係る還元処理前後の電子放出素子の電
流−電圧特性の例を示す図。

【図３】本発明に係る電子放出素子の製造方法を説明す
るための断面図。

【図４】電子放出特性を測定するための測定評価装置の
概略構成図。

【図５】本発明の製造方法に係る、通電フォーミングの
電圧波形の例を示す図。

【図６】本発明に係る表面伝導型電子放出素子の放出電
流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの典型的な関
係を示す図。

【図７】本発明に係る表面伝導型伝電子放出素子の基本
的な構成を示す模式的平面図（ａ）及び断面図（ｂ）。

【図８】本発明に係る表面伝導型伝電子放出素子の別の
態様を示す模式的断面図。

【図９】単純マトリクス配置の電子源を説明する模式
図。

【図１０】単純マトリクス配置の電子源を用いた、画像
形成装置の表示パネルの概略構成図。

【図１１】蛍光膜の例を示す図。

【図１２】単純マトリクス配置の電子源を用いた画像形
成装置をＮＴＳＣ方式のテレビ信号に応じて表示を行な
う例の駆動回路のブロック図。

【図１３】梯子配置の電子源を説明する模式図。

【図１４】梯子配置の電子源の別の態様を説明する模式
図。

【図１５】梯子配置の電子源を用いた画像形成装置の表
示パネルの概略構成図。

【図１６】単純マトリクス配置の電子源の一部を示す平
面図。

【図１７】図１６中のＡーＡ’断面図。

【図１８】単純マトリクス配置の電子源の製造方法の例
を示す断面図。

【図１９】単純マトリクス配置の電子源の製造方法の例
を示す断面図。

【図２０】還元ガスを用いた還元処理工程を説明する
図。

【図２１】防護膜被覆処理後の電子放出素子の概略断面
図。

【図２２】還元性溶液中での還元処理工程を説明する
図。

【図２３】梯子配置の電子源を用いた画像形成装置をＮ
ＴＳＣ方式のテレビ信号に応じて表示を行なう例の駆動
回路のブロック図。

【図２４】本発明の画像形成装置を用いた表示装置の例
を示す図。

【図２５】従来の表面伝導型電子放出素子の例を示す
図。

【符号の説明】

１，７１，９１，１１０，２２１ 基板 ２，２２６ 導電性膜 ３，２２３ 電子放出部 ４，２２４ 電子放出部を含む導電性膜 ５，６ 素子電極 １１ 防護膜 ２１ 段差形成部 ３１，３３ 電源 ３０，３２ 電流計 ３４ アノード電極 ３５ 真空装置 ３６ 排気ポンプ ７２，９２ Ｘ方向配線（下配線） ７３，９３ Ｙ方向配線（上配線） ７４，９４，１１１ 電子放出素子（表面伝導型電子放
出素子） ７５ 結線 ８１ リヤプレート ８２ 支持枠 ８３ ガラス基板 ８４ 蛍光膜 ８５ メタルバック ８６ フェースプレート ８８ 外囲器 ８９ 黒色導電材 ９０ 蛍光体 １０１ 表示パネル １０２ 走査回路 １０３ 制御回路 １０４ シフトレジスタ １０５ ラインメモリ １０６ 同期信号分離回路 １０７ 変調信号発生器 １１２ 共通配線 １２０ グリッド電極 １２１ 空孔 １２２ 共通配線容器外端子 １２３ グリッド容器外端子 １６２ コンタクトホール １６１ 層間絶縁層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜元 康弘 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 山本 敬介 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 塚本 健夫 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 山野辺 正人 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (56)参考文献 特開 平１−112631（ＪＰ，Ａ) 特開 平７−326287（ＪＰ，Ａ) 特開 平６−12997（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 9/02

Claims (25)

(57)【特許請求の範囲】
1. 【請求項１】 対向する電極間に、電子放出部を含む導
   電性膜を有する電子放出素子の製造方法において、電極
   間に形成された導電性膜に電子放出部を形成する工程
   と、該電子放出部が形成された導電性膜の電気抵抗を低
   減せしめる処理工程とを有し、前記導電性膜の電気抵抗
   を低減せしめる処理工程は、該導電性膜を還元処理する
   工程を有することを特徴とする電子放出素子の製造方
   法。
2. 【請求項２】 前記還元処理する工程は、前記導電性膜
   を真空雰囲気中で加熱する工程を有する請求項１に記載
   の電子放出素子の製造方法。
3. 【請求項３】 前記還元処理する工程は、前記導電性膜
   を還元ガス雰囲気中で加熱処理する工程を有する請求項
   １に記載の電子放出素子の製造方法。
4. 【請求項４】 前記還元ガスが、水素を含むガスである
   請求項３に記載の電子放出素子の製造方法。
5. 【請求項５】 前記還元処理する工程は、前記導電性膜
   を還元性溶液中に浸漬処理する工程を有する請求項１に
   記載の電子放出素子の製造方法。
6. 【請求項６】 前記還元性溶液は、ギ酸を含む溶液であ
   る請求項５に記載の電子放出素子の製造方法。
7. 【請求項７】 前記導電性膜に電子放出部を形成する工
   程は、前記電極間に形成された導電性膜を通電処理する
   工程を有する請求項１〜６のいずれかに記載の電子放出
   素子の製造方法。
8. 【請求項８】 更に、前記導電性膜に、炭素あるいは炭
   素化合物を堆積させる工程を有する請求項１〜７のいず
   れかに記載の電子放出素子の製造方法。
9. 【請求項９】 前記電子放出部が形成された導電性膜を
   還元処理する工程は、前記導電性膜に炭素あるいは炭素
   化合物を堆積させる工程の後に行われる請求項８に記載
   の電子放出素子の製造方法。
10. 【請求項１０】 前記導電性膜に、炭素あるいは炭素化
    合物を堆積させる工程は、炭素化合物の雰囲気下で、前
    記電極間に形成された導電性膜に電圧を印加する工程を
    有する請求項８に記載の電子放出素子の製造方法。
11. 【請求項１１】 対向する電極間に、亀裂を有する導電
    性膜を備える電子放出素子の製造方法において、電極間
    に形成された導電性膜に亀裂を形成する工程 と、該亀裂
    が形成された導電性膜の電気抵抗を低減せしめる処理工
    程とを有し、前記導電性膜の電気抵抗を低減せしめる処
    理工程は、該導電性膜を還元処理する工程を有すること
    を特徴とする電子放出素子の製造方法。
12. 【請求項１２】 前記還元処理する工程は、前記導電性
    膜を真空雰囲気中で加熱する工程を有する請求項１１に
    記載の電子放出素子の製造方法。
13. 【請求項１３】 前記還元処理する工程は、前記導電性
    膜を還元ガス雰囲気中で加熱処理する工程を有する請求
    項１１に記載の電子放出素子の製造方法。
14. 【請求項１４】 前記還元ガスが、水素を含むガスであ
    る請求項１３に記載の電子放出素子の製造方法。
15. 【請求項１５】 前記還元処理する工程は、前記導電性
    膜を還元性溶液中に浸漬処理する工程を有する請求項１
    １に記載の電子放出素子の製造方法。
16. 【請求項１６】 前記還元性溶液は、ギ酸を含む溶液で
    ある請求項１５に記載の電子放出素子の製造方法。
17. 【請求項１７】 前記導電性膜に亀裂を形成する工程
    は、前記電極間に形成された導電性膜を通電処理する工
    程を有する請求項１１〜１６のいずれかに記載の電子放
    出素子の製造方法。
18. 【請求項１８】 更に、前記導電性膜に、炭素あるいは
    炭素化合物を堆積させる工程を有する請求項１１〜１７
    のいずれかに記載の電子放出素子の製造方法。
19. 【請求項１９】 前記亀裂が形成された導電性膜を還元
    処理する工程は、前記導電性膜に炭素あるいは炭素化合
    物を堆積させる工程の後に行われる請求項１８に記載の
    電子放出素子の製造方法。
20. 【請求項２０】 前記導電性膜に、炭素あるいは炭素化
    合物を堆積させる工程は、炭素化合物の雰囲気下で、前
    記電極間に形成された導電性膜に電圧を印加する工程を
    有する請求項１８に記載の電子放出素子の製造方法。
21. 【請求項２１】 前記電極間に形成された導電性膜は、
    酸化物を有する導電性膜である請求項１〜２０のいずれ
    かに記載の電子放出素子の製造方法。
22. 【請求項２２】 電子放出素子を有し、入力信号に応じ
    て電子を放出する電子源の製造方法において、前記電子
    放出素子が、請求項１〜２１のいずれかに記載の製造方
    法にて製造されることを特徴とする電子源の製造方法。
23. 【請求項２３】 複数の電子放出素子の各々の両端を配
    線にて接続した電子放出素子の行を複数行と、該電子放
    出素子より放出される電子線の変調を行う変調手段とを
    有し、入力信号に応じて電子を放出する電子源の製造方
    法において、前記電子放出素子が、請求項１〜２１のい
    ずれかに記載の製造方法にて製造されることを特徴とす
    る電子源の製造方法。
24. 【請求項２４】 互いに電気的に絶縁されたｍ本のＸ方
    向配線とｎ本のＹ方向配線とに接続し配列された複数の
    電子放出素子を有し、入力信号に応じて電子を放出する
    電子源の製造方法において、前記電子放出素子が、請求
    項１〜２１のいずれかに記載の製造方法にて製造される
    ことを特徴とする電子源の製造方法。
25. 【請求項２５】 電子源と画像形成部材とを有し、入力
    信号に応じて画像を形成する画像形成装置の製造方法に
    おいて、前記電子源が請求項２２〜２４のいずれかに記
    載の製造方法にて製造されることを特徴とする画像形成
    装置の製造方法。