JPH0831306A

JPH0831306A - 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法

Info

Publication number: JPH0831306A
Application number: JP18517694A
Authority: JP
Inventors: Hideyuki Sugioka; 秀行杉岡; Masahiro Okuda; 昌宏奥田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-07-15
Filing date: 1994-07-15
Publication date: 1996-02-02

Abstract

(57)【要約】【目的】量産に適した印刷技術等を製造工程に多用で
きる新規な構成の表面伝導型電子放出素子を提供する。【構成】絶縁性基板１上に、微粒子層４と導電性薄膜
層６を絶縁体層５を介して積層した積層体膜７を有し、
積層体膜７の部位に亀裂１０を含む電子放出部１１が形
成されていることを特徴とする電子放出素子。【効果】亀裂１０を形成するために通電処理が施され
る通電処理用薄膜層として機能する微粒子層４と、電子
放出させるために駆動用電圧が印加される駆動用薄膜層
として機能する導電性薄膜層６を別々に設けているた
め、これらの薄膜層の抵抗値を別々に設定できる。これ
により、亀裂形成に適する比較的高抵抗の微粒子層４よ
りも導電性薄膜層６の抵抗値を小さくして設定できるた
め、電極間隔（素子の幅）を広くしても効率よく電子放
出させることができ、電極形成に印刷技術を用いること
ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子放出素子、該素子
を多数個配置してなる電子源、及び該電子源を用いて構
成した表示装置や露光装置等の画像形成装置、及びそれ
らの製造方法に関する。

【０００２】

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の２種類が知られている。冷陰極電子源には
電界放出型（以下、「ＦＥ型」と称す。）、金属／絶縁
層／金属型（以下、「ＭＩＭ型」と称す。）や表面伝導
型電子放出素子等が有る。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄＷ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄｅｍｉｓ
ｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎ
Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍ
ｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙ
ｂｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等が知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“Ｔｈｅｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎａｍ
ｐｌｉｆｉｅｒ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，
６４６（１９６１）等が知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅｌｅｃ
ｔｒｏｎＰｈｙｓ．，１０，１２９０（１９６５）等
がある。

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ₂ 薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ₂ Ｏ
₃ ／ＳｎＯ₂ 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ
ａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎ
ｓ．ＥＤＣｏｎｆ．”，５１９（１９７５）］、カー
ボン薄膜によるもの［荒木久他：真空、第２６巻、第
１号、２２頁（１９８３）］等が報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な素子構成を図１５に示す。同図において、５０１は基
板、５０２及び５０３は素子電極、５０４は導電性微粒
子で構成された微粒子膜であり、５０５は電子放出部で
ある。

【０００８】従来、これらの表面伝導型電子放出素子に
おいては、微粒子膜５０４に予めフォーミングと称され
る通電処理により電子放出部５０５を形成するのが一般
的であった。フォーミングは、前記微粒子膜５０４の両
端に電圧を印加通電することで通常行われ、微粒子膜５
０４を局所的に破壊、変形もしくは変質させて構造を変
化させ、電気的に高抵抗な状態の電子放出部５０５を形
成する処理である。尚、電子放出部５０５では微粒子膜
５０４の一部に亀裂が発生しており、その亀裂付近から
電子放出が行われる。

【０００９】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積にわたり多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。

【００１０】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の素子の両端（両素子電極）を配線（共
通配線とも呼ぶ）にて各々結線した行を多数行配列（梯
型配置とも呼ぶ）した電子源が挙げられる（例えば、特
開昭６４−３１３３２号公報、特開平１−２８３７４９
号公報、特開平１−２５７５５２号公報）。

【００１１】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【００１２】

【発明が解決しようとする課題】図１５に示したような
表面伝導型電子放出素子において、導電性微粒子からな
る微粒子膜５０４の膜質部分は、微粒子膜５０４に形成
された電子放出部（亀裂部）５０５に比べてはるかに比
抵抗が小さいものの、素子電極間隔Ｌが大きい（膜質部
分が長い）と、微粒子膜５０４の膜質部分の抵抗が無視
できなくなる。

【００１３】即ち、上記電子放出素子は、素子電極５０
２，５０３間に電圧を印加して電子放出部５０５に或る
値以上の電圧をかけることにより、電子放出部５０５に
発生した亀裂付近から電子放出が行われるものであるた
め、微粒子膜５０４の膜質部分が長いと、この部分での
電圧降下が電子放出部５０５にかかる電圧に比べて無視
できなくなり、その結果、素子電極間に印加する駆動電
圧が上昇し、消費電力が増加してしまう。

【００１４】このため、図１５に示した従来例の素子に
おいては、素子電極５０２と素子電極５０３の間隔を極
めて狭く形成する必要があり、これらの素子電極の形成
にフォトリソグラフィー技術を主体とする方法を用いな
ければならなかった。

【００１５】フォトリソグラフィー技術を用いた製造過
程は、一般に工程数が多く、煩雑であり、大量生産に向
いていない。このため、特に、上記表面伝導型電子放出
素子を大面積にわたり多数個配置して、画像形成装置の
大画面化に対応できる電子源を製造する際に、フォトリ
ソグラフィー技術をあまり使わずに、より量産に適した
印刷技術等の方法を多用できる素子構成が望まれてい
た。

【００１６】本発明の目的とするところは、その製造工
程に量産に適した印刷技術等を多用できると共に、駆動
電圧の上昇や消費電力の増加を伴うことのない新規な構
成の電子放出素子、電子源及びそれを用いた画像形成装
置、さらにはそれらの製造方法を提供することにある。

【００１７】

【課題を解決するための手段及び作用】上記目的を達成
する本発明の構成は以下の通りである。

【００１８】即ち、本発明の第１は、微粒子層と導電性
薄膜層を絶縁体層を介して積層した積層体膜を有し、該
積層体膜に亀裂が形成されていることを特徴とする電子
放出素子にある。

【００１９】上記本発明第１は、さらにその特徴とし
て、基板／微粒子層／絶縁体層／導電性薄膜層なる順の
積層構造を有すること、基板／導電性薄膜層／絶縁体層
／微粒子層なる順の積層構造を有すること、前記微粒子
層の抵抗Ｒ１と、前記導電性薄膜層の抵抗Ｒ２が、Ｒ１
＞Ｒ２の関係を有すること、前記亀裂が、前記微粒子層
に通電処理を施して形成したものであること、前記微粒
子層を通電処理するための、通電処理用電極を有するこ
と、前記導電性薄膜に駆動用電圧を印加するための、駆
動用電極を有することをも含む。

【００２０】また、本発明の第２は、基板上に、微粒子
層と導電性薄膜層を絶縁体層を介して積層した積層体膜
を形成する工程と、該微粒子層に通電処理を施し、該積
層体膜に亀裂を形成する工程を有することを特徴とする
電子放出素子の製造方法にある。

【００２１】上記本発明第２は、さらにその特徴とし
て、前記通電処理を、前記微粒子層に一対の可動電極端
子を接触させて行うこと、前記微粒子層を通電処理する
ための、通電処理用電極を形成する工程を有し、前記通
電処理を、該通電処理用電極を介して行うことをも含
む。

【００２２】また、本発明の第３は、前記本発明第１の
電子放出素子を基板上に複数備えることを特徴とする電
子源にある。

【００２３】上記本発明第３は、さらにその特徴とし
て、前記複数の電子放出素子を配列した素子列を少なく
とも１列以上有し、各電子放出素子を駆動するための配
線がマトリクス配置されていること、前記複数の電子放
出素子を配列した素子列を少なくとも１列以上有し、各
電子放出素子を駆動するための配線が梯状配置されてい
ることをも含む。

【００２４】また、本発明の第４は、電子放出素子を基
板上に複数備えた電子源の製造方法において、基板上
に、微粒子層と導電性薄膜層を絶縁体層を介して積層し
た複数の積層体膜を形成する工程と、該微粒子膜に通電
処理を施し、該積層体膜に亀裂を形成する工程を有する
ことを特徴とする電子源の製造方法にある。

【００２５】上記本発明第４は、さらにその特徴とし
て、前記微粒子層を通電処理するための、通電処理用電
極を形成する工程を有し、前記通電処理を、該通電処理
用電極を介して行うことをも含む。

【００２６】また、本発明の第５は、前記本発明第３の
電子源と、入力信号に応じて該電子源から放出された電
子線の照射により画像を形成する画像形成部材を有する
ことを特徴とする画像形成装置にある。

【００２７】また、本発明の第６は、電子放出素子を基
板上に複数備えた電子源と、入力信号に応じて該電子源
から放出された電子線の照射により画像を形成する画像
形成部材を有する画像形成装置の製造方法において、該
電子源の製造工程が、基板上に、微粒子層と導電性薄膜
層を絶縁体層を介して積層した複数の積層体膜を形成す
る工程と、該微粒子膜に通電処理を施し、該積層体膜に
亀裂を形成する工程を有することを特徴とする画像形成
装置の製造方法にある。

【００２８】上記本発明第６は、さらにその特徴とし
て、前記微粒子層を通電処理するための、通電処理用電
極を形成する工程を有し、前記通電処理を、該通電処理
用電極を介して行うことをも含む。

【００２９】上記の如く本発明においては、電子放出用
の膜として、微粒子層と導電性薄膜層を絶縁体層を介し
て積層した積層体膜を用いるものであり、該微粒子層を
通電処理して形成した該積層体膜の亀裂付近が電子放出
部として機能するものである。

【００３０】具体的には、本発明の電子放出素子は、亀
裂が形成された積層体膜の導電性薄膜層に或る値以上の
駆動用電圧を印加することにより、該亀裂付近から電子
が放出されるものである。

【００３１】図１５に示した従来の表面伝導型電子放出
素子では、電子放出部５０５となる亀裂を発生させる為
の通電処理が施される膜と、電子放出させる際に駆動用
電圧が印加される膜が共に微粒子膜５０４である。一
方、本発明の電子放出素子では、通電処理が施される微
粒子層と、駆動用電圧が印加される導電性薄膜層が別々
に設けられている。

【００３２】このため本発明の電子放出素子では、亀裂
形成に適し、比較的高抵抗で、通電処理時に所謂加熱体
として機能する微粒子層の抵抗値Ｒ１と、素子駆動時に
電子を放出する所謂スリット電極体として機能する導電
性薄膜層の抵抗値Ｒ２を別々に設定することが可能とな
る。

【００３３】本発明において、上記抵抗値Ｒ１，Ｒ２
は、Ｒ１＞Ｒ２の関係を満足するのが好ましい。即ち、
上記関係を満足することにより、通電処理により亀裂を
形成した後の導電性薄膜層に駆動用電圧を印加して電子
放出をさせる際に、導電性薄膜層の膜質部分での電圧降
下を、従来のような通電処理用及び駆動用を兼ねる微粒
子膜の膜質部分での電圧降下に比べて小さくすることが
できる。これにより、亀裂部分に有効に電圧が印加さ
れ、電子放出のための駆動電圧の上昇、ひいては消費電
力の増加を防止できる。更には、導電性薄膜層の電圧印
加方向の長さ、即ち駆動用電極の間隔を、従来素子より
も大きく設計できるため、その製造方法として、印刷技
術等の量産に適した方法を多用することができる。

【００３４】本発明の電子放出素子の基本的な構成とし
ては、基板／微粒子層／絶縁体層／導電性薄膜層なる順
の積層構造を有するものと、基板／導電性薄膜層／絶縁
体層／微粒子層なる順の積層構造を有するものが挙げら
れる。

【００３５】先ず、基板／微粒子層／絶縁体層／導電性
薄膜層なる順の積層構造を有する電子放出素子について
説明する。

【００３６】図１は上記積層構造を有する本発明の電子
放出素子の一例を示す図である。

【００３７】図１において、１は基板、２と３は一組の
通電処理用電極、４は微粒子層、５は絶縁体層、６は導
電性薄膜層、７は微粒子層４／絶縁体層５／導電性薄膜
層６からなる積層体膜、８と９は一組の駆動用電極、１
０は亀裂、１１は亀裂１０を含む電子放出部である。

【００３８】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等により形成したＳｉＯ₂ を積層したガ
ラス基板等、及びアルミナ等のセラミックス等が用いら
れる。

【００３９】通電処理用電極２，３及び駆動用電極８，
９の材料としては、一般的導体材料が用いられ、例えば
Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃ
ｕ，Ｐｄ等の金属或は合金、及びＰｄ，Ａｇ，Ａｕ，Ｒ
ｕＯ₂ ，Ｐｄ−Ａｇ等の金属或は金属酸化物とガラス等
から構成される印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透
明導電体、及びポリシリコン等の半導体導体材料等から
適宜選択される。

【００４０】通電処理用電極間隔Ｌ１、駆動用電極間隔
Ｌ２、積層体膜７の形状等は、応用される形態等によっ
て、適宜設計される。

【００４１】通電処理用電極間隔Ｌ１は、好ましくは数
百Å〜数百μｍであり、より好ましくは、微粒子層４の
抵抗値等により数μｍ〜数百μｍに設計される。

【００４２】駆動用電極電極間隔Ｌ２は、好ましくは数
百Å〜数百μｍであり、より好ましくは、導電性薄膜層
の抵抗値と電子放出し得る電界強度等により数μｍ〜数
百μｍに設計される。

【００４３】微粒子層４の膜厚は、通電処理用電極２，
３へのステップカバレージ、通電処理用電極間隔Ｌ１及
び後述する通電処理（以下、「フォーミング」と称す）
条件等によって、適宜設定される。この微粒子層４の膜
厚は、好ましくは数Å〜数千Åで、特に好ましくは１０
Å〜５００Åである。

【００４４】微粒子層４を構成する材料としては、例え
ばＰｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，
Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐ
ｄＯ，ＳｎＯ₂ ，Ｉｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂ Ｏ₃ 等の
酸化物、ＨｆＢ₂ ，ＺｒＢ₂，ＬａＢ₆ ，ＣｅＢ₆ ，Ｙ
Ｂ₄ ，ＧｄＢ₄ 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，
ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，Ｈ
ｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等が
挙げられる。

【００４５】尚、上記微粒子層４とは、複数の微粒子が
集合した膜であり、その微細構造として、微粒子が個々
に分散配置した状態のみならず、微粒子が互いに隣接、
あるいは重なり合った状態（島状も含む）の膜を指す。
また、微粒子の粒径は、数Å〜数千Åであるのが好まし
く、特に好ましくは１０Å〜２００Åである。

【００４６】絶縁体層５は、真空蒸着法，印刷法，スパ
ッタ法等で形成されたＳｉＯ₂ 等であり、少なくとも、
微粒子層４と導電性薄膜層６との間に形成される。

【００４７】導電性薄膜層６を構成する材料としては、
例えばＰｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃ
ｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属
等である。

【００４８】亀裂１０は、積層体膜７を構成する各層の
膜厚、膜質、材料及び後述するフォーミング等の製法に
依存して、形成される。従って、亀裂１０を含む電子放
出部１１の位置及び形状は、図１に示されるような位置
及び形状に特定されるものではない。

【００４９】亀裂１０は、数Å〜数百Åの粒径の導電性
微粒子を有することもある。また、亀裂１０を含む電子
放出部１１及びその近傍は炭素及び炭素化合物を有する
こともある。

【００５０】次に、基板／導電性薄膜層／絶縁体層／微
粒子層なる順の積層構造を有する本発明の電子放出素子
について説明する。

【００５１】図２は上記積層構造を有する本発明の電子
放出素子の一例を示す図で、図１と同じ符号は同じ部材
を示すものである。

【００５２】基板１、微粒子層４、絶縁体層５、導電性
薄膜層６及び駆動用電極８，９は、前述した図１の電子
放出素子と同様の材料で構成されたものである。

【００５３】図２においては、通電処理用電極２，３を
形成していないが、微粒子層４上に形成しても構わな
い。

【００５４】図２のように、通電処理用電極を形成しな
い場合には、例えば微粒子層４に一対の可動電極端子を
接触させて後述するフォーミングを行い、亀裂１０を形
成することができる。

【００５５】図１の電子放出素子の説明においても述べ
たように、亀裂１０を含む電子放出部１１の形成は、積
層体膜７を構成する各層の膜厚、膜質、材料及び後述す
るフォーミング等の製法に依存するので、その位置及び
形状は、図２に示されるような位置及び形状に特定され
るものではない。

【００５６】次に、本発明の電子放出素子の製造方法の
一例を、図１に示した素子を例に、図３の製造工程図に
基づいて説明する。尚、以下に示す工程ａ〜ｅは図３の
（ａ）〜（ｅ）に対応する。

【００５７】工程ａ：基板１を洗剤、純水および有機溶
剤により十分に洗浄後、真空蒸着法，スパッタ法等によ
り電極材料を堆積後、フォトリソグラフィー技術によ
り、あるいは印刷法等により基板１の面上に通電処理用
電極２，３及び駆動用電極８，９を形成する。

【００５８】工程ｂ：該基板１上に、有機金属溶液を塗
布して放置することにより、有機金属薄膜を形成する。
尚、有機金属溶液とは、前述の微粒子層４の構成材料の
金属を主元素とする有機化合物の溶液である。この後、
有機金属薄膜を加熱焼成処理し、リフトオフ、エッチン
グ等によりパターニングされた微粒子層４を形成する。
尚、ここでは、有機金属溶液の塗布法により説明した
が、これに限ることなく、真空蒸着法、スパッタ法、化
学的気相堆積法、分散塗布法、ディッピング法、スピン
ナー法等によって有機金属膜を形成することもできる。

【００５９】工程ｃ：該基板１上に、真空蒸着法，印刷
法，スパッタ法等により、ＳｉＯ₂膜を形成し、絶縁体
層５とする。

【００６０】工程ｄ：該基板１上に、前述した導電性薄
膜層６の構成材料の金属蒸着膜を形成して、導電性薄膜
層６とする。

【００６１】工程ｅ：続いて、フォーミングと呼ばれる
通電処理を施す。通電処理用電極２，３間に通電処理用
電源３１により通電すると、微粒子層４にジュール熱が
発生し、微粒子層４に亀裂が発生するとともに、絶縁体
層５及び導電性薄膜層６にも、微粒子層４の亀裂に沿っ
て亀裂が発生し、最終的に積層体膜７の部位に、亀裂１
０が形成される。

【００６２】フォ−ミングの電圧波形の例を図４に示
す。

【００６３】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合（図４（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図４（ｂ））がある。

【００６４】まず、パルス波高値を定電圧とした場合に
ついて説明する。図４（ａ）におけるＴ１及びＴ２は電
圧波形のパルス幅とパルス間隔であり、例えば、Ｔ１を
１μ秒〜１０ｍ秒、Ｔ２を１０μ秒〜１００ｍ秒、波高
値（通電フォ−ミング時のピ−ク電圧）を前述した電子
放出素子の形態に応じて適宜選択し、真空雰囲気下で、
数秒から数十分印加する。尚、印加する電圧波形は、図
示される三角波に限定されるものではなく、矩形波等の
所望の波形を用いることができる。

【００６５】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について説明する。図４（ｂ）に
おけるＴ１及びＴ２は図４（ａ）と同様であり、波高値
（フォ−ミング時のピ−ク電圧）を、例えば０．１Ｖス
テップ程度づつ増加させ、図４（ａ）の説明と同様の適
当な真空雰囲気下で印加する。

【００６６】尚、パルス間隔Ｔ２中に、微粒子層４に亀
裂が発生しない程度の電圧、例えば０．１Ｖ程度の電圧
で素子に流れる電流を測定して抵抗値を求め、例えば１
Ｍオーム以上の抵抗を示した時にフォーミングを終了す
る。

【００６７】更に活性化工程を施すのことが好ましい。

【００６８】活性化工程とは、例えば１０^-4〜１０^-5Ｔ
ｏｒｒ程度の真空度で、フォーミング工程での説明と同
様に、パルス波高値を定電圧としたパルスの印加を繰り
返す処理のことをいい、真空雰囲気中に存在する有機物
質から炭素及び炭素化合物を電子放出部１１に堆積させ
ることで、素子電流、放出電流の状態を著しく向上させ
ることができる工程である。この活性化工程は、例えば
素子電流や放出電流を測定しながら行って、例えば放出
電流が飽和した時点で終了するようにすれば効果的であ
るので好ましい。また、活性化工程でのパルス波高値
は、好ましくは駆動電圧の波高値である。

【００６９】尚、上記炭素及び炭素化合物とは、グラフ
ァイト（単結晶及び多結晶の双方を指す）、非晶質カー
ボン（非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す）である。また、その堆積膜厚は、好ま
しくは５００Å以下、より好ましくは３００Å以下であ
る。

【００７０】上述のような構成を有し、上述のような製
造方法によって作製された本発明の電子放出素子の基本
特性について、図５及び図６を用いて説明する。

【００７１】図５は、電子放出素子の電子放出特性を測
定するための測定評価系の概略構成図で、まずこの測定
評価系を説明する。

【００７２】図５において、図１と同し符号は同じ部材
を示す。また、５１は素子の駆動用電極８，９間に駆動
用電圧（素子電圧）Ｖｆを印加するための電源、５０は
駆動用電極８，９間の導電性薄膜層６を流れる素子電流
Ｉｆを測定するための電流計、５４は電子放出部１１よ
り放出される放出電流Ｉｅを捕捉するためのアノ−ド電
極、５３はアノ−ド電極５４に電圧を印加するための高
圧電源、５２は電子放出部１１より放出される放出電流
Ｉｅを測定するための電流計、５５は真空装置、５６は
排気ポンプである。

【００７３】電子放出素子及びアノ−ド電極５４等は真
空装置５５内に設置され、この真空装置５５には不図示
の真空計等の必要な機器が具備されており、所望の真空
下で電子放出素子の測定評価ができるようになってい
る。

【００７４】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプからなる通常の高真空装置系と、更にイオン
ポンプ等からなる超高真空装置系とから構成されてい
る。また、真空装置５５全体及び電子放出素子の基板１
は、ヒーターにより２００℃程度まで加熱できるように
なっている。尚、この測定評価系は、後述するような表
示パネル（図８における２０１参照）の組み立て段階に
おいて、表示パネル及びその内部を真空装置５５及びそ
の内部として構成することで、前述のフォーミング工
程、活性化工程における測定評価及び処理に応用するこ
とができるものである。

【００７５】以下に述べる電子放出素子の基本特性は、
上記測定評価系のアノ−ド電極５４の電圧を１ｋＶ〜１
０ｋＶとし、アノ−ド電極５４と電子放出素子との距離
Ｈを２ｍｍ〜８ｍｍとして通常測定を行う。

【００７６】まず、放出電流Ｉｅ及び素子電流Ｉｆと、
素子電圧Ｖｆとの関係の典型的な例を図６（図中の実
線）に示す。尚、図６において、放出電流Ｉｅは素子電
流Ｉｆに比べて著しく小さいので、任意単位で示されて
いる。

【００７７】図６から明らかなように、本発明の電子放
出素子は、放出電流Ｉｅに対する次の３つの特徴的特性
を有する。

【００７８】まず第１に、本素子はある電圧（しきい値
電圧と呼ぶ：図６中のＶｔｈ）以上の素子電圧Ｖｆを印
加すると急激に放出電流Ｉｅが増加し、一方、しきい値
電圧Ｖｔｈ以下では放出電流Ｉｅが殆ど検出されない。
即ち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈ
を持った非線形素子である。

【００７９】第２に、放出電流Ｉｅが素子電圧Ｖｆに単
調増加する特性（ＭＩ特性と呼ぶ）を有するため、放出
電流Ｉｅは素子電圧Ｖｆで制御できる。

【００８０】第３に、アノード電極５４（図５参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。即ち、アノード電極５４に捕捉される電荷量
は、素子電圧Ｖｆを印加する時間により制御できる。

【００８１】図６に実線で示した特性は、素子電流Ｉｆ
が素子電圧Ｖｆに対してＭＩ特性を有すると同時に、素
子電流Ｉｆも素子電圧Ｖｆに対してＭＩ特性を有してい
るが、図６に破線で示すように、素子電流Ｉｆは素子電
圧Ｖｆに対して電圧制御型負性抵抗特性（ＶＣＮＲ特性
と呼ぶ）を示す場合もある。いずれの特性を示すかは、
素子の製法及び測定時の測定条件等に依存する。但し、
素子電流Ｉｆが素子電圧Ｖｆに対してＶＣＮＲ特性を有
する素子でも、放出電流Ｉｅは素子電圧Ｖｆに対してＭ
Ｉ特性を有する。

【００８２】以上のような本発明の電子放出素子の特徴
的特性のため、複数の素子を配置した電子源や画像形成
装置等でも、入力信号に応じて、容易に放出電子量を制
御することができることとなり、多方面への応用ができ
る。

【００８３】次に、本発明の電子源における電子放出素
子の配列について説明する。

【００８４】本発明の電子源における電子放出素子の配
列方式としては、従来の技術の項で述べたような梯型配
置の他、ｍ本のＸ方向配線の上にｎ本のＹ方向配線を層
間絶縁層を介して設置し、電子放出素子の一対の駆動用
電極８，９（図１及び図２参照）に各々Ｘ方向配線、Ｙ
方向配線を接続した配列方式が挙げられる。これを以後
単純マトリクス配置と呼ぶ。まず、この単純マトリクス
配置について詳述する。

【００８５】前述した本発明の電子放出素子は、印加さ
れる素子電圧Ｖｆがしきい値電圧Ｖｔｈを超える場合に
は、印加するパルス状電圧の波高値とパルス幅で電子放
出量を制御できる。一方、しきい値電圧Ｖｔｈ以下で
は、殆ど電子の放出はされない。従って、多数の素子を
配置した場合においても、単純なマトリクス配線だけで
入力信号に応じて制御したパルス状電圧を印加し、個々
の素子を選択して独立に駆動可能となる。

【００８６】単純マトリクス配置は上記原理に基づくも
のであり、本発明の電子源の一例である単純マトリクス
配置の電子源の構成について、図７に基づいて更に説明
する。

【００８７】図７において、基板１は既に説明したよう
なガラス板等であり、この基板１上に配列された電子放
出素子１０４の個数及び形状は用途に応じて適宜設定さ
れるものである。

【００８８】ｍ本のＸ方向配線１０２は、各々外部端子
ＤＸ１，ＤＸ２，・・・ＤＸｍを有するもので、基板１
上に、真空蒸着法，印刷法，スパッタ法等で形成した導
電性金属等である。また、多数の電子放出素子１０４に
ほぼ均等に電圧が供給されるように、材料、膜厚、配線
幅が設定されている。

【００８９】ｎ本のＹ方向配線１０３は、各々外部端子
ＤＹ１，ＤＹ２，・・・ＤＹｎを有するもので、Ｘ方向
配線１０２と同様に作成される。

【００９０】これらｍ本のＸ方向配線１０２とｎ本のＹ
方向配線１０３間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このｍ，ｎは共に正の整数である。

【００９１】不図示の層間絶縁層は、真空蒸着法，印刷
法，スパッタ法等で形成されたＳｉＯ₂ 等であり、Ｘ方
向配線１０２を形成した基板１の全面或は一部に所望の
形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線
１０３の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。また、Ｘ方向配線１０２と
Ｙ方向配線１０３は各々外部端子として引き出されてい
る。

【００９２】更に、電子放出素子１０４の対向する駆動
用電極８，９（不図示）が、ｍ本のＸ方向配線１０２
と、ｎ本のＹ方向配線１０３と、真空蒸着法，印刷法，
スパッタ法等で形成された導電性金属等からなる結線１
０５によって電気的に接続されているものである。

【００９３】ここで、ｍ本のＸ方向配線１０２と、ｎ本
のＹ方向配線１０３と、結線１０５と、対向する駆動用
電極８，９とは、その構成元素の一部あるいは全部が同
一であっても、またそれぞれ異なっていてもよく、前述
の電極材料等より適宜選択される。これら駆動用電極
８，９への配線は、駆動用電極と材料が同一である場合
には、駆動用電極と総称する場合もある。また、電子放
出素子１０４は、基板１あるいは不図示の層間絶縁層上
どちらに形成してもよい。

【００９４】また、詳しくは後述するが、前記Ｘ方向配
線１０２には、Ｘ方向に配列された電子放出素子１０４
の行を入力信号に応じて走査するために、走査信号を印
加する不図示の走査信号印加手段が電気的に接続されて
いる。

【００９５】一方、Ｙ方向配線１０３には、Ｙ方向に配
列された電子放出素子１０４の列の各列を入力信号に応
じて変調するために、変調信号を印加する不図示の変調
信号印加手段が電気的に接続されている。各電子放出素
子１０４に印加される駆動電圧は、当該素子に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。

【００９６】尚、図７には示していないが、各電子放出
素子１０４の一対の通電処理用電極２，３（図１参照）
も、上述の駆動用電極と同様に別のマトリクス配線によ
り配線されており、このマトリクス配線も各々外部端子
（不図示）として引き出されている。

【００９７】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図８〜図１０を用いて説明する。尚、図８は表示パ
ネル２０１の基本構成図であり、図９は蛍光膜１１４を
示す図であり、図１０は図８の表示パネル２０１でＮＴ
ＳＣ方式のテレビ信号に応じてテレビジョン表示を行う
ための駆動回路の一例を示すブロック図である。

【００９８】図８において、１は上述のようにして電子
放出素子を配置した電子源の基板、１１１は基板１を固
定したリアプレ−ト、１１６はガラス基板１１３の内面
に画像形成部材であるところの蛍光膜１１４とメタルバ
ック１１５等が形成されたフェ−スプレ−ト、１１２は
支持枠である。リアプレ−ト１１１，支持枠１１２及び
フェ−スプレ−ト１１６は、これらの接合部分にフリッ
トガラス等を塗布し、大気中あるいは窒素雰囲気中で４
００℃〜５００℃で１０分間以上焼成することで封着し
て、外囲器１１８を構成している。

【００９９】図８において、１１は図１における電子放
出部に相当する。１０２，１０３は電子放出素子１０４
の一対の駆動用電極８，９（図１参照）に接続されたＸ
方向配線及びＹ方向配線で、各々外部端子Ｄｘ１ないし
Ｄｘｍ、Ｄｙ１ないしＤｙｎを有している。尚、図８に
おいても、電子放出素子１０４の一対の通電処理用電極
２，３（図１参照）に接続されたＸ方向配線、Ｙ方向配
線及びこれらの外部端子は省略している。

【０１００】外囲器１１８は、上述の如く、フェ−スプ
レ−ト１１６、支持枠１１２、リアプレ−ト１１１で構
成されている。しかし、リアプレ−ト１１１は主に基板
１の強度を補強する目的で設けられるものであり、基板
１自体で十分な強度を持つ場合は別体のリアプレ−ト１
１１は不要であり、基板１に直接支持枠１１２を封着
し、フェ−スプレ−ト１１６、支持枠１１２、基板１に
て外囲器１１８を構成しても良い。また、フェースプレ
ート１１６とリアプレート１１１の間に、スペーサーと
呼ばれる不図示の支持体を更に設置することで、大気圧
に対して十分な強度を有する外囲器１１８とすることも
できる。

【０１０１】蛍光膜１１４は、モノクロ−ムの場合は蛍
光体１２２のみから成るが、カラ−の場合は、蛍光体１
２２の配列により、ブラックストライプ（図９（ａ））
あるいはブラックマトリクス（図９（ｂ））等と呼ばれ
る黒色導電材１２１と、蛍光体１２２とで構成される。
ブラックストライプ、ブラックマトリクスを設ける目的
は、カラ−表示の場合必要となる三原色の各蛍光体１２
２間の塗り分け部を黒くすることで混色等を目立たなく
することと、蛍光膜１１４における外光反射によるコン
トラストの低下を抑制することである。黒色導電材１２
１の材料としては、通常よく用いられている黒鉛を主成
分とする材料だけでなく、導電性があり、光の透過及び
反射が少ない材料であれば他の材料を用いることもでき
る。

【０１０２】ガラス基板１１３に蛍光体１２２を塗布す
る方法としては、モノクロ−ム、カラ−によらず、沈殿
法や印刷法が用いられる。

【０１０３】また、図８に示されるように、蛍光膜１１
４の内面側には通常メタルバック１１５が設けられる。
メタルバック１１５の目的は、蛍光体１２２（図９参
照）の発光のうち内面側への光をフェ−スプレ−ト１１
６側へ鏡面反射することにより輝度を向上すること、高
圧端子Ｈｖから電子ビ−ム加速電圧を印加するための電
極として作用すること、外囲器１１８内で発生した負イ
オンの衝突によるダメ−ジからの蛍光体１２２の保護等
である。メタルバック１１５は、蛍光膜１１４の作製
後、蛍光膜１１４の内面側表面の平滑化処理（通常、フ
ィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着
等で堆積することで作製できる。

【０１０４】フェ−スプレ−ト１１６には、更に蛍光膜
１１４の導電性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）を設けてもよい。

【０１０５】前述の封着を行う際、カラ−の場合は各色
蛍光体１２２と電子放出素子１０４とを対応させなくて
はいけないため、十分な位置合わせを行う必要がある。

【０１０６】外囲器１１８内は、不図示の排気管を通
じ、１０^-7Ｔｏｒｒ程度の真空度にされ、封止される。
また、外囲器１１８の封止を行う直前あるいは封止後
に、ゲッター処理を行うこともある。これは、抵抗加熱
あるいは高周波加熱等の加熱法により、外囲器１１８内
の所定の位置に配置したゲッタ−（不図示）を加熱し、
蒸着膜を形成する処理である。ゲッタ−は通常Ｂａ等が
主成分であり、該蒸着膜の吸着作用により、例えば１０
^-5〜１０^-7Ｔｏｒｒの真空度を維持するためのものであ
る。

【０１０７】尚、前述したフォーミング及び活性化工程
は、通常、外囲器１１８の封止直前又は封止後に行われ
る。

【０１０８】フォーミング処理は、素子の通電処理用電
極に接続されているマトリクス配線（不図示）の外部端
子（不図示）を通じて、対向する通電処理用電極２，３
間に電圧を印加して行い、電子放出部１１を形成して電
子放出素子１０４を作製する。

【０１０９】上述の表示パネル２０１は、例えば図１０
に示されるような駆動回路で駆動することができる。
尚、図１０において、２０１は前記表示パネルであり、
２０２は走査回路、２０３は制御回路、２０４はシフト
レジスタ、２０５はラインメモリ、２０６は同期信号分
離回路、２０７は変調信号発生器、Ｖｘ及びＶａは直流
電圧源である。

【０１１０】図１０に示されるように、表示パネル２０
１は、外部端子Ｄｘ１ないしＤｘｍ、外部端子Ｄｙ１な
いしＤｙｎ、及び高圧端子Ｈｖを介して外部の電気回路
と接続されている。このうち、外部端子Ｄｘ１ないしＤ
ｘｍには、前記表示パネル２０１内に設けられている電
子源、すなわちｍ行ｎ列の行列状にマトリクス配置され
た電子放出素子群を１行（ｎ素子）づつ順次駆動してゆ
くための走査信号が印加される。

【０１１１】一方、外部端子Ｄｙ１ないしＤｙｎには、
前記走査信号により選択された１行の各素子の出力電子
ビームを制御する為の変調信号が印加される。また、高
圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋＶ
の直流電圧が供給される。これは電子放出素子より出力
される電子ビームに、蛍光体を励起するのに十分なエネ
ルギーを付与する為の加速電圧である。

【０１１２】走査回路２０２は、内部にｍ個のスイッチ
ング素子（図１０中、Ｓ１ないしＳｍで模式的に示す）
を備えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直
流電圧源Ｖｘの出力電圧もしくは０Ｖ（グランドレベ
ル）のいずれか一方を選択して、表示パネル２０１の外
部端子Ｄｘ１ないしＤｘｍと電気的に接続するものであ
る。各スイッチング素子Ｓ１〜Ｓｍは、制御回路２０３
が出力する制御信号Ｔｓｃａｎに基づいて動作するもの
で、実際には、例えばＦＥＴのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。

【０１１３】本例における前記直流電圧源Ｖｘは、前記
本発明の電子放出素子の特性（しきい値電圧）に基づ
き、走査されていない素子に印加される駆動電圧がしき
い値電圧以下となるような一定電圧を出力するよう設定
されている。

【０１１４】制御回路２０３は、外部より入力する画像
信号に基づいて適切な表示が行われるように、各部の動
作を整合させる働きをもつものである。次に説明する同
期信号分離回路２０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。

【０１１５】同期信号分離回路２０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離する為の回路で、良く知られてい
るように、周波数分離（フィルター）回路を用いれば、
容易に構成できるものである。同期信号分離回路２０６
により分離された同期信号は、これも良く知られるよう
に、垂直同期信号と水平同期信号より成る。ここでは説
明の便宜上、Ｔｓｙｎｃとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上Ｄ
ＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジ
スタ２０４に入力される。

【０１１６】シフトレジスタ２０４は、時系列的にシリ
アル入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路２０３より送られる制御信号Ｔｓｆｔに基づいて動
作する。この制御信号Ｔｓｆｔは、シフトレジスタ２０
４のシフトクロックであると言い換えても良い。また、
シリアル／パラレル変換された画像１ライン分（電子放
出素子のｎ素子分の駆動データに相当する）のデータ
は、Ｉｄ１ないしＩｄｎのｎ個の並列信号として前記シ
フトレジスタ２０４より出力される。

【０１１７】ラインメモリ２０５は、画像１ライン分の
データを必要時間だけ記憶する為の記憶装置であり、制
御回路２０３より送られる制御信号Ｔｍｒｙに従って適
宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶された内
容は、Ｉ’ｄ１ないしＩ’ｄｎとして出力され、変調信
号発生器２０７に入力される。

【０１１８】変調信号発生器２０７は、前記画像データ
Ｉ’ｄ１ないしＩ’ｄｎの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調する為の信号線で、
その出力信号は、外部端子Ｄｙ１ないしＤｙｎを通じて
表示パネル２０１内の電子放出素子に印加される。

【０１１９】前述したように、本発明の電子放出素子は
電子放出に明確なしきい値電圧を有しており、しきい値
電圧を超える電圧が印加された場合にのみ電子放出が生
じる。また、しきい値電圧を超える電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化して行
く。電子放出素子の材料や構成、製造方法を変える事に
より、しきい値電圧の値や、印加電圧に対する放出電流
の変化の度合いが変わる場合もあるが、いずれにしても
以下のような事が言える。

【０１２０】即ち、電子放出素子の駆動用電極にパルス
状の電圧を印加する場合、例えばしきい値電圧以下の電
圧を印加しても電子放出は生じないが、しきい値電圧を
超える電圧を印加する場合には電子放出を生じる。その
際、第１には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御する事が可能で
ある。第２には、電圧パルスの幅を変化させることによ
り、出力される電子ビームの電荷の総量を制御する事が
可能である。

【０１２１】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式、パルス幅変調方
式とが挙げられる。電圧変調方式を行う場合、変調信号
発生器２０７としては、一定の長さの電圧パルスを発生
するが、入力されるデータに応じて適宜パルスの波高値
を変調できる電圧変調方式の回路を用いる。また、パル
ス幅変調方式を行う場合、変調信号発生器２０７として
は、一定の波高値の電圧パルスを発生するが、入力され
るデータに応じて適宜パルス幅を変調できるパルス幅変
調方式の回路を用いる。

【０１２２】シフトレジスタ２０４やラインメモリ２０
５は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル／パラレル変換や記憶が
所定の速度で行えるものであればよい。

【０１２３】デジタル信号式を用いる場合には、同期信
号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化
する必要がある。これは同期信号分離回路２０６の出力
部にＡ／Ｄ変換器を設けることで行える。

【０１２４】また、これと関連して、ラインメモリ２０
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器２０７に設けられる回路が若干異なるも
のとなる。

【０１２５】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器２０７には、例えば良く知られてい
るＤ／Ａ変換回路を用い、必要に応じて増幅回路などを
付け加えればよい。また、デジタル信号でパルス幅変調
方式の場合、変調信号発生器２０７は、例えば高速の発
振器及び発振器の出力する波数を計数する計数器（カウ
ンタ）及び計数器の出力値と前記メモリの出力値を比較
する比較器（コンパレータ）を組み合わせた回路を用い
ることで容易に構成することができる。更に、必要に応
じて、比較器の出力するパルス幅変調された変調信号を
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付け加えてもよい。

【０１２６】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路（ＶＣＯ）を用いれ
ばよく、必要に応じて電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付け加えてもよい。

【０１２７】以上のような表示パネル２０１及び駆動回
路を有する本発明の画像形成装置は、外部端子Ｄｘ１〜
Ｄｘｍ及びＤｙ１〜Ｄｙｎから電子放出素子１０４の駆
動用電極に電圧を印加することにより、任意の電子放出
素子１０４から電子を放出させることができ、高圧端子
Ｈｖを通じてメタルバック１１５あるいは透明電極（不
図示）に高電圧を印加して電子ビ−ムを加速し、加速し
た電子ビームを蛍光膜１１４に衝突させることで生じる
励起・発光によって、ＮＴＳＣ方式のテレビ信号に応じ
てテレビジョン表示を行うことができるものである。

【０１２８】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号例と
してＮＴＳＣ方式を挙げたが、本発明の画像形成装置は
これに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式
等の他の方式でもよく、更にはこれらよりも多数の走査
線からなるＴＶ信号、例えばＭＵＳＥ方式をはじめとす
る高品位ＴＶ方式でもよい。

【０１２９】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について、図１１及
び図１２を用いて説明する。

【０１３０】図１１において、１は基板、１０４は電子
放出素子、３０４は電子放出素子１０４の駆動用電極
８，９（図１参照）を接続する共通配線で１０本設けら
れており、各々外部端子Ｄ１〜Ｄ１０を有している。

【０１３１】電子放出素子１０４は、基板１上に並列に
複数個配置される。これを素子行と呼ぶ。そしてこの素
子行が複数行配置されて電子源を構成している。

【０１３２】各素子行の共通配線３０４（例えば外部端
子Ｄ１とＤ２の共通配線３０４）間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線Ｄ２〜Ｄ９について、各々
相隣接する共通配線３０４、即ち相隣接する外部端子Ｄ
２とＤ３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の共通
配線３０４を一体の同一配線としても行うことができ
る。尚、図１１では、電子放出素子１０４の通電処理用
電極２，３（図１参照）を接続する共通配線は省略して
いる。

【０１３３】図１２は、上記梯型配置の電子源を備えた
表示パネル３０１の構造を示す図である。

【０１３４】図１２において、３０２はグリッド電極、
３０３は電子が通過するための開口、Ｄ１〜Ｄｍは各電
子放出素子の駆動用電極に電圧を印加するための外部端
子、Ｇ１〜Ｇｎはグリッド電極３０２に接続された端子
である。また、各素子行間の共通配線３０４は一体の同
一配線として基板１上に形成されている。

【０１３５】尚、図１２において図８と同じ符号は同じ
部材を示すものであり、図８に示される単純マトリクス
配置の電子源を用いた表示パネル２０１との大きな違い
は、基板１とフェースプレート１１６の間にグリッド電
極３０２を備えている点である。

【０１３６】基板１とフェースプレート１１６の間に
は、上記のようにグリッド電極３０２が設けられてい
る。このグリッド電極３０２は、電子放出素子１０４か
ら放出された電子ビームを変調することができるもの
で、梯型配置の素子行と直交して設けられたストライプ
状の電極に、電子ビームを通過させるために、各電子放
出素子１０４に対応して１個づつ円形の開口３０３を設
けたものとなっている。

【０１３７】グリッド電極３０２の形状や配置位置は、
必ずしも図１２に示すようなものでなくともよく、開口
３０３をメッシュ状に多数設けることもあり、またグリ
ッド電極３０２を、例えば電子放出素子１０４の周囲や
近傍に設けてもよい。

【０１３８】外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図
示の駆動回路に接続されている。そして、素子行を１列
づつ順次駆動（走査）していくのと同期して、グリッド
電極３０２の列に画像１ライン分の変調信号を印加する
ことにより、各電子ビームの蛍光膜１１４への照射を制
御し、画像を１ラインづつ表示することができる。

【０１３９】尚、図１２においても、電子放出素子１０
４の通電処理用電極２，３（図１参照）を接続する共通
配線は省略している。

【０１４０】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラム等とで構成した光プリンタ
−の露光装置としても用いることができるものである。

【０１４１】

【実施例】以下に実施例を挙げ、本発明を更に説明す
る。

【０１４２】［実施例１］本実施例の電子放出素子とし
て、図１に示した基板／微粒子層／絶縁体層／導電性薄
膜層の積層構造を有する電子放出素子を作製した。

【０１４３】図３を用いて、本実施例の電子放出素子の
製造方法を述べる。尚、以下の工程ａ〜ｅは図３の
（ａ）〜（ｅ）に対応する。

【０１４４】工程ａ：基板１としてガラス基板を用い、
これを有機溶剤により充分に洗浄後、該基板１上に、Ｎ
ｉからなる通電処理用電極２，３及び駆動用電極８，９
を形成した。この時、通電処理用電極間隔Ｌ１は１０μ
ｍ、通電処理用電極２，３及び駆動用電極８，９の幅は
３００μｍとした。

【０１４５】工程ｂ：有機パラジウム（奥野製薬（株）
製、ｃｃｐ−４２３０）含有溶液を塗布した後、加熱処
理をして、平均微粒子半径約４ｎｍ、平均微粒子間距離
約７．５ｎｍのＰｄＯ微粒子から構成される微粒子層４
を形成した。この微粒子層４の膜厚は約２０ｎｍ、抵抗
Ｒ１は約１．５ｋΩであった。

【０１４６】なお、ここで述べる微粒子の粒径とは、粒
子形状が認識可能な微粒子についての径を言う。

【０１４７】工程ｃ：厚さ約２０ｎｍのＳｉＯ₂ のスパ
ッタ膜を形成し、絶縁体層５とした。

【０１４８】工程ｄ：厚さ約３０ｎｍの金（Ａｕ）の蒸
着膜を形成し、導電性薄膜層６とした。この導電性薄膜
層６の抵抗Ｒ２は約１００Ωであり、先の微粒子層４の
抵抗Ｒ１にくらべ、Ｒ１≫Ｒ２であった。

【０１４９】工程ｅ：通電処理用電源３１を使って、通
電処理用電極２，３間に電圧を印加し、微粒子膜４をフ
ォ−ミング処理することにより、亀裂１０を含む電子放
出部１１を形成した。

【０１５０】本実施例では、パルス幅１００ｍｓｅｃ，
ピーク電圧１５Ｖの矩形パルス波を、約１００発、１ｓ
ｅｃ毎に印加してフォーミングを行った。その結果、微
粒子層４にジュール熱が発生し、微粒子層４に亀裂が発
生するとともに、絶縁体層５及び導電性薄膜層６にも、
微粒子層４の亀裂に沿って、約１００ｎｍ程度の亀裂が
形成された。

【０１５１】以上のようにして作製した電子放出素子の
電子放出特性の測定を、図５に示した測定評価系を用い
て行った。

【０１５２】尚、測定条件は、アノ−ド電極５４と電子
放出素子間の距離Ｈを４ｍｍ、アノ−ド電極５４の電位
を２ｋＶ、電子放出特性測定時の真空装置５５内の真空
度を約１×１０^-5Ｔｏｒｒとした。

【０１５３】その結果、本実施例の素子では、駆動用電
極８，９間に１６Ｖの素子電圧Ｖｆを印加したところ、
駆動用電極８，９間には約２ｍＡの素子電流Ｉｆが流
れ、電子放出部１１からの放出電流Ｉｅは約２μＡであ
り、電子放出効率η＝Ｉｅ／Ｉｆ（％）は約０．１％、
素子抵抗は約８ｋΩであった。

【０１５４】ここで、亀裂発生前の導電性薄膜層６の抵
抗Ｒ２は約１００Ωであったことから、亀裂発生後の駆
動用電極８，９間の素子抵抗約８ｋΩの大部分は、電子
放出部１１に含まれる亀裂１０部分の抵抗である。この
ため、本実施例の素子では狭い亀裂１０部分に有効に駆
動用電圧を印加することができ、比較的低い駆動電圧
で、効率良く電子線を得ることができた。

【０１５５】一方、従来のように通電処理用電極２，３
に駆動用電圧を印加して、微粒子層４の亀裂部分から電
子を発生させようとすると、微粒子層４の亀裂部分の抵
抗も約８ｋΩであるのに対し、亀裂部分を除いた微粒子
層４の抵抗Ｒ１が約１．５ｋΩであるので、駆動用電圧
をＶ０とすると、亀裂部分には、Ｖ０×８／（８＋１．
５）＝０．８４Ｖ０の電圧しか印加されず、約１６％の
電圧損失があり、電子の発生効率が低くなる。

【０１５６】上記説明では、通電処理用電極間隔Ｌ１を
１０μｍとした場合について述べたが、本発明の効果
は、通電処理用電極間隔Ｌ１がもっと広く、微粒子層４
と導電性薄膜層６との抵抗の比（Ｒ１／Ｒ２）の値が大
きくなる程、顕著となることは明らかである。

【０１５７】また、フォーミング用の膜として、微粒子
の集合体であるところの微粒子層４を用いることで、通
電処理用電極間隔Ｌ１が広い場合にも、狭い亀裂を発生
することができた。

【０１５８】さらに、本実施例では、微粒子層４が導電
性薄膜層６よりもガラス基板１に近い側にくる、ガラス
基板１／微粒子層４／絶縁体層５／導電性薄膜層６なる
積層構造とすることにより、フォーミング処理におい
て、必ずしも導電性薄膜層６の融点にまで加熱されなく
ても、微粒子層４に亀裂が生じる時の微粒子の局所的な
移動によって、絶縁体層５及び導電性薄膜層６にも効果
的に亀裂を発生させることができた。

【０１５９】［実施例２］本実施例は、図２に示したよ
うな、基板／導電性薄膜層／絶縁体層／微粒子層の積層
構造を有する電子放出素子を作製したものである。

【０１６０】各層を形成する方法は、実施例１とその順
序が異なるのみでほぼ同様であるので省略する。

【０１６１】本実施例では、前述のフォーミング処理
を、図１３に示すようにベース４０１に取り付けた一対
の可動電極端子４０２，４０３を、微粒子層４の両端部
に接触させて行った。本実施例においても、通電処理用
電源３１を使って、可動電極端子４０２，４０３に、パ
ルス幅１００ｍｓｅｃ，ピーク電圧１５Ｖの矩形パルス
波を約１００発、１ｓｅｃ毎に印加すると、微粒子層４
にジュール熱が発生し、微粒子層４に亀裂が発生すると
ともに、絶縁体層５及び導電体薄膜層６にも微粒子層４
の亀裂に沿って、約１００ｎｍ程度の亀裂が形成され
た。

【０１６２】本実施例では、基板１／導電性薄膜層６／
絶縁体層５／微粒子層４なる順の積層構造にして、微粒
子層４に一対の可動電極端子を接触させてフォーミング
処理することにより、実施例１の素子と同様に、駆動用
電極８，９の間隔が広くても、電子放出部１１に含まれ
る亀裂１０部分に有効に駆動電圧を印加できると同時
に、基板１上への電極配線が簡素化され、製造工程を簡
略化できた。

【０１６３】特に、多数の電子放出素子を同一基板上に
配置し、大面積の電子源を構成する場合には、本実施例
の素子構成は有効である。

【０１６４】［実施例３］本実施例では、図１に示した
ような電子放出素子を多数、単純マトリクス配置した図
７に示したような電子源を用いて、図８に示したような
画像形成装置を作製した例を説明する。

【０１６５】電子源の作製は、実施例１で説明した各電
極及び各層のパターンを拡張し、同時に多数の電子放出
素子を形成するとともに、同時にＸ方向配線（下配線と
も呼ぶ）１０２及びＹ方向配線（上配線とも呼ぶ）１０
３を形成して行うことができる。

【０１６６】以上のようにして作製した未フォ−ミング
の電子源基板を用いて画像形成装置を構成した例を、図
８及び図９を用いて説明する。

【０１６７】まず、未フォ−ミングの電子源の基板１を
リアプレ−ト１１１に固定した後、基板１の５ｍｍ上方
に、フェ−スプレ−ト１１６（ガラス基板１１３の内面
に画像形成部材であるところの蛍光膜１１４とメタルバ
ック１１５が形成されて構成される。）を支持枠１１２
を介し配置し、フェ−スプレ−ト１１６、支持枠１１
２、リアプレ−ト１１１の接合部にフリットガラスを塗
布し、大気中で４００℃乃至５００℃で１０分以上焼成
することで封着した（図８参照）。また、リアプレ−ト
１１１への基板１の固定もフリットガラスで行った。

【０１６８】画像形成部材であるところの蛍光膜１１４
は、モノクロ−ムの場合は蛍光体のみから成るが、本実
施例では蛍光体はストライプ形状（図９（ａ）参照）を
採用し、先に黒色導電材１２１でブラックストライプを
形成し、その間隙部にスラリー法により各色蛍光体１２
２を塗布して蛍光膜１１４を作製した。黒色導電材１２
１としては、通常よく用いられている黒鉛を主成分とす
る材料を用いた。

【０１６９】また、蛍光膜１１４の内面側にはメタルバ
ック１１５を設けた。メタルバック１１５は、蛍光膜１
１４の作製後、蛍光膜１１４の内面側表面の平滑化処理
（通常、フィルミングと呼ばれる）を行い、その後、Ａ
ｌを真空蒸着することで作製した。

【０１７０】フェ−スプレ−ト１１６には、更に蛍光膜
１１４の導電性を高めるため、蛍光膜１１４の外面側に
透明電極が設けられる場合もあるが、本実施例では、メ
タルバック１１５のみで十分な導電性が得られたので省
略した。

【０１７１】前述の封着を行う際、カラーの場合は各色
蛍光体１２２と電子放出素子１０４とを対応させなくて
はいけないため、十分な位置合わせを行った。

【０１７２】以上のようにして完成した外囲器１１８内
の雰囲気を排気管（不図示）を通じ真空ポンプにて排気
し、十分な真空度に達した後、各電子放出素子１０４の
通電処理用電極を配線して容器外に引き出した端子（不
図示）を通じ実施例１に示した要領で各素子の通電処理
用電極間に電圧を印加し、前述のフォ−ミング処理を行
い、図１に示したように積層体膜７に亀裂１０を形成し
電子放出部１１を作製した。

【０１７３】この後、不図示の排気管を通じ、外囲器１
１８内を１０^-6.5Ｔｏｒｒ程度の真空度とし、該排気管
をガスバ−ナで熱することで溶着し、外囲器１１８の封
止を行った。最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッタ−処理を行った。ゲッターは
Ｂａを主成分とした。

【０１７４】以上のようにして単純マトリクス配置の電
子源を用いて構成した表示パネル２０１（図８参照）に
おいて、外部端子Ｄｘ１ないしＤｘｍ，Ｄｙ１ないしＤ
ｙｎを通じ、走査信号及び変調信号を不図示の信号発生
手段により、各素子の駆動用電極８，９（図１参照）に
それぞれ印加することにより電子放出させると共に、高
圧端子Ｈｖを通じてメタルバック１１５に数ｋＶ以上の
高圧を印加して、電子ビ−ムを加速し、蛍光膜１１４に
衝突させ、励起・発光させることで画像の表示が得られ
た。

【０１７５】本発明の電子放出素子を多数配列した電子
源を用いて構成した本実施例の画像形成装置において
は、各素子の駆動用電極間隔を広めに形成した場合で
も、電子放出のための駆動電圧が上昇することが防止さ
れ、消費電力が大きく増加することもなかった。また、
電子源の製造の際に、印刷技術を多用することができた
ため、製造の高速化が図られた。

【０１７６】［実施例４］図１４は、実施例３の表示パ
ネル（ディスプレイパネル）２０１（図８参照）を、例
えばテレビジョン放送をはじめとする種々の画像情報源
より提供される画像情報を表示できるように構成した本
発明の画像表示装置の一例を示す図である。

【０１７７】図中２０１はディスプレイパネル、１００
１はディスプレイパネルの駆動回路、１００２はディス
プレイコントローラ、１００３はマルチプレクサ、１０
０４はデコーダ、１００５は入出力インターフェース回
路、１００６はＣＰＵ、１００７は画像生成回路、１０
０８，１００９及び１０１０は画像メモリインターフェ
ース回路、１０１１は画像入力インターフェース回路、
１０１２及び１０１３はＴＶ信号受信回路、１０１４は
入力部である。

【０１７８】尚、本表示装置は、例えばテレビジョン信
号のように映像情報と音声情報の両方を含む信号を受信
する場合には、当然映像の表示と同時に音声を再生する
ものであるが、本発明の特徴と直接関係しない音声情報
の受信、分離、再生、処理、記憶などに関する回路やス
ピーカーなどについては説明を省略する。

【０１７９】以下、画像信号の流れに沿って各部を説明
してゆく。

【０１８０】先ず、ＴＶ信号受信回路１０１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。

【０１８１】受信するＴＶ信号の方式は特に限られるも
のではなく、例えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥ
ＣＡＭ方式などの諸方式でも良い。また、これらよりさ
らに多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式をはじめとするいわゆる高品位ＴＶは、大面積化や大
画素数化に適した前記ディスプレイパネル２０１の利点
を生かすのに好適な信号源である。

【０１８２】ＴＶ信号受信回路１０１３で受信されたＴ
Ｖ信号は、デコーダ１００４に出力される。

【０１８３】画像ＴＶ信号受信回路１０１２は、例えば
同軸ケーブルや光ファイバーなどのような有線伝送系を
用いて伝送されるＴＶ画像信号を受信するための回路で
ある。前記ＴＶ信号受信回路１０１３と同様に、受信す
るＴＶ信号の方式は特に限られるものではなく、また本
回路で受信されたＴＶ信号もデコーダ１００４に出力さ
れる。

【０１８４】画像入力インターフェース回路１０１１
は、例えばＴＶカメラや画像読取スキャナーなどの画像
入力装置から供給される画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ１００４に出力さ
れる。

【０１８５】画像メモリインターフェース回路１０１０
は、ビデオテープレコーダー（以下ＶＴＲと略す）に記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ１００４に出力される。

【０１８６】画像メモリインターフェース回路１００９
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ１０
０４に出力される。

【０１８７】画像メモリ−インターフェース回路１００
８は、いわゆる静止画ディスクのように、静止画像デー
タを記憶している装置から画像信号を取り込むための回
路で、取り込まれた静止画像データはデコーダ１００４
に出力される。

【０１８８】入出力インターフェース回路１００５は、
本表示装置と、外部のコンピュータ、コンピュータネッ
トワークもしくはプリンタなどの出力装置とを接続する
ための回路である。画像データや文字・図形情報の入出
力を行なうのはもちろんのこと、場合によっては本表示
装置の備えるＣＰＵ１００６と外部との間で制御信号や
数値データの入出力などを行なうことも可能である。

【０１８９】画像生成回路１００７は、前記入出力イン
ターフェース回路１００５を介して外部から入力される
画像データや文字・図形情報や、或いはＣＰＵ１００６
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。

【０１９０】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によっては
前記入出力インターフェース回路１００５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０１９１】ＣＰＵ１００６は、主として本表示装置の
動作制御や、表示画像の生成、選択、編集に関わる作業
を行なう。

【０１９２】例えば、マルチプレクサ１００３に制御信
号を出力し、ディスプレイパネル２０１に表示する画像
信号を適宜選択したり組み合わせたりする。また、その
際には表示する画像信号に応じてディスプレイパネルコ
ントローラ１００２に対して制御信号を発生し、画面表
示周波数や走査方法（例えばインターレースかノンイン
ターレースか）や一画面の走査線の数など表示装置の動
作を適宜制御する。また、前記画像生成回路１００７に
対して画像データや文字・図形情報を直接出力したり、
或いは前記入出力インターフェース回路１００５を介し
て外部のコンピュータやメモリをアクセスして画像デー
タや文字・図形情報を入力する。

【０１９３】尚、ＣＰＵ１００６は、むろんこれ以外の
目的の作業にも関わるものであっても良い。例えば、パ
ーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。或いは前述したように、入出力インターフェース回
路１００５を介して外部のコンピューターネットワーク
と接続し、例えば数値計算などの作業を外部機器と協同
して行なっても良い。

【０１９４】入力部１０１４は、前記ＣＰＵ１００６に
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
など多様な入力機器を用いることが可能である。

【０１９５】デコーダ１００４は、前記１００７ないし
１０１３より入力される種々の画像信号を３原色信号、
または輝度信号とＩ信号、Ｑ信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ１
００４は内部に画像メモリを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。

【０１９６】画像メモリを備えることにより、静止画の
表示が容易になる。或いは前記画像生成回路１００７及
びＣＰＵ１００６と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
なるという利点が得られる。

【０１９７】マルチプレクサ１００３は前記ＣＰＵ１０
０６より入力される制御信号に基づき表示画像を適宜選
択するものである。即ち、マルチプレクサ１００３はデ
コーダ１００４から入力される逆変換された画像信号の
うちから所望の画像信号を選択して駆動回路１００１に
出力する。その場合には、一画面表示時間内で画像信号
を切り換えて選択することにより、いわゆる多画面テレ
ビのように、一画面を複数の領域に分けて領域によって
異なる画像を表示することも可能である。

【０１９８】ディスプレイパネルコントローラ１００２
は、前記ＣＰＵ１００６より入力される制御信号に基づ
き駆動回路１００１の動作を制御するための回路であ
る。

【０１９９】ディスプレイパネル２０１の基本的な動作
に関わるものとして、例えばディスプレイパネル２０１
の駆動用電源（不図示）の動作シーケンスを制御するた
めの信号を駆動回路１００１に対して出力する。ディス
プレイパネル２０１の駆動方法に関わるものとして、例
えば画面表示周波数や走査方法（例えばインターレース
かノンインターレースか）を制御するための信号を駆動
回路１００１に対して出力する。また、場合によって
は、表示画像の輝度、コントラスト、色調、シャープネ
スといった画質の調整に関わる制御信号を駆動回路１０
０１に対して出力する場合もある。

【０２００】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１００３から入力される画像信
号と、前記ディスプレイパネルコントローラ１００２よ
り入力される制御信号に基づいて動作するものである。

【０２０１】以上、各部の機能を説明したが、図１４に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
０１に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ１００４
において逆変換された後、マルチプレクサ１００３にお
いて適宜選択され、駆動回路１００１に入力される。一
方、ディスプレイコントローラ１００２は、表示する画
像信号に応じて駆動回路１００１の動作を制御するため
の制御信号を発生する。駆動回路１００１は、上記画像
信号と制御信号に基づいてディスプレイパネル２０１に
駆動信号を印加する。これにより、ディスプレイパネル
２０１において画像が表示される。これらの一連の動作
は、ＣＰＵ１００６により統括的に制御される。

【０２０２】本画像形成装置においては、前記デコーダ
１００４に内蔵する画像メモリや、画像生成回路１００
７及びＣＰＵ１００６が関与することにより、単に複数
の画像情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ替え、はめ込みなどをはじめとする画像
編集を行なうことも可能である。また、本実施例の説明
では、特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。

【０２０３】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピューターの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用或いは民生用として極めて応用範囲が広い。

【０２０４】尚、図１４は、電子放出素子を電子ビーム
源とする表示パネルを用いた画像形成装置とする場合の
構成の一例を示したに過ぎず、本発明の画像形成装置が
これのみに限定されるものでないことは言うまでもな
い。

【０２０５】例えば図１４の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加しても良い。例えば、本画像形成装置をテレビ電
話機として応用する場合には、テレビカメラ、音声マイ
ク、照明機、モデムを含む送受信回路などを構成要素に
追加するのが好適である。

【０２０６】本画像形成装置においては、とりわけ本発
明によるディスプレイパネル２０１の薄型化が容易なた
め、表示装置の奥行きを小さくすることができる。それ
に加えて、大画面化が容易で輝度が高く視野角特性にも
優れるため、臨場感あふれ迫力に富んだ画像を視認性良
く表示することが可能である。

【０２０７】

【発明の効果】以上説明したように、本発明によれば、
微粒子層と導電性薄膜層を絶縁体層を介して積層した積
層体膜を基板上に配置し、微粒子層を通電処理して前記
積層体膜に電子放出部となる亀裂を発生させている。こ
のため、通電処理用薄膜としての微粒子層と、素子駆動
用薄膜としての導電性薄膜層の設計を別々に行うことが
でき、素子駆動用薄膜である導電性薄膜層の抵抗を小さ
く設定することができる。これにより、亀裂形成後の導
電性薄膜層に駆動用電圧を印加するための駆動用電極の
間隔を広くしても、亀裂部分に有効に駆動用電圧を印加
でき、電子放出のための駆動電圧が上昇することが防止
され、ひいては消費電力の増大を抑えることができる。

【０２０８】また、電極の間隔を広くできることから、
印刷技術等の量産に適した製造過程をより一層応用で
き、製造の高速化がなされる。

【０２０９】特に、本発明の電子放出素子を多数配置し
た電子源、及びこの電子源を用いた画像形成装置の製造
において、上記の効果は極めて大きい。

【図面の簡単な説明】

【図１】本発明の電子放出素子の一例である基板／微粒
子層／絶縁体層／導電性薄膜層なる順の積層構造を有す
る素子の断面図である。

【図２】本発明の電子放出素子の一例である基板／導電
性薄膜層／絶縁体層／微粒子層なる順の積層構造を有す
る素子の断面図である。

【図３】図１の電子放出素子の製造方法の一例を説明す
るための工程図である。

【図４】フォーミング処理に用いる電圧波形の一例であ
る。

【図５】電子放出特性を測定するための測定評価系の概
略構成図である。

【図６】本発明の電子放出素子の、放出電流Ｉｅ及び素
子電流Ｉｆと、素子電圧Ｖｆの関係の典型的な例を示す
図である。

【図７】単純マトリクス配置の電子源の概略図である。

【図８】単純マトリクス配置の電子源を備えた表示パネ
ルの概略構成を示す部分切り欠き斜視図である。

【図９】表示パネルに用いる蛍光膜の構成例を示す図で
ある。

【図１０】ＮＴＳＣ方式のテレビ信号に応じて画像表示
を行う画像形成装置の駆動回路の一例を示すブロック図
である。

【図１１】梯型配置の電子源の概略図である。

【図１２】梯型配置の電子源を備えた表示パネルの概略
構成を示す部分切り欠き斜視図である。

【図１３】実施例２にて示す電子放出素子の、フォーミ
ング処理方法を説明するための図である。

【図１４】実施例４にて示す画像形成装置のブロック図
である。

【図１５】従来例の表面伝導型電子放出素子の平面図で
ある。

【符号の説明】

１基板２，３通電処理用電極４微粒子層５絶縁体層６導電性薄膜層７積層体膜８，９駆動用電極１０積層体膜７に形成された亀裂１１電子放出部３１通電処理用電源５０導電性薄膜層６を流れる素子電流Ｉｆを測定する
ための電流計５１電子放出素子に素子電圧Ｖｆを印加するための電
源５２電子放出部１１より放出される放出電流Ｉｅを測
定するための電流計５３アノード電極５４に電圧を印加するための高圧電
源５４電子放出部１１より放出される電子を捕捉するた
めのアノ−ド電極５５真空装置５６排気ポンプ１０２Ｘ方向配線１０３Ｙ方向配線１０４電子放出素子１０５結線１１１リアプレ−ト１１２支持枠１１３ガラス基板１１４蛍光膜１１５メタルバック１１６フェ−スプレ−トＨｖ高圧端子１１８外囲器１２１黒色導電材１２２蛍光体２０１表示パネル２０２走査回路２０３制御回路２０４シフトレジスタ２０５ラインメモリ２０６同期信号分離回路２０７変調信号発生器Ｖａ直流電圧源Ｖｘ直流電圧源３０１表示パネル３０２グリッド電極３０３電子が通過するための開口３０４電子放出素子１０４を配線する共通配線４０１ベース４０２，４０３可動電極端子１００１ディスプレイパネル２０１の駆動回路１００２ディスプレイコントローラ１００３マルチプレクサ１００４デコーダ１００５入出力インターフェース回路１００６ＣＰＵ１００７画像生成回路１００８，１００９，１０１０画像メモリインターフ
ェース回路１０１１画像入力インターフェース回路１０１２，１０１３ＴＶ信号受信回路１０１４入力部

Claims

【特許請求の範囲】

【請求項１】微粒子層と導電性薄膜層を絶縁体層を介
して積層した積層体膜を有し、該積層体膜に亀裂が形成
されていることを特徴とする電子放出素子。
【請求項２】基板／微粒子層／絶縁体層／導電性薄膜
層なる順の積層構造を有することを特徴とする請求項１
に記載の電子放出素子。
【請求項３】基板／導電性薄膜層／絶縁体層／微粒子
層なる順の積層構造を有することを特徴とする請求項１
に記載の電子放出素子。
【請求項４】前記微粒子層の抵抗Ｒ１と、前記導電性
薄膜層の抵抗Ｒ２が、Ｒ１＞Ｒ２の関係を有することを
特徴とする請求項１〜３いずれかに記載の電子放出素
子。
【請求項５】前記亀裂は、前記微粒子層に通電処理を
施して形成したものであることを特徴とする請求項１〜
４いずれかに記載の電子放出素子。
【請求項６】前記微粒子層を通電処理するための、通
電処理用電極を有することを特徴とする請求項１〜５い
ずれかに記載の電子放出素子。
【請求項７】前記導電性薄膜層に駆動用電圧を印加す
るための、駆動用電極を有することを特徴とする請求項
１〜６いずれかに記載の電子放出素子。
【請求項８】基板上に、微粒子層と導電性薄膜層を絶
縁体層を介して積層した積層体膜を形成する工程と、該微粒子層に通電処理を施し、該積層体膜に亀裂を形成
する工程を有することを特徴とする電子放出素子の製造
方法。
【請求項９】前記通電処理を、前記微粒子層に一対の
可動電極端子を接触させて行うことを特徴とする請求項
８に記載の電子放出素子の製造方法。
【請求項１０】前記微粒子層を通電処理するための、
通電処理用電極を形成する工程を有し、前記通電処理を、該通電処理用電極を介して行うことを
特徴とする請求項８に記載の電子放出素子の製造方法。
【請求項１１】請求項１〜７いずれかに記載の電子放
出素子を基板上に複数備えることを特徴とする電子源。
【請求項１２】複数の電子放出素子を配列した素子列
を少なくとも１列以上有し、各電子放出素子を駆動する
ための配線がマトリクス配置されていることを特徴とす
る請求項１１に記載の電子源。
【請求項１３】複数の電子放出素子を配列した素子列
を少なくとも１列以上有し、各電子放出素子を駆動する
ための配線が梯状配置されていることを特徴とする請求
項１１に記載の電子源。
【請求項１４】電子放出素子を基板上に複数備えた電
子源の製造方法において、基板上に、微粒子層と導電性薄膜層を絶縁体層を介して
積層した複数の積層体膜を形成する工程と、該微粒子層に通電処理を施し、該積層体膜に亀裂を形成
する工程を有することを特徴とする電子源の製造方法。
【請求項１５】前記微粒子層を通電処理するための、
通電処理用電極を形成する工程を有し、前記通電処理を、該通電処理用電極を介して行うことを
特徴とする請求項１４に記載の電子源の製造方法。
【請求項１６】請求項１１〜１３いずれかに記載の電
子源と、入力信号に応じて該電子源から放出された電子
線の照射により画像を形成する画像形成部材を有するこ
とを特徴とする画像形成装置。
【請求項１７】電子放出素子を基板上に複数備えた電
子源と、入力信号に応じて該電子源から放出された電子
線の照射により画像を形成する画像形成部材を有する画
像形成装置の製造方法において、該電子源の製造工程が、基板上に、微粒子層と導電性薄膜層を絶縁体層を介して
積層した複数の積層体膜を形成する工程と、該微粒子層に通電処理を施し、該積層体膜に亀裂を形成
する工程を有することを特徴とする画像形成装置の製造
方法。
【請求項１８】前記電子源の製造工程が、前記微粒子層を通電処理するための、通電処理用電極を
形成する工程を有し、前記通電処理を、該通電処理用電極を介して行うことを
特徴とする請求項１７に記載の画像形成装置の製造方
法。