JPH08329826A

JPH08329826A - 電子源及び画像形成装置

Info

Publication number: JPH08329826A
Application number: JP15406595A
Authority: JP
Inventors: Yasuhiro Hamamoto; 康弘浜元
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-05-30
Filing date: 1995-05-30
Publication date: 1996-12-13

Abstract

(57)【要約】【目的】製造過程の途中において発生した電子放出素
子の電気的ショート欠陥の除去及び欠陥部の修復が可能
な構成を持つ電子源を提供する。【構成】３つの素子電極４，５，５’に跨がる導電性
膜３を有する電子放出素子１０４を複数備え、各電子放
出素子１０４の素子電極４が行方向配線１０２に電気的
に接続され、素子電極５，５’が列方向配線１０３に熱
蒸発型結線１０５，１０５’によって夫々電気的に接続
されている電子源。【効果】素子電極４，５がショートした場合でも、熱
蒸発型結線１０５を熱的に破断させることにより、かか
る欠陥を補修することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子放出素子を多数個
配置してなる電子源、及び該電子源を用いて構成した表
示装置や露光装置等の画像形成装置に関する。

【０００２】

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の２種類が知られてい
る。冷陰極電子放出素子には電界放出型（以下、「ＦＥ
型」と称す。）、金属／絶縁層／金属型（以下、「ＭＩ
Ｍ型」と称す。）や表面伝導型電子放出素子等が有る。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄＷ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍ
ｉｓｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔ
ｒｏｎＰｈｙｓｉｃｓ，８，８９（１９５６）ある
いはＣ．Ａ．Ｓｐｉｎｄｔ， “Ｐｈｙｓｉｃａｌ
Ｐｒｏｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉ
ｅｌｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔ
ｈｍｏｌｙｂｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａｐ
ｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等
に開示されたものが知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍ
ｉｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．，３２，６４６（１９６１）等に開示され
たものが知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅ
ｌｅｃｔｒｏｎＰｈｙｓ．，１０，１２９０（１９
６５）等に開示されたものがある。

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ₂ 薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ₂
Ｏ₃ ／ＳｎＯ₂ 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ
ａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴ
ｒａｎｓ．ＥＤＣｏｎｆ．”，５１９（１９７
５）］、カーボン薄膜によるもの［荒木久他：真空、
第２６巻、第１号、２２頁（１９８３）］等が報告され
ている。

【０００７】表面伝導型電子放出素子は、絶縁性の基板
上に形成された導電性膜に、膜面に平行に電流を流すこ
とにより電子放出が生ずる現象を利用するものである。

【０００８】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性膜に、予めフォーミング
と称される通電処理により電子放出部を形成したものが
挙げられる。フォーミングは、導電性膜の両端に直流電
圧あるいは非常にゆっくりとした昇電圧、例えば１Ｖ／
１分程度の昇電圧を印加通電することで通常行われ、導
電性膜を局所的に破壊、変形もしくは変質させて構造を
変化させ、電気的に高抵抗な状態の電子放出部を形成す
る処理である。電子放出は、上記電子放出部が形成され
た導電性膜に電圧を印加して電流を流すことにより、電
子放出部に発生した亀裂付近から行われる。

【０００９】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。

【００１０】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯型配置とも呼ぶ）した電子源が挙げ
られる（特開平１−３１３３２号公報、同１−２８３７
４９号公報、同２−２５７５５２号公報）。また、特に
表示装置においては、液晶を用いた表示装置と同様の平
板型表示装置とすることが可能で、しかもバックライト
が不要な自発光型の表示装置として、表面伝導型電子放
出素子を多数配置した電子源と、この電子源からの電子
線の照射により可視光を発光する蛍光体とを組み合わせ
た表示装置が提案されている（アメリカ特許第５０６６
８８３号明細書）。

【００１１】

【発明が解決しようとする課題】しかしながら、電子放
出素子を複数設置した電子源及び該電子源と対向した位
置に蛍光体を配置した画像形成装置において、電子放出
素子の一対の素子電極間に電気的なショート欠陥が生じ
た場合、該素子の素子電極と結線された配線に結線され
た他の全ての電子放出素子に対して、有効な電気信号を
与えることができず、実質的に電子源そのものが欠陥部
品となり、画像形成装置に用いることができなくなる。

【００１２】また、前記ショート欠陥を生じた電子源
は、画像形成装置の製造過程において廃棄されるほかな
く、その原材料費、人件費、及び廃棄に伴う諸費用を考
慮すると、全製造コストに対する該欠陥部品の影響は無
視できないものであった。

【００１３】本発明は、かかる従来の問題を鑑みて、そ
の製造過程の途中において、簡易な構成でかつ容易に電
気的ショート欠陥の除去及び欠陥部の修復が可能な構成
を持つ電子源及び画像形成装置の提供を目的とする。

【００１４】

【課題を解決するための手段及び作用】上記目的を達成
すべく成された本発明の構成は以下の通りである。

【００１５】即ち、本発明の第一は、素子電極間に電子
放出部を有する電子放出素子の複数と、該電子放出素子
の駆動手段とを有する電子源において、前記電子放出素
子は少なくとも３つ以上の素子電極を有し、該素子電極
の１つが行方向配線に電気的に接続され、残りの複数の
素子電極が夫々列方向配線に熱蒸発型結線によって電気
的に接続されていることを特徴とする電子源にある。

【００１６】また、本発明の第二は、上記本発明第一の
電子源と、電子線の照射により画像を形成する画像形成
部材とを有することを特徴とする画像形成装置にある。

【００１７】上記のように、本発明は、電子放出素子を
複数個備えた新規な電子源、これを用いた新規な画像形
成装置に係るもので、各発明の構成及び作用を以下に更
に説明する。

【００１８】本発明に係る電子放出素子としては、先述
したような冷陰極型の電子放出素子を用いることがで
き、その中でも表面伝導型電子放出素子が電子放出特性
等の観点から好適に用いることができる。

【００１９】先ず、本発明に好適な上記表面伝導型電子
放出素子の基本的な構成について説明する。

【００２０】図１（ａ），（ｂ）は、表面伝導型電子放
出素子の基本的な構成を示す図であり、同図中１は基
板、２は電子放出部、３は導電性膜、４と５は素子電極
である。

【００２１】基板１としては、例えば石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりＳｉＯ₂ を積層した積層
体、アルミナ等のセラミックス等が挙げられる。

【００２２】対向する素子電極４，５の材料としては、
一般的導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、
Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属ある
いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ−Ａｇ
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。

【００２３】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜３の形状等は、応用される形態等によって設計され
る。

【００２４】素子電極間隔Ｌは、数百オングストローム
から数百マイクロメートルであることが好ましく、より
好ましくは、素子電極４，５間に印加する電圧等によ
り、数マイクロメートルから数十マイクロメートルであ
る。

【００２５】素子電極長さＷは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数マイクロメートルか
ら数百マイクロメートルであり、また素子電極厚ｄは、
数百オングストロームから数マイクロメートルである。

【００２６】尚、図１に示される表面伝導型電子放出素
子は、基板１上に、素子電極４，５、導電性膜３の順に
積層されたものとなっているが、基板１上に、導電性膜
３、素子電極４，５の順に積層したものとしてもよい。

【００２７】導電性膜３は、良好な電子放出特性を得る
ためには、微粒子で構成された微粒子膜であることが特
に好ましく、その膜厚は、素子電極４，５へのステップ
カバレージ、素子電極４，５間の抵抗値及び後述するフ
ォーミング条件等によって適宜選択される。この導電性
膜３の膜厚は、好ましくは数オングストロームから数千
オングストロームで、特に好ましくは１０オングストロ
ームから５００オングストロームであり、その抵抗値
は、１０の３乗から１０の７乗オーム／□のシート抵抗
値である。

【００２８】導電性膜３を構成する材料としては、例え
ばＰｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，
Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐ
ｄＯ，ＳｎＯ₂ ，Ｉｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂ Ｏ₃ 等の
酸化物、ＨｆＢ₂ ，ＺｒＢ₂，ＬａＢ₆ ，ＣｅＢ₆ ，Ｙ
Ｂ₄ ，ＧｄＢ₄ 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，
ＴａＣ，ＳｉＣ，ＷＣなどの炭化物、ＴｉＮ，ＺｒＮ，
ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等
が挙げられる。

【００２９】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（いくつかの微粒子が集合し、
全体として島状構造を形成している場合も含む）の膜を
さす。微粒子膜である場合、微粒子の粒径は、数オング
ストロームから数千オングストロームであることが好ま
しく、特に好ましくは１０オングストロームから２００
オングストロームである。

【００３０】電子放出部２は前記導電性膜３の一部に形
成された亀裂等の間隙部であり、電子放出はこの亀裂付
近から行われる。この電子放出部２は、導電性膜３の膜
厚、膜質、材料及び後述するフォーミング条件等の製法
に依存して形成される。従って、電子放出部２の位置及
び形状は図１に示されるような位置及び形状に特定され
るものではない。

【００３１】亀裂内部には、数オングストロームから数
百オングストロームの粒径の導電性微粒子を有すること
もある。この導電性微粒子は、導電性膜３を構成する材
料の元素の一部、あるいは総てと同様のものである。ま
た、亀裂を含む電子放出部２及びその近傍の導電性膜３
は炭素あるいは炭素化合物を有することもある。

【００３２】図１に示した様な表面伝導型電子放出素子
の製法としては様々な方法が考えられるが、その一例を
図２に基づいて説明する。尚、図２において図１と同じ
符号は同じ部材を示すものである。

【００３３】１）基板１を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術等により基板１の面上に素子電極４，５を形成する
（図２（ａ））。

【００３４】２）素子電極４，５を設けた基板１上に有
機金属溶液を塗布して放置することにより、素子電極４
と素子電極５間を連絡して有機金属薄膜を形成する。
尚、有機金属溶液とは、前述の導電性膜３の構成材料の
金属を主元素とする有機化合物の溶液である。この後、
有機金属薄膜を加熱焼成処理し、リフトオフ、エッチン
グ等によりパターニングされた導電性膜３を形成する
（図２（ｂ））。

【００３５】尚、ここでは、有機金属溶液の塗布法によ
り説明したが、これに限ることなく、例えば真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナー法等によって有機金属膜を形成
することもできる。

【００３６】３）続いて、フォーミング工程を施す。こ
のフォーミング工程の方法の一例として通電処理による
方法を以下に説明するが、本発明に係るフォーミング工
程はこれに限られるものではなく、導電性膜３に亀裂等
の間隙部を生じさせて高抵抗状態を形成させる方法であ
ればいかなる方法でも良い。

【００３７】素子電極４，５間に不図示の電源より通電
すると、導電性膜３の部位に構造の変化した電子放出部
２が形成される（図２（ｃ））。この通電処理により導
電性膜３を局所的に破壊、変形もしくは変質せしめ、構
造の変化した、例えば亀裂などの間隙部位が電子放出部
２である。

【００３８】通電フォーミングの電圧波形の例を図３に
示す。

【００３９】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合（図３（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図３（ｂ））とがあ
る。

【００４０】まず、パルス波高値を定電圧とした場合に
ついて図３（ａ）で説明する。

【００４１】図３（ａ）におけるＴ１及びＴ２は電圧波
形のパルス幅とパルス間隔であり、例えば、Ｔ１を１マ
イクロ秒〜１０ミリ秒、Ｔ２を１０マイクロ秒〜１００
ミリ秒とし、波高値（フォーミング時のピーク電圧）を
前述した電子放出素子の形態に応じて適宜選択して、１
０の−５乗ｔｏｒｒ程度の適当な真空度の真空雰囲気下
で、数秒から数十分印加する。尚、印加する電圧波形
は、図示される三角波に限定されるものではなく、矩形
波等の所望の波形を用いても良く、その波高値及びパル
ス幅・パルス間隔等についても上述の値に限るものでは
なく、電子放出部２が良好に形成されるように、電子放
出素子の抵抗値等に合わせて所望の値を選択することが
できる。

【００４２】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図３（ｂ）で説明する。

【００４３】図３（ｂ）におけるＴ１及びＴ２は図３
（ａ）と同様であり、波高値（フォーミング時のピーク
電圧）を、例えば０．１Ｖステップ程度ずつ増加させ、
図３（ａ）の説明と同様の適当な真空雰囲気下で印加す
る。

【００４４】尚、パルス間隔Ｔ２中に、導電性膜３を局
所的に破壊、変形もしくは変質させない程度の電圧、例
えば０．１Ｖ程度の電圧で素子電流を測定して抵抗値を
求め、例えば１Ｍオーム以上の抵抗を示したときにフォ
ーミングを終了することが好ましい。

【００４５】上記フォーミング工程からそれ以降の工程
は、図４に示されるような測定評価系内で行うことがで
きる。この測定評価系について説明する。

【００４６】図４において、図１と同じ符号は同じ部材
を示す。また、５１は素子に素子電圧Ｖｆを印加するた
めの電源、５０は素子電極４，５間の導電性膜３を流れ
る素子電流Ｉｆを測定するための電流計、５４は電子放
出部２より放出される放出電流Ｉｅを捕捉するためのア
ノード電極、５３はアノード電極５４に電圧を印加する
ための高圧電源、５２は電子放出部２より放出される放
出電流Ｉｅを測定するための電流計、５５は真空装置、
５６は排気ポンプである。

【００４７】電子放出素子及びアノード電極５４等は真
空装置５５内に設置され、この真空装置５５には不図示
の真空計等の必要な機器が具備されていて、所望の真空
下で電子放出素子の測定評価ができるようになってい
る。

【００４８】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置５５全体及び電子放出素子の基板１は、
ヒーターにより２００℃程度まで加熱できるようになっ
ている。尚、この測定評価系は、後述するような表示パ
ネルの組み立て段階において、表示パネル及びその内部
を真空装置５５及びその内部として構成することで、フ
ォーミング工程及び後述するそれ以後の工程における測
定評価及び処理に応用されるものである。

【００４９】４）更に活性化工程を施すことが好まし
い。

【００５０】活性化工程とは、例えば１０の−４乗〜１
０の−５乗ｔｏｒｒ程度の真空度で、パルス波高値を定
電圧としたパルスの印加を繰り返す処理のことをいい、
真空雰囲気中に存在する有機物質から炭素あるいは炭素
化合物を電子放出部２に堆積させることで、素子電流、
放出電流の状態を著しく向上させることができる工程で
ある。この活性化工程は、例えば素子電流や放出電流を
測定しながら行って、例えば放出電流が飽和した時点で
終了するようにすれば効果的であるので好ましい。ま
た、活性化工程でのパルス波高値は、好ましくは駆動電
圧の波高値である。

【００５１】尚、上記炭素及び炭素化合物とは、グラフ
ァイト（単結晶及び多結晶の双方を指す）、非晶質カー
ボン（非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す）である。また、その堆積膜厚は、好ま
しくは５００オングストローム以下、より好ましくは３
００オングストローム以下である。

【００５２】５）このようにして作製した電子放出素子
を、フォーミング工程、活性化工程での真空度より高い
真空度の真空雰囲気下で動作駆動する、安定化工程を施
すことが好ましい。より好ましくは、この高い真空度の
真空雰囲気下で、８０〜１５０℃の加熱の後、動作駆動
する。

【００５３】尚、フォーミング工程、活性化工程の真空
度より高い真空度の真空雰囲気とは、例えば約１０の−
６乗ｔｏｒｒ以上の真空度を有する真空雰囲気であり、
より好ましくは超高真空系であり、炭素あるいは炭素化
合物が新たにほぼ堆積しない真空度である。即ち、電子
放出素子を上記真空雰囲気中に封入してしまうことによ
り、これ以上の炭素あるいは炭素化合物の堆積を抑制す
ることが可能となり、これによって素子電流Ｉｆ、放出
電流Ｉｅが安定する。

【００５４】上述のような素子構成と製造方法によって
作製された表面伝導型電子放出素子の基本特性について
以下に説明する。

【００５５】以下に述べる表面伝導型電子放出素子の基
本特性は、図４の測定評価系のアノード電極５４の電圧
を１ｋＶ〜１０ｋＶとし、アノード電極５４と表面伝導
型電子放出素子の距離Ｈを２〜８ｍｍとして、通常測定
を行う。

【００５６】まず、放出電流Ｉｅ及び素子電流Ｉｆと、
素子電圧Ｖｆとの関係の典型的な例を図５に示す。尚、
図５の（ａ）において、放出電流Ｉｅは素子電流Ｉｆに
比べて著しく小さいので、任意単位で示されている。

【００５７】図５の（ａ）から明らかなように、表面伝
導型電子放出素子は、放出電流Ｉｅに対する次の３つの
特徴的特性を有する。

【００５８】まず第１に、表面伝導型電子放出素子はあ
る電圧（しきい値電圧と呼ぶ：図５の（ａ）中のＶｔ
ｈ）を超える素子電圧Ｖｆを印加すると急激に放出電流
Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電
流Ｉｅが殆ど検出されない。即ち、放出電流Ｉｅに対す
る明確なしきい値電圧Ｖｔｈを持った非線形素子であ
る。

【００５９】第２に、放出電流Ｉｅが素子電圧Ｖｆに対
して単調増加する特性（ＭＩ特性と呼ぶ）を有するた
め、放出電流Ｉｅは素子電圧Ｖｆで制御できる。

【００６０】第３に、アノード電極５４（図４参照）に
補足される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。即ち、アノード電極５４に捕捉される電荷量
は、素子電圧Ｖｆを印加する時間により制御できる。

【００６１】放出電流Ｉｅが素子電圧Ｖｆに対してＭＩ
特性を有すると同時に、素子電流Ｉｆも素子電圧Ｖｆに
対してＭＩ特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図５の（ａ）に示す特性
である。一方、図５の（ｂ）に示すように、素子電流Ｉ
ｆは素子電圧Ｖｆに対して電圧制御型負性抵抗特性（Ｖ
ＣＮＲ特性と呼ぶ）を示す場合もある。いずれの特性を
示すかは、表面伝導型電子放出素子の製法及び測定時の
測定条件等に依存する。但し、素子電流Ｉｆが素子電圧
Ｖｆに対してＶＣＮＲ特性を有する表面伝導型電子放出
素子でも、放出電流Ｉｅは素子電圧Ｖｆに対してＭＩ特
性を有する。

【００６２】以上のような表面伝導型電子放出素子の特
徴的特性のため、複数の素子を配置した電子源や画像形
成装置でも、入力信号に応じて、容易に放出電子量を制
御することができることとなり、多方面への応用が可能
である。

【００６３】次に、本発明の主眼である電子源及び画像
形成装置について述べる。

【００６４】前述した本発明に係る電子放出素子として
好適な表面伝導型電子放出素子の基本的特性によれば、
表面伝導型電子放出素子からの放出電子は、しきい値電
圧以上では、対向する素子電極間に印加するパルス状電
圧の波高値と巾によって制御できる。一方、しきい値電
圧以下では放出されない。

【００６５】上記特性によれば、多数の電子放出素子中
の少なくとも１対の素子電極間に製造上の問題などによ
る電気的ショート欠陥が生じていた場合、該素子が結線
された配線に結線されている全ての電子放出素子に対し
て、例えそれらが欠陥の無い素子であったとしても、上
記しきい値電圧以上の電圧を実効的に印加することがで
きず、十分な電子放出を得ることができない。

【００６６】そこで本発明においては、電子放出素子の
素子電極を少なくとも３つ用意し、１つの素子電極を行
方向配線に電気的に接続し、残りの複数の素子電極を列
方向配線に熱蒸発型結線によって電気的に接続、即ち外
部からの局所的な加熱等により蒸発し除去可能な材料に
て結線しておくことにより、上記ショート欠陥の影響を
ある程度まで除去することが以下の操作により可能とな
る。

【００６７】即ち、或る電子放出素子の行方向側素子電
極と列方向側素子電極間にショート欠陥が発生し、行方
向配線と列方向配線がショートした場合、該列方向側素
子電極と列方向配線とを結ぶ熱蒸発型結線を、例えば外
部からのレーザ光等の照射により熱的に破断させること
によって各配線間の電気的短絡状態を除去することがで
きると共に、残りの列方向側素子電極が新たな列方向側
素子電極として機能させることができるものである。

【００６８】尚、上記素子電極間でのショート欠陥の有
無の検査、及び上記熱蒸発型結線の熱的破断は、前述し
た表面伝導型電子放出素子の製造過程の中、素子電極間
に導電性膜を形成する工程の前あるいは後のいずれかに
行われる。

【００６９】本発明の電子源における電子放出素子の配
列方式としては、従来の技術の項で述べたような梯型配
置の他、ｍ本のＸ方向配線の上にｎ本のＹ方向配線を層
間絶縁層を介して設置し、表面伝導型電子放出素子の一
対の素子電極に夫々Ｘ方向配線、Ｙ方向配線を接続した
配置方式が挙げられる。これを以後単純マトリクス配置
と呼ぶ。

【００７０】前述した表面伝導型電子放出素子の基本的
特性によれば、多数の表面伝導型電子放出素子を単純マ
トリクス配置した場合においても、個々の素子に上記パ
ルス状電圧を適宜印加すれば、入力信号に応じて表面伝
導型電子放出素子を選択し、その電子放出量が制御で
き、単純なマトリクス配線だけで個別の表面伝導型電子
放出素子を選択して独立に駆動可能となる。

【００７１】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図６に基づいて更
に説明する。

【００７２】図６において基板１は既に説明したような
ガラス板等であり、この基板１上に配列された表面伝導
型電子放出素子１０４の個数及び形状は用途に応じて適
宜設定されるものである。

【００７３】ｍ本のＸ方向配線１０２は、夫々外部端子
Ｄｘ１，Ｄｘ２，……，Ｄｘｍを有するもので、基板１
上に、真空蒸着法、印刷法、スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子１０４にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。

【００７４】ｎ本のＹ方向配線１０３は、夫々外部端子
Ｄｙ１，Ｄｙ２，……，Ｄｙｎを有するもので、Ｘ方向
配線１０２と同様に作成される。

【００７５】これらｍ本のＸ方向配線１０２とｎ本のＹ
方向配線１０３間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このｍ，ｎは共に正の整数である。

【００７６】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ₂ 等であり、Ｘ方
向配線１０２を形成した基板１の全面或は一部に所望の
形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線
１０３の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。Ｘ方向配線１０２とＹ方向
配線１０３は、それぞれ外部端子として引き出されてい
る。

【００７７】更に、前述と同様にして、表面伝導型電子
放出素子１０４を構成する素子電極群の内、Ｘ方向配線
側素子電極４が、ｍ本のＸ方向配線１０２と真空蒸着
法，印刷法，スパッタ法等で形成された導電性金属等か
らなる結線によって電気的に接続され、Ｙ方向配線側素
子電極５，５’が、ｎ本のＹ方向配線１０３と真空蒸着
法，印刷法，スパッタ法等で形成された熱蒸発型結線１
０５，１０５’によってそれぞれ電気的に接続されてい
るものである。

【００７８】ここで、ｍ本のＸ方向配線１０２と、ｎ本
のＹ方向配線１０３と、Ｘ方向配線側素子電極４−Ｘ方
向配線１０２間の結線と、素子電極４，５，５’とは、
その構成元素の一部あるいは全部が同一であっても、ま
た夫々異なっていてもよく、前述の素子電極の材料等よ
り適宜選択される。これら素子電極への配線は、素子電
極と材料が同一である場合は素子電極と総称する場合も
ある。また、表面伝導型電子放出素子１０４は、基板１
あるいは不図示の層間絶縁層上どちらに形成してもよ
い。

【００７９】尚、Ｙ方向配線側素子電極５，５’−Ｙ方
向配線１０３間の結線１０５，１０５’は、加熱等によ
り蒸発し除去可能な材料、例えば、Ａｌ，Ｃｒ，Ｐｔ，
Ａｇ等の比較的融点の低い材料から適宜選択される。

【００８０】また、詳しくは後述するが、前記Ｘ方向配
線１０２には、Ｘ方向に配列された表面伝導型電子放出
素子１０４の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。

【００８１】一方、Ｙ方向配線１０３には、Ｙ方向に配
列された表面伝導型電子放出素子１０４の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子１０４に印加される駆動
電圧は、当該表面伝導型電子放出素子１０４に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。

【００８２】図６において、３は電子放出部を有する導
電性膜であるが、図６では該電子放出部は明示されてい
ない。まず、前述のように、素子電極４，５，５’が形
成された後に素子電極間のショート欠陥の有無が検知さ
れるか、あるいは、素子電極４，５，５’を形成し、こ
れら素子電極に跨がる導電性膜が形成された後に素子電
極間のショート欠陥の有無が検査されるが、これらの検
査過程において、上記ショート欠陥が無い場合には、全
ての素子は、図６の導電性膜３の素子電極４，５間に電
子放出部を有することとなり、また、上記ショート欠陥
が一部に発見された場合は、一部の素子は、図６の導電
性膜３の素子電極５，５’間に電子放出部を有し、熱蒸
発型結線１０５は破断されている。尚、上記電子放出部
は、前述と同様に、フォーミング工程により形成され
る。

【００８３】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図７〜図９を用いて説明する。尚、図７は表示パネ
ル２０１の基本構成図であり、図８は蛍光膜１１４を示
す図であり、図９は図７の表示パネル２０１で、ＮＴＳ
Ｃ方式のテレビ信号に応じてテレビジョン表示を行うた
めの駆動回路の一例を示すブロック図である。

【００８４】図７において、１は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、１１１は
基板１を固定したリアプレート、１１６はガラス基板１
１３の内面に蛍光膜１１４とメタルバック１１５等が形
成されたフェースプレート、１１２は支持枠であり、リ
アプレート１１１、支持枠１１２及びフェースプレート
１１６にフリットガラス等を塗布し、大気中あるいは窒
素中で、４００〜５００℃で１０分以上焼成することで
封着して外囲器１１８を構成している。

【００８５】図７において、１０２、１０３は、表面伝
導型電子放出素子１０４の素子電極４，５，５’と接続
されたＸ方向配線及びＹ方向配線で、夫々外部端子Ｄｘ
１ないしＤｘｍ，Ｄｙ１ないしＤｙｎを有している。

【００８６】外囲器１１８は、上述の如く、フェースー
プレート１１６、支持枠１１２、リアプレート１１１で
構成されている。しかし、リアプレート１１１は主に基
板１の強度を補強する目的で設けられるものであり、基
板１自体で十分な強度を持つ場合は別体のリアプレート
１１１は不要で、基板１に直接支持枠１１２を封着し、
フェースプレート１１６、支持枠１１２、基板１にて外
囲器１１８を構成してもよい。また、フェースプレート
１１６、リアプレート１１１の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器１１８とすることもでき
る。

【００８７】蛍光膜１１４は、モノクロームの場合は蛍
光体１２２のみからなるが、カラーの蛍光膜１１４の場
合は、蛍光体１２２の配列により、ブラックストライプ
（図８（ａ））あるいはブラックマトリクス（図８
（ｂ））等と呼ばれる黒色導伝材１２１と蛍光体１２２
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体１２２間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜１１４におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材１２１の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。

【００８８】ガラス基板１１３に蛍光体１２２を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。

【００８９】また、図７に示されるように、蛍光膜１１
４の内面側には通常メタルバック１１５が設けられる。
メタルバック１１５の目的は、蛍光体１２２（図８参
照）の発光のうち内面側への光をフェースプレート１１
６側へ鏡面反射することにより輝度を向上すること、電
子ビーム加速電圧を印加するための電極として作用する
こと、外囲器１１８内で発生した負イオンの衝突による
ダメージからの蛍光体１２２の保護等である。メタルバ
ック１１５は、蛍光膜１１４の作製後、蛍光膜１１４の
内面側表面の平滑化処理（通常フィルミングと呼ばれ
る）を行い、その後Ａｌを真空蒸着等で堆積することで
作製できる。

【００９０】フェースプレート１１６には、更に蛍光膜
１１４の導伝性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）を設けてもよい。

【００９１】前述の封着を行う際、カラーの場合は各色
蛍光体１２２と表面伝導型電子放出素子１０４とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。

【００９２】外囲器１１８内は、不図示の排気管を通じ
て排気し、所定の真空度に達した後、封止される。

【００９３】また、外囲器１１８の封止後の真空度を維
持するためにゲッター処理を行うこともできる。これ
は、外囲器１１８の封止を行う直前あるいは封止後に抵
抗加熱あるいは高周波加熱等により、外囲器１１８内の
所定の位置に配置したゲッター（不図示）を加熱し、蒸
着膜を形成する処理である。ゲッターは通常Ｂａ等が主
成分であり、該蒸着膜の吸着作用により、例えば１×１
０の−５乗ないしは１×１０の−７乗ｔｏｒｒの真空度
を維持するためのものである。ここで、表面伝導型電子
放出素子のフォーミング処理以降の工程は、適宜設定で
きる。

【００９４】上述の表示パネル２０１は、例えば図９に
示されるような駆動回路で駆動することができる。尚、
図９において、２０１は表示パネル、２０２は走査回
路、２０３は制御回路、２０４はシフトレジスタ、２０
５はラインメモリ、２０６は同期信号分離回路、２０７
は変調信号発生器、Ｖｘ及びＶａは直流電圧源である。

【００９５】図９に示されるように、表示パネル２０１
は、外部端子Ｄｘ１ないしＤｘｍ、外部端子Ｄｙ１ない
しＤｙｎ及び高圧端子Ｈｖを介して外部の電気回路と接
続されている。この内、外部端子Ｄｘ１ないしＤｘｍに
は前記表示パネル２０１内に設けられている表面伝導型
電子放出素子、即ちｍ行ｎ列の行列状にマトリクス配置
された表面伝導型電子放出素子群を１行（ｎ素子ずつ）
順次駆動して行くための走査信号が印加される。

【００９６】一方、端子Ｄｙ１ないし外部端子Ｄｙｎに
は、前記走査信号により選択された１行の各表面伝導型
電子放出素子の出力電子ビームを制御するための変調信
号が印加される。また、高圧端子Ｈｖには、直流電圧源
Ｖａより、例えば１０ｋＶの直流電圧が供給される。こ
れは表面伝導型電子放出素子より出力される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
ための加速電圧である。

【００９７】走査回路２０２は、内部にｍ個のスイッチ
ング素子（図９中Ｓ１ないしＳｍで模式的に示す）を備
えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直流電
圧電源Ｖｘの出力電圧もしくは０Ｖ（グランドレベル）
のいずれか一方を選択して、表示パネル２０１の外部端
子Ｄｘ１ないしＤｘｍと電気的に接続するものである。
各スイッチング素子Ｓ１〜Ｓｍは、制御回路２０３が出
力する制御信号Ｔｓｃａｎに基づいて動作するもので、
実際には、例えばＦＥＴのようなスイッチング機能を有
する素子を組み合わせることにより容易に構成すること
が可能である。

【００９８】本例における前記直流電圧源Ｖｘは、前記
表面伝導型電子放出素子の特性（しきい値電圧）に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。

【００９９】制御回路２０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路２０６より送られる同期信号Ｔｓｙｎ
ｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及び
Ｔｍｒｙの各制御信号を発生する。

【０１００】同期信号分離回路２０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離（フィルター）回路を用いれば、
容易に構成できるものである。同期信号分離回路２０６
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Ｔｓｙｎｃとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上Ｄ
ＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジ
スタ２０４に入力される。

【０１０１】シフトレジスタ２０４は、時系列的にシリ
アル入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路２０３より送られる制御信号Ｔｓｆｔに基づいて作
動する。この制御信号Ｔｓｆｔは、シフトレジスタ２０
４のシフトクロックであると言い換えてもよい。また、
シリアル／パラレル変換された画像１ライン分（表面伝
導型電子放出素子のｎ素子分の駆動データに相当する）
のデータは、Ｉｄ１ないしＩｄｎのｎ個の並列信号とし
て前記シフトレジスタ２０４より出力される。

【０１０２】ラインメモリ２０５は、画像１ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路２０３より送られる制御信号Ｔｍｒｙに従って
適宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶された
内容は、Ｉｄ’１ないしＩｄ’ｎとして出力され、変調
信号発生器２０７に入力される。

【０１０３】変調信号発生器２０７は、前記画像データ
Ｉｄ’１ないしＩｄ’ｎの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調するための信号源
で、その出力信号は、端子Ｄｙ１ないしＤｙｎを通じて
表示パネル２０１内の表面伝導型電子放出素子に印加さ
れる。

【０１０４】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。

【０１０５】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第１には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第２には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。

【０１０６】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器２０７としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器２０７としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。

【０１０７】シフトレジスタ２０４やラインメモリ２０
５は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル／パラレル変換や記憶が
所定の速度で行えるものであればよい。

【０１０８】デジタル信号式を用いる場合には、同期信
号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化
する必要がある。これは同期信号分離回路２０６の出力
部にＡ／Ｄ変換器を設けることで行える。

【０１０９】また、これと関連して、ラインメモリ２０
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器２０７に設けられる回路が若干異なるも
のとなる。

【０１１０】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器２０７は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器（カウン
タ）及び計数器の出力値と前記メモリの出力値を比較す
る比較器（コンパレータ）を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。

【０１１１】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路（ＶＣＯ）を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。

【０１１２】以上のような表示パネル２０１及び駆動回
路を有する本発明の画像形成装置は、端子Ｄｘ１〜Ｄｘ
ｍ及びＤｙ１〜Ｄｙｎから電圧を印加することにより、
必要な表面伝導型電子放出素子から電子を放出させるこ
とができ、高圧端子Ｈｖを通じて、メタルバック１１５
あるいは透明電極（不図示）に高電圧を印加して電子ビ
ームを加速し、加速した電子ビームを蛍光膜１１４に衝
突させることで生じる励起・発光によって、ＮＴＳＣ方
式のテレビ信号に応じてテレビジョン表示を行うことが
できるものである。

【０１１３】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てＮＴＳＣ方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、ＰＡＬ、ＳＥＣＡＭ方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるＴＶ信号、例えばＭＵＳＥ方式を初めとす
る高品位ＴＶ方式でもよい。

【０１１４】また、本発明の画像形成装置は、単純マト
リクス配置及び梯型配置のいずれの本発明の電子源を用
いても得ることができ、上述したテレビジョン放送の表
示装置のみならず、テレビ会議システム、コンピュータ
ー等の表示装置として好適な画像形成装置が得られる。
更には、感光ドラムとで構成した光プリンターの露光装
置としても用いることができるものである。

【０１１５】

【実施例】以下に、具体的な実施例を挙げて本発明を詳
しく説明するが、本発明はこれら実施例に限定されるも
のではなく、本発明の目的が達成される範囲内での各要
素の置換や設計変更がなされたものをも包含する。

【０１１６】（実施例１）多数の表面伝導型電子放出素
子を単純マトリクス配置した電子源を用いて画像形成装
置を作製した例を説明する。

【０１１７】複数の電子放出部形成の為の導電性膜を単
純マトリクス配線した基板の一部の平面図を図６に示
す。また、図中のＡ−Ａ’断面を図１０に示す。ここで
１は基板、１０２はＸ方向配線（下配線とも呼ぶ）、１
０３はＹ方向配線（上配線とも呼ぶ）、３は導電性膜、
４，５，５’は素子電極、４０１は層間絶縁層、４０２
は素子電極４と下配線１０２と電気的接続のためのコン
タクトホールである。

【０１１８】先ず、図６の基板の製造方法を、その一部
断面図である図１１及び図１２に基づいて工程順に従っ
て具体的に説明する。尚、以下の各工程ａ〜ｈは、図１
１の（ａ）〜（ｄ）及び図１２の（ｅ）〜（ｈ）に対応
するものである。

【０１１９】工程−ａ十分に清浄化した青板ガラス上に厚さ０．５マイクロメ
ートルのシリコン酸化膜をスパッタ法で形成した基板１
上に、真空蒸着により、厚さ５ナノメートルのＣｒ、厚
さ６００ナノメートルのＡｕを順次積層した後、ホトレ
ジスト（ＡＺ１３７０・ヘキスト社製）をスピンナーに
より回転塗布し、ベークした後、ホトマスク像を露光、
現像して、下配線１０２のレジストパターンを形成し、
Ａｕ／Ｃｒ堆積膜をウエットエッチングして、所望の形
状の下配線１０２を形成した。

【０１２０】工程−ｂ次に、厚さ１．０マイクロメートルのシリコン酸化膜か
らなる層間絶縁層４０１をＲＦスパッタ法により堆積し
た。

【０１２１】工程−ｃ工程ｂで堆積したシリコン酸化膜にコンタクトホール４
０２を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層４０１をエッチングしてコ
ンタクトホール４０２を形成した。エッチングはＣＦ₄
とＨ₂ ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ・Ｉｏｎ
・Ｅｔｃｈｉｎｇ）法によった。

【０１２２】工程−ｄその後、素子電極パターンをホトレジスト（ＲＤ−２０
００Ｎ−４１・日立化成社製）で形成し、真空蒸着法に
より、厚さ５ナノメートルのＴｉ、厚さ１００ナノメー
トルのＮｉを順次堆積した。ホトレジストパターンを有
機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素
子電極間隔Ｌが３マイクロメートル、幅Ｗが３００マイ
クロメートルの素子電極４，５，５’を形成した。

【０１２３】更に、上配線１０３と素子電極５，５’と
を電気的に接続する結線１０５，１０５’（図１１では
不図示）を、上記と同様の工程にて厚さ１００ナノメー
トルのＡｌを５０マイクロメートルの幅で堆積し形成し
た。

【０１２４】工程−ｅ結線１０５，１０５’（図１２では不図示）の上に上配
線１０３（図１２では不図示）のホトレジストパターン
を形成した後、厚さ５ナノメートルのＴｉ、厚さ５００
ナノメートルのＡｕを順次真空蒸着により堆積し、リフ
トオフにより不要の部分を除去して、所望の形状の上配
線１０３を形成した。

【０１２５】工程−ｆ次に、図１３に示すように、素子電極ギャップ及びこの
近傍に開口を有するマスクにより、膜厚１０００ÅのＣ
ｒ膜４０３を真空蒸着により堆積・パターニングし、そ
の上に有機Ｐｄ（ｃｃｐ４２３０・奥野製薬（株）製）
をスピンナーにより回転塗布し、３００℃で１０分間の
加熱焼成処理をした。こうして形成された主元素がＰｄ
Ｏの微粒子からなる導電性膜３の膜厚は約１００Å、シ
ート抵抗値は５×１０⁴ Ω／□であった。

【０１２６】工程−ｇＣｒ膜４０３及び焼成後の導電性膜３を酸エッチャント
によりエッチングして所望のパターンを形成した。

【０１２７】工程−ｈコンタクトホール４０２部分以外にレジストを塗布して
パターンを形成し、真空蒸着により厚さ５ナノメートル
のＴｉ、厚さ５００ナノメートルのＡｕを順次堆積し
た。リフトオフにより不要の部分を除去することによ
り、コンタクトホール４０２を埋め込んだ。

【０１２８】以上の工程により、絶縁性基板１上に下配
線１０２、層間絶縁層４０１、上配線１０３、素子電極
４，５，５’、導電性膜３等を形成した。

【０１２９】この後の検査過程において、一部の素子電
極４，５間にショート欠陥が発見されたが、以下の操作
によりショート欠陥を除去することができた。

【０１３０】即ち、ショート欠陥が発生した素子の素子
電極５と上配線１０３とを結ぶ結線１０５に、外部から
レーザ光を照射し、熱的に破断させることによって、素
子電極５と予備の素子電極５’との間にフォーミング処
理及び素子駆動のために必要な電圧が実効的に印加され
るようにした。上記操作により、素子電極５及び予備の
素子電極５’は、それぞれ新たな一対の素子電極として
機能することとなった。

【０１３１】次に、約１×１０のマイナス６乗ｔｏｒｒ
の真空度の真空容器内で、外部端子Ｄｘ１〜ＤｘｍとＤ
ｙ１〜Ｄｙｎを通じ、素子電極４，５間及び一部の素子
電極５，５’間に電圧を印加し、導電性膜３をフォーミ
ング処理することにより、単純マトリクス配線された各
導電性膜に電子放出部を作製した。

【０１３２】フォーミング処理の電圧波形は、図３
（ａ）と同様とした。尚、本実施例ではＴ１を１ミリ
秒、Ｔ２を１０ミリ秒、三角波の波高値（フォーミング
時のピーク電圧）を５Ｖとし、フォーミング処理は約１
×１０マイナス６乗ｔｏｒｒの真空雰囲気下で６０秒間
行った。

【０１３３】このように作製された電子放出部は、パラ
ジウム元素を主成分とする微粒子が分散配置された状態
となり、その微粒子の平均粒径は３０オングストローム
であった。

【０１３４】以上のように完成した本発明の電子源にお
いて、真空容器外から端子Ｄｘ１〜ＤｘｍとＤｙ１〜Ｄ
ｙｎを通じ、走査信号及び変調信号を不図示の信号発生
手段より夫々表面伝導型電子放出素子１０４に印加し
た。そしてこの電子源上方に配置したアノード電極に該
素子に対して＋１ｋＶの電位を与え、該アノード電極に
流れる電流を図４に示した測定評価系と同様の系にて観
察することで電子放出を確認した。

【０１３５】本電子源からの放出電流の測定条件は、ア
ノード電極と電子放出素子間の距離を４ｍｍ、アノード
電極の電位を１ｋＶ、電子放出特性測定時の真空装置内
の真空度を１×１０のマイナス６乗ｔｏｒｒとした。

【０１３６】（実施例２）実施例１の工程ａ〜ｈと同様
の工程により、図６に示すような、複数の導電性膜３が
単純マトリクス配線された基板を作製し、さらに実施例
１と同様にショート欠陥部位の補修を行った基板を用い
て画像形成装置を構成した例を、図７と図８を用いて説
明する。

【０１３７】上述のようにして多数の導電性膜３が単純
マトリクス配線された基板１をリアプレート１１１上に
固定した後、基板１の４ｍｍ上方に、フェースプレート
１１６（ガラス基板１１３の内面に蛍光膜１１４とメタ
ルバック１１５が形成されて構成される）を支持枠１１
２を介して配置し、フェースプレート１１６、支持枠１
１２、リアプレート１１１の接合部にフリットガラスを
塗布し、大気中で４３０℃で１０分以上焼成することで
封着した。またリアプレート１１１への基板１の固定も
フリットガラスで行った。

【０１３８】蛍光膜１１４は、モノクロームの場合は蛍
光体１２２のみからなるが、本実施例では蛍光体１２２
はストライプ形状（図８（ａ））を採用し、先にブラッ
クストライプを形成し、その間隙部に各色蛍光体１２２
を塗布して蛍光膜１１４を作製した。ブラックストライ
プの材料としては、通常よく用いられている黒鉛を主成
分とする材料を用いた。

【０１３９】ガラス基板１１３に蛍光体１２２を塗布す
る方法としてはスラリー法を用いた。また、蛍光膜１１
４の内面側にはメタルバック１１５を設けた。メタルバ
ック１１５は、蛍光膜１１４の作製後、蛍光膜１１４の
内面側表面の平滑化処理（通常フィルミングと呼ばれ
る）を行い、その後、Ａｌを真空蒸着することで作製し
た。

【０１４０】フェースプレート１１６には、更に蛍光膜
１１４の導電性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）が設けられる場合もあるが、本実施
例では、メタルバック１１５のみで十分な導電性が得ら
れたので省略した。

【０１４１】前述の封着を行う際、カラーの場合は各色
蛍光体１２２と表面伝導型電子放出素子１０４とを対応
させなくてはいけないため、十分な位置合わせを行っ
た。

【０１４２】以上のようにして完成した外囲器１１８内
の雰囲気を排気管（図示せず）を通じ真空ポンプにて１
０の−５乗ｔｏｒｒ程度の真空度まで排気した後、外部
端子Ｄｘ１〜ＤｘｍとＤｙ１〜Ｄｙｎを通じ、実施例１
と同様に、素子電極４，５間及び一部の素子電極５，
５’間に電圧を印加し、導電性膜３をフォーミング処理
することにより電子放出部を作成した。

【０１４３】フォーミング処理の電圧波形は、図３
（ａ）と同様とした。尚、本実施例ではＴ１を１ミリ
秒、Ｔ２を１０ミリ秒、三角波の波高値（フォーミング
時のピーク電圧）を５Ｖとし、フォーミング処理は約１
×１０のマイナス６乗ｔｏｒｒの真空雰囲気下で６０秒
間行った。

【０１４４】このように作製された電子放出部は、パラ
ジウム元素を主成分とする微粒子が分散配置された状態
となり、その微粒子の平均粒径は３０オングストローム
であった。

【０１４５】その後、真空ポンプにて１０の−６．５乗
ｔｏｒｒ程度の真空度まで排気し、不図示の排気管をガ
スバーナーで熱することで溶着し、外囲器１１８の封止
を行い、更に封止後の真空度を維持するために、高周波
加熱法でゲッター処理を行った。

【０１４６】以上のように完成した画像形成装置におい
て、外部端子Ｄｘ１ないしＤｘｍとＤｙ１ないしＤｙｎ
を通じ、走査信号及び変調信号を不図示の信号発生手段
より夫々表面伝導型電子放出素子１０４に印加すること
により電子放出させると共に、高圧端子Ｈｖを通じてメ
タルバック１１４に数ｋＶ以上の高圧を印加して、電子
ビームを加速し、蛍光膜１１５に衝突させ、励起・発光
させることで画像を表示した。

【０１４７】また、上述の工程で作製した表面伝導型電
子放出素子の特性を把握するために、同様の標準的な比
較サンプルを作製し、その電子放出特性の測定を図４の
測定評価系を用いて行った。

【０１４８】尚、比較用サンプルの測定条件は、アノー
ド電極と電子放出素子間の距離を４ｍｍ、アノード電極
の電位を１ｋＶ、電子放出特性測定時の真空装置内の真
空度を１×１０マイナス６乗ｔｏｒｒとした。

【０１４９】比較サンプルの素子電極４，５間に素子電
圧を印加し、その時に流れる素子電流Ｉｆ及び放出電流
Ｉｅを測定したところ、図５（ａ）に示したような電流
−電圧特性が得られた。本比較サンプルでは、素子電圧
８Ｖ程度から急激に放出電流Ｉｅが増加し、素子電圧１
４Ｖでは素子電流Ｉｆが２．２ｍＡ、放出電流Ｉｅが
１．１μＡとなり、電子放出効率η＝Ｉｅ／Ｉｆ（％）
は０．０５％であった。

【０１５０】（実施例３）図１４は、前述の表面伝導型
電子放出素子を電子源として用いたディスプレイパネル
に、例えばテレビジョン放送を初めとする種々の画像情
報源より提供される画像情報を表示できるように構成し
た本発明の画像形成装置の一例を示す図である。

【０１５１】図中２０１はディスプレイパネル、１００
１はディスプレイパネルの駆動回路、１００２はディス
プレイコントローラ、１００３はマルチプレクサ、１０
０４はデコーダ、１００５は入出力インターフェース回
路、１００６はＣＰＵ、１００７は画像生成回路、１０
０８及び１００９及び１０１０は画像メモリーインター
フェース回路、１０１１は画像入力インターフェース回
路、１０１２及び１０１３はＴＶ信号受信回路、１０１
４は入力部である。

【０１５２】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０１５３】以下、画像信号の流れに沿って各部の機能
を説明する。

【０１５４】まず、ＴＶ信号受信回路１０１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。

【０１５５】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。

【０１５６】ＴＶ信号受信回路１０１３で受信されたＴ
Ｖ信号は、デコーダ１００４に出力される。

【０１５７】ＴＶ信号受信回路１０１２は、例えば同軸
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるＴＶ信号を受信するための回路である。前記
ＴＶ信号受信回路１０１３と同様に、受信するＴＶ信号
の方式は特に限られるものではなく、また本回路で受信
されたＴＶ信号もデコーダ１００４に出力される。

【０１５８】画像入力インターフェース回路１０１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１００４に出
力される。

【０１５９】画像メモリーインターフェース回路１０１
０は、ビデオテープレコーダー（以下ＶＴＲと略す）に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ１００４に出力される。

【０１６０】画像メモリーインターフェース回路１００
９は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ１
００４に出力される。

【０１６１】画像メモリーインターフェース回路１００
８は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ１００４に入力さ
れる。

【０１６２】入出力インターフェース回路１００５は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるＣＰＵ１００６と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。

【０１６３】画像生成回路１００７は、前記入出力イン
ターフェース回路１００５を介して外部から入力される
画像データや文字・図形情報や、あるいはＣＰＵ１００
６より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。

【０１６４】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によっては
前記入出力インターフェース回路１００５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０１６５】ＣＰＵ１００６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。

【０１６６】例えば、マルチプレクサ１００３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ１
００２に対して制御信号を発生し、画面表示周波数や走
査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路１００７に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出力インターフェース回路１００５を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。

【０１６７】尚、ＣＰＵ１００６は、これ以外の目的の
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出力インターフェース回路１００５
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。

【０１６８】入力部１０１４は、前記ＣＰＵ１００６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。

【０１６９】デコーダ１００４は、前記１００７ないし
１０１３より入力される種々の画像信号を３原色信号、
又は輝度信号とＩ信号、Ｑ信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ１００
４は内部に画像メモリーを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。

【０１７０】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路１００７
及びＣＰＵ１００６と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。

【０１７１】マルチプレクサ１００３は、前記ＣＰＵ１
００６より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ１００３
はデコーダ１００４から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路１００１
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、所謂多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。

【０１７２】ディスプレイパネルコントローラ１００２
は、前記ＣＰＵ１００６より入力される制御信号に基づ
き、駆動回路１００１の動作を制御するための回路であ
る。

【０１７３】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路１００１に対して出力する。ディスプレイパネ
ルの駆動方法に関わるものとして、例えば画面表示周波
数や走査方法（例えばインターレースかノンインターレ
ースか）を制御するための信号を駆動回路１００１に対
して出力する。また、場合によっては、表示画像の輝度
やコントラストや色調やシャープネスといった画質の調
整に関わる制御信号を駆動回路１００１に対して出力す
る場合もある。

【０１７４】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１００３から入力される画像信
号と、前記ディスプレイパネルコントローラ１００２よ
り入力される制御信号に基づいて動作するものである。

【０１７５】以上、各部の機能を説明したが、図１４に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル２０１に表示することが可能である。即ち、テレビジ
ョン放送を初めとする各種の画像信号は、デコーダ１０
０４におて逆変換された後、マルチプレクサ１００３に
おいて適宜選択され、駆動回路１００１に入力される。
一方、デイスプレイコントローラ１００２は、表示する
画像信号に応じて駆動回路１００１の動作を制御するた
めの制御信号を発生する。駆動回路１００１は、上記画
像信号と制御信号に基づいてディスプレイパネル２０１
に駆動信号を印加する。これにより、ディスプレイパネ
ル２０１において画像が表示される。これらの一連の動
作は、ＣＰＵ１００６により統括的に制御される。

【０１７６】本画像形成装置においては、前記デコーダ
１００４に内蔵する画像メモリや、画像生成回路１００
７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。

【０１７７】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。

【０１７８】尚、図１４は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。

【０１７９】例えば図１４の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。

【０１８０】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、デイスプ
レイパネルの薄形化が容易であり、画像形成装置の奥行
きを小さくすることができる。それに加えて、表面伝導
型電子放出素子を電子ビーム源とする表示パネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、画
像形成装置は臨場感にあふれ、迫力に富んだ画像を視認
性良く表示することが可能である。

【０１８１】

【発明の効果】以上説明したように、本発明によれば、
電子放出素子を複数配置した電子源及び該電子源を用い
た画像形成装置において、行方向配線及び列方向配線に
接続された電子放出素子の一対の素子電極間に、製造上
等の問題による電気的なショート欠陥を生じた場合にお
いても修復が可能であり、該電子放出素子にかかる行方
向配線及び列方向配線に結線された全ての電子放出素子
に対して有効な電気信号を与えることができ、実質的に
該電子源そのものが欠陥部品となることを防ぎ、良質な
表示画像を得るための画像形成装置の電子源として使用
することが可能となった。

【０１８２】また、前記ショート欠陥を生じた電子源
が、画像形成装置の製造過程において破棄されることを
防ぎ、その原材料費、加工費、人件費、及び廃棄に伴う
諸費用の製造コストに対する影響を軽減することができ
た。

【図面の簡単な説明】

【図１】本発明に好適に用いることのできる表面伝導型
電子放出素子の一例を模式的に示した平面図及び縦断面
図である。

【図２】図１の表面伝導型電子放出素子の製造方法を説
明するための図である。

【図３】フォーミング波形の例を示す図である。

【図４】電子放出素子の測定評価系の一例を示す概略的
構成図である。

【図５】表面伝導型電子放出素子の放出電流−素子電圧
特性（Ｉ−Ｖ特性）を示す図である。

【図６】単純マトリクス配置の本発明の電子源の部分平
面図である。

【図７】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略的構成図である

【図８】図７の表示パネルにおける蛍光膜を示す図であ
る。

【図９】図７の表示パネルを駆動する駆動回路の一例を
示す図である。

【図１０】図６の電子源におけるＡ−Ａ’断面図であ
る。

【図１１】図６の電子源の製造工程を説明するための断
面図である。

【図１２】図６の電子源の製造工程を説明するための断
面図である。

【図１３】図６の電子源の製造工程における導電性膜の
パターニングに用いたマスクの一部を示す部分平面図で
ある。

【図１４】本発明の実施例に係る画像形成装置を示すブ
ロック図である。

【符号の説明】

１基板２電子放出部３導電性膜４，５，５’ 素子電極５０素子電流Ｉｆを測定するための電流計５１電源５２放出電流Ｉｅを測定するための電流計５３高圧電源５４アノード電極５５真空装置５６排気ポンプ１０２Ｘ方向配線（下配線）１０３Ｙ方向配線（上配線）１０４表面伝導型電子放出素子１０５，１０５’ 熱蒸発型結線１１１リアプレート１１２支持枠１１３ガラス基板１１４蛍光膜１１５メタルバック１１６フェースプレート１１８外囲器１２１黒色導伝材１２２蛍光体４０１層間絶縁層４０２コンタクトホール４０３Ｃｒ膜２０１表示パネル２０２走査回路２０３制御回路２０４シフトレジスタ２０５ラインメモリ２０６同期信号分離回路２０７変調信号発生器１００１駆動回路１００２ディスプレイコントローラ１００３マルチプレクサ１００４デコーダ１００５入出力インターフェース回路１００６ＣＰＵ１００７画像生成回路１００８画像メモリーインターフェース回路１００９画像メモリーインターフェース回路１０１０画像メモリーインターフェース回路１０１１画像入力インターフェース回路１０１２ＴＶ信号受信回路１０１３ＴＶ信号受信回路１０１４入力部

Claims

【特許請求の範囲】

【請求項１】素子電極間に電子放出部を有する電子放
出素子の複数と、該電子放出素子の駆動手段とを有する
電子源において、前記電子放出素子は少なくとも３つ以上の素子電極を有
し、該素子電極の１つが行方向配線に電気的に接続さ
れ、残りの複数の素子電極が夫々列方向配線に熱蒸発型
結線によって電気的に接続されていることを特徴とする
電子源。
【請求項２】前記電子放出素子が、表面伝導型電子放
出素子であることを特徴とする請求項１に記載の電子
源。
【請求項３】請求項１又は２に記載の電子源と、電子
線の照射により画像を形成する画像形成部材とを有する
ことを特徴とする画像形成装置。
【請求項４】前記画像形成部材が、蛍光体であること
を特徴とする請求項３に記載の画像形成装置。