JP2909702B2 - 電子放出素子、電子源、画像形成装置及びこれらの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子放出素子、該電子
放出素子を複数備えた電子源、該電子源を用いて構成し
た表示装置や露光装置等の画像形成装置及び、これらの
製造方法に関する。

【０００２】

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。

【０００３】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に、
電圧を印加通電することで通常行われ、導電性薄膜を局
所的に破壊、変形もしくは変質させて構造を変化させ、
電気的に高抵抗な状態の電子放出部を形成する処理であ
る。電子放出は、上記電子放出部が形成された導電性薄
膜に電圧を印加して電流を流すことにより、電子放出部
に発生した亀裂付近から行われる。

【０００４】上記表面伝導型電子放出素子は、構造が単
純で製造も比較的容易であることから、大面積にわたり
多数配列形成できる利点がある。そこで、この特徴を活
かすための種々の応用が研究されている。例えば、荷電
ビーム源、表示装置等の画像形成装置への利用が挙げら
れる。

【０００５】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて各々結線した
行を多数行配列（梯型配置とも呼ぶ）した電子源が挙げ
られる（特開昭６４−３１３３２号公報、特開平１−２
８３７４９号公報、特開平２−２５７５５２号公報）。

【０００６】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【０００７】

【発明が解決しようとする課題】前記表面伝導型電子放
出素子の素子電極等のパターニングには、素子電極間距
離が２〜３μｍ以下ならば、デープＵＶ系の光源を用い
た露光装置、３μｍ以上ならば、ＵＶ系の光源を用いた
露光機等が一般に用いられる。

【０００８】しかしながら、実用化されている露光機で
は、デープＵＶ系では対応能力は数インチ程度であり、
また、直接コンタクト露光であるために、大面積対応に
は適しているとは言いがたい。

【０００９】以上のことから、表面伝導型電子放出素子
を多数配列形成した電子源、及びこれを用いた画像形成
装置の大型化（大面積化）には、表面伝導型電子放出素
子の素子電極間の長さ（ギャップ長）が、好ましくは３
μｍ以上、より好ましくは数１０μｍ以上であることが
必要とされる。

【００１０】一方、表面伝導型電子放出素子の電子放出
部の形成には、前述のフォーミングと称される通電処理
が施されるが、従来この通電処理によって形成された電
子放出部は、特に素子電極間距離が長くなると大きな蛇
行を生じ易く、電子放出部の位置及び形状等の再現性が
低下し、各素子間の電子放出特性にばらつきが生じ易か
った。

【００１１】このため、素子電極間距離を長くした表面
伝導型電子放出素子を多数配列形成した電子源、及びこ
れを用いた画像形成装置においては、個々の電子放出素
子の電子放出量のばらつきによって、均一な特性が得ら
れず、特に画像形成装置では輝度むらの発生要因とな
り、画像品位の低下を招いていた。

【００１２】また、表面伝導型電子放出素子の電子放出
部が蛇行して形成されると、画像形成装置における蛍光
体等の電子照射面での電子ビームの収束性が悪くなり、
明るく、高精彩な画像が得にくくなる。

【００１３】本発明は、上記従来技術が有する問題点に
鑑み、電子源及び画像形成装置の大面積化，高品位化を
実現し得る、新規な構成を有する表面伝導型電子放出素
子の提供を目的とする。

【００１４】また、本発明は、上記表面伝導型電子放出
素子を多数配列形成した電子源、及びこの電子源を用い
た画像形成装置の提供を目的とする。

【００１５】

【課題を解決するための手段及び作用】上記目的を達成
するために成された本発明の構成は以下の通りである。

【００１６】本発明の第一は、基板上に形成され、駆動
時に電圧が印加される一対の素子電極間に、亀裂を含む
電子放出部を有する導電性薄膜を備える電子放出素子に
おいて、駆動時の低電位側の素子電極部分の段差部が駆
動時の高電位側の素子電極部分の段差部より高く、しか
も亀裂が該低電位側の素子電極部分の段差部近傍の基板
面側に設けられていることを特徴とする電子放出素子に
ある。また、本発明の第二は、基板上に形成され、駆動
時に電圧が印加される一対の素子電極間に、亀裂を含む
電子放出部を有する導電性薄膜を備える電子放出素子の
製造方法において、上記一対の素子電極を、駆動時の低
電位側の素子電極部分の段差部を駆動時の高電位側の素
子電極部分の段差部より高くして形成した後に前記導電
性薄膜を形成する微粒子を付設することにより、前記低
電位側の素子電極部分の段差部近傍の基板面側にステッ
プカバレージ不良の領域を残して該素子電極間に跨がる
導電性薄膜を形成する工程と、該素子電極間に電圧を印
加して、前記ステップカバレージ不良の領域に前記亀裂
を形成する工程とを有することを特徴とする電子放出素
子の製造方法にある。

【００１７】上記本発明第一は、さらにその特徴とし
て、「前記各素子電極部分の段差部の高さは、各素子電
極の厚みによって規定されている」こと、「前記各素子
電極部分の段差部の高さは、前記素子電極の厚みと、前
記基板と素子電極との間に設けられた高さ規制部材の厚
みによって規定されている」こと、「前記低電位側の素
子電極部分の段差部が、前記導電性薄膜の膜厚の５倍以
上の高さを有する」こと、「前記亀裂が前記基板面上に
形成されている」こと、「前記電子放出素子は、表面伝
導型電子放出素子である」こと、をも含むものである。
また、上記本発明第二は、さらにその特徴として、「前
記一対の素子電極を互いに異なる厚さで形成することに
より、前記低電位側の素子電極部分の段差部を前記高電
位側の素子電極部分の段差部より高くする」こと、「前
記基板と前記低電位側の素子電極との間に高さ規制部材
を設けることにより、前記低電位側の素子電極部分の段
差部を前記高電位側の素子電極部分の段差部より高くす
る」こと、をも含むものである。

【００１８】また、本発明の第三は、上記本発明第一の
電子放出素子を、基板上に複数備えることを特徴とする
電子源にある。また、本発明の第四は、上記本発明第三
の電子源の製造に際し、複数の電子放出素子を上記本発
明第二の方法によって製造することを特徴とする電子源
の製造方法にある。

【００１９】上記本発明第三は、さらにその特徴とし
て、「前記電子源は、複数の電子放出素子を配列した素
子列を少なくとも１列以上有し、各電子放出素子を駆動
するための配線がマトリクス配置されている」こと、
「前記電子源は、複数の電子放出素子を配列した素子列
を少なくとも１列以上有し、各電子放出素子を駆動する
ための配線が梯状配置されている」こと、をも含むもの
である。

【００２０】また、本発明の第五は、上記本発明第三の
電子源と、該電子源から放出される電子線の照射により
画像を形成する画像形成部材とを具備することを特徴と
する画像形成装置にある。さらに、本発明の第六は、上
記本発明第五の画像形成装置の製造に際し、電子源を上
記本発明第四の方法によって製造することを特徴とする
画像形成装置の製造方法にある。

【００２１】上記のように、本発明は表面伝導型電子放
出素子、該表面伝導型電子放出素子を複数配列形成した
電子源、該電子源を用いた画像形成装置に係るもので、
各発明の構成及び作用を以下に更に説明する。

【００２２】本発明に係る表面伝導型電子放出素子の基
本的な構成は、図１に示すようなものであり、図中１は
基板、２は電子放出部、３は電子放出部を含む導電性薄
膜、４と５は素子電極である。

【００２３】基板１としては、例えば石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりＳｉＯ₂ を積層した積層
体、アルミナ等のセラミックス等が挙げられる。

【００２４】対向する素子電極４，５の材料としては、
一般的導体材料が用いられ、例えばＮｉ，Ｃｒ，Ａｕ，
Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属或は
合金、及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ₂ ，Ｐｄ−Ａｇ等
の金属或は金属酸化物とガラス等から構成される印刷導
体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体、及びポリシ
リコン等の半導体導体材料等から適宜選択される。

【００２５】素子電極間隔Ｌ、素子電極長さＷ１、導電
性薄膜３の形状等は、応用される形態等によって、適宜
設計される。

【００２６】素子電極間隔Ｌは、通常は数百Å〜数百μ
ｍであり、素子電極の製法の基本となるフォトリソグラ
フィー技術、即ち、露光機の性能とエッチング方法等、
及び素子電極間に印加する電圧と電子放出し得る電界強
度等により設定されるが、特に、数μｍ〜数百μｍであ
るとき、大面積の露光技術、印刷技術等の性能と整合す
るので、好ましい。

【００２７】素子電極長さＷ１及び膜厚ｄ１，ｄ２は、
電極の抵抗値，多数配置された電子源の配置上の制約等
を考慮して適宜設定され、通常は、素子電極長さＷ１は
数μｍ〜数百μｍであり、素子電極の膜厚ｄ１，ｄ２
は、数百Å〜数μｍである。

【００２８】本発明の表面伝導型電子放出素子は、一方
の素子電極（図１では素子電極５）部分の段差部近傍に
電子放出部２が配設されたものであり、このような電子
放出部２は、詳しくは後述するが、例えば各々の素子電
極部分の段差部の高さを異ならせることによって形成す
ることができる。このためには、素子電極５の膜厚ｄ１
と素子電極４の膜厚ｄ２が異なってもよいし、素子電極
自体の厚さではなく、一方の素子電極の下にＳｉＯ₂ 等
の絶縁層を形成することで各素子電極部分の段差部の高
さを異ならせてもよい。

【００２９】各素子電極部分の段差部の高さは、後述の
導電性薄膜３が、高さの高い方の素子電極部分の段差部
（図１では素子電極５部分の段差部）近傍で、他の部分
（素子電極間等）と比較して電気抵抗が大きい状態（膜
厚が薄い状態）に形成されるように、導電性薄膜３の製
法に依存した膜のモフォロジーと膜厚を考慮して設定さ
れるものである。通常、高さの高い方の素子電極部分の
段差部は、好ましくは導電性薄膜３の膜厚の５倍以上、
特に好ましくは１０倍以上の高さを有するのが望まし
い。

【００３０】導電性薄膜３は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であるのが特
に好ましく、その膜厚は、素子電極４，５間の抵抗値及
び後述するフォーミング条件等によって、適宜設定され
る。この導電性薄膜３の膜厚は、好ましくは数Å〜数千
Åで、特に好ましくは１０Å〜５００Åであり、その抵
抗値は、１０² 〜１０⁷ Ω／□のシート抵抗値である。

【００３１】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（島状も含む）の膜を指す。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
るのが好ましく、特に好ましくは１０Å〜２００Åであ
る。

【００３２】前述したような段差部の高さが異なる素子
電極部分の形成により、この後に形成される導電性薄膜
３を、低い段差部を有する側の素子電極４に対しては良
好なステップカバレージ、高い段差部を有する側の素子
電極５に対してはステップカバレージ不良の状態で形成
することができる。尚、ステップカバレージ不良の領域
は、特に、段差部の基板面側である。

【００３３】導電性薄膜３を構成する主な材料は、例え
ばＰｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，
Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐ
ｄＯ，ＳｎＯ₂ ，Ｉｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂ Ｏ₃ ，Ｗ
Ｏ_x 等の酸化物、ＨｆＢ₂ ，ＺｒＢ₂ ，ＬａＢ₆ ，Ｃｅ
Ｂ₆ ，ＹＢ₄ ，ＧｄＢ₄ 等の硼化物、ＴｉＣ，ＺｒＣ，
ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，Ｚ
ｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カー
ボンからなる。

【００３４】電子放出部２には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部２及び亀裂自体は、導電性薄膜３の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。

【００３５】本発明では、先述したように、段差部の高
さが互いに異なるように素子電極部分を形成すること
で、その後に形成される導電性薄膜３において、その成
膜方法を適宜選択することにより、高い段差部を有する
側の素子電極部分の該段差部の基板面側近傍にステップ
カバレージ不良の領域を形成することができる。これに
より、後述のフォーミング処理において該領域に優先的
に亀裂を発生させて、電子放出部を形成することができ
る。即ち、図１に示したように、素子電極５部分の段差
部の基板面側近傍に略直線状の電子放出部２を形成する
ことができる。尚、電子放出部２の位置は、図１に限る
ものではない。

【００３６】亀裂は、数Å〜数百Åの粒径の導電性微粒
子を有することもある。この導電性微粒子は、導電性薄
膜３を構成する材料の元素の一部、あるいは全てと同様
の物である。また、亀裂を含む電子放出部２及びその近
傍の導電性薄膜３は炭素及び炭素化合物を有することも
ある。

【００３７】図１に示した構成の本発明の表面伝導型電
子放出素子を例に、図２の製造工程図に基づいてその製
造方法の一例を以下に説明する。

【００３８】１）絶縁性基板１を洗剤、純水および有機
溶剤により十分に洗浄した後、真空蒸着法，スパッタ法
等により素子電極材料を堆積させた後、フォトリソグラ
フィー技術により該絶縁性基板１の面上に素子電極４，
５を形成する。更に、素子電極４，５の一方、例えば素
子電極４をマスクし、素子電極５のみに更に電極材料を
積層して、素子電極５の段差部を素子電極４の段差部よ
りも高くする（図２（ａ））。

【００３９】２）素子電極４，５を形成した絶縁性基板
１上に有機金属溶液を塗布して放置することにより、有
機金属薄膜を形成する。尚、有機金属溶液とは、前述の
導電性薄膜３の構成材料の金属を主元素とする有機化合
物の溶液である。この後、有機金属薄膜を加熱焼成処理
し、リフトオフ、エッチング等によりパターニングされ
た導電性薄膜３を形成する（図２（ｂ））。尚、ここで
は、有機金属溶液の塗布法により説明したが、これに限
ることなく、真空蒸着法、スパッタ法、化学的気相堆積
法、分散塗布法、ディッピング法、スピンナー法等によ
って形成される場合もある。

【００４０】３）続いて、フォーミングと呼ばれる通電
処理を施す。素子電極４，５間に不図示の電源より通電
すると、導電性薄膜３のうち、素子電極５部分の段差部
近傍の部位に構造の変化した略直線状の電子放出部２が
形成される（図２（ｃ））。この通電処理により導電性
薄膜３を局所的に破壊、変形もしくは変質せしめ、構造
の変化した部位が電子放出部２である。

【００４１】フォーミングの電圧波形の例を図３に示
す。

【００４２】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合（図３（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図３（ｂ））がある。

【００４３】まず、パルス波高値を定電圧とした場合に
ついて説明する。図３（ａ）におけるＴ１及びＴ２は電
圧波形のパルス幅とパルス間隔であり、例えば、Ｔ１を
１μ秒〜１０ｍ秒、Ｔ２を１０μ秒〜１００ｍ秒とし、
三角波の波高値（フォ−ミング時のピ−ク電圧）を前述
した表面伝導型電子放出素子の形態に応じて適宜選択し
て、適当な真空分囲気下で、数秒から数十分印加する。
尚、印加する電圧波形は、図示される三角波に限定され
るものではなく、矩形波等の所望の波形を用いることが
できる。

【００４４】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について説明する。図３（ｂ）に
おけるＴ１及びＴ２は図３（ａ）と同様であり、三角波
の波高値（フォ−ミング時のピ−ク電圧）を、例えば
０．１Ｖステップ程度づつ増加させ、図３（ａ）の説明
と同様の適当な真空雰囲気下で印加する。

【００４５】尚、パルス間隔Ｔ２中で、導電性薄膜３
（図１参照）を局所的に破壊、変形もしくは変質させな
い程度の電圧、例えば０．１Ｖ程度の電圧で素子電流を
測定して抵抗値を求め、例えば１Ｍオーム以上の抵抗を
示した時にフォーミングを終了する。

【００４６】更に活性化工程を施すことが好ましい。

【００４７】活性化工程とは、例えば１０^-4〜１０^-5Ｔ
ｏｒｒ程度の真空度で、フォーミング工程での説明と同
様に、パルス波高値を定電圧としたパルスの印加を繰り
返す処理のことをいい、素子電流、放出電流の状態を著
しく向上させることができる工程である。この活性化工
程は、例えば素子電流や放出電流を測定しながら行っ
て、例えば放出電流が飽和した時点で終了するようにす
れば効果的であるので好ましい。また、活性化工程での
パルス波高値は、好ましくは素子を駆動する際に印加す
る駆動電圧の波高値である。

【００４８】このようにして得られる本発明の表面伝導
型電子放出素子の基本特性を以下に説明する。

【００４９】図４は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。

【００５０】図４において、図１と同じ符号は同じ部材
を示す。また、５１は素子に素子電圧Ｖｆを印加するた
めの電源、５０は素子電極４，５間の導電性薄膜３を流
れる素子電流Ｉｆを測定するための電流計、５４は電子
放出部２より放出される放出電流Ｉｅを捕捉するための
アノ−ド電極、５３はアノ−ド電極５４に電圧を印加す
るための高圧電源、５２は電子放出部５より放出される
放出電流Ｉｅを測定するための電流計、５５は真空装
置、５６は排気ポンプである。

【００５１】表面伝導型電子放出素子及びアノ−ド電極
５４等は真空装置５５内に設置され、この真空装置５５
には不図示の真空計等の必要な機器が具備されており、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。

【００５２】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置５５全体及び表面伝導型電子放出素子の
基板１は、不図示のヒーターにより２００℃程度まで加
熱できるようになっている。尚、この測定評価系は、後
述するような表示パネル（図７における２０１参照）の
組み立て段階において、表示パネル及びその内部を真空
装置５５及びその内部として構成することで、前述のフ
ォーミング工程及び活性化工程における測定評価及び処
理に応用することができるものである。

【００５３】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノ−ド電極５４の電圧を
１ｋＶ〜１０ｋＶとし、アノ−ド電極５４と表面伝導型
電子放出素子の距離Ｈを２ｍｍ〜８ｍｍとして通常測定
を行う。また、測定に際しての素子電極４，５の電位
は、電子ビームの収束性を鑑みれば、電子放出部２を形
成した側の素子電極（図１では素子電極５）側を他方の
素子電極に比べて低電位とするのが好ましい。

【００５４】まず、放出電流Ｉｅ及び素子電流Ｉｆと、
素子電圧Ｖｆの関係の典型的な例を図５（図中の実線）
に示す。尚、図５において、放出電流Ｉｅは素子電流Ｉ
ｆに比べて著しく小さいので、任意単位で示されてい
る。

【００５５】図５から明らかなように、表面伝導型電子
放出素子は、放出電流Ｉｅに対する次の３つの特徴的特
性を有する。

【００５６】まず第１に、表面伝導型電子放出素子はあ
る電圧（しきい値電圧と呼ぶ：図５中のＶｔｈ）以上の
素子電圧Ｖｆを印加すると急激に放出電流Ｉｅが増加
し、一方、しきい値電圧Ｖｔｈ以下では放出電流Ｉｅが
殆ど検出されない。即ち、放出電流Ｉｅに対する明確な
しきい値電圧Ｖｔｈを持った非線形素子である。

【００５７】第２に、放出電流Ｉｅが素子電圧Ｖｆに対
して単調増加する特性（ＭＩ特性と呼ぶ）を有するた
め、放出電流Ｉｅは素子電圧Ｖｆで制御できる。

【００５８】第３に、アノード電極５４（図４参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。即ち、アノード電極５４に捕捉される電荷量
は、素子電圧Ｖｆを印加する時間により制御できる。

【００５９】図５に実線で示した特性は、放出電流Ｉｅ
が素子電圧Ｖｆに対してＭＩ特性を有すると同時に、素
子電流Ｉｆも素子電圧Ｖｆに対してＭＩ特性を有してい
るが、図５に破線で示すように、素子電流Ｉｆは素子電
圧Ｖｆに対して電圧制御型負性抵抗特性（ＶＣＮＲ特性
と呼ぶ）を示す場合もある。いずれの特性を示すかは、
素子の製法及び測定時の測定条件等に依存する。但し、
素子電流Ｉｆが素子電圧Ｖｆに対してＶＣＮＲ特性を有
する素子でも、放出電流Ｉｅは素子電圧Ｖｆに対してＭ
Ｉ特性を有する。

【００６０】以上のような本発明の表面伝導型電子放出
素子の特徴的特性のため、複数の素子を配置した電子源
や画像形成装置等でも、入力信号に応じて、容易に放出
電子量を制御することができることとなり、多方面への
応用ができる。

【００６１】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。

【００６２】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に各々Ｘ方向配線、Ｙ方向配線
を接続した配列方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。

【００６３】前述した表面伝導型電子放出素子の基本的
特性によれば、印加される素子電圧Ｖｆがしきい値電圧
Ｖｔｈを超える場合には、印加するパルス状電圧の波高
値とパルス幅で電子放出量を制御できる。一方、しきい
値電圧Ｖｔｈ以下では、殆ど電子の放出はされない。従
って、多数の表面伝導型電子放出素子を配置した場合に
おいても、単純なマトリクス配線だけで入力信号に応じ
て制御したパルス状電圧を印加し、個々の素子を選択し
て独立に駆動可能となる。

【００６４】単純マトリクス配置は上記原理に基づくも
のであり、本発明の電子源の一例である単純マトリクス
配置の電子源の構成について、図６に基づいて更に説明
する。

【００６５】図６において、基板１は既に説明したよう
なガラス板等であり、この基板１上に配列された表面伝
導型電子放出素子１０４の個数及び形状は用途に応じて
適宜設定されるものである。

【００６６】ｍ本のＸ方向配線１０２は、各々外部端子
ＤＸ１，ＤＸ２，・・・ＤＸｍを有するもので、基板１
上に、真空蒸着法，印刷法，スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子１０４にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。

【００６７】ｎ本のＹ方向配線１０３は、各々外部端子
ＤＹ１，ＤＹ２，・・・ＤＹｎを有するもので、Ｘ方向
配線１０２と同様に作成される。

【００６８】これらｍ本のＸ方向配線１０２とｎ本のＹ
方向配線１０３間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このｍ，ｎは共に正の整数である。

【００６９】不図示の層間絶縁層は、真空蒸着法，印刷
法，スパッタ法等で形成されたＳｉＯ₂ 等であり、Ｘ方
向配線１０２を形成した基板１の全面或は一部に所望の
形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線
１０３の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。また、Ｘ方向配線１０２と
Ｙ方向配線１０３は各々外部端子として引き出されてい
る。

【００７０】更に、表面伝導型電子放出素子１０４の対
向する素子電極（不図示）が、ｍ本のＸ方向配線１０２
と、ｎ本のＹ方向配線１０３と、真空蒸着法，印刷法，
スパッタ法等で形成された導電性金属等からなる結線１
０５によって電気的に接続されているものである。尚、
後述の駆動法を鑑みれば、Ｘ方向配線１０２と接続され
た素子電極側に電子放出部が形成されることが好まし
い。

【００７１】ここで、ｍ本のＸ方向配線１０２と、ｎ本
のＹ方向配線１０３と、結線１０５と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、またそれぞれ異なっていてもよく、前述の素子電
極の材料等より適宜選択される。これら素子電極への配
線は、素子電極と材料が同一である場合には、素子電極
と総称する場合もある。また、表面伝導型電子放出素子
１０４は、基板１あるいは不図示の層間絶縁層上どちら
に形成してもよい。

【００７２】また、詳しくは後述するが、前記Ｘ方向配
線１０２には、Ｘ方向に配列された表面伝導型電子放出
素子１０４の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。

【００７３】一方、Ｙ方向配線１０３には、Ｙ方向に配
列された表面伝導型電子放出素子１０４の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号印加手段が電気的に接続されている。各
表面伝導型電子放出素子１０４に印加される駆動電圧
は、当該表面伝導型電子放出素子に印加される走査信号
と変調信号の差電圧として供給されるものである。

【００７４】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図７〜図９を用いて説明する。尚、図７は表示パネ
ル２０１の基本構成図であり、図８は蛍光膜１１４を示
す図であり、図９は図７の表示パネル２０１でＮＴＳＣ
方式のテレビ信号に応じてテレビジョン表示を行うため
の駆動回路の一例を示すブロック図である。

【００７５】図７において、１は上述のようにして本発
明の表面伝導型電子放出素子を配置した電子源の基板、
１１１は基板１を固定したリアプレ−ト、１１６はガラ
ス基板１１３の内面に画像形成部材であるところの蛍光
膜１１４とメタルバック１１５等が形成されたフェ−ス
プレ−ト、１１２は支持枠である。リアプレ−ト１１
１，支持枠１１２及びフェ−スプレ−ト１１６は、これ
らの接合部分にフリットガラス等を塗布し、大気中ある
いは窒素雰囲気中で４００℃〜５００℃で１０分間以上
焼成することで封着して、外囲器１１８を構成してい
る。

【００７６】図７において、１０２，１０３は表面伝導
型電子放出素子１０４の一対の素子電極４，５（図１参
照）に接続されたＸ方向配線及びＹ方向配線で、各々外
部端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないしＤｙｎを有し
ている。

【００７７】外囲器１１８は、上述の如く、フェ−スプ
レ−ト１１６、支持枠１１２、リアプレ−ト１１１で構
成されている。しかし、リアプレ−ト１１１は主に基板
１の強度を補強する目的で設けられるものであり、基板
１自体で十分な強度を持つ場合は別体のリアプレ−ト１
１１は不要であり、基板１に直接支持枠１１２を封着
し、フェ−スプレ−ト１１６、支持枠１１２、基板１に
て外囲器１１８を構成しても良い。また、フェースプレ
ート１１６とリアプレート１１１の間に、スペーサーと
呼ばれる不図示の支持体を更に設置することで、大気圧
に対して十分な強度を有する外囲器１１８とすることも
できる。

【００７８】蛍光膜１１４は、モノクロ−ムの場合は蛍
光体１２２のみから成るが、カラ−の場合は、蛍光体１
２２の配列により、ブラックストライプ（図８（ａ））
あるいはブラックマトリクス（図８（ｂ））等と呼ばれ
る黒色導電材１２１と、蛍光体１２２とで構成される。
ブラックストライプ、ブラックマトリクスを設ける目的
は、カラ−表示の場合必要となる三原色の各蛍光体１２
２間の塗り分け部を黒くすることで混色等を目立たなく
することと、蛍光膜１１４における外光反射によるコン
トラストの低下を抑制することである。黒色導電材１２
１の材料としては、通常よく用いられている黒鉛を主成
分とする材料だけでなく、導電性があり、光の透過及び
反射が少ない材料であれば他の材料を用いることもでき
る。

【００７９】ガラス基板１１３に蛍光体１２２を塗布す
る方法としては、モノクロ−ム、カラ−によらず、沈殿
法や印刷法が用いられる。

【００８０】また、図７に示されるように、蛍光膜１１
４の内面側には通常メタルバック１１５が設けられる。
メタルバック１１５の目的は、蛍光体１２２（図８参
照）の発光のうち内面側への光をフェ−スプレ−ト１１
６側へ鏡面反射することにより輝度を向上すること、高
圧端子Ｈｖから電子ビ−ム加速電圧を印加するための電
極として作用すること、外囲器１１８内で発生した負イ
オンの衝突によるダメ−ジからの蛍光体１２２の保護等
である。メタルバック１１５は、蛍光膜１１４の作製
後、蛍光膜１１４の内面側表面の平滑化処理（通常、フ
ィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着
等で堆積することで作製できる。

【００８１】フェ−スプレ−ト１１６には、更に蛍光膜
１１４の導電性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）を設けてもよい。

【００８２】前述の封着を行う際、カラ−の場合は各色
蛍光体１２２と表面伝導型電子放出素子１０４とを対応
させなくてはいけないため、十分な位置合わせを行う必
要がある。

【００８３】外囲器１１８内は、不図示の排気管を通
じ、１０^-6〜１０^-7Ｔｏｒｒ程度の真空度にされ、封止
される。

【００８４】尚、不図示の排気管を通じ、例えば、ロー
タリーポンプ、ターボポンプをポンプ系とするような通
常の真空装置系で、外囲器１１８内を１０^-6Ｔｏｒｒ程
度の真空度とした状態で、容器外端子Ｄｘ１〜Ｄｘｍと
Ｄｙ１〜Ｄｙｎを通じ素子電極４，５間に電圧を印加
し、前述のフォーミング工程，活性化工程を行って電子
放出部２を形成した後、８０〜１５０℃でベーキングを
３〜１５時間行いながら、例えば、イオンポンプ等をポ
ンプ系とする超高真空装置系に切り替える場合もある。
また、外囲器１１８の封止を行う直前あるいは封止後
に、ゲッタ−処理を行う場合もある。これは、抵抗加熱
あるいは高周波加熱等の加熱法により、外囲器１１８内
の所定の位置に配置したゲッタ−（不図示）を加熱し、
蒸着膜を形成する処理である。ゲッタ−は通常Ｂａ等が
主成分であり、該蒸着膜の吸着作用により、例えば１０
^-5〜１０^-7Ｔｏｒｒの真空度を維持するためのものであ
る。

【００８５】上述の表示パネル２０１は、例えば図９に
示されるような駆動回路で駆動することができる。尚、
図９において、２０１は前記表示パネルであり、２０２
は走査回路、２０３は制御回路、２０４はシフトレジス
タ、２０５はラインメモリ、２０６は同期信号分離回
路、２０７は変調信号発生器、Ｖｘ及びＶａは直流電圧
源である。

【００８６】図９に示されるように、表示パネル２０１
は、外部端子Ｄｘ１ないしＤｘｍ、外部端子Ｄｙ１ない
しＤｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と
接続されている。このうち、外部端子Ｄｘ１ないしＤｘ
ｍには、前記表示パネル２０１内に設けられている表面
伝導型電子放出素子、すなわちｍ行ｎ列の行列状にマト
リクス配置された表面伝導型電子放出素子群を１行（ｎ
素子）づつ順次駆動して行くための走査信号が印加され
る。

【００８７】一方、外部端子Ｄｙ１ないしＤｙｎには、
前記走査信号により選択された１行の各素子の出力電子
ビームを制御する為の変調信号が印加される。また、高
圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋＶ
の直流電圧が供給される。これは表面伝導型電子放出素
子より出力される電子ビームに、蛍光体を励起するのに
十分なエネルギーを付与する為の加速電圧である。

【００８８】走査回路２０２は、内部にｍ個のスイッチ
ング素子（図９中、Ｓ１ないしＳｍで模式的に示す）を
備えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直流
電圧源Ｖｘの出力電圧もしくは０Ｖ（グランドレベル）
のいずれか一方を選択して、表示パネル２０１の外部端
子Ｄｘ１ないしＤｘｍと電気的に接続するものである。
各スイッチング素子Ｓ１〜Ｓｍは、制御回路２０３が出
力する制御信号Ｔｓｃａｎに基づいて動作するもので、
実際には、例えばＦＥＴのようなスイッチング機能を有
する素子を組み合わせることにより容易に構成すること
が可能である。

【００８９】本例における前記直流電圧源Ｖｘは、前記
表面伝導型電子放出素子の特性（しきい値電圧）に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。

【００９０】制御回路２０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きをもつものである。次に説明する
同期信号分離回路２０６より送られる同期信号Ｔｓｙｎ
ｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及び
Ｔｍｒｙの各制御信号を発生する。

【００９１】同期信号分離回路２０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離する為の回路で、良く知られてい
るように、周波数分離（フィルター）回路を用いれば、
容易に構成できるものである。同期信号分離回路２０６
により分離された同期信号は、これも良く知られるよう
に、垂直同期信号と水平同期信号より成る。ここでは説
明の便宜上、Ｔｓｙｎｃとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上Ｄ
ＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジ
スタ２０４に入力される。

【００９２】シフトレジスタ２０４は、時系列的にシリ
アル入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路２０３より送られる制御信号Ｔｓｆｔに基づいて動
作する。この制御信号Ｔｓｆｔは、シフトレジスタ２０
４のシフトクロックであると言い換えても良い。また、
シリアル／パラレル変換された画像１ライン分（表面伝
導型電子放出素子のｎ素子分の駆動データに相当する）
のデータは、Ｉｄ１ないしＩｄｎのｎ個の並列信号とし
て前記シフトレジスタ２０４より出力される。

【００９３】ラインメモリ２０５は、画像１ライン分の
データを必要時間だけ記憶する為の記憶装置であり、制
御回路２０３より送られる制御信号Ｔｍｒｙに従って適
宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶された内
容は、Ｉ’ｄ１ないしＩ’ｄｎとして出力され、変調信
号発生器２０７に入力される。

【００９４】変調信号発生器２０７は、前記画像データ
Ｉ’ｄ１ないしＩ’ｄｎの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調する為の信号線で、
その出力信号は、外部端子Ｄｙ１ないしＤｙｎを通じて
表示パネル２０１内の表面伝導型電子放出素子に印加さ
れる。

【００９５】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては、
表面伝導型電子放出素子への印加電圧の変化に応じて放
出電流も変化して行く。表面伝導型電子放出素子の材料
や構成、製造方法を変える事により、しきい値電圧の値
や、印加電圧に対する放出電流の変化の度合いが変わる
場合もあるが、いずれにしても以下のような事が言え
る。

【００９６】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第１には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第２には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。

【００９７】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器２０７としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器２０７としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。

【００９８】シフトレジスタ２０４やラインメモリ２０
５は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル／パラレル変換や記憶が
所定の速度で行えるものであればよい。

【００９９】デジタル信号式を用いる場合には、同期信
号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化
する必要がある。これは同期信号分離回路２０６の出力
部にＡ／Ｄ変換器を設けることで行える。

【０１００】また、これと関連して、ラインメモリ２０
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器２０７に設けられる回路が若干異なるも
のとなる。

【０１０１】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器２０７には、例えば良く知られてい
るＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器２０７は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器（カウン
タ）及び計数器の出力値と前記メモリの出力値を比較す
る比較器（コンパレータ）を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。

【０１０２】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路（ＶＣＯ）を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。

【０１０３】以上のような表示パネル２０１及び駆動回
路を有する本発明の画像形成装置は、外部端子Ｄｘ１〜
Ｄｘｍ及びＤｙ１〜Ｄｙｎから電圧を印加することによ
り、任意の表面伝導型電子放出素子１０４から電子を放
出させることができ、高圧端子Ｈｖを通じてメタルバッ
ク１１５あるいは透明電極（不図示）に高電圧を印加し
て電子ビ−ムを加速し、加速した電子ビームを蛍光膜１
１４に衝突させることで生じる励起・発光によって、Ｎ
ＴＳＣ方式のテレビ信号に応じてテレビジョン表示を行
うことができるものである。

【０１０４】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号例と
してＮＴＳＣ方式を挙げたが、本発明の画像形成装置は
これに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式
等の他の方式でもよく、更にはこれらよりも多数の走査
線からなるＴＶ信号、例えばＭＵＳＥ方式をはじめとす
る高品位ＴＶ方式でもよい。

【０１０５】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について、図１０及
び図１１を用いて説明する。

【０１０６】図１０において、１は基板、１０４は表面
伝導型電子放出素子、３０４は表面伝導型電子放出素子
１０４を接続する共通配線で１０本設けられており、各
々外部端子Ｄ１〜Ｄ１０を有している。

【０１０７】表面伝導型電子放出素子１０４は、基板１
上に並列に複数個配置される。これを素子行と呼ぶ。そ
してこの素子行が複数行配置されて電子源を構成してい
る。

【０１０８】各素子行の共通配線３０４（例えば外部端
子Ｄ１とＤ２の共通配線３０４）間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線Ｄ２〜Ｄ９について、各々
相隣接する共通配線３０４、即ち相隣接する外部端子Ｄ
２とＤ３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の共通
配線３０４を一体の同一配線としても行うことができ
る。

【０１０９】図１１は、上記梯型配置の電子源を備えた
表示パネル３０１の構造を示す図である。

【０１１０】図１１において、３０２はグリッド電極、
３０３は電子が通過するための開口、Ｄ１〜Ｄｍは各表
面伝導型電子放出素子に電圧を印加するための外部端
子、Ｇ１〜Ｇｎはグリッド電極３０２に接続された端子
である。また、各素子行間の共通配線３０４は一体の同
一配線として基板１上に形成されている。

【０１１１】尚、図１１において図７と同じ符号は同じ
部材を示すものであり、図７に示される単純マトリクス
配置の電子源を用いた表示パネル２０１との大きな違い
は、基板１とフェースプレート１１６の間にグリッド電
極３０２を備えている点である。

【０１１２】基板１とフェースプレート１１６の間に
は、上記のようにグリッド電極３０２が設けられてい
る。このグリッド電極３０２は、表面伝導型電子放出素
子１０４から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直交して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子１０４に対応して１個づつ円
形の開口３０３を設けたものとなっている。

【０１１３】グリッド電極３０２の形状や配置位置は、
必ずしも図１１に示すようなものでなくともよく、開口
３０３をメッシュ状に多数設けることもあり、またグリ
ッド電極３０２を、例えば表面伝導型電子放出素子１０
４の周囲や近傍に設けてもよい。

【０１１４】外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図
示の駆動回路に接続されている。そして、素子行を１列
づつ順次駆動（走査）していくのと同期して、グリッド
電極３０２の列に画像１ライン分の変調信号を印加する
ことにより、各電子ビームの蛍光膜１１４への照射を制
御し、画像を１ラインづつ表示することができる。

【０１１５】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラム等とで構成した光プリンタ
−の露光装置としても用いることができるものである。

【０１１６】

【実施例】以下に実施例を挙げ、本発明を更に説明す
る。

【０１１７】［実施例１］本実施例では、図１に示した
構成の本発明の表面伝導型電子放出素子、及び比較用と
して従来の表面伝導型電子放出素子を作製し、それらの
電子放出特性等について行った実験について説明する。
尚、図１（ａ）は表面伝導型電子放出素子の平面図を、
図１（ｂ）は断面図を示しており、図中のＷ１は素子電
極４，５の幅、Ｗ２は導電性薄膜３の幅、Ｌは素子電極
４，５間の間隔、ｄ１，ｄ２はそれぞれ素子電極５，４
の厚さを表している。

【０１１８】以下、本実施例の各素子の製造方法の手順
を示す図である図１２を用いて、具体的に説明する。図
１２にも示したように、以後、本発明の表面伝導型電子
放出素子を形成する基板を基板Ａ、比較用の表面伝導型
電子放出素子を形成する基板を基板Ｂと呼ぶ。尚、各基
板上には、同一形状の素子が、４個形成される。

【０１１９】１）基板１として石英基板を用い、これを
洗剤，純水及び有機溶剤により充分に洗浄後、基板Ａ，
Ｂにそれぞれマスクを用いてスパッタ法により、素子電
極材料としてＰｔを３００Å堆積した。更に、基板Ａに
対しては、素子電極４をマスクし、Ｐｔを８００Å積層
した（図１２（ａ））。

【０１２０】素子電極の厚さは、基板Ｂでは、素子電極
４，５ともに３００Åである。一方基板Ａでは、素子電
極５は１１００Åであり、素子電極４は３００Åであ
る。尚、素子電極間隔Ｌは、基板Ａ，Ｂともに１００μ
ｍである。

【０１２１】その後、基板Ａ，Ｂの双方に、導電性薄膜
３のパターニングの目的でリフトオフ用のＣｒ膜（不図
示）を１０００Åの膜厚で真空蒸着した。この時、導電
性薄膜３の幅Ｗ２に対応するＣｒ膜の開口部分の寸法を
１００μｍとした。

【０１２２】これ以降の工程は、基板Ａ，Ｂとも共通で
ある。

【０１２３】２）素子電極４，５を形成した基板１上
に、有機パラジウム溶液（奥野製薬（株）製、ｃｃｐ−
４２３０）をスピンナーにより回転塗布して放置するこ
とにより、有機Ｐｄ薄膜を形成した。この後、有機Ｐｄ
薄膜を３００℃で１０分間大気中で加熱焼成処理し、主
としてＰｄＯ微粒子からなる導電性薄膜３を形成した。
この導電性薄膜３の膜厚は約１００Å、シート抵抗値は
５×１０⁴ Ω／□であった。

【０１２４】その後、Ｃｒ膜および導電性薄膜３を酸エ
ッチャントによりウエットエッチングして所望のパター
ンを有する導電性薄膜３を得た（図１２（ｂ））。

【０１２５】３）次に、基板Ａ，Ｂとも図４の測定評価
系の真空装置５５内に設置し、真空中で加熱し、導電性
薄膜３のＰｄＯをＰｄに還元した後、素子電圧Ｖｆを印
加するための電源５１により素子電極４，５間に電圧を
印加してフォーミング処理を行い、電子放出部２を形成
した（図１２（ｃ））。フォーミング処理には図３
（ｂ）に示したような電圧波形（尚、三角波ではなく矩
形波）を用いた。

【０１２６】本実施例では、図３（ｂ）中のＴ１を１ｍ
秒、Ｔ２を１０ｍ秒とし、矩形波の波高値を徐々に増加
させてフォーミングを行った。また、フォーミング処理
中は、同時に、Ｔ２間に０．１Ｖの抵抗測定パルスを挿
入し、抵抗を測定した。尚、フォーミングの終了は、抵
抗測定パルスでの測定値が、約１ＭΩ以上になった時と
し、同時に素子への電圧の印加を終了した。

【０１２７】フォーミング終了時のパルス波高値と素子
電流Ｉｆとの積をフォーミングパワー（Ｐ_form）と定義
したとき、基板ＡのＰ_formは基板ＢのＰ_formと比較して
著しく小さく、約１／５となった。

【０１２８】４）引き続き基板Ａ，Ｂとも真空装置５５
内に設置したまま、真空装置５５内を約１０^-5Ｔｏｒｒ
とし、図３（ａ）に示したような電圧波形（尚、三角波
ではなく矩形波）を用いて素子を駆動させて活性化処理
を行った。本実施例では、図３（ａ）中のＴ１を１ｍ
秒、Ｔ２を１０ｍ秒とし、駆動電圧（波高値）を１５Ｖ
とした。

【０１２９】５）続いて、真空装置５５内を約１０^-6Ｔ
ｏｒｒとし、基板Ａ，Ｂの各表面伝導型電子放出素子を
駆動させて素子電流Ｉｆ，放出電流Ｉｅを測定した。ま
た、測定後、基板Ａ，Ｂとも、ＦＥＳＥＭで電子放出部
２を観察した。

【０１３０】尚、測定条件は、アノ−ド電極５４と電子
放出素子間の距離Ｈを５ｍｍ、アノ−ド電極５４の電位
を１ｋＶ、素子電圧Ｖｆを１８Ｖ、各素子電極にかける
電位は、素子電極５の電位を素子電極６より低電位とし
た。

【０１３１】その結果、基板Ｂの素子では、素子電流Ｉ
ｆは、１．２ｍＡ±２５％、放出電流Ｉｅは、１．０μ
Ａ±３０％であった。一方、基板Ａの素子では、素子電
流Ｉｆは、１．０ｍＡ±５％、放出電流Ｉｅは、０．９
５μＡ±４．５％となり、各素子間のばらつきが著しく
減少した。このことから、前述のフォーミングパワーＰ
_formの大きさも、電子放出特性のばらつきの程度に少な
からず寄与しているものと考えられる。

【０１３２】また、同時に、アノード電極５４に蛍光体
を設置して、電子放出素子から放出された電子ビームに
よる蛍光体上の輝点形状を測定したところ、基板Ａの素
子による輝点が、基板Ｂの素子による輝点に比べて、３
０μｍ程度小さかった。

【０１３３】また、基板Ａ，Ｂの各素子における、導電
性薄膜３の一部に形成された電子放出部２のＦＥＳＥＭ
による観察結果を、図１３に模式的に示す。図１３に示
したように、基板Ａの本発明の素子では、４個の素子の
いずれも、高い段差部を有する（厚みの厚い）素子電極
５の近傍に、略直線状の電子放出部２が形成されてい
た。一方、基板Ｂの比較用の従来素子では、電子放出部
２は４個の素子のいずれも、素子電極間の中央部付近で
５０μｍ位の幅で大きく蛇行して形成されていた。

【０１３４】以上のように、一方の素子電極の近傍にの
み略直線状の電子放出部２を有する本発明の表面伝導型
電子放出素子は、電子放出特性のばらつきが少なく、且
つ電子ビームの収束性が高い極めて良好な素子である。
尚、基板Ａの本発明の素子において、素子電極にかける
電位を、素子電極５の電位が素子電極４より高電位とし
た場合には、蛍光体上の輝点がやや大きくなった。

【０１３５】［実施例２］本実施例では、実施例１と同
様、本発明の表面伝導型電子放出素子、及び比較用とし
て従来の表面伝導型電子放出素子を作製し、それらの電
子放出特性等について行った実験について説明する。

【０１３６】以下、本実施例の各素子の製造方法の手順
を示す図である図１４を用いて、具体的に説明する。図
１４にも示したように、以後、本発明の表面伝導型電子
放出素子を形成する基板を基板Ａ、比較用の表面伝導型
電子放出素子を形成する基板を基板Ｂと呼ぶ。尚、各基
板上には、同一形状の素子が、４個形成される。

【０１３７】１）基板１として石英基板を用い、これを
洗剤，純水及び有機溶剤により充分に洗浄後、基板Ａに
対してのみ、スパッタ法によりＳｉＯ_X を１５００Å堆
積後、レジスト塗布、パターニングした後、素子電極５
を形成する領域以外のＳｉＯ_X をリアクティブエッチン
グ法によりエッチング除去して、素子電極５を形成する
領域のみにＳｉＯ_X からなる高さ規制部材２１を形成し
た。次に、基板Ａ，Ｂの双方にそれぞれマスクを用いて
スパッタ法により、素子電極材料としてＰｔを３００Å
堆積した（図１４（ａ））。

【０１３８】素子電極部分の段差部の高さは、基板Ｂで
は、素子電極４，５部分ともに３００Åである。一方基
板Ａでは、素子電極５部分は１８００Åであり、素子電
極４部分は３００Åである。尚、素子電極間隔Ｌは、基
板Ａでは５０μｍ、基板Ｂでは２μｍとした。

【０１３９】その後、基板Ａ，Ｂの双方に、導電性薄膜
３のパターニングの目的でリフトオフ用のＣｒ膜（不図
示）を１０００Åの膜厚で真空蒸着した。この時、導電
性薄膜３の幅Ｗ２に対応するＣｒ膜の開口部分の寸法を
１００μｍとした。

【０１４０】これ以降の工程は、基板Ａ，Ｂとも共通で
ある。

【０１４１】２）素子電極４，５を形成した基板１上
に、スパッタ法でＰｄを堆積して、導電性薄膜３を形成
した。この導電性薄膜３の膜厚は約３０Å、シート抵抗
値は５×１０² Ω／□であった。

【０１４２】その後、Ｃｒ膜および導電性薄膜３を酸エ
ッチャントによりウエットエッチングして所望のパター
ンを有する導電性薄膜３を得た（図１４（ｂ））。

【０１４３】３）次に、実施例１と同様にして、基板
Ａ，Ｂ双方の素子にフォーミング処理を行った（図１４
（ｃ））。

【０１４４】４）次に、実施例１と同様にして、基板
Ａ，Ｂ双方の素子に活性化処理を行った。

【０１４５】５）続いて、真空装置５５内を約１０^-6Ｔ
ｏｒｒとし、基板Ａ，Ｂの各表面伝導型電子放出素子を
駆動させて素子電流Ｉｆ，放出電流Ｉｅを測定した。ま
た、測定後、基板Ａ，Ｂとも、ＦＥＳＥＭで電子放出部
２を観察した。

【０１４６】尚、測定条件は、アノ−ド電極５４と電子
放出素子間の距離Ｈを５ｍｍ、アノ−ド電極５４の電位
を１ｋＶ、素子電圧Ｖｆを１５Ｖ、各素子電極にかける
電位は、素子電極５の電位を素子電極６より低電位とし
た。

【０１４７】その結果、基板Ｂの素子では、素子電流Ｉ
ｆは、１．０ｍＡ±５％、放出電流Ｉｅは、１．０μＡ
±５％であった。また、基板Ａの素子では、素子電流Ｉ
ｆは、０．９５ｍＡ±４．５％、放出電流Ｉｅは、０．
９２μＡ±５．０％となり、各素子間のばらつきは同程
度であった。

【０１４８】また、同時に、アノード電極５４に蛍光体
を設置して、基板Ａ，Ｂの素子から放出された電子ビー
ムによる蛍光体上の輝点形状を測定したところ、輝点の
大きさはほぼ等しかった。

【０１４９】また、基板Ａ，Ｂの各素子における、導電
性薄膜３の一部に形成された電子放出部２のＦＥＳＥＭ
による観察結果を、図１５に模式的に示す。図１５に示
したように、基板Ａの本発明の素子では、４個の素子の
いずれも、高い段差部を有する素子電極５部分の近傍
に、略直線状の電子放出部２が形成されていた。また、
基板Ｂの比較用の従来素子では、４個の素子のいずれ
も、素子電極間の中央部付近に、基板Ａと同様略直線状
の電子放出部２が形成されていた。

【０１５０】本実施例で示されるように、一方の素子電
極部分の近傍にのみ略直線状の電子放出部２を有する本
発明の表面伝導型電子放出素子は、電子放出特性のばら
つき及び輝点形状の拡散性が同程度の従来素子と比較し
て、素子電極間距離を従来素子の２μｍに対して２５倍
の５０μｍとすることができた。

【０１５１】［実施例３］本実施例では、実施例１の図
１に示したような本発明の表面伝導型電子放出素子の多
数個を単純マトリクス配置（カラー３色を含めて２０行
６０列）した図６に示したような電子源を用いて、図７
に示したような画像形成装置を作製した例を説明する。

【０１５２】電子源の一部の平面図を図１６に示す。ま
た、図中のＡ−Ａ’断面図を図１７に示す。但し、図
６，図７，図１６，図１７において同じ符号は同じ部材
を示す。

【０１５３】ここで、１は基板、１０２はＸ方向配線
（下配線とも呼ぶ）、１０３はＹ方向配線（上配線とも
呼ぶ）、３は導電性薄膜、４，５は素子電極、、４０１
は層間絶縁層、４０２は素子電極４と下配線１０２との
電気的接続のためのコンタクトホ−ルである。

【０１５４】まず、本実施例の電子源の製造方法を、図
１８及び図１９を用いて工程順に従って具体的に説明す
る。尚、以下の工程ａ〜ｈは、図１８の（ａ）〜（ｄ）
及び図１９の（ｅ）〜（ｈ）に対応する。

【０１５５】工程ａ：清浄化した青板ガラス上に厚さ
０．５μｍのシリコン酸化膜をスパッタ法で形成した基
板１上に、真空蒸着により、厚さ５０ÅのＣｒ、厚さ６
０００ÅのＡｕを順次積層した後、ホトレジスト（ＡＺ
１３７０ ヘキスト社製）をスピンナ−により回転塗
布、ベ−クした後、ホトマスク像を露光、現像して、下
配線１０２のレジストパタ−ンを形成し、Ａｕ／Ｃｒ堆
積膜をウエットエッチングして、所望の形状の下配線１
０２を形成した。

【０１５６】工程ｂ：次に、厚さ１．０μｍのシリコン
酸化膜からなる層間絶縁層４０１をＲＦスパッタ法によ
り堆積した。

【０１５７】工程ｃ：工程ｂで堆積したシリコン酸化膜
にコンタクトホ−ル４０２を形成するためのホトレジス
トパタ−ンを作り、これをマスクとして層間絶縁層４０
１をエッチングしてコンタクトホ−ル４０２を形成し
た。エッチングはＣＦ₄ とＨ₂ガスを用いたＲＩＥ（Ｒ
ｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によっ
た。

【０１５８】工程ｄ：その後、素子電極４，５と素子電
極間ギャップＬとなるべきパタ−ンをホトレジストで形
成し、真空蒸着法により、厚さ５０ÅのＴｉ、厚さ４０
０ÅのＮｉを順次堆積した。ホトレジストを有機溶剤で
溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフした後、素子電
極５を除く領域をフォトレジストで覆い、更にＮｉを１
０００Å堆積して、素子電極５の厚みを１４００Åとし
た。尚、素子電極間隔Ｌは８０μｍ、素子電極の幅Ｗ１
を２００μｍで形成した。

【０１５９】工程ｅ：素子電極４，５の上に上配線１０
３のホトレジストパタ−ンを形成した後、厚さ５０Åの
Ｔｉ，厚さ５０００ÅのＡｕを順次真空蒸着により堆積
し、リフトオフにより不要の部分を除去して、所望の形
状の上配線１０３を形成した。

【０１６０】工程ｆ：素子電極間ギャップＬおよびこの
近傍に開口を有するマスクにより、膜厚１０００ÅのＣ
ｒ膜４０３を真空蒸着により堆積・パターニングし、そ
の上に有機Ｐｄ（ｃｃｐ−４２３０ 奥野製薬（株）
製）をスピンナーにより回転塗布、３００℃で１２分間
の加熱焼成処理をした。このようにして形成された主と
してＰｄＯよりなる微粒子からなる導電性薄膜３の膜厚
は７０Å、シート抵抗値は２×１０⁴ Ω／□であった。

【０１６１】工程ｇ：Ｃｒ膜４０３及び焼成後の導電性
薄膜３を酸エッチャントによりエッチングして、所望の
パターン形状を有する導電性薄膜３を形成した。

【０１６２】工程ｈ：全面にレジストを塗布し、マスク
を用いて露光の後現像し、コンタクトホール４０２部分
のみレジストを除去した。この後、真空蒸着により、厚
さ５０ÅのＴｉ、厚さ５０００ÅのＡｕを順次堆積し、
リフトオフにより不要な部分を除去することによりコン
タクトホール４０２を埋め込んだ。

【０１６３】以上の工程により、絶縁性基板１上に下配
線１０２、層間絶縁層４０１、上配線１０３、素子電極
４，５、導電性薄膜３等を形成し、未フォーミングの電
子源を得た。

【０１６４】以上のようにして作製した未フォ−ミング
の電子源を用いて画像形成装置を作製した。作製手順を
図７及び図８を参照して以下に説明する。

【０１６５】まず、上記未フォ−ミングの電子源の基板
１をリアプレ−ト１１１に固定した後、基板１の５ｍｍ
上方に、フェ−スプレ−ト１１６（ガラス基板１１３の
内面に画像形成部材であるところの蛍光膜１１４とメタ
ルバック１１５が形成されて構成される。）を支持枠１
１２を介し配置し、フェ−スプレ−ト１１６、支持枠１
１２、リアプレ−ト１１１の接合部にフリットガラスを
塗布し、大気中で４００℃で１０分焼成することで封着
した。また、リアプレ−ト１１１への基板１の固定もフ
リットガラスで行った。

【０１６６】画像形成部材であるところの蛍光膜１１４
は、カラーを実現するために、ストライプ形状（図８
（ａ）参照）の蛍光体とし、先にブラックストライプを
形成し、その間隙部にスラリー法により各色蛍光体１２
２を塗布して蛍光膜１１４を作製した。ブラックストラ
イプの材料として通常よく用いられている黒鉛を主成分
とする材料を用いた。

【０１６７】また、蛍光膜１１４の内面側にはメタルバ
ック１１５を設けた。メタルバック１１５は、蛍光膜１
１４の作製後、蛍光膜１１４の内面側表面の平滑化処理
（通常、フィルミングと呼ばれる）を行い、その後、Ａ
ｌを真空蒸着することで作製した。

【０１６８】フェ−スプレ−ト１１６には、更に蛍光膜
１１４の導電性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）を設けた。

【０１６９】前述の封着を行う際、カラーの場合は各色
蛍光体１２２と表面伝導型電子放出素子１０４とを対応
させなくてはいけないため、十分な位置合わせを行っ
た。

【０１７０】以上のようにして完成した外囲器１１８内
の雰囲気を排気管（不図示）を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Ｄｘ１ないし
ＤｘｍとＤｙ１ないしＤｙｎを通じ、表面伝導型電子放
出素子１０４の素子電極４，５間に電圧を印加し、前述
のフォ−ミング処理を行い、電子放出部２を形成した。

【０１７１】フォーミング処理には図３（ｂ）に示した
電圧波形（但し、三角波ではなく矩形波）を用いた。本
実施例ではＴ１を１ｍ秒、Ｔ２を１０ｍ秒とし、約１×
１０^-5Ｔｏｒｒの真空雰囲気下で行った。

【０１７２】このようにして形成された電子放出部２
は、パラジウム元素を主成分とする微粒子が分散配置さ
れた状態となり、その微粒子の平均粒径は５０Åであっ
た。

【０１７３】次に、図３（ａ）に示した電圧波形（但
し、三角波ではなく矩形波）を用いて活性化処理を行っ
た。本実施例ではＴ１を１ｍ秒、Ｔ２を１０ｍ秒、波高
１４Ｖで、２×１０^-5Ｔｏｒｒの真空度で、素子電流Ｉ
ｆ，放出電流Ｉｅを測定しながら行った。

【０１７４】この後、不図示の排気管を通じ、外囲器１
１８内を１０^-6.5Ｔｏｒｒ程度の真空度とし、該排気管
をガスバ−ナで熱することで溶着し、外囲器１１８の封
止を行った。最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッタ−処理を行った。

【０１７５】以上のようにして完成した表示パネル２０
１（図７参照）において、容器外端子Ｄｘ１ないしＤｘ
ｍとＤｙ１ないしＤｙｎを通じ、走査信号及び変調信号
を不図示の信号発生手段により各々電子放出素子１０４
に印加することにより電子放出させると共に、高圧端子
Ｈｖを通じてメタルバック１１５，透明電極（不図示）
に５ｋＶ以上の高圧を印加して、電子ビ−ムを加速し、
蛍光膜１１４に衝突させ、励起・発光させることで画像
表示を行った。その結果、ハイビジョンＴＶ画像に対応
する高精細な画像が、輝度むらが少なく表示された。

【０１７６】［実施例４］図２０は、実施例３の表示パ
ネル（ディスプレイパネル）２０１（図７参照）を、例
えばテレビジョン放送をはじめとする種々の画像情報源
より提供される画像情報を表示できるように構成した本
発明の画像表示装置の一例を示す図である。

【０１７７】図中２０１はディスプレイパネル、１００
１はディスプレイパネルの駆動回路、１００２はディス
プレイコントローラ、１００３はマルチプレクサ、１０
０４はデコーダ、１００５は入出力インターフェース回
路、１００６はＣＰＵ、１００７は画像生成回路、１０
０８，１００９及び１０１０は画像メモリインターフェ
ース回路、１０１１は画像入力インターフェース回路、
１０１２及び１０１３はＴＶ信号受信回路、１０１４は
入力部である。

【０１７８】尚、本表示装置は、例えばテレビジョン信
号のように映像情報と音声情報の両方を含む信号を受信
する場合には、当然映像の表示と同時に音声を再生する
ものであるが、本発明の特徴と直接関係しない音声情報
の受信、分離、再生、処理、記憶などに関する回路やス
ピーカーなどについては説明を省略する。

【０１７９】以下、画像信号の流れに沿って各部を説明
してゆく。

【０１８０】先ず、ＴＶ信号受信回路１０１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。

【０１８１】受信するＴＶ信号の方式は特に限られるも
のではなく、例えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥ
ＣＡＭ方式などの諸方式でも良い。また、これらよりさ
らに多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式をはじめとするいわゆる高品位ＴＶは、大面積化や大
画素数化に適した前記ディスプレイパネル２０１の利点
を生かすのに好適な信号源である。

【０１８２】ＴＶ信号受信回路１０１３で受信されたＴ
Ｖ信号は、デコーダ１００４に出力される。

【０１８３】画像ＴＶ信号受信回路１０１２は、例えば
同軸ケーブルや光ファイバーなどのような有線伝送系を
用いて伝送されるＴＶ画像信号を受信するための回路で
ある。前記ＴＶ信号受信回路１０１３と同様に、受信す
るＴＶ信号の方式は特に限られるものではなく、また本
回路で受信されたＴＶ信号もデコーダ１００４に出力さ
れる。

【０１８４】画像入力インターフェース回路１０１１
は、例えばＴＶカメラや画像読取スキャナーなどの画像
入力装置から供給される画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ１００４に出力さ
れる。

【０１８５】画像メモリインターフェース回路１０１０
は、ビデオテープレコーダー（以下ＶＴＲと略す）に記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ１００４に出力される。

【０１８６】画像メモリインターフェース回路１００９
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ１０
０４に出力される。

【０１８７】画像メモリ−インターフェース回路１００
８は、いわゆる静止画ディスクのように、静止画像デー
タを記憶している装置から画像信号を取り込むための回
路で、取り込まれた静止画像データはデコーダ１００４
に出力される。

【０１８８】入出力インターフェース回路１００５は、
本表示装置と、外部のコンピュータ、コンピュータネッ
トワークもしくはプリンタなどの出力装置とを接続する
ための回路である。画像データや文字・図形情報の入出
力を行なうのはもちろんのこと、場合によっては本表示
装置の備えるＣＰＵ１００６と外部との間で制御信号や
数値データの入出力などを行なうことも可能である。

【０１８９】画像生成回路１００７は、前記入出力イン
ターフェース回路１００５を介して外部から入力される
画像データや文字・図形情報や、或いはＣＰＵ１００６
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。

【０１９０】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によっては
前記入出力インターフェース回路１００５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０１９１】ＣＰＵ１００６は、主として本表示装置の
動作制御や、表示画像の生成、選択、編集に関わる作業
を行なう。

【０１９２】例えば、マルチプレクサ１００３に制御信
号を出力し、ディスプレイパネル２０１に表示する画像
信号を適宜選択したり組み合わせたりする。また、その
際には表示する画像信号に応じてディスプレイパネルコ
ントローラ１００２に対して制御信号を発生し、画面表
示周波数や走査方法（例えばインターレースかノンイン
ターレースか）や一画面の走査線の数など表示装置の動
作を適宜制御する。また、前記画像生成回路１００７に
対して画像データや文字・図形情報を直接出力したり、
或いは前記入出力インターフェース回路１００５を介し
て外部のコンピュータやメモリをアクセスして画像デー
タや文字・図形情報を入力する。

【０１９３】尚、ＣＰＵ１００６は、むろんこれ以外の
目的の作業にも関わるものであっても良い。例えば、パ
ーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。或いは前述したように、入出力インターフェース回
路１００５を介して外部のコンピューターネットワーク
と接続し、例えば数値計算などの作業を外部機器と協同
して行なっても良い。

【０１９４】入力部１０１４は、前記ＣＰＵ１００６に
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
など多様な入力機器を用いることが可能である。

【０１９５】デコーダ１００４は、前記１００７ないし
１０１３より入力される種々の画像信号を３原色信号、
または輝度信号とＩ信号、Ｑ信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ１
００４は内部に画像メモリを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。

【０１９６】画像メモリを備えることにより、静止画の
表示が容易になる。或いは前記画像生成回路１００７及
びＣＰＵ１００６と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
なるという利点が得られる。

【０１９７】マルチプレクサ１００３は前記ＣＰＵ１０
０６より入力される制御信号に基づき表示画像を適宜選
択するものである。即ち、マルチプレクサ１００３はデ
コーダ１００４から入力される逆変換された画像信号の
うちから所望の画像信号を選択して駆動回路１００１に
出力する。その場合には、一画面表示時間内で画像信号
を切り換えて選択することにより、いわゆる多画面テレ
ビのように、一画面を複数の領域に分けて領域によって
異なる画像を表示することも可能である。

【０１９８】ディスプレイパネルコントローラ１００２
は、前記ＣＰＵ１００６より入力される制御信号に基づ
き駆動回路１００１の動作を制御するための回路であ
る。

【０１９９】ディスプレイパネル２０１の基本的な動作
に関わるものとして、例えばディスプレイパネル２０１
の駆動用電源（不図示）の動作シーケンスを制御するた
めの信号を駆動回路１００１に対して出力する。ディス
プレイパネル２０１の駆動方法に関わるものとして、例
えば画面表示周波数や走査方法（例えばインターレース
かノンインターレースか）を制御するための信号を駆動
回路１００１に対して出力する。また、場合によって
は、表示画像の輝度、コントラスト、色調、シャープネ
スといった画質の調整に関わる制御信号を駆動回路１０
０１に対して出力する場合もある。

【０２００】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１００３から入力される画像信
号と、前記ディスプレイパネルコントローラ１００２よ
り入力される制御信号に基づいて動作するものである。

【０２０１】以上、各部の機能を説明したが、図２０に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
０１に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ１００４
において逆変換された後、マルチプレクサ１００３にお
いて適宜選択され、駆動回路１００１に入力される。一
方、ディスプレイコントローラ１００２は、表示する画
像信号に応じて駆動回路１００１の動作を制御するため
の制御信号を発生する。駆動回路１００１は、上記画像
信号と制御信号に基づいてディスプレイパネル２０１に
駆動信号を印加する。これにより、ディスプレイパネル
２０１において画像が表示される。これらの一連の動作
は、ＣＰＵ１００６により統括的に制御される。

【０２０２】本画像形成装置においては、前記デコーダ
１００４に内蔵する画像メモリや、画像生成回路１００
７及びＣＰＵ１００６が関与することにより、単に複数
の画像情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ替え、はめ込みなどをはじめとする画像
編集を行なうことも可能である。また、本実施例の説明
では、特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。

【０２０３】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピューターの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用或いは民生用として極めて応用範囲が広い。

【０２０４】尚、図２０は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。

【０２０５】例えば図２０の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加しても良い。例えば、本画像形成装置をテレビ電
話機として応用する場合には、テレビカメラ、音声マイ
ク、照明機、モデムを含む送受信回路などを構成要素に
追加するのが好適である。

【０２０６】本画像形成装置においては、とりわけ本発
明によるディスプレイパネル２０１の薄型化が容易なた
め、表示装置の奥行きを小さくすることができる。それ
に加えて、大画面化が容易で輝度が高く視野角特性にも
優れるため、臨場感あふれ迫力に富んだ画像を視認性良
く表示することが可能である。

【０２０７】

【発明の効果】以上説明したように、本発明の表面伝導
型電子放出素子は、一対の素子電極における各素子電極
部分の段差部の高さが異なるなどの構成により、素子電
極形成後に作成される電子放出用の膜であるところの導
電性薄膜における、高い段差部を有する側の素子電極部
分の該段差部近傍の基板面側に、ステップカバレージ不
良の領域を形成することができるため、フォーミング処
理により上記ステップカバレージ不良の領域に優先的に
亀裂を発生させて電子放出部を形成することができる。
このため、素子電極間距離を長くした場合においても、
素子電極部分の形状に沿って電子放出部を形成できるこ
とから、従来素子のような大きな蛇行がなくなり、略直
線状の電子放出部となる。

【０２０８】このため、本発明の表面伝導型電子放出素
子は、多数の素子を作製した場合において、電子放出部
の位置及び形状等の再現性が高く、各素子間の電子放出
特性のばらつきが減少した。

【０２０９】また、多数の表面伝導型電子放出素子を配
列形成した大面積電子源においては、各表面伝導型電子
放出素子の電子放出特性の均一化が実現され、上記電子
源を用いた画像形成装置においては、輝度むら等の画像
品位の低下及び電子放出部の蛇行による電子ビームの広
がりの問題も解決され、画像品位が大幅に向上した。特
に、本発明の表面伝導型電子放出素子の駆動時に一対の
素子電極に与える電位を、電子放出部が近傍に配置され
た側の素子電極を低電位とすることで、電子放出部から
出射された電子ビームの収束性を高めることができる。
このため、上記駆動時の電位関係を、前記電子源及び画
像形成装置に適用することで、画像形成部材上に形成さ
れる発光輝点が、より一層高精細になった。

【０２１０】以上のように、本発明によれば、カラー画
像に対応可能で、高精細かつ表示品位の高い大面積フラ
ットディスプレーが、実現される。

【図面の簡単な説明】

【図１】本発明の基本的な表面伝導型電子放出素子の一
構成例を示す図である。

【図２】図１の表面伝導型電子放出素子の製造方法の一
例を説明するための断面図である。

【図３】フォーミング処理に用いる電圧波形の一例であ
る。

【図４】表面伝導型電子放出素子の電子放出特性を測定
するための測定評価系の概略図である。

【図５】本発明の表面伝導型電子放出素子の、放出電流
Ｉｅ及び素子電流Ｉｆと、素子電圧Ｖｆの関係の典型的
な例を示す図である。

【図６】単純マトリクス配置の電子源の概略図である。

【図７】単純マトリクス配置の電子源を備えた表示パネ
ルの概略構成を示す部分切り欠き斜視図である。

【図８】表示パネルに用いる蛍光膜の構成例を示す図で
ある。

【図９】ＮＴＳＣ方式のテレビ信号に応じて画像表示を
行う画像形成装置の駆動回路の一例を示すブロック図で
ある。

【図１０】梯型配置の電子源の概略図である。

【図１１】梯型配置の電子源を備えた表示パネルの概略
構成を示す部分切り欠き斜視図である。

【図１２】実施例１にて示す表面伝導型電子放出素子の
製造工程を説明するための断面図である。

【図１３】実施例１にて示す表面伝導型電子放出素子の
電子放出部の形状を説明するための平面図である。

【図１４】実施例２にて示す表面伝導型電子放出素子の
製造工程を説明するための断面図である。

【図１５】実施例２にて示す表面伝導型電子放出素子の
電子放出部の形状を説明するための平面図である。

【図１６】実施例３にて示す単純マトリクス配置の電子
源の部分平面図である。

【図１７】図１６の電子源の部分断面図である。

【図１８】図１６の電子源の製造工程を説明するための
断面図である。

【図１９】図１６の電子源の製造工程を説明するための
断面図である。

【図２０】実施例４にて示す画像形成装置のブロック図
である。

【符号の説明】

１ 基板 ２ 電子放出部 ３ 導電性薄膜 ４，５ 素子電極 ２１ 高さ規制部材 ５０ 導電性薄膜３を流れる素子電流Ｉｆを測定するた
めの電流計 ５１ 表面伝導型電子放出素子に素子電圧Ｖｆを印加す
るための電源 ５２ 電子放出部２より放出される放出電流Ｉｅを測定
するための電流計 ５３ アノード電極５４に電圧を印加するための高圧電
源 ５４ 電子放出部２より放出される電子を捕捉するため
のアノ−ド電極 ５５ 真空装置 ５６ 排気ポンプ １０２ Ｘ方向配線 １０３ Ｙ方向配線 １０４ 表面伝導型電子放出素子 １０５ 結線 １１１ リアプレ−ト １１２ 支持枠 １１３ ガラス基板 １１４ 蛍光膜 １１５ メタルバック １１６ フェ−スプレ−ト Ｈｖ 高圧端子 １１８ 外囲器 １２１ 黒色導電材 １２２ 蛍光体 ２０１ 表示パネル ２０２ 走査回路 ２０３ 制御回路 ２０４ シフトレジスタ ２０５ ラインメモリ ２０６ 同期信号分離回路 ２０７ 変調信号発生器 Ｖａ 直流電圧源 Ｖｘ 直流電圧源 ３０１ 表示パネル ３０２ グリッド電極 ３０３ 電子が通過するための開口 ３０４ 表面伝導型電子放出素子１０４を配線する共通
配線 ４０１ 層間絶縁膜 ４０２ コンタクトホール ４０３ Ｃｒ膜 １００１ ディスプレイパネル２０１の駆動回路 １００２ ディスプレイコントローラ １００３ マルチプレクサ １００４ デコーダ １００５ 入出力インターフェース回路 １００６ ＣＰＵ １００７ 画像生成回路 １００８，１００９，１０１０ 画像メモリインターフ
ェース回路 １０１１ 画像入力インターフェース回路 １０１２，１０１３ ＴＶ信号受信回路 １０１４ 入力部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚本 健夫 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平５−101769（ＪＰ，Ａ) 特開 平４−133237（ＪＰ，Ａ) 特開 平４−94032（ＪＰ，Ａ) 特開 平４−65050（ＪＰ，Ａ) 特開 平６−12997（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01J 1/30 H01J 9/02 H01J 31/12

Claims (15)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に形成され、駆動時に電圧が印加
   される一対の素子電極間に、亀裂を含む電子放出部を有
   する導電性薄膜を備える電子放出素子において、駆動時の低電位側の素子電極部分の段差部が駆動時の高
   電位側の素子電極部分の段差部より高く、しかも亀裂が
   該低電位側の素子電極部分の段差部近傍の基板面側に設
   けられ ていることを特徴とする電子放出素子。
2. 【請求項２】 前記素子電極部分の段差部の高さが、各
   素子電極の厚みによって規定されていることを特徴とす
   る請求項１に記載の電子放出素子。
3. 【請求項３】 前記素子電極部分の段差部の高さが、前
   記素子電極の厚みと、前記基板と素子電極との間に設け
   られた高さ規制部材の厚みとによって規定されているこ
   とを特徴とする請求項１に記載の電子放出素子。
4. 【請求項４】 前記低電位側の素子電極部分の段差部
   が、前記導電性薄膜の膜厚の５倍以上の高さを有するこ
   とを特徴とする請求項１〜３のいずれかに記載の電子放
   出素子。
5. 【請求項５】 前記亀裂が前記基板面上に形成されてい
   ることを特徴とする請求項１〜４のいずれかに記載の電
   子放出素子。
6. 【請求項６】 前記電子放出素子は、表面伝導型電子放
   出素子であることを特徴とする請求項１〜６のいずれか
   に記載の電子放出素子。
7. 【請求項７】 基板上に形成され、駆動時に電圧が印加
   される一対の素子電極間に、亀裂を含む電子放出部を有
   する導電性薄膜を備える電子放出素子の製造方法におい
   て、上記一対の素子電極を、駆動時の低電位側の素子電極部
   分の段差部を駆動時の高電位側の素子電極部分の段差部
   より高くして形成した後に前記導電性薄膜を形成する微
   粒子を付設することにより、前記低電位側の素子電極部
   分の段差部近傍の基板面側にステップカバレージ不良の
   領域を残して 該素子電極間に跨がる導電性薄膜を形成す
   る工程と、該素子電極間に電圧を印加して、前記ステッ
   プカバレージ不良の領域に前記亀裂を形成する工程とを
   有することを特徴とする電子放出素子の製造方法。
8. 【請求項８】 前記一対の素子電極を互いに異なる厚さ
   で形成することにより、前記低電位側の素子電極部分の
   段差部を前記高電位側の素子電極部分の段差部より高く
   することを特徴とする請求項７に記載の電子放出素子の
   製造方法。
9. 【請求項９】 前記基板と前記低電位側の素子電極との
   間に高さ規制部材を設けることにより、前記低電位側の
   素子電極部分の段差部を前記高電位側の素子電極部分の
   段差部より高くすることを特徴とする請求項７に記載の
   電子放出素子の製造方法。
10. 【請求項１０】 請求項１〜６のいずれかに記載の電子
    放出素子を、基板上に複数備えることを特徴とする電子
    源。
11. 【請求項１１】 前記電子源は、複数の電子放出素子を
    配列した素子列を少なくとも１列以上有し、各電子放出
    素子を駆動するための配線がマトリクス配置されている
    ことを特徴とする請求項１０に記載の電子源。
12. 【請求項１２】 前記電子源は、複数の電子放出素子を
    配列した素子列を少なくとも１列以上有し、各電子放出
    素子を駆動するための配線が梯状配置されていることを
    特徴とする請求項１０に記載の電子源。
13. 【請求項１３】 請求項１０〜１７のいずれかに記載の
    電子源の製造に際し、複数の電子放出素子を請求項７〜
    ９のいずれかに記載の方法によって製造することを特徴
    とする電子源の製造方法。
14. 【請求項１４】 請求項１０〜１２のいずれかに記載の
    電子源と、該電子源から放出される電子線の照射により
    画像を形成する画像形成部材とを具備することを特徴と
    する画像形成装置。
15. 【請求項１５】 請求項１４に記載の画像形成装置の製
    造に際し、電子源を請求項１３に記載の方法によって製
    造することを特徴とする画像形成装置の製造方法。