JP3185082B2 - 電子放出素子、電子源及びそれを用いた画像形成装置の製造方法 - Google Patents
電子放出素子、電子源及びそれを用いた画像形成装置の製造方法Info
- Publication number
- JP3185082B2 JP3185082B2 JP18517794A JP18517794A JP3185082B2 JP 3185082 B2 JP3185082 B2 JP 3185082B2 JP 18517794 A JP18517794 A JP 18517794A JP 18517794 A JP18517794 A JP 18517794A JP 3185082 B2 JP3185082 B2 JP 3185082B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- thin film
- emitting
- surface conduction
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【0001】
【産業上の利用分野】本発明は、表面伝導型電子放出素
子と、該素子を複数備えた電子源、及び該電子源を用い
て構成した表示装置や露光装置等の画像形成装置に関わ
り、特にそれらの製造方法に関する。
子と、該素子を複数備えた電子源、及び該電子源を用い
て構成した表示装置や露光装置等の画像形成装置に関わ
り、特にそれらの製造方法に関する。
【0002】
【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。
【0003】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に、
電圧を印加通電することで通常行われ、導電性薄膜を局
所的に破壊、変形もしくは変質させて構造を変化させ、
電気的に高抵抗な状態の電子放出部を形成する処理であ
る。電子放出は、上記電子放出部が形成された導電性薄
膜に電圧を印加して電流を流すことにより、電子放出部
に発生した亀裂付近から行われる。
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に、
電圧を印加通電することで通常行われ、導電性薄膜を局
所的に破壊、変形もしくは変質させて構造を変化させ、
電気的に高抵抗な状態の電子放出部を形成する処理であ
る。電子放出は、上記電子放出部が形成された導電性薄
膜に電圧を印加して電流を流すことにより、電子放出部
に発生した亀裂付近から行われる。
【0004】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積にわたり多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば、荷電ビーム
源、表示装置等の画像形成装置への利用が挙げられる。
純で製造も容易であることから、大面積にわたり多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば、荷電ビーム
源、表示装置等の画像形成装置への利用が挙げられる。
【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて各々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開昭64−31332号公報、特開平1−2
83749号公報、特開平1−257552号公報)。
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて各々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開昭64−31332号公報、特開平1−2
83749号公報、特開平1−257552号公報)。
【0006】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
(アメリカ特許第5066883号明細書)。
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
(アメリカ特許第5066883号明細書)。
【0007】表面伝導型電子放出素子の前記導電性薄膜
の材料としては、金属酸化物等の金属化合物に限らず金
属やカーボンをはじめとし、多くの物が使用可能であ
る。なかでも、金属酸化物を用いる場合の製造方法とし
て、有機金属薄膜を形成後、大気中で加熱焼成し金属酸
化物膜を形成する方法が、他の薄膜形成技術と比較し
て、生産技術の利点が大きい事などから、研究が進めら
れている。
の材料としては、金属酸化物等の金属化合物に限らず金
属やカーボンをはじめとし、多くの物が使用可能であ
る。なかでも、金属酸化物を用いる場合の製造方法とし
て、有機金属薄膜を形成後、大気中で加熱焼成し金属酸
化物膜を形成する方法が、他の薄膜形成技術と比較し
て、生産技術の利点が大きい事などから、研究が進めら
れている。
【0008】ここで、有機金属溶液を塗布して有機金属
薄膜を形成した後、加熱焼成をする手法を例に取り、従
来用いられてきた表面伝導型電子放出素子の製造方法に
ついて、図17を用いて概説する。尚、以下の工程a〜
kは同図の(a)〜(k)に対応する。
薄膜を形成した後、加熱焼成をする手法を例に取り、従
来用いられてきた表面伝導型電子放出素子の製造方法に
ついて、図17を用いて概説する。尚、以下の工程a〜
kは同図の(a)〜(k)に対応する。
【0009】工程a:基板1上に素子電極4,5を形成
する。
する。
【0010】工程b:この上にCrなどの膜601を真
空蒸着法で全面に形成する。
空蒸着法で全面に形成する。
【0011】工程c:さらに、全面にレジスト膜602
を形成する。
を形成する。
【0012】工程d:所望のパターンが得られるような
露光マスク603を用いて露光する。
露光マスク603を用いて露光する。
【0013】工程e:レジスト膜602を現像する。
【0014】工程f:酸エッチャントによりレジスト膜
602のない部分のCr膜601をエッチングして除去
し、Cr膜601のパターンを形成する。
602のない部分のCr膜601をエッチングして除去
し、Cr膜601のパターンを形成する。
【0015】工程g:有機溶剤を用いてレジスト膜60
2を除去する。
2を除去する。
【0016】工程h:この上に、有機金属溶液をスピン
ナー等の方法により塗布し、有機金属薄膜604を形成
する。
ナー等の方法により塗布し、有機金属薄膜604を形成
する。
【0017】工程i:酸化雰囲気605のオーブン60
6内で加熱焼成処理をし、有機金属薄膜604を分解・
酸化して金属酸化物膜607とする。
6内で加熱焼成処理をし、有機金属薄膜604を分解・
酸化して金属酸化物膜607とする。
【0018】工程j:リフトオフ法によりCr膜601
を除去し、所望のパターンの金属酸化物膜607を形成
し、導電性薄膜3とする。
を除去し、所望のパターンの金属酸化物膜607を形成
し、導電性薄膜3とする。
【0019】工程k:前記フォーミング処理を施し、導
電性薄膜3に電子放出部2を形成する。
電性薄膜3に電子放出部2を形成する。
【0020】
【発明が解決しようとする課題】前記従来の製造方法に
おいては、次のような問題が有った。
おいては、次のような問題が有った。
【0021】即ち、所望のパターンを有する前記導電性
薄膜3の形成に、フォトリソグラフィー技術と、真空蒸
着法で形成したCr膜601をマスクとして利用したリ
フトオフ法を用いていた。このため、製造工程が多くな
り煩雑であると共に、真空装置を必要とし、装置コスト
が高く、大面積加工に向かない。
薄膜3の形成に、フォトリソグラフィー技術と、真空蒸
着法で形成したCr膜601をマスクとして利用したリ
フトオフ法を用いていた。このため、製造工程が多くな
り煩雑であると共に、真空装置を必要とし、装置コスト
が高く、大面積加工に向かない。
【0022】特に、多数の表面伝導型電子放出素子を表
示装置等の電子源として用いる場合には、各素子の不良
発生率を低減し、歩留りを高めることが重要であるが、
この不良発生率を低減するには、より少ない工程数で素
子の製造が可能であれば、その達成を期待できる。ま
た、製造コストの低減を図るうえでも、工程数を減少さ
せることは効果が期待できる。
示装置等の電子源として用いる場合には、各素子の不良
発生率を低減し、歩留りを高めることが重要であるが、
この不良発生率を低減するには、より少ない工程数で素
子の製造が可能であれば、その達成を期待できる。ま
た、製造コストの低減を図るうえでも、工程数を減少さ
せることは効果が期待できる。
【0023】従って本発明の目的とするところは、電子
放出部が設けられた導電性薄膜を有する表面伝導型電子
放出素子及びそれを用いた電子源並びに画像形成装置に
おいて、工程数を低減でき、製造コストが安く、大面積
化に向いた製造方法を提供することにある。
放出部が設けられた導電性薄膜を有する表面伝導型電子
放出素子及びそれを用いた電子源並びに画像形成装置に
おいて、工程数を低減でき、製造コストが安く、大面積
化に向いた製造方法を提供することにある。
【0024】
【課題を解決するための手段及び作用】上記目的を達成
するために成された本発明の構成は、以下の通りであ
る。即ち、本発明は、一対の素子電極を連絡する導電性
薄膜に電子放出部が設けられた表面伝導型電子放出素子
の製造方法において、上記導電性薄膜を形成する工程
が、有機金属薄膜を形成する第一の工程と、上記有機金
属薄膜の温度がその分解温度以上となり、且つ前記有機
金属の中心金属の酸化温度未満となるよう、上記有機金
属薄膜全体を加熱すると共に、上記有機金属薄膜の第1
の領域に紫外光を照射し、該第1の領域を金属酸化物と
し、紫外光を照射しない第2の領域を金属とする第二の
工程と、上記第1の領域と第2の領域の組成の違いによ
り、該第1の領域のみを残す第三の工程を有することを
特徴とする電子放出素子の製造方法にある。また、本発
明は、一対の素子電極を連絡する導電性薄膜に電子放出
部が設けられた表面伝導型電子放出素子を、基板上に複
数備えた電子源の製造方法において、上記複数の電子放
出素子を、前記本発明の電子放出素子の製造方法で製造
することを特徴とする電子源の製造方法にある。更に、
本発明は、一対の素子電極を連絡する導電性薄膜に電子
放出部が設けられた表面伝導型電子放出素子を基板上に
複数備えた電子源と、該電子源から放出される電子線の
照射により画像を形成する画像形成部材を有する画像形
成装置の製造方法において、上記複数の電子放出素子
を、前記本発明の電子放出素子の製造方法で製造するこ
とを特徴とする画像形成装置の製造方法にある。
するために成された本発明の構成は、以下の通りであ
る。即ち、本発明は、一対の素子電極を連絡する導電性
薄膜に電子放出部が設けられた表面伝導型電子放出素子
の製造方法において、上記導電性薄膜を形成する工程
が、有機金属薄膜を形成する第一の工程と、上記有機金
属薄膜の温度がその分解温度以上となり、且つ前記有機
金属の中心金属の酸化温度未満となるよう、上記有機金
属薄膜全体を加熱すると共に、上記有機金属薄膜の第1
の領域に紫外光を照射し、該第1の領域を金属酸化物と
し、紫外光を照射しない第2の領域を金属とする第二の
工程と、上記第1の領域と第2の領域の組成の違いによ
り、該第1の領域のみを残す第三の工程を有することを
特徴とする電子放出素子の製造方法にある。また、本発
明は、一対の素子電極を連絡する導電性薄膜に電子放出
部が設けられた表面伝導型電子放出素子を、基板上に複
数備えた電子源の製造方法において、上記複数の電子放
出素子を、前記本発明の電子放出素子の製造方法で製造
することを特徴とする電子源の製造方法にある。更に、
本発明は、一対の素子電極を連絡する導電性薄膜に電子
放出部が設けられた表面伝導型電子放出素子を基板上に
複数備えた電子源と、該電子源から放出される電子線の
照射により画像を形成する画像形成部材を有する画像形
成装置の製造方法において、上記複数の電子放出素子
を、前記本発明の電子放出素子の製造方法で製造するこ
とを特徴とする画像形成装置の製造方法にある。
【0025】本発明に関わる表面伝導型電子放出素子の
基本的な構成は、図1に示すようなものであり、図中1
は基板、2は電子放出部、3は電子放出部を含む導電性
薄膜、4と5は素子電極である。また、本発明に関わる
表面伝導型電子放出素子は、図2に示されるように、素
子電極4,5と、導電性薄膜3の上下関係が図1の素子
構成と逆の構成であってもよい。
基本的な構成は、図1に示すようなものであり、図中1
は基板、2は電子放出部、3は電子放出部を含む導電性
薄膜、4と5は素子電極である。また、本発明に関わる
表面伝導型電子放出素子は、図2に示されるように、素
子電極4,5と、導電性薄膜3の上下関係が図1の素子
構成と逆の構成であってもよい。
【0026】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
【0027】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi,Cr,Au,
Mo,W,Pt,Ti,Al,Cu,Pd等の金属或は
合金、及びPd,Ag,Au,RuO2 ,Pd−Ag等
の金属或は金属酸化物とガラス等から構成される印刷導
体、In2 O3 −SnO2 等の透明導電体、及びポリシ
リコン等の半導体導体材料等から適宜選択される。ただ
し本発明では、後述する導電性薄膜3の形成工程におい
て、金属と金属化合物との選択エッチングを行うことか
ら、特に、図1の構成のように素子電極4,5を導電性
薄膜3よりも先に形成しておく場合には、上記選択エッ
チングに使用するエッチング液によって浸食されない材
料を用いるのが好ましい。あるいは、例えば素子電極の
表面層を酸化するなどして、電極表面を改質する工夫を
してもよい。
一般的導体材料が用いられ、例えばNi,Cr,Au,
Mo,W,Pt,Ti,Al,Cu,Pd等の金属或は
合金、及びPd,Ag,Au,RuO2 ,Pd−Ag等
の金属或は金属酸化物とガラス等から構成される印刷導
体、In2 O3 −SnO2 等の透明導電体、及びポリシ
リコン等の半導体導体材料等から適宜選択される。ただ
し本発明では、後述する導電性薄膜3の形成工程におい
て、金属と金属化合物との選択エッチングを行うことか
ら、特に、図1の構成のように素子電極4,5を導電性
薄膜3よりも先に形成しておく場合には、上記選択エッ
チングに使用するエッチング液によって浸食されない材
料を用いるのが好ましい。あるいは、例えば素子電極の
表面層を酸化するなどして、電極表面を改質する工夫を
してもよい。
【0028】素子電極間隔L、素子電極長さW、導電性
薄膜3の形状等は、応用される形態等によって、適宜設
計される。
薄膜3の形状等は、応用される形態等によって、適宜設
計される。
【0029】素子電極間隔Lは、数百Å〜数百μmであ
ることが好ましく、より好ましくは、素子電極4,5間
に印加する電圧と電子放出し得る電界強度等により、数
μm〜数十μmである。
ることが好ましく、より好ましくは、素子電極4,5間
に印加する電圧と電子放出し得る電界強度等により、数
μm〜数十μmである。
【0030】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数μm〜数百μmであ
り、また素子電極厚dは、数百Å〜数μmである。
出特性を考慮すると、好ましくは数μm〜数百μmであ
り、また素子電極厚dは、数百Å〜数μmである。
【0031】導電性薄膜3は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であるのが特
に好ましく、その膜厚は、素子電極4,5へのステップ
カバレージ、素子電極4,5間の抵抗値及び後述するフ
ォーミング条件等によって、適宜設定される。この導電
性薄膜3の膜厚は、好ましくは数Å〜数千Åで、特に好
ましくは10Å〜500Åであり、その抵抗値は、10
3 〜107 Ω/□のシート抵抗値である。
るためには、微粒子で構成された微粒子膜であるのが特
に好ましく、その膜厚は、素子電極4,5へのステップ
カバレージ、素子電極4,5間の抵抗値及び後述するフ
ォーミング条件等によって、適宜設定される。この導電
性薄膜3の膜厚は、好ましくは数Å〜数千Åで、特に好
ましくは10Å〜500Åであり、その抵抗値は、10
3 〜107 Ω/□のシート抵抗値である。
【0032】導電性薄膜3を構成する材料としては、例
えばRu,Ag,Au,Ti,In,Cu,Cr,F
e,Zn,Sn,Ta,W,Pb等の金属の化合物、例
えば酸化物、窒化物、硼化物、炭化物が挙げられる。
えばRu,Ag,Au,Ti,In,Cu,Cr,F
e,Zn,Sn,Ta,W,Pb等の金属の化合物、例
えば酸化物、窒化物、硼化物、炭化物が挙げられる。
【0033】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜を指す。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
るのが好ましく、特に好ましくは10Å〜200Åであ
る。
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜を指す。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
るのが好ましく、特に好ましくは10Å〜200Åであ
る。
【0034】電子放出部2には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性薄膜3の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部2の位置及び形状
は図1及び図2に示されるような位置及び形状に特定さ
れるものではない。
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性薄膜3の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部2の位置及び形状
は図1及び図2に示されるような位置及び形状に特定さ
れるものではない。
【0035】亀裂は、数Å〜数百Åの粒径の導電性微粒
子を有することもある。この導電性微粒子は、導電性薄
膜3を構成する材料の元素の一部、あるいは全てと同様
の物である。また、亀裂を含む電子放出部2及びその近
傍の導電性薄膜3は炭素及び炭素化合物を有することも
ある。
子を有することもある。この導電性微粒子は、導電性薄
膜3を構成する材料の元素の一部、あるいは全てと同様
の物である。また、亀裂を含む電子放出部2及びその近
傍の導電性薄膜3は炭素及び炭素化合物を有することも
ある。
【0036】図1に示した構成の表面伝導型電子放出素
子を例に、図3の製造工程図に基づいて本発明の製造方
法の一例を以下に説明する。尚、以下に示す工程a〜f
は図3の(a)〜(f)に対応する。
子を例に、図3の製造工程図に基づいて本発明の製造方
法の一例を以下に説明する。尚、以下に示す工程a〜f
は図3の(a)〜(f)に対応する。
【0037】工程a:基板1を洗剤、純水および有機溶
剤により十分に洗浄した後、真空蒸着法,スパッタ法等
により素子電極材料を堆積させた後、フォトリソグラフ
ィー技術により、あるいは印刷法により基板1の面上に
素子電極4,5を形成する。
剤により十分に洗浄した後、真空蒸着法,スパッタ法等
により素子電極材料を堆積させた後、フォトリソグラフ
ィー技術により、あるいは印刷法により基板1の面上に
素子電極4,5を形成する。
【0038】工程b:素子電極4,5を設けた基板1上
に有機金属溶液を塗布して放置することにより、素子電
極4と素子電極5間を連絡して有機金属薄膜31を形成
する。尚、有機金属溶液とは、前述の導電性薄膜3の構
成材料の金属を主元素とする有機化合物の溶液である。
に有機金属溶液を塗布して放置することにより、素子電
極4と素子電極5間を連絡して有機金属薄膜31を形成
する。尚、有機金属溶液とは、前述の導電性薄膜3の構
成材料の金属を主元素とする有機化合物の溶液である。
【0039】工程c:所望のパターン形状を有する露光
マスク32を用いて、酸化雰囲気にて紫外光33を露光
して有機金属薄膜31の所望の領域に照射しながら、基
板1を加熱装置34で加熱する。加熱装置34での加熱
条件は、有機金属薄膜31の温度がその分解温度以上と
なり、且つ中心金属の酸化温度未満となることである。
マスク32を用いて、酸化雰囲気にて紫外光33を露光
して有機金属薄膜31の所望の領域に照射しながら、基
板1を加熱装置34で加熱する。加熱装置34での加熱
条件は、有機金属薄膜31の温度がその分解温度以上と
なり、且つ中心金属の酸化温度未満となることである。
【0040】工程d:工程cで紫外光が照射された有機
金属薄膜31の領域は、熱により分解され、更に熱酸化
し、金属酸化物膜35となる。一方、紫外光が照射され
ない領域は、熱により分解されるが、酸化はされず、金
属膜36となる。従って、面内に組成の異なる2つの領
域が形成される。
金属薄膜31の領域は、熱により分解され、更に熱酸化
し、金属酸化物膜35となる。一方、紫外光が照射され
ない領域は、熱により分解されるが、酸化はされず、金
属膜36となる。従って、面内に組成の異なる2つの領
域が形成される。
【0041】工程e:金属酸化物膜35と金属膜36の
組成の違いを利用し、選択エッチングにより金属酸化物
膜35のみを残して、所望のパターンを有する導電性薄
膜3を形成する。
組成の違いを利用し、選択エッチングにより金属酸化物
膜35のみを残して、所望のパターンを有する導電性薄
膜3を形成する。
【0042】
【0043】以上のように本発明の製造方法によれば、
図17に示した従来の製造方法に比べ、有機金属薄膜3
1を用いて所望のパターン形状を有する導電性薄膜3を
形成する工程数が、大幅に削減される。即ち、従来は図
17の工程bから工程jまで要したのに対し、本発明の
上記例では図3の工程bから工程eのみとなる。
図17に示した従来の製造方法に比べ、有機金属薄膜3
1を用いて所望のパターン形状を有する導電性薄膜3を
形成する工程数が、大幅に削減される。即ち、従来は図
17の工程bから工程jまで要したのに対し、本発明の
上記例では図3の工程bから工程eのみとなる。
【0044】また、本発明は、導電性薄膜3のパターン
形成に真空を必要としないため、他の工程(例えば、素
子電極4,5の形成工程)に印刷法などを選択すれば、
ここまでの工程を一貫して真空装置を要せずに行うこと
が可能となり、装置コストを削減できることに加えて、
素子を多数集積した大面積電子源の製造に向いている。
形成に真空を必要としないため、他の工程(例えば、素
子電極4,5の形成工程)に印刷法などを選択すれば、
ここまでの工程を一貫して真空装置を要せずに行うこと
が可能となり、装置コストを削減できることに加えて、
素子を多数集積した大面積電子源の製造に向いている。
【0045】工程f:続いて、フォーミングと呼ばれる
通電処理を施す。素子電極4,5間に不図示の電源より
通電すると、導電性薄膜3の部位に構造の変化した電子
放出部2が形成される。この通電処理により導電性薄膜
3を局所的に破壊、変形もしくは変質せしめ、構造の変
化した部位が電子放出部2である。
通電処理を施す。素子電極4,5間に不図示の電源より
通電すると、導電性薄膜3の部位に構造の変化した電子
放出部2が形成される。この通電処理により導電性薄膜
3を局所的に破壊、変形もしくは変質せしめ、構造の変
化した部位が電子放出部2である。
【0046】フォーミングの電圧波形の例を図4に示
す。
す。
【0047】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図4(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図4(b))がある。
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図4(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図4(b))がある。
【0048】まず、パルス波高値を定電圧とした場合に
ついて説明する。図4(a)におけるT1及びT2は電
圧波形のパルス幅とパルス間隔であり、例えば、T1を
1μ秒〜10m秒、T2を10μ秒〜100m秒とし、
波高値(フォ−ミング時のピ−ク電圧)を前述した表面
伝導型電子放出素子の形態に応じて適宜選択して、真空
雰囲気下で、数秒から数十分印加する。尚、印加する電
圧波形は、図示される三角波に限定されるものではな
く、矩形波等の所望の波形を用いることができる。
ついて説明する。図4(a)におけるT1及びT2は電
圧波形のパルス幅とパルス間隔であり、例えば、T1を
1μ秒〜10m秒、T2を10μ秒〜100m秒とし、
波高値(フォ−ミング時のピ−ク電圧)を前述した表面
伝導型電子放出素子の形態に応じて適宜選択して、真空
雰囲気下で、数秒から数十分印加する。尚、印加する電
圧波形は、図示される三角波に限定されるものではな
く、矩形波等の所望の波形を用いることができる。
【0049】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について説明する。図4(b)に
おけるT1及びT2は図4(a)と同様であり、波高値
(フォ−ミング時のピ−ク電圧)を、例えば0.1Vス
テップ程度づつ増加させ、図4(a)の説明と同様の適
当な真空雰囲気下で印加する。
パルスを印加する場合について説明する。図4(b)に
おけるT1及びT2は図4(a)と同様であり、波高値
(フォ−ミング時のピ−ク電圧)を、例えば0.1Vス
テップ程度づつ増加させ、図4(a)の説明と同様の適
当な真空雰囲気下で印加する。
【0050】尚、パルス間隔T2中で、導電性薄膜3
(図1及び図2参照)を局所的に破壊、変形もしくは変
質させない程度の電圧、例えば0.1V程度の電圧で素
子電流を測定して抵抗値を求め、例えば1Mオーム以上
の抵抗を示した時にフォーミングを終了する。
(図1及び図2参照)を局所的に破壊、変形もしくは変
質させない程度の電圧、例えば0.1V程度の電圧で素
子電流を測定して抵抗値を求め、例えば1Mオーム以上
の抵抗を示した時にフォーミングを終了する。
【0051】更に活性化工程を施すことが好ましい。
【0052】活性化工程とは、例えば10-4〜10-5T
orr程度の真空度で、フォーミング工程での説明と同
様に、パルス波高値を定電圧としたパルスの印加を繰り
返す処理のことをいい、真空雰囲気中に存在する有機物
質から炭素及び炭素化合物を電子放出部2(図1及び図
2参照)に堆積させることで、素子電流、放出電流の状
態を著しく向上させることができる工程である。この活
性化工程は、例えば素子電流や放出電流を測定しながら
行って、例えば放出電流が飽和した時点で終了するよう
にすれば効果的であるので好ましい。また、活性化工程
でのパルス波高値は、好ましくは素子を駆動する際に印
加する駆動電圧の波高値である。
orr程度の真空度で、フォーミング工程での説明と同
様に、パルス波高値を定電圧としたパルスの印加を繰り
返す処理のことをいい、真空雰囲気中に存在する有機物
質から炭素及び炭素化合物を電子放出部2(図1及び図
2参照)に堆積させることで、素子電流、放出電流の状
態を著しく向上させることができる工程である。この活
性化工程は、例えば素子電流や放出電流を測定しながら
行って、例えば放出電流が飽和した時点で終了するよう
にすれば効果的であるので好ましい。また、活性化工程
でのパルス波高値は、好ましくは素子を駆動する際に印
加する駆動電圧の波高値である。
【0053】尚、上記炭素及び炭素化合物とは、グラフ
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。また、その堆積膜厚は、好ま
しくは500Å以下、より好ましくは300Å以下であ
る。
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。また、その堆積膜厚は、好ま
しくは500Å以下、より好ましくは300Å以下であ
る。
【0054】このようにして得られる本発明の表面伝導
型電子放出素子の基本特性を以下に説明する。
型電子放出素子の基本特性を以下に説明する。
【0055】図5は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。
【0056】図5において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vfを印加するた
めの電源、50は素子電極4,5間の導電性薄膜3を流
れる素子電流Ifを測定するための電流計、54は電子
放出部2より放出される放出電流Ieを捕捉するための
アノ−ド電極、53はアノ−ド電極54に電圧を印加す
るための高圧電源、52は電子放出部5より放出される
放出電流Ieを測定するための電流計、55は真空装
置、56は排気ポンプである。
を示す。また、51は素子に素子電圧Vfを印加するた
めの電源、50は素子電極4,5間の導電性薄膜3を流
れる素子電流Ifを測定するための電流計、54は電子
放出部2より放出される放出電流Ieを捕捉するための
アノ−ド電極、53はアノ−ド電極54に電圧を印加す
るための高圧電源、52は電子放出部5より放出される
放出電流Ieを測定するための電流計、55は真空装
置、56は排気ポンプである。
【0057】表面伝導型電子放出素子及びアノ−ド電極
54等は真空装置55内に設置され、この真空装置55
には不図示の真空計等の必要な機器が具備されており、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。
54等は真空装置55内に設置され、この真空装置55
には不図示の真空計等の必要な機器が具備されており、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。
【0058】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び表面伝導型電子放出素子の
基板1は、ヒーターにより200℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネル(図8における201参照)の組み立て
段階において、表示パネル及びその内部を真空装置55
及びその内部として構成することで、前述のフォーミン
グ工程及び活性化工程における測定評価及び処理に応用
することができるものである。
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び表面伝導型電子放出素子の
基板1は、ヒーターにより200℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネル(図8における201参照)の組み立て
段階において、表示パネル及びその内部を真空装置55
及びその内部として構成することで、前述のフォーミン
グ工程及び活性化工程における測定評価及び処理に応用
することができるものである。
【0059】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノ−ド電極54の電圧を
1kV〜10kVとし、アノ−ド電極54と表面伝導型
電子放出素子の距離Hを2mm〜8mmとして通常測定
を行う。
本特性は、上記測定評価系のアノ−ド電極54の電圧を
1kV〜10kVとし、アノ−ド電極54と表面伝導型
電子放出素子の距離Hを2mm〜8mmとして通常測定
を行う。
【0060】まず、放出電流Ie及び素子電流Ifと、
素子電圧Vfの関係の典型的な例を図6(図中の実線)
に示す。尚、図6において、放出電流Ieは素子電流I
fに比べて著しく小さいので、任意単位で示されてい
る。
素子電圧Vfの関係の典型的な例を図6(図中の実線)
に示す。尚、図6において、放出電流Ieは素子電流I
fに比べて著しく小さいので、任意単位で示されてい
る。
【0061】図6から明らかなように、表面伝導型電子
放出素子は、放出電流Ieに対する次の3つの特徴的特
性を有する。
放出素子は、放出電流Ieに対する次の3つの特徴的特
性を有する。
【0062】まず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図6中のVth)以上の
素子電圧Vfを印加すると急激に放出電流Ieが増加
し、一方、しきい値電圧Vth以下では放出電流Ieが
殆ど検出されない。即ち、放出電流Ieに対する明確な
しきい値電圧Vthを持った非線形素子である。
る電圧(しきい値電圧と呼ぶ:図6中のVth)以上の
素子電圧Vfを印加すると急激に放出電流Ieが増加
し、一方、しきい値電圧Vth以下では放出電流Ieが
殆ど検出されない。即ち、放出電流Ieに対する明確な
しきい値電圧Vthを持った非線形素子である。
【0063】第2に、放出電流Ieが素子電圧Vfに対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ieは素子電圧Vfで制御できる。
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ieは素子電圧Vfで制御できる。
【0064】第3に、アノード電極54(図5参照)に
捕捉される放出電荷は、素子電圧Vfを印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。
捕捉される放出電荷は、素子電圧Vfを印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。
【0065】図6に実線で示した特性は、放出電流Ie
が素子電圧Vfに対してMI特性を有すると同時に、素
子電流Ifも素子電圧Vfに対してMI特性を有してい
るが、図6に破線で示すように、素子電流Ifは素子電
圧Vfに対して電圧制御型負性抵抗特性(VCNR特性
と呼ぶ)を示す場合もある。いずれの特性を示すかは、
素子の製法及び測定時の測定条件等に依存する。但し、
素子電流Ifが素子電圧Vfに対してVCNR特性を有
する素子でも、放出電流Ieは素子電圧Vfに対してM
I特性を有する。
が素子電圧Vfに対してMI特性を有すると同時に、素
子電流Ifも素子電圧Vfに対してMI特性を有してい
るが、図6に破線で示すように、素子電流Ifは素子電
圧Vfに対して電圧制御型負性抵抗特性(VCNR特性
と呼ぶ)を示す場合もある。いずれの特性を示すかは、
素子の製法及び測定時の測定条件等に依存する。但し、
素子電流Ifが素子電圧Vfに対してVCNR特性を有
する素子でも、放出電流Ieは素子電圧Vfに対してM
I特性を有する。
【0066】以上のような本発明の表面伝導型電子放出
素子の特徴的特性のため、複数の素子を配置した電子源
や画像形成装置等でも、入力信号に応じて、容易に放出
電子量を制御することができることとなり、多方面への
応用ができる。
素子の特徴的特性のため、複数の素子を配置した電子源
や画像形成装置等でも、入力信号に応じて、容易に放出
電子量を制御することができることとなり、多方面への
応用ができる。
【0067】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。
電子放出素子の配列について説明する。
【0068】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に各々X方向配線、Y方向配線
を接続した配列方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に各々X方向配線、Y方向配線
を接続した配列方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。
【0069】前述した表面伝導型電子放出素子の基本的
特性によれば、印加される素子電圧Vfがしきい値電圧
Vthを超える場合には、印加するパルス状電圧の波高
値とパルス幅で電子放出量を制御できる。一方、しきい
値電圧Vth以下では、殆ど電子の放出はされない。従
って、多数の表面伝導型電子放出素子を配置した場合に
おいても、単純なマトリクス配線だけで入力信号に応じ
て制御したパルス状電圧を印加し、個々の素子を選択し
て独立に駆動可能となる。
特性によれば、印加される素子電圧Vfがしきい値電圧
Vthを超える場合には、印加するパルス状電圧の波高
値とパルス幅で電子放出量を制御できる。一方、しきい
値電圧Vth以下では、殆ど電子の放出はされない。従
って、多数の表面伝導型電子放出素子を配置した場合に
おいても、単純なマトリクス配線だけで入力信号に応じ
て制御したパルス状電圧を印加し、個々の素子を選択し
て独立に駆動可能となる。
【0070】単純マトリクス配置は上記原理に基づくも
のであり、本発明の電子源の一例である単純マトリクス
配置の電子源の構成について、図7に基づいて更に説明
する。
のであり、本発明の電子源の一例である単純マトリクス
配置の電子源の構成について、図7に基づいて更に説明
する。
【0071】図7において、基板1は既に説明したよう
なガラス板等であり、この基板1上に配列された表面伝
導型電子放出素子104の個数及び形状は用途に応じて
適宜設定されるものである。
なガラス板等であり、この基板1上に配列された表面伝
導型電子放出素子104の個数及び形状は用途に応じて
適宜設定されるものである。
【0072】m本のX方向配線102は、各々外部端子
DX1,DX2,・・・DXmを有するもので、基板1
上に、真空蒸着法,印刷法,スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子104にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。
DX1,DX2,・・・DXmを有するもので、基板1
上に、真空蒸着法,印刷法,スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子104にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。
【0073】n本のY方向配線103は、各々外部端子
DY1,DY2,・・・DYnを有するもので、X方向
配線102と同様に作成される。
DY1,DY2,・・・DYnを有するもので、X方向
配線102と同様に作成される。
【0074】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
【0075】不図示の層間絶縁層は、真空蒸着法,印刷
法,スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。また、X方向配線102と
Y方向配線103は各々外部端子として引き出されてい
る。
法,スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。また、X方向配線102と
Y方向配線103は各々外部端子として引き出されてい
る。
【0076】更に、表面伝導型電子放出素子104の対
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法,印刷法,
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法,印刷法,
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。
【0077】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、またそれぞれ異なっていてもよく、前述の素子電
極の材料等より適宜選択される。これら素子電極への配
線は、素子電極と材料が同一である場合には、素子電極
と総称する場合もある。また、表面伝導型電子放出素子
104は、基板1あるいは不図示の層間絶縁層上どちら
に形成してもよい。
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、またそれぞれ異なっていてもよく、前述の素子電
極の材料等より適宜選択される。これら素子電極への配
線は、素子電極と材料が同一である場合には、素子電極
と総称する場合もある。また、表面伝導型電子放出素子
104は、基板1あるいは不図示の層間絶縁層上どちら
に形成してもよい。
【0078】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。
【0079】一方、Y方向配線103には、Y方向に配
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号印加手段が電気的に接続されている。各
表面伝導型電子放出素子104に印加される駆動電圧
は、当該表面伝導型電子放出素子に印加される走査信号
と変調信号の差電圧として供給されるものである。
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号印加手段が電気的に接続されている。各
表面伝導型電子放出素子104に印加される駆動電圧
は、当該表面伝導型電子放出素子に印加される走査信号
と変調信号の差電圧として供給されるものである。
【0080】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201でNT
SC方式のテレビ信号に応じてテレビジョン表示を行う
ための駆動回路の一例を示すブロック図である。
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201でNT
SC方式のテレビ信号に応じてテレビジョン表示を行う
ための駆動回路の一例を示すブロック図である。
【0081】図8において、1は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、111は
基板1を固定したリアプレ−ト、116はガラス基板1
13の内面に画像形成部材であるところの蛍光膜114
とメタルバック115等が形成されたフェ−スプレ−
ト、112は支持枠である。リアプレ−ト111,支持
枠112及びフェ−スプレ−ト116は、これらの接合
部分にフリットガラス等を塗布し、大気中あるいは窒素
雰囲気中で400℃〜500℃で10分間以上焼成する
ことで封着して、外囲器118を構成している。
伝導型電子放出素子を配置した電子源の基板、111は
基板1を固定したリアプレ−ト、116はガラス基板1
13の内面に画像形成部材であるところの蛍光膜114
とメタルバック115等が形成されたフェ−スプレ−
ト、112は支持枠である。リアプレ−ト111,支持
枠112及びフェ−スプレ−ト116は、これらの接合
部分にフリットガラス等を塗布し、大気中あるいは窒素
雰囲気中で400℃〜500℃で10分間以上焼成する
ことで封着して、外囲器118を構成している。
【0082】図8において、2は図1における電子放出
部に相当する。102,103は表面伝導型電子放出素
子104の一対の素子電極4,5(図1及び図2参照)
に接続されたX方向配線及びY方向配線で、各々外部端
子Dx1ないしDxm、Dy1ないしDynを有してい
る。
部に相当する。102,103は表面伝導型電子放出素
子104の一対の素子電極4,5(図1及び図2参照)
に接続されたX方向配線及びY方向配線で、各々外部端
子Dx1ないしDxm、Dy1ないしDynを有してい
る。
【0083】外囲器118は、上述の如く、フェ−スプ
レ−ト116、支持枠112、リアプレ−ト111で構
成されている。しかし、リアプレ−ト111は主に基板
1の強度を補強する目的で設けられるものであり、基板
1自体で十分な強度を持つ場合は別体のリアプレ−ト1
11は不要であり、基板1に直接支持枠112を封着
し、フェ−スプレ−ト116、支持枠112、基板1に
て外囲器118を構成しても良い。また、フェースプレ
ート116とリアプレート111の間に、スペーサーと
呼ばれる不図示の支持体を更に設置することで、大気圧
に対して十分な強度を有する外囲器118とすることも
できる。
レ−ト116、支持枠112、リアプレ−ト111で構
成されている。しかし、リアプレ−ト111は主に基板
1の強度を補強する目的で設けられるものであり、基板
1自体で十分な強度を持つ場合は別体のリアプレ−ト1
11は不要であり、基板1に直接支持枠112を封着
し、フェ−スプレ−ト116、支持枠112、基板1に
て外囲器118を構成しても良い。また、フェースプレ
ート116とリアプレート111の間に、スペーサーと
呼ばれる不図示の支持体を更に設置することで、大気圧
に対して十分な強度を有する外囲器118とすることも
できる。
【0084】蛍光膜114は、モノクロ−ムの場合は蛍
光体122のみから成るが、カラ−の場合は、蛍光体1
22の配列により、ブラックストライプ(図9(a))
あるいはブラックマトリクス(図9(b))等と呼ばれ
る黒色導電材121と、蛍光体122とで構成される。
ブラックストライプ、ブラックマトリクスを設ける目的
は、カラ−表示の場合必要となる三原色の各蛍光体12
2間の塗り分け部を黒くすることで混色等を目立たなく
することと、蛍光膜114における外光反射によるコン
トラストの低下を抑制することである。黒色導電材12
1の材料としては、通常よく用いられている黒鉛を主成
分とする材料だけでなく、導電性があり、光の透過及び
反射が少ない材料であれば他の材料を用いることもでき
る。
光体122のみから成るが、カラ−の場合は、蛍光体1
22の配列により、ブラックストライプ(図9(a))
あるいはブラックマトリクス(図9(b))等と呼ばれ
る黒色導電材121と、蛍光体122とで構成される。
ブラックストライプ、ブラックマトリクスを設ける目的
は、カラ−表示の場合必要となる三原色の各蛍光体12
2間の塗り分け部を黒くすることで混色等を目立たなく
することと、蛍光膜114における外光反射によるコン
トラストの低下を抑制することである。黒色導電材12
1の材料としては、通常よく用いられている黒鉛を主成
分とする材料だけでなく、導電性があり、光の透過及び
反射が少ない材料であれば他の材料を用いることもでき
る。
【0085】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクロ−ム、カラ−によらず、沈殿
法や印刷法が用いられる。
る方法としては、モノクロ−ム、カラ−によらず、沈殿
法や印刷法が用いられる。
【0086】また、図8に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をフェ−スプレ−ト11
6側へ鏡面反射することにより輝度を向上すること、高
圧端子Hvから電子ビ−ム加速電圧を印加するための電
極として作用すること、外囲器118内で発生した負イ
オンの衝突によるダメ−ジからの蛍光体122の保護等
である。メタルバック115は、蛍光膜114の作製
後、蛍光膜114の内面側表面の平滑化処理(通常、フ
ィルミングと呼ばれる)を行い、その後Alを真空蒸着
等で堆積することで作製できる。
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をフェ−スプレ−ト11
6側へ鏡面反射することにより輝度を向上すること、高
圧端子Hvから電子ビ−ム加速電圧を印加するための電
極として作用すること、外囲器118内で発生した負イ
オンの衝突によるダメ−ジからの蛍光体122の保護等
である。メタルバック115は、蛍光膜114の作製
後、蛍光膜114の内面側表面の平滑化処理(通常、フ
ィルミングと呼ばれる)を行い、その後Alを真空蒸着
等で堆積することで作製できる。
【0087】フェ−スプレ−ト116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
【0088】前述の封着を行う際、カラ−の場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行う必
要がある。
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行う必
要がある。
【0089】外囲器118内は、不図示の排気管を通
じ、10-7Torr程度の真空度にされ、封止される。
また、外囲器118の封止を行う直前あるいは封止後
に、ゲッタ−処理を行う場合もある。これは、抵抗加熱
あるいは高周波加熱等の加熱法により、外囲器118内
の所定の位置に配置したゲッタ−(不図示)を加熱し、
蒸着膜を形成する処理である。ゲッタ−は通常Ba等が
主成分であり、該蒸着膜の吸着作用により、例えば10
-5〜10-7Torrの真空度を維持するためのものであ
る。
じ、10-7Torr程度の真空度にされ、封止される。
また、外囲器118の封止を行う直前あるいは封止後
に、ゲッタ−処理を行う場合もある。これは、抵抗加熱
あるいは高周波加熱等の加熱法により、外囲器118内
の所定の位置に配置したゲッタ−(不図示)を加熱し、
蒸着膜を形成する処理である。ゲッタ−は通常Ba等が
主成分であり、該蒸着膜の吸着作用により、例えば10
-5〜10-7Torrの真空度を維持するためのものであ
る。
【0090】尚、前述したフォーミング及びこれ以降の
表面伝導型電子放出素子の製造工程は、通常、外囲器1
18の封止直前又は封止後に行われるもので、その内容
は前述の通りである。
表面伝導型電子放出素子の製造工程は、通常、外囲器1
18の封止直前又は封止後に行われるもので、その内容
は前述の通りである。
【0091】上述の表示パネル201は、例えば図10
に示されるような駆動回路で駆動することができる。
尚、図10において、201は前記表示パネルであり、
202は走査回路、203は制御回路、204はシフト
レジスタ、205はラインメモリ、206は同期信号分
離回路、207は変調信号発生器、Vx及びVaは直流
電圧源である。
に示されるような駆動回路で駆動することができる。
尚、図10において、201は前記表示パネルであり、
202は走査回路、203は制御回路、204はシフト
レジスタ、205はラインメモリ、206は同期信号分
離回路、207は変調信号発生器、Vx及びVaは直流
電圧源である。
【0092】図10に示されるように、表示パネル20
1は、外部端子Dx1ないしDxm、外部端子Dy1な
いしDyn、及び高圧端子Hvを介して外部の電気回路
と接続されている。このうち、外部端子Dx1ないしD
xmには、前記表示パネル201内に設けられている表
面伝導型電子放出素子、すなわちm行n列の行列状にマ
トリクス配置された表面伝導型電子放出素子群を1行
(n素子)づつ順次駆動して行くための走査信号が印加
される。
1は、外部端子Dx1ないしDxm、外部端子Dy1な
いしDyn、及び高圧端子Hvを介して外部の電気回路
と接続されている。このうち、外部端子Dx1ないしD
xmには、前記表示パネル201内に設けられている表
面伝導型電子放出素子、すなわちm行n列の行列状にマ
トリクス配置された表面伝導型電子放出素子群を1行
(n素子)づつ順次駆動して行くための走査信号が印加
される。
【0093】一方、外部端子Dy1ないしDynには、
前記走査信号により選択された1行の各素子の出力電子
ビームを制御する為の変調信号が印加される。また、高
圧端子Hvには、直流電圧源Vaより、例えば10kV
の直流電圧が供給される。これは表面伝導型電子放出素
子より出力される電子ビームに、蛍光体を励起するのに
十分なエネルギーを付与する為の加速電圧である。
前記走査信号により選択された1行の各素子の出力電子
ビームを制御する為の変調信号が印加される。また、高
圧端子Hvには、直流電圧源Vaより、例えば10kV
の直流電圧が供給される。これは表面伝導型電子放出素
子より出力される電子ビームに、蛍光体を励起するのに
十分なエネルギーを付与する為の加速電圧である。
【0094】走査回路202は、内部にm個のスイッチ
ング素子(図10中、S1ないしSmで模式的に示す)
を備えるもので、各スイッチング素子S1〜Smは、直
流電圧源Vxの出力電圧もしくは0V(グランドレベ
ル)のいずれか一方を選択して、表示パネル201の外
部端子Dx1ないしDxmと電気的に接続するものであ
る。各スイッチング素子S1〜Smは、制御回路203
が出力する制御信号Tscanに基づいて動作するもの
で、実際には、例えばFETのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。
ング素子(図10中、S1ないしSmで模式的に示す)
を備えるもので、各スイッチング素子S1〜Smは、直
流電圧源Vxの出力電圧もしくは0V(グランドレベ
ル)のいずれか一方を選択して、表示パネル201の外
部端子Dx1ないしDxmと電気的に接続するものであ
る。各スイッチング素子S1〜Smは、制御回路203
が出力する制御信号Tscanに基づいて動作するもの
で、実際には、例えばFETのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。
【0095】本例における前記直流電圧源Vxは、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。
【0096】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きをもつものである。次に説明する
同期信号分離回路206より送られる同期信号Tsyn
cに基づいて、各部に対してTscan、Tsft及び
Tmryの各制御信号を発生する。
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きをもつものである。次に説明する
同期信号分離回路206より送られる同期信号Tsyn
cに基づいて、各部に対してTscan、Tsft及び
Tmryの各制御信号を発生する。
【0097】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離する為の回路で、良く知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これも良く知られるよう
に、垂直同期信号と水平同期信号より成る。ここでは説
明の便宜上、Tsyncとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上D
ATA信号と図示する。このDATA信号はシフトレジ
スタ204に入力される。
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離する為の回路で、良く知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これも良く知られるよう
に、垂直同期信号と水平同期信号より成る。ここでは説
明の便宜上、Tsyncとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上D
ATA信号と図示する。このDATA信号はシフトレジ
スタ204に入力される。
【0098】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsftに基づいて動
作する。この制御信号Tsftは、シフトレジスタ20
4のシフトクロックであると言い換えても良い。また、
シリアル/パラレル変換された画像1ライン分(表面伝
導型電子放出素子のn素子分の駆動データに相当する)
のデータは、Id1ないしIdnのn個の並列信号とし
て前記シフトレジスタ204より出力される。
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsftに基づいて動
作する。この制御信号Tsftは、シフトレジスタ20
4のシフトクロックであると言い換えても良い。また、
シリアル/パラレル変換された画像1ライン分(表面伝
導型電子放出素子のn素子分の駆動データに相当する)
のデータは、Id1ないしIdnのn個の並列信号とし
て前記シフトレジスタ204より出力される。
【0099】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶する為の記憶装置であり、制
御回路203より送られる制御信号Tmryに従って適
宜Id1ないしIdnの内容を記憶する。記憶された内
容は、I’d1ないしI’dnとして出力され、変調信
号発生器207に入力される。
データを必要時間だけ記憶する為の記憶装置であり、制
御回路203より送られる制御信号Tmryに従って適
宜Id1ないしIdnの内容を記憶する。記憶された内
容は、I’d1ないしI’dnとして出力され、変調信
号発生器207に入力される。
【0100】変調信号発生器207は、前記画像データ
I’d1ないしI’dnの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調する為の信号線で、
その出力信号は、外部端子Dy1ないしDynを通じて
表示パネル201内の表面伝導型電子放出素子に印加さ
れる。
I’d1ないしI’dnの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調する為の信号線で、
その出力信号は、外部端子Dy1ないしDynを通じて
表示パネル201内の表面伝導型電子放出素子に印加さ
れる。
【0101】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては、
表面伝導型電子放出素子への印加電圧の変化に応じて放
出電流も変化して行く。表面伝導型電子放出素子の材料
や構成、製造方法を変える事により、しきい値電圧の値
や、印加電圧に対する放出電流の変化の度合いが変わる
場合もあるが、いずれにしても以下のような事が言え
る。
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては、
表面伝導型電子放出素子への印加電圧の変化に応じて放
出電流も変化して行く。表面伝導型電子放出素子の材料
や構成、製造方法を変える事により、しきい値電圧の値
や、印加電圧に対する放出電流の変化の度合いが変わる
場合もあるが、いずれにしても以下のような事が言え
る。
【0102】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。
【0103】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。
【0104】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
【0105】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
【0106】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
【0107】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えば良く知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
合、変調信号発生器207には、例えば良く知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
【0108】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
【0109】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、外部端子Dx1〜
Dxm及びDy1〜Dynから電圧を印加することによ
り、任意の電子放出素子104から電子を放出させるこ
とができ、高圧端子Hvを通じてメタルバック115あ
るいは透明電極(不図示)に高電圧を印加して電子ビ−
ムを加速し、加速した電子ビームを蛍光膜114に衝突
させることで生じる励起・発光によって、NTSC方式
のテレビ信号に応じてテレビジョン表示を行うことがで
きるものである。
路を有する本発明の画像形成装置は、外部端子Dx1〜
Dxm及びDy1〜Dynから電圧を印加することによ
り、任意の電子放出素子104から電子を放出させるこ
とができ、高圧端子Hvを通じてメタルバック115あ
るいは透明電極(不図示)に高電圧を印加して電子ビ−
ムを加速し、加速した電子ビームを蛍光膜114に衝突
させることで生じる励起・発光によって、NTSC方式
のテレビ信号に応じてテレビジョン表示を行うことがで
きるものである。
【0110】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号例と
してNTSC方式を挙げたが、本発明の画像形成装置は
これに限られるものではなく、PAL,SECAM方式
等の他の方式でもよく、更にはこれらよりも多数の走査
線からなるTV信号、例えばMUSE方式をはじめとす
る高品位TV方式でもよい。
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号例と
してNTSC方式を挙げたが、本発明の画像形成装置は
これに限られるものではなく、PAL,SECAM方式
等の他の方式でもよく、更にはこれらよりも多数の走査
線からなるTV信号、例えばMUSE方式をはじめとす
る高品位TV方式でもよい。
【0111】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について、図11及
び図12を用いて説明する。
用いた本発明の画像形成装置の一例について、図11及
び図12を用いて説明する。
【0112】図11において、1は基板、104は表面
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1〜D10を有している。
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1〜D10を有している。
【0113】表面伝導型電子放出素子104は、基板1
上に並列に複数個配置される。これを素子行と呼ぶ。そ
してこの素子行が複数行配置されて電子源を構成してい
る。
上に並列に複数個配置される。これを素子行と呼ぶ。そ
してこの素子行が複数行配置されて電子源を構成してい
る。
【0114】各素子行の共通配線304(例えば外部端
子D1とD2の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2〜D9について、各々
相隣接する共通配線304、即ち相隣接する外部端子D
2とD3,D4とD5,D6とD7,D8とD9の共通
配線304を一体の同一配線としても行うことができ
る。
子D1とD2の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2〜D9について、各々
相隣接する共通配線304、即ち相隣接する外部端子D
2とD3,D4とD5,D6とD7,D8とD9の共通
配線304を一体の同一配線としても行うことができ
る。
【0115】図12は、上記梯型配置の電子源を備えた
表示パネル301の構造を示す図である。
表示パネル301の構造を示す図である。
【0116】図12において、302はグリッド電極、
303は電子が通過するための開口、D1〜Dmは各表
面伝導型電子放出素子に電圧を印加するための外部端
子、G1〜Gnはグリッド電極302に接続された端子
である。また、各素子行間の共通配線304は一体の同
一配線として基板1上に形成されている。
303は電子が通過するための開口、D1〜Dmは各表
面伝導型電子放出素子に電圧を印加するための外部端
子、G1〜Gnはグリッド電極302に接続された端子
である。また、各素子行間の共通配線304は一体の同
一配線として基板1上に形成されている。
【0117】尚、図12において図8と同じ符号は同じ
部材を示すものであり、図8に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
部材を示すものであり、図8に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
【0118】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直交して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個づつ円
形の開口303を設けたものとなっている。
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直交して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個づつ円
形の開口303を設けたものとなっている。
【0119】グリッド電極302の形状や配置位置は、
必ずしも図12に示すようなものでなくともよく、開口
303をメッシュ状に多数設けることもあり、またグリ
ッド電極302を、例えば表面伝導型電子放出素子10
4の周囲や近傍に設けてもよい。
必ずしも図12に示すようなものでなくともよく、開口
303をメッシュ状に多数設けることもあり、またグリ
ッド電極302を、例えば表面伝導型電子放出素子10
4の周囲や近傍に設けてもよい。
【0120】外部端子D1〜Dm及びG1〜Gnは不図
示の駆動回路に接続されている。そして、素子行を1列
づつ順次駆動(走査)していくのと同期して、グリッド
電極302の列に画像1ライン分の変調信号を印加する
ことにより、各電子ビームの蛍光膜114への照射を制
御し、画像を1ラインづつ表示することができる。
示の駆動回路に接続されている。そして、素子行を1列
づつ順次駆動(走査)していくのと同期して、グリッド
電極302の列に画像1ライン分の変調信号を印加する
ことにより、各電子ビームの蛍光膜114への照射を制
御し、画像を1ラインづつ表示することができる。
【0121】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラム等とで構成した光プリンタ
−の露光装置としても用いることができるものである。
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラム等とで構成した光プリンタ
−の露光装置としても用いることができるものである。
【0122】
【実施例】以下に実施例を挙げ、本発明を更に説明す
る。
る。
【0123】[実施例1]本実施例の表面伝導型電子放
出素子として、図1に示した表面伝導型電子放出素子を
作製した。図1(a)は表面伝導型電子放出素子の平面
図を、図1(b)は断面図を示している。なお、図中の
Wは素子電極4,5の幅、Lは素子電極4,5間の間
隔、dは素子電極の厚さを表している。
出素子として、図1に示した表面伝導型電子放出素子を
作製した。図1(a)は表面伝導型電子放出素子の平面
図を、図1(b)は断面図を示している。なお、図中の
Wは素子電極4,5の幅、Lは素子電極4,5間の間
隔、dは素子電極の厚さを表している。
【0124】図3を用いて、本実施例の表面伝導型電子
放出素子の製造方法を述べる。尚、以下の工程a〜fは
図3の(a)〜(f)に対応する。
放出素子の製造方法を述べる。尚、以下の工程a〜fは
図3の(a)〜(f)に対応する。
【0125】工程a:基板1として石英基板を用い、こ
れを有機溶剤により充分に洗浄後、該基板1上に、所望
の電極形状開口を有するパターンをホトレジスト(RD
−2000N−41・日立化成社製)で形成し、真空蒸
着法によりNiを堆積した。その後、リフトオフ法によ
り、素子電極間隔Lが2μm、幅W1が300μm、膜
厚dが1000Åの素子電極4,5を形成した。
れを有機溶剤により充分に洗浄後、該基板1上に、所望
の電極形状開口を有するパターンをホトレジスト(RD
−2000N−41・日立化成社製)で形成し、真空蒸
着法によりNiを堆積した。その後、リフトオフ法によ
り、素子電極間隔Lが2μm、幅W1が300μm、膜
厚dが1000Åの素子電極4,5を形成した。
【0126】工程b:素子電極4,5を形成した基板1
上に、有機Pd溶液(ccp4230・奥野製薬(株)
製)をスピンコート法で塗布し、有機Pd薄膜31を形
成した。
上に、有機Pd溶液(ccp4230・奥野製薬(株)
製)をスピンコート法で塗布し、有機Pd薄膜31を形
成した。
【0127】工程c:所望の導電性薄膜形状開口を有す
る露光マスク32を用いて、大気中にて紫外光33を露
光して有機Pd薄膜31の所望の領域に照射しながら、
基板1を加熱装置34で加熱した。この時の加熱温度は
約250℃とし、3時間の加熱を行った。尚、紫外光3
3の光源としては低圧水銀ランプを用いた。
る露光マスク32を用いて、大気中にて紫外光33を露
光して有機Pd薄膜31の所望の領域に照射しながら、
基板1を加熱装置34で加熱した。この時の加熱温度は
約250℃とし、3時間の加熱を行った。尚、紫外光3
3の光源としては低圧水銀ランプを用いた。
【0128】工程d:工程cで紫外光33が照射された
領域の有機Pd薄膜31はPdO膜35となり、紫外光
33が照射されなかった領域はPd膜36となった。
領域の有機Pd薄膜31はPdO膜35となり、紫外光
33が照射されなかった領域はPd膜36となった。
【0129】工程e:硝酸,塩酸,酢酸の混合液をエッ
チング溶液として用い、Pd膜36を選択エッチングし
て、所望のパターンのPdO膜35のみを残して導電性
薄膜3とした。
チング溶液として用い、Pd膜36を選択エッチングし
て、所望のパターンのPdO膜35のみを残して導電性
薄膜3とした。
【0130】本実施例における導電性薄膜3はPdOの
微粒子膜で形成されている。尚、ここで述べる微粒子膜
とは、前述したように、複数の微粒子が集合した膜であ
り、その微細構造として、微粒子が個々に分散配置した
状態のみならず、微粒子が互いに隣接、あるいは、重な
り合った状態(島状も含む)の膜を指す。
微粒子膜で形成されている。尚、ここで述べる微粒子膜
とは、前述したように、複数の微粒子が集合した膜であ
り、その微細構造として、微粒子が個々に分散配置した
状態のみならず、微粒子が互いに隣接、あるいは、重な
り合った状態(島状も含む)の膜を指す。
【0131】工程f:次に、素子電極4,5及び導電性
薄膜3等を形成した上記基板1を図5の測定評価系の真
空装置55内に設置し、排気ポンプ56にて排気して、
真空装置55内を約10-5Torrの真空度とした。こ
の後、素子電圧Vfを印加するための電源51により素
子電極4,5間に電圧を印加し、フォ−ミング処理する
ことにより、電子放出部2を形成した。フォ−ミング処
理には図4(a)に示した電圧波形を用いた。
薄膜3等を形成した上記基板1を図5の測定評価系の真
空装置55内に設置し、排気ポンプ56にて排気して、
真空装置55内を約10-5Torrの真空度とした。こ
の後、素子電圧Vfを印加するための電源51により素
子電極4,5間に電圧を印加し、フォ−ミング処理する
ことにより、電子放出部2を形成した。フォ−ミング処
理には図4(a)に示した電圧波形を用いた。
【0132】本実施例では、図4(a)中のT1を1m
秒、T2を10m秒とし、波高値(フォ−ミング時のピ
−ク電圧)は5Vとし、約60秒間のフォーミング処理
を行った。
秒、T2を10m秒とし、波高値(フォ−ミング時のピ
−ク電圧)は5Vとし、約60秒間のフォーミング処理
を行った。
【0133】以上のようにして作製した表面伝導型電子
放出素子の電子放出特性の測定を、上述の測定評価系を
用いて行った。
放出素子の電子放出特性の測定を、上述の測定評価系を
用いて行った。
【0134】尚、測定条件は、アノ−ド電極54と表面
伝導型電子放出素子の距離Hを4mm、アノ−ド電極5
4の電位を1kV、電子放出特性測定時の真空装置55
内の真空度を約1×10-5Torrとした。
伝導型電子放出素子の距離Hを4mm、アノ−ド電極5
4の電位を1kV、電子放出特性測定時の真空装置55
内の真空度を約1×10-5Torrとした。
【0135】その結果、本実施例の素子では、図6中の
実線で示したうな電流−電圧特性が得られ、素子電圧8
V程度から急激に放出電流Ieが増加し、素子電圧16
Vで素子電流Ifが3.0mA、放出電流Ieが1.5
μAとなり、電子放出効率η=Ie/If(%)は0.
05%であった。
実線で示したうな電流−電圧特性が得られ、素子電圧8
V程度から急激に放出電流Ieが増加し、素子電圧16
Vで素子電流Ifが3.0mA、放出電流Ieが1.5
μAとなり、電子放出効率η=Ie/If(%)は0.
05%であった。
【0136】本実施例では、所望のパターンを有する導
電性薄膜3の形成にフォトグラフィー技術を用いておら
ず、工程が極めて簡略化された。
電性薄膜3の形成にフォトグラフィー技術を用いておら
ず、工程が極めて簡略化された。
【0137】また、素子電極4,5の形成に印刷法等の
方法を選択すれば、フォーミング工程以前では一貫して
真空装置を要しない工程とすることが可能である。これ
により、特に、多数の表面伝導型電子放出素子を集積し
て大面積電子源を製造する際には、製造効率の大幅な向
上が期待される。
方法を選択すれば、フォーミング工程以前では一貫して
真空装置を要しない工程とすることが可能である。これ
により、特に、多数の表面伝導型電子放出素子を集積し
て大面積電子源を製造する際には、製造効率の大幅な向
上が期待される。
【0138】[実施例2]本実施例の表面伝導型電子放
出素子として、図1に示した表面伝導型電子放出素子を
作製した。
出素子として、図1に示した表面伝導型電子放出素子を
作製した。
【0139】図13を用いて、本実施例の表面伝導型電
子放出素子の製造方法を述べる。尚、以下の工程a〜g
は図13の(a)〜(g)に対応する。
子放出素子の製造方法を述べる。尚、以下の工程a〜g
は図13の(a)〜(g)に対応する。
【0140】工程a:基板1として石英基板を用い、こ
れを有機溶剤により充分に洗浄後、該基板1上に、所望
の電極形状開口を有するパターンをホトレジスト(RD
−2000N−41・日立化成社製)で形成し、真空蒸
着法によりNiを堆積した。その後、リフトオフ法によ
り、素子電極間隔Lが2μm、幅W1が300μm、膜
厚dが1000Åの素子電極4,5を形成した。
れを有機溶剤により充分に洗浄後、該基板1上に、所望
の電極形状開口を有するパターンをホトレジスト(RD
−2000N−41・日立化成社製)で形成し、真空蒸
着法によりNiを堆積した。その後、リフトオフ法によ
り、素子電極間隔Lが2μm、幅W1が300μm、膜
厚dが1000Åの素子電極4,5を形成した。
【0141】工程b:素子電極4,5を形成した基板1
上に、有機Pd溶液(ccp4230・奥野製薬(株)
製)をスピンコート法で塗布し、有機Pd薄膜31を形
成した。
上に、有機Pd溶液(ccp4230・奥野製薬(株)
製)をスピンコート法で塗布し、有機Pd薄膜31を形
成した。
【0142】工程c:素子電極4,5及び有機Pd薄膜
31を形成した基板1を、無酸化雰囲気のオーブン37
内で加熱した。加熱は200℃で1時間行った。これに
より、有機Pd薄膜31は分解し、全面がPd膜36と
なった。
31を形成した基板1を、無酸化雰囲気のオーブン37
内で加熱した。加熱は200℃で1時間行った。これに
より、有機Pd薄膜31は分解し、全面がPd膜36と
なった。
【0143】工程d:所望の導電性薄膜形状開口を有す
る露光マスク32を用いて、大気中にて紫外光33を露
光してPd膜36の所望の領域に照射しながら、基板1
を加熱装置34で加熱した。この時の加熱温度は約25
0℃とし、3時間の加熱を行った。尚、紫外光33の光
源としては低圧水銀ランプを用いた。
る露光マスク32を用いて、大気中にて紫外光33を露
光してPd膜36の所望の領域に照射しながら、基板1
を加熱装置34で加熱した。この時の加熱温度は約25
0℃とし、3時間の加熱を行った。尚、紫外光33の光
源としては低圧水銀ランプを用いた。
【0144】工程e:工程dで紫外光33が照射された
領域のPd膜36はPdO膜35となり、紫外光33が
照射されなかった領域はPd膜36のままであった。
領域のPd膜36はPdO膜35となり、紫外光33が
照射されなかった領域はPd膜36のままであった。
【0145】工程f:硝酸,塩酸,酢酸の混合液をエッ
チング溶液として用い、Pd膜36を選択エッチングし
て、所望のパターンのPdO膜35のみを残して導電性
薄膜3とした。本実施例においても、導電性薄膜3はP
dOの微粒子膜で形成されている。
チング溶液として用い、Pd膜36を選択エッチングし
て、所望のパターンのPdO膜35のみを残して導電性
薄膜3とした。本実施例においても、導電性薄膜3はP
dOの微粒子膜で形成されている。
【0146】工程g:実施例1と同様にしてフォーミン
グ処理を施し、電子放出部2を形成した。
グ処理を施し、電子放出部2を形成した。
【0147】以上のようにして作製した本実施例の表面
伝導型電子放出素子は、実施例1の表面伝導型電子放出
素子と同様の電子放出特性を示した。
伝導型電子放出素子は、実施例1の表面伝導型電子放出
素子と同様の電子放出特性を示した。
【0148】本実施例は実施例1に比べて工程数は増え
るものの、導電性薄膜3の形成にフォトグラフィー技術
を用いないことには変わりなく、実施例1に近い製造上
の効果を有する。
るものの、導電性薄膜3の形成にフォトグラフィー技術
を用いないことには変わりなく、実施例1に近い製造上
の効果を有する。
【0149】[実施例3]本実施例の表面伝導型電子放
出素子として、図1に示した表面伝導型電子放出素子を
作製した。
出素子として、図1に示した表面伝導型電子放出素子を
作製した。
【0150】図14を用いて、本実施例の表面伝導型電
子放出素子の製造方法を述べる。尚、以下の工程a〜j
は図14の(a)〜(j)に対応する。
子放出素子の製造方法を述べる。尚、以下の工程a〜j
は図14の(a)〜(j)に対応する。
【0151】工程a:基板1として石英基板を用い、こ
れを有機溶剤により充分に洗浄後、該基板1上に、所望
の電極形状開口を有するパターンをホトレジスト(RD
−2000N−41・日立化成社製)で形成し、真空蒸
着法によりNiを堆積した。その後、リフトオフ法によ
り、素子電極間隔Lが2μm、幅W1が300μm、膜
厚dが1000Åの素子電極4,5を形成した。
れを有機溶剤により充分に洗浄後、該基板1上に、所望
の電極形状開口を有するパターンをホトレジスト(RD
−2000N−41・日立化成社製)で形成し、真空蒸
着法によりNiを堆積した。その後、リフトオフ法によ
り、素子電極間隔Lが2μm、幅W1が300μm、膜
厚dが1000Åの素子電極4,5を形成した。
【0152】工程b:素子電極4,5を形成した基板1
上に、有機Pd溶液(ccp4230・奥野製薬(株)
製)をスピンコート法で塗布し、有機Pd薄膜31を形
成した。
上に、有機Pd溶液(ccp4230・奥野製薬(株)
製)をスピンコート法で塗布し、有機Pd薄膜31を形
成した。
【0153】工程c:素子電極4,5及び有機Pd薄膜
31を形成した基板1を、無酸化雰囲気のオーブン37
内で加熱した。加熱は200℃で1時間行った。これに
より、有機Pd薄膜31は分解し、全面がPd膜36と
なった。
31を形成した基板1を、無酸化雰囲気のオーブン37
内で加熱した。加熱は200℃で1時間行った。これに
より、有機Pd薄膜31は分解し、全面がPd膜36と
なった。
【0154】工程d:基板1上の全面にレジスト膜38
を形成した。
を形成した。
【0155】工程e:所望の導電性薄膜形状開口を有す
る露光マスク32を用いて、酸素ガス中にて紫外光33
を露光してレジスト膜38の所望の領域に照射した。
尚、紫外光33の光源としては低圧水銀ランプを用い
た。
る露光マスク32を用いて、酸素ガス中にて紫外光33
を露光してレジスト膜38の所望の領域に照射した。
尚、紫外光33の光源としては低圧水銀ランプを用い
た。
【0156】工程f:レジスト膜38を現像し、レジス
トパターンを形成した。
トパターンを形成した。
【0157】工程g:続いて、酸素ガス中にて紫外光3
3を露光して全面に照射しながら、基板1を加熱装置3
4で加熱した。この時の加熱温度は約250℃である。
尚、紫外光33の光源としては低圧水銀ランプを用い
た。
3を露光して全面に照射しながら、基板1を加熱装置3
4で加熱した。この時の加熱温度は約250℃である。
尚、紫外光33の光源としては低圧水銀ランプを用い
た。
【0158】工程h:工程gで紫外光33が直接照射さ
れた領域のPd膜36はPdO膜35となった。一方、
レジストパターンの有る領域では、レジストがマスクの
役割をし紫外光33は照射されないため、Pd膜36の
ままであった。また、レジストパターンの領域も紫外光
33と酸素の働きによって分解し徐々に取り除かれる。
本実施例では、PdO膜35が形成された後、レジスト
が無くなった時点で本工程を終了した。
れた領域のPd膜36はPdO膜35となった。一方、
レジストパターンの有る領域では、レジストがマスクの
役割をし紫外光33は照射されないため、Pd膜36の
ままであった。また、レジストパターンの領域も紫外光
33と酸素の働きによって分解し徐々に取り除かれる。
本実施例では、PdO膜35が形成された後、レジスト
が無くなった時点で本工程を終了した。
【0159】工程i:硝酸,塩酸,酢酸の混合液をエッ
チング溶液として用い、Pd膜36を選択エッチングし
て、所望のパターンのPdO膜35のみを残して導電性
薄膜3とした。本実施例においても、導電性薄膜3はP
dOの微粒子膜で形成されている。
チング溶液として用い、Pd膜36を選択エッチングし
て、所望のパターンのPdO膜35のみを残して導電性
薄膜3とした。本実施例においても、導電性薄膜3はP
dOの微粒子膜で形成されている。
【0160】工程j:実施例1と同様にしてフォーミン
グ処理を施し、電子放出部2を形成した。
グ処理を施し、電子放出部2を形成した。
【0161】以上のようにして作製した本実施例の表面
伝導型電子放出素子は、実施例1の表面伝導型電子放出
素子と同様の電子放出特性を示した。
伝導型電子放出素子は、実施例1の表面伝導型電子放出
素子と同様の電子放出特性を示した。
【0162】本実施例は、導電性薄膜3のパターン形成
に、従来と同様にフォトグラフィー技術を用いているた
め、工程の簡素化という効果は小さい。しかし、素子電
極4,5の形成に印刷法等の方法を選択すれば、フォー
ミング工程以前では一貫して真空装置を要しない工程と
することが可能である。
に、従来と同様にフォトグラフィー技術を用いているた
め、工程の簡素化という効果は小さい。しかし、素子電
極4,5の形成に印刷法等の方法を選択すれば、フォー
ミング工程以前では一貫して真空装置を要しない工程と
することが可能である。
【0163】また、露光マスクを利用する前述の実施例
1及び実施例2では、露光マスクと素子基板とを離して
設置するため、金属酸化物膜と金属膜との境界がボケ易
く、最終的に形成される導電性薄膜3のエッジ部分の膜
厚や膜質がバラツキ易い。このため、素子の特性に悪影
響を与える場合もあったが、本実施例では素子基板に密
着したレジスト膜をマスクとしているため、その点は改
善される。
1及び実施例2では、露光マスクと素子基板とを離して
設置するため、金属酸化物膜と金属膜との境界がボケ易
く、最終的に形成される導電性薄膜3のエッジ部分の膜
厚や膜質がバラツキ易い。このため、素子の特性に悪影
響を与える場合もあったが、本実施例では素子基板に密
着したレジスト膜をマスクとしているため、その点は改
善される。
【0164】[実施例4]本実施例の表面伝導型電子放
出素子として、図1に示した表面伝導型電子放出素子を
作製した。
出素子として、図1に示した表面伝導型電子放出素子を
作製した。
【0165】図15を用いて、本実施例の表面伝導型電
子放出素子の製造方法を述べる。尚、以下の工程a〜g
は図15の(a)〜(g)に対応する。
子放出素子の製造方法を述べる。尚、以下の工程a〜g
は図15の(a)〜(g)に対応する。
【0166】工程a:基板1として石英基板を用い、こ
れを有機溶剤により充分に洗浄後、該基板1上に、所望
の電極形状開口を有するパターンをホトレジスト(RD
−2000N−41・日立化成社製)で形成し、真空蒸
着法によりNiを堆積した。その後、リフトオフ法によ
り、素子電極間隔Lが2μm、幅W1が300μm、膜
厚dが1000Åの素子電極4,5を形成した。
れを有機溶剤により充分に洗浄後、該基板1上に、所望
の電極形状開口を有するパターンをホトレジスト(RD
−2000N−41・日立化成社製)で形成し、真空蒸
着法によりNiを堆積した。その後、リフトオフ法によ
り、素子電極間隔Lが2μm、幅W1が300μm、膜
厚dが1000Åの素子電極4,5を形成した。
【0167】工程b:素子電極4,5を形成した基板1
上に、有機Pd溶液(ccp4230・奥野製薬(株)
製)をスピンコート法で塗布し、有機Pd薄膜31を形
成した。
上に、有機Pd溶液(ccp4230・奥野製薬(株)
製)をスピンコート法で塗布し、有機Pd薄膜31を形
成した。
【0168】工程c:素子電極4,5及び有機Pd薄膜
31を形成した基板1を、無酸化雰囲気のオーブン37
内で加熱した。加熱は約200℃で1時間行った。これ
により、有機Pd薄膜31は分解し、全面がPd膜36
となった。
31を形成した基板1を、無酸化雰囲気のオーブン37
内で加熱した。加熱は約200℃で1時間行った。これ
により、有機Pd薄膜31は分解し、全面がPd膜36
となった。
【0169】工程d:酸素ガス中にて集光レンズ39で
集光した紫外光33を基板1上で走査しながら、基板1
を加熱装置34で加熱した。この時の走査は、基板1及
び加熱装置34を機械的なXYステージ(不図示)に載
せて一定のスピードで動かすことで行った。また、加熱
温度は約250℃である。尚、紫外光33の光源として
は低圧水銀ランプを用いた。
集光した紫外光33を基板1上で走査しながら、基板1
を加熱装置34で加熱した。この時の走査は、基板1及
び加熱装置34を機械的なXYステージ(不図示)に載
せて一定のスピードで動かすことで行った。また、加熱
温度は約250℃である。尚、紫外光33の光源として
は低圧水銀ランプを用いた。
【0170】工程e:工程dで紫外光33が照射された
領域のPd膜36はPdO膜35となり、紫外光33が
照射されない領域はPd膜36のままであった。
領域のPd膜36はPdO膜35となり、紫外光33が
照射されない領域はPd膜36のままであった。
【0171】工程f:硝酸,塩酸,酢酸の混合液をエッ
チング溶液として用い、Pd膜36を選択エッチングし
て、所望のパターンのPdO膜35のみを残して導電性
薄膜3とした。本実施例においても、導電性薄膜3はP
dOの微粒子膜で形成されている。
チング溶液として用い、Pd膜36を選択エッチングし
て、所望のパターンのPdO膜35のみを残して導電性
薄膜3とした。本実施例においても、導電性薄膜3はP
dOの微粒子膜で形成されている。
【0172】工程g:実施例1と同様にしてフォーミン
グ処理を施し、電子放出部2を形成した。
グ処理を施し、電子放出部2を形成した。
【0173】以上のようにして作製した本実施例の表面
伝導型電子放出素子は、実施例1の表面伝導型電子放出
素子と同様の電子放出特性を示した。
伝導型電子放出素子は、実施例1の表面伝導型電子放出
素子と同様の電子放出特性を示した。
【0174】前述の実施例1〜3では、紫外光を所望の
領域のみに照射するために、なんらかのマスクを用いて
いるが、本実施例では、マスクを用いずに集光した紫外
光を走査する方法を用いている点が異なる。
領域のみに照射するために、なんらかのマスクを用いて
いるが、本実施例では、マスクを用いずに集光した紫外
光を走査する方法を用いている点が異なる。
【0175】本実施例の説明では、紫外光の照射と共に
加熱を行っているが、例えば光源に紫外線レーザを用
い、照射する紫外光パワーの増大、スポット径の縮小を
行えば、紫外光のみで十分な局所加熱を行うことができ
るため、加熱装置34による加熱をなくすことができる
と共に、生産効率の向上が期待される。
加熱を行っているが、例えば光源に紫外線レーザを用
い、照射する紫外光パワーの増大、スポット径の縮小を
行えば、紫外光のみで十分な局所加熱を行うことができ
るため、加熱装置34による加熱をなくすことができる
と共に、生産効率の向上が期待される。
【0176】本実施例においても、所望のパターンを有
する導電性薄膜3の形成にフォトグラフィー技術を用い
ておらず、工程が極めて簡略化された。また、素子電極
4,5の形成に印刷法等の方法を選択すれば、フォーミ
ング工程以前では一貫して真空装置を要しない工程とす
ることが可能である。
する導電性薄膜3の形成にフォトグラフィー技術を用い
ておらず、工程が極めて簡略化された。また、素子電極
4,5の形成に印刷法等の方法を選択すれば、フォーミ
ング工程以前では一貫して真空装置を要しない工程とす
ることが可能である。
【0177】[実施例5]本実施例では、図1に示した
ような表面伝導型電子放出素子を多数、単純マトリクス
配置した図7に示したような電子源を用いて、図8に示
したような画像形成装置を作製した例を説明する。
ような表面伝導型電子放出素子を多数、単純マトリクス
配置した図7に示したような電子源を用いて、図8に示
したような画像形成装置を作製した例を説明する。
【0178】電子源の作製は、実施例1〜4で説明した
素子電極4,5及び導電性薄膜3の各パターンを拡張
し、同時に多数の表面伝導型電子放出素子を形成すると
ともに、同時にX方向配線(下配線とも呼ぶ)102及
びY方向配線(上配線とも呼ぶ)103を形成して行う
ことができる。
素子電極4,5及び導電性薄膜3の各パターンを拡張
し、同時に多数の表面伝導型電子放出素子を形成すると
ともに、同時にX方向配線(下配線とも呼ぶ)102及
びY方向配線(上配線とも呼ぶ)103を形成して行う
ことができる。
【0179】以上のようにして作製した未フォ−ミング
の電子源基板を用いて画像形成装置を構成した例を、図
8及び図9を用いて説明する。
の電子源基板を用いて画像形成装置を構成した例を、図
8及び図9を用いて説明する。
【0180】まず、未フォ−ミングの電子源の基板1を
リアプレ−ト111に固定した後、基板1の5mm上方
に、フェ−スプレ−ト116(ガラス基板113の内面
に画像形成部材であるところの蛍光膜114とメタルバ
ック115が形成されて構成される。)を支持枠112
を介し配置し、フェ−スプレ−ト116、支持枠11
2、リアプレ−ト111の接合部にフリットガラスを塗
布し、大気中で400℃乃至500℃で10分以上焼成
することで封着した(図8参照)。また、リアプレ−ト
111への基板1の固定もフリットガラスで行った。
リアプレ−ト111に固定した後、基板1の5mm上方
に、フェ−スプレ−ト116(ガラス基板113の内面
に画像形成部材であるところの蛍光膜114とメタルバ
ック115が形成されて構成される。)を支持枠112
を介し配置し、フェ−スプレ−ト116、支持枠11
2、リアプレ−ト111の接合部にフリットガラスを塗
布し、大気中で400℃乃至500℃で10分以上焼成
することで封着した(図8参照)。また、リアプレ−ト
111への基板1の固定もフリットガラスで行った。
【0181】画像形成部材であるところの蛍光膜114
は、モノクロ−ムの場合は蛍光体のみから成るが、本実
施例では蛍光体はストライプ形状(図9(a)参照)を
採用し、先に黒色導電材121でブラックストライプを
形成し、その間隙部にスラリー法により各色蛍光体12
2を塗布して蛍光膜114を作製した。黒色導電材12
1としては、通常よく用いられている黒鉛を主成分とす
る材料を用いた。
は、モノクロ−ムの場合は蛍光体のみから成るが、本実
施例では蛍光体はストライプ形状(図9(a)参照)を
採用し、先に黒色導電材121でブラックストライプを
形成し、その間隙部にスラリー法により各色蛍光体12
2を塗布して蛍光膜114を作製した。黒色導電材12
1としては、通常よく用いられている黒鉛を主成分とす
る材料を用いた。
【0182】また、蛍光膜114の内面側にはメタルバ
ック115を設けた。メタルバック115は、蛍光膜1
14の作製後、蛍光膜114の内面側表面の平滑化処理
(通常、フィルミングと呼ばれる)を行い、その後、A
lを真空蒸着することで作製した。
ック115を設けた。メタルバック115は、蛍光膜1
14の作製後、蛍光膜114の内面側表面の平滑化処理
(通常、フィルミングと呼ばれる)を行い、その後、A
lを真空蒸着することで作製した。
【0183】フェ−スプレ−ト116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極が設けられる場合もあるが、本実施例では、メ
タルバック115のみで十分な導電性が得られたので省
略した。
114の導電性を高めるため、蛍光膜114の外面側に
透明電極が設けられる場合もあるが、本実施例では、メ
タルバック115のみで十分な導電性が得られたので省
略した。
【0184】前述の封着を行う際、カラーの場合は各色
蛍光体122と電子放出素子104とを対応させなくて
はいけないため、十分な位置合わせを行った。
蛍光体122と電子放出素子104とを対応させなくて
はいけないため、十分な位置合わせを行った。
【0185】以上のようにして完成した外囲器118内
の雰囲気を排気管(不図示)を通じ真空ポンプにて排気
し、十分な真空度に達した後、外部端子Dx1〜Dxm
及びDy1〜Dynを通じ、各表面伝導型電子放出素子
104の素子電極4,5間に電圧を印加し、実施例1と
同様にしてフォ−ミング処理を行い、電子放出部2を作
製した。
の雰囲気を排気管(不図示)を通じ真空ポンプにて排気
し、十分な真空度に達した後、外部端子Dx1〜Dxm
及びDy1〜Dynを通じ、各表面伝導型電子放出素子
104の素子電極4,5間に電圧を印加し、実施例1と
同様にしてフォ−ミング処理を行い、電子放出部2を作
製した。
【0186】この後、不図示の排気管を通じ、外囲器1
18内を10-6.5Torr程度の真空度とし、該排気管
をガスバ−ナで熱することで溶着し、外囲器118の封
止を行った。最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッタ−処理を行った。ゲッターは
Baを主成分とした。
18内を10-6.5Torr程度の真空度とし、該排気管
をガスバ−ナで熱することで溶着し、外囲器118の封
止を行った。最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッタ−処理を行った。ゲッターは
Baを主成分とした。
【0187】以上のようにして単純マトリクス配置の電
子源を用いて構成した表示パネル201(図8参照)に
おいて、外部端子Dx1ないしDxm,Dy1ないしD
ynを通じ、走査信号及び変調信号を不図示の信号発生
手段により、各表面伝導型電子放出素子104にそれぞ
れ印加することにより電子放出させると共に、高圧端子
Hvを通じてメタルバック115に数kV以上の高圧を
印加して、電子ビ−ムを加速し、蛍光膜114に衝突さ
せ、励起・発光させることで画像の表示が得られた。
子源を用いて構成した表示パネル201(図8参照)に
おいて、外部端子Dx1ないしDxm,Dy1ないしD
ynを通じ、走査信号及び変調信号を不図示の信号発生
手段により、各表面伝導型電子放出素子104にそれぞ
れ印加することにより電子放出させると共に、高圧端子
Hvを通じてメタルバック115に数kV以上の高圧を
印加して、電子ビ−ムを加速し、蛍光膜114に衝突さ
せ、励起・発光させることで画像の表示が得られた。
【0188】本発明によれば、素子電極及びマトリクス
配線の形成に印刷法等を採用することにより、未フォー
ミングの電子源を真空装置を用いることなく製造できる
ため、特に、大面積の画像形成装置を構成する場合に製
造の高速化が図られる。
配線の形成に印刷法等を採用することにより、未フォー
ミングの電子源を真空装置を用いることなく製造できる
ため、特に、大面積の画像形成装置を構成する場合に製
造の高速化が図られる。
【0189】[実施例6]図16は、実施例5の表示パ
ネル(ディスプレイパネル)201(図8参照)を、例
えばテレビジョン放送をはじめとする種々の画像情報源
より提供される画像情報を表示できるように構成した本
発明の画像表示装置の一例を示す図である。
ネル(ディスプレイパネル)201(図8参照)を、例
えばテレビジョン放送をはじめとする種々の画像情報源
より提供される画像情報を表示できるように構成した本
発明の画像表示装置の一例を示す図である。
【0190】図中201はディスプレイパネル、100
1はディスプレイパネルの駆動回路、1002はディス
プレイコントローラ、1003はマルチプレクサ、10
04はデコーダ、1005は入出力インターフェース回
路、1006はCPU、1007は画像生成回路、10
08,1009及び1010は画像メモリインターフェ
ース回路、1011は画像入力インターフェース回路、
1012及び1013はTV信号受信回路、1014は
入力部である。
1はディスプレイパネルの駆動回路、1002はディス
プレイコントローラ、1003はマルチプレクサ、10
04はデコーダ、1005は入出力インターフェース回
路、1006はCPU、1007は画像生成回路、10
08,1009及び1010は画像メモリインターフェ
ース回路、1011は画像入力インターフェース回路、
1012及び1013はTV信号受信回路、1014は
入力部である。
【0191】尚、本表示装置は、例えばテレビジョン信
号のように映像情報と音声情報の両方を含む信号を受信
する場合には、当然映像の表示と同時に音声を再生する
ものであるが、本発明の特徴と直接関係しない音声情報
の受信、分離、再生、処理、記憶などに関する回路やス
ピーカーなどについては説明を省略する。
号のように映像情報と音声情報の両方を含む信号を受信
する場合には、当然映像の表示と同時に音声を再生する
ものであるが、本発明の特徴と直接関係しない音声情報
の受信、分離、再生、処理、記憶などに関する回路やス
ピーカーなどについては説明を省略する。
【0192】以下、画像信号の流れに沿って各部を説明
してゆく。
してゆく。
【0193】先ず、TV信号受信回路1013は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるTV画像信号を受信するための回路である。
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるTV画像信号を受信するための回路である。
【0194】受信するTV信号の方式は特に限られるも
のではなく、例えば、NTSC方式、PAL方式、SE
CAM方式などの諸方式でも良い。また、これらよりさ
らに多数の走査線よりなるTV信号、例えばMUSE方
式をはじめとするいわゆる高品位TVは、大面積化や大
画素数化に適した前記ディスプレイパネル201の利点
を生かすのに好適な信号源である。
のではなく、例えば、NTSC方式、PAL方式、SE
CAM方式などの諸方式でも良い。また、これらよりさ
らに多数の走査線よりなるTV信号、例えばMUSE方
式をはじめとするいわゆる高品位TVは、大面積化や大
画素数化に適した前記ディスプレイパネル201の利点
を生かすのに好適な信号源である。
【0195】TV信号受信回路1013で受信されたT
V信号は、デコーダ1004に出力される。
V信号は、デコーダ1004に出力される。
【0196】画像TV信号受信回路1012は、例えば
同軸ケーブルや光ファイバーなどのような有線伝送系を
用いて伝送されるTV画像信号を受信するための回路で
ある。前記TV信号受信回路1013と同様に、受信す
るTV信号の方式は特に限られるものではなく、また本
回路で受信されたTV信号もデコーダ1004に出力さ
れる。
同軸ケーブルや光ファイバーなどのような有線伝送系を
用いて伝送されるTV画像信号を受信するための回路で
ある。前記TV信号受信回路1013と同様に、受信す
るTV信号の方式は特に限られるものではなく、また本
回路で受信されたTV信号もデコーダ1004に出力さ
れる。
【0197】画像入力インターフェース回路1011
は、例えばTVカメラや画像読取スキャナーなどの画像
入力装置から供給される画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ1004に出力さ
れる。
は、例えばTVカメラや画像読取スキャナーなどの画像
入力装置から供給される画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ1004に出力さ
れる。
【0198】画像メモリインターフェース回路1010
は、ビデオテープレコーダー(以下VTRと略す)に記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ1004に出力される。
は、ビデオテープレコーダー(以下VTRと略す)に記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ1004に出力される。
【0199】画像メモリインターフェース回路1009
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ10
04に出力される。
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ10
04に出力される。
【0200】画像メモリ−インターフェース回路100
8は、いわゆる静止画ディスクのように、静止画像デー
タを記憶している装置から画像信号を取り込むための回
路で、取り込まれた静止画像データはデコーダ1004
に出力される。
8は、いわゆる静止画ディスクのように、静止画像デー
タを記憶している装置から画像信号を取り込むための回
路で、取り込まれた静止画像データはデコーダ1004
に出力される。
【0201】入出力インターフェース回路1005は、
本表示装置と、外部のコンピュータ、コンピュータネッ
トワークもしくはプリンタなどの出力装置とを接続する
ための回路である。画像データや文字・図形情報の入出
力を行なうのはもちろんのこと、場合によっては本表示
装置の備えるCPU1006と外部との間で制御信号や
数値データの入出力などを行なうことも可能である。
本表示装置と、外部のコンピュータ、コンピュータネッ
トワークもしくはプリンタなどの出力装置とを接続する
ための回路である。画像データや文字・図形情報の入出
力を行なうのはもちろんのこと、場合によっては本表示
装置の備えるCPU1006と外部との間で制御信号や
数値データの入出力などを行なうことも可能である。
【0202】画像生成回路1007は、前記入出力イン
ターフェース回路1005を介して外部から入力される
画像データや文字・図形情報や、或いはCPU1006
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。
ターフェース回路1005を介して外部から入力される
画像データや文字・図形情報や、或いはCPU1006
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。
【0203】本回路により生成された表示用画像データ
は、デコーダ1004に出力されるが、場合によっては
前記入出力インターフェース回路1005を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。
は、デコーダ1004に出力されるが、場合によっては
前記入出力インターフェース回路1005を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。
【0204】CPU1006は、主として本表示装置の
動作制御や、表示画像の生成、選択、編集に関わる作業
を行なう。
動作制御や、表示画像の生成、選択、編集に関わる作業
を行なう。
【0205】例えば、マルチプレクサ1003に制御信
号を出力し、ディスプレイパネル201に表示する画像
信号を適宜選択したり組み合わせたりする。また、その
際には表示する画像信号に応じてディスプレイパネルコ
ントローラ1002に対して制御信号を発生し、画面表
示周波数や走査方法(例えばインターレースかノンイン
ターレースか)や一画面の走査線の数など表示装置の動
作を適宜制御する。また、前記画像生成回路1007に
対して画像データや文字・図形情報を直接出力したり、
或いは前記入出力インターフェース回路1005を介し
て外部のコンピュータやメモリをアクセスして画像デー
タや文字・図形情報を入力する。
号を出力し、ディスプレイパネル201に表示する画像
信号を適宜選択したり組み合わせたりする。また、その
際には表示する画像信号に応じてディスプレイパネルコ
ントローラ1002に対して制御信号を発生し、画面表
示周波数や走査方法(例えばインターレースかノンイン
ターレースか)や一画面の走査線の数など表示装置の動
作を適宜制御する。また、前記画像生成回路1007に
対して画像データや文字・図形情報を直接出力したり、
或いは前記入出力インターフェース回路1005を介し
て外部のコンピュータやメモリをアクセスして画像デー
タや文字・図形情報を入力する。
【0206】尚、CPU1006は、むろんこれ以外の
目的の作業にも関わるものであっても良い。例えば、パ
ーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。或いは前述したように、入出力インターフェース回
路1005を介して外部のコンピューターネットワーク
と接続し、例えば数値計算などの作業を外部機器と協同
して行なっても良い。
目的の作業にも関わるものであっても良い。例えば、パ
ーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。或いは前述したように、入出力インターフェース回
路1005を介して外部のコンピューターネットワーク
と接続し、例えば数値計算などの作業を外部機器と協同
して行なっても良い。
【0207】入力部1014は、前記CPU1006に
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
など多様な入力機器を用いることが可能である。
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
など多様な入力機器を用いることが可能である。
【0208】デコーダ1004は、前記1007ないし
1013より入力される種々の画像信号を3原色信号、
または輝度信号とI信号、Q信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ1
004は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。
1013より入力される種々の画像信号を3原色信号、
または輝度信号とI信号、Q信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ1
004は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。
【0209】画像メモリを備えることにより、静止画の
表示が容易になる。或いは前記画像生成回路1007及
びCPU1006と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
なるという利点が得られる。
表示が容易になる。或いは前記画像生成回路1007及
びCPU1006と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
なるという利点が得られる。
【0210】マルチプレクサ1003は前記CPU10
06より入力される制御信号に基づき表示画像を適宜選
択するものである。即ち、マルチプレクサ1003はデ
コーダ1004から入力される逆変換された画像信号の
うちから所望の画像信号を選択して駆動回路1001に
出力する。その場合には、一画面表示時間内で画像信号
を切り換えて選択することにより、いわゆる多画面テレ
ビのように、一画面を複数の領域に分けて領域によって
異なる画像を表示することも可能である。
06より入力される制御信号に基づき表示画像を適宜選
択するものである。即ち、マルチプレクサ1003はデ
コーダ1004から入力される逆変換された画像信号の
うちから所望の画像信号を選択して駆動回路1001に
出力する。その場合には、一画面表示時間内で画像信号
を切り換えて選択することにより、いわゆる多画面テレ
ビのように、一画面を複数の領域に分けて領域によって
異なる画像を表示することも可能である。
【0211】ディスプレイパネルコントローラ1002
は、前記CPU1006より入力される制御信号に基づ
き駆動回路1001の動作を制御するための回路であ
る。
は、前記CPU1006より入力される制御信号に基づ
き駆動回路1001の動作を制御するための回路であ
る。
【0212】ディスプレイパネル201の基本的な動作
に関わるものとして、例えばディスプレイパネル201
の駆動用電源(不図示)の動作シーケンスを制御するた
めの信号を駆動回路1001に対して出力する。ディス
プレイパネル201の駆動方法に関わるものとして、例
えば画面表示周波数や走査方法(例えばインターレース
かノンインターレースか)を制御するための信号を駆動
回路1001に対して出力する。また、場合によって
は、表示画像の輝度、コントラスト、色調、シャープネ
スといった画質の調整に関わる制御信号を駆動回路10
01に対して出力する場合もある。
に関わるものとして、例えばディスプレイパネル201
の駆動用電源(不図示)の動作シーケンスを制御するた
めの信号を駆動回路1001に対して出力する。ディス
プレイパネル201の駆動方法に関わるものとして、例
えば画面表示周波数や走査方法(例えばインターレース
かノンインターレースか)を制御するための信号を駆動
回路1001に対して出力する。また、場合によって
は、表示画像の輝度、コントラスト、色調、シャープネ
スといった画質の調整に関わる制御信号を駆動回路10
01に対して出力する場合もある。
【0213】駆動回路1001は、ディスプレイパネル
201に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ1003から入力される画像信
号と、前記ディスプレイパネルコントローラ1002よ
り入力される制御信号に基づいて動作するものである。
201に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ1003から入力される画像信
号と、前記ディスプレイパネルコントローラ1002よ
り入力される制御信号に基づいて動作するものである。
【0214】以上、各部の機能を説明したが、図16に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
01に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ1004
において逆変換された後、マルチプレクサ1003にお
いて適宜選択され、駆動回路1001に入力される。一
方、ディスプレイコントローラ1002は、表示する画
像信号に応じて駆動回路1001の動作を制御するため
の制御信号を発生する。駆動回路1001は、上記画像
信号と制御信号に基づいてディスプレイパネル201に
駆動信号を印加する。これにより、ディスプレイパネル
201において画像が表示される。これらの一連の動作
は、CPU1006により統括的に制御される。
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
01に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ1004
において逆変換された後、マルチプレクサ1003にお
いて適宜選択され、駆動回路1001に入力される。一
方、ディスプレイコントローラ1002は、表示する画
像信号に応じて駆動回路1001の動作を制御するため
の制御信号を発生する。駆動回路1001は、上記画像
信号と制御信号に基づいてディスプレイパネル201に
駆動信号を印加する。これにより、ディスプレイパネル
201において画像が表示される。これらの一連の動作
は、CPU1006により統括的に制御される。
【0215】本画像形成装置においては、前記デコーダ
1004に内蔵する画像メモリや、画像生成回路100
7及びCPU1006が関与することにより、単に複数
の画像情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ替え、はめ込みなどをはじめとする画像
編集を行なうことも可能である。また、本実施例の説明
では、特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。
1004に内蔵する画像メモリや、画像生成回路100
7及びCPU1006が関与することにより、単に複数
の画像情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ替え、はめ込みなどをはじめとする画像
編集を行なうことも可能である。また、本実施例の説明
では、特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。
【0216】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピューターの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用或いは民生用として極めて応用範囲が広い。
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピューターの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用或いは民生用として極めて応用範囲が広い。
【0217】尚、図16は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。
【0218】例えば図16の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加しても良い。例えば、本画像形成装置をテレビ電
話機として応用する場合には、テレビカメラ、音声マイ
ク、照明機、モデムを含む送受信回路などを構成要素に
追加するのが好適である。
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加しても良い。例えば、本画像形成装置をテレビ電
話機として応用する場合には、テレビカメラ、音声マイ
ク、照明機、モデムを含む送受信回路などを構成要素に
追加するのが好適である。
【0219】本画像形成装置においては、とりわけ本発
明によるディスプレイパネル201の薄型化が容易なた
め、表示装置の奥行きを小さくすることができる。それ
に加えて、大画面化が容易で輝度が高く視野角特性にも
優れるため、臨場感あふれ迫力に富んだ画像を視認性良
く表示することが可能である。
明によるディスプレイパネル201の薄型化が容易なた
め、表示装置の奥行きを小さくすることができる。それ
に加えて、大画面化が容易で輝度が高く視野角特性にも
優れるため、臨場感あふれ迫力に富んだ画像を視認性良
く表示することが可能である。
【0220】
【発明の効果】以上説明したように、本発明の製造方法
によれば以下の効果を奏する。
によれば以下の効果を奏する。
【0221】1)表面伝導型電子放出素子の電子放出用
の膜となる導電性薄膜3のパターン形成の工程数を大幅
に削減でき、ひいては電子源及び画像形成装置の製造工
程を削減できる。
の膜となる導電性薄膜3のパターン形成の工程数を大幅
に削減でき、ひいては電子源及び画像形成装置の製造工
程を削減できる。
【0222】2)製造に関わる真空装置を不要とするこ
とができ、装置コストを削減できる。
とができ、装置コストを削減できる。
【0223】3)多数の表面伝導型電子放出素子を配列
し、大面積に亘って素子を形成する場合に特に有効であ
り、大画面の画像形成装置において、画像欠陥の発生の
防止、ひいては製造歩留りの大幅な向上が可能となる。
し、大面積に亘って素子を形成する場合に特に有効であ
り、大画面の画像形成装置において、画像欠陥の発生の
防止、ひいては製造歩留りの大幅な向上が可能となる。
【図1】本発明の基本的な表面伝導型電子放出素子の一
構成例を示す図である。
構成例を示す図である。
【図2】本発明の基本的な表面伝導型電子放出素子の別
の構成例を示す図である。
の構成例を示す図である。
【図3】図1の表面伝導型電子放出素子の製造方法の一
例を説明するための図である。
例を説明するための図である。
【図4】フォーミング処理に用いる電圧波形の一例であ
る。
る。
【図5】表面伝導型電子放出素子の電子放出特性を測定
するための測定評価系の概略図である。
するための測定評価系の概略図である。
【図6】本発明の表面伝導型電子放出素子の、放出電流
Ie及び素子電流Ifと、素子電圧Vfの関係の典型的
な例を示す図である。
Ie及び素子電流Ifと、素子電圧Vfの関係の典型的
な例を示す図である。
【図7】単純マトリクス配置の電子源の概略図である。
【図8】単純マトリクス配置の電子源を備えた表示パネ
ルの概略構成を示す部分切り欠き斜視図である。
ルの概略構成を示す部分切り欠き斜視図である。
【図9】表示パネルに用いる蛍光膜の構成例を示す図で
ある。
ある。
【図10】NTSC方式のテレビ信号に応じて画像表示
を行う画像形成装置の駆動回路の一例を示すブロック図
である。
を行う画像形成装置の駆動回路の一例を示すブロック図
である。
【図11】梯型配置の電子源の概略図である。
【図12】梯型配置の電子源を備えた表示パネルの概略
構成を示す部分切り欠き斜視図である。
構成を示す部分切り欠き斜視図である。
【図13】実施例2にて示す表面伝導型電子放出素子の
製造方法を説明するための図である。
製造方法を説明するための図である。
【図14】実施例3にて示す表面伝導型電子放出素子の
製造方法を説明するための図である。
製造方法を説明するための図である。
【図15】実施例4にて示す表面伝導型電子放出素子の
製造方法を説明するための図である。
製造方法を説明するための図である。
【図16】実施例6にて示す画像形成装置のブロック図
である。
である。
【図17】従来の表面伝導型電子放出素子の製造方法を
説明するための図である。
説明するための図である。
1 基板 2 電子放出部 3 導電性薄膜 4,5 素子電極 31 有機金属薄膜 32 露光マスク 33 紫外光 34 加熱装置 35 金属酸化物膜 36 金属膜 37 オーブン 38 レジスト膜 39 集光レンズ 50 導電性薄膜3を流れる素子電流Ifを測定するた
めの電流計 51 表面伝導型電子放出素子に素子電圧Vfを印加す
るための電源 52 電子放出部2より放出される放出電流Ieを測定
するための電流計 53 アノード電極54に電圧を印加するための高圧電
源 54 電子放出部2より放出される電子を捕捉するため
のアノ−ド電極 55 真空装置 56 排気ポンプ 102 X方向配線 103 Y方向配線 104 表面伝導型電子放出素子 105 結線 111 リアプレ−ト 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェ−スプレ−ト Hv 高圧端子 118 外囲器 121 黒色導電材 122 蛍光体 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 Va 直流電圧源 Vx 直流電圧源 301 表示パネル 302 グリッド電極 303 電子が通過するための開口 304 表面伝導型電子放出素子104を配線する共通
配線 601 Cr膜 602 レジスト膜 603 露光マスク 604 有機金属薄膜 605 酸化雰囲気 606 オーブン 607 金属酸化物膜 1001 ディスプレイパネル201の駆動回路 1002 ディスプレイコントローラ 1003 マルチプレクサ 1004 デコーダ 1005 入出力インターフェース回路 1006 CPU 1007 画像生成回路 1008,1009,1010 画像メモリインターフ
ェース回路 1011 画像入力インターフェース回路 1012,1013 TV信号受信回路 1014 入力部
めの電流計 51 表面伝導型電子放出素子に素子電圧Vfを印加す
るための電源 52 電子放出部2より放出される放出電流Ieを測定
するための電流計 53 アノード電極54に電圧を印加するための高圧電
源 54 電子放出部2より放出される電子を捕捉するため
のアノ−ド電極 55 真空装置 56 排気ポンプ 102 X方向配線 103 Y方向配線 104 表面伝導型電子放出素子 105 結線 111 リアプレ−ト 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェ−スプレ−ト Hv 高圧端子 118 外囲器 121 黒色導電材 122 蛍光体 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 Va 直流電圧源 Vx 直流電圧源 301 表示パネル 302 グリッド電極 303 電子が通過するための開口 304 表面伝導型電子放出素子104を配線する共通
配線 601 Cr膜 602 レジスト膜 603 露光マスク 604 有機金属薄膜 605 酸化雰囲気 606 オーブン 607 金属酸化物膜 1001 ディスプレイパネル201の駆動回路 1002 ディスプレイコントローラ 1003 マルチプレクサ 1004 デコーダ 1005 入出力インターフェース回路 1006 CPU 1007 画像生成回路 1008,1009,1010 画像メモリインターフ
ェース回路 1011 画像入力インターフェース回路 1012,1013 TV信号受信回路 1014 入力部
Claims (9)
- 【請求項1】 一対の素子電極を連絡する導電性薄膜に
電子放出部が設けられた表面伝導型電子放出素子の製造
方法において、 上記導電性薄膜を形成する工程が、 有機金属薄膜を形成する第一の工程と、上記有機金属薄膜の温度がその分解温度以上となり、且
つ前記有機金属の中心金属の酸化温度未満となるよう、
上記有機金属薄膜全体を加熱すると共に、 上記有機金属
薄膜の第1の領域に紫外光を照射し、該第1の領域を金
属酸化物とし、紫外光を照射しない第2の領域を金属と
する第二の工程と、 上記第1の領域と第2の領域の組成の違いにより、該第
1の領域のみを残す第三の工程を有することを特徴とす
る電子放出素子の製造方法。 - 【請求項2】 前記第三の工程が化学的エッチングによ
ることを特徴とする請求項1に記載の電子放出素子の製
造方法。 - 【請求項3】 前記金属酸化物が、PdOであることを
特徴とする請求項1に記載の電子放出素子の製造方法。 - 【請求項4】 一対の素子電極を連絡する導電性薄膜に
電子放出部が設けられた表面伝導型電子放出素子を、基
板上に複数備えた電子源の製造方法において、 上記複数の電子放出素子を、請求項1〜3いずれかに記
載の方法で製造することを特徴とする電子源の製造方
法。 - 【請求項5】 前記電子源は、複数の電子放出素子を配
列した素子列を少なくとも1列以上有し、各電子放出素
子を駆動するための配線がマトリクス配置されているこ
とを特徴とする請求項4に記載の電子源の製造方法。 - 【請求項6】 前記電子源は、複数の電子放出素子を配
列した素子列を少なくとも1列以上有し、各電子放出素
子を駆動するための配線が梯状配置されていることを特
徴とする請求項4に記載の電子源の製造方法。 - 【請求項7】 一対の素子電極を連絡する導電性薄膜に
電子放出部が設けられた表面伝導型電子放出素子を基板
上に複数備えた電子源と、該電子源から放出される電子
線の照射により画像を形成する画像形成部材を有する画
像形成装置の製造方法において、 上記複数の電子放出素子を、請求項1〜3いずれかに記
載の方法で製造することを特徴とする画像形成装置の製
造方法。 - 【請求項8】 前記電子源は、複数の電子放出素子を配
列した素子列を少なくとも1列以上有し、各電子放出素
子を駆動するための配線がマトリクス配置されているこ
とを特徴とする請求項7に記載の画像形成装置の製造方
法。 - 【請求項9】 前記電子源は、複数の電子放出素子を配
列した素子列を少なくとも1列以上有し、各電子放出素
子を駆動するための配線が梯状配置されていることを特
徴とする請求項7に記載の画像形成装置の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18517794A JP3185082B2 (ja) | 1994-07-15 | 1994-07-15 | 電子放出素子、電子源及びそれを用いた画像形成装置の製造方法 |
AT94119959T ATE194727T1 (de) | 1993-12-17 | 1994-12-16 | Herstellungsverfahren einer elektronen emittierenden vorrichtung, einer elektronenquelle und eine bilderzeugungsvorrichtung |
DE69425230T DE69425230T2 (de) | 1993-12-17 | 1994-12-16 | Herstellungsverfahren einer Elektronen emittierenden Vorrichtung, einer Elektronenquelle und eine Bilderzeugungsvorrichtung |
EP94119959A EP0658924B1 (en) | 1993-12-17 | 1994-12-16 | Method of manufacturing electron-emitting device, electron source and image-forming apparatus |
CA002138488A CA2138488C (en) | 1993-12-17 | 1994-12-19 | Method of manufacturing electron-emitting device, electron source and image-forming apparatus |
US08/358,382 US5622634A (en) | 1993-12-17 | 1994-12-19 | Method of manufacturing electron-emitting device, electron source and image-forming apparatus |
AU81571/94A AU687926B2 (en) | 1993-12-17 | 1994-12-19 | Method of manufacturing electron-emitting device, electron source and image-forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18517794A JP3185082B2 (ja) | 1994-07-15 | 1994-07-15 | 電子放出素子、電子源及びそれを用いた画像形成装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0831316A JPH0831316A (ja) | 1996-02-02 |
JP3185082B2 true JP3185082B2 (ja) | 2001-07-09 |
Family
ID=16166190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18517794A Expired - Fee Related JP3185082B2 (ja) | 1993-12-17 | 1994-07-15 | 電子放出素子、電子源及びそれを用いた画像形成装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3185082B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8218120B2 (en) | 2005-03-31 | 2012-07-10 | Lg Display Co., Ltd. | Array substrate for in-plane switching liquid crystal display device and method of fabricating the same |
KR20060104708A (ko) * | 2005-03-31 | 2006-10-09 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 |
-
1994
- 1994-07-15 JP JP18517794A patent/JP3185082B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0831316A (ja) | 1996-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3072825B2 (ja) | 電子放出素子、電子源、及び、画像形成装置の製造方法 | |
JP2992927B2 (ja) | 画像形成装置 | |
JP2903291B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JP3185082B2 (ja) | 電子放出素子、電子源及びそれを用いた画像形成装置の製造方法 | |
JP2909702B2 (ja) | 電子放出素子、電子源、画像形成装置及びこれらの製造方法 | |
JP2884477B2 (ja) | 表面伝導型電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
JP2932240B2 (ja) | 電子源及びそれを用いた画像形成装置と、それらの製造方法 | |
JP2961499B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JP2961494B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置の製造方法 | |
JP2923841B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JP2976175B2 (ja) | 電子放出素子、電子源及びこれらの製造方法と、該電子源を用いた画像形成装置 | |
JP2872591B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JP2866307B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JP2961496B2 (ja) | 電子源及び画像形成装置の製造方法 | |
JP2866312B2 (ja) | 電子源及びそれを用いた画像形成装置と、それらの製造方法 | |
JP3220921B2 (ja) | 電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
JP2946177B2 (ja) | 電子放出素子、電子源及びそれを用いた画像形成装置の製造方法 | |
JP2946182B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JP2946181B2 (ja) | 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 | |
JP2961498B2 (ja) | 電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
JP3168382B2 (ja) | 電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
JPH08162013A (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JPH08329829A (ja) | 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 | |
JPH08162011A (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JPH08250049A (ja) | 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010327 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |