JP2961499B2

JP2961499B2 - 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法

Info

Publication number: JP2961499B2
Application number: JP21526094A
Authority: JP
Inventors: 久美中村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-08-18
Filing date: 1994-08-18
Publication date: 1999-10-12
Anticipated expiration: 2014-10-12
Also published as: JPH0864113A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表面伝導型電子放出素
子と、該素子を複数備えた電子源、及び該電子源を用い
て構成した表示装置や露光装置等の画像形成装置に関す
る。

【０００２】

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。

【０００３】表面伝導型電子放出素子の典型的な構成例
としては、図１５に示すように、絶縁性の基板１上に設
けた一対の素子電極４，５間を連絡する金属酸化物等の
導電性薄膜３に、予めフォーミングと称される通電処理
により電子放出部２を形成したものが挙げられる。フォ
ーミングは、導電性薄膜３の両端に、電圧を印加通電す
ることで通常行われ、導電性薄膜３を局所的に破壊、変
形もしくは変質させて構造を変化させ、電気的に高抵抗
な状態の電子放出部２を形成する処理である。電子放出
は、上記電子放出部２が形成された導電性薄膜３に電圧
を印加して電流を流すことにより、電子放出部２に発生
した亀裂付近から行われる。

【０００４】上記表面伝導型電子放出素子は、構造が単
純で製造も比較的容易であることから、大面積にわたり
多数配列形成できる利点がある。そこで、この特徴を活
かすための種々の応用が研究されている。例えば、荷電
ビーム源、表示装置等の画像形成装置への利用が挙げら
れる。

【０００５】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて各々結線した
行を多数行配列（梯型配置とも呼ぶ）した電子源が挙げ
られる（特開昭６４−３１３３２号公報、特開平１−２
８３７４９号公報、特開平１−２５７５５２号公報）。

【０００６】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【０００７】

【発明が解決しようとする課題】しかしながら、前述し
たような構成を有する表面伝導型電子放出素子におい
て、厚みの厚い素子電極を形成した後に導電性薄膜を形
成すると、図１６に示すように、素子電極４，５の側面
で導電性薄膜３が膜切れを起こすことがあった。

【０００８】この膜切れは、作製した各素子の抵抗値に
バラツキを生じさせ、印加電圧等のフォーミング条件を
同一にしても、これにより形成される電子放出部の状
態、ひいては各素子の電子放出特性にバラツキが生じる
原因となっていた。

【０００９】特に、多数の表面伝導型電子放出素子を配
列形成した大面積電子源や、該電子源を用いた画像形成
装置においては、輝度ムラや画像ムラを引き起こし、高
品質な画像が得られず大きな問題であった。

【００１０】本発明は、上記問題点に鑑み、導電性薄膜
を有する表面伝導型電子放出素子において、該導電性薄
膜の抵抗値のバラツキを低減することを目的とする。

【００１１】また、本発明の目的は、多数の表面伝導型
電子放出素子を配列形成した電子源において、各表面伝
導型電子放出素子の電子放出特性のバラツキを低減する
ことにある。

【００１２】さらに、本発明の目的は、多数の表面伝導
型電子放出素子を配列形成した電子源を用いた画像形成
装置において、輝度ムラや画像ムラの無い高品質な画像
が得られるようにすることにある。

【００１３】

【課題を解決するための手段及び作用】上記目的を達成
するために成された本発明の構成は以下の通りである。

【００１４】本発明の第一は、基板上に素子電極ギャッ
プを隔てて設けられた一対の素子電極間に跨がる導電性
薄膜に電子放出部を有する電子放出素子の製造方法にお
いて、基板上に一対の素子電極を形成した後、該素子電
極間に跨がる導電性薄膜を形成する工程と、少なくとも
素子電極ギャップに面する前記両素子電極の各側面部分
に、分かれて夫々存在する導電性の補強材を形成し、前
記素子電極ギャップに面する前記素子電極の側面部分に
おける前記導電性薄膜の膜切れによる前記導電性薄膜の
抵抗値のバラツキを低減する工程と、前記導電性薄膜に
電子放出部を形成するフォーミング工程とを有すること
を特徴とする電子放出素子の製造方法にある。

【００１５】上記本発明第一は、さらにその特徴とし
て、前記素子電極の膜厚ｄ１と前記導電性薄膜の膜厚ｄ
２が、ｄ１＞１０×ｄ２の関係を満足すること、をも含
む。また、本発明の第二は、上記本発明第一の製造方法
によって得られた電子放出素子にある。

【００１６】また、本発明の第三は、基板上に、素子電
極ギャップを隔てて設けられた一対の素子電極間に跨が
る導電性薄膜に電子放出部を有する電子放出素子を複数
備える電子源の製造方法において、上記複数の電子放出
素子を、上記本発明第一の製造方法を用いて製造するこ
とを特徴とする電子源の製造方法にある。また、本発明
の第四は、上記本発明第三の製造方法によって得られた
電子源にある。

【００１７】上記本発明第四は、さらにその特徴とし
て、前記電子源は、複数の電子放出素子を配列した素子
列を少なくとも１列以上有し、各電子放出素子を駆動す
るための配線がマトリクス配置されていること、前記電
子源は、複数の電子放出素子を配列した素子列を少なく
とも１列以上有し、各電子放出素子を駆動するための配
線が梯状配置されていること、をも含む。

【００１８】また、本発明の第五は、基板上に、素子電
極ギャップを隔てて設けられた一対の素子電極間に跨が
る導電性薄膜に電子放出部を有する電子放出素子を複数
備える電子源と、該電子源から放出される電子の照射に
より画像を形成する画像形成部材とを有する画像形成装
置の製造方法において、上記電子源を上記本発明第三の
製造方法を用いて製造することを特徴とする画像形成装
置の製造方法にある。さらに、本発明の第六は、上記本
発明第五の製造方法によって得られた画像形成装置にあ
る。

【００１９】上記のように、本発明は表面伝導型電子放
出素子、該表面伝導型電子放出素子を複数配列形成した
電子源、該電子源を用いた画像形成装置に係るもので、
各発明の構成及び作用を以下に更に説明する。

【００２０】図１は本発明の表面伝導型電子放出素子の
一例を示す斜視図であり、図２は図１のＡ−Ａ’面での
断面図である。これらの図において、１は基板、２は電
子放出部、３は電子放出部を含む導電性薄膜、４と５は
素子電極、６は補強材である。

【００２１】基板１としては、例えば石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりＳｉＯ₂ を積層した積層
体、アルミナ等のセラミックス等が挙げられる。

【００２２】対向する素子電極４，５の材料としては、
一般的導体材料が用いられ、例えばＮｉ，Ｃｒ，Ａｕ，
Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属或は
合金、及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ₂ ，Ｐｄ−Ａｇ等
の金属或は金属酸化物とガラス等から構成される印刷導
体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体、及びポリシ
リコン等の半導体導体材料等から適宜選択される。

【００２３】素子電極間隔Ｌ、素子電極長さＷ、導電性
薄膜３の形状等は、応用される形態等によって、適宜設
計される。

【００２４】素子電極間隔Ｌは、数百Å〜数百μｍであ
ることが好ましく、より好ましくは、素子電極４，５間
に印加する電圧と電子放出し得る電界強度等により、数
μｍ〜数十μｍである。素子電極長さＷは、電極の抵抗
値や電子放出特性を考慮すると、好ましくは数μｍ〜数
百μｍである。また、素子電極厚ｄ１は、用いる電極材
料の導電率により異なるが、数百Å〜数μｍである。

【００２５】導電性薄膜３は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であるのが特
に好ましく、その膜厚ｄ２は、好ましくは数Å〜数千Å
で、特に好ましくは１０Å〜５００Åであり、その抵抗
値は、１０³ 〜１０⁷ Ω／□のシート抵抗値である。

【００２６】導電性薄膜３を構成する材料としては、例
えばＰｄ，Ｐｔ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃ
ｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐｄ
Ｏ，ＳｎＯ₂ ，Ｉｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂O ₃等の酸化
物、ＨｆＢ₂,ＺｒＢ ₂，Ｌａ，Ｂ₆ ，ＣｅＢ₆ ，ＹＢ
₄ ，ＧｄＢ₄ 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，Ｔ
ａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等が挙
げられる。

【００２７】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（島状も含む）の膜を指す。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
るのが好ましく、特に好ましくは１０Å〜２００Åであ
る。

【００２８】前記素子電極４，５の材料として導電率の
低い材料を選択した場合、素子電極厚ｄ１を大きくして
形成する必要があり、この後に形成される導電性薄膜３
は図１６に示したように、特に素子電極４，５の側面で
膜切れを起こしやすい。本発明者の実験によれば、この
膜切れは、素子電極厚ｄ１と導電性薄膜厚ｄ２の関係が
ｄ１＞１０ｄ２の場合や、導電性薄膜の成膜法として蒸
着法，ガスデポジション法，スパッタ法を用いた場合等
に発生し易いことが確認されている。

【００２９】本発明は、導電性薄膜３に上記のような膜
切れが発生した場合にも、素子電極４，５と導電性薄膜
３との電気的接続を確実なものとするために、補強材６
を設けた点に大きな特徴を有する。この補強材６は、少
なくとも素子電極ギャップに面する該素子電極の側面部
分、すなわち膜切れが発生し易い部分に設けられる。

【００３０】この補強材６を設けることにより、上記の
膜切れの程度によらず、素子電極４，５と導電性薄膜３
との接触抵抗をほぼ一定にすることができ、従来この膜
切れの程度のバラツキによって生じていた上記接触抵抗
を含む導電性薄膜３の抵抗値のバラツキを低減できる。

【００３１】補強材６の材料としては、導電性の高いも
のが好ましく、具体的には金属が好ましい。導電性が低
い場合には、素子駆動時に素子にかかる実効電圧が低く
なり、駆動電圧の上昇や、適正な電子放出量が得られな
くなる等し好ましくない。

【００３２】電子放出部２には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部２及び亀裂自体は、導電性薄膜３の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部２の位置及び形状
は図１及び図２に示されるような位置及び形状に特定さ
れるものではない。

【００３３】亀裂は、数Å〜数百Åの粒径の導電性微粒
子を有することもある。この導電性微粒子は、導電性薄
膜３を構成する材料の元素の一部、あるいは全てと同様
の物である。また、亀裂を含む電子放出部２及びその近
傍の導電性薄膜３は炭素及び炭素化合物を有することも
ある。

【００３４】次に、図１，図２に示した本発明の表面伝
導型電子放出素子の製造方法の一例を、図３の製造工程
図に基づいて説明する。尚、以下に示す工程ａ〜ｄは図
３の（ａ）〜（ｄ）に対応する。

【００３５】工程ａ：基板１を洗剤、純水および有機溶
剤により十分に洗浄した後、真空蒸着法，スパッタ法等
により素子電極材料を堆積させた後、フォトリソグラフ
ィー技術により基板１の面上に素子電極４，５を形成す
る。

【００３６】工程ｂ：素子電極４，５を設けた基板１上
に、例えば真空蒸着法、ガスデポジション法、スパッタ
法等により、素子電極４，５間を連絡するパターンを有
する導電性薄膜３を形成する。

【００３７】工程ｃ：真空蒸着技術，フォトリソグラフ
ィ技術により、素子電極ギャップに面する素子電極４，
５の側面部分を覆うように補強材６を形成する。

【００３８】工程ｆ：続いて、フォーミングと呼ばれる
通電処理を施す。素子電極４，５間に不図示の電源より
通電すると、導電性薄膜３の部位に構造の変化した電子
放出部２が形成される。この通電処理により導電性薄膜
３を局所的に破壊、変形もしくは変質せしめ、構造の変
化した部位が電子放出部２である。

【００３９】フォーミングの電圧波形の例を図４に示
す。

【００４０】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合（図４（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図４（ｂ））がある。

【００４１】まず、パルス波高値を定電圧とした場合に
ついて説明する。図４（ａ）におけるＴ１及びＴ２は電
圧波形のパルス幅とパルス間隔であり、例えば、Ｔ１を
１μ秒〜１０ｍ秒、Ｔ２を１０μ秒〜１００ｍ秒とし、
波高値（フォ−ミング時のピ−ク電圧）を前述した表面
伝導型電子放出素子の形態に応じて適宜選択して、適当
な真空度、例えば１０^-4〜１０^-5Ｔｏｒｒ程度の真空雰
囲気下で、数秒から数十分印加する。尚、印加する電圧
波形は、図示される三角波に限定されるものではなく、
矩形波等の所望の波形を用いることができる。

【００４２】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について説明する。図４（ｂ）に
おけるＴ１及びＴ２は図４（ａ）と同様であり、波高値
（フォ−ミング時のピ−ク電圧）を、例えば０．１Ｖス
テップ程度づつ増加させ、図４（ａ）の説明と同様の適
当な真空雰囲気下で印加する。

【００４３】尚、パルス間隔Ｔ２中で、導電性薄膜３
（図１及び図２参照）を局所的に破壊、変形もしくは変
質させない程度の電圧、例えば０．１Ｖ程度の電圧で素
子電流を測定して抵抗値を求め、例えば１Ｍオーム以上
の抵抗を示した時にフォーミングを終了する。

【００４４】更に活性化工程を施すことが好ましい。

【００４５】活性化工程とは、例えば１０^-4〜１０^-5Ｔ
ｏｒｒ程度の真空度で、フォーミング工程での説明と同
様に、パルス波高値を定電圧としたパルスの印加を繰り
返す処理のことをいい、真空雰囲気中に存在する有機物
質から炭素及び炭素化合物を電子放出部２（図１及び図
２参照）に堆積させることで、素子電流、放出電流の状
態を著しく向上させることができる工程である。この活
性化工程は、例えば素子電流や放出電流を測定しながら
行って、例えば放出電流が飽和した時点で終了するよう
にすれば効果的であるので好ましい。また、活性化工程
でのパルス波高値は、好ましくは素子を駆動する際に印
加する駆動電圧の波高値である。

【００４６】尚、上記炭素及び炭素化合物とは、グラフ
ァイト（単結晶及び多結晶の双方を指す）、非晶質カー
ボン（非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す）である。また、その堆積膜厚は、好ま
しくは５００Å以下、より好ましくは３００Å以下であ
る。

【００４７】このようにして得られる本発明の表面伝導
型電子放出素子の基本特性を以下に説明する。

【００４８】図５は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。

【００４９】図５において、図１と同じ符号は同じ部材
を示す。また、５１は素子に素子電圧Ｖｆを印加するた
めの電源、５０は素子電極４，５間の導電性薄膜３を流
れる素子電流Ｉｆを測定するための電流計、５４は電子
放出部２より放出される放出電流Ｉｅを捕捉するための
アノ−ド電極、５３はアノ−ド電極５４に電圧を印加す
るための高圧電源、５２は電子放出部５より放出される
放出電流Ｉｅを測定するための電流計、５５は真空装
置、５６は排気ポンプである。

【００５０】表面伝導型電子放出素子及びアノ−ド電極
５４等は真空装置５５内に設置され、この真空装置５５
には不図示の真空計等の必要な機器が具備されており、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。

【００５１】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置５５全体及び表面伝導型電子放出素子の
基板１は、ヒーターにより２００℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネル（図８における２０１参照）の組み立て
段階において、表示パネル及びその内部を真空装置５５
及びその内部として構成することで、前述のフォーミン
グ工程及び活性化工程における測定評価及び処理に応用
することができるものである。

【００５２】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノ−ド電極５４の電圧を
１ｋＶ〜１０ｋＶとし、アノ−ド電極５４と表面伝導型
電子放出素子の距離Ｈを２ｍｍ〜８ｍｍとして通常測定
を行う。

【００５３】まず、放出電流Ｉｅ及び素子電流Ｉｆと、
素子電圧Ｖｆの関係の典型的な例を図６（図中の実線）
に示す。尚、図６において、放出電流Ｉｅは素子電流Ｉ
ｆに比べて著しく小さいので、任意単位で示されてい
る。

【００５４】図６から明らかなように、表面伝導型電子
放出素子は、放出電流Ｉｅに対する次の３つの特徴的特
性を有する。

【００５５】まず第１に、表面伝導型電子放出素子はあ
る電圧（しきい値電圧と呼ぶ：図６中のＶｔｈ）以上の
素子電圧Ｖｆを印加すると急激に放出電流Ｉｅが増加
し、一方、しきい値電圧Ｖｔｈ以下では放出電流Ｉｅが
殆ど検出されない。即ち、放出電流Ｉｅに対する明確な
しきい値電圧Ｖｔｈを持った非線形素子である。

【００５６】第２に、放出電流Ｉｅが素子電圧Ｖｆに対
して単調増加する特性（ＭＩ特性と呼ぶ）を有するた
め、放出電流Ｉｅは素子電圧Ｖｆで制御できる。

【００５７】第３に、アノード電極５４（図５参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。即ち、アノード電極５４に捕捉される電荷量
は、素子電圧Ｖｆを印加する時間により制御できる。

【００５８】図６に実線で示した特性は、放出電流Ｉｅ
が素子電圧Ｖｆに対してＭＩ特性を有すると同時に、素
子電流Ｉｆも素子電圧Ｖｆに対してＭＩ特性を有してい
るが、図６に破線で示すように、素子電流Ｉｆは素子電
圧Ｖｆに対して電圧制御型負性抵抗特性（ＶＣＮＲ特性
と呼ぶ）を示す場合もある。いずれの特性を示すかは、
素子の製法及び測定時の測定条件等に依存する。但し、
素子電流Ｉｆが素子電圧Ｖｆに対してＶＣＮＲ特性を有
する素子でも、放出電流Ｉｅは素子電圧Ｖｆに対してＭ
Ｉ特性を有する。

【００５９】以上のような本発明の表面伝導型電子放出
素子の特徴的特性のため、複数の素子を配置した電子源
や画像形成装置等でも、入力信号に応じて、容易に放出
電子量を制御することができることとなり、多方面への
応用ができる。

【００６０】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。

【００６１】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に各々Ｘ方向配線、Ｙ方向配線
を接続した配列方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。

【００６２】前述した表面伝導型電子放出素子の基本的
特性によれば、印加される素子電圧Ｖｆがしきい値電圧
Ｖｔｈを超える場合には、印加するパルス状電圧の波高
値とパルス幅で電子放出量を制御できる。一方、しきい
値電圧Ｖｔｈ以下では、殆ど電子の放出はされない。従
って、多数の表面伝導型電子放出素子を配置した場合に
おいても、単純なマトリクス配線だけで入力信号に応じ
て制御したパルス状電圧を印加し、個々の素子を選択し
て独立に駆動可能となる。

【００６３】単純マトリクス配置は上記原理に基づくも
のであり、本発明の電子源の一例である単純マトリクス
配置の電子源の構成について、図７に基づいて更に説明
する。

【００６４】図７において、基板１は既に説明したよう
なガラス板等であり、この基板１上に配列された表面伝
導型電子放出素子１０４の個数及び形状は用途に応じて
適宜設定されるものである。

【００６５】ｍ本のＸ方向配線１０２は、各々外部端子
ＤＸ１，ＤＸ２，・・・ＤＸｍを有するもので、基板１
上に、真空蒸着法，印刷法，スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子１０４にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。

【００６６】ｎ本のＹ方向配線１０３は、各々外部端子
ＤＹ１，ＤＹ２，・・・ＤＹｎを有するもので、Ｘ方向
配線１０２と同様に作成される。

【００６７】これらｍ本のＸ方向配線１０２とｎ本のＹ
方向配線１０３間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このｍ，ｎは共に正の整数である。

【００６８】不図示の層間絶縁層は、真空蒸着法，印刷
法，スパッタ法等で形成されたＳｉＯ₂ 等であり、Ｘ方
向配線１０２を形成した基板１の全面或は一部に所望の
形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線
１０３の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。また、Ｘ方向配線１０２と
Ｙ方向配線１０３は各々外部端子として引き出されてい
る。

【００６９】更に、表面伝導型電子放出素子１０４の対
向する素子電極（不図示）が、ｍ本のＸ方向配線１０２
と、ｎ本のＹ方向配線１０３と、真空蒸着法，印刷法，
スパッタ法等で形成された導電性金属等からなる結線１
０５によって電気的に接続されているものである。

【００７０】ここで、ｍ本のＸ方向配線１０２と、ｎ本
のＹ方向配線１０３と、結線１０５と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、またそれぞれ異なっていてもよく、前述の素子電
極の材料等より適宜選択される。これら素子電極への配
線は、素子電極と材料が同一である場合には、素子電極
と総称する場合もある。また、表面伝導型電子放出素子
１０４は、基板１あるいは不図示の層間絶縁層上どちら
に形成してもよい。

【００７１】また、詳しくは後述するが、前記Ｘ方向配
線１０２には、Ｘ方向に配列された表面伝導型電子放出
素子１０４の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。

【００７２】一方、Ｙ方向配線１０３には、Ｙ方向に配
列された表面伝導型電子放出素子１０４の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号印加手段が電気的に接続されている。各
表面伝導型電子放出素子１０４に印加される駆動電圧
は、当該表面伝導型電子放出素子に印加される走査信号
と変調信号の差電圧として供給されるものである。

【００７３】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図８〜図１０を用いて説明する。尚、図８は表示パ
ネル２０１の基本構成図であり、図９は蛍光膜１１４を
示す図であり、図１０は図８の表示パネル２０１でＮＴ
ＳＣ方式のテレビ信号に応じてテレビジョン表示を行う
ための駆動回路の一例を示すブロック図である。

【００７４】図８において、１は上述のようにして本発
明の表面伝導型電子放出素子を配置した電子源の基板、
１１１は基板１を固定したリアプレ−ト、１１６はガラ
ス基板１１３の内面に画像形成部材であるところの蛍光
膜１１４とメタルバック１１５等が形成されたフェ−ス
プレ−ト、１１２は支持枠である。リアプレ−ト１１
１，支持枠１１２及びフェ−スプレ−ト１１６は、これ
らの接合部分にフリットガラス等を塗布し、大気中ある
いは窒素雰囲気中で４００℃〜５００℃で１０分間以上
焼成することで封着して、外囲器１１８を構成してい
る。

【００７５】図８において、１０２，１０３は表面伝導
型電子放出素子１０４の一対の素子電極４，５（図１及
び図２参照）に接続されたＸ方向配線及びＹ方向配線
で、各々外部端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないしＤ
ｙｎを有している。

【００７６】外囲器１１８は、上述の如く、フェ−スプ
レ−ト１１６、支持枠１１２、リアプレ−ト１１１で構
成されている。しかし、リアプレ−ト１１１は主に基板
１の強度を補強する目的で設けられるものであり、基板
１自体で十分な強度を持つ場合は別体のリアプレ−ト１
１１は不要であり、基板１に直接支持枠１１２を封着
し、フェ−スプレ−ト１１６、支持枠１１２、基板１に
て外囲器１１８を構成しても良い。また、フェースプレ
ート１１６とリアプレート１１１の間に、スペーサーと
呼ばれる不図示の支持体を更に設置することで、大気圧
に対して十分な強度を有する外囲器１１８とすることも
できる。

【００７７】蛍光膜１１４は、モノクロ−ムの場合は蛍
光体１２２のみから成るが、カラ−の場合は、蛍光体１
２２の配列により、ブラックストライプ（図９（ａ））
あるいはブラックマトリクス（図９（ｂ））等と呼ばれ
る黒色導電材１２１と、蛍光体１２２とで構成される。
ブラックストライプ、ブラックマトリクスを設ける目的
は、カラ−表示の場合必要となる三原色の各蛍光体１２
２間の塗り分け部を黒くすることで混色等を目立たなく
することと、蛍光膜１１４における外光反射によるコン
トラストの低下を抑制することである。黒色導電材１２
１の材料としては、通常よく用いられている黒鉛を主成
分とする材料だけでなく、導電性があり、光の透過及び
反射が少ない材料であれば他の材料を用いることもでき
る。

【００７８】ガラス基板１１３に蛍光体１２２を塗布す
る方法としては、モノクロ−ム、カラ−によらず、沈殿
法や印刷法が用いられる。

【００７９】また、図８に示されるように、蛍光膜１１
４の内面側には通常メタルバック１１５が設けられる。
メタルバック１１５の目的は、蛍光体１２２（図９参
照）の発光のうち内面側への光をフェ−スプレ−ト１１
６側へ鏡面反射することにより輝度を向上すること、高
圧端子Ｈｖから電子ビ−ム加速電圧を印加するための電
極として作用すること、外囲器１１８内で発生した負イ
オンの衝突によるダメ−ジからの蛍光体１２２の保護等
である。メタルバック１１５は、蛍光膜１１４の作製
後、蛍光膜１１４の内面側表面の平滑化処理（通常、フ
ィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着
等で堆積することで作製できる。

【００８０】フェ−スプレ−ト１１６には、更に蛍光膜
１１４の導電性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）を設けてもよい。

【００８１】前述の封着を行う際、カラ−の場合は各色
蛍光体１２２と表面伝導型電子放出素子１０４とを対応
させなくてはいけないため、十分な位置合わせを行う必
要がある。

【００８２】外囲器１１８内は、不図示の排気管を通
じ、１０^-7Ｔｏｒｒ程度の真空度にされ、封止される。
また、外囲器１１８の封止を行う直前あるいは封止後
に、ゲッタ−処理を行う場合もある。これは、抵抗加熱
あるいは高周波加熱等の加熱法により、外囲器１１８内
の所定の位置に配置したゲッタ−（不図示）を加熱し、
蒸着膜を形成する処理である。ゲッタ−は通常Ｂａ等が
主成分であり、該蒸着膜の吸着作用により、例えば１０
^-5〜１０^-7Ｔｏｒｒの真空度を維持するためのものであ
る。

【００８３】尚、前述したフォーミング及びこれ以降の
表面伝導型電子放出素子の製造工程は、通常、外囲器１
１８の封止直前又は封止後に行われるもので、その内容
は前述の通りである。

【００８４】上述の表示パネル２０１は、例えば図１０
に示されるような駆動回路で駆動することができる。
尚、図１０において、２０１は前記表示パネルであり、
２０２は走査回路、２０３は制御回路、２０４はシフト
レジスタ、２０５はラインメモリ、２０６は同期信号分
離回路、２０７は変調信号発生器、Ｖｘ及びＶａは直流
電圧源である。

【００８５】図１０に示されるように、表示パネル２０
１は、外部端子Ｄｘ１ないしＤｘｍ、外部端子Ｄｙ１な
いしＤｙｎ、及び高圧端子Ｈｖを介して外部の電気回路
と接続されている。このうち、外部端子Ｄｘ１ないしＤ
ｘｍには、前記表示パネル２０１内に設けられている表
面伝導型電子放出素子、すなわちｍ行ｎ列の行列状にマ
トリクス配置された表面伝導型電子放出素子群を１行
（ｎ素子）づつ順次駆動して行くための走査信号が印加
される。

【００８６】一方、外部端子Ｄｙ１ないしＤｙｎには、
前記走査信号により選択された１行の各素子の出力電子
ビームを制御する為の変調信号が印加される。また、高
圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋＶ
の直流電圧が供給される。これは表面伝導型電子放出素
子より出力される電子ビームに、蛍光体を励起するのに
十分なエネルギーを付与する為の加速電圧である。

【００８７】走査回路２０２は、内部にｍ個のスイッチ
ング素子（図１０中、Ｓ１ないしＳｍで模式的に示す）
を備えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直
流電圧源Ｖｘの出力電圧もしくは０Ｖ（グランドレベ
ル）のいずれか一方を選択して、表示パネル２０１の外
部端子Ｄｘ１ないしＤｘｍと電気的に接続するものであ
る。各スイッチング素子Ｓ１〜Ｓｍは、制御回路２０３
が出力する制御信号Ｔｓｃａｎに基づいて動作するもの
で、実際には、例えばＦＥＴのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。

【００８８】本例における前記直流電圧源Ｖｘは、前記
表面伝導型電子放出素子の特性（しきい値電圧）に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。

【００８９】制御回路２０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きをもつものである。次に説明する
同期信号分離回路２０６より送られる同期信号Ｔｓｙｎ
ｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及び
Ｔｍｒｙの各制御信号を発生する。

【００９０】同期信号分離回路２０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離する為の回路で、良く知られてい
るように、周波数分離（フィルター）回路を用いれば、
容易に構成できるものである。同期信号分離回路２０６
により分離された同期信号は、これも良く知られるよう
に、垂直同期信号と水平同期信号より成る。ここでは説
明の便宜上、Ｔｓｙｎｃとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上Ｄ
ＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジ
スタ２０４に入力される。

【００９１】シフトレジスタ２０４は、時系列的にシリ
アル入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路２０３より送られる制御信号Ｔｓｆｔに基づいて動
作する。この制御信号Ｔｓｆｔは、シフトレジスタ２０
４のシフトクロックであると言い換えても良い。また、
シリアル／パラレル変換された画像１ライン分（表面伝
導型電子放出素子のｎ素子分の駆動データに相当する）
のデータは、Ｉｄ１ないしＩｄｎのｎ個の並列信号とし
て前記シフトレジスタ２０４より出力される。

【００９２】ラインメモリ２０５は、画像１ライン分の
データを必要時間だけ記憶する為の記憶装置であり、制
御回路２０３より送られる制御信号Ｔｍｒｙに従って適
宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶された内
容は、Ｉ’ｄ１ないしＩ’ｄｎとして出力され、変調信
号発生器２０７に入力される。

【００９３】変調信号発生器２０７は、前記画像データ
Ｉ’ｄ１ないしＩ’ｄｎの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調する為の信号線で、
その出力信号は、外部端子Ｄｙ１ないしＤｙｎを通じて
表示パネル２０１内の表面伝導型電子放出素子に印加さ
れる。

【００９４】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては、
表面伝導型電子放出素子への印加電圧の変化に応じて放
出電流も変化して行く。表面伝導型電子放出素子の材料
や構成、製造方法を変える事により、しきい値電圧の値
や、印加電圧に対する放出電流の変化の度合いが変わる
場合もあるが、いずれにしても以下のような事が言え
る。

【００９５】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第１には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第２には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。

【００９６】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器２０７としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器２０７としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。

【００９７】シフトレジスタ２０４やラインメモリ２０
５は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル／パラレル変換や記憶が
所定の速度で行えるものであればよい。

【００９８】デジタル信号式を用いる場合には、同期信
号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化
する必要がある。これは同期信号分離回路２０６の出力
部にＡ／Ｄ変換器を設けることで行える。

【００９９】また、これと関連して、ラインメモリ２０
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器２０７に設けられる回路が若干異なるも
のとなる。

【０１００】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器２０７には、例えば良く知られてい
るＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器２０７は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器（カウン
タ）及び計数器の出力値と前記メモリの出力値を比較す
る比較器（コンパレータ）を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。

【０１０１】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路（ＶＣＯ）を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。

【０１０２】以上のような表示パネル２０１及び駆動回
路を有する本発明の画像形成装置は、外部端子Ｄｘ１〜
Ｄｘｍ及びＤｙ１〜Ｄｙｎから電圧を印加することによ
り、任意の電子放出素子１０４から電子を放出させるこ
とができ、高圧端子Ｈｖを通じてメタルバック１１５あ
るいは透明電極（不図示）に高電圧を印加して電子ビ−
ムを加速し、加速した電子ビームを蛍光膜１１４に衝突
させることで生じる励起・発光によって、ＮＴＳＣ方式
のテレビ信号に応じてテレビジョン表示を行うことがで
きるものである。

【０１０３】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号例と
してＮＴＳＣ方式を挙げたが、本発明の画像形成装置は
これに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式
等の他の方式でもよく、更にはこれらよりも多数の走査
線からなるＴＶ信号、例えばＭＵＳＥ方式をはじめとす
る高品位ＴＶ方式でもよい。

【０１０４】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について、図１１及
び図１２を用いて説明する。

【０１０５】図１１において、１は基板、１０４は表面
伝導型電子放出素子、３０４は表面伝導型電子放出素子
１０４を接続する共通配線で１０本設けられており、各
々外部端子Ｄ１〜Ｄ１０を有している。

【０１０６】表面伝導型電子放出素子１０４は、基板１
上に並列に複数個配置される。これを素子行と呼ぶ。そ
してこの素子行が複数行配置されて電子源を構成してい
る。

【０１０７】各素子行の共通配線３０４（例えば外部端
子Ｄ１とＤ２の共通配線３０４）間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線Ｄ２〜Ｄ９について、各々
相隣接する共通配線３０４、即ち相隣接する外部端子Ｄ
２とＤ３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の共通
配線３０４を一体の同一配線としても行うことができ
る。

【０１０８】図１２は、上記梯型配置の電子源を備えた
表示パネル３０１の構造を示す図である。

【０１０９】図１２において、３０２はグリッド電極、
３０３は電子が通過するための開口、Ｄ１〜Ｄｍは各表
面伝導型電子放出素子に電圧を印加するための外部端
子、Ｇ１〜Ｇｎはグリッド電極３０２に接続された端子
である。また、各素子行間の共通配線３０４は一体の同
一配線として基板１上に形成されている。

【０１１０】尚、図１２において図８と同じ符号は同じ
部材を示すものであり、図８に示される単純マトリクス
配置の電子源を用いた表示パネル２０１との大きな違い
は、基板１とフェースプレート１１６の間にグリッド電
極３０２を備えている点である。

【０１１１】基板１とフェースプレート１１６の間に
は、上記のようにグリッド電極３０２が設けられてい
る。このグリッド電極３０２は、表面伝導型電子放出素
子１０４から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直交して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子１０４に対応して１個づつ円
形の開口３０３を設けたものとなっている。

【０１１２】グリッド電極３０２の形状や配置位置は、
必ずしも図１２に示すようなものでなくともよく、開口
３０３をメッシュ状に多数設けることもあり、またグリ
ッド電極３０２を、例えば表面伝導型電子放出素子１０
４の周囲や近傍に設けてもよい。

【０１１３】外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図
示の駆動回路に接続されている。そして、素子行を１列
づつ順次駆動（走査）していくのと同期して、グリッド
電極３０２の列に画像１ライン分の変調信号を印加する
ことにより、各電子ビームの蛍光膜１１４への照射を制
御し、画像を１ラインづつ表示することができる。

【０１１４】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラム等とで構成した光プリンタ
−の露光装置としても用いることができるものである。

【０１１５】

【実施例】以下に実施例を挙げ、本発明を更に説明す
る。

【０１１６】［実施例１］本実施例の表面伝導型電子放
出素子として、図１及び図２に示した表面伝導型電子放
出素子を作製した。なお、図中のＷは素子電極４，５の
幅、Ｌは素子電極４，５間の間隔、ｄ１は素子電極の厚
さ、ｄ２は導電性薄膜３の膜厚を表している。

【０１１７】図３を用いて、本実施例の製造方法を述べ
る。尚、以下の工程ａ〜ｄは図３の（ａ）〜（ｄ）に対
応する。

【０１１８】工程ａ：基板１として石英基板を用い、こ
れを有機溶剤により充分に洗浄後、該基板１上に、所望
の電極形状開口を有するパターンをホトレジスト（ＲＤ
−２０００Ｎ−４１・日立化成社製）で形成し、真空蒸
着法により、厚さ２０００ÅのＮｉを堆積した。その
後、リフトオフ法により、素子電極間隔Ｌが５μｍ、幅
Ｗが３００μｍの素子電極４，５を形成した。

【０１１９】工程ｂ：導電性薄膜３を所定の形状にパタ
ーニングするために、通常よく用いられる蒸着マスクを
素子電極４，５上に配置し、Ｃｒ膜を真空蒸着により堆
積、パターニングし、その後スパッタ法でＰｄ膜を成膜
し、Ｃｒ膜を剥離した後、大気中４００℃で３０分間焼
成することにより、所定の位置に酸化パラジウム（Ｐｄ
Ｏ）を主体とする導電性薄膜３を形成した。この導電性
薄膜３の膜厚ｄ２は６０Åであった。

【０１２０】この時点で、電極ギャップに面した素子電
極４，５の側面部分をＳＥＭで観察したところ、該側面
部分の一部に導電性薄膜３が形成されておらず、膜切れ
の起こっている所があった。

【０１２１】工程ｃ：真空蒸着技術，フォトリソグラフ
ィ−技術により、上記素子電極の側面部分の導電性薄膜
３を覆うように補強材６を形成した。本実施例では、補
強材６の材料にＮｉを用い、その膜厚は５００Åとし
た。

【０１２２】工程ｄ：素子電極４，５及び導電性薄膜３
等を形成した上記基板１を図５の測定評価系の真空装置
５５内に設置し、排気ポンプ５６にて排気して、真空装
置５５内を約１０^-6Ｔｏｒｒの真空度とした。この後、
素子電圧Ｖｆを印加するための電源５１により素子電極
４，５間に電圧を印加し、フォ−ミング処理することに
より、電子放出部２を形成した。フォ−ミング処理には
図４（ａ）に示した電圧波形を用いた。

【０１２３】本実施例では、図４（ａ）中のＴ１を１ｍ
秒、Ｔ２を１０ｍ秒とし、三角波の波高値（フォ−ミン
グ時のピ−ク電圧）は５Ｖとし、約６０秒間のフォーミ
ング処理を行った。

【０１２４】以上のようにして作製した本実施例の複数
の素子と、補強材６を形成しなかった以外は本実施例と
全く同様にして作製した複数の従来素子の電子放出特性
の測定を、上述の測定評価系を用いて行った。尚、測定
条件は、アノ−ド電極５４と素子との距離Ｈを５ｍｍ、
アノ−ド電極５４の電位を１ｋＶ、素子電圧Ｖｆを１４
Ｖ、電子放出特性測定時の真空装置５５内の真空度を１
×１０^-6Ｔｏｒｒとした。

【０１２５】その結果、放出電流Ｉｅの平均値はどちら
も０．８μＡであったが、本実施例の素子間のバラツキ
は７％であったのに対し、従来素子間のバラツキは９％
であった。すなわち、本実施例の素子では、電子放出特
性の均一性が高まった。

【０１２６】［実施例２］本実施例も図１及び図２に示
した表面伝導型電子放出素子を作製した例である。

【０１２７】図３を用いて、本実施例の製造方法を述べ
る。尚、以下の工程ａ〜ｄは図３の（ａ）〜（ｄ）に対
応する。

【０１２８】工程ａ：基板１として青板ガラスを用い、
これを有機溶剤により充分に洗浄後、該基板１上に、所
望の電極形状開口を有するパターンをホトレジスト（Ｒ
Ｄ−２０００Ｎ−４１・日立化成社製）で形成し、真空
蒸着法により、厚さ２０００ÅのＣｒを堆積した。その
後、リフトオフ法により、素子電極間隔Ｌが５μｍ、幅
Ｗが３００μｍの素子電極４，５を形成した。

【０１２９】工程ｂ：次に、図１３に示すような成膜装
置を用い、導電性薄膜３として金微粒子膜を抵抗加熱法
で形成した。即ち、素子電極４，５を形成した基板１を
微粒子堆積室８２内に設置し、微粒子生成室８１内に設
置した坩堝８４に金を入れ、これを外部電源８５により
加熱し、キャリアガス導入口８６からキャリアガスとし
てアルゴンを供給した。そして、微粒子生成室８１で生
成された金微粒子８８を、縮小拡大ノズル８３を通して
基板１上に分散堆積させる、いわゆる微粒子ビーム吹き
付け法により、金微粒子膜を７０Å成膜した。

【０１３０】この時点で、電極ギャップに面した素子電
極４，５の側面部分をＳＥＭで観察したところ、該側面
部分の一部に導電性薄膜３が形成されておらず、膜切れ
の起こっている所があった。

【０１３１】工程ｃ：真空蒸着技術，フォトリソグラフ
ィ−技術により、上記素子電極の側面部分の導電性薄膜
３を覆うように補強材６を形成した。本実施例では、補
強材６の材料にＡｇを用い、その膜厚は５００Åとし
た。

【０１３２】工程ｄ：実施例１と同様のフォーミング処
理を行い、電子放出部２を形成した。

【０１３３】以上のようにして作製した本実施例の複数
の素子と、補強材６を形成しなかった以外は本実施例と
全く同様にして作製した複数の従来素子の電子放出特性
の測定を、図５の測定評価系を用いて行った。尚、測定
条件は、アノ−ド電極５４と素子との距離Ｈを５ｍｍ、
アノ−ド電極５４の電位を１ｋＶ、素子電圧Ｖｆを１４
Ｖ、電子放出特性測定時の真空装置５５内の真空度を２
×１０^-6Ｔｏｒｒとした。

【０１３４】その結果、放出電流Ｉｅの平均値はどちら
も１．０μＡであったが、本実施例の素子間のバラツキ
は６％であったのに対し、従来素子間のバラツキは８％
であった。すなわち、本実施例１と同様の効果が得ら
れ、補強材６を設けることにより、複数の表面伝導型電
子放出素子間の電子放出特性の均一性が高まった。

【０１３５】［実施例３］本実施例では、図１，図２に
示したような表面伝導型電子放出素子を多数、単純マト
リクス配置した図７に示したような電子源を用いて、図
８に示したような画像形成装置を作製した例を説明す
る。

【０１３６】電子源の作製は、実施例１で説明した素子
電極４，５、導電性薄膜３、及び補強材６の各パターン
を拡張して、同時に多数の表面伝導型電子放出素子を形
成するとともに、素子電極４及び素子電極５にそれぞれ
接続するＸ方向配線（下配線とも呼ぶ）１０２及びＹ方
向配線（上配線とも呼ぶ）１０３を、絶縁層を介して形
成して行った。

【０１３７】以上のようにして作製した未フォ−ミング
の電子源基板を用いて画像形成装置を構成した例を、図
８及び図９を用いて説明する。

【０１３８】まず、未フォ−ミングの電子源の基板１を
リアプレ−ト１１１に固定した後、基板１の５ｍｍ上方
に、フェ−スプレ−ト１１６（ガラス基板１１３の内面
に画像形成部材であるところの蛍光膜１１４とメタルバ
ック１１５が形成されて構成される。）を支持枠１１２
を介し配置し、フェ−スプレ−ト１１６、支持枠１１
２、リアプレ−ト１１１の接合部にフリットガラスを塗
布し、大気中で４００℃乃至５００℃で１０分以上焼成
することで封着した（図８参照）。また、リアプレ−ト
１１１への基板１の固定もフリットガラスで行った。

【０１３９】画像形成部材であるところの蛍光膜１１４
は、モノクロ−ムの場合は蛍光体のみから成るが、本実
施例では蛍光体はストライプ形状（図９（ａ）参照）を
採用し、先に黒色導電材１２１でブラックストライプを
形成し、その間隙部にスラリー法により各色蛍光体１２
２を塗布して蛍光膜１１４を作製した。黒色導電材１２
１としては、通常よく用いられている黒鉛を主成分とす
る材料を用いた。

【０１４０】また、蛍光膜１１４の内面側にはメタルバ
ック１１５を設けた。メタルバック１１５は、蛍光膜１
１４の作製後、蛍光膜１１４の内面側表面の平滑化処理
（通常、フィルミングと呼ばれる）を行い、その後、Ａ
ｌを真空蒸着することで作製した。

【０１４１】フェ−スプレ−ト１１６には、更に蛍光膜
１１４の導電性を高めるため、蛍光膜１１４の外面側に
透明電極が設けられる場合もあるが、本実施例では、メ
タルバック１１５のみで十分な導電性が得られたので省
略した。

【０１４２】前述の封着を行う際、カラーの場合は各色
蛍光体１２２と電子放出素子１０４とを対応させなくて
はいけないため、十分な位置合わせを行った。

【０１４３】以上のようにして完成した外囲器１１８内
の雰囲気を排気管（不図示）を通じ真空ポンプにて排気
し、十分な真空度に達した後、外部端子Ｄｘ１〜Ｄｘｍ
及びＤｙ１〜Ｄｙｎを通じ、各表面伝導型電子放出素子
１０４の素子電極４，５間に電圧を印加し、実施例１と
同様にしてフォ−ミング処理を行い、電子放出部２を作
製した。

【０１４４】この後、不図示の排気管を通じ、外囲器１
１８内を１０^-6.5Ｔｏｒｒ程度の真空度とし、該排気管
をガスバ−ナで熱することで溶着し、外囲器１１８の封
止を行った。最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッタ−処理を行った。ゲッターは
Ｂａを主成分とした。

【０１４５】以上のようにして単純マトリクス配置の電
子源を用いて構成した表示パネル２０１（図８参照）に
おいて、外部端子Ｄｘ１ないしＤｘｍ，Ｄｙ１ないしＤ
ｙｎを通じ、走査信号及び変調信号を不図示の信号発生
手段により、各表面伝導型電子放出素子１０４にそれぞ
れ印加することにより電子放出させると共に、高圧端子
Ｈｖを通じてメタルバック１１５に数ｋＶ以上の高圧を
印加して、電子ビ−ムを加速し、蛍光膜１１４に衝突さ
せ、励起・発光させることで画像表示を行った。

【０１４６】その結果、本実施例で作製した電子源は、
各表面伝導型電子放出素子間の電子放出特性のバラツキ
が小さいことから、画像ムラの無い極めて良好な画像が
得られた。

【０１４７】［実施例４］図１４は、実施例３の表示パ
ネル（ディスプレイパネル）２０１（図８参照）を、例
えばテレビジョン放送をはじめとする種々の画像情報源
より提供される画像情報を表示できるように構成した本
発明の画像表示装置の一例を示す図である。

【０１４８】図中２０１はディスプレイパネル、１００
１はディスプレイパネルの駆動回路、１００２はディス
プレイコントローラ、１００３はマルチプレクサ、１０
０４はデコーダ、１００５は入出力インターフェース回
路、１００６はＣＰＵ、１００７は画像生成回路、１０
０８，１００９及び１０１０は画像メモリインターフェ
ース回路、１０１１は画像入力インターフェース回路、
１０１２及び１０１３はＴＶ信号受信回路、１０１４は
入力部である。

【０１４９】尚、本表示装置は、例えばテレビジョン信
号のように映像情報と音声情報の両方を含む信号を受信
する場合には、当然映像の表示と同時に音声を再生する
ものであるが、本発明の特徴と直接関係しない音声情報
の受信、分離、再生、処理、記憶などに関する回路やス
ピーカーなどについては説明を省略する。

【０１５０】以下、画像信号の流れに沿って各部を説明
してゆく。

【０１５１】先ず、ＴＶ信号受信回路１０１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。

【０１５２】受信するＴＶ信号の方式は特に限られるも
のではなく、例えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥ
ＣＡＭ方式などの諸方式でも良い。また、これらよりさ
らに多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式をはじめとするいわゆる高品位ＴＶは、大面積化や大
画素数化に適した前記ディスプレイパネル２０１の利点
を生かすのに好適な信号源である。

【０１５３】ＴＶ信号受信回路１０１３で受信されたＴ
Ｖ信号は、デコーダ１００４に出力される。

【０１５４】画像ＴＶ信号受信回路１０１２は、例えば
同軸ケーブルや光ファイバーなどのような有線伝送系を
用いて伝送されるＴＶ画像信号を受信するための回路で
ある。前記ＴＶ信号受信回路１０１３と同様に、受信す
るＴＶ信号の方式は特に限られるものではなく、また本
回路で受信されたＴＶ信号もデコーダ１００４に出力さ
れる。

【０１５５】画像入力インターフェース回路１０１１
は、例えばＴＶカメラや画像読取スキャナーなどの画像
入力装置から供給される画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ１００４に出力さ
れる。

【０１５６】画像メモリインターフェース回路１０１０
は、ビデオテープレコーダー（以下ＶＴＲと略す）に記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ１００４に出力される。

【０１５７】画像メモリインターフェース回路１００９
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ１０
０４に出力される。

【０１５８】画像メモリ−インターフェース回路１００
８は、いわゆる静止画ディスクのように、静止画像デー
タを記憶している装置から画像信号を取り込むための回
路で、取り込まれた静止画像データはデコーダ１００４
に出力される。

【０１５９】入出力インターフェース回路１００５は、
本表示装置と、外部のコンピュータ、コンピュータネッ
トワークもしくはプリンタなどの出力装置とを接続する
ための回路である。画像データや文字・図形情報の入出
力を行なうのはもちろんのこと、場合によっては本表示
装置の備えるＣＰＵ１００６と外部との間で制御信号や
数値データの入出力などを行なうことも可能である。

【０１６０】画像生成回路１００７は、前記入出力イン
ターフェース回路１００５を介して外部から入力される
画像データや文字・図形情報や、或いはＣＰＵ１００６
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。

【０１６１】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によっては
前記入出力インターフェース回路１００５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０１６２】ＣＰＵ１００６は、主として本表示装置の
動作制御や、表示画像の生成、選択、編集に関わる作業
を行なう。

【０１６３】例えば、マルチプレクサ１００３に制御信
号を出力し、ディスプレイパネル２０１に表示する画像
信号を適宜選択したり組み合わせたりする。また、その
際には表示する画像信号に応じてディスプレイパネルコ
ントローラ１００２に対して制御信号を発生し、画面表
示周波数や走査方法（例えばインターレースかノンイン
ターレースか）や一画面の走査線の数など表示装置の動
作を適宜制御する。また、前記画像生成回路１００７に
対して画像データや文字・図形情報を直接出力したり、
或いは前記入出力インターフェース回路１００５を介し
て外部のコンピュータやメモリをアクセスして画像デー
タや文字・図形情報を入力する。

【０１６４】尚、ＣＰＵ１００６は、むろんこれ以外の
目的の作業にも関わるものであっても良い。例えば、パ
ーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。或いは前述したように、入出力インターフェース回
路１００５を介して外部のコンピューターネットワーク
と接続し、例えば数値計算などの作業を外部機器と協同
して行なっても良い。

【０１６５】入力部１０１４は、前記ＣＰＵ１００６に
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
など多様な入力機器を用いることが可能である。

【０１６６】デコーダ１００４は、前記１００７ないし
１０１３より入力される種々の画像信号を３原色信号、
または輝度信号とＩ信号、Ｑ信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ１
００４は内部に画像メモリを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。

【０１６７】画像メモリを備えることにより、静止画の
表示が容易になる。或いは前記画像生成回路１００７及
びＣＰＵ１００６と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
なるという利点が得られる。

【０１６８】マルチプレクサ１００３は前記ＣＰＵ１０
０６より入力される制御信号に基づき表示画像を適宜選
択するものである。即ち、マルチプレクサ１００３はデ
コーダ１００４から入力される逆変換された画像信号の
うちから所望の画像信号を選択して駆動回路１００１に
出力する。その場合には、一画面表示時間内で画像信号
を切り換えて選択することにより、いわゆる多画面テレ
ビのように、一画面を複数の領域に分けて領域によって
異なる画像を表示することも可能である。

【０１６９】ディスプレイパネルコントローラ１００２
は、前記ＣＰＵ１００６より入力される制御信号に基づ
き駆動回路１００１の動作を制御するための回路であ
る。

【０１７０】ディスプレイパネル２０１の基本的な動作
に関わるものとして、例えばディスプレイパネル２０１
の駆動用電源（不図示）の動作シーケンスを制御するた
めの信号を駆動回路１００１に対して出力する。ディス
プレイパネル２０１の駆動方法に関わるものとして、例
えば画面表示周波数や走査方法（例えばインターレース
かノンインターレースか）を制御するための信号を駆動
回路１００１に対して出力する。また、場合によって
は、表示画像の輝度、コントラスト、色調、シャープネ
スといった画質の調整に関わる制御信号を駆動回路１０
０１に対して出力する場合もある。

【０１７１】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１００３から入力される画像信
号と、前記ディスプレイパネルコントローラ１００２よ
り入力される制御信号に基づいて動作するものである。

【０１７２】以上、各部の機能を説明したが、図１４に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
０１に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ１００４
において逆変換された後、マルチプレクサ１００３にお
いて適宜選択され、駆動回路１００１に入力される。一
方、ディスプレイコントローラ１００２は、表示する画
像信号に応じて駆動回路１００１の動作を制御するため
の制御信号を発生する。駆動回路１００１は、上記画像
信号と制御信号に基づいてディスプレイパネル２０１に
駆動信号を印加する。これにより、ディスプレイパネル
２０１において画像が表示される。これらの一連の動作
は、ＣＰＵ１００６により統括的に制御される。

【０１７３】本画像形成装置においては、前記デコーダ
１００４に内蔵する画像メモリや、画像生成回路１００
７及びＣＰＵ１００６が関与することにより、単に複数
の画像情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ替え、はめ込みなどをはじめとする画像
編集を行なうことも可能である。また、本実施例の説明
では、特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。

【０１７４】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピューターの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用或いは民生用として極めて応用範囲が広い。

【０１７５】尚、図１４は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。

【０１７６】例えば図１４の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加しても良い。例えば、本画像形成装置をテレビ電
話機として応用する場合には、テレビカメラ、音声マイ
ク、照明機、モデムを含む送受信回路などを構成要素に
追加するのが好適である。

【０１７７】本画像形成装置においては、とりわけ本発
明によるディスプレイパネル２０１の薄型化が容易なた
め、表示装置の奥行きを小さくすることができる。それ
に加えて、大画面化が容易で輝度が高く視野角特性にも
優れるため、臨場感あふれ迫力に富んだ画像を視認性良
く表示することが可能である。

【０１７８】

【発明の効果】以上説明したように、本発明によれば以
下の効果を奏する。

【０１７９】１）表面伝導型電子放出素子の電子放出用
の膜となる導電性薄膜の抵抗値のバラツキを低減でき、
電子放出特性の再現性を向上できる。

【０１８０】２）多数の表面伝導型電子放出素子を配列
形成した電子源において、各表面伝導型電子放出素子間
での電子放出特性のバラツキが低減される。

【０１８１】３）多数の表面伝導型電子放出素子を配列
形成した電子源を用いた画像形成装置において、輝度ム
ラや画像ムラの無い高品質な画像が得られると共に、製
造歩留りが向上する。

【図面の簡単な説明】

【図１】本発明の表面伝導型電子放出素子の一例を示す
斜視図である。

【図２】図１のＡ−Ａ’面における断面図である。

【図３】本発明の表面伝導型電子放出素子の製造方法の
一例を説明するための図である。

【図４】フォーミング処理に用いる電圧波形の一例であ
る。

【図５】表面伝導型電子放出素子の電子放出特性を測定
するための測定評価系の概略図である。

【図６】本発明の表面伝導型電子放出素子の、放出電流
Ｉｅ及び素子電流Ｉｆと、素子電圧Ｖｆの関係の典型的
な例を示す図である。

【図７】単純マトリクス配置の電子源の概略図である。

【図８】単純マトリクス配置の電子源を備えた表示パネ
ルの概略構成を示す部分切り欠き斜視図である。

【図９】表示パネルに用いる蛍光膜の構成例を示す図で
ある。

【図１０】ＮＴＳＣ方式のテレビ信号に応じて画像表示
を行う画像形成装置の駆動回路の一例を示すブロック図
である。

【図１１】梯型配置の電子源の概略図である。

【図１２】梯型配置の電子源を備えた表示パネルの概略
構成を示す部分切り欠き斜視図である。

【図１３】実施例２にて示す表面伝導型電子放出素子の
導電性薄膜の成膜方法を説明するための図である。

【図１４】実施例４にて示す画像形成装置のブロック図
である。

【図１５】従来の表面伝導型電子放出素子の断面図であ
る。

【図１６】従来の表面伝導型電子放出素子における導電
性薄膜の膜切れを示す断面図である。

【符号の説明】

１基板２電子放出部３導電性薄膜４，５素子電極６補強材５０導電性薄膜３を流れる素子電流Ｉｆを測定するた
めの電流計５１表面伝導型電子放出素子に素子電圧Ｖｆを印加す
るための電源５２電子放出部２より放出される放出電流Ｉｅを測定
するための電流計５３アノード電極５４に電圧を印加するための高圧電
源５４電子放出部２より放出される電子を捕捉するため
のアノ−ド電極５５真空装置５６排気ポンプ８１微粒子生成室８２微粒子堆積室８３縮小拡大ノズル８４坩堝８５外部電源８６キャリアガス導入口８７排気口８８金微粒子１０２Ｘ方向配線１０３Ｙ方向配線１０４表面伝導型電子放出素子１０５結線１１１リアプレ−ト１１２支持枠１１３ガラス基板１１４蛍光膜１１５メタルバック１１６フェ−スプレ−トＨｖ高圧端子１１８外囲器１２１黒色導電材１２２蛍光体２０１表示パネル２０２走査回路２０３制御回路２０４シフトレジスタ２０５ラインメモリ２０６同期信号分離回路２０７変調信号発生器Ｖａ直流電圧源Ｖｘ直流電圧源３０１表示パネル３０２グリッド電極３０３電子が通過するための開口３０４表面伝導型電子放出素子１０４を配線する共通
配線１００１ディスプレイパネル２０１の駆動回路１００２ディスプレイコントローラ１００３マルチプレクサ１００４デコーダ１００５入出力インターフェース回路１００６ＣＰＵ１００７画像生成回路１００８，１００９，１０１０画像メモリインターフ
ェース回路１０１１画像入力インターフェース回路１０１２，１０１３ＴＶ信号受信回路１０１４入力部

Claims

(57)【特許請求の範囲】

【請求項１】基板上に素子電極ギャップを隔てて設け
られた一対の素子電極間に跨がる導電性薄膜に電子放出
部を有する電子放出素子の製造方法において、基板上に一対の素子電極を形成した後、該素子電極間に
跨がる導電性薄膜を形成する工程と、少なくとも素子電極ギャップに面する前記両素子電極の
各側面部分に、分かれて夫々存在する導電性の補強材を
形成し、前記素子電極ギャップに面する前記素子電極の
側面部分における前記導電性薄膜の膜切れによる前記導
電性薄膜の抵抗値のバラツキを低減する工程と、前記導電性薄膜に電子放出部を形成するフォーミング工
程とを有することを特徴とする電子放出素子の製造方
法。
【請求項２】前記素子電極の膜厚ｄ１と前記導電性薄
膜の膜厚ｄ２が、ｄ１＞１０×ｄ２の関係を満足するこ
とを特徴とする請求項１に記載の電子放出素子の製造方
法。
【請求項３】請求項１又は２に記載の製造方法によっ
て得られた電子放出素子。
【請求項４】基板上に、素子電極ギャップを隔てて設
けられた一対の素子電極間に跨がる導電性薄膜に電子放
出部を有する電子放出素子を複数備える電子源の製造方
法において、上記複数の電子放出素子を、請求項１又は２に記載の製
造方法を用いて製造することを特徴とする電子源の製造
方法。
【請求項５】請求項４に記載の製造方法によって得ら
れた電子源。
【請求項６】前記電子源は、複数の電子放出素子を配
列した素子列を少なくとも１列以上有し、各電子放出素
子を駆動するための配線がマトリクス配置されているこ
とを特徴とする請求項５に記載の電子源。
【請求項７】前記電子源は、複数の電子放出素子を配
列した素子列を少なくとも１列以上有し、各電子放出素
子を駆動するための配線が梯状配置されていることを特
徴とする請求項５に記載の電子源。
【請求項８】基板上に、素子電極ギャップを隔てて設
けられた一対の素子電極間に跨がる導電性薄膜に電子放
出部を有する電子放出素子を複数備える電子源と、該電子源から放出される電子の照射により画像を形成す
る画像形成部材とを有する画像形成装置の製造方法にお
いて、上記電子源を請求項４に記載の製造方法を用いて製造す
ることを特徴とする画像形成装置の製造方法。
【請求項９】請求項８に記載の製造方法によって得ら
れた画像形成装置。
【請求項１０】テレビジョン放送の表示装置、テレビ
会議システムの表示装置、コンピューターの表示装置の
いずれかに用いられる請求項９に記載の画像形成装置。