JP4992475B2 - キャパシタの製造方法 - Google Patents

キャパシタの製造方法 Download PDF

Info

Publication number
JP4992475B2
JP4992475B2 JP2007049805A JP2007049805A JP4992475B2 JP 4992475 B2 JP4992475 B2 JP 4992475B2 JP 2007049805 A JP2007049805 A JP 2007049805A JP 2007049805 A JP2007049805 A JP 2007049805A JP 4992475 B2 JP4992475 B2 JP 4992475B2
Authority
JP
Japan
Prior art keywords
film
capacitor
forming
lower electrode
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007049805A
Other languages
English (en)
Other versions
JP2008218481A (ja
Inventor
健司 塩賀
和明 栗原
信幸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007049805A priority Critical patent/JP4992475B2/ja
Publication of JP2008218481A publication Critical patent/JP2008218481A/ja
Application granted granted Critical
Publication of JP4992475B2 publication Critical patent/JP4992475B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は,半導体集積回路装置の近傍に実装し、半導体集積回路装置の高周波領域での安定動作に寄与するデカップリングキャパシタとして好適なキャパシタ及びそのキャパシタを製造する方法に関する。
現在、マイクロプロセッサをはじめとする半導体集積回路装置において,動作速度の高速化と低消費電力化が図られている。そして、GHz帯の高周波帯域に於いて、低電圧で半導体集積回路装置を安定に動作させる為、負荷インピーダンスの急激な変動等に起因して生ずる電源電圧変動を抑制すると共に電源の高周波ノイズを除去することが極めて重要になっている。
従来の半導体パッケージ基板上では,電源電圧の変動や電源及びグランドラインが重畳する基板内の高周波ノイズによる半導体集積回路装置の誤動作を防止する為、デカップリングキャパシタとして積層チップキャパシタを半導体集積回路装置近傍に実装することが行われている。
この場合のキャパシタとしては、キャパシタの大容量化と高周波帯域における低インダクタンス化とを両立したものが望まれている。
キャパシタ容量を増大する為、誘電体層の厚さを薄くする技術を導入した薄膜キャパシタでは、真空装置を用いシリコンなどの支持基板上に金属および誘電体酸化物を堆積させる薄膜プロセスにより製造され、この場合、ドライエッチングによる微細加工が可能であることから低インダクタンス構造のキャパシタを実現することができる(例えば、特許文献1、特許文献2、特許文献3などを参照。)。
図11は薄膜プロセスを用いて製造された従来の薄膜キャパシタを表す要部切断側面図であり、図に於いて、1は表面にSiO2 膜を形成したSi基板、2は下部電極、3は誘電体薄膜、4は上部電極、5は保護膜、6はTi(下地)/Cu膜、7はNiめっき膜、8ははんだバンプをそれぞれ示している。尚、Ti/Cu膜6及びNiめっき膜8でUBM(under bump metal)膜を構成している。
特許文献1乃至3に開示されている技術では、薄膜キャパシタの電極材料として、酸化し難いPt、Auなどの貴金属材料を使用するのが一般的であり、また、高誘電率材料を成膜するためのスパッタリング装置の導入や製造歩留向上のためにパーティクル除去対策を必要とするなど、低コスト化を図ることが困難である。
また、この技術を用いて、ラミネートフィルム状のキャパシタを形成するには,ポリイミド等の樹脂上に350℃以下の低温で誘電体薄膜をスパッタ成膜する必要があり、誘電体の結晶化が不十分なため、大きな容量は実現できず、通常では 0 .3μF/cm2 以下である。
特開2003−197463号公報 特開2004−079801号公報 特開2004−214589号公報
本発明では、半導体集積回路装置の近傍に実装することができる大容量の薄膜キャパシタを低コストで製造できるようにする。
本発明に依るキャパシタ及びその製造方法に於いては、下部電極上に形成された弁金属からなるキャパシタの陽極と、該陽極の表面に形成された陽極酸化膜である誘電体膜と、該誘電体膜の表面に形成された導電性高分子材料からなるキャパシタの陰極と、該陰極の表面に形成された上部電極とを備えてなることを特徴とするキャパシタを実現する。
前記手段を採ることに依り、ガスデポジション法を適用することで粗面化して成膜された弁金属膜からなる陽極を陽極酸化して実現した誘電体膜に起因し、50μF/cm2 〜500μF/cm2 に達する大容量の薄膜キャパシタが実現され、そして、この場合のプロセスとしては、樹脂の硬化温度を下回る低温プロセスの適用が可能である。
また、弁金属膜は選択的に成膜することができるので、従来の技術に於けるような誘電体部分のパターニング工程は不要となり、低コストで薄膜キャパシタを作製することができる。
更にまた,本発明に依るキャパシタは、従来,各種産業で利用されてきた通常の陽極酸化技術を利用してキャパシタ用誘電体膜を簡単且つ容易に作製された平面状の電解コンデンサであって、ラミネートフィルム状を成し、そして、従来では得られなかった大容量が実現されている。
本発明に依るキャパシタを作製するには,ガラス等の支持基板上にポリイミド等の樹脂材料膜を成膜し,その上に例えばスパッタリング法を用いて下部電極を成膜し、この上にガスデポジション法を用いてNb、Taなどの弁金属膜を成膜する。この弁金属膜からなる陽極に対して陽極化成を行なって酸化皮膜を形成することでキャパシタの誘電体膜とする。
この場合、該弁金属膜は以下に記述する特徴のいずれかを有している。
(A)弁金属膜の粒の密度は下層ほど緻密で、かつ、上層ほど粗化されている。
(B)弁金属膜の表面の凹凸の大きさが酸化皮膜の膜厚よりも大きい。
(C)弁金属膜の表面の凹凸の大きさが該弁金属膜の粒子径よりも大きい。 (D)弁金属膜の表面が,該弁金属膜の膜厚の10%以上〜50%以下の大きさの凹凸を有する。
前記のようにして形成された誘電体膜上に導電性高分子膜からなる陰極を形成し、その上に上部電極を成膜することでキャパシタ構造が実現される。その後、保護樹脂膜、はんだ材料からなる外部接続用導体を形成してから前記ガラス等の支持基板と前記ポリイミド等の樹脂材料膜を剥離することでラミネートフィルム状のキャパシタが得られる。
本発明で適用するガスデポジション法は、ナノ金属粒子をガス流に乗せてノズルより高速で噴射することにより膜形成を行う方法である。
このナノ金属粒子は、ガス中で生成された直後の粒子を使用する装置(前者)と、他の方法で生成した微粒子を粉状で容器に収容し、ガスをこの容器に供給してエアロゾル化して噴射する装置(後者)とが知られている。
前者は、原料生成室において、2〜3気圧に加圧されたヘリウムガス中で蒸発した金属原子がヘリウム分子と衝突して冷却され、これが金属ナノ粒子となって搬送され、ノズルから100m/sec以上の速度で噴射され、基板に衝突して金属膜を形成する。
ナノ金属粒子は,原料生成室から膜形成室に至る搬送系における圧力差に依って加速される。例えば,圧力差が 0 .1kPa〜11kPaでは噴射速度が小さいため、ポーラスな膜となる。
図12はナノ金属粒子を噴射して成膜したポーラスな膜を表す要部切断側面図であり、図に於いて、2は下部電極、9はナノ金属粒子9Aからなる膜をそれぞれ示していて、かなりポーラスなものである。
また、圧力差が10kPa程度になると、衝突に依ってナノ金属粒子9Aの一部は融着するのであるが、未だ、金属粒子9A間には隙間が存在する。
図13は圧力を若干高め、即ち、10kPa程度に設定してナノ金属粒子を噴射することで成膜した場合の膜を表す要部切断側面図であり、図12に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
また、100kPa〜500kPaでは、噴射速度が大きいため、ナノ金属粒子9A間には隙間がなくなり、緻密な金属膜が形成される。
図14はナノ金属粒子の噴射速度を大きくして成膜した隙間がない緻密な金属膜を表している。尚、図では緻密な金属膜を記号14で指示してある。尚、下部電極と金属膜14との密着性を向上させる為、支持基板温度を200℃程度にしてもよい。
前記した後者、即ち、微粒子を粉状で容器に収容し、ガスをこの容器に供給してエアロゾル化して噴射する装置に於いては、あらかじめ生成された金属微粒子の容器と成膜室とが接続され、キャリアガスを送出することでエアロゾルを生成する。
キャリアガスは、アルゴン、ヘリウム、ネオン、窒素などの不活性ガスが好ましい。また、エアロゾルの濃度はキャリアガスの濃度及び流量で制御する。
エアロゾルは、ノズルから基板へ向けて噴射され,基板に衝突して金属膜を形成する。この場合も,噴射速度を50m/sec〜1000m/secに調整することで,膜の緻密性および表面凹凸を制御できる。
図1は本発明に於ける基本的なキャパシタを表す要部切断側面図であり、図に於いて、12は樹脂膜、13は下部電極、14は弁金属からなるキャパシタの陽極、15は陽極酸化膜、16は導電性高分子からなるキャパシタの陰極、17は上部電極、18は樹脂からなる保護膜、19ははんだ材料からなる外部接続用導体をそれぞれ示している。
このキャパシタに於いては、下部電極13の上にガスデポジション法で成膜した弁金属からなる陽極14があり、その表面は陽極酸化されて酸化膜15が生成されている。この陽極酸化膜15の表面には、ポリピロールやポリエチレンジオキシチオフェンなどの導電性高分子材料が塗布・成膜され、キャパシタの陰極16を構成している。その上にカーボンペーストや銀ペーストを塗布、若しくは、スパッタ法やめっき法などを用いて上部電極17を形成する。その上に感光性樹脂、例えば、ポリイミドを用いて電極形成予定領域に開口をもつ保護膜18を形成し、その後、はんだ材料を用いて外部接続用導体19を形成する。
図2乃至図7は図1について説明したキャパシタを製造する工程を説明する為の工程要所に於けるキャパシタを表す要部切断側面図であり、以下、これ等の図を参照しつつ工程を説明する。
図2参照
(1)
支持基板11として、例えばガラス基板を用い、その上にポリイミド樹脂膜12を成膜する。支持基板11とポリイミド樹脂膜12の間の密着性は弱いので、後の工程で、キャパシタをダイシングして個別化する際、支持基板11とポリイミド樹脂膜12とは容易に剥離する。
ポリイミド樹脂膜12の上に下部電極13として、スパッタリング法を用いてCr(支持基板側)/Cuからなる積層膜を形成する。Cr膜はCuからなる下部電極13とポリイミド樹脂膜12との密着性向上の役割を果たす。
図3参照
(2)
ガスデポジション法を用い、下部電極13上に例えばNb微粒子からなる弁金属からなるキャパシタの陽極14を形成する。この場合、Nb微粒子の直径は、10nm〜2μmである。
ガスデポジション法を用いた場合、エッチング工程が不要であり、任意の場所に選択的に成膜できる旨の特徴がある。また、弁金属からなる陽極14の表面は、前記(A)乃至(D)として記述した特徴の何れかの特徴をもっている。
(3)
この陽極14に対して、リン酸、或いは、硫酸の水溶液中で陽極化成処理を行い、Nbからなる陽極14の表面に酸化弁金属膜である酸化Nb膜からなる陽極酸化膜15を形成する。
陽極14の表面は、前記(A)乃至(D)の特徴がある為、陽極酸化膜15の実効表面積が大きくなり、従って、キャパシタ容量は増大する。
図4参照
(4)
この陽極酸化膜15の上にマスクを形成してから、陰極材料として、例えばポリエチレンジオキシチオフェン等の導電性高分子からなるキャパシタの陰極16を成膜する。尚、このパターニング成膜には、インクジェット法を用いることができる。
(5)
導電性高分子からなるキャパシタの陰極16上に例えば銀ペースト材料を印刷することで上部電極17を形成してキャパシタ部分が完成される。
図5参照
(6)
例えば、感光性ポリイミドを塗布することで保護膜18を形成し、ガラスマスクを用いて露光してから現像することで保護膜18に開口18A及び18Bを形成し、開口18Aの底に下部電極13の一部を、また、開口18Bの底に上部電極17の一部をそれぞれ表出させる。
図6参照
(7)
上部電極17と下部電極13との電気的接続をとる為、保護膜18の開口18A及び開口18Bに、例えば、Sn−Ag−Cuからなるはんだペースト材料を印刷法に依って充填し、外部接続用導体19を形成する。
図7参照
(8)
ダイシングによりキャパシタを個片化するが、その際、ガラスの支持基板11とポリイミド樹脂膜12の密着性が小さいので容易に剥離され、ラミネートフィルム状のキャパシタを作製することができる。尚、ガラスからなる支持基板11の上に熱発泡テープを貼付し、ポリイミド樹脂膜12を接着してもよい。
本発明では,支持基板11の材料にはガラスに特定されることはなく、例えば、PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)などからなるプラスチックフィルムを用いることもできる。
図8は図2乃至図7について説明した工程で作成されたキャパシタを俯瞰して、即ち、上面から見た要部説明図であり、図2乃至図7に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
図示されているように、下部電極13を正側(+)とし,上部電極17を負側(−)とし、下部電極13には外部接続用導体19が2個設けてあり、上部電極17には外部接続用導体19が1個設けてある。
本発明では、外部接続用導体19の配置は、図8に見られる構成に限られるものではなく、他に、種々な配置を採ることができる。
図9は外部接続用導体の配置が異なるキャパシタを上面から見た要部説明図であり、下部電極13(従って、キャパシタの陽極14)と上部電極17(従って、キャパシタの陰極16)とが交互に配置されている構造であってもよい。
実施例1として、さきに図2乃至図7について説明したキャパシタを製造する工程を具体的に説明する。
(1)
支持基板11として厚さ 0 .4mmのパイレックス(Pyrex:Corning Glass Works(米)の商標名)ガラスの上にポリイミド樹脂膜12を成膜する。
ポリイミド樹脂膜12の成膜は、ポリイミドワニスをスピンコート法(3000rpm/30秒)で10μmの厚さに成膜し、べーク(350℃)を行い、厚さ6μmのポリイミド樹脂膜12を形成する。
(2)
この上にスパッタリング法を用いて、Cr膜(下地)の膜厚を100nm、Cu膜の膜厚を500nmとして、Cr膜とCu膜とを積層して下部電極13を形成し、適宜、エッチングに依ってパターニングする。
(3)
下部電極13に於けるCu膜上に、ガスデポジション法で厚さ30μmのAlからなる弁金属からなる陽極14を成膜する。その場合、基板温度を100℃とし,キャリアガスにはヘリウムを使用した。原料生成室と膜形成室の圧力差を成膜初期には20kPaとして厚さ10μmの緻密なAl膜を成膜し、残りの中期から後期の成膜では、圧力差を 0 .5kPaとしてポーラスなAl膜を成膜する。この場合、膜表面の平均粗さRaは400〜500nm、最大粗さRyは5000〜8000nmである。
(4)
陽極14の成膜後、純水1000mlに対してアジピン酸アンモニウムを150g溶解させた水溶液中で陽極化成を行なって膜厚約100nmのアルミニウム酸化膜である陽極酸化膜15を形成する。陽極化成時の液温度は85℃、化成電圧は100V、電流は 0 .3A、電圧印加時間は20分とした。また、この工程中、下部電極13の表出部分にはレジストでマスキングしておくものとする。
(5)
陰極16の形成予定領域以外をレジストでマスキングすることで保護し、ポリエチレンジオキシチオフェンとスチレンスルホン酸を含む溶液を塗布し乾燥させる。この場合の乾燥条件は、120℃、5分である。
(6)
レジストを剥離後、印刷法に依って厚さ10μmの銀ペースト膜を成膜してから硬化させる。その硬化条件は大気中で150℃、1時間である。
(7)
スパッタ法で厚さ350nmのCu膜を成膜してから、該Cu膜をエッチングして上部電極17を形成する。
(8)
感光性ポリイミド樹脂を使用し、電極の形成および保護を行なう。即ち、感光性ポリイミドワニスをスピンコート法(3000rpm/30秒)で厚さ6μmに成膜する。プリベーク(60℃)後、露光及び現像工程を経て、本ベーク(375℃)を行なって4μm厚のポリイミド樹脂膜からなり、且つ、開口18A及び18Bが形成された保護膜18を形成する。
(9)
印刷法を用い、Sn−Ag−Cuからなるはんだペーストを材料として印刷を行い、開口18A内及び開口18B内に表出された下部電極13及び上部電極17にコンタクトすると共に開口18A及び開口18Bを埋める外部接続用導体19を形成する。
(10)
ダイシングによる部品の個片化を行なうが、その際、ガラスからなる支持基板11と、その上に在るポリイミド樹脂膜12とは密着性が弱い為、容易に剥離して、図7、図8、図9に見られるようなキャパシタが完成される。
(1)
パイレックスガラスからなる支持基板11の上に両面テープを貼り付ける。この場合、支持基板11と接着される面のテープは、エポキシからなる熱発泡テープを用いる。この熱発泡テープは、約180℃でテープ素材内部のマイクロカプセルが発泡し,接着性がなくなる性質をもっている。この熱発泡テープの上に厚さ100μmのポリエチレンナフタレートフィルムを貼り合わせる。
(2)
スパッタリング法を用いて、Cr及びCuからなる下部電極13を成膜後、エッチングを行って所要のパターンにする。
(3)
ガスデポジション法を用いて、下部電極13に於けるCu膜の上に厚さ25μmの弁金属であるNbからなるキャパシタ陽極14を成膜する。その位置は、図8或いは図9に見られる上部電極17の下方である。成膜時の基板温度は室温とし、キャリアガスにはヘリウムを使用する。原料生成室と膜形成室の圧力差は、成膜初期に100kPaとして緻密なNb膜を5μmの厚さに成膜し、残りの成膜を行う中期から後期にかけては,圧力差を 0 .3kPaとしてポーラスなNb膜を成膜する。この場合、膜表面の平均粗さRaは350〜400nm、最大粗さRyは5000nmである。
(4)
リン酸溶液中でNb膜である陽極14の陽極化成を行なって、厚さ250nmのNb酸化膜である陽極酸化膜15を形成する。陽極酸化時の液温度は90℃、化成電圧は120V、電流は0.6A、電圧印加時間は10分とした。
(5)
この後,実施例1と同様、導電性高分子材料膜を成膜して上部電極17とすることで、図9に見られるようなキャパシタを形成し、次に、感光性エポキシ樹脂を使用し、電極の形成および保護を行なった。即ち、感光性エポキシワニスをスピンコート法(2000rpm/30秒)で厚さ10μmに成膜する。プリベーク(60℃)後、露光及び現像工程を経て、本ベーク(300℃)を行なって、5μm厚のエポキシ樹脂膜からなり、且つ、開口18A及び18Bが形成された保護膜18を形成する。
(6)
印刷法を用い、Sn−Ag−Cuからなるはんだペーストを材料として印刷を行い、開口18A内及び開口18B内に表出された下部電極13及び上部電極17にコンタクトすると共に開口18A及び開口18Bを埋める外部接続用導体19を形成する。
(7)
最後に,各電極上にUBM及びはんだバンプ(両方とも図11を参照。)を形成し、適宜ダイシングを行ない、180℃に加熱してガラスからなる支持基板11から剥離することで図9に見られるようなキャパシタを完成させた。
(1)
実施例1と同様な方法で形成した下部電極13上に成膜する弁金属からなる陽極14として、Nb金属微粒子をエアロゾル化して噴射することで成膜した。
この場合、Nb微粒子の粒径は 0 .1μmであり、成膜初期には、ノズル噴射速度を1000m/sec.として緻密なNb膜を10μmの厚さに成膜し,残りの成膜中期から後期にかけては,噴射速度を200m/sec.から50m/sec.へと変化させ、ポーラスなNb金属膜を成膜した。
この場合、Nb膜表面の平均粗さRaは、400〜500nm、最大粗さRyは8000〜10000nmである。
(2)
陽極14の成膜後、リン酸溶液中で陽極化成を行ない、のNb酸化膜である陽極酸化膜15を形成する。陽極化成時の液温度は90℃、化成電圧は100V、電流は 0 .5A、電圧印加時間は10分とした。酸化膜15の膜厚は,200nmである。この後,実施例1と同様の工程によりキャパシタを完成させた。
図10は多層回路配線板に大容量キャパシタを内蔵した実施例4を表す要部切断側面図であり、図1乃至図9に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
図に於いて、100は多層回路配線板、101はエポキシ樹脂を主体とするコア層、102はエポキシ樹脂を主体とする厚さ50μmのビルドアップ層、103は内蔵されたキャパシタをそれぞれ示している。
実施例4を作製するには、キャパシタを内蔵できるように設計されたガラス布エポキシ樹脂を主体としてCu配線が形成された基板上に実施例1と同様な工程を実施して、回路配線板100の任意の場所にガスデポジション法を適用して厚さ20μmのAl膜を成膜し、陽極酸化,陰極形成,上部電極形成などの工程を経てキャパシタを作り込むようにする。
本発明に於いては、前記説明した実施の形態を含め、多くの形態で実施することができるので、以下、それを付記として例示する。
(付記1)
下部電極上に形成された弁金属からなるキャパシタの陽極と、
該陽極の表面に形成された陽極酸化膜である誘電体膜と、
該誘電体膜の表面に形成された導電性高分子材料からなるキャパシタの陰極と、 該陰極の表面に形成された上部電極と
を備えてなることを特徴とするキャパシタ。
(付記2)
弁金属からなるキャパシタの陽極は下部電極側が密であると共に上部電極側が粗であること を特徴とする(付記1)記載のキャパシタ。
(付記3)
弁金属からなるキャパシタの陽極に於ける表面の凹凸の大きさが陽極酸化膜である誘電体膜の膜厚に比較して大きいこと
を特徴とする(付記1)記載のキャパシタ。
(付記4)
弁金属からなるキャパシタの陽極に於ける表面の凹凸の大きさが該弁金属の粒子径に比較して大きいこと
を特徴とする(付記1)記載のキャパシタ。
(付記5)
弁金属からなる陽極の表面に該陽極に於ける膜厚の10%以上乃至50%以下の大きさの凹凸が在ること
を特徴とする(付記1)記載のキャパシタ。
(付記6)
弁金属がアルミニウム、ニオブ、タンタル、タングステン、ハフニウム、バナジウム、ビスマス、チタンの何れか、若しくは、これ等の合金から選択されたものであること
を特徴とする請求項1記載のキャパシタ。
(付記7)
支持基板上に下部電極を形成する工程と、
該下部電極上に弁金属からなるキャパシタの陽極をガスデポジション法に依って形成する工程と、
該弁金属からなるキャパシタの陽極表面を陽極酸化して誘電体膜を形成する工程と、
該誘電体膜の表面に導電性高分子材料からなるキャパシタの陰極を形成する工程と、
該陰極上に上部電極を形成する工程と、
該下部電極並びに該上部電極にはんだ材料からなる外部接続用導体を形成する工程と
が含まれてなることを特徴とするキャパシタの製造方法。
(付記8)
(付記7)記載のキャパシタの製造方法を実施する際、
支持基板をガラス、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートから選択された材料からなる暫定基板とし、
該暫定基板上にキャパシタを作製した後、該暫定基板とキャパシタとを剥離してラミネートフィルム状のキャパシタとする工程
が含まれてなることを特徴とする(付記7)記載のキャパシタの製造方法。
本発明に於ける基本的なキャパシタを表す要部切断側面図である。 図1について説明したキャパシタを製造する工程を説明する為の工程要所に於けるキャパシタを表す要部切断側面図である。 図1について説明したキャパシタを製造する工程を説明する為の工程要所に於けるキャパシタを表す要部切断側面図である。 図1について説明したキャパシタを製造する工程を説明する為の工程要所に於けるキャパシタを表す要部切断側面図である。 図1について説明したキャパシタを製造する工程を説明する為の工程要所に於けるキャパシタを表す要部切断側面図である。 図1について説明したキャパシタを製造する工程を説明する為の工程要所に於けるキャパシタを表す要部切断側面図である。 図1について説明したキャパシタを製造する工程を説明する為の工程要所に於けるキャパシタを表す要部切断側面図である。 図2乃至図7について説明した工程で作成されたキャパシタを上面から見た要部説明図である。 図8と比較して外部接続用導体の配置が異なるキャパシタを上面から見た要部説明図である。 多層回路配線板に大容量キャパシタを内蔵した実施例4を表す要部切断側面図である。 従来の薄膜キャパシタを表す要部切断側面図である。 ナノ金属粒子を噴射して成膜したポーラスな膜を表す要部切断側面図である。 圧力を若干高めに設定してナノ金属粒子を噴射することで成膜した場合の膜を表す要部切断側面図である。 ナノ金属粒子の噴射速度を大きくして成膜した隙間がない緻密な金属膜を表す要部切断側面図である。
符号の説明
11 支持基板
12 樹脂膜
13 下部電極
14 弁金属からなるキャパシタの陽極
15 陽極酸化膜
16 導電性高分子からなるキャパシタの陰極
17 上部電極
18 樹脂からなる保護膜
19 はんだ材料からなる外部接続用導体

Claims (1)

  1. 支持基板上に樹脂膜を形成する工程と、
    該樹脂膜上に下部電極を形成する工程と、
    該下部電極上に弁金属の微粒子からなるキャパシタの陽極をガスデポジション法に依って形成方向に向かい密度を高密度から低密度に傾斜させて形成する工程と、
    該弁金属の微粒子からなるキャパシタの陽極表面を陽極酸化して誘電体膜を形成する工程と、
    該誘電体膜の表面に導電性高分子材料からなるキャパシタの陰極を形成する工程と、
    該陰極上に上部電極を形成する工程と、
    該下部電極及び該陽極及び該誘電体膜及び該陰極及び該上部電極を覆う保護膜を形成する工程と、
    該下部電極並びに該上部電極にはんだ材料からなる外部接続用導体を形成する工程と、 該支持基板を除去する工程と
    が含まれてなることを特徴とするキャパシタの製造方法。
JP2007049805A 2007-02-28 2007-02-28 キャパシタの製造方法 Expired - Fee Related JP4992475B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007049805A JP4992475B2 (ja) 2007-02-28 2007-02-28 キャパシタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007049805A JP4992475B2 (ja) 2007-02-28 2007-02-28 キャパシタの製造方法

Publications (2)

Publication Number Publication Date
JP2008218481A JP2008218481A (ja) 2008-09-18
JP4992475B2 true JP4992475B2 (ja) 2012-08-08

Family

ID=39838225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007049805A Expired - Fee Related JP4992475B2 (ja) 2007-02-28 2007-02-28 キャパシタの製造方法

Country Status (1)

Country Link
JP (1) JP4992475B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4978509B2 (ja) * 2008-02-22 2012-07-18 富士通株式会社 電極箔の製造方法
JP5471738B2 (ja) * 2010-04-08 2014-04-16 富士通株式会社 電解キャパシタ及びその製造方法
WO2013163259A2 (en) * 2012-04-25 2013-10-31 University Of Delaware Supercapacitor electrodes and associated methods of manufacturing
JP6610159B2 (ja) 2015-10-20 2019-11-27 Tdk株式会社 薄膜キャパシタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5522162U (ja) * 1978-07-28 1980-02-13
JPS59167009A (ja) * 1983-03-11 1984-09-20 昭和アルミニウム株式会社 電解コンデンサ用電極材料の製造方法
JPH061751B2 (ja) * 1985-07-12 1994-01-05 昭和アルミニウム株式会社 電解コンデンサ用陽極材料
JP2696603B2 (ja) * 1990-11-21 1998-01-14 日立エーアイシー株式会社 タンタル固体電解コンデンサの製法
JPH0548235A (ja) * 1991-08-15 1993-02-26 Omron Corp 回路基板
JP2961499B2 (ja) * 1994-08-18 1999-10-12 キヤノン株式会社 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法
JP3614915B2 (ja) * 1995-02-10 2005-01-26 北陸電気工業株式会社 チップ状電子部品とその製造方法
JP3792129B2 (ja) * 2001-03-01 2006-07-05 新光電気工業株式会社 キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法
JP2003124067A (ja) * 2001-10-19 2003-04-25 Matsushita Electric Ind Co Ltd 固体電解コンデンサ
US6914770B1 (en) * 2004-03-02 2005-07-05 Vishay Sprague, Inc. Surface mount flipchip capacitor
JP5016791B2 (ja) * 2005-05-31 2012-09-05 株式会社アルバック グラファイトナノファイバーの製造方法

Also Published As

Publication number Publication date
JP2008218481A (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
US7793396B2 (en) Manufacturing method of capacitor
JP3792129B2 (ja) キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法
US6468605B2 (en) Method for providing a one step ultrasonically coated substrate
US7536780B2 (en) Method of manufacturing wiring substrate to which semiconductor chip is mounted
JP4479050B2 (ja) 固体電解コンデンサ
EP2313900B1 (en) Substrate with embedded patterned capacitance
JP4992475B2 (ja) キャパシタの製造方法
JP4224190B2 (ja) プリント配線板の製造方法及びプリント配線板
JP4584700B2 (ja) 配線基板の製造方法
JP4801687B2 (ja) キャパシタ内蔵基板及びその製造方法
JP4734369B2 (ja) キャパシタ及びその製造方法
JP4962339B2 (ja) キャパシタの製造方法
JP5617291B2 (ja) エアロゾルデポジション装置及びエアロゾルデポジション方法
JP4289365B2 (ja) プリント配線板の製造方法及びプリント配線板
JP4910747B2 (ja) キャパシタの製造方法
JPH1197289A (ja) 薄膜チップコンデンサー及びその製造方法
JP2013127993A (ja) コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
JP4599653B2 (ja) シートコンデンサ
JP5682414B2 (ja) デカップリングキャパシタの製造方法
JP3139817B2 (ja) リードフレーム及びその製造方法
JP5029299B2 (ja) キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法
JP2002134358A (ja) 薄膜コンデンサ及びその製造方法
JP2006210959A (ja) プリント配線板の製造方法及びプリント配線板
JPH1140458A (ja) 薄膜コンデンサ
JP2011166161A (ja) キャパシタ内蔵インターポーザモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120227

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees