JP2961496B2 - 電子源及び画像形成装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表面伝導型の電子放出
素子を多数個配置してなる電子源及びこの電子源を用い
て構成した表示装置や露光装置等の画像形成装置の製造
方法に関する。

【０００２】

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。

【０００３】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に電
圧を印加通電することで通常行われ、導電性薄膜を局所
的に破壊、変形もしくは変質させて構造を変化させ、電
気的に高抵抗な状態の電子放出部を形成する処理であ
る。電子放出は、上記電子放出部が形成された導電性薄
膜に電圧を印加して電流を流すことにより、電子放出部
に発生した亀裂付近から行われる。

【０００４】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。

【０００５】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯型配置とも呼ぶ）した電子源が挙げ
られる（特開平１−３１３３２号公報、同１−２８３７
４９号公報、同１−２５７５５２号公報）。また、特に
表示装置においては、液晶を用いた表示装置と同様の平
板型表示装置とすることが可能で、しかもバックライト
が不要な自発光型の表示装置として、表面伝導型電子放
出素子を多数配置した電子源と、この電子源からの電子
線の照射により可視光を発光する蛍光体とを組み合わせ
た表示装置が提案されている（アメリカ特許第５０６６
８８３号明細書）。

【０００６】上記表面伝導型電子放出素子を利用した表
示装置において、高品位、高精細な画像を大画面で得る
ためには、表面伝導型電子放出素子の行・列の数が夫々
数百〜数千となり、非常に多くの表面伝導型電子放出素
子を配列する必要がある。従って、各表面伝導型電子放
出素子の電気特性が均一で制御しやすいことが望まれ
る。

【０００７】

【発明が解決しようとする課題】しかしながら、表面伝
導型電子放出素子においては次のような問題があった。

【０００８】表面伝導型電子放出素子においては上述の
フォーミングにより形成された亀裂より電子を放出させ
るため、該亀裂の幅等により電子放出特性が左右され
る。そのため、理想的には均一な狭い幅の亀裂が形成さ
れることが望ましい。しかしながら、実際の電子放出部
形成用の導電性薄膜は、個々の薄膜間で膜厚や素子電極
と該薄膜の接触抵抗等わずかながらばらつきがあり、同
じ電圧をかけても形成される亀裂に違いを生じてしま
う。

【０００９】更に、表面伝導型電子放出素子を多数個配
置してなる電子源においては、個々の表面伝導型電子放
出素子に放出特性のむらがあると、表示装置を構成した
場合に輝度むらを生じてしまう。

【００１０】従って、個々の薄膜に応じてフォーミング
処理の電気的制御を行なうか、或いは上記薄膜の膜厚や
接触抵抗が均一になるように薄膜を成膜することが必要
であるが、いずれの方法も生産コストの上昇を招く恐れ
があり、望ましくない。

【００１１】

【００１２】

【００１３】本発明の目的は、表面伝導型電子放出素子
を多数個配置してなる電子源を製造するに際し、素子間
で電子放出のばらつきのない電子源が得られるようにす
ることにある。

【００１４】本発明の更なる目的は、上記電子源を用い
た、表示装置等画像形成装置を提供することにある。

【００１５】

【課題を解決するための手段及び作用】請求項１の発明
は、マトリクス配置されたＸ方向配線とＹ方向配線とに
それぞれ分かれて接続されて対向する複数対の素子電極
間に第１の導電性薄膜を形成し、Ｙ方向配線を共通結線
して電圧印加手段の一方の極に接続すると共に、Ｘ方向
配線の一端を順に上記電圧印加手段の他方の極に接続し
て、同じＸ方向配線に接続された一方の素子電極と該素
子電極と対向してＹ方向配線に接続された他方の素子電
極間の第１の導電性薄膜毎に電圧を印加して第１の導電
性膜に亀裂を形成した後、前記素子電極間に第２の導電
性薄膜を形成して、Ｘ方向配線の他端を順に上記電圧印
加手段の他方の極に接続して、同じＸ方向配線に接続さ
れた一方の素子電極と該素子電極と対向してＹ方向配線
に接続された他方の素子電極間の第２の導電性薄膜毎に
電圧を印加して第２の導電性薄膜に亀裂を形成すること
を特徴とする電子源の製造方法である。

【００１６】また、請求項２の発明は、第２の導電性薄
膜の膜厚が第１の導電性薄膜の膜厚よりも小さいことを
特徴とする上記電子源の製造方法である。

【００１７】更に請求項３の発明は、少なくとも、上記
電子源の製造方法によって製造された電子源と画像形成
部材とを組み合わせることを特徴とする画像形成装置の
製造方法である。

【００１８】

【００１９】上記のように、本発明は、複数の表面伝導
型電子放出素子を用いた電子源の製造方法及びこれを用
いた画像形成装置の製造方法に係るもので、以下に更に
説明する。

【００２０】表面伝導型電子放出素子には平面型と垂直
型があり、本発明についてはいずれの表面伝導型電子放
出素子でも構成することができる。先ず、平面型表面伝
導型電子放出素子の基本的な構成について説明する。

【００２１】図１（ａ）、（ｂ）は、平面型表面伝導型
電子放出素子の基本的な構成を示す構成図である。

【００２２】図１において１は基板、２及び２’は素子
電極、３は第１の導電性薄膜、４は第２の導電性薄膜、
５は亀裂である。

【００２３】基板１としては、例えば石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりＳｉＯ₂ を積層した積層
体、アルミナ等のセラミックス等が挙げられる。

【００２４】対向する素子電極２，２’の材料として
は、一般的導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａ
ｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属
あるいは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ−
Ａｇ等の金属あるいは金属酸化物とガラス等から構成さ
れる印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及
びポリシリコン等の半導体導体材料等から適宜選択され
る。

【００２５】素子電極間隔Ｌ、素子電極長さＷ、導電性
薄膜３４の形状等は、応用される形態等によって設計さ
れる。

【００２６】素子電極間隔Ｌは、数百Å〜数百μｍであ
ることが好ましく、より好ましくは、素子電極２，２’
間に印加する電圧と電子放出し得る電界強度等により、
数μｍ〜数十μｍである。

【００２７】素子電極長さＷは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数μｍ〜数百μｍであ
り、また素子電極厚ｄは、数百Å〜数μｍである。

【００２８】導電性薄膜３，４は、良好な電子放出特性
を得るためには、微粒子で構成された微粒子膜であるこ
とが特に好ましく、その膜厚は、素子電極２，２’への
ステップカバレージ、素子電極２，２’間の抵抗値及び
後述するフォーミング条件等によって適宜選択される。
この導電性薄膜３，４の膜厚は、両者を合わせて、好ま
しくは数Å〜数千Åで、特に好ましくは１０Å〜５００
Åであり、その抵抗値は、１０³ 〜１０⁷ Ω／□のシー
ト抵抗値である。

【００２９】導電性薄膜３，４を構成する材料として
は、ＰｄＯ，Ｐｄあるいはこれらの混合体が好ましく用
いられるが、この他にもＡｕ蒸着膜、ＳｎＯ₂ スパッタ
膜などの導電性膜を好適に用いることができる。

【００３０】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（島状も含む）の膜をさす。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
ることが好ましく、特に好ましくは１０Å〜２００Åで
ある。

【００３１】次に、垂直型表面伝導型電子放出素子の基
本的な構成について説明する。

【００３２】図１（ｃ）は、垂直型表面伝導型電子放出
素子の基本的な構成を示す構成図で、図中６は段差形成
部材で、その他図１（ａ）、（ｂ）と同じ符号は同じ部
材を示すものである。

【００３３】基板１、素子電極２，２’、導電性薄膜
３，４は、前述した平面型表面伝導型電子放出素子と同
様の材料で構成されたものである。

【００３４】段差形成部材６は、例えば真空蒸着法、印
刷法、スパッタ法等で付設されたＳｉＯ₂ 等の絶縁性材
料で構成されたものである。この段差形成部材６の膜厚
は、先に述べた平面型表面伝導型電子放出素子の素子電
極間隔Ｌ（図１（ｂ）参照）に対応するもので、段差形
成部材６の作製法や素子電極２，２’間に印加する電圧
と電子放出し得る電界強度等により設定されるが、好ま
しくは数百Å〜数十μｍであり、特に好ましくは数百Å
〜数μｍである。

【００３５】尚、以下の説明は、上述の平面型表面伝導
型電子放出素子と垂直型表面伝導型電子放出素子の内、
平面型を例にして説明するが、平面型表面伝導型電子放
出素子に代えて垂直型表面伝導型電子放出素子としても
よい。

【００３６】表面伝導型電子放出素子の製法としては様
々な方法が考えられるが、その一例を図２に基づいて説
明する。尚、図２において図１と同じ符号は同じ部材を
示すものである。

【００３７】（Ａ）基板１を洗剤、純水及び有機溶剤に
より十分に洗浄した後、真空蒸着法、スパッタ法等によ
り素子電極材料を堆積させた後、フォトリソグラフィー
技術により基板１の面上に素子電極２，２’を形成する
（図２（ａ））。

【００３８】（Ｂ）素子電極２，２’を設けた基板１上
に有機金属溶液を塗布して放置することにより、素子電
極２と素子電極２’間を連絡して有機金属薄膜を形成す
る。尚、有機金属溶液とは、前述の導電性薄膜３，４の
構成材料の金属を主元素とする有機化合物の溶液であ
る。この後、有機金属薄膜を加熱焼成処理し、リフトオ
フ、エッチング等によりパターニングされた第１の導電
性薄膜３を形成する（図２（ｂ））。尚、ここでは、有
機金属溶液の塗布法により説明したが、これに限ること
なく、例えば真空蒸着法、スパッタ法、化学的気相堆積
法、分散塗布法、ディッピング法、スピンナー法等によ
って有機金属膜を形成することもできる。

【００３９】（Ｃ）続いて、第１の導電性薄膜３にフォ
ーミングと呼ばれる通電処理を施す。素子電極２，２’
間に、不図示の電源より通電すると、導電性薄膜３に第
１の亀裂２２が形成される。

【００４０】この時のフォーミングの電圧波形の例を図
３に示す。

【００４１】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合（図３（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図３（ｂ））とがあ
る。

【００４２】まず、パルス波高値を定電圧とした場合に
ついて図３（ａ）で説明する。

【００４３】図３（ａ）におけるＴ₁ 及びＴ₂ は電圧波
形のパルス幅とパルス間隔であり、例えば、Ｔ₁ を１μ
ｓｅｃ〜１０ｍｓｅｃ、Ｔ₂ を１０μｓｅｃ〜１００ｍ
ｓｅｃとし、波高値（フォーミング時のピーク電圧）を
前述した表面伝導型電子放出素子の形態に応じて適宜選
択して、適当な真空度の真空雰囲気下で、数秒から数十
分印加する。尚、印加する電圧波形は、図示される三角
波に限定されるものではなく、矩形波等の所望の波形を
用いることができる。

【００４４】（Ｄ）更に、第１の導電性薄膜３及び第１
の亀裂２２上に上記（Ｂ）の工程を繰り返して第２の導
電性薄膜４を形成し（図２（ｄ））、（Ｃ）の工程を施
して第２の亀裂２３を形成する。

【００４５】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。

【００４６】図４は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。

【００４７】図４において、図１と同じ符号は同じ部材
を示す。また、４１は素子に素子電圧Ｖ_fを印加するた
めの電源、４０は素子電極２，２’間の導電性薄膜３，
４を流れる素子電流Ｉ_fを測定するための電流計、４４
は放出電流Ｉ_eを捕捉するためのアノード電極、４３は
アノード電極４４に電圧を印加するための高圧電源、４
２は放出電流Ｉ_eを測定するための電流計、４５は真空
装置、４６は排気ポンプである。

【００４８】ＳＣＥ及びアノード電極４４等は真空装置
４５内に配置され、この真空装置４５には不図示の真空
計等の必要な機器が具備されていて、所望の真空下でＳ
ＣＥの測定評価ができるようになっている。

【００４９】排気ポンプ４６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置４５全体及びＳＣＥの基板１は、ヒータ
ーにより２００℃程度まで加熱できるようになってい
る。

【００５０】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極４４の電圧を
１ｋＶ〜１０ｋＶとし、アノード電極４４と表面伝導型
電子放出素子の距離Ｈを２〜８ｍｍとして通常は、測定
する。

【００５１】まず、放出電流Ｉ_e 及び素子電流Ｉ_f と、
素子電圧Ｖ_f との関係の典型的な例を図５に示す。尚、
図５において、放出電流Ｉ_e は素子電流Ｉ_f に比べて著
しく小さいので、任意単位で示されている。

【００５２】図５から明らかなように、表面伝導型電子
放出素子は、放出電流Ｉ_e に対する次の３つの特徴的特
性を有する。

【００５３】まず第１に、表面伝導型電子放出素子はあ
る電圧（しきい値電圧と呼ぶ：図５中のＶ_th）以上の素
子電圧Ｖ_f を印加すると急激に放出電流Ｉ_e が増加し、
一方しきい値電圧Ｖ_th以下では放出電流Ｉ_e が殆ど検出
されない。即ち、放出電流Ｉ_e に対する明確なしきい値
電圧Ｖ_thを持った非線形素子である。

【００５４】第２に、放出電流Ｉ_e が素子電圧Ｖ_f に対
して単調増加する特性（ＭＩ特性と呼ぶ）を有するた
め、放出電流Ｉ_e は素子電圧Ｖ_f で制御できる。

【００５５】第３に、アノード電極４４（図４参照）に
捕捉される放出電荷は、素子電圧Ｖ_f を印加する時間に
依存する。即ち、アノード電極４４に捕捉される電荷量
は、素子電圧Ｖ_f を印加する時間により制御できる。

【００５６】放出電流Ｉ_e が素子電圧Ｖ_f に対してＭＩ
特性を有すると同時に、素子電流Ｉ_f も素子電圧Ｖ_f に
対してＭＩ特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図５の実線で示す特性で
ある。一方、図５に破線で示すように、素子電流Ｉ_f は
素子電圧Ｖ_f に対して電圧制御型負性抵抗特性（ＶＣＮ
Ｒ特性と呼ぶ）を示す場合もある。いずれの特性を示す
かは、表面伝導型電子放出素子の製法及び測定時の測定
条件等に依存する。但し、素子電流Ｉ_f が素子電圧Ｖ_f
に対してＶＣＮＲ特性を有する表面伝導型電子放出素子
でも、放出電流Ｉ_e は素子電圧Ｖ_f に対してＭＩ特性を
有する。

【００５７】従来の表面伝導型電子放出素子の亀裂の形
態を走査電子顕微鏡で観察すると、亀裂の幅は狭い部分
から広い部分まで、交錯しながらつながっている。亀裂
の幅に依存して局所的な電子放出量、電流量は様々に変
化するものと考えられる。

【００５８】本発明においては、第１の導電性薄膜の亀
裂の広い場所では、第２の導電性薄膜の通電処理の際、
抵抗が大きくなっているため電流が集中しない。むしろ
第１層の亀裂の小さい場所に電流が集中してここから亀
裂が進行し始める。このため、第２の亀裂形成が終了す
ると均一な狭い亀裂ができ、電子放出に寄与する部分が
増加し、好ましい特性が得られるものと思われる。

【００５９】また、本発明においては、第２の導電性薄
膜の膜厚を第１の導電性薄膜よりも小さくすることによ
り、第２の亀裂形成の際に発生するジュール熱が小さく
なり、第１の導電性薄膜への熱的ダメージを低減させ、
該熱的ダメージにより最初に形成された亀裂が広がるの
を防ぐ効果がある。

【００６０】また、表面伝導型電子放出素子の用途によ
っては第２の導電性薄膜のパターニングを省略すること
ができる。この場合、第２の導電性薄膜の膜厚が薄く電
気抵抗が大きいため、電流は第１の導電性薄膜のある部
分に集中し、他の部分に流れるリーク電流はあまり大き
くならない。

【００６１】次に、本発明における表面伝導型電子放出
素子の配列について説明する。

【００６２】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に夫々Ｘ方向配線、Ｙ方向配線
を接続した配置方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。

【００６３】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。

【００６４】単純マトリクス配置はこのような原理に基
づくもので、この単純マトリクス配置の電子源の構成に
ついて図６に基づいて更に説明する。

【００６５】図６において基板１は既に説明したような
ガラス板等であり、この基板１上に配列された表面伝導
型電子放出素子１０４の個数及び形状は用途に応じて適
宜設定されるものである。

【００６６】ｍ本のＸ方向配線１０２は、夫々外部端子
Ｄ_x1，Ｄ_x2，……，Ｄ_xmを有するもので、基板１上に、
真空蒸着法、印刷法、スパッタ法等で形成した導電性金
属等である。また、多数の表面伝導型電子放出素子１０
４にほぼ均等に電圧が供給されるように、材料、膜厚、
配線幅が設定されている。

【００６７】ｎ本のＹ方向配線１０３は、夫々外部端子
Ｄ_y1，Ｄ_y2，……，Ｄ_ynを有するもので、Ｘ方向配線１
０２と同様に作成される。

【００６８】これらｍ本のＸ方向配線１０２とｎ本のＹ
方向配線１０３間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このｍ，ｎは共に正の整数である。

【００６９】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ₂ 等であり、Ｘ方
向配線１０２を形成した基板１の全面或は一部に所望の
形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線
１０３の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。

【００７０】更に、表面伝導型電子放出素子１０４の対
向する素子電極（不図示）が、ｍ本のＸ方向配線１０２
と、ｎ本のＹ方向配線１０３と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線１
０５によって電気的に接続されているものである。

【００７１】ここで、ｍ本のＸ方向配線１０２と、ｎ本
のＹ方向配線１０３と、結線１０５と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、表面伝導型電子放出素子１０４
は、基板１或いは不図示の層間絶縁層上どちらに形成し
てもよい。

【００７２】また、詳しくは後述するが、前記Ｘ方向配
線１０２には、Ｘ方向に配列された表面伝導型電子放出
素子１０４の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。

【００７３】一方、Ｙ方向配線１０３には、Ｙ方向に配
列された表面伝導型電子放出素子１０４の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子１０４に印加される駆動
電圧は、当該表面伝導型電子放出素子１０４に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。

【００７４】本発明の特徴は、上記単純マトリクス配列
の電子源のフォーミングにおいて、第１の導電性薄膜の
フォーミング工程と、第２の導電性薄膜のフォーミング
工程とで、電源に接続するＸ方向配線の端部を変えるこ
とにある。

【００７５】図７を用いて具体的に説明する。

【００７６】図７中、７２はパルス発生器で正極はＸ方
向配線の一端に接続されており、負極はシャント抵抗７
３を介してグランドに落とされ、Ｙ方向配線１０３は共
通電極を介してグランドに落とされている。その他図６
と同じ符号は同じ部材を示している。

【００７７】前記表面伝導型電子放出素子の製造例で述
べたように、先ず第１の導電性薄膜を形成した後、上記
配線状態で該薄膜のフォーミング処理を行なう。次に第
２の導電性薄膜を形成し、１回目のフォーミングとは反
対側（即ち右手側）のＸ方向配線端部にパルス発生器７
２を接続しフォーミングを行なう。

【００７８】多数個の表面伝導型電子放出素子を配置し
てなる電子源では、Ｙ方向配線を共通に接続し、Ｘ方向
配線毎にフォーミング工程を行うと、Ｘ方向配線の持つ
抵抗により、電流供給端から遠い素子ほど、該素子にか
かる実効電圧が低下する。このため、電流供給端に近い
素子から亀裂が形成され、供給する電圧を徐々に上昇さ
せるに伴って、次の素子へと順に亀裂形成が進行する。

【００７９】亀裂の形成された素子は抵抗が高くなり電
流が流れなくなるため、亀裂形成がある程度進むとＸ方
向配線に流入する電流は減少し、配線抵抗による電圧低
下は小さくなる。このため、電流供給端と逆の端に近い
素子にかかる実効電圧は急激に上昇し始め、供給電力が
亀裂形成のための閾値を一気に超えて過剰電力が投入さ
れ、亀裂幅が広くなる。その結果、電流供給端と反対側
の素子では電子放出量が小さくなり、輝度が低くなって
しまい、両端で輝度が異なるという現象が生じる。

【００８０】一方、本発明においては、先ず第１の亀裂
を形成した段階では上記両端での電子放出量に差を生じ
た状態であるが、更に第２の導電性薄膜を形成し、電流
供給端を反対側に代えて通電処理する。この時、２回目
の電流供給端に近い素子では１回目の亀裂幅が広く抵抗
が大きく、遠い素子では１回目の亀裂幅が狭いため抵抗
が小さくなっている。従って、亀裂形成の進行に伴う、
電流供給端から遠い素子への電力過剰供給の傾向が緩和
され、結果として均一性が向上するものと思われる。

【００８１】次に、以上のような単純マトリクス配置の
電子源を用いた画像形成装置の一例を、図８〜図１０を
用いて説明する。尚、図８は表示パネル２０１の基本構
成図であり、図９は蛍光膜１１４を示す図であり、図１
０は図８の表示パネル２０１で、ＮＴＳＣ方式のテレビ
信号に応じてテレビジョン表示を行うための駆動回路の
一例を示すブロック図である。

【００８２】図８において、１は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、１１１は
基板１を固定したリアプレート、１１６はガラス基板１
１３の内面に蛍光膜１１４とメタルバック１１５等が形
成されたフェースプレート、１１２は支持枠であり、リ
アプレート１１１、支持枠１１２及びフェースプレート
１１６にフリットガラス等を塗布し、大気中あるいは窒
素中で、４００〜５００℃で１０分以上焼成することで
封着して外囲器１１８を構成している。

【００８３】図８において、１０２、１０３は、表面伝
導型電子放出素子１０４の一対の素子電極２，２’と接
続されたＸ方向配線及びＹ方向配線で、夫々外部端子Ｄ
_x1〜Ｄ_xm，Ｄ_y1〜Ｄ_ynを有している。

【００８４】外囲器１１８は、上述の如く、フェースー
プレート１１６、支持枠１１２、リアプレート１１１で
構成されている。しかし、リアプレート１１１は主に基
板１の強度を補強する目的で設けられるものであり、基
板１自体で十分な強度を持つ場合は別体のリアプレート
１１１は不要で、基板１に直接支持枠１１２を封着し、
フェースプレート１１６、支持枠１１２、基板１にて外
囲器１１８を構成してもよい。また、フェースプレート
１１６、リアプレート１１１の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器１１８とすることもでき
る。

【００８５】蛍光膜１１４は、モノクロームの場合は蛍
光体１２２のみからなるが、カラーの蛍光膜１１４の場
合は、蛍光体１２２の配列により、ブラックストライプ
（図９（ａ））あるいはブラックマトリクス（図９
（ｂ））等と呼ばれる黒色導伝材１２１と蛍光体１２２
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体１２２間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜１１４におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材１２１の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。

【００８６】ガラス基板１１３に蛍光体１２２を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。

【００８７】また、図８に示されるように、蛍光膜１１
４の内面側には通常メタルバック１１５が設けられる。
メタルバック１１５の目的は、蛍光体１２２（図９参
照）の発光のうち内面側への光をガラス基板１１３側へ
鏡面反射することにより輝度を向上すること、電子ビー
ム加速電圧を印加するための電極として作用すること、
外囲器１１８内で発生した負イオンの衝突によるダメー
ジからの蛍光体１２２の保護等である。メタルバック１
１５は、蛍光膜１１４の作製後、蛍光膜１１４の内面側
表面の平滑化処理（通常フィルミングと呼ばれる）を行
い、その後Ａｌを真空蒸着等で堆積することで作製でき
る。

【００８８】フェースプレート１１６には、更に蛍光膜
１１４の導電性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）を設けてもよい。

【００８９】前述の封着を行う際、カラーの場合は各色
蛍光体１２２と表面伝導型電子放出素子１０４とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。

【００９０】外囲器１１８内は、不図示の排気管を通
じ、１０^-7ｔｏｒｒ程度の真空度にされ、封止される。
また、外囲器１１８の封止を行う直前あるいは封止後
に、ゲッター処理を行うこともある。これは、外囲器１
１８内の所定の位置に配置したゲッター（不図示）を加
熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂ
ａ等が主成分であり、該蒸着膜の吸着作用により、例え
ば１×１０^-5〜１×１０^-7ｔｏｒｒの真空度を維持する
ためのものである。

【００９１】上述の表示パネル２０１は、例えば図１０
に示されるような駆動回路で駆動することができる。
尚、図１０において、２０１は表示パネル、２０２は走
査回路、２０３は制御回路、２０４はシフトレジスタ、
２０５はラインメモリ、２０６は同期信号分離回路、２
０７は変調信号発生器、Ｖ_x 及びＶ_a は直流電圧源であ
る。

【００９２】図１０に示されるように、表示パネル２０
１は、外部端子Ｄ_x1〜Ｄ_xm、外部端子Ｄ_y1〜Ｄ_yn及び高
圧端子Ｈｖを介して外部の電気回路と接続されている。
この内、外部端子Ｄ_x1〜Ｄ_xmには前記表示パネル２０１
内に設けられている表面伝導型電子放出素子、即ちｍ行
ｎ列の行列状にマトリクス配置された表面伝導型電子放
出素子群を１行（ｎ素子ずつ）順次駆動して行くための
走査信号が印加される。

【００９３】一方、外部端子Ｄ_y1〜Ｄ_ynには、前記走査
信号により選択された１行の各表面伝導型電子放出素子
の出力電子ビームを制御するための変調信号が印加され
る。また、高圧端子Ｈｖには、直流電圧源Ｖ_a より、例
えば１０ｋＶの直流電圧が供給される。これは表面伝導
型電子放出素子より出力される電子ビームに、蛍光体を
励起するのに十分なエネルギーを付与するための加速電
圧である。

【００９４】走査回路２０２は、内部にｍ個のスイッチ
ング素子（図１０中Ｓ₁ 〜Ｓ_m で模式的に示す）を備え
るもので、各スイッチング素子Ｓ₁ 〜Ｓ_m は、直流電圧
電源Ｖ_x の出力電圧もしくは０Ｖ（グランドレベル）の
いずれか一方を選択して、表示パネル２０１の外部端子
Ｄ_x1〜Ｄ_xmと電気的に接続するものである。各スイッチ
ング素子Ｓ₁ 〜Ｓ_m は、制御回路２０３が出力する制御
信号Ｔ_scanに基づいて動作するもので、実際には、例え
ばＦＥＴのようなスイッチング機能を有する素子を組み
合わせることにより容易に構成することが可能である。

【００９５】本例における前記直流電圧源Ｖ_x は、前記
表面伝導型電子放出素子の特性（しきい値電圧）に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。

【００９６】制御回路２０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路２０６より送られる同期信号Ｔ_syncに
基づいて、各部に対してＴ_scan、Ｔ_sft 及びＴ_mry の各
制御信号を発生する。

【００９７】同期信号分離回路２０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離（フィルター）回路を用いれば、
容易に構成できるものである。同期信号分離回路２０６
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Ｔ_syncとして図示する。一方、前記テレビ
信号から分離された画像の輝度信号成分を便宜上ＤＡＴ
Ａ信号と図示する。このＤＡＴＡ信号はシフトレジスタ
２０４に入力される。

【００９８】シフトレジスタ２０４は、時系列的にシリ
アル入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路２０３より送られる制御信号Ｔ_sft に基づいて作動
する。この制御信号Ｔ_sft は、シフトレジスタ２０４の
シフトクロックであると言い換えてもよい。また、シリ
アル／パラレル変換された画像１ライン分（表面伝導型
電子放出素子のｎ素子分の駆動データに相当する）のデ
ータは、Ｉ_d1〜Ｉ_dnのｎ個の並列信号として前記シフト
レジスタ２０４より出力される。

【００９９】ラインメモリ２０５は、画像１ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路２０３より送られる制御信号Ｔ_mry に従って適
宜Ｉ_d1〜Ｉ_dnの内容を記憶する。記憶された内容は、Ｉ
_d'1 〜Ｉ_d'n として出力され、変調信号発生器２０７に
入力される。

【０１００】変調信号発生器２０７は、前記画像データ
Ｉ_d'1 〜Ｉ_d'n の各々に応じて、表面伝導型電子放出素
子の各々を適切に駆動変調するための信号源で、その出
力信号は、端子Ｄ_y1〜Ｄ_ynを通じて表示パネル２０１内
の表面伝導型電子放出素子に印加される。

【０１０１】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。

【０１０２】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第１には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第２には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。

【０１０３】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器２０７としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器２０７としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。

【０１０４】シフトレジスタ２０４やラインメモリ２０
５は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル／パラレル変換や記憶が
所定の速度で行えるものであればよい。

【０１０５】デジタル信号式を用いる場合には、同期信
号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化
する必要がある。これは同期信号分離回路２０６の出力
部にＡ／Ｄ変換器を設けることで行える。

【０１０６】また、これと関連して、ラインメモリ２０
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器２０７に設けられる回路が若干異なるも
のとなる。

【０１０７】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器２０７は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器（カウン
タ）及び計数器の出力値と前記メモリの出力値を比較す
る比較器（コンパレータ）を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。

【０１０８】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路（ＶＣＯ）を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。

【０１０９】以上のような表示パネル２０１及び駆動回
路を有する画像形成装置は、端子Ｄ_x1〜Ｄ_xm及びＤ_y1〜
Ｄ_ynから電圧を印加することにより、必要な表面伝導型
電子放出素子から電子を放出させることができ、高圧端
子Ｈｖを通じて、メタルバック１１５あるいは透明電極
（不図示）に高電圧を印加して電子ビームを加速し、加
速した電子ビームを蛍光膜１１４に衝突させることで生
じる励起・発光によって、ＮＴＳＣ方式のテレビ信号に
応じてテレビジョン表示を行うことができるものであ
る。

【０１１０】尚、以上説明した構成は、表示等に用いら
れる画像形成装置を得る上で必要な概略構成であり、例
えば各部材の材料等、詳細な部分は上述の内容に限られ
るものではなく、画像形成装置の用途に適するよう、適
宜選択されるものである。また、入力信号としてＮＴＳ
Ｃ方式を挙げたが、本発明に係る画像形成装置はこれに
限られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他
の方式でもよく、更にはこれらよりも多数の走査線から
なるＴＶ信号、例えばＭＵＳＥ方式を初めとする高品位
ＴＶ方式でもよい。

【０１１１】次に、参考例として、前述の梯型配置の電
子源及びこれを用いた画像形成装置の一例について図１
１及び図１２を用いて説明する。

【０１１２】図１１において、１は基板、１０４は表面
伝導型電子放出素子、３０４は表面伝導型電子放出素子
１０４を接続する共通配線で１０本設けられており、各
々外部端子Ｄ₁ 〜Ｄ₁₀を有している。

【０１１３】表面伝導型電子放出素子１０４は、基板１
上に並列に複数個配置されている。これを素子行と呼
ぶ。そしてこの素子行が複数行配置されて電子源を構成
している。

【０１１４】各素子行の共通配線３０４（例えば外部端
子Ｄ₁ とＤ₂ の共通配線３０４）間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線Ｄ₂ 〜Ｄ₉ について、夫々
相隣接する共通配線３０４、即ち夫々相隣接する外部端
子Ｄ₂ とＤ₃ ，Ｄ₄ とＤ₅ ，Ｄ₆ とＤ₇ ，Ｄ₈ とＤ₉ の
共通配線３０４を一体の同一配線としても行うことがで
きる。

【０１１５】図１２は、上記梯型配置の電子源を備えた
参考例としての表示パネル３０１の構造を示す図であ
る。

【０１１６】図１２中３０２はグリッド電極、３０３は
電子が通過するための開口、Ｄ₁ 〜Ｄ_m は各表面伝導型
電子放出素子に電圧を印加するための外部端子、Ｇ₁ 〜
Ｇ_nはグリッド電極３０２に接続された外部端子であ
る。また、各素子行間の共通配線３０４は一体の同一配
線として基板１上に形成されている。

【０１１７】尚、図１２において図８と同じ符号は同じ
部材を示すものであり、図８に示される単純マトリクス
配置の電子源を用いた表示パネル２０１との大きな違い
は、基板１とフェースプレート１１６の間にグリッド電
極３０２を備えている点である。

【０１１８】基板１とフェースプレート１１６の間に
は、上記のようにグリッド電極３０２が設けられてい
る。このグリッド電極３０２は、表面伝導型電子放出素
子１０４から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直行して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子１０４に対応して１個ずつ円
形の開口３０３を設けたものとなっている。

【０１１９】グリッド電極３０２の形状や配置位置は、
必ずしも図１２に示すようなものでなければならないも
のではなく、開口３０３をメッシュ状に多数設けること
もあり、またグリッド電極３０２を、例えば表面伝導型
電子放出素子１０４の周囲や近傍に設けてもよい。

【０１２０】外部端子Ｄ₁ 〜Ｄ_m 及びＧ₁ 〜Ｇ_n は不図
示の駆動回路に接続されている。そして、素子行を１列
ずつ順次駆動（走査）して行くのと同期してグリッド電
極３０２の列に画像１ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜１１４への照射を制御
し、画像を１ラインずつ表示することができる。

【０１２１】以上のように、本発明は、単純マトリクス
配置を用いたもので、電子源の他、上述したテレビジョ
ン放送の表示装置のみならず、テレビ会議システム、コ
ンピューター等の表示装置として好適な画像形成装置が
得られる。更には、感光ドラムとで構成した光プリンタ
ーの露光装置の製造にも用いることができるものであ
る。

【０１２２】

【実施例及び作用】［参考例１及び参考例２］図１
（ａ）、（ｂ）に示した平面型の表面伝導型電子放出素
子を前述の図２に示す工程に従って作製した。

【０１２３】先ず、石英基板１に素子電極用薄膜として
厚さ５ｎｍのＴｉ、引き続き厚さ３０ｎｍのＰｔを真空
蒸着法により成膜した。その上にレジストをスピンナー
コートし、素子電極パターン用マスクを用いて露光し、
現像処理してレジストの素子電極パターンを形成した。
次にエッチングにより余分な素子電極用薄膜を除去した
後、上記レジストを除去し、所望のパターンの素子電極
２、２’を得た（図２（ａ））。

【０１２４】Ｃｒ膜をスパッタリング法により素子全面
に成膜した上に、レジストをスピンナーコートし、ホト
マスクを用いて露光・現像し後述のＰｄＯ膜形成のため
のレジストパターンを形成してエッチングによって不要
なＣｒを除去し、開口部を形成、レジストを除去した。

【０１２５】次に有機Ｐｄ錯体溶液（ｃｃｐ４２３０；
奥野製薬株式会社製）を上記素子上にスピンナーコート
し、３００℃１２分間の熱処理を行う。この工程を３回
繰り返し、所望の厚さの第１の導電性薄膜であるＰｄＯ
膜３を得た（図２（ｂ））。

【０１２６】一対の素子電極２、２’間にパルス幅０．
１ｍｓｅｃ、パルス間隔１１０ｍｓｅｃ、パルス高さを
０Ｖから１４Ｖまで５Ｖ／ｍｉｎで徐々に上昇させた矩
形波パルス電圧を印加し、第１の亀裂２２を第１のＰｄ
Ｏ膜３に形成した（図２（ｃ））。

【０１２７】更に、第１のＰｄＯ膜３及び第１の亀裂２
２上に第１のＰｄＯ膜３の成膜工程と同様に、有機Ｐｄ
錯体溶液を塗布・熱処理し、第２の導電性薄膜であるＰ
ｄＯ膜４を得（図２（ｄ））、同様に電圧を印加して第
２の亀裂２３を形成し（図２（ｅ））、参考例１の表面
伝導型電子放出素子とした。但し、第２のＰｄＯ膜作製
工程において、有機Ｐｄ錯体溶液の塗布・熱処理工程は
１回のみである。

【０１２８】上記第１のＰｄＯ膜の通電処理工程を省略
し、続けて第２のＰｄＯ膜に相当する有機ＰｄＯ錯体溶
液の塗布・熱処理工程を行なってから、通電処理を行な
う以外は参考例１と同様にして同じ膜厚のＰｄＯ膜を有
する参考例２の表面伝導型電子放出素子を作製した。

【０１２９】参考例１と参考例２により作製した表面伝
導型電子放出素子のＩ_e ，Ｉ_f を、図４に示す測定評価
系により測定した。印加した電圧は、１４Ｖの矩形波パ
ルスで、パルス間隔１０ｍｓｅｃ、パルス幅０．１ｍｓ
ｅｃである。また、アノード電極４１と表面伝導型電子
放出素子との距離は２ｍｍ、アノード電極４１の電圧は
１ｋＶである。

【０１３０】Ｉ_e ，Ｉ_f は素子毎に少しずつ異なるが、
参考例１が参考例２に比べ、Ｉ_e でおよそ５倍、Ｉ_f で
およそ２倍程度大きな値を示した。Ｉ_e の向上がＩ_f の
向上を上回るということは、少ない消費電力で十分な性
能の表面伝導型電子放出素子を設計できるということで
あり、極めて望ましい結果が得られた。

【０１３１】［実施例１及び比較例１］本発明第１の実
施例として、図６に示す単純マトリクス配列の電子源を
図１３に従って作製した。図１３中、図１及び図６と同
じ符号は同じ部材を示す。

【０１３２】先ず洗浄した青板ガラスの基板１上に真空
蒸着法により厚さ５ｎｍのＣｒ膜、厚さ６００ｎｍのＡ
ｕ膜を順次積層した後、フォトレジスト（ＡＺ１３７
０；ヘキスト社製）をスピンナーにより回転塗布ベーク
した後、フォトマスク像を露光、現像して下配線のレジ
ストパターンを形成し、Ａｕ／Ｃｒ積層膜をウエットエ
ッチングして下配線であるＸ方向配線１０２を形成し
た。その上に基板全面に厚さ０．１μｍのシリコン酸化
膜を層間絶縁層１３１として高周波スパッタ法により積
層し、コンタクトホールを形成するためのフォトレジス
トパターンを作製し、これをマスクとして上記層間絶縁
層１３１をエッチングしてコンタクトホール１３２を形
成した。尚、エッチングはＣＦ₄ とＨ₂ ガスを用いたＲ
ＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｈｃｉｎｇ）法
によった（ａ）。

【０１３３】次に、素子電極と素子電極間ギャップとな
るべきパターンをフォトレジスト（ＲＤ−２０００Ｎ−
４１；日立化成株式会社製）で形成し、真空蒸着法によ
り厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＮｉを順次積層
した。フォトレジストパターンを有機溶剤で溶解し、Ｎ
ｉ／Ｔｉ堆積膜をリフトオフし、２μｍのギャップ１３
３を有する素子電極２、２’を得た（ｂ）。

【０１３４】素子電極２、２’上に上配線のフォトレジ
ストパターンを形成した後、厚さ５ｎｍのＴｉ、厚さ１
００ｎｍのＡｕを順次堆積した。リフトオフにより不要
部分を除去してＹ方向配線１０３を形成した。次に、コ
ンタクトホール１３２以外をカバーするようにレジスト
膜を形成し、真空蒸着法により厚さ５ｎｍのＴｉ、厚さ
５００ｎｍのＡｕを順次積層した。リフトオフにより不
要部分を除去することにより、コンタクトホール１３２
を埋め込んだ（ｃ）。

【０１３５】参考例１と同様にして、ＣｒマスクのＰｄ
Ｏパターンを形成し、有機Ｐｄ錯体溶液（ｃｃｐ４２３
０；奥野製薬株式会社製）をスピンナーにより回転塗布
し、３００℃１２分間焼成しＰｄＯ膜とする。この操作
を３回繰り返しＰｄＯ膜を所望の厚さにした後、リフト
オフにより不要なＰｄＯをＣｒマスクと共に取り除き、
第１のＰｄＯ膜３を形成する。

【０１３６】この状態の基板を、図７に示すようにＹ方
向配線１０３を共通接続し、Ｘ方向配線１０２を１ライ
ンずつフォーミング処理して第１の亀裂２２を形成し
た。印加するパルスは参考例１で用いた波形と同じもの
である。

【０１３７】上記第１のＰｄＯ膜成膜工程と同様にして
第２のＰｄＯ膜４を形成した。但し、ＰｄＯの塗布・焼
成は１回のみである。次に逆側のＸ方向配線他端をパル
ス発生器７２に接続して同様に通電し、第２の亀裂２３
を形成（ｄ）して本実施例の電子源を完成した。

【０１３８】第１のＰｄＯ膜の通電処理を省略し、有機
Ｐｄ錯体溶液の塗布・焼成を４回繰り返して行なう以外
は実施例１と同様にして、ほぼ同じ厚さの電子放出部を
含む薄膜を有する比較例１の電子源を作製した。

【０１３９】実施例１及び比較例１の電子源を図１４に
示す測定評価系に取り付け、全ての表面伝導型電子放出
素子を時間順次に走査駆動した。表面伝導型電子放出素
子は素子に印加される電圧が一定の閾値以下ではほとん
ど電流が流れず、電子放出も示さないという非線形な特
性を示す。この性質を利用し、駆動中のＸ方向配線に駆
動パルスを印加し、点灯するべき表面伝導型電子放出素
子につながるＹ方向配線をグランドレベルに、他のＹ方
向配線をグランドレベルとパルスの最大電圧の中ほど
（半選択電圧）に設定することにより、所望の位置の素
子のみに電子を放出させることができる。

【０１４０】図１４の系の説明をする。図１４中、１４
１は真空槽であり、不図示の排気系により、５×１０^-5
Ｐａ以下に排気されている。１４２は窓、１は電子源基
板、１４４は電子源の素子本体である。１４５、１４６
はＸ方向及びＹ方向配線の駆動用配線である。１４７は
前記配線に適当なパルスを印加するドライバーである。
１４８は引き出し電極で、アルミニウム製の枠に透明電
極のＩＴＯ薄膜を形成したガラスをはめ込み、その下面
に蛍光体を塗布したものである。

【０１４１】各素子に、駆動電圧１４Ｖ、半選択電圧７
Ｖとなるようにドライバー１４７で矩形波パルスを印加
した。引き出し電圧は５ｋＶである。

【０１４２】窓１４２を通して、電子放出による蛍光体
の発光を目視で観測したところ、比較例１の電子源で
は、Ｘ方向の一端（フォーミング時にパルス発生器を接
続していない方の端）付近がそのラインで最も輝度が低
くなっていた。一方、実施例１の電子源では、このよう
な両端で輝度が異なるといった傾向は見られず、更に輝
度のばらつきが比較例１に比べて明らかに小さくなって
おり、素子特性の均一性が向上していることが確認され
た。

【０１４３】尚、実施例１では導電性薄膜として、Ｐｄ
Ｏ微粒子膜を用いたが、他の導電性薄膜、例えば、Ａｕ
蒸着膜、ＳｎＯ₂ スパッタ膜などを用いても同様の効果
が得られる。

【０１４４】［実施例２］図１５は実施例１の電子源を
用いて構成した画像形成装置を、例えばテレビジョン放
送をはじめとする種々の画像情報源より提供される画像
情報を表示できるように構成した表示装置の一例を示す
ための図である。図中１７０はディスプレイパネル、１
５１はディスプレイパネルの駆動回路、１５２はディス
プレイコントローラ、１５３はマルチプレクサ、１５４
はデコーダ、１５５は入出力インターフェース回路、１
５６はＣＰＵ、１５７は画像生成回路、１５８、１５９
及び１６０は画像メモリインターフェース回路、１６１
は画像入力インターフェース回路、１６２及び１６３は
ＴＶ信号受信回路、１６４は入力部である。（尚、本表
示装置は、例えばテレビジョン信号のように映像情報と
音声情報の両方を含む信号を受信する場合には、当然映
像の表示と同時に音声を再生するものであるが、本発明
の特徴と直接関係しない音声情報の受信、分離、再生、
処理、記憶などに関する回路やスピーカーなどについて
は説明を省略する。）

【０１４５】以下、画像信号の流れに沿って各部を説明
してゆく。

【０１４６】先ず、ＴＶ信号受信回路１６３は、例えば
電波や空間光通信などのような無線伝送系を用いて伝送
されるＴＶ画像信号を受信するための回路である。受信
するＴＶ信号の方式は特に限られるものではなく、例え
ば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式などの
諸方式でも良い。また、これらよりさらに多数の走査線
よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとする
いわゆる高品位ＴＶ）は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。ＴＶ信号受信回路１６３で受信されたＴＶ
信号は、デコーダ１５４に出力される。

【０１４７】また、画像ＴＶ信号受信回路１６２は、例
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるＴＶ画像信号を受信するための回
路である。前記ＴＶ信号受信回路１６３と同様に、受信
するＴＶ信号の方式は特に限られるものではなく、また
本回路で受信されたＴＶ信号もデコーダ１５４に出力さ
れる。

【０１４８】また、画像入力インターフェース回路１６
１は、例えばＴＶカメラや画像読取スキャナーなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ１５４に出力さ
れる。

【０１４９】また、画像メモリインターフェース回路１
６０は、ビデオテープレコーダー（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ１５４に出力される。

【０１５０】また、画像メモリインターフェース回路１
５９は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
１５４に出力される。

【０１５１】また、画像メモリ−インターフェース回路
１５８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ１５
４に出力される。

【０１５２】また、入出力インターフェース回路１５５
は、本表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行なうのはもちろんのこと、場合によっては本
表示装置の備えるＣＰＵ１５６と外部との間で制御信号
や数値データの入出力などを行なうことも可能である。

【０１５３】また、画像生成回路１５７は、前記入出力
インターフェース回路１５５を介して外部から入力され
る画像データや文字・図形情報や、或いはＣＰＵ１５６
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。

【０１５４】本回路により生成された表示用画像データ
は、デコーダ１５４に出力されるが、場合によっては前
記入出力インターフェース回路１５５を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。

【０１５５】また、ＣＰＵ１５６は、主として本表示装
置の動作制御や、表示画像の生成、選択、編集に関わる
作業を行なう。

【０１５６】例えば、マルチプレクサ１５３に制御信号
を出力し、ディスプレイパネルに表示する画像信号を適
宜選択したり組み合わせたりする。また、その際には表
示する画像信号に応じてディスプレイパネルコントロー
ラ１５２に対して制御信号を発生し、画面表示周波数や
走査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。

【０１５７】また、前記画像生成回路１５７に対して画
像データや文字・図形情報を直接出力したり、或いは前
記入出力インターフェース回路１５５を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。

【０１５８】尚、ＣＰＵ１５６は、むろんこれ以外の目
的の作業にも関わるものであっても良い。例えば、パー
ソナルコンピュータやワードプロセッサなどのように、
情報を生成したり処理する機能に直接関わっても良い。

【０１５９】或いは、前述したように入出力インターフ
ェース回路１５５を介して外部のコンピュータネットワ
ークと接続し、例えば数値計算などの作業を外部機器と
協同して行なっても良い。

【０１６０】また、入力部１６４は、前記ＣＰＵ１５６
に使用者が命令やプログラム、或いはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置など多様な入力機器を用いることが可能である。

【０１６１】また、デコーダ１５４は、前記１５７ない
し１６３より入力される種々の画像信号を３原色信号、
または輝度信号とＩ信号、Ｑ信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ１
５４は内部に画像メモリを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。また、画像メモリを備えることにより、静
止画の表示が容易になる、或いは前記画像生成回路１５
７及びＣＰＵ１５６と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
行なえるようになるという利点が生まれるからである。

【０１６２】また、マルチプレクサ１５３は前記ＣＰＵ
１５６より入力される制御信号に基づき表示画像を適宜
選択するものである。即ち、マルチプレクサ１５３はデ
コーダ１５４から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路１５１に出力
する。その場合には、一画面表示時間内で画像信号を切
り換えて選択することにより、いわゆる多画面テレビの
ように、一画面を複数の領域に分けて領域によって異な
る画像を表示することも可能である。

【０１６３】また、ディスプレイパネルコントローラ１
５２は、前記ＣＰＵ１５６より入力される制御信号に基
づき駆動回路１５１の動作を制御するための回路であ
る。

【０１６４】先ず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源（不図示）の動作シーケンスを制御するための信
号を駆動回路１５１に対して出力する。

【０１６５】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法（例
えばインターレースかノンインターレースか）を制御す
るための信号を駆動回路１５１に対して出力する。

【０１６６】また、場合によっては表示画像の輝度、コ
ントラスト、色調、シャープネスといった画質の調整に
関わる制御信号を駆動回路１５１に対して出力する場合
もある。

【０１６７】また、駆動回路１５１は、ディスプレイパ
ネル１７０に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ１５３から入力される画像信
号と、前記ディスプレイパネルコントローラ１５２より
入力される制御信号に基づいて動作するものである。

【０１６８】以上、各部の機能を説明したが、図１５に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル１
７０に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ１５４に
おいて逆変換された後、マルチプレクサ１５３において
適宜選択され、駆動回路１５１に入力される。一方、デ
ィスプレイコントローラ１５２は、表示する画像信号に
応じて駆動回路１５１の動作を制御するための制御信号
を発生する。駆動回路１５１は、上記画像信号と制御信
号に基づいてディスプレイパネル１７０に駆動信号を印
加する。これにより、ディスプレイパネル１７０におい
て画像が表示される。これらの一連の動作は、ＣＰＵ１
５６により統括的に制御される。

【０１６９】また、本表示装置においては、前記デコー
ダ１５４に内蔵する画像メモリや、画像生成回路１５７
及びＣＰＵ１５６が関与することにより、単に複数の画
像情報の中から選択したものを表示するだけでなく、表
示する画像情報に対して、例えば拡大、縮小、回転、移
動、エッジ強調、間引き、補間、色変換、画像の縦横比
変換などをはじめとする画像処理や、合成、消去、接
続、入れ替え、はめ込みなどをはじめとする画像編集を
行なうことも可能である。また、本実施例の説明では、
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行なうための専用
回路を設けても良い。

【０１７０】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピューターの端末機器、ワ
ードプロセッサをはじめとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
或いは民生用として極めて応用範囲が広い。

【０１７１】尚、上記図１５は、表面伝導型電子放出素
子を電子源とするディスプレイパネルを用いた表示装置
の構成の一例を示したに過ぎず、これのみに限定される
ものでないことは言うまでもない。例えば図１５の構成
要素のうち使用目的上必要のない機能に関わる回路は省
いても差し支えない。またこれとは逆に、使用目的によ
ってはさらに構成要素を追加しても良い。例えば、本表
示装置をテレビ電話機として応用する場合には、テレビ
カメラ、音声マイク、照明機、モデムを含む送受信回路
などを構成要素に追加するのが好適である。

【０１７２】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子源とするディスプレイパネルの薄
型化が容易なため、表示装置の奥行きを小さくすること
ができる。それに加えて、表面伝導型電子放出素子を電
子源とするディスプレイパネルは大画面化が容易で輝度
が高く視野角特性にも優れるため、本表示装置は臨場感
あふれ迫力に富んだ画像を視認性良く表示することが可
能である。

【０１７３】更に、本発明で得られる電子源は、各表面
伝導型電子放出素子間での電子放出特性が均一であるた
め、形成される画像の画質が高く、また高精細な画像の
表示も可能である。

【０１７４】

【発明の効果】以上説明したように、本発明で得られる
電子源における表面伝導型電子放出素子は、Ｉ_e 、Ｉ
_f 、電子放出効率Ｉ_e ／Ｉ_f が大きく、且つ均一な電子
放出特性を示す。しかも、当該表面伝導型電子放出素子
を備えた電子源は特別な電気的制御等煩雑な工程を経る
ことなく容易に作製することができる。

【０１７５】更に本発明で製造される電子源において
は、配線抵抗に起因する電子放出特性の不均一も抑制さ
れるため、各素子に対応する輝点の輝度が均一であり、
該電子源を用いて構成した画像形成装置において、むら
のない良好な画像を効率良く形成することができる。例
えば、蛍光体を画像形成製部材として用い、低電流で明
るい高品位なカラーフラットテレビ等表示装置が実現す
る。

【図面の簡単な説明】

【図１】本発明における表面伝導型電子放出素子の一実
施態様を示す模式図である。

【図２】本発明における表面伝導型電子放出素子の製造
工程例を示す図である。

【図３】本発明における表面伝導型電子放出素子の製造
に係る通電処理の電圧波形を示す図である。

【図４】本発明における表面伝導型電子放出素子の電子
放出特性を評価するための測定評価系を示す図である。

【図５】本発明における表面伝導型電子放出素子の電子
放出特性を示す図である。

【図６】本発明で得られる単純マトリクス電子源の模式
図である。

【図７】本発明における電子源のフォーミング時の配線
図である。

【図８】本発明で得られる画像形成装置の一実施態様を
示す図である。

【図９】本発明で得られる画像形成装置に用いる蛍光膜
を示す図である。

【図１０】本発明で得られる画像形成装置の一実施態様
のブロック図である。

【図１１】参考例としての梯子型電子源の模式図であ
る。

【図１２】梯子型電子源を用いた参考例としての画像形
成装置を示す図である。

【図１３】本発明の実施例１の電子源の製造工程を示す
図である。

【図１４】本発明における電子源の測定評価系を示す図
である。

【図１５】本発明の実施例２の画像形成装置の応用例の
ブロック図である。

【符号の説明】

１ 絶縁性基板 ２，２’ 素子電極 ３ 第１の導電性薄膜 ４ 第２の導電性薄膜 ５ 亀裂 ６ 段差形成部 ２２ 第１の亀裂 ２３ 第２の亀裂 ４０ 電流計 ４１ 電源 ４２ 電流計 ４３ 高電源 ４４ アノード電極 ４５ 真空装置 ４６ 排気ポンプ ７１ 共通電極 ７２ パルス発生器 ７３ シャント抵抗 １０２ Ｘ方向配線 １０３ Ｙ方向配線 １０４ 表面伝導型電子放出素子 １０５ 結線 １１１ リアプレート １１２ 支持枠 １１３ ガラス基板 １１４ 蛍光膜 １１５ メタルバック １１６ フェースプレート １１８ 外囲器 １２１ 黒色導伝材 １２２ 蛍光体 １３１ 層間絶縁層 １３２ コンタクトホール １３３ ギャップ １４１ 真空槽 １４２ 窓 １４４ 素子本体 １４５ Ｘ方向駆動用配線 １４６ Ｙ方向駆動用配線 １４７ ドライバー １４８ 引き出し電極 １４９ 電源 １５１ 駆動回路 １５２ ディスプレイパネルコントローラ １５３ マルチプレクサ １５４ デコーダ １５５ 入出力インターフェース １５６ ＣＰＵ １５７ 画像生成回路 １５８ 画像メモリーインターフェース １５９ 画像メモリーインターフェース １６０ 画像メモリーインターフェース １６１ 画像入力メモリーインターフェース １６２ ＴＶ信号受信回路 １６３ ＴＶ信号受信回路 １６４ 入力部 １７０ ディスプレイパネル ２０１ 表示パネル ２０２ 走査回路 ２０３ 制御回路 ２０４ シフトレジスタ ２０５ ラインメモリ ２０６ 同期信号分離回路 ２０７ 変調信号発生器 ３０１ 表示パネル ３０２ グリッド電極 ３０３ 開口 ３０４ 共通配線

フロントページの続き (56)参考文献 特開 平１−276530（ＪＰ，Ａ) 特開 平１−279541（ＪＰ，Ａ) 特開 平２−192638（ＪＰ，Ａ) 特開 平５−242793（ＪＰ，Ａ) 特開 平７−65702（ＪＰ，Ａ) 特開 平８−180795（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01J 1/30 H01J 9/02 H01J 31/12

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 マトリクス配置されたＸ方向配線とＹ方
   向配線とにそれぞれ分かれて接続されて対向する複数対
   の素子電極間に第１の導電性薄膜を形成し、Ｙ方向配線
   を共通結線して電圧印加手段の一方の極に接続すると共
   に、Ｘ方向配線の一端を順に上記電圧印加手段の他方の
   極に接続して、同じＸ方向配線に接続された一方の素子
   電極と該素子電極と対向してＹ方向配線に接続された他
   方の素子電極間の第１の導電性薄膜毎に電圧を印加して
   第１の導電性膜に亀裂を形成した後、前記素子電極間に
   第２の導電性薄膜を形成して、Ｘ方向配線の他端を順に
   上記電圧印加手段の他方の極に接続して、同じＸ方向配
   線に接続された一方の素子電極と該素子電極と対向して
   Ｙ方向配線に接続された他方の素子電極間の第２の導電
   性薄膜毎に電圧を印加して第２の導電性薄膜に亀裂を形
   成することを特徴とする電子源の製造方法。
2. 【請求項２】 第２の導電性薄膜の膜厚が第１の導電性
   薄膜の膜厚よりも小さいことを特徴とする請求項１記載
   の電子源の製造方法。
3. 【請求項３】 少なくとも、請求項１又は２の製造方法
   によって製造された電子源と画像形成部材とを組み合わ
   せることを特徴とする画像形成装置の製造方法。