KR100220214B1 - 전자 방출 소자 및 그 제조 방법과, 이 소자를 포함한 전자원 및 화상 형성 장치 - Google Patents

전자 방출 소자 및 그 제조 방법과, 이 소자를 포함한 전자원 및 화상 형성 장치 Download PDF

Info

Publication number
KR100220214B1
KR100220214B1 KR1019950031317A KR19950031317A KR100220214B1 KR 100220214 B1 KR100220214 B1 KR 100220214B1 KR 1019950031317 A KR1019950031317 A KR 1019950031317A KR 19950031317 A KR19950031317 A KR 19950031317A KR 100220214 B1 KR100220214 B1 KR 100220214B1
Authority
KR
South Korea
Prior art keywords
electron
electron emission
electrode
substrate
electrodes
Prior art date
Application number
KR1019950031317A
Other languages
English (en)
Other versions
KR960012180A (ko
Inventor
야마노베마사또
쯔까모또다께오
야마모또게이스께
하마모또야스히로
Original Assignee
미따라이 하지메
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25273094A external-priority patent/JP2909702B2/ja
Priority claimed from JP25907494A external-priority patent/JP2923841B2/ja
Priority claimed from JP9416895A external-priority patent/JPH08273517A/ja
Priority claimed from JP7266199A external-priority patent/JPH0992183A/ja
Application filed by 미따라이 하지메, 캐논 가부시끼가이샤 filed Critical 미따라이 하지메
Publication of KR960012180A publication Critical patent/KR960012180A/ko
Application granted granted Critical
Publication of KR100220214B1 publication Critical patent/KR100220214B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165—Surface conduction emission type cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명의 목적은 기판상에 배열된 한 쌍의 소자 전극사이에 배치된 전자 방출 영역을 갖고 있는 전기전도성 박막을 포함하는 전자 방출 소자를 제공하는데 있다. 전자 방출 영역은 전극들 중 어느 한 전극과 기판에 의해 형성된 단차부에 근접 형성되어 있다.

Description

전자 방출 소자 및 그 제조 방법과, 이 소자를 포함한 전자원 및 화상 형성 장치
제1a 및 1b도는 제1 기본구조를 갖는 본 발명에 따른 표면 전도형 전자 방출 소자의 일실시예에 대한 개략도.
제2a 내지 2c 도는 제1a 및 1b도의 표면 전도형 전자 방출 소자에 대한 각기 다른 제조 단계에서의 개략 단면도.
제3a 및 3b도는 통전화 포밍처리시에 사용될 수 있는 전압 파형을 개략적으로 나타내는 그래프.
제4a 및 4b도는 제2 기본구조를 갖는 본 발명에 따른 표면 전도형 전자 방출 소자의 다른 실시예에 대한 개략도.
제5a 및 5b도는 본 발명에 따른 제조 방법의 제1 모드로 제조한 본 발명에 따른 표면 전도형 전자 방출 소자의 또다른 실시예에 대한 개략도.
제6a도는 본 발명에 따른 표면 전도형 전자 방출 소자와 이 소자의 제1 제조 방법에 대한 개략도.
제6b도는 본 발명에 따른 표면 전도형 전자 방출 소자와 이 소자의 제2 제조 방법에 대한 개략도.
제7a 및 7b도는 제3 기본구조를 갖는, 본 발명에 따른 표면 전도형 전자 방출 소자와 다른 실시예에 대한 개략도.
제8a 내지 8d도는 각기 다른 제조 단계에서의 제7a 및 7b도의 표면 전도형 전자 방출 소자에 대한 개략 단면도.
제9a 및 9b도는 변형된 제3 기본 구조를 갖는 본 발명에 따른 표면 전도형 전자 방출 소자의 다른 실시예에 대한 개략도.
제10a 내지 10c도는 제9a 및 9b도의 표면 전도형 전자 방출 소자에 대한 각기 다른 제조 단계에서의 개략 단면도.
제11도는 제1 기본구조를 갖는 표면 전도형 전자 방출 소자의 전자 방출 성능을 측정하기 위한 계측 시스템의 블럭도.
제12도는 제3 기본구조를 갖는 표면 전도형 전자 방출 소자의 다른 실시예에 대한 개략도.
제13도는 표면 전도형 전자 방출 소자 또는 전자원의 소자전압 Vf와 소자전류 If, 소자전압 Vf와 방출전류 Ie간의 일반적인 관계를 도시하는 그래프.
제14도는 단순한 매트릭스 구성을 갖는 전자원에 대한 개략도.
제15도는 본 발명에 따른, 제3 기본구조(제어 전극용 배선이 제공됨)를 갖는 표면 전도형 전자 방출 소자의 단순 매트릭스 구성의 전자원에 대한 개략도.
제16도는 본 발명에 따른, 제3 기본구조(행 방향 배선을 제어 전극용 배선으로 사용함)를 갖는 표면 전도형 전자 방출 소자의 단순 매트릭스 구성의 전자원에 대한 개략도.
제17도는 단순 매트릭스 구성의 전자원을 구비한 표시 패널의 일부 절단면에 대한 개략 사시도.
제18a 및 18b도는 화상 형성 장치의 표시 패널의 형광막에 대한 가능한 두가지 구성을 나타내는 개략도.
제19도는 NTSC 시스템 텔레비젼 신호에 따른 화상을 표시하는 화상 형성장치의 구동 회로에 대한 블럭도.
제20도는 사다리 배선형 전자원에 대한 개략 평면도.
제21도는 사다리 배선형 전자원을 구비한 표시 패널의 일부 절단면에 대한 개략 사시도.
제22aa 내지 22ac와 22ba 내지 22bc도는 [예 2]의 표면 전도형 전자 방출 소자에 대한 각기 다른 제조 단계에서의 개략 단면도.
제23a 및 23b도는 전자 방출 역역이 도시된 [예 2]의 표면 전도형 전자 방출 소자에 대한 개략 평면도.
24aa 내지 24ac와 24ba 내지 24bc도는 [예 2]의 표면 전도형 전자 방출 소자에 대한 각기 다른 제조 단계에서의 개략 단면도.
제25a 및 25b도는 전자 방출 영역이 도시된 [예 2]의 표면 전도형 전자 방출 소자에 대한 개략 평면도.
제26도는 [예 3]의 단순 매트릭스 구성을 갖는 전자원에 대한 개략 평면도.
제27도는 제26도의 전자원 일부에 대한 개략적인 단면도.
제28a 내지 28d도는 제26도의 전자원에 대한 각기 다른 제조 단계에서의 개략 단면도.
제29a 내지 29d도는 제26도의 전자원에 대한 각기 다른 제조 단계에서의 개략 단면도.
제30도는 [예 4]의 화상 형성 장치에 대한 블럭도.
제31a 내지 31d도는 제2 기본구조를 갖는 [예 5]의 표면 전도형 전자 방출 소자에 대한 각기 다른 제조 단계에서의 개략단면도.
32aa 내지 32ac와 32ba 내지 32bc도는 [예 6]의 표면 전도형 전자 방출 소자에 대한 각기 다른 제조단계에서의 개략단면도.
제33a 및 33b도는 전자 방출 영역이 도시된 [예 6]의 표면 전도형 전자 방출 소자에 대한 개략평면도.
제34a 내지 34c도는 [예 7]의 표면 전도형 전자 방출 소자에 대한 각기 다른 제조단계에서의 개략 단면도.
제35aa 내지 35ac와 35ba 내지 35bc도는 [예 8]의 표면 전도형 전자 방출 소자에 대한 각기 다른 제조단계에서의 개략 단면도.
제36a 및 36b도는 전자 방출 영역이 도시된 [예 8]의 표면 전도형 전자 방출 소자에 대한 개략 평면도.
제37aa 내지 37ad와 37ba 내지 37bd도는 제2 기본 구조를 갖는 [예 10]의 표면 전도형 전자 방출 소자에 대한 각기 다른 제조 단계에서의 개략 단면도.
제38도는 [예 11]의 단순 매트릭스 구성을 갖는 전자원에 대한 개략 평면도.
제39도는 제38도의 전자원 일부에 대한 개략적인 단면도.
제40a 내지 40d도는 제38도의 전자원에 대한 각기 다른 제조 단계에서의 개략 단면도.
제41a 내지 41d도는 제38도의 전자원에 대한 각기 다른 제조 단계에서의 개략 단면도.
제42aa 내지 42ac와 42ba 내지 42bc도는 [예 12]의 표면 전도형 전자 방출 소자에 대한 각기 다른 제조 단계에서의 개략 단면도.
제43도는 단일 제조 단계에서의 [예 12]의 표면 전도형 전자 방출 소자에 대한 개략 단면도.
제44도는 [예 14]의 단순 매트릭스 구성을 갖는 전자원에 대한 개략 평면도.
제45도는 제44도의 전자원 일부에 대한 개략적인 단면도.
제46a 내지 46d도는 제44도의 전자원에 대한 각기 다른 제조 단계에서의 개략 단면도.
제47a 내지 47d도는 제44도의 전자원에 대한 각기 다른 제조 단계에서의 개략 단면도.
제48도는 본 발명에 따른, 제4 기본 구조(제어 전극용 배선이 제공됨)를 갖는 표면 전도형 전자 방출 소자의 단순 매트릭스 구성의 전자원에 대한 개략도.
제49도는 [예 15]의 사다리형 구성을 갖는 전자원 중 어느 한 전자원 일부에 대한 개략적인 평면도.
제50도는 [예 15]의 사다리형 구성을 갖는 전자원 중 다른 전자원 일부에 대한 개략적인 평면도.
제51도는 [예 15]의 사다리형 구성을 갖는 전자원 중 어느 한 전자원을 구비한 표시 패널의 일부 절단면에 대한 개략 사시도.
제52도는 NTSC 시스템 텔레비젼 신호에 따르며 [예 15]의 사다리형 구성을 갖는 전자원 중 어느 하나를 구비한 화상 표시용 화상 형성 장치의 구동 회로에 대한 블럭도.
제53도는 제52도의 화상 형성 장치의 동작 구동 방법을 나타내는 타이밍 챠트.
제54도는 [예 15]의 사다리형 구성을 갖는 전자원중 다른 전자원을 구비한 표시 패널의 일부절단면에 대한 개략 사시도.
제55도는 NTSC 시스템 텔레비젼 신호에 따르며 [예 15]의 사다리형 구성의 전자원 중 다른 전자원을 구비한 화상 표시용 화상 형성 장치 중 다른 장치의 구동 회로에 대한 블럭도.
제56도는 제55도의 화상 형성 장치의 동작 구동 방법을 나타내는 타이밍 챠트.
제57도는 본 발명에 따르며 제4 기본구조(행 방향 배선을 제어 전극용 배선
으로도 사용함)를 갖는 표면 전도형 전자 방출 소자의 단순 매트릭스 구성의 전자원에 대한 개략도.
제58도는 [예 11]의 단순 매트릭스 구성의 전자원을 구비한 표시 패널의 일부 절단면에 대한 개략 사시도.
제59도는 [예 14]의 단순 매트릭스 구성의 전자원을 구비한 표시 패널의 일부 절단면에 대한 개략 사시도.
제60도는 기본 구조를 갖는 종래의 표면 전도형 전자 방출 소자에 대한 개략도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 기판 2 : 전자 방출 영역
3 : 전기전도성 박막 4, 5, 6 : 절연층
7 : 제어 전극 31 : 유기 금속 용액 미립자
32 : 마스크 부재 33 : 노즐
201 : 표시 패널
발명의 배경
발명의 분야
본 발명은 새로운 구조의 전자-방출 소자와, 이러한 전자-방출 소자를 구비
한 전자원 및 화상 형성 장치에 관한 것이다.
관련 기술
전자 방출 소자로서는 열전자 음극형과 냉음극형의 2종류가 알려져 있다.
냉음극 방출형은 전계 방출형(이하, FE형으로 칭함) 소자, 금속/절연층/금속형(이하, MIM형으로 칭함) 전자 방출 소자 및 표면 전도형 전자 방출 소자를 비롯한 소자를 말한다. FE형 소자의 예로는 문헌[W. P. Dyke W. W. Dolan, Field emission, Advance in Electron Physics, 8, 89(1956) 및 C. A. Spindt, PHYSICAL Properties of thin-film field emission cathodes with molybdenium cones, J. App1. Phys., 47, 5248(1976)]에 기재된 것을 들 수가 있다.
MIM 소자의 예는 문헌[C. A. Mead, Operation of Tunnel-Emission Devices, J. App1. Phys., 32, 646(1961)]에 기재된 것을 들 수가 있다.
표면 전도형 전자 방출 소자의 예로서는 M. I. Elinson [Radio Eng. Electron Phys., 10, 1290(1965)]에 의해 제안된 것을 들 수 있다.
표면 전도형 전자 방출 소자는 전류를 막 표면에 평행으로 흐르도록 할 때 기판 상에 형성된 작은 박막 밖으로 전자가 방출되는 현상을 이용하여 실현한 것이다. 엘린슨이 이러한 유형의 소자를 위한 SnO2박막의 사용을 제안한 반면, 문헌[G. Dittmer: Thin Solid Fi1ms'', 9,317(1972)]에는 Au 박막의 사용이 제안되어 있고, 문헌[M. Hartwell and C.G. Fonstad: ''IEEE Trans. ED Conf., 519(1975)] 및 문헌[H. Araki et a1.: Vacuum, Vo1. 26, No. 1, p.22(1983)]에는 각각 In2O3/SnO2및 탄소 박막의 사용이 기재되어 있다.
첨부 도면 중 제60도는 하르트웰(M. Hartwel1)에 의해 제안된 전형적인 표면 전도형 전자 방출 소자를 개략적으로 예시하는 것이다. 제60도에서, 참조 번호(1)은 기판을 나타낸다. 참조 번호(3)은 일반적으로 스퍼터링에 의해 H 형상의 금속산화물 박막을 형성함으로서 제조되는 전기 전도성 박막을 나타내며, 이 박막이 후술하는 통전화 포밍(energization forming)이라 불리는 통전화 처리를 받을 때 그중 일부분이 전자 방출 영역(2)으로 된다. 또한, 제60도에서, 한 쌍의 소자 전극은 0.5 내지 1 mm의 길이 L 및 0.1 mm의 폭 W'으로 분리되어 있다.
종래에는, 전자 방출 영역(2)는 소자의 전기 전도성 박막(3)에 통전화 포밍이라 불리는 통전화 처리를 행함으로써 표면 전도형 전자 방출 소자 내에 형성된다.
통전화 포밍 처리에서, 일정한 DC 전압 또는 통상적으로 1V/분의 속도로 서서히 상승하는 DC 전압을 전기전도성 박막(3)의 대향 말단에 인가하여 막을 부분적으로 파괴, 변형 또는 변질시키고, 전기적으로 고저항성 상태인 전자 방출 영역(2)를 형성시킨다. 따라서, 전자 방출 영역(2)는 전자가 균열부분과 그들의 인접 영역으로부터 방출될 수 있도록 통상적으로 균열부분을 포함하는 전기전도성 박막(3)의 일부이다. 표면 전도형 전자 방출 소자가 일단 통전화 포밍 처리를 받으면 적정 전압이 전기 전도성 박막(3)에 인가되어 소자를 통해 전류가 흐를 때마다 전자 방출 영역(2)로부터 전자가 방출되어진다.
기판상에 상술된 형태의 복수의 표면 전도형 전자 방출 소자와, 상기 기판상에 애노드 전극을 배열시킴으로써 구현한 화상 표시 장치의 경우에는, 선택된 전자방출 영역들로부터 전자를 방출시키기 위한 전압을 전자 방출 소자의 소자 전극에 인가시키는 한편, 선택된 표면 전도형 전자 방출 소자의 전자 방출 영역들로부터 방출된 전자빔을 흡인하기 위한 다른 전압을 장치의 애노드 전극에 인가시킨다. 이러한 조건하에서, 표면 전도형 전자 방출 소자의 전자 방출 영역으로부터 방출되어진 전자들이 전자빔을 형성시키며, 이 전자빔은 소자 전극의 저전위측에서 고전위측까지 점차로 확산되는 포물선 궤도를 따라 애노드쪽으로 이동하여 결국에는 애노드 전극에 도달하게 된다. 전자빔의 궤도는 각 소자의 소자 전극에 인가되는 전위 전압차, 애노드 전극에 인가되는 전압 및, 애노드 전극과 전자 방출 소자간의 거리의 함수로서 정해진다.
화상 표시 장치는 또한 방출된 전자들이 픽셀과 충돌할 때 빚을 방출시키는 픽셀의 수만큼 애노드 전극상에 배열된 형광 부재를 더 구비하고 있다. 이러한 구성의 경우, 전자빔은 픽셀 또는 전자빔의 목표물의 크기에 대응하는 형상(profile)을 가져야하지만, 종래의 화상 표시 장치, 특히 대다수의 미세 픽셀을 구비한 고선명도 텔레비젼 수상기의 경우에는 반드시 이러한 요건을 만족하는 것은 아니다. 만일 이러한 요건을 만족하지 않으면, 전자빔은 결국에는 인접 픽셀들과 충돌하게 되어 화면상에 원치않는 칼라를 생성하여 표시화상의 품질을 저하시킨다.
또한, 화상 표시 장치가 매우 평면이고 소위 벽걸이 텔레비젼 수상기의 경우에서와 같이, 수십 인치의 대형 표시화면을 갖는 경우에는 후술되는 다른 문제가 초래될 수 있다.
이러한 화상 표시 장치의 표면 전도형 전자 방출 소자는, 통상적으로 얼라이너(aligner)의 성능과 수율(manufacturng yield)의 견지에서 각각의 표면 전도형 전자 방출 소자의 소자 전극들이 서로 2 내지 3 ㎛ 이하로 이격되어있는 경우에는 딥(deep) UV형 광원을 구비하고 소자 전극들이 3 ㎛ 이상으로 이격되어 있는 경우에는 일반 UV형 광원을 구비하는 얼라이너를 사용하여 패터닝 처리를 행하여 제조된다.
그러나, 공지되어 있는 임의의 얼라이너들은 직접 접촉 노출형이기 때문에,UV형으로 구성된 경우에는 기껏해야 수인치 폭의 비교적 작은 노출 면적을 갖고 있으므로 대형 노출 면적에는 실제적으로 적합하지가 않다. 일반 UV형의 얼라이너들의 노출면적은 10인치를 초과하지 않으므로 대형 화면 장치의 제조시에 적합한 수단은 아니다.
상술된 얼라이너의 문제점을 감안하여, 복수의 이러한 표면 전도형 전자 방출 소자를 구비하는 전자원 또는 이러한 전자원을 이용하는 화상 형성 장치에서는 각각의 표면 전도형 전자 방출 소자의 소자 전극을 분리하는 거리를 3 ㎛이상으로하는 것이 바람직하며, 보다 바람직하게는 수십 ㎛ 이상으로 한다.
반면에, 상술된 통전화 포밍처리의 결과로서, 표면 전도형 전자 방출 소자 내에서 형성된 전자 방출 영역은 특히 소자 전극들이 큰 간격으로 분리되어 있을 때 커브될 수 있으므로 이곳으로부터 방출되는 전자빔의 수렴이 저하된다. 따라서, 표면 전도형 전자 방출 소자의 제조시의 통전화 포밍처리에 의해 전자 방출 영역의 위치 및 형상의 정확도가 떨어지게되어 전자 방출 소자의 동작이 양호하지 않게 된다.
이와 같이, 소자 전극들이 큰 간격으로 분리되어 있는 복수의 표면 전도형 전자 방출 소자들을 구비하는 전자원과, 이러한 전자원을 이용하는 화상 형성 장치의 경우, 전자 방출 소자들을 전자 방출에 대해 균일하게 동작하지 않아 불균일한 휘도 분포를 일으키게 되며 또한 이들 소자들이 방출하는 전자빔이 소망하는 방향으로 수렴되지 않게 된다. 따라서, 이러한 장치의 화상 표시 성능은 희미한 화상을 제공할 정도로 떨어진다.
또한, 표면 전도형 전자 방출 소자 내에 전자 방출 영역을 형성하기 위한 통전화 포밍 처리시에, 각각의 소자는 일반적으로 수십 mw 내지 수백 mw 정도의 전력을 소모하므로, 복수의 표면 전도형 전자 방출 소자를 구비하는 전자원 또는 이러한 전자원을 이용하는 화상 형성 장치에서는 대량의 전력을 필요로 한다. 따라서, 통전화 포밍처리시에는 각 소자에 인가되는 전압에서 상당한 전압 강하가 발생되어 형성된 소자의 성능에서 균일성이 추가로 손상을 받게 된다. 어느 경우에는 이러한 균일성의 결여로 인해 통전화 포밍 처리 중에 기판이 균열될 수도 있다.
따라서, 상기한 문제점들을 감안하여, 본 발명의 제1 목적은 전자들을 충분히 고효율적으로 방출시켜 미세하게 형성된 전자빔을 발생시키는 전자 방출 소자와, 이러한 전자 방출 소자를 구비하여 고품질의 뚜렷하고 선명한 화상을 생성할 수 있는 화상 형성 장치를 제공하는데 있다.
본 발명의 제2 목적은 각각의 전자 방출 소자내에 포함된 소자 전극들이 서
로 3 ㎛ 이상, 바람직하게는 수십 ㎛ 이상 분리되어 있더라도 고품위의 뚜렷하고 선명한 화상을 생성할 수 있는 대형 표시 화면을 갖는 화상 형성 장치를 제공하는데 있다.
본 발명의 제3 목적은 상기한 문제점이 초래되지 않는 복수의 표면 전도형 전자 방출 소자를 구비하는 전자원을 사용함으로써 매우 정교하며, 뚜렷하고 선명한 화상을 생성할 수 있는 화상 형성 장치의 제조 방법을 제공하는데 있다.
요약하자면, 본 발명은 종래 기술에서 나타났던 상기한 문제점이 초래되지 않으며 대형이며 고품질의 전자원과 이러한 전자원을 사용하는 화상 형성 장치를 제조할 수 있는 새로운 표면 전도형 전자 방출 소자 및 그 제조 방법을 제공하려는 것이다.
본 발명은 또한 복수의 상기 표면 전도형 전자 방출 소자를 구비하는 전자원과 전자원을 사용하는 화상 형성 장치 및 그 제조 방법을 제공하려는 것이다.
본 발명의 한 특징에 따르면 전자 방출 영역이 기판상에 배열된 한 쌍의 전극사이에 배치되어 있는 전기전도성 박막을 구비하는 전자 방출 소자에 있어서, 상기 전자 방출 영역은 상기 전극들과 상기 기판에 의해 형성된 한 쌍의 단차부 중 하나에 근접 형성되어 있는 것을 특징으로 하고 있다.
본 발명의 다른 특징에 따르면, 기판상에 배열된 복수의 전자 방출 소자를 구비하는 전자원에 있어서, 상기 전자 방출 소자들은 상기에서 규정된 것인 것을 특징으로 하고 있다.
본 발명의 또다른 특징에 따르면, 전자원과 화상 형성 부재를 구비하는 화상형성 장치에 있어서, 상기 전자원은 상기에서 규정된 것인 것을 특징으로 한다.
본 발명의 또다른 특징에 따르면, 전자 방출 영역이 기판상에 배열된 한 쌍의 전극사이에 배치되어 있는 전기전도성 박막을 구비하는 전자 방출 소자로서, 상기전자 방출 영역이 상기 전극들 및 상기 기판에 의해 형성된 한 쌍의 단차부 중 하나의 근접 형성되어 있는 전자 방출 소자를, 전자 방출 영역을 형성하기 위한 전기전도성 박막을 형성하는 단계를 포함하여 제조하는 방법에 있어서, 상기 전기전도성 박막의 구성원소를 함유하는 용액을 상기 단계에서 노즐을 통해 분무시킨다.
바람직한 실시예의 설명
본 발명에 따른 전자 방출 소자의 제조 방법에 있어서, 전기전도성 박막은 한 쌍의 소자 전극에 의해 형성된 단차부중 어느 한 부분을 불충분하게 피복시키는 영역을 그 단차부에 근접한 위치 또한 바람직하게는 기판 표면에 근접한 위치에서 가져 그 영역에서 균열이 선별적으로 발생하여 전자 방출 영역이 형성될 수 있도록 제조된다. 따라서, 전자 방출 영역은 해당 단차부의 소자 전극에 근접 위치되어 전자 방출 소자로부터 방출된 전자빔은 이 빔이 개선된 수렴성으로 목표물에 도달할 때까지 해당 소자 전극의 전위에 의해 직접 영향을 받게 된다. 전자 방출 영역으로 부터 방출되는 전자빔의 수렴은 전자 방출 영역에 근접 위치된 소자 전극이 저전위로 유지되면 상당히 개선된다.
또한, 전자 방출 영역이 관련 소자 전극을 따라 형성되어 그 위치 및 형상을 충분히 제어할 수 있으므로, 종래 소자의 상응부와 다르게 커브되지 않게 되어 이로 부터 방출되는 전자빔은 소자 전극간의 거리가 짧은 종래의 전자 방출 소자로부터 방출되는 전자빔과 동일하게 수렴된다.
또한, 관련 단차부를 불충분하게 피복시키는 영역이 전기전도성 박막에 형성됨으로서 균열들이 선별적으로 발생되어 그곳에 전자 방출 영역이 형성되므로, 통전화 포밍에 필요한 전력 레벨은 종래 소자와 비교해 볼 때 현저하게 감소되어 제조된 전자 방출 소자의 동작은 종래의 소자에 비해 훨씬 더 양호해진다.
상기 전자 방출 소자는 전자 방출에 대해 보다 양호하게 동작할 수 있으며, 만일 전자 방출 소자를 동작시키는 제어 전극이 소자 전극상에 또는 소자 자체에 근접 배치되면 그 소자로부터 방출되는 전자빔은 보다 양호하게 제어될 수 있다. 제어 전극이 기판상에 배치되면, 전자빔의 궤도는 기판의 충전상태로 인한 왜곡이 없게된다.
본 발명에 따른 전자 방출 소자의 제조 방법에 의하면, 전기전도성 박막은 전기전도성 박막의 구성원소를 함유하는 용액을 분무함으로써 전자 방출 소자내에 형성된다. 이러한 방법은 안전하여 대형 표시 화면을 제조하는데 특히 적합하다. 전기전도성 박막의 구성원소를 함유하는 용액은 전기적으로 충전되거나 소자 전극 들은 관련 단차부를 불충분하게 피복시키는 영역을 형성시키기 위해 상기 용액을 분무하는 단계 동안 서로 다른 전위를 보유하도록 하여 상기 영역에서 선별적으로 균열이 생성되어 전자 방출 영역이 형성되는 것이 바람직한데, 그 이유는 이러한 구성의 경우, 전자 방출 영역은 소자 전극과 전기전도성 박막의 형상에는 관계 없이 관련 소자 전극을 따라 형성될 수 있으며, 전기전도성 박막은 기판에 견고하게 결합되어 매우 안정한 전자 방출 소자를 제조할 수 있기 때문이다.
이와 같이, 본 발명에 따른 방법으로 제조된 전자 방출 소자는 특히 전자 방출 영역의 위치 및 형상이 매우 균일하게 되어 그 동작도 일률적으로 된다.
본 발명에 따른 복수의 전자 방출 소자를 구비하는 전자원은 또한 이 소자가 상기 방법으로 제조되기 때문에 그 동작이 안정하고 일률적이다. 또한, 전자 방출 소자에 대한 통전화 포밍시에 필요한 전력이 높지 않으므로, 통전화 포밍처리시에 상당한 전압강하가 발생되지 않아 전자 방출 소자는 훨씬 더 일률적이며 안정하게 동작을 할 수 있다.
소자 전극들을 분리시키는 간격이 수 ㎛ 또는 수백 ㎛ 이상이면 전자 방출영역의 위치 및 형상을 양호하게 제어할 수 있으므로, 전자 방출 영역은 전자 빔의 커브이나 불량한 수렴과 같은 문제점은 전혀 없게 되어 본 발명에 따른 전자 방출 소자들을 고수율로 제조할 수가 있다.
따라서, 높은 수렴성의 전자빔을 생성할 수 있는 전자원을 낮은 비용이면서도 고수율로 제조할 수 있다.
또한, 본 발명에 따른 화상 형성 장치의 경우, 전자빔들은 이들이 장치의 화상 형성 부재와 충돌하므로 수렴성이 높아 특히 칼라가 선명하고 정교한 화상이 생성될 수 있다. 이 장치에 포함된 전자 방출 소자들이 일률적이며 효율적으로 동작하기 때문에, 대형 표시 화면에 적합하다.
지금부터, 본 발명은 전자 방출 소자, 복수의 상기 전자 방출 소자를 구비한 전자원 및, 상기 전자원을 사용하여 제조한 화상 형성 장치에 대해 바람직한 실시예를 통해 상세히 기술하고자 한다.
본 발명에 따른 전자 방출 소자는 3종류의 서로 다른 기본구조 중 하나의 제조될 수 있으며 2종류의 방법중 기본적으로 하나의 방법으로 제조될 수 있다.
(실시예 1)
이 실시예는 제1a 및 1b도에서 개략적으로 도시된 제1 기본 구조를 나타내도록 되어 있다. 제1a 및 1b도에서, 참조번호(1, 2 및 3)는 각각 기판, 전자 방출 영역, 및 전자 방출 영역을 포함한 전기전도성 박막을 나타내며, 참조번호(4 및 5)는 소자 전극을 나타낸다
기판(1)에 사용할 수 있는 재료로는 석영 유리, Na과 같은 불순물을 감소된 농도로 함유하는 유리, 석회 소다 유리, 스퍼티링으로 석회 소다 유리 상에 SiO2층을 형성함으로서 만든 유리 기판, 알루미늄과 같은 세라믹 물질 및 Si를 들수 있다.
마주보고 정렬된 소자 전극(4 및 5)는 임의의 고 전도성 재질(바람직한 후보재료로는 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu 및 Pd 등의 금속 및 이들의 합금), Pd, Ag, RuO2, Pd-Ag 및 유리로부터 선택된 금속 또는 금속산화물로 이루어진 프린트 가능한 전도성 재질, In2O3-SnO2와 같은 투명 전도성 재질 및 폴리실리콘과 같은 반도체 재질로 이루어질 수 있다.
본 발명에 따른 표면 전도형 전자 방출 소자를 제조하기 위한 소자 전극 사이의 거리 L, 소자 전극의 길이 W1, 전기전도성 박막(3)의 외형 및 다른 요소들은 상기 소자의 용도에 따라 결정할 수 있다.
소자 전극(4) 및 (5) 사이의 거리 L은 통상적으로 수백 Å 내지 수백 ㎛ 사이지만, 얼라이너의 성능과 본 발명의 목적을 위해 사진 석판술(photolithography)처리에 사용된 특수 에칭 기술과, 소자 전극에 인가되는 전압의 함수로서 정해지는데, 수내지 수백 ㎛ 사이의 거리가 바람직한데, 이것은 대형 표시 화면을 준비하는데 사용되는 노출 기술 및 프린팅 기술에 상기 거리가 적합하기 때문이다.
소자 전극(4 및 5)의 길이 W1및 박막 두께 d1및 d2가 통상적으로 전극의 전기저항과 복수의 전자 방출 소자를 사용할 때 포함될 수 있는 다른 요인들의 함수로서 결정되지만, 길이 W1은 수 ㎛ 내지 수백 ㎛ 사이가 바람직하며, 소자 전극 (2 및 3)의 박막 두께 d1, d2는 수백 Å 내지 수 ㎛ 사이가 바람직하다.
본 발명에 따른 표면 전도형 소자는 소자 전극중 하나 [즉 제1a 및 1b도에서는 소자 전극(5)]에 근접 위치된 전자 방출영역을 갖는다. 후술될 바와 같이, 이러한 전자 방출 영역(2)은 소자 전극의 단차부의 높이를 차분화함으로써 형성될 수 있다. 단차부들간의 이러한 차분화는 소자 전극(5 및 4)의 다른 두께 d1및 d2를 갖는 박막을 사용하거나 또는 소자 전극 중 어느 하나 아래에 전형적으로 SiO2막으로 된 절연층을 형성시킴으로써 달성될 수 있다.
소자 전극 각각의 단차부의 높이는 전기전도성 박막(3)을 준비하는 방법과 박막(3)의 지형을 고려하여, 전기전도성 박막(3)이 비교적 고저항과 불충분한 계단피복으로 인한 감소된 두께를 나타내거나, 또는 전기전도성 박막이 후술될 바와 같이 미립자로 형성되면, 보다 큰 두께의 소자 전극의 단차부에 근접 위치된 영역에서 전기전도성 박막의 나머지 영역과 비교하여 낮은 미립자 밀도를 나타내도록 선택된다. 높이가 더 높은 소자 전극의 단차부는 전기전도성 박막(3)의 두께의 통상 5배 이상이나, 보다 바람직하게는 10배 이상이된다.
전기전도성 박막(3)은 우수한 전자 방출 특성을 제공하기 위해서 미립자 막인 것이 바람직하다. 전기전도성 박막(3)의 두께는 소자 전극(4 및 5) 간의 전기저항과 후술될 포밍 동작의 파라미터와, 다른 요인의 함수로서 결정되며, 수 Å 내지 수 천 Å 사이가 바람직하며, 보다 바람직하게는 10 내지 500 Å 사이이다. 전기전도성 박막(4)은 통상적으로 102내지 107Ω/㎠ 사이의 단위 표면적당 저항을 나타낸다.
본 명세서에서 사용된 미립자 막이라는 용어는(특정 조건하에서 아일랜드(island) 구조를 형성하기 위하여)조밀하지 않게 분산되거나, 조밀하게 정렬되거나 또는 상호 랜덤하게 겹칩 수 있는 많은 수의 미립자로 이루어진 박막을 의미한다. 미립자를 사용할 경우, 미립자의 크기는 바람직하게는 수 Å 내지 수 백 Å, 더 바람직하게는 10 Å 내지 200 Å 사이이다.
서로 다른 높이의 단차부를 갖는 각각의 소자 전극을 형성함으로써, 후속단계에서 준비되는 전기전도성 박막(3)은 낮은 단차부를 갖는 소자 전극(4)에 대해서 충분한 계단 피복을 나타내고 높은 단차부를 갖는 소자 전극(5)에 대해서는 불충분한 계단 피복을 나타내게 된다. 단차부를 불층분하게 피복하는 전기전도성 박막(3)의 영역은 기판의 표면에 근접 배치되는 것이 바람직하다.
전기전도성 박막(3)은 Pd, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 및 Pb 등의 금속과, PdO, SnO2, In2O3, PdO 및 Sb2O3등의 산화물과, HfB2, ZrB2, LaB6, CeB6, YB4및 GdB4등의 붕화물과, TiC, ZrC, HfC, TaC, SiC 및 WC 등의 탄화물과, TiN, ZrN 및 HfN 등의 질화물과, Si 및 Ge 등의 반도체와 탄소 중에서 선택된 재질로 제조된다.
전자 방출 영역(2)은 균열부들을 포함하고 있어서 이들 균열부로부터 전자들이 방출된다. 이러한 균열부를 포함하는 전자 방출 영역(2)과 균열부 자체는 전기전도성 박막(3)의 두께, 상태 및 재질과, 전자 방출 영역(2)에 대해 통전화 포밍 처리를 행하기 위한 파라미터 함수로서 형성된다.
상술된 바와 같이, 전기전도성 박막(3)의 영역은 후속 단계에서 전기전도성 박막을 준비하기 위한 적정 기술을 선택함으로써 기판의 표면에 근접 배치된 위치에서 보다 큰 두께를 갖는 소자 전극 중 하나의 단차부를 불충분하게 피복하도록 형성된다. 이러한 구성의 경우, 후술될 통전화 포밍 처리시에 상기 영역에서 틈 균열부들이 선별적으로 발생되어 전자 방출 영역이 형성된다. 제1a 및 1b도에서 도시된 바와 같이, 기판의 표면에 근접 위치에서 보다 큰 두께의 소자 전극의 직선 단차부를 따라 거의 직선인 전자 방출 영역(2)이 형성되지만, 전자 방출 영역(2)의 위치는 제1a 또는 1b도에서 도시된 것에만 한정되는 것은 아니다.
균열부들은 수 Å 내지 수 백 Å의 직경을 갖는 전기전도성 미립자를 포함할 수 있다. 미립자는 전기전도성 박막(3)을 형성하는 원소들 중 일부 또는 전부이다. 또한, 균열부들을 포함하는 전자 방출 영역(2)과 전기전도성 박막(3)의 인접 영역은 탄소와 탄소 화합물을 함유할 수 있다.
지금부터, 제1a 및 1b도에서 도시된 본 발명에 따른 표면 전도형 전자 방출 소자의 제조 방법에 대해 제2a 내지 2c도를 참조하면서 기술하고자 한다.
1) 기판(1)을 세제 및 순수한 물로 완전히 세정한 후에, 한 쌍의 소자 전극(4 및 5)용 재질을 진공 증착, 스퍼터링 또는 몇몇 다른 적절한 기법으로 기판(1)에 증착시킨 다음, 소자 전극(4 및 5)을 사진 석판술로 제조한다.
이후에, 소자 전극(4)을 마스킹하면서 전극용 재질을 소자 전극(5) 상에만 더 증착시켜 소자 전극(4) 보다 더 높은 소자 전극(5)의 단차부를 형성한다(제2a도).
2) 한 쌍의 소자 전극(4 및 5)이 놓여 있는 기판(1) 상에 유기 금속 용액을 도포하고 주어진 기간동안 도포된 용액을 방치시킴으로써 유기 금속 박막이 형성된다. 유기 금속 용액은 전기전도성 박막(3) 용으로 상기에서 열거된 금속들 중 임의의 것을 주성분으로서 포함할 수 있다. 그후, 유기 금속 박막을 가열하고, 베이킹하고, 리프트-오프(lift-off) 또는 에칭등의 적절한 기술을 이용하여 패터닝 처리를 행하여 전기전도성 박막(3)이 형성된다(제2b도). 비록 상기에서는 유기 금속 용액을 사용하여 전기전도성 박막을 형성 하였지만, 진공 증착(vacuum deposition), 스퍼 터 링(sputtehng), 화학 기상 증착(chemical vapor phase deposition), 분산 도포(dispersed application), 딥핑(dipping), 스피너(spinner) 또는 기타 다른 기술에 의해 형성할 수 있다.
3) 그후에, 소자 전극(4 및 5)에 대해 통전화 포밍이라 칭하는 처리를 행한다. 보다 상술하자면, 소자 전극(4 및 5)은 전기전도성 박막이 구조적으로 변형되는 영역으로서 소자 전극(5)의 단차부 근방에서 전기전도성 박막(3)의 위치에 거의 직선인 전자 방출 영역(2)이 형성될 때까지(제2c도)전력원(도시 안됨)에 의해 전기적으로 통전된다. 환언하자면, 전자 방출 영역 (2)은 통전화 포밍처리의 결과로서 국부적으로 파괴, 변형 또는 변질된 전기전도성 박막(3)의 일부이다.
제3a 및 3b도에서는 통전화 포밍시에 사용될 수 있는 두개의 상이한 펄스 전압을 나타내고 있다.
통전화 포밍에 사용되는 전압은 바람직하게는 펄스 파형이다. 일정한 높이 또는 일정한 전압 피크 전압을 나타내는 펄스 전압을 제3a도와 같이 연속적으로 인가할 수 있거나, 또는 제3b도와 같이 다른 방법으로는 높이가 상승하거나 피크 전압이 상승하는 펄스 전압을 인가할 수 있다.
먼저, 일정한 파고를 갖는 펄스 전압에 대해 설명하고자 한다. 제3a도에서, 펄스 전압은 각각 통상적으로 1μsec 내지 10msec 사이 및 10μsec 내지 100msec 사이의 펄스 폭 T1및 펄스 간격 T2를 갖는다. 삼각형 파의 높이(통전화 포밍 처리를 위한 피크 전압)는 적절하게 표면 전도형 전자 방출 소자의 형상에 따라 선택될 수 있다. 전압을 통상적으로 적절한 진공상태 하에서 수 십분 동안 인가한다. 그러나, 펄스 파형은 삼각형에 한정되지 않고 구형 등 일부 다른 파형도 사용 가능하다는 것에 주의해야 한다.
지금부터, 높이가 증가하는 펄스 전압에 대해 기술하고자 한다. 제3b도에서는 펄스 높이가 시간에 따라 증가하는 펄스 전압을 도시하고 있다. 제3b도에서, 펄스 전압은 제3a도의 펄스와 거의 동일한 펄스폭 T1및 펄스 간격 T2를 갖는다. 삼각형 파의 높이(통전화 포밍 처리를 위한 피크 전압)는 예를 들어, 계단마다 0.1 V의 비율로 증가된다. 펄스파형은 삼각형에만 한정되지 않고 구형 등의 다른 파형도 사용가능하다는 것에 주목해야 한다.
통전화 포밍 처리는 충분히 낮아서 전기전도성 박막(3)을 부분적으로 파괴하거나 또는 변형시킬 수 없는 전압이 펄스 전압이 간격 T2동안에 소자에 인가될 때 소자 전극을 통하는 전류를 관찰하여 적절히 판단함으로써 종료될 것이다. 통상적으로 통전화 포밍 처리는 약 0.1 V의 전압을 소자 전극에 인가하는 동안 전기전도성 박막(3)을 통하여 흐르는 소자 전류에서 1 MΩ 보다 큰 저항이 관찰된 경우 종료된다.
4) 통전화 포밍 처리 후에, 소자에 대해 활성화 처리를 행하는 것이 바람직하다. 활성화 처리는 소자 전류(박막전류) If와 방출전류 Ie를 급격하게 변화시키기 위해 행해지는 처리이다.
활성화 처리시에는 펄스 전압을 진공 상태에서 소자에 반복적으로 인가시킬 수 있는데, 여기서는 펄스 전압을 통전화 포밍의 경우에서와 같이 유기 기체를 함유한 분위기 중에서 반복적으로 인가시킨다. 이러한 분위기는 오일 확산 펌프 또는 회전 펌프에 의해 진공실을 배기시킨 후 진공실에 남아있는 유기기체를 사용하거나, 또는 이온펌프에 의해 진공실을 충분히 배기시킨 후 유기물질의 기체를 진공실내로 도입시킴으로써 형성될 수 있다. 유기물질의 기체 압력은 처리될 전자 방출 소자의 형상, 진공실의 형상, 유기물질의 유형 및 다른 요인들의 함수로서 정해진다. 활성화 처리 목적에 적합하게 사용될 수 있는 유기물질로서는 알칸, 알켄 및 알킨 등의 지방족 탄화수소, 방향족 탄화수소, 알콜, 알데히드, 케톤, 아민, 페놀 등의 유기산, 탄산 및 설폰이 있다. 특정예로서는 메탄, 에탄 및 프로판 등의 일반식 CnH2n+2로 표현되는 포화 탄화 수소, 에틸렌 및 프로필렌 등의 일반식 CnH2n으로 표현되는 불포화 탄화수소, 벤젠, 톨루엔, 메탄올, 에탄올, 포름알데히드, 아세트알데히드, 아세톤, 메틸에틸케톤, 메틸아민, 에틸아민, 페놀, 포름산, 아세트산 및 프로피온산이 있다. 이러한 처리의 결과로서, 분위기중에서 함유된 탄소와 탄소화합물이 소자에 증착되어 소자 전류 If와 방출 전류 Ie가 현저하게 변화한다.
활성화 처리는 소자 전류 If와 방출 전류 Ie를 관찰하여 적절한때 종료시킨다. 펄스폭, 펄스간격 및 펄스파 높이를 적절히 선택한다.
본 발명의 목적상, 탄소와 탄소화합물을 통상 흑연[소위 고배향된 피롤리틱 흑연(HOPG), 피롤리틱 흑연(PG) 및 유리 탄소(GC)를 포함함, 이들 중 HOPG는 거의 완전한 흑연 결정 구조를 가지며, PG는 약 200 Å 크기의 결정립을 함유하여 다소 혼란스런 결정구조를 가지며, 한편 GC는 20 Å 정도의 작은 크기의 결정립을 가져 매우 혼란한 결정구조를 갖는다]과, 비결정 탄소[비정질 탄소와, 비정질 탄소와 흑연의 미결정(fine crystals)의 혼합물을 포함함]를 칭하며, 증착에 의해 형성된 박막의 두께는 500 Å 이하인 것이 바람직하며, 보다 바람직하기로는 300 Å 이하이다.
5) 본 발명에 따라 상기 열거된 처리를 거친 표면 전도형 전자 방출 소자에 대해 안정화 처리를 행하는 것이 바람직하다. 이 처리는 소자를 제조하기 위해 구성된 진공용기 내의 유기물질을 제거시키기 위해 그 진공용기를 배기시키도록 되어 있다. 진공용기를 배기시킬 때 무오일(oil free) 진공장치를 사용하여 전자 방출 소자의 성능에 악영향을 끼칠 수 있는 어떠한 오일도 발생하지 않도록 하는 것이 바람직하다.
본 발명의 목적에 사용될 수 있는 무오일 진공 장치의 특정예로서는 흡수 펌프와 이온 펌프가 있다.
진공용기를 배기시킬때 선행한 활성화 처리시에 이러한 펌프의 오일의 하나 이상의 성분으로부터 발생된 유기 기체를 이용하는 오일 확산 펌프 또는 회전 펌프를 사용하려면, 오일성분의 부분 압력을 가능한 낮게 유지시켜야 한다. 진공용기 내의 유기기체의 부분 압력은 전자 방출 소자상에 탄소와 탄소 화합물이 더이상 증착되지 않는 조건인 1×10-8Torr 이하인 것이 바람직하며, 보다 바람직하기로는 1×10-10Torr 이하이다. 진공용기를 배기시키기 위해서는 진공용기 전체를 가열시켜 용기와 전자 방출 소자의 내벽에 흡착되어진 유기물질의 분자들을 쉽사리 분리시켜 제거시키는 것이 바람직하다. 가열처리는 5시간이상 동안 80 내지 200℃에서 행하는 것이 바람직하지만, 이들 파라미터의 수치는 진공용기의 크기 및 형상, 전자 방출 소자의 구성 및 다른 상황을 고려하여 적절하게 선택해야 한다. 용기 내에 준비되어진 전자원에 대해 열에 의해 받을수 있는 손상을 최소화하기 위해 80 내지 200℃의 온도범위를 선택하였지만, 전자원이 열에 대한 저항력을 갖는다면 고온처리를 행할 수도 있다. 또한, 진공용기내의 전체 압력도 가능한 낮게 유지시키는 것도 필요한데 1 내지 3×10-7Torr 이하가 바람직하며, 보다 바람직하기로는 1×10-8이하이다.
안정화 처리를 종료한 후에, 전자 방출 장치를 상기 안정화 처리가 종료되었던 분위기와 동일한 분위기에서 구동시키는 것이 바람직하지만, 다른 분위기에서도 구동시킬 수 있다. 유기 물질이 만족스럽게 제거되어 있는 동안은 소자에 대한 안정화 처리 동안 낮은 진공도를 유지할 수 있다.
이러한 진공상태를 이용함으로써, 탄소 및 탄소화합물이 추가로 증착되는 것이 효과적으로 방지됨으로써 소자 전류 If와 방출 전류 Ie를 안정화시킬 수 있다.
(실시예 2)
지금부터, 본 발명에 따른 표면 전도형 전자 방출 소자의 제2 기본 구조에 대해 기술하고자 한다.
제4a 및 4b도에서 도시된 제2 기본 구조를 갖는 표면 전도형 전자 방출 소자의 경우, 전자 방출 영역은 높이가 서로 동일한 단차부를 각각 갖고 있는 한 쌍의 소자 전극(4 및 5) 중 어느 하나에 근접 형성되어 있다.
제4a 및 4b도로부터 알 수 있는 바와 같이, 전기전도성 박막(3)은 소자 전극(5) 위와 소자 전극(4) 아래에 형성된다. 이 때문에, 소자 전극(5) 상에만 전기전도성 박막에 대한 단차부가 형성되어 통전화 포밍의 결과로서 소자 전극(5)에 근접한 위치에 전자 방출 영역(2)이 형성된다.
제1 실시예를 참조하여 상술한 바와 같이, 소자 전극(5)의 높이와 전기전도성 박막(3)의 두께간의 관계는 소자 전극(5)이 전기전도성 박막(3)의 두께보다 5배 이상, 바람직하게는 10배 이상으로 하는 것이 바람직하다. 제1 실시예의 구성에 대한 나머지 요건들을 제2 실시예에 대부분 적용시킬 수 있다.
소자 전극(4 및 5)이 상이한 높이를 가질 수 있지만, 제조상의 관점에서 볼때는 높이가 동일한 것이 바람직하다.
제4a 및 4b도에서 도시된 구성을 갖는 표면 전도형 전자 방출 소자의 제조방법에 대해서는 제31a 내지 31d도를 참조하여 기술하기로 한다.
1) 절연 기판(1)을 세제 및 순수한 물로 완전히 세정한 후에, 한 쌍의 소자 전극(4 및 5)용 재질을 진공 증착, 스퍼터링 또는 몇몇 다른 적절한 기법으로 기판(1)에 증착시킨 다음, 절연기판(1) 상에 사진 석판술을 이용하여 소자 전극(5)만을 형 성 한다(제31a도).
2) 소자 전극(5)이 놓여 있는 기판(1) 상에 유기 금속 용액을 도포하고 주어진 기간동안 도포된 용액을 방치시킴으로써 유기 금속 박막을 형성한다. 유기 금속 용액은 전기전도성 박막(3) 용으로 상기에서 열거된 금속들 중 임의의 것을 주성분으로서 포함할 수 있다. 그후, 유기 금속 박막을 가열하고, 베이킹하고, 리프트-오프(lift-off) 또는 에칭 등의 적절한 기술을 이용하여 패터닝 처리를 행하여 전기전도성 박막(3)을 형성한다(제31b도). 비록 상기에서는 유기 금속 용액을 사용하여 전기전도성 박막(3)을 형성하였지만, 진공 증착, 스퍼터링, 화학 기상 증착, 분산도포, 딥핑(dipping), 스피너 또는 기타 다른 기술에 의해 형성할 수 있다.
3) 소자 전극(4)은 소자 전극(5)에서 분리된 위치에서 전기전도성 박막(3) 상에 형성된다(제31c도). 소자 전극(4)의 높이는 소자 전극(5)의 높이와 동일하거나 상이할 수 있다.
4) 그후에, 소자 전극(4 및 5)에 대해 통전화 포밍이라 칭하는 처리를 행한다. 보다 상술하자면, 소자 전극(4 및 5)은 전기전도성 박막이 구조적으로 변형되는 영역으로서 소자 전극(5)의 단차부 근방의 전기전도성 박막(3)의 위치에 거의 직선인 전자 방출 영역(2)이 형성될 때까지(제31d도) 전력원(도시 안됨)에 의해 전기적으로 통전된다. 환언하자면, 전자 방출 영역(2)은 통전화 포밍처리의 결과로서 국부적으로 파괴, 변형 또는 변질되어 변형된 구조를 나타내는 전기전도성 박막(3)의 일부이다.
후속하는 처리들은 실시예 1과 동일하므로 더 이상의 설명은 하지 않기로 한다.
(실시예 3)
본 발명에 따른 표면 전도형 전자 방출 소자의 경우, 전자 방출 영역(2)은 한쌍의 소자 전극 중 어느 하나[제1a 및 1b도에서는 소자 전극(5)]에 근접된 위치에서 형성된다. 이러한 전자 방출 영역은 이후 상세히 기술될 본 발명에 따른 제1 및 제2 제조 방법 중 어느 하나에 의해서 형성될 수 있다.
지금부터, 제1a 및 1b도에서 도시된 본 발명에 따른 표면 전도형 전자 방출소자에 대해서 소자를 각기 다른 제조 단계로 도시하는 제2a 내지 2c도를 참조하여 설명하기로 한다.
1) 기판(1)을 세제 및 순수한 물로 완전히 세정한 후에, 한 쌍의 소자 전극(4 및 5)용 재질을 진공 증착, 스퍼터링 또는 몇몇 다른 적절한 기법으로 기판(1)에 증착시킨 다음, 소자 전극(4 및 5)을 사진 석판술로 제조한다.
이후에, 소자 전극(4)을 마스킹하면서 전극용 재질을 소자 전극(5) 상에만 더 증착시켜 소자 전극(4) 보다 더 높은 소자 전극(5)의 단차부를 형성한다(제2a도).
2) 절연 기판 상에, 제6a도에서 도시된 바와 같이 마스크 부재(32)를 삽입하여 노즐(33)을 통해 유기 금속 용액을 분무시켜 유기 금속 박막을 형성한다. 유기금속 용액은 형성될 전기전도성 박막(3)의 주 성분인 금속의 유기 금속 화합물을 포함한다. 그 후, 유기 금속 박막을 가열하고 베이킹하여 패턴화된 전기전도성 박막(3)을 형성시킨다(제2b도). 제1a 및 1b도의 구성 요소와 동일 또는 유사한 제6a도의 구성 요소들은 동일 참조 부호로 표시한 것에 주목해야한다. 제6a도에서, 참조번호(31)는 유기 금속 용액 미립자들이 도포되는 영역을 나타내고, 참조 번호(34)는 유기 금속 용액 미립자를 나타낸다.
상기에서는 독립된 패터닝 단계를 생략하기 위해 노즐(33)과 기판(1)간에 삽입된 마스크 부재(32)를 갖고 분무하였지만, 이러한 마스크 부재(32) 없이 리프트-오프 또는 에칭들의 적절한 사진 석판술을 이용함으로써 전기전도성 박막(3)을 형성시킬 수 있다.
3) 그후에, 소자 전극(4 및 5)에 대해 통전화 포밍이라 칭하는 처리를 행한다. 보다 상술하자면, 소자 전극(4 및 5)은 전기전도성 박막이 구조적으로 변형되어진 영역으로서 소자 전극(5)의 단차부 근방의 전기전도성 박막(3)의 위치에 거의 직선인 전자 방출 영역(2)이 형성될 때까지(제2c도) 전력원(도시 안됨)에 의해 전기적으로 통전된다. 환언하자면, 전자 방출 영역(2)은 통전화 포밍처리의 결과로서 국부적으로 파괴, 변형 또는 번질된 전기전도성 박막(3)의 일부이다.
통전화 처리에 후속하는 처리들은 실시예 1의 것과 동일하므로 더 이상의 설명은 하지 않기로 한다.
상술된 바와 같이, 본 발명에 따른 전자 방출 소자의 제1 제조 방법에 의하면, 한 쌍의 소자 전극(4 및 5)는 그들의 단차부가 상이한 높이를 나타내고 전기전도성 박막(3)의 구성원소를 함유하는 용액이 노즐을 통해 소자들 상에 분무되도록 형성된다.
소자 전극들의 단차부는 제1 제조 방법에서는 상이한 높이를 나타내도록 형성되어 있으므로, 그후에 형성되는 전기전도성 박막(3)은 낮은 단차부를 갖는 소자전극(4)에 대해서는 충분한 계단 피복을 나타내고 높은 단차부를 갖는 소자 전극(5)에 대해서는 불충분한 계단 피복을 나타내도록 되어 있다. 따라서, 상술된 통전화 포밍처리시에 전기전도성 박막(3)의 불충분한 계단 피복 영역에서 균열이 선별적으로 생겨나 그곳에 제1a 및 1b도에서 도시된 바와 같이 소자 전극의 단차부에 근접배치되며 거의 직선인 전자 방출 영역(2)이 형성된다.
본 발명의 제1 제조 방법에 의하면, 전기전도성 박막은 제1a 및 1b도의 전자 방출 소자의 소자 전극(4 및 5)의 단차부와는 다르게 소자 전극(4 및 5)의 단차부의 높이를 차분화하지 않고 제43도에서 도시된 바와 같이 제6a도의 기판(1)[또는 노즐(33)]을 틸트(tilt)시켜서 소자 전극 중 한 전극에 대해서는 충분한 계단 피복을 나타내고, 다른 소자 전극에 대해서는 불충분한 계단 피복을 나타내도록 형성될 수 있다. 제6a도의 구성 요소와 동일한 제43도의 구성 요소에는 동일한 참조 부호를 사용한 것에 주목해야 한다.
이와 같이, 이러한 제조방법에 의하면, 전자 방출 소자는 단차부가 상이한 높이를 갖는 소자 전극을 구비한 소자를 준비하는 과정과 정확하게 동일한 과정을 통해 준비되므로, 통전화 포밍처리시에 소자 전극의 단차부의 높이를 차분화 하지 않고 소자 전극중 어느 한 전극의 단차부에 근접된 위치에 거의 직선인 전자 방출 영역이 형성되어 소자 전극을 준비하는데 필요한 처리과정을 감소시킬 수 있으므로 이러한 방법이 적합하다.
지금부터, 본 발명의 목적에 이용될 정전 분무(electrostatic spraying)에 대해 제6b도를 참조하여 기술하고자 한다.
제6b도는 정전 분무의 원리를 개략적으로 도시한 것이다. 본 발명의 목적에 이용될 수 있는 정전 분무 시스템은 유기 금속 용액을 분무하기 위한 노즐(131), 유기 금속 용액을 분자화 하기 위한 생성기(132), 유기 금속 용액을 저장하기 위한 탱크(133), 생성기에서 분자화된 유기 금속의 미립자들을 -10 내지 -100 kV 레벨까지 전기적으로 충전시키기 위한 고전압 DC 전력원(134) 및 기판(1)을 반송시키기 위한 테이블(135)을 구비하고 있다. 노즐(131)은 기판(1)의 상부면을 일정속도로 2차원적으로 주사하도록 작동될 수 있다. 기판(1)은 접지되어 있다.
상기 구성에 의해, 음전하의 유기 금속 용액 미립자들이 노즐(131)을 통해 분무되어 이들 미립자들이 접지된 기판(1)과 충돌할 때까지 가속도로 이동되어 기판(1)에 증착됨으로써 기타 어떠한 분무 방법으로 형성된 박막보다 높은 응집성을 갖는 유기 금속 박막이 형성된다.
전기전도성 박막에 대해 제6a도를 참조하여 상술한 바와 같이 사진 석판술
을 이용하여 패터닝처리할 수 있으며, 정전분무시에 제6a도에서 도시된 바와 같이 마스크 부재(32)를 사용하면, 노즐(33)로부터 분무된 유기 금속 용액(34)의 미립자들을 전기적으로 충전시키고 이들 미립자를 가속화시켜 기판(1)과 충돌하도록 노즐(33)과 마스크 부재(32) 사이에 10 내지 100 kV 까지의 전압을 인가함으로서 응집성, 결합성 및 균일성이 매우 높은 박막을 형성시킬 수 있다.
본 발명에 따른 표면 전도형 전자 방출 소자는 전기전도성 박막의 구성원소함유하는 용액을 분무하고, 기판상에 형성된 한 쌍의 소자 전극에 전압을 인가시키는 제2 방법으로 준비될 수 있다.
보다 상술하자면, 제2 방법에 의하면, 비대칭적으로 배치된 한 쌍의 소자 전극을 형성하는 제1 기본 구조(실시예 1)와는 다르게, 한 쌍의 소자 전극은 제5a 및 5b도에서 도시된 바와 같이 물리적으로는 동일하게 보이지만 전극의 전위에 의해서 구별되어, 노즐을 통해 분무되어지는 유기 금속 용액으로 형성된 전기전도성 박막은 저전위의 소자 전극이 고전위의 소자전극보다 응집성 및 결합성이 높게 되어 고전위의 소자 전극에서의 계단 피복이 불충분하게 된다. 따라서, 제5a 및 5b도에서 도시된 바와 같이 고전위의 소자 전극의 단차부에 근접한 위치에 거의 직선 전자 방출 영역(2)이 형성된다.
제1 및 제2 제조 방법 중 어느 한 방법에 의해 노즐로부터 전기전도성 박막의 구성 원소를 함유하는 용액을 분무할 경우, 준비된 표면 전도형 전자 방출 소자가 보다 안정하게 동작하도록 하기 위해서는 노즐과 기판간에 전위차를 인가시키거나 또는 기판과 소자 전극 또한 전기전도성 박막간의 결합력을 증강시키는 것이 바람직하다.
상술한 바와 같이 본 발명에 따른 제조 방법에 의하면, 소자 전극들이 큰 간격으로 분리되어 있는 경우 전극의 단차부에 근접한 위치와 기판의 표면에서 표면 전도형 전자 방출 소자의 소자 전극 중 어느 한 전극을 따라 거의 직선인 전자 방출 영역이 형성되어 위치 및 형상이 일률적인 전자 방출 영역을 형성할 수 있으므로 표면 전도형 전자 방출 소자는 후술된 바와 같이 우수하게 동작한다.
또한, 본 발명의 제조 방법에 따라 노즐을 사용하여 기판상에 유기 금속 용액을 분무시켜 전기전도성 박막을 형성시킴으로써 종래의 제조 방법에 따라 스피너를 사용한 경우와는 다르게 기판이 회전되지 않기 때문에, 복수의 표면 전도형 전자 방출 소자가 놓여있는 대형 기판은 기판 자체와 전자원을 손상시키는 위험을 안고 회전되도록 되어 있으므로 복수의 이러한 표면 전도형 전자 방출 소자들을 사용하여 전자원을 제조할 때 유리하고 효과적이며, 이러한 전자원을 포함하는 화상 형성 장치는 비교적 단순한 장비로 제조할 수 있다.
실시예 4
지금부터, 제3 기본 구조를 갖는 본 발명에 따른 표면 전도형 전자 방출 소자에 대한 제4 실시예를 기술하고자 한다. 표면 전도형 전자 방출 소자에 대한 이 실시예는 한 쌍의 소자 전극과, 소자 전극들 중 어느 하나에 근접 배치된 전자 방출 영역과 제어 전극을 포함하는 전기전도성 박막을 포함하고 있다. 이 실시예에서, 제어 전극은 소자 전극중 어느 하나상에 배치될 수 있거나 또는 소자 전극 또는 전기전도성 박막의 주변 영역에 배치될 수 있다.
제7a 및 7b도는 제어 전극이 소자 전극중 어느 한 전극에 배치되어 있는 본 발명에 따른 표면 전도형 전자 방출 소자를 도시하고 있다. 제7a 및 7b도를 참조해 보면, 표면 전도형 전자 방출 소자는 기판(1), 전자 방출 영역(2)을 포함하는 전기전도성 박막(3), 한 쌍의 소자 전극(4 및 5), 절연층(6) 및 제어 전극(7)을 포함하고 있다.
제어 전극은 소자 전극(5)과 전기전도성 박막(3) 상에 배치되어 있으며 이들사이에는 절연층(6)이 삽입되어 있고 전극에 사용되는 일반재질로 제조된다.
표면 전도형 전자방출 소자를 구동시키는 구성소자들의 전위들 간의 가능한 관계에 대하여 후술하고자 한다.
소자 전극(5)은 소자 전극(4)의 전위보다 낮은 전위를 갖고 있으며, 제어 전극(7)은 소자 전극(4)의 전위보다 높은 전위를 갖고 있다.
이러한 조건하에서, 소자 전극(5)에 근접위치된 전자 방출 영역(2)에서 방출되는 전자들은 상술된 바와 같이 저전위 소자 전극(5)에서 고전위 소자 전극(4)으로 향해 궤도를 그리면서 애노드(도시 안됨) 쪽으로 이동하며, 제어 전극(7)은 전자 방출 영역(2)에 근접 배치되어 있으므로, 이동하는 전자들은 제어 전극(7)의 전위에 사실상 영향을 받게 된다. 보다 상세히 기술하자면, 제어 전극(7)의 전위가 소자 전극 보다 높기 때문에, 이동하는 전자들이 전기전도성 박막(3)과 소자 전극(4)에 의해 덜 흡인되어 애노드쪽으로 실제로 끌려지도록 전자들의 궤도가 변형된다. 결과적으로, 전자 방출 레이트는 제어 전극(7)이 제공되지 않은 때의 전자 방출 레이트에 비하여 증가한다. 반면에, 제어 전극(7)의 전위가 소자 전극(4)보다 낮고 소자 전극(5)과 동일하다면, 순수한 결과는 소자 전극(5)이 전자들의 수렴을 개선시키기 위해 높게 형성된 때 얻어진 것과 동일하다.
소자 전극(5)의 전위가 소자 전극(4) 보다 높으며 제어 전극(7)의 전위가 소자 전극(4)과 동일하다면, 소자 전극(5)에 근접위치된 전자 방출 영역(2)으로부터 소자 전극(5)쪽으로 방출되는 전자들은 제어 전극(7)에 의해 사실상 차단되어진다.
전자 방출 영역이 소자 전극 중 어느 하나에 근접 배치되고 제어 전극(7)이 절연층을 사이에 두고 상기 어느 한 소자 전극상에 배치되어 있으므로, 전자 방출 영역(2)으로부터 방출된 전자들의 궤도는 제어 전극(7)에 의해 사실상 제어될 수 있다. 제어 전극이 제7a도의 소자 전극(5) 및 절연층(6)의 단면과 일치하는 단면을 가졌지만, 제어 전극(7)의 형상은 이것에 국한되지 않고, 절연막(6) 및 제어 전극(7)의 단면은 제7a도의 소자 전극(5)의 단면으로부터 좌측으로 이동될 수 있다(제12도).
실시예 5
이 실시예에서, 제어 전극은 제9a 및 9b도에서 도시된 바와 같이 기판상에 형성된다. 제7a 및 7b도의 실시예에서와 동일 또는 유사한 성분들은 동일 참조 부호를 사용하였다. 이하의 기술에서, X는 L1의 방향을 나타내고, Y는 X와 수직인 방향을 나타낸다.
제9a 및 9b도를 참조해보면, 제어전극(7)이 기판(1) 상에 형성된다. 제어 전극(7)은 도시된 바와 같이 소자 전극 사이에 위치될 수 있거나, 또는 소자 전극과 전기전도성 박막을 둘러싸도록 배치될 수 있다. 또한 소자 전극들 중 어느 한 전극에 전기 접속될 수 있다. 여기서는 제어 전극이 제9a 및 9b도에서 도시된 바와 같이 배치되며, 소자 전극(5)의 전위는 소자 전극(4)의 전위보다 낮으며, 제어 전극(7)의 전위는 소자 전극(5)의 전위와 동일하다고 가정을 한다.
전자 방출 영역(2)으로부터 방출되는 전자들은 X 방향으로 고전위 소자 전극(4) 쪽으로 이동하며, 제어 전극(7)에 전압이 인가되지 않으면 Y 방향으로 확산되어 진다. 그러나, 제어 전극(7)이 비교적 낮은 전위를 가지고 있으므로, Y 방향으로의 전자들의 확산은 억제되어 수렴이 개선된다. 또한, 제어 전극(7)에 전압이 인가되지 않고 기판이 전기적으로 절연되어 있으며, 절연기판의 전위는 불안정하여 방출되는 전자들은 방출된 전자들의 궤도를 벗어날 정도로 기판의 전위에 영향을 받게 되어 화상 표시 장치에 이러한 전자 방출 소자를 사용하게 되면, 전자 방출 소자로부터의 전자들의 목표물을 제공하는 장치의 표시 화면의 발광점은 그 형상이 변경되어 화면상에 표시된 화상이 저하되어질 수 있다. 이러한 문제는 제어 전극(7)에 적정 전압을 인가하여 기판(1)의 전위와 방출된 전자들의 궤도를 안정화시킴으로써 해결되어 화면상의 화상의 품질을 개선시킨다. 제어 전극(7)은 소자 전극 중 어느 하나상에 또는 소자 전극 및 전기전도성 박막 주변에 배치될 수 있다.
지금부터, 제어 전극(7)을 포함하는 표면 전도형 전자 방출 소자의 제조 방법
에 대하여 제어 전극이 소자 전극 중 어느 하나 상에 형성되는 경우와 제어 전극이 기판 상에 형성되는 다른 경우를 참조하면서 이하에서 기술하기로 한다.
사례 1 : 제어 전극이 소자 전극 중 어느 하나에 형성된다.
제7a 및 7b도에서 도시된 표면 전도형 전자 방출 소자는 제8a 내지 8d도에서 도시된 방법으로 제조된다.
1) 기판(1)을 세제 및 순수한 물로 완전히 세정한 후에, 한 쌍의 소자 전극(45)용 재질을 진공 증착, 스퍼터링 또는 몇몇 다른 적절한 기법으로 기판(1)에 증착시킨 다음, 소자 전극(4 및 5)을 사진 석판술로 제조한다.
이후에, 소자 전극(4)을 마스킹하면서 전극용 재질을 소자 전극(5) 상에만 더 증착시켜 소자 전극(4) 보다 더 높은 소자 전극(5)의 단차부를 형성한다(제8a도).
2) 한 쌍의 소자 전극(4 및 5)이 놓여 있는 기판(1) 상에 유기 금속 용액을 도포하고 주어진 기간동안 도포된 용액을 방치시킴으로써 유기 금속 박막을 형성한다. 유기 금속 용액은 전기전도성 박막(3) 용으로 상기에서 열거된 금속들 중 임의의 것을 주성분으로서 포함할 수 있다. 그후, 유기 금속 박막을 가열하고, 베이킹하고, 리프트-오프(lift-off) 또는 에칭등의 적절한 기술을 이용하여 패터닝 처리를 행하여 전기전도성 박막(3)을 형성한다(제8B도). 상기에서는 유기 금속 용액을 사용하여 박막을 형성하였지만, 진공 증착, 스퍼터링, 화학 기상 증착(chemical vaporphase deposition), 분산 도포, 딥핑, 스피너 또는 기타 다른 기술에 의해 형성할 수 있다.
3) 한 쌍의 소자 전극(4 및 5)과 전기전도성 박막(3)이 놓여 있는 기판(1) 상에 진공 증착 또는 스퍼터링에 의해 절연층의 재료를 증착시킨 후, 소자 전극(4)의 단차부보다 더 높은 단차부를 갖는 소자 전극(5) 상에만 사진 석판술을 이용하여 마스크를 형성하고 후만의 형상을 갖는 절연층(6)을 마스크를 이용한 에칭에 의해 형성한다. 절연층(6)은 소자 전극(5)을 전체적으로 커버하지 않으며 소자 전극에 전압을 인가시키는데 필요한 적정 전기접촉을 제공하는 형상을 갖는다는 것에 주목해야 한다. 이후에, 절연층(6) 이외의 모든 영역을 마스킹하고 진공 증착 또는 스퍼터링에 의해 제어 전극(7)을 절연층(6)상에 형성한다(제8c도).
4) 그후에 소자 전극(4 및 5)에 대해 통전화 포밍이라 칭하는 처리를 행한다. 보다 상술하자면, 소자 전극(4 및 5)은 전기전도성 박막이 구조적으로 변형되는 영역으로서 소자 전극(5)의 단차부 근방의 전기전도성 박막(3)의 위치에 거의 직선인 전자 방출 영역(2)이 형성될 때까지(제8D도) 전력원(도시 안됨)에 의해 전기적으로 통전된다. 환언하자면, 전자 방출 영역(2)은 통전화 포밍 처리의 결과로서 국부적으로 파괴, 면형 또는 변질되어 변형된 구조를 나타내는 전기전도성 박막(3)의 일부이다.
통전화 포밍 처리에 후속하는 처리들은 실시예 1과 동일하므로 더이상의 설명은 하지 않기로 한다.
사례 2 : 제어 전극이 기판 상에 형성됨.
제9a 및 9b도에서 도시된 표면 소자는 제10a 내지 10c도에서 도시된 방법으로 제조된다.
1) 기판(1)을 세제 및 순수한 물로 완전히 세정한 후에, 한 쌍의 소자 전극(4 및 5)용 재질을 진공 증착, 스퍼터링 또는 몇몇 다른 적절한 기법으로 기판(1)에 증착시킨 다음, 소자 전극(4 및 5)을 사진 석판술로 제조한다.
이후에, 다른 소자 전극(4)을 마스킹하면서 전극용 재료를 소자 전극(5) 상에만 더 증착시켜 소자 전극(4) 보다 더 높은 소자 전극(5)의 단차부를 형성한다. 동시에, 제어 전극(7)을 소자 전극(4 및 5)와 같이 사진 석판술을 이용하여 절연 기판(1) 상에 형성한다 (제10a도).
2) 한 쌍의 소자 전극(4 및 5)이 놓여 있는 기판(1) 상에 유기 금속 용액을 도포하고 주어진 기간동안 도포된 용액을 방치시킴으로써 유기 금속 박막이 형성된다. 유기 금속 용액은 전기전도성 박막(3) 용으로 상기에서 열거된 금속들 중 임의의 것을 주성분으로서 포함할 수 있다. 그후, 유기 금속 박막을 가열하고, 베이킹하고, 리프트-오프(lift-off) 또는 에칭등의 적절한 기술을 이용하여 패터닝 처리를 행하여 전기전도성 박막(3)이 형성된다(제10b도). 비록 상기에서는 유기 금속 용액을 사용하여 전기전도성 박막을 형성하였지만, 진공 증착, 스퍼터링, 화학 기상 증착, 분산도포, 딥핑(dipping), 스피너 또는 기타 다른 기술에 의해 형성할 수 있다.
3) 그후에, 소자 전극(4 및 5)에 대해 통전화 포밍이라 칭하는 처리를 행한
다. 보다 상술하자면, 소자 전극(4 및 5)은 전기전도성 박막이 구조적으로 변형되는 영역으로서 소자 전극(5)의 단차부 근방에서 전기전도성 박막(3)의 위치에 거의 직선인 전자 방출 영역(2)이 형성될 때까지(제10c도) 전력원(도시 안됨)에 의해 전기적으로 통전된다. 환언하자면, 전자 방출 영역(2)은 통전화 포밍처리의 결과로서 국부적으로 파괴, 변형 또는 변질된 전기전도성 박막(3)의 일부이다.
통전화 포밍처리에 후속하는 처리들은 실시예 1의 것과 동일하므로 더이상의 설명은 하지 않기로 한다.
본 발명에 따라 상술된 바와 같은 방법으로 제조된 표면 전도형 전자 방출 소자의 성능은 후술되는 바와 같이 측정될 수 있다.
제11도는 고려대상 종류의 전자 방출 소자의 성능을 측정하기 위한 계측 시스템(gauging system)의 개략 블럭도이다. 우선, 계측 시스템에 대해 기술하기로 한다.
제11도를 참고하면, 제1a도 및 1b도의 구성 요소와 동일하거나 유사한 구성요소는 각각 동일한 도면 부호로 나타냈다. 그 외에, 계측 시스템은 소자에 소자전압(Vf)를 인가하는 전력원(51), 소자 전극(4) 및 (5) 사이의 전도성 박막(3)을 통하여 흐르는 소자 전류 If를 측정하는 전류계(50), 소자의 전자 방출 영역으로부터 방출된 전자에 의해 생성된 방출 전류(Ie)를 포획하기 위한 애노드(54), 계측 시스템의 애노드(54)에 전압을 인가하기 위한 고전압원(53) 및 소자의 전자 방출 영역(2)으로 부터 방출된 전자에 의해 생성된 방출 전류(Ie)를 측정하기 위한 또다른 전류계(52)를 포함하고 있다. 참조 번호(55 및 56)는 진공 장치 및 진공 펌프를 각각 나타낸다.
테스트해야할 표면 전도형 전자 방출 소자, 애노드(54) 및 다른 소자들은 진공 장치(55) 내에 배치되는데, 이 진공 장치(55)에는 표면 전도형 전자 방출 소자 또는 전자원의 성능을 테스트할 수 있도록 계측 시스템에 필요한 진공 게이지와 기타 장비를 포함하는 기구가 갖추어져 있다.
진공 펌프(56)은 터보 펌프 또는 회전 펌프를 갖는 통상의 고진공 시스템, 또는 자기 부양 터보(turbo) 펌프 또는 건조 펌프와 같은 오일이 없는 펌프를 갖는 무 오일 고진공 시스템과, 이온 펌프를 갖는 초고진공 시스템을 갖추고 있다. 진공 장치(55) 전체 및 그 안에 포함된 전자원의 기판은 가열기(도시 안됨)로 250℃까지 가열시킬 수 있다. 본 발명에 따른 화상 형성 장치의 표시 패널[제17도의(201)]은 이러한 계측 시스템으로 구성할 수 있다는 것에 주목해야 한다.
따라서 통전화 포밍처리로부터의 모든 처리들은 이러한 계측 시스템을 이용하여 실행될 수 있다.
본 발명에 따른 표면 전도형 전자 방출 소자의 성능을 측정하기 위하여, 1 내지 10 KV 사이의 전압을 계측시스템의 애노드(54)에 인가할 수 있는데, 이것은 전자 방출 소자로부터 거리 H(2 내지 8 mm) 만큼 떨어져 배치되어 있다.
제7a 및 7b도는 9a 및 9b도에서 도시된 표면 전도형 전자 방출 소자의 성능은 제어 전극(7, 도시 안됨)에 전압을 인가시키는 전력원(도시 안됨)을 사용하여 측정되는 것에 주목해야 한다.
제13도는 통상적으로 계측시스템에 의해 측정된 소자 전압 Vf과 방출 전류 Ie, 또한 소자 전압 Vf과 소자 전류 If간의 관계를 개략으로 도시한 그래프이다. Ie가 If의 크기보다 훨씬 더 작은 크기를 갖는다는 사실에 비추어, 제13도에서는 Ie와 If에 대해 임의로 다른 단위(Unit)를 사용한 것에 주목할 필요가 있다. 그래프의 수직 및 수평축은 직선을 나타내는 것에 주목해야 한다.
제13도에서 도시된 바와 같이, 본 발명에 따른 전자 방출 소자는 이후 기술될 방출 전류 Ie에 대해 현저한 3가지 특징을 갖고 있다.
첫째로, 본 발명에 따른 전자 방출 소자에서는, 인가된 전압이 소정 레벨(이후부터 임계 전압으로 지칭되며 제13도에서 Vth로 표시되어 있음)을 초과할 때 방출 전류 Ie는 갑작스럽고 급격하게 증가하는 반면에, 인가된 전압이 임계 전압 Vth이하일 경우에는 방출 전류 Ie는 사실상 검출되지 않는다. 달리 말하자면, 본 발명에 따른 전자 방출 소자는 방출 전류 Ie에 대해 명백한 임계 전압 Vth를 갖는 비선형 소자인 것이다.
둘째로, 방출 전류 Ie가 소자 전압 Vf에 크게 좌우되므로, 방출 전류 Ie는 소자 전압 Vf으로 사실상 제어할 수 있다.
셋째로, 애노드(54)에서 포획되어진 방출 전하는 소자 전압 Vf의 인가 지속시간의 함수이다. 달리 말하자면, 애노드(54)에서 포획된 전하량은 소자 전압 Vf가 인가되어지는 시간에 의해 사실상 제어될 수 있다.
방출 전류 Ie 및 소자 전류 If모두 소자 전압 Vf에 대해 단조 증가하지만(제13도의 실선으로 도시되며, 이하에서 MI 특성으로 기술함), 소자 전류 If는 전압-제어-부성-저항 특성(이하에서 VCNR 특성으로 기술함(도시 안됨)을 나타낼 수 있다. 전자 방출 소자는 이것의 제조에 사용된 방법, 계측 시스템의 파라미터 및 다른 요인들에 따라 두 특성중 어느 한 특성을 나타낸다. 소자 전류 If가 소자 전압 Vf에 대해 VCNR 특성을 나타내면, 방출 전류 Ie는 소자 전압 Vf에 대해 MI 특성을 나타낸다는 것에 주목해야 한다.
상기 뚜렷한 특성의 특징 때문에, 본 발명에 따른 복수의 전자 방출 소자를 구비한 전자원과 이러한 전자원을 구비한 화상 형성 장치의 전자 방출 동작을 입력 신호에 응답하여 쉽사리 제어할 수 있음을 이해할 수 있을 것이다. 따라서, 단순 매트릭스 배선 구성을 사용할 경우, 장치에 배열된 전자 방출 소자의 수에는 관계없이, 회망의 표면 전도형 전자 방출 소자들을 선택할 수 있으며 선택된 소자 각각에 펄스 전압을 인가시킴으로써 입력 신호에 응답하여 전자 방출을 제어할 수 있다.
상술된 단순 매트릭스 구성을 갖는 전자원은 상기 간단한 원리에 따라 실현된다. 제14도는 단순 매트릭스 배선 구성을 갖는 본 발명에 따른 개략 평면도이다.
제14도에서, 전자원은 전형적으로 유리 패널로 제조된 기판(1)을 포함하며, 이 기판은 기판상에 배열된 표면 전도형 전자 방출 소자(104)의 개수와 용도에 따라 정해지는 형상을 갖고 있다.
기판(1) 상에는 X-방향 배선(102)이 전체 m개 제공되어 있으며, 배선(102)은 Dx1, Dx2,…, Dxm으로 표시되며, 진공 증착, 프린팅 또는 스퍼터링에 의해 형성된 전도성 금속으로 제조된다. 이들 배선들은 필요할 경우, 모든 표면 전도형 전자 방출 소자에 사실상 동일한 전압이 인가될 수 있도록 재질, 두께 및 폭에 대해 설계된다.
Y-방향 배선(103)들은 전체 n개 배열되어 있으며 Dy1, Dy2,…, Dyn으로 표시되며, 이들 재질, 두께 및 폭은 X-방향 배선(102)과 동일하다.
m개의 X-방향 배선(102)과 n개의 Y-방향 배선(103) 사이에 층간 절연층(도시되지 않음)이 배치되어 이들 배선들을 서로 전기적으로 절연시킨다. 여기서, m 및 n은 모두 정수이다.
층간 절연층(도시되지 않음)은 전형적으로 SiO2로 제조되며 절연 기판(1)의 표면 전체 또는 표면 일부 상에 진공 증착, 프린팅 또는 스퍼터링에 의해 희망하는 형상이 나타나도록 형성된다. 층간 절연층의 재질, 두께 및 제조 방법은 X-방향 배선(102)중 임의 배선과 Y-방향 배선(103)중 임의 배선간의 교차부에서 측정할 수 있는 전위차에 견뎌낼 수 있도록 선택된다. X 방향 배선(102)과 Y 방향 배선(103) 각각은 외부단자를 형성하도록 인출되어진다.
표면 전도형 전자-방출 소자(104) 각각의 대향 배열된 전극(도시되지 않음)은 m개의 X-방향 배선(102) 중 관련된 배선과 n개의 Y-방향 배선(103) 중 관련된 배선에, 전도성 금속으로 제조되고 진공 증착, 프린팅 또는 스퍼터링과 같은 적당한 기술적 수단으로 형성된 각각의 결선(105)에 의해 접속된다. 후술될, 전자원을 구동하는데 사용된 방법에 비추어 보아 각각의 표면 전도형 전자 방출 소자의 전자 방출 영역은 대응하는 X 방향 배선(102)에 연결된 소자 전극에 근접하게 형성되는 것이 바람직하다.
소자 전극의 전도성 금속 재료와, m개의 X-방향 배선(102), n개의 Y-방향 배선(103) 및 결선(105)의 전도성 금속 재질은 동일하거나 구성 성분으로서 공통 원소를 포함할 수 있다 이와는 다르게, 이들의 재질은 서로 다를 수 있다. 통상적으로 이들 재질들은 소자 전극용으로 열거된 후보물질에서 적절하게 선택될 수 있다. 소자 전극과 결선이 동일한 재질로 제조되면, 이들을 결선과 구별없이 소자 전극으로 총괄적으로 칭할 수 있다. 표면 전도형 전자-방출 장치(104)는 기판(1) 상이나 층간 절연층(도시 안됨) 상에 형성될 수 있다.
이하에서 상세히 기술될 바와 같이, X-방향 배선(102)은 표면 전도형 전자-방출 소자(104) 증 선택된 행에 주사 신호를 인가시키기 위한 주사 신호 인가 수단(도시되지 않음)에 전기 접속되어 있다.
반면에, Y-방향 배선(103)은 표면 전도형 전자-방출 소자(104) 중 선택된 열에 변조 신호를 인가시켜 선택된 열을 입력 신호에 따라 변조시키기 위한 변조 신호 발생 수단(도시되지 않음)에 전기 접속되어 있다. 각각의 표면 전도형 전자-방출 소자에 인가해야할 구동 신호는 해당 소자에 인가되는 주사 신호와 변조 신호의 전압차로서 표현되는것에 주목해야 한다.
지금부터, 본 발명의 제3 기본구성을 갖는 표면 전도형 전자 방출 소자를 구비하는 전자원 기판에 대해 제15도를 참조하여 기술하기로 한다. 제15도에서, 참조번호(1, 102 및 103)는 전자원 기판, X 방향 배선 및 Y 방향 배선을 각각 나타내머, 참조번호(106, 104 및 105)는 제어 전극용 배선, 표면 전도형 전자 방출 소자 및 결선을 각각 나타낸다.
제15에서, 전자원 기판(1)은 전형적으로 유리 패널로 제조되며, 기판상에 배열된 표면 전도형 전자 방출 소자의 개수와 용도에 따라 정해지는 형상을 갖고 있다.
기판(1) 상에 X-방향 배선(102)이 전체 m개 제공되어 있으며, 배선(102)은 Dx1, Dx2, …, Dxm으로 표시되며, 진공 증착, 프린팅 또는 스퍼터링에 의해 형성된 전도성 금속으로 제조된다. 이들 배선들은 필요할 경우, 모든 표면 전도형 전자 방출 소자에 사실상 동일한 전압이 인가될 수 있도록 재질, 두께 및 폭에 대해 설계된다. Y-방향 배선(103)들은 전체 n개 배열되어 있으며 Dy1, Dy2, …,Dyn으로 표시되며, 이들 재질, 두께 폭은 X-방향 배선(102)과 동일하다. 또한 G1, G2,… Gm으로 표시되며 X 방향배선(102)과 같이 배열된 제어 전극용의 전체 m개의 배선(106)이 제공되어 있다. 층간 절연층(도시 안됨)이 배열되어 m개의 X방향 배선(102), m개의 제어 전극용 배선(106) 및 n개의 Y 방향 배선(103)을 서로 전기적으로 절연시킨다.(여기서, m 및 n은 모두 정수이다)
층간 절연층(도시되지 않음)은 전형적으로 SiO2로 제조되며 X 방향 배선(102) 및 제어 전극용 배선(106)을 포함하는 절연 기판(1)의 표면 전체 또는 표면 일부 상에 진공 증착, 프린팅 또는 스퍼터링에 의해 회망하는 형상을 나타내도록 형성된다. 층간 절연층의 재질, 물질 및 제조 방법은 X-방향 배선(102) 중 임의 배선, 제어 전극용 배선(106) 중 임의 배선 및 Y-방향 배선(103) 중 임의 배선간의 교차부에서 측정할 수 있는 전위차에 견뎌낼 수 있도록 선택된다. X 방향 배선(102), 제어 전극용 배선(106) 및 Y 방향 배선(103) 각각은 외부단자를 형성하도록 인출되어진다.
표면 전도형 전자-방출 소자(104) 각각의 대향 배열된 전극 및 제어 전극(도시되지 않음)은 m개의 X-방향 배선(102) 중 관련된 배선과 n개의 Y-방향 배선(103) 중 관련된 배선에, 전도성 금속으로 제조되고 증기 증착, 프린팅 또는 스퍼터링과 같은 적당한 수단으로 형성된 각각의 결선(105)에 의해 접속되어진다.
각각의 표면 전도형 전자 방출 소자의 소자 전극 및 제어 전극의 전도성 금속 재료와, m개의 X-방향 배선(102), n개의 Y-방향 배선(103) 및 m개의 제어 전극용 배선(106)의 전도성 금속 재질은 동일하거나 구성 성분으로서 공통 원소를 포함할 수 있다. 이와는 다르게, 이들의 재질은 서로 다를 수 있다. 통상적으로 이들 재질들은 소자 전극용으로 상기에서 열거된 후보물질에서 적절하게 선택될 수 있다.
소자 전극과 결선이 동일한 재질로 제조되면, 결선과 따로 구별하지 않고 모두 소자 전극으로 총괄적으로 칭할 수 있다. 표면 전도형 전자-방출 장치(104)는 기판(1) 상이나 층간 절연층(도시 안됨) 상에 형성될 수 있다.
이하에서 상세히 기술될 바와 같이, X-방향 배선(102) 및 제어 전극용 배선(106)은 표면 전도형 전자-방출 소자(104) 중 선택된 행에 주사 신호를 인가시키기 위한 주사 신호 인가 수단(도시되지 않음)에 전기 접속되어 있다.
반면에, Y-방향 배선(103)은 표면 전도형 전자-방출 소자(104) 중 선택된 열에 변조 신호를 인가시켜 선택된 열을 입력 신호에 따라 변조시키기 위한 변조 신호 발생 수단(도시되지 않음)에 전기 접속되어 있다.
각각의 표면 전도형 전자-방출 소자에 인가해야할 구동 신흐는 해당 소자에 인가되는 주사 신호와 변조 신호 전압차로서 표현되는 것에 주목해야 한다.
지금부터, 본 발명의 제3 기본구성을 갖는 표면 전도형 전자 방출 소자를 구비한 다른 전자원 기판에 대해 제16도를 참조하면서 기술하기로 한다.
제16도에서, 제15도의 소자와 동일한 소자들은 동일한 소자들은 동일한 참조부호로 나타내었다. 제16도의 전자원 기판은 각각의 제어 전극(7) 상에 형성된 제어 전극용 배선(106)이 제거되고 제어 전극(7)이 대응하는 X 방향 배선(102)에 접속되어 있는 점이 제15도의 기판과는 다르다. 이러한 구성에 의해, 제15도의 기판과 비교해 보면 제조 공정 수를 감소시킬 수 있다.
지금부터, 본 발명의 제3 기본구성을 갖는 표면 전도형 전자 방출 소자를 구비하는 전자원 기판에 대해 제48도를 참조하여 기술하기로 한다. 제48도에서, 참조번호(1, 102 및 103)는 전자원 기판, X 방향 배선 및 Y 방향 배선을 각각 나타내며, 참조번호(106, 104 및 105)는 제어 전극용 배선, 표면 전도형 전자 방출 소자 및 결선을 각각 나타낸다.
제48도에서, 전자원 기판(1)은 전형적으로 유리 패널로 제조되며, 기판상에 배열된 표면 전도형 전자 방출 소자의 개수와 용도에 따라 정해지는 형상을 갖고 있다.
기판(1) 상에는 X-방향 배선(102)이 전체 m개 제공되어 있으며, 배선(102)은 Dx1, Dx2,…, Dxm으로 표시되며, 진공 증착, 프린팅 또는 스퍼터링에 의해 형성된 전도성 금속으로 제조된다. 이들 배선들은 필요할 경우, 모든 표면 전도형 전자 방출 소자에 사실상 동일한 전압이 인가될 수 있도록 재질, 두께 및 폭에 대해 설계된다. Y-방향 배선(103)들은 전체 n개 배열되어 있으며 Dy1, Dy2,…,Dyn으로 표시되며, 이들 재질, 두께 및 폭은 X-방향 배선(102)과 동일하다. 또한 G1, G2,…Gm으로 표시되며 X 방향배선(102)과 교대로 평행하게 배열된 제어 전극용의 전체 m개의 배선(106)이 제공되어 있다. 층간 절연층(도시 안됨)이 배치되어 m개의 X방향 배선(102), m개의 제어 전극용 배선(106) 및 n개의 Y 방향 배선(103)을 서로 전기적으로 절연시킨다.(여기서, m 및 n은 모두 정수이다.)
층간 절연층(도시되지 않음)은 전형적으로 SiO2로 제조되며 X 방향 배선(102) 및 제어 전극용 배선(106)을 포함하는 절연 기판(1)의 표면 전체 또는 표면 일부 상에 진공 증착, 프린팅 또는 스퍼터링에 의해 회망하는 형상을 나타내도록 형성된다. 층간 절연층의 재질, 두께 및 제조 방법은 X-방향 배선(102) 중 임의 배선, 제어 전극용 배선(106) 중 임의 배선 및 Y-방향 배선(103) 중 임의 배선간의 교차부에서 측정할 수 있는 전위차에 견뎌낼 수 있도록 선택된다. X 방향 배선(102), 제어 전극용 배선(106) 및 Y 방향 배선(103) 각각은 외부단자를 형성하도록 인출되어 진다.
표면 전도형 전자-방출 소자(104) 각각의 대향 배열된 전극 및 제어 전극(도시되지 않음)은 m개의 X-방향 배선(102) 중 관련된 배선과 n개의 Y-방향 배선(103) 중 관련된 배선에, 전도성 금속으로 제조되고 증기 증착, 프린팅 또는 스퍼터링과 같은 적당한 수단으로 형성된 각각의 결선(105)에 의해 접속되어진다.
각각의 표면 전도형 전자 방출 소자의 소자 전극 및 제어 전극의 전도성 금속 재질과, m개의 X-방향 배선(102), n개의 Y-방향 배선(103) 및 m개의 제어 전극용 배선(106)의 전도성 금속 재질은 동일하거나 구성 성분으로서 공통 원소를 포함할 수 있다. 이와는 다르게, 이들의 재질은 서로 다를 수 있다. 통상적으로 이들 재질들은 소자 전극용으로 상기에서 열거된 후보물질에서 적절하게 선택될 수 있다. 소자 전극과 결선이 동일한 재질로 제조되면, 결선과 따로 구별하지 않고 모두 소자전극으로 총괄적으로 칭할 수 있다. 표면 전도형 전자-방출 장치(104)는 기판(1) 상이나 층간 절연층(도시하지 않음) 상에 형성될 수 있다.
이하에서 상세히 기술될 바와 같이, X-방향 배선(102) 및 제어 전극용 배선(106)은 표면 전도형 전자-방출 소자(104) 중 선택된 행에 주사 신호를 인가시키기 위한 주사 신호 인가 수단(도시되지 않음)에 전기 접속되어 있다.
반면에, Y-방향 배선(103)은 표면 전도형 전자-방출 소자(104) 중 선택된 열에 변조 신호를 인가시켜 선택된 열을 입력 신호에 따라 변조시키기 위한 변조 신호 발생 수단(도시되지 않음)에 전기 접속되어 있다.
각각의 표면 전도형 전자-방출 소자에 인가해야할 구동 신호는 해당 소자에인가되는 주사 신호와 변조 신호의 전압차로서 표현되는 것에 주목해야 한다.
지금부터, 본 발명의 제4 기본구성을 갖는 표면 전도형 전자 방출 소자를 구비한 다른 전자원 기판에 대해 제57도를 참조하면서 기술하기로 한다.
제57도에서, 제48도의 소자와 동일한 소자들은 동일한 참조 부호로 나타내었다. 제57도의 전자원 기판은 각각의 제어 전극(7) 상에 형성된 제어 전극용 배선(106)이 제거되고 제어 전극(7)이 대응하는 X 방향 배선(102)에 접속되어 있는 점이 제48도의 기판과는 다르다. 이러한 구성에 의해, 제48도의 기판과 비교해 보면 제조 공정 수를 감소시킬 수 있다.
지금부터, 본 발명에 따라 단순 매트릭스 구성을 갖는 전자원을 구비한 화상형성 장치에 대해 제17 내지 19도를 참조하면서 기술하기로 한다. 제17도는 화상형성 장치의 표시 패널(201)에 대한 개략적 사시도이며, 제18A 및 18B도는 표시 패널의 형광막(114)의 가능한 두 가지 구성을 나타내는 개략도이며, 제19도는 NTSC텔레비젼 신호에 따라 텔레비젼 화상을 표시하는 구동 회로에 대한 블럭도이다.
제17도에서, 참조번호(1)은 본 발명에 따른 복수의 표면 전자-방출 소자가 놓여 있는 전자원 기판(1)을 나타낸다. 이외에, 표시 패널은 전자원 기판(1)을 견고하게 보유시키는 배면판(111)과, 유리 기판(113)의 내면 상에 화상 형성 부재로서 작용하는 형광막(114)과 금속 백(metal back; 115)을 적층시켜 준비한 면판(116) 및 지지프레임(112)을 포함한다. 배면판(111), 지지프레임(112) 및 면판(116)을 이들 부품의 접합부에 프릿 유리(hjt glass)를 사용하여 결합시키고 대기 또는 질소 중에서 10분이상 간 400 내지 500℃로 베이킹하여 용접 밀봉 및 기밀 밀봉시킴으로써 밀봉부(118)가 형성된다.
제17도에서, 참조 번호(104)는 전자 방출 소자를 나타내고, 참조번호(102 및 103)는 각 전자-방출 소자의 각 소자 전극(4 및 5)(제1a 및 1b)에 접속된 X-방향 배선과 Y-방향 배선을 각각 나타낸다.
상기 실시예에서는 밀봉부(118)가 면판(116), 지지 프레임(112) 및 배면판(111)으로 형성되었지만, 배면판(111)은 주로 기판(1)을 보강하기 위해 제공되기 때문에 기판(1)이 그 자체로 충분히 강하다면 배면판(111)을 생략할 수 있다. 이러한 경우에는, 독립된 배면판(111)을 필요로 하지 않아 기판(1)이 지지 프레임(112)에 직접 결합될 수 있으므로 밀봉부(118)는 면판(116), 지지 프레임(112) 및 기판(1)으로 구성된다. 밀봉부(118)의 전체 강도는 면판(116)과 배면판(111) 사이에 스페이서(도시되지 않음)라 칭하는 복수의 지지 부재를 배열함으로써 증가시킬 수 있다.
제18a 및 18b도는 형광막에 대한 가능한 두가지 구성을 개략적으로 나타낸것이다. 표시 패널이 흑색 화상 및 백색 화상용이면, 형광막(114)은 단일의 헝광체만을 구비하기 때문에, 칼라 화상을 표시하기 위해서는 흑색 전도 부재(121)와 형광체(122)를 구비해야 하는데, 흑색 전도 부재는 형광체의 배치에 따라 흑색 스트라이프(제18a도) 또는 흑색 매트릭스 부재(제18b도)로서 불려진다. 흑색 스트라이프 또는 흑색 매트릭스 부재가 칼라 표시 패널에 배열되어 서로 다른 3원색의 형광체(122)가 덜 구분되어지며, 주변 영역을 흑색화시킴에 의해 표시된 화상의 콘트라스트가 외부 광에 의해 감소되는 악영향이 감소되어진다. 흑색 스트라이프의 주 성분으로서 통상 흑연을 사용하지만, 낮은 광 투과도와 반사도를 갖는 다른 전도 재질을 사용할 수도 있다.
흑색 및 백색 또는 칼라 표시에는 상관없이 유리 기판(113) 상에 형광체(122)를 형성하기 위한 형광 재질을 도포시키는데는 침전 또는 프린팅 기술을 적당하게 사용할 수 있다.
제17도에서 도시된 바와 같이, 통상의 금속 백(115)이 형광막(114)의 내면 상에 배열된다. 금속 백(115)은 형광체(122, 제18a 또는 18b도)로부터 방출되어 밀봉부의 내부로 전달되는 광선을 면판(116) 쪽으로 미러반사(mirror-reflect) 시킴으로써 표시 패널의 휘도를 증가시키고, 전자 빔에 가속 전압을 인가시키기 위한 고전압 전극 Hv으로서 사용하고, 밀봉부의 내부에서 발생된 음이온이 형광체(122)에 부딪힐때 초래될 수 있는 형광체의 손상을 보호하기 위해서 제공된 것이다. 금속 백(115)은 형광막(114)를 형성한 후 형광막(114)의 내면을 평탄화시키고[통상 필름밍이라 칭하는 처리 중에], 진공 증착에 의해 형광막 상에 A1막을 형성시킴으로써 준비된다.
형광막(114)의 전도율을 증가시키기 위해 면판(116) 상에 형광막(114)의 외면에 대향하여 투명 전극(도시되지 않음)을 형성시킬 수 있다.
칼라 표시 패널을 포함할 경우 상기 열거된 밀봉부의 부품들을 서로 결합시키기 전에, 각각의 칼라 형광체(122)와 전자-방출 소자(104) 셋트를 정확하게 배열시키는 것에 주의를 기울여야 한다.
배기 파이프(도시 안됨)를 사용하여 밀봉부(118)을 10-6내지 10-7Torr 또는 그 이상의 진공도로 배기시킨 후 용접 밀봉시킨다.
보다 상술하자면, 밀봉부(118)의 내부를 통상적으로 회전펌프 또는 터보펌프를 구비하는 일반형 진공시스템을 사용하여 약 10-6Torr의 진공도까지 배기시키고 밀봉부 내부내의 표면 전도형 전자 방출 소자에 대해, 외부단자 Dx1내지 Dxm 및 Dy1내지 Dyn을 통해 소자전극(4 및 5)에 전압을 인가시킴으로써 포밍처리와 활성화 처리를 행하여 상술된 바와 같은 전자 방출 영역(2)을 형성한다. 그후에는 일반형 진공시스템 대신에 진공 장치를 80 내지 200℃로 베이킹하면서 통상적으로 이온펌프를 구비하는 초고진공 시스템을 사용한다. 밀봉부(118)를 용접 밀봉시키기 직전 또는 직후에 달성된 밀봉부(118) 내부의 진공도를 유지하기 위해 게터(getter) 처리를 행할 수 있다. 게터 처리시에, 밀봉부(118) 내의 선정된 위치에 배열된 게터가 저항 가열기 또는 고주파 가열기에 의해 가열되어 증착에 의해 막이 형성된다. 게터는 전형적으로 주 성분으로서 Ba를 함유하고 증착막의 흡수 효과에 의해 고진공도를 유지할 수 있다.
상술된 표시 패널(201)은 제19도에서 도시된 구동 회로에 의해 구동될 수 있다. 제19도에서, 참조번호(201)는 표시 패널을 나타낸다. 이외에, 상기 구동 회로는 주사 회로(202), 제어 회로(203), 시프트 레지스터(204), 라인 메모리(205), 동기 신호 분리 회로(206) 및 변조 신호 발생기(207)을 포함한다. 제19도에서 Vx 및 Va는 DC 전압원을 나타낸다.
제19도에서 도시된 바와 같이, 표시 패널(201)은 외부단자 Dx1내지 Dxm, Dy1내지 Dyn 및 고전압 단자 Hv를 통해 외부 회로에 접속되고, 이들 단자중 단자 Dx1내지 Dxm은 m개의 행과 n개의 열을 갖는 매트릭스 형태로 배열된 복수의 표면 전도형 전자 방출 소자를 포함하는 장치에서 전자원의(n개의 소자의) 행을 하나씩 순차적으로 구동시키기 위한 주사 신호를 수신하도록 설계되어 있다.
한편, 의부 단자 Dy1내지 Dyn은 주사 신호에 의해 선택된 행의 표면 전도형 전자-방출 소자 각각의 출력 전자 빔을 제어하기 위한 변조 신호를 수신하도록 설계되어 있다. 고전압 단자 Hv에는 DC 전압원 Va에 의해 전형적으로 10 KV 레벨 근방의 DC 전압이 공급되는데, 이 전압은 선택된 표면 전도형 전자 방출 소자의 형광체를 통전시키기에 충분히 높은 전압이다.
주사 회로(202)는 다음과 같은 방식으로 동작한다. 이 회로는 M개의 스위칭소자(제19도에는 소자 S1 및 Sm만이 상세하게 도시됨)를 포함하며, 이들 각각은 DC 전압원 Vx의 출력 전압 또는 O[V](접지 전위 레벨)를 갖고 표시 패널(201)의 단자 Dx1내지 Dxm 중의 해당 단자에 접속된다. 스위칭 소자 S1 내지 Sm 각각은 제어 회로(203)로부터 공급된 제어 신호 Tscan에 따라 동작하며 FET와 같은 트랜지스터를 결합시켜 용이하게 준비될 수 있다.
이 회로의 DC 전압원 Vx는 표면 전도형 전자-방출 장치의 성능으로 인해 주사되지 않은 소자에 인가되는 임의의 구동 전압 (또는 전자-방출에 대한 임계 전압)이 임계 전압 미만으로 감소될 정도로 정전압을 출력하도록 설계되어 있다.
제어 회로(203)는 화상이 외부적으로 공급된 비디오 신호에 따라 적절히 표시될 수 있도록 관련된 소자들의 동작을 조정한다. 또한 회로(203)는 아래에 설명되는 동기 신호 분리 회로로부터 공급된 동기 신호 Tsync에 응답하여 제어 신호 Tscan, Tsft 및 Tmry를 발생시킨다.
동기 신호 분리 회로(206)는 외부에서 공급되는 NTSC 텔레비젼 신호로부터 동기 신호 성분과 밝기 신호 성분을 분리시키며, 공지된 주파수 분리(필터) 회로를 이용하여 용이하게 실현할 수 있다. 동기 신호 분리 회로(206)에 의해 텔레비젼 신호로부터 추출된 동기 신호가 잘 알려진 바와 같이, 수직 동기 신호와 수평 동기 신호로 구성되어 있지만, 그 성분 신호에 관계없이 편의상 여기서는 Tsync로 표시하기로 한다. 한편, 텔레비젼 신호로부터 추출되어 시프트 레지스터(204)에 공급되는 밝기 신호 신호는 DATA 신호로서 표시된다.
시프트 레지스터(204)는 제어 회로(203)로부터 공급된 제어 신호 Tsft에 따라 시계열 방식으로 직렬로 공급되는 DATA 신호에 대해 직렬/병렬 변환을 각 라인마다 행한다. [바꾸어 말하면, 제어 신호 Tsft는 시프트 레지스터(204)의 시프트 클럭으로서 동작한다.] 직렬/병렬 변환이 행해진(N개의 전자-방출 소자용 구동 데이타 셋트에 대응하는) 라인의 데이타 셋트가 n개의 병렬 신호 Id1내지 Idn으로서 시프트 레지스터(204)로부터 출력된다.
라인 메모리(205)는 제어 회로(203)에서 나온 제어 신호 Tmry에 따라 요구된 시간 주기 동안 신호 Id1내지 Idn인 라인의 데이타 셋트를 저장하는 메모리이다.
저장된 데이타는 Id1' 내지 Idn'으로서 출력되어 면조 신호 발생기(207)에 공급된다.
상기 변조 신호 발생기(207)는 실제로는 각각의 화상 데이타 Id1' 내지 Idn'에 따라 표면 전도형 전자 방출 소자 장치의 각각 동작을 적절히 구동하고 변조하는 신호원이고, 이 소자의 출력 신호는 단자 Dy1내지 Dyn을 통해 표시 패널(201)에 있는 표면 전도형 전자 방출 소자에 공급된다.
상술한 바와 같이, 본 발명에 따른 전자 방출 소자는 방출 전류 Ie에 대해 다음과 같은 특징을 나타낸다. 첫째로, 명확한 임계 전압 Vth가 존재하며 Vth를 초과하는 전압이 인가된 때에만 전자를 방출한다는 특징을 지닌다. 둘째로, 방출 전류 Ie의 레벨은 임계 전압 Vth를 넘어 인가되는 전압 변학의 함수로서 변화하지만, 그러나 인가된 전압과 방출 전류간의 관계와 Vth 값은 전자 방출 장치 소자의 재질, 구성 및 제조 방법에 따라 다를 수 있다.
보다 구체적으로 말하면, 펄스형 전압이 본 발명에 따른 전자 방출 소자에 인가될 때는, 인가된 전압이 임계 레벨 미만인 한 방출 전류는 사실상 발생되지 않고, 반면에 인가된 전압이 일단 임계 레벨 이상으로 상승하는 경우에 전자 빔이 발생된다. 여기서 주목하여야 할 것은 출력 전자 빔의 강도는 펄스형 전압의 피크 레벨을 변화시킴으로써 제어될 수 있다는 것이다. 부가적으로, 전자 빔의 전하의 총량도 펄스 폭을 변화시킴으로써 제어될 수 있다.
그러므로, 변조 방법 또는 펄스 폭 변조 방법은 입력 신호에 응답하여 전자방출 소자를 면조시키는데 사용될 수 있다. 전압 변조의 경우, 전압 변조형 회로가 변조 신호 발생기(207)로서 사용되어, 펄스형 전압의 피크 레벨이 입력 데이타에 따라 변조되는 한편, 펄스 폭은 일정하게 유지된다. 반면에, 펄스 폭 변조의 경우에는, 펄스 폭 변조형 회로가 변조 신호 발생기(207)로서 사용되어, 인가된 전압의 펄스폭은 입력 데이타에 따라 변조되는 반면, 인가된 전압의 피크 레벨은 일정하게 유지 된다.
상기에서 특정하게 언급하지는 않았지만, 시프트 레지스터(204) 및 라인 메모리(205)는 비디오 신호의 직렬/병렬 변환 및 기억이 주어진 레이트로 수행되는 한디지탈 또는 아날로그 신호형일 수 있다.
만일 디지탈 신호형 소자가 사용되면, 동기 신호 분리 회로(206)의 출력 신호 DATA는 디지탈화시킬 필요가 있다. 그러나, 이러한 변환은 동기 신호 분리 회로(206)의 출력에 A/D 변환기를 배열함으로써 용이하게 행해질 수 있다.
물론 라인 메모리(205)의 출력 신호가 디지탈 신호인지 또는 아날로그 신호인지에 따라 변조 신호 발생기(207)로서 다른 회로들을 사용할 수 있다.
디지탈 신호를 사용한 경우, 공지된 형태의 D/A 변환기를 변조 신호 발생기(207)로서 사용할 수 있고, 필요한 경우, 증폭기 회로를 부가시킬 수 있다. 펄스폭 변조의 경우에는, 변조 신호 발생기(207)은 고속 발진기, 상기 발진기에 의해 발생된파의 수를 계수하는 카운터 및 카운터의 출력과 메모리의 출력을 비교하는 비교기를 결합시킨 회로를 사용하여 실현시킬 수 있다. 필요한 경우, 변조된 펄스 폭을 갖는 비교기의 출력 신호의 전압을 본 발명에 따른 표면 전도형 전자 방출 소자의 구동 전압 레벨까지 증폭시키는 증폭기를 부가할 수 있다.
한편, 전압 변조시에 아날로그 신호를 사용하는 경우, 공지된 연산 증폭기를 포함하는 증폭기 회로를 변조 신호 발생기(207)로서 사용할 수 있고, 필요한 경우 레벨 시프트 회로를 부가할 수 있다. 펄스 폭 변조의 경우, 필요한 경우, 표면 전도형 전자 방출 소자의 구동 전압까지 전압을 증폭시키는 다른 증폭기를 갖는 공지의 전압 제어형 발진기 회로(VCO)를 사용할 수 있다.
본 발명을 적용시킬 수 있는 상술한 구성을 갖는 화상 형성 장치의 경우에, 전자 방출 소자(104)는 전압이 외부 단자 Dx1내지 Dxm 및 Dy1내지 Dyn에 의해 인가될 때 전자를 방출시킨다. 다음에, 발생된 전자 빔은 고전압 단자 Hv에 의해 금속 백(115) 또는 투명 전극(도시 안됨)에 고전압을 인가함으로써 가속화된다. 가속화된 전자가 최종에는 형광막(114)과 충돌하여 형광막이 글로우(glow) 함으로써 화상이 생성된다.
화상 형성 장치의 상술한 구성은 본 발명을 적용시킬 수 있는 예에 불과한 것으로, 다양한 변경이 가능하다. 이러한 장치에 사용될 TV 신호 시스템은 특정한 것에 제한되지 않고, NTSC, PAL 또는 SECAA4과 같은 임의의 시스템을 사용할 수 있다. 상기 장치는 대다수의 픽셀을 포함하는 대형 표시 패널에 사용될 수 있기 때문에 많은 수의 주사선을 포함하는(전형적으로 MUSE 시스템과 같은 고선명도 시스템의) TV 신호에 특히 적합하다.
지금부터, 기판 상에 사다리형으로 배열된 복수의 표면 전도형 전자 방출 소자를 포함하는 전자원과 이러한 전자원을 포함하는 화상 형성 장치에 대해 제20도 및 제21도를 참조하여 설명하기로 한다.
먼저 제20도를 참조하면, 참조 번호(1)는 전자원 기판을 표시하고, 참조 번호(104)는 기판 상에 배열된 표면 전도형 전자 방출 소자를 표시하며, 참조 번호(304)는 표면 전도형 전자 방출 소자(104)를 연결시키는 공통 배선 Dx1내지 Dx10을 표시한다.
전자 방출 소자(104)는 각각 복수의 소자를 갖는 복수의 소자 행(devicerow)을 포함하는 전자원을 형성하기 위해 X 방향의 행(이후 소자 행이라 칭함)으로 배열되어 있다.
각 소자 행의 표면 전도형 전자 방출 소자는 이들이 적절한 구동 전압을 공통 배선 쌍에 인가함으로써 독립적으로 구동될 수 있도록 공통 배선 쌍[예를 들어,외부 단자 D1및 D2의 공통 배선(304)]에 의해 서로 병렬로 전기적으로 접속되어 있다. 보다 구체적으로 말하면, 전자 방출 임계 레벨을 초과하는 전압은 전자를 방출하도록 구동될 소자 행에 인가되고, 반면에 전자 방출 임계 레벨 이하의 전압은 나머지 소자 행에 인가된다. 이와는 다르게, 인접한 두 소자 행들 사이에 배열된 임의의 2개의 외부 단자는 단일의 공통 배선을 공유할 수 있다. 따라서, 공통 배선D2내지 D9중에서, D2와 D3는 2개의 배선 대신에 단일의 공통 배선을 공유할 수 있다.
제21도는 전자 방출 소자의 사다리형 구성을 갖는 전자원을 포함한 화상 형성 장치의 표시 패널에 대한 개략적 사시도이다.
제21도에서, 표시 패널은 전자를 통과시키는 복수의 구멍(303)을 갖고 있는 그리드 전극들(302)와, 외부 단자 셋트 D1내지 Dm와, 각 그리드 전극(302)에 접속된 다른 외부 단자 셋트 G1내지 Gn을 구비한다. 표면 전도형 전자 방출 소자의 각 행에 접속된 공통 배선(304)는 기판(1) 상에서 통합적으로 형성된다는 것에 주목할 필요가 있다.
제21도에서는 제17도의 소자와 동일한 소자들은 동일한 도면 부호를 사용하였다. 제21도의 화상 형성 장치는 제21도의 장치가 전자원 기판(1)과 면판(116) 사이에 배열된 그리드 전극(302)를 갖는다는 점에서 제17도의 단순 매트릭스 구성을 갖는 화상 형성 장치와는 다르다.
상술된 바와 같이, 그리드 전극(302)가 기판(1)과 면판(116) 사이에 배열되어 있다. 이들 그리드 전극(302)는 표면 전도형 전자 방출 소자(104)로부터 방출된 전자 빔을 변조시키도록 되어 있으며, 그리드 전극(302) 각각은 각각의 전자 방출 소자(104)에 대응하여 전자 빔이 통과할 수 있는 관통 구멍(303)을 갖고 있다.
그러나, 제21도에서는 스트라이프형 그리드 전극이 도시되어 있지만, 전극의 형상 및 위치는 이것에 제한되지 않는다. 예를 들어, 이들 전극은 망형(mesh-like)구멍을 가질 수 있으며, 그리드 전극(302)는 표면 전도형 전자 방출 소자(104) 주위 또는 가까이에 배열될 수 있다.
외부 단자 D1내지 Dm 및 G1내지 Gn은 구동 회로(도시 안됨)에 전기 접속되어 있다. 상술한 구성을 갖는 화상 형성 장치는 한 행씩 전자 방출 소자를 구동(주사)시키는 동작과 동기하여 화상의 단일 라인마다 그리드 전극(302)의 행에 변조 신호를 동시에 인가함으로써 전자 빔 조사를 위한 동작이 가능하여 전자 빔이 형광막(114)에 제어가능하게 조사되어지므로 화상은 한 라인씩 표시될 수 있다.
그러므로, 본 발명에 따르고 상술한 구성을 갖는 표시 장치는 텔레비젼 방송용 표시 장치, 원격지간 화상 회의용 단말 장치, 정지 및 동 화상용 편집 장치, 컴퓨터 시스템용 단말 장치, 감광성 드럼을 포함하는 광 프린터로서 또한 기타 여러 가지로 이용할 수 있기 때문에 산업 및 상업 응용 분야가 광범위하다.
지금부터, 본 발명을 예를 들어 설명하고자 한다.
[예 1]
이 예에서는, 제1a 및 1b도에서 도시된 구성을 갖는 복수의 표면 전도형 전자 방출 소자와 비교를 행하기 위한 복수의 표면 전도형 전자 방출 소자를 준비하였으며 이들의 성능을 테스트하였다. 제1a 및 1b도는 각각 본 발명에 따르며 이 예에서 사용된 표면 전도형 전자 방출 소자에 대한 평면도 및 단면도를 도시한다.
제1a 및 1b도를 참조해보면, W1은 소자 전극(4 및 5)의 폭을 나타내고, W2는 전기 전도성 박막(3)의 폭을 나타내고, L은 소자 전극(4 및 5)을 분리시키는 간격을 나타내며, d1및 d2는 각각 소자 전극(4)의 높이와 소자 전극(5)의 높이를 나타낸다.
제22aa 내지 22ac도는 기판 A 상에 각기 다른 제조 단계에서의 표면 전도형 전자 방출 소자를 나타내고, 제22ba 내지 22Bbc도는 각기 다른 제조단계에서의 다른 표면 전도형 전자 방출 소자를 나타내며, 제22ba 내지 22bc도의 표면 전도형 전자 방출 소자는 비교를 행할 목적으로 기판 B 상에 형성하여 준비하였다. 기판 a와 b 각각 상에 4개의 동일한 전자 방출 소자를 준비하였다.
1) 기판 a와 b인 석영 유리판을 세제, 순수한 물 및 유기 용매로 완전히 세정한 후, 각 소자의 한 쌍의 소자 전극용 Pt 막을 마스크를 사용하여 300 Å의 두께로 스퍼터링함으로써 기판상에 형성시켰다. 기판 A에 대해서는 소자 전극(4)용 Pt막을 800 Å의 두께로 더 증착시켰다 (제22aa 및 22ba도).
기판 B 상의 소자 전극(4 및 5) 모두는 300 Å의 두께를 가지는 반면에, 기판 A 상의 소자 전극(4 및 5)는 각각 300 Å과 1,100 Å의 두께를 가졌다. 기판 A와 기판 B 모두에서 소자 전극은 100 ㎛의 간격 L로 분리되어있다.
그 후, 전기전도성 박막(3)을 패터닝할 목적으로 기판 A와 기판 B 각각 상에 두께 1,000 Å으로 진공 증착에 의해 리프트-오프용으로 사용될 Cr막 (도시되지 안음)을 형성하였다. 동시에, Cr막에 전기전도성 박막(3)의 폭 W2에 상당하는 100 ㎛의 구멍을 형성시켰다.
기판 A와 기판 B에 대한 후속하는 단계들은 동일하였다.
2) 그 후, 유기화 팔라듐의 용액(ccp-4230 : Okuno Phannaceutlcal Co., Ltd.에서 입수 가능)을 스피너에 의해 Cr막에 도포시킨 후 방치하여 유기 Pd 박막을 형성하였다. 이후에, 유기 Pd 박막을 대기 중에서 10분간 300℃에서 가열 및 베이킹시켜 주로 PdO 미립자로 구성된 전기전도성 박막(3)을 형성하였으며, 이 박막의 두께는 약 100 Å이었으며 전기 저항은 Rs=5x104Ω/㎠ 이었다.
후속하여, Cr 막 및 전기전도성 박막(3)을 산성 습식 에칭제로 습식 에칭시켜 희망의 패턴을 갖는 전기전도성 박막(3)을 형성하였다 (제22ab 및 22bb도).
3) 다음에, 기판 A와 B를 제11도에 도시된 계측시스템의 진공 장치(55) 내로 이동시키고 진공 하에서 가열시켜 각 샘플 소자의 전기전도성 박막(3) 중의 PdO 내지 Pd를 화학적으로 환원시켰다. 이후에, 샘플 소자에 대해 각 소자의 소자 전극(4 및 5) 사이에 소자 전압 Vf를 인가시킴으로써 통전화 포밍 처리를 행하여 전자 방출 영역을 형성하였다(제22ac 및 22bc도). 인가된 전압은 제3b도에서 도시된 바와 같은 펄스전압이었다 (그러나, 이 전압은 삼각형이 아닌 구형의 평행 육면형이었다).
펄스전압의 파고는 제3b도에서 도시된 바와 같이 시간에 따라 점차적으로 증가하였다. T1 = 1 msec의 펄스폭과 T2 = 10 msec의 펄스 간격을 사용하였다.
통전화 포밍 처리중에, 전자 방출 영역의 저항을 측정하기 위해 포밍 펄스 전압의 간격사이에 여분의 0.1 V 펄스 전압(도시 안됨)을 인가하여 저항을 연속적으로 모니터링하였으며, 저항이 1 MQ을 초과하였을 때 통전화 포밍처리를 종료시켰다.
통전화 포밍처리의 종료시의 펄스파고와 소자 전압 Vf의 곱(product)을 포밍전력(Pform)으로서 정의하면, 기판 A의 포밍전력 Pform(10 mw)은 기판 B의 포밍 전력 Pform(50 mw)에 비해 5배 작았다.
4) 후속하여, 기판 A와 B에 대해 진공 장치(55)의 내부압력을 약 10-5Torr로 유지하면서 활성화 처리를 행하였다.(삼각형이 아닌 구형의 평행 육면형인) 펄스전압을 각 샘플 소자에 인가시켜 그 소자를 구동시켰다. T1 = 1 msec의 펄스폭과 T2 = 10 msec의 펄스간격을 사용하였으며 구동 전압(파고)은 15V 이었다.
5) 이후에, 기판 A와 B 상의 각각의 샘플 표면 전도형 전자 방출 소자를 약 10-6Torr의 진공 장치(55) 내에서 동작시켜 소자 전류 If와 방출 전류 Ie를 나타내도록 하였다. 측정 후에 기판 A와 B 상의 소자의 전자 방출 영역을 현미경으로 관찰하였다.
측정한 파라미터에 대해서는, 애노드(54)와 전자 방출 소자간의 간격 H는 5mm 이었으며, 애노드 전압과 소자 전압 Vf은 각각 1 KV와 18 V 이었다. 소자 전극(5)의 전위는 소자 전극(4)의 전위보다 낮았다.
측정한 결과, 기판 B 상의 각 소자의 소자 전류 If와 방출 전류는 각각 1.2mA± 25%와 1.0μA ± 30%이었다. 반면에, 기판 A상의 각 소자의 소자 전류 If와 방출 전류는 1.0 mA ± 5 %와 1.95μA ± 4.5 %로서 소자들 간에서의 편차가 현저히 감소된 것으로 나타났다. 이러한 관찰의 결과로서 상기 포밍 전력 Pform의 크기는 전자 방출의 성능 편차에 다소 영향을 미칠것이다.
동시에, 애노드(54) 상에 형광 부재를 설치하여 각 샘플 전자 방출 소자의 표면으로부터 방출된 전자빔에 의해 생성된 형광 부재 상의 휘도점을 관찰하였으며, 기판 A 상의 소자에 의해 생성된 휘도점은 기판 B 상의 소자에 의해 생성된 휘도점보다 약 30 ㎛ 만큼 작은 것으로 관찰되었다.
제23a 및 23b도는 기판 A와 B상의 각 소자의 전기전도성 박막(3)의 전자 방출 영역(2)에 대해 관찰한 것을 개략적으로 도시한 것이다. 제23a 및 23b도로부터 알 수 있는 바와 같이, 기판 A상의 4개 소자 각각에서 높은 단차부를 갖는 소자전극(5) 부근에는 거의 직선인 전자 방출 영역(2)이 관찰되었으며, 반면에 비교를 위해 준비한 기판 B 상의 4개 소자 각각의 전기전도성 박막(3)에서는 커브된 전자 방출 영역(2)이 관찰되었으며, 전자 방출 영역(2)은 중간지점에서 약 50 ㎛ 만큼 커브되었다.
상술된 바와 같이, 본 발명에 따르면 소자 전극 중 어느 한 전극에 근접 배치된 거의 직선인 전자 방출 영역(2)을 포함한 표면 전도형 전자 방출 소자는 성능면에서 어떠한 실제적인 커브도 나타내지 않으면서 높은 수렴성의 전자빔을 방출하도록 이주 양호하게 동작한다. 또한 본 발명에 따른 표면 전도형 전자 방출 소자는 소자 전극(5)의 전위가 소자 전극(4)의 전위보다 높게 된 경우 형광 부재상에 비교적 큰 휘도점을 형성시킨다는 것이 관찰되었다.
[예 2]
이 예에서는, [예 1]의 경우에서와 같이 기판 A와 B를 비교하기 위해 본 발명에 따른 표면 전도형 전자 방출 소자와 종래의 표면 전도형 전자 방출 소자를 준비하였으며 전자 방출 성능에 대해 테스트를 행하였다.
이 예는 제24aa 내지 24ac도(기판 A의 경우) 및 제24ba 내지 24bc도(기판 B의 경우)를 참조하여 기술하기로 한다. 본 발명에 따른 4개의 동일한 표면 전도형 전자 방출 소자를 기판 A상에 준비하였다. 동일하게, 비교를 하기 위해 기판 B 상에 4개의 동일한 종래의 표면 전도형 전자 방출 소자를 준비하였다.
1) 기판 A와 B인 석영유리판을 세제, 순수한 물 및 유기용매로 완전히 세정한 후에, 기판 A 상에만 1,500 Å의 두께로 SiOx 막을 형성시킨 후, 이 SiOx 막에 대해 레지스트를 도포하여 패턴화시켰다. 이후에, 각 소자에 소자전극(5)을 형성시키기 위한 영역은 제외시키면서 SiOx 막을 반응성 이온 에칭에 의해 제거시켜 소자전극(5)의 영역에 SiOx 막의 제어 부재(21)를 형성시켰다.
기판 A와 B 상에 마스크를 사용하여 소자 전극용 Pt 막을 300 A의 두께로 스퍼터링에 의해 증착시켰다 (제24aa 및 24ba도).
기판 B 상의 소자 전극(4 및 5)의 단차부는 300 Å의 높이를 가지는 반면에, 기판 A 상의 소자 전극(4 및 5)는 각각 300 Å과 1,800 Å의 높이를 가졌다. 기판 A의 경우 각 소자의 소자 전극들을 분리시키는 간격 L은 50 ㎛인 반면에, 기판 B의 경우에는 2 ㎛ 이었다.
그 후, 전기전도성 박막(3)을 패터닝할 목적으로 기판 A와 기판 B 각각 상에 두께 1,000 Å으로 진공 증착에 의해 리프트-오프용으로 사용될 Cr막(도시되지 안음)을 형성하였다. 동시에, Cr막에 전기전도성 박막(3)의 폭 W2에 상당하는 100 ㎛의 구멍을 형성시켰다.
기판 A와 기판 B에 대한 후속하는 단계들은 동일하였다.
2) 그 후, 소자 전극(4 및 5)이 형성되어 있는 기판상에 스퍼터링에 의해 Pd를 증착시켜 전기전도성 박막(3)을 형성하였으며, 이 박막의 두께는 약 30 Å이었으며 단위 면적당 전기 저항은 5×102Ω/㎠ 이었다.
후속하여, Cr 막 및 전기전도성 박막(3)을 산성 습식 에칭제로 습식 에칭시켜 희망의 패턴을 갖는 전기전도성 박막(3)을 형성하였다(제24ab 및 24bb도).
3) 다음에, 기판 A와 B 상의 소자들에 대해 [예 1]의 경우에서와 같이 통전화 포밍 처리를 행하였다 (제24ac 및 24bc도). 이 예에서는 기판 A의 포밍전력 Pform(6 mW)은 기판 B의 포밍 전력 Pform(55 mW)에 비해 약 10배 정도 작았다.
4) 후속하여, 기판 A와 B에 대해 [예 1]의 경우에서와 같이 활성화 처리를 행하였다.
5) 이후에, 기판 A와 B 상의 각각의 샘플 표면 전도형 전자 방출 소자를 약 10-6Torr의 진공 장치(55) 내에서 동작시켜 소자 전류 If와 방출 전류 Ie를 나타내도록 하였다. 측정후에 기판 A와 B 상의 소자의 전자 방출 영역을 현미경으로 관찰하였다.
측정한 파라미터에 대해서는, 애노드(54)와 전자 방출 소자 간의 간격 H는 5mm 이었으며, 애노드 전압과 소자 전압 Vf은 각각 1 KV와 15 V 이었다. 소자 전극(5)의 전위는 소자 전극(4)의 전위보다 낮았다.
측정한 결과, 기판 B 상의 각 소자의 소자 전류 If와 방출 전류는 각각 1.0mA±5%와 1.0 μA ± 5% 이었다. 반면에, 기판 A 상의 각 소자의 소자 전류 If와 방출 전류는 0.95 mA ± 4.5%와 1.92 μA ± 5.0 %로서 소자간에서의 거의 균등한 편차를 나타내었다. 기판 A 상의 각 소자의 방출 전류는 큰 방출 전류이었다.
동시에, 애노드(54) 상에 형광 부재를 설치하여 각 샘플 전자 방출 소자의 표면으로부터 방출된 전자빔에 의해 생성된 형광 부재 상의 휘도점을 관찰하였으며, 기판 A 상의 소자에 의해 생성된 휘도점은 기판 B 상의 소자에 의해 생성된 훠도점과 거의 동일한 것으로 관찰되었다.
제25a 및 25b도는 기판 A와 B상의 각 소자의 전기전도성 박막(3)의 전자방출 영역(2)에 대해 관찰한 것을 개략적으로 도시한 것이다. 제25a 및 25b도로부터 알 수 있는 바와 같이, 기판 A상의 4개 소자 각각에서 높은 단차부를 갖는 소자 전극(5) 부근에는 거의 직선인 전자 방출 영역(2)이 관찰되었으며, 반면에 비교를 위해 준비한 기판 B 상의 4개 소자 각각의 전기전도성 박막(3)의 중심부에서 거의 직선인 전자 방출 영역(2)이 관찰되었다.
상술된 바와 같이, 본 발명에 따르면 소자 전극 중 어느 한 전극에 근접 배치된 거의 직선인 전자 방출 영역(2)을 포함한 표면 전도형 전자 방출 소자에서는, 소자 전극들 간의 간격을 50 ㎛ 할 수 있거나, 종래의 전자 방출 소자의 간격에 비해 25배 크게 할 수 있는데, 상기 양쪽 소자들은 전자 방출 성능 편차와 형광 부재 상의 휘도점의 확산에 대해서 거의 동일하게 동작하였다.
[예 3]
이 예에서는, 기판상에 제1a 및 1b도의 복수의 표면 전도형 전자 방출 소자들을 구비하여 이들을 제14도에서 도시된 바와 같은 단순한 매트릭스 구성을 형성하도록 배선시킨 전자원을 사용하여 화상 형성 장치를 제조하였다. 제17도는 화상 형성 장치를 개략적으로 도시한 것이다.
제26도는 전자원 일부에 대한 개략 평면도이다. 제27도는 제26도의 라인27-27을 따라 절단한 개략 단면도이다. 제14, 17, 26 및 27도에서는 동일 또는 유사성분들은 동일 부호를 사용하였다.
전자원은 기판(1), X 방향 배선(102, 하측 배선이라고도 칭함) 및 Y 방향 배선(103, 상측 배선이라고 칭함)을 포함하였다. 전자원의 각각의 소자들은 한 쌍의 소자 전극(4 및 5)과, 전자 방출 영역을 포함한 전기전도성 박막(3)을 포함하였다.
이외에, 전자원은 층간 절연층(401) 및 접촉구멍(402)을 포함하고 있으며, 이 구멍(402)은 대응하는 소자 전극(4)과 대응하는 하측 배선(102)에 전기 접속되었다.
전자원의 제조 단계들은 후술된 제조 단계에 각각 대응하는 제28a 내지 28d도 및 제29a 내지 29d도를 참조하여 기술하고자 한다.
단계 a: 소다 석회 유리판(soda lime glass plate)을 완전히 세정시킨 후, 그 위에 스퍼터링에 의해 실리콘 산화막을 형성시켜 기판(1)을 제조하였으며, 기판(1)상에 Cr과 Au를 50 Å과 6000 Å의 두께로 각각 순차적으로 적층시킨 후 그 위에 적층막을 회 전시키면서 포토레지스트(AZ1370: Hoechst사로부터 입수가능)를 스피너를 이용하여 형성시키고 베이킹시켰다. 그 후에, 포토마스크를 노광시키고 현상시켜 하부 배선(102)에 대한 레지스트 패턴을 형성한 후 증착된 Au/Cr 막을 습식 에칭시켜 하부 배선(102)를 형성하였다.
단계 b: 층간 절연층(401)로서, RF 스퍼터링에 의해 실리콘 산화막을 두께 1.0 ㎛로 형성하였다.
단계 c: 공정 b에서 증착된 실리콘 산화막 중에 각 소자의 접촉 구멍(402)를 형성시키기 위한 포토레지스트 패턴을 준비하였으며, 이후에 포토레지스트 패턴을 마스크로서 사용하여 층간 절연층(401)을 에칭시켜 접촉 구멍(102)를 형성하였다.
에칭 처리 동안, CF4및 H2기체를 이용하는 RIE(반응성 이온 에칭) 기술을 이용하였다.
단계 d: 그 후에, 각 소자의 소자 전극 상들(4 및 5)과 각각의 소자 전극 쌍을 분리하는 간격에 대한 포토레지스트 패턴(RD-2000N-41: Hitachi Chemical Co., Ltd.로부터 입수가능)을 형성한 후 이 위에 진공 증착에 의해 Ti와 Ni를 순차적으로 50 Å과 400 Å의 두께로 증착시켰다. 이 포토레지스트 패턴을 유기 용매로 용해하였으며, Ni/Ti 증착막을 리프트-오프 기술을 이용하여 처리하여 간격(L)이 80 ㎛이고, 폭 W1이 200 ㎛인 서로 분리되어 있는 소자 전극 쌍을 형성하였다. 소자 전극(5)은 1,400 Å의 두께를 가졌다.
단계 e: 소자 전극(4,5) 상에 상부 배선(103)을 위한 포토레지스트 패턴을 형성한 후, Ti와 Au를 진공 증착에 의해 50 Å과 5,000 Å의 두께로 순차적으로 증착시키고 나서 리프트-오프 기술을 이용하여 불필요한 영역을 제거시켜 소정의 형상을 갖는 상부 배선(103)을 형성하였다.
단계 f: 이후에, 소자 전극간의 간격 L 부근에 구멍을 갖는 마스크를 사용하여 진공 증착에 의해 1,000 Å의 막 두께로 Cr 막(404)을 형성시킨 후, 이 Cr 막에 대해 패터닝 처리를 행하였다. 다음에, 유기 Pd 화합물(ccp-4230: okuno phannaceutical co. Ltd.로부터 입수 가능)을, 상기 막을 회전시키면서 스피너에 의해 Cr 막에 도포시키고 12분간 300℃에서 베이킹시킨다. 형성된 전기전도성 박막(3)은 주 성분으로서 PdO를 함유하는 미립자로 구성되어 있으며, 70Å의 막두께와 2×104Ω/㎠의 단위 면적당 전기 저항을 가졌다.
단계 g: Cr 막(404) 및 베이킹된 전기전도성 박막(3)을 산성 에칭제를 사용하여 습식 에칭함에 의해 소정의 패턴을 갖는 전기전도성 박막(3)을 형성하였다.
단계 h: 다음에, 기판의 표면 전체에 레지스트를 도포시킨 후, 접촉구멍(402)상의 것만을 제거시키기 위해 마스크를 이용하여 노광 및 현상시켰다. 그후에, Ti 및 Au를 진공 증착에 의해 50 Å와 5,000 Å의 두께로 순차로 증착시켰다. 리프트-오프 기술에 의해 임의의 불필요한 영역이 제거되어 접촉구멍은 매립되었다.
상기 단계들에 의해, 절연 기판(1), 하부 배선(102), 층간 절연층(401), 상부 배선(103), 소자 전극(4 및 5) 및 전기전도성 박막(3)을 포함한 전자원이 제조되었지만, 전자원에 대해 통전화 포밍 처리를 행하지 않았다.
다음에, 제17 및 18a도를 참조하여 후술하는 바와 같이 통전화 포밍처리를 행하진 않은 전자원을 사용하여 화상 형성 장치를 제조하였다.
전자원 기판(1)을 배면판(111)에 견고하게 결합시킨 후 [유기 기판(113)의 내면 상에 형광체막(114)와 금속 백(115)을 형성시켜 준비한] 면판(116)을 지지 프레임(112)을 삽입시킴으로써 기판(1) 상에 5㎜ 이격시켜 배열하였다. 다음에, 프릿 유리를 면판(116), 지지 프레임(112) 및 배면판(111)의 접합 영역에 도포시킨 후 이들을 대기 중에서 10분간 400℃로 베이킹시켜 조립된 부품들의 내부를 용접 밀봉시켰다. 기판(1)을 또한 프릿 유리에 의해 배면판(111)에 견고하게 결합시켰다.
이 예의 형광막(114)은 (제18a도에서 도시된 바와 같이) 흑색 스트라이프를 형성하고 간격을 적, 녹, 청의 스트라이프형 형광 부재를 충진함으로써 제조하였다. 흑색 스트라이프는 주성분으로 흑연을 함유하는 일반적 재질로 제조되었다. 3원색의 형광체(122)를 유리기판상에 도포시켜 형광막(114)을 형성시키는데 슬러리(slurry)기 술을 이 용하였다.
금속 백(115)은 형광막(114)의 내면 상에 배열되어 있다. 형광막(114)을 형성한 후, 형광막(114)의 내면 상에 대해 평탄화 처리 (통상 필르밍(filming)으로 칭함)를 행한 후 진공 증착에 의해 알루미늄 막을 형성시킴으로써 금속 백(115)을 제조하였다.
형광막(114)의 전도율을 증가시키기 위해 면판(116) 상에 투명 전극(도시되지안음)을 설치하였다.
상기 결합 작업 동안, 칼라 형광체(122)와 전자 방출 소자(104)간의 정확한 위치 대응관계가 보장정도로 구성 성분들을 주의깊게 배치시켰다.
다음에 제조된 유리 밀봉부(118, 기밀된 용기)의 내부를 배기 파이프(도시 안됨) 및 진공파이프를 사용하여 충분한 진공도까지 배기시킨 후, 표면 전도형 전자방출 소자(104)의 소자 전극(4, 5)에 외부 단자 Dx1내지 Dxm 및 Dy1내지 Dyn를 통해 전압을 인가시킴으로써 소자에 대해 포밍처리를 행하여 각각의 전자 방출 영역(2)을 형성시켰다. 통전화 포밍 처리시에, 제3A도에서 도시된 바와 같은 펄스전압(그러나, 삼각형이 아니고 구형의 평행육면형)을 약 1×10-5Torr의 진공하에서 각 소자에 인가하였다. T1 = 1 msec의 펄스폭과 T2 = 10 msec의 펄스간격을 사용하였다.
이와 같이 제조된 표면 전도형 전자 방출 소자 각각의 전자 방출 영역(2)은 주성분으로서 팔라듐을 함유하고 적절하게 분산되어 있는 미립자로 구성된다. 미립자의 평균 입자 크기는 50 Å이었다.
다음에, 상기 장치에 대해 소자 전류 If와 방출 전류 Ie를 관찰하면서 제3a도에서 도시된 바와 같은 펄스 전압(그러나, 삼각형이 아니고 구형의 평행육면형)을 약 2×10-5Torr의 진공하에서 인가시켜 활성화 처리를 행하였다. 펄스폭 T1, 펄스 간격 T2 및 파고는 각각 1 msec, 10 msec 및 14 V 이었다.
후속하여, 밀봉부(118)를 배기파이프(도시 안됨)를 통해 배기시켜 약 10-7Torr의 진공도를 얻었다. 이후에, 배기를 위해 사용된 이온 펌프 대신에 무오일 펌프를 사용하여 초고진공 상태를 얻었으며 전자원을 24 시간 동안 200℃에서 베이킹시켰다. 베이킹 처리후, 밀봉부의 내부가 1×10-9Torr의 진공도로 유지되었으며, 그때 배기 파이프를 가스버너로 가열 및 용융시킴으로써 포획부(118)가 용접 밀봉되었다. 마지막으로, 표시 패널에 대해 고주파 가열에 의해 게터 처리를 행하여 그 내부를 고진공도로 유지시켰다.
화상 형성 장치의 표시 패널(201, 제17도)을 구동시키기 위해, 주사 신호와변조 신호를 외부 단자 Dx1내지 Dxm 및, Dy1내지 Dyn을 통해 전자 방출 소자(104)에 인가시켜 각각의 신호 발생 수단(도시 안됨)으로부터 전자들을 방출시키는 한편, 5 kv 이상의 고전압을 고전압 단자 Hv를 통해 금속 백(115) 또는 투명 전극(도시되지 안음)에 인가시켜 표면 전도형 전자 방출 소자로부터 방출된 전자들이 고전압에 의해 가속화되어 형광막(114)과 충돌하게 됨으로서 형광 부재들이 여기되어 발광하게 되어 정교한 품질의 텔레비젼 화상이 생성된다.
별도로,[예 1]에서 비교를 위해 제조된 표면 전도형 전자 방출 소자(제23b도)를 구비한 화상 형성 장치를 제조하였다. 이 화상 형성 장치는 큰 편차를 가지면서 낮은 광도를 나타내었다. 이와 같이, 실제로 낮아진 포밍 전력이 관찰되었을뿐 아니라, 낮아진 포밍 전력은 동시에 포밍처리가 행해진 복수의 표면 전도형 전자방출 소자의 방출 전류의 커브를 개선시키는데, 이것은 각 소자에 인가되는 포밍 전압의 편차로 인한 것으로 추측된다.
[예 4]
제30도는 [예 3]의 화상 형성 장치(표시 패널, 201)를 이용하여 제조하고 텔레비젼 전송을 포함한 여러 정보원 및 다른 화상원으로부터의 가시 정보를 제공하도록 구성된 표시 장치의 블럭도이다.
제30도에는, 표시 패널(201), 표시 패널 구동 회로(1001), 표시 패널 장치(1002), 멀티플렉서(1003), 디코더(1004), 입력/출력 인터페이스 회로(1005), CPU(1006), 화상 생성 회로(1007), 화상 입력 메모리 인터페이스 회로(1008, 1009, 1010), 화상 입력 인터페이스 회로(1011), TV 신호 수신 회로(1012, 1013) 및 입력장치(1014)를 포함하고 있다.
만일 표시 장치가 화상과 음성 신호로 구성되는 텔레비젼 신호를 수신하는데 사용되면, 도면에서 도시된 회로와 함께 음성 신호를 수신, 분리, 재생, 처리 및 기억하기 위한 회로, 스피커 및 기타 장치가 필요하다. 그러나, 이러한 회로와 장치는 본 발명의 범위를 벗어나므로 이들에 대한 설명은 생략하기로 한다.
지금부터, 상기 장치 내에서의 화상 신호의 흐름을 따라 장치의 구성 소자에 대해 설명하기로 한다. 우선, TV 신호 수신 회로(1013)는 전자기파나 공간 광 통신망을 이용한 무선 전송 시스템을 통해 전송되는 TV 화상 신호를 수신하기 위한 회로이다. 수신되는 TV 신호 시스템은 특정 형태에 국한되지 않으며, NTSC, PAL또는 SECAM 같은 어떠한 시스템도 실행 가능하게 사용될 수 있다. 이 회로는 특히 아주 많은 수의 픽셀을 포함하는 대형 표시 패널(201)용으로 사용될 수 있기 때문에 MUSE 시스템과 같은 고선명 TV 시스템인 상당히 많은 수의 주사선을 포함하는 TV 신호에 적합하다.
TV 신호 수신 회로(1013)에 의해 수신된 TV 신호는 디코더(1004)로 전송된다.
TV 신호 수신 회로(1012)은 동축 케이블이나 광 섬유를 사용하는 유선 전송시스템을 통해 전송되는 TV 화상 신호를 수신하기 위한 회로이다. TV 신호 수신 회로(1013)와 같이, 여기서 사용되는 TV 신호 시스템도 특정 형태로 제한되지 않으며 이 회로에 의해 수신되는 TV 신호는 디코더(1004)로 전송된다.
화상 입력 인터페이스 회로(1011)은 TV 카메라 또는 촬상 스캐너(image pick-up scanner) 같은 화상 입력 장치로부터 전송된 화상 신호를 수신하기 위한 회로이다. 이 회로도 또한 수신한 화상 신호를 디코더(1004)로 전송한다.
화상 입력 몌모리 인터페이스 회로(1010)은 비디오 데이프 레코더(이후 VTR로 칭함)에 저장된 화상 신호를 검색하기 위한 회로로서, 검색된 화상 신호는 또한 디코더(1004)로 전송된다.
화상 입력 메모리 인터페이스(1009)는 비디오 디스크에 저장된 화상 신호를 검색하기 위한 회로로서, 검색된 화상 신호는 또한 디코더(1004)로 전송된다.
화상 입력 메모리 인터페이스(1008)은 소위 정지 디스크 같은 정지 화상 데이타를 저장하는 장치에 저장되어 있는 화상 신호를 검색하는 회로로서, 검색된 화상 신호는 또한 디코더(1004)로 전송된다.
입력/출력 인터페이스 회로(1005)는 표시 장치와 컴퓨터, 컴퓨터망 또는 프린터 같은 외부 출력 신호원을 접속하기 위한 회로이다. 이 회로는 화상 데이타와 문자 및 그래픽 데이타의 입출력 작업과, 경우에 따라 표시 장치의 CPU(1006)와 외부출력 신호원 사이에서 제어 신호와 수치 데이타에 대한 입력/출력 작업을 수행한다.
화상 생성 회로(1007)은 입력/출력 인터페이스 회로(1005)를 통해 외부의 출력 신호원으로부터 또는 CPU(1006)으로부터의 문자 및 그래픽 데이타와 화상 데이타에 근거하여 표시 화면 상에 표시될 화상 데이타를 생성시키기 위한 회로이다. 이 회로는 화상 데이타와 문자 및 그래픽 데이타를 저장하는 재로드가능 메모리, 주어진 문자 코드에 대응하는 화상의 패턴을 저장하는 판독 전용 메모리, 화상 데이타를 처리하는 처리기 및 화면 화상을 생성시키는데 필요한 기타 회로 소자를 포함하고 있다.
표시를 위해 화상 생성 회로(1007)에 의해 생성된 화상 데이타는 디코더(1004)로 전송되고, 경우에 따라서는, 입력/출력 인터페이스 회로(1005)를 통해 컴퓨터망 또는 프린터 같은 외부 회로로 전송될 수 있다.
CPU(1006)은 표시 장치를 제어하고, 표시 화면 상에 표시될 화상을 생성, 선택 및 편집하는 작업을 수행한다.
예를 들면, CPU(1006)은 제어 신호를 멀티플렉서(1003)으로 전송하여, 표시화면 상에 표시될 화상에 대한 신호를 선택하고 조합한다. 동시에, CPU는 표시 패
널 제어 장치(1002)에 대한 제어 신호를 발생시켜, 화상표시 주파수, 주사 방법(예컨대, 비월 주사 또는 비비월 주사), 프레임당 주사선의 수 등에 대해 표시 장치의 동작을 제어한다. 또한, CPU(1006)은 화상 데이타와 문자 및 그래픽 데이타를 화상 생성 회로(1007)로 직접 전송하고, 또한 입력/출력 인터페이스 회로(1005)를 통해 외부 컴퓨터 및 메모리를 액세스하여 외부 화상 데이타와 문자 및 그래픽 데이타를 얻는다.
CPU(1006)은 퍼스널 컴퓨터의 CPU 또는 워드 프로세서 같이 데이타를 생성 및 처리하는 작업을 포함한 표시 장치의 다른 작업에도 관여하도록 설계될 수 있다.
또한, CPU(1006)은 입/출력 인터페이스 회로(1005)을 통해 외부의 컴퓨터망에 접속되어 외부 컴퓨터망과 협력하면서 계산 및 기타 작업들을 수행할 수 있다.
입력 장치(1014)는 오퍼레이터가 입력 장치에 제공한 데이타 및 명령어와 프로그램을 CPU(1006)으로 입력하는데 사용된다. 사실상, 입력 장치는 키보드, 마우스, 조이스틱, 바코드 판독기 및 음성 인식 장치뿐만 아니라 이들의 조합체 등의 여러 가지 다양한 입력 장치 중에서 선택할 수 있다.
디코더(1004)는 상기 회로(1007 내지 1013)을 통해 입력된 여러 화상 신호를 3원색 신호, 밝기 신호, 그리고 I 및 Q 신호로 역변환하는 회로이다. 디코더(1004)신호 변환용의 화상 메모리를 필요로 하는 MUSE 시스뎀의 신호들과 같은 텔레비젼 신호를 처리하기 위한 제30도에 점선으로 도시한 화상 메모리를 포함하는 것이 바람직하다.
화상 메모리의 제공으로, 정지 화상의 표시뿐만 아니라 화상 생성 회로(1007) 및 CPU(1006)와 협동하여 디코더(1004)에서 선택적으로 수행되는 프레임에 대한 솎아냄(thinning out), 보간, 확대, 축소, 합성 및 편집 등의 작업이 용이해진다.
멀티플렉서(1003)은 CPU(1006)이 제공하는 제어 신호에 따라 표시 화면 상에 표시될 화상을 적절하게 선택하는데 사용된다. 환언하면, 멀티플렉서(1003)는 디코더(1004)로부터의 변환된 소정의 화상 신호를 선택하여 이를 구동 회로(1001)에 출력한다. 또한, 멀티플렉서는 단일 프레임을 표시하는 시간 주기 내에서 한 집합의 화상 신호로부터 다른 집합의 화상 신호로 전환함으로써 표시 화면을 복수의 프레임으로 분할시켜 상이한 신호를 동시에 표시할 수 있다.
표시 패널 제어 장치(1002)는 CPU(1006)으로부터 전송된 제어 신호에 따라 구동 회로(1001)의 동작을 제어하기 위한 회로이다.
특히, 표시 패널 제어 장치는 표시 패널(201)의 기본 동작을 규정하기 위해 표시 패널(201)을 구동시키는 전력원(도시되지 안음)의 동작 시퀀스를 제어하기 위한 신호를 구동 회로(1001)에 출력시킨다. 이 장치는 또한 표시 패널(201)의 구동 모드를 규정하기 위해, 화상 표시 주파수와 주사 방식(예건대, 비월 주사 또는 비비월 주사)을 제어하기 위한 신호를 구동 회로(1001)에 출력한다. 경우에 따라서는, 이 표시 패널 제어 장치는 또한 표시 화면 상에 표시될 화상의 품질을 밝기, 콘트라스트, 색조 및 샤프니스(Sharpness)에 대해 제어하기 위한 신호를 구동 회로(1001)에 출력시킨다.
구동 회로(1001)은 표시 패널(201)에 인가되는 구동 신호를 생성하기 위한 회로이다. 구동 회로는 상기 멀티플렉서(1003)으로부터 입력되는 화상 신호와 상기 표시 패널 제어 장치(1002)로부터 입력되는 제어 신호에 따라 동작한다.
본 발명에 따르고 상기한 구성을 가지며 제30도에 도시된 표시 장치는 표시패널(201) 상에 각종의 화상 데이타 원으로부터 제공되는 각종 화상을 표시할 수 있다. 보다 상세히 기술하자면, 텔레비젼 화상 신호와 같은 화상 신호는 디코더(1004)에 의해 역변환된 후, 멀티플렉서(1003)에 의해 선택되어 구동 회로(1001)에 출력된다. 반면, 표시 제어 장치(1002)는 표시 패널 상(201)에 표시될 화상에 대한 화상신호에 따라 구동 회로(1001)의 동작을 제어하기 위한 제어 신호를 발생시킨다. 다음에, 구동 회로(1001)은 화상 신호와 제어 신호에 따라 구동 신호를 표시 패널(201)로 공급한다. 따라서, 화상이 표시 패널 (201) 상에 표시된다. 상술한 모든 동작은 CPU(1006)에 의해 총괄적으로 제어된다.
상술한 표시 장치는 이 장치에 제공된 복수의 화상 중에서 특정의 화상들을 선택하여 표시할 수 있을 뿐만 아니라, 화상의 확대, 축소, 회전, 엣지 강조, 솎아냄, 보간, 색 변환 및 종횡비의 변경 등을 포함하는 여러 가지 화상 처리 작업과, 학상들의 합성, 소거, 접속, 대체 및 삽입하는 등의 편집 작업을 수행할 수 있는데, 이러한 작업들은 디코더(1004)에 포함된 화상 메모리, 화상 생성 회로(1007) 및 CPU(1006) 이 이러한 작업에 관여할 때 행해진다. 비록 상기 실시예에서 설명하지는 않았지만, 상기 표시 장치는 음성 신호 처리와 편집 작업 전용의 회로를 추가로 구비할 수도있다.
따라서, 본 발명에 따르면 상술한 구성을 갖는 표시 장치는 산업 및 상업 분양에 폭 넓은 응용할 수 있는데, 이것은 표시 장치가 텔레비젼 방송용의 표시 장치, 원격지간 화상 의용의 단말 장치, 정지 및 동 화상(picture)용의 편집 장치, 컴퓨터 시스템용의 단말 장치, 워드 프로세서 같은 OA 장치, 게임기 및 기타 여러가지로 동작할 수 있기 때문이다.
물론 제30도는 복수의 표면 전도형 전자 방출 소자를 배치시켜 제조한 전자원이 구비된 표시 패널을 포함하는 표시 장치의 가능한 구성 중 단지 한 예를 도시하는 것으로서 본 발명이 이것에만 제한되는 것이 아니라는 것은 말할 것도 없다.
예를 들면, 용도에 따라 제30도의 회로 구성 소자 중 일부를 생략하거나 부가할 수도 있다. 예를 들어, 본 발명에 따른 표시 장치를 화상 전화에 이용하려면, 텔레비젼 카메라, 마이크로 폰, 발광 장치 및 모뎀을 포함한 송신/수신 회로 같은 부품을 부가하는 것이 바람직할 수 있다.
이 예의 화상 형성 장치의 표시 패널(201)은 그 깊이를 충분히 감소시켜 제조할 수 있기 때문에, 전체 장치를 매우 평평하게 구성할 수 있다. 또한, 표시 패널은 매우 선명한 화상을 제공하고 시청각을 광각으로 할 수 있기 때문에 시청자가 마치 실제로 그 자신이 학면속에 존재하는 것 같은 느낌을 가질 수 있는 생동감 있는 선명한 화상을 표시할 수 있다.
상술된 바와 같이, 본 발명에 따른 표면 전도형 전자 방출 소자는 기판과, 상이한 높이의 단차부를 각각 갖는 한 쌍의 소자 전극을 포함하며, 소자 전극 다음에 높이가 높은 소자 전극의 단차부에서 불층분한 계단 피복 영역을 나타내는 전기전도성 박막을 형성하기 때문에, 통전화 포밍처리에 의해 균열부들이 선별적으로 생겨나 설사 소자 전극들이 큰 간격으로 서로 분리되어 있더라도 기판의 표면에 근접한 위치에 있는 전기전도성 박막의 불충분한 계단 피복 영역에서 소자 전극의 대응하는 엣지를 따라 전자 방출 영역이 형성된다. 따라서, 전자 방출 영역은 종래의 표면 전도형 전자 방출 소자의 경우에와 같이 어떠한 커브도 나타내지 않고 거의 직선으로 된다.
이와 같이, 본 발명에 따른 대다수의 표면 전도형 전자 방출 소자들을 공통 기판상에 형성시키더라도, 전자 방출 영역의 상대 위치 및 형상이 일률적으로 되어 전자 방출에 대한 소자들의 동작도 일정하게 된다.
큰 표면적을 갖는 전자원에 포함된 본 발명에 따른 대다수의 표면 전도형 전자 방출 소자들은 균일한 전자 방출을 행하므로, 이러한 전자원을 포함하는 화상 형성 장치에는 전자 방출 영역의 커브로 인한 휘도의 불균일성, 화상의 열화 및 전자빔의 확산 등의 문제가 발생되지 않아 표시 화면상에 항상 고품질의 화상을 생성시킬 수가 있다. 본 발명에 따른 표면 전도형 전자 방출 소자의 전자 방출 영역으로 부터 방출된 전자빔들의 수렴은 전자 방출 영역에 근접위치된 소자 전극의 전위가 다른 소자 전극의 전위보다 낮게 되면 개선될 수 있다. 본 발명에 따른 화상 형성 장치의 화상 형성 부재상의 발광점의 경계들은 전자원이나 화상 형성 장치에 상기 전위를 인가시킴으로써 현저하게 뚜렷하고 선명해질 수 있다.
[예 5]
이 예에서는, 제4A 및 4B도에서 도시된 구성을 갖는 본 발명에 따른 표면전도형 전자 방출 소자와 비교를 행하기 위한 표면 전도형 전자 방출 소자를 준비하였으며 이들의 성능을 테스트하였다. 이들 소자에 대해서는 제1, 24aa 내지 24bc 및 25a 및 25b도를 참조하면서 기술하고자 하며, 동일 구성 성분에 대해서는 동일부호를 사용하였다. 비교를 위한 소자들은 [예 2]의 것과 동일하므로 더이상의 설명은 생략하기로 한다.
본 발명에 따른 소자들은 제31a 내지 31d도를 참조하면서 후술될 바와 같이 제조하였으며, 기판 A 상에 설치하였다. 반면에 비교를 위한 소자들은 기판 B상에 설치하였다. 기판 A와 B 각각 상에 4개의 동일한 전자 방출 소자를 형성하였다.
1) 기판 A는 석영 유리로 제조되었다. 이 기판 A를 세제, 순수한 물 및 유기 용매로 완전히 세정한 후에, 각 소자의 소자 전극(5)용 Pt 막을 두께 1,600 Å으로 스퍼터링에 의해 기판 A 상에 형성하였다.(제31a 내지 31d도).
후속하여, 진공 종착을 이용하여 리프트-오프용으로 사용될 Cr막(도시 안됨)두께 2,000 Å으로 형성시켰다. 동시에, 전기전도성 박막(3)의 폭 W2에 상당하는 100 ㎛의 구멍을 Cr 막에 형성시켰다.
2) 그 후, 유기화 팔라듐의 용액(ccp-4230: Okuno Pharmaceutical Co., Ltd. 에서 입수 가능)을 스피너에 의해 소자 전극(5)이 형성된 기판 A 상에 도포시킨 후 방치하여 유기 Pd 박막을 형성하였다. 이후에, 유기 Pd 박막을 대기 중에서 10분간 300℃에서 가열 및 베이킹시켜 주로 PdO 미립자로 구성된 전기전도성 박막(3)을 형성하였으며, 이 박막의 두께는 약 120 Å이었으며 전기 저항은 Rs=1×104Ω/㎠ 이었다.
후속하여, Cr 막 및 전기전도성 박막(3)을 산성 습식 에칭제로 습식 에칭시켜 희망의 패턴을 갖는 전기전도성 박막(3)을 형성하였다(제31b도).
3) 그후에, 각 소자의 소자 전극(4)용 Pt 막을 마스크를 사용하여 스퍼터링에 의해 기판 A 상에 1,600 Å의 두께로 증착시켰다. 각 소자의 소자 전극(4 및 5)은 기판 A 상에서는 50 ㎛로, 기판 B 상에서는 2 ㎛로 분리되어 있는 것에 주목해야 한다.
4) 다음에, 기판 A와 B를 [예 2]에서 사용한 제11도에 도시된 계측시스템의진공 장치(55)내로 이동시키고 진공 장치의 내부를 진공 펌프(56)에 의해 2×10-6Torr의 진공도까지 배기시켰다. 이후에, 샘플 소자에 대해 각 소자의 소자 전극(4 및 5) 사이에 전력원(51)으로부터 소자 전압 Vf를 인가시킴으로써 통전화 포밍 처리를행하여 각 소자의 전자 방출 영역(2)을 형성하였다(제31d도). 인가된 전압은 제3b도에서 도시된 바와 같은 펄스전압이었다.
펄스전압의 파고의 피크 값은 제3b도에서 도시된 바와 같이 시간마다 0.1 V씩 계단형으로 증가하였다. T1 = 1 msec의 펄스폭과 T2 = 10 msec의 펄스 간격을 사용하였다. 통전화 포밍 처리 중에, 전자 방출 영역의 저항을 측정하기 위해 포밍 펄스 전압의 간격사이에 여분의 0.1 V 펄스 전압(도시 안됨)을 인가하여 저항을 연속적으로 모니터링하였으며, 저항이 1 MΩ을 초과하였을 때 통전화 포밍처리를 종료시켰다.
5) 후속하여, 제11도의 계측 시스템의 진공 장치(55)의 내부를 약 10-5Torr로 더이상 배기시켰으며 진공 장치(55)내로 유기물질로서 아세톤을 도입시켰다. 아세톤의 부분 압력을 10-4Torr로 설정하였다. 기판 A 및 B 상의 각 샘플 소자에는 펄스 전압을 인가시겨 활성화 처리를 행하였다. 제3a도를 참조해보면, T1 = 1msec의 펄스폭과 T2=10 msec의 펄스 간격을 사용하였으며 구동 전압(파고)은 15V 이었다. 또한 각각의 전자 방출 소자의 방출 전류(Ie)를 관찰하면서 진공 장치의애노드(54)에 1 kv의 전압을 인가시켰다. Ie가 포화상태에 도달할 때 활성화 처리를 종료시켰다. 활성화처리에 필요한 시간은 약 20분이었다.
6) 다음에, 진공장치의 내부를 약 1×10-6Torr로 더이상 배기시킨 후, 기판A와 B 상의 각각의 샘플 표면 전도형 전자 방출 소자를 약 10-6Torr의 진공 장치(55) 내에서 동작시켜 소자 전류 If와 방출 전류 Ie를 나타내도록 하였다. 애노드(54)에 인가된 전압은 1 kV 이었으며, 소자 전압(Vf)은 15 V 이었다. 각 소자마다 소자 전극(4)의 전위가 소자 전극(5)의 전위보다 높게 유지되었다.
측정한 결과, 기판 B 상의 각 소자의 소자 전류(If)와 방출 전류(Ie)는 각각 1.0mA±5%와 1.9μA±4%이었다. 반면에, 기판A상의 각소자의 소자 전류(If)와 방출 전류(Ie)는 09 mA ± 5 %와 0.85 ㎂ ± 4 %로서 모든 소자에서 거의 동일한 펀차 레벨을 나타내었다.
동시에, 애노드(54) 상에 형광 부재를 설치하여 전자 방출 소자로부터 방출된 전자빔이 형광 부재 상에 층돌할 때 형광 부재 상에 생성된 휘도점을 관찰하였다. 휘도점의 크기 및 형상은 모든 소자에서 거의 동일하였다.
측정후에, 기판 A와 B 상의 소자의 전자 방출 영역(2)을 현미경으로 관찰하였다.
제25a 및 25b도는 기판 A와 B상의 각 소자의 전기전도성 박막(3)의 전자 방출 영역(2)에 대해 관찰한 것을 개략적으로 도시한 것이다. 제25a 및 25b도로부 터 알 수 있는 바와 같이, 기판 A상의 4개 소자 각각에서 높은 단차부를 갖는 소자 전극(5) 부근에는 거의 직선인 전자 방출 영역(2)이 관찰되었으며, 반면에 비교를 위해 준비한 기판 B 상의 4개 소자 각각에서는 각 소자의 소자 전극 사이의 거의 중심부에서 기판 A의 소자와 같이 거의 직선인 전자 방출 영역(2)이 관찰되었다. 상술된 바와 같이, 본 발명에 따르면 소자 전극 중 어느 한 전극에 근접 배치된 거의 직선인 전자 방출 영역(2)을 포함한 표면 전도형 전자 방출 소자는 소자 전극들이 단지 2㎛에 이격되어있는 종래의 표면 전도형 전자 방출 소자와 같이 성능면에서 실제로 어떠한 편차를 나타내지 않으면서도 높은 수렴성의 전자빔을 방출하도록 아주 양호하게 동작한다. 따라서, 본 발명에 따른 표면 전도형 전자 방출 소자의 소자 전극들을 분리시키는 간격을 종래의 표면 전도형 전자 방출 소자의 간격보다 50㎛ 또는 25배로 할 수 있다.
이 예에서는 비록 각 소자의 소자 전극(4 및 5)을 스퍼터링에 의해 제조하였지만, 소자 전극을 제조하는데 이용할 수 있는 기술은 이것에만 한하지 않고 프린트기술을 이용하여 본 발명에 따른 표면 전도형 전자 방출 소자를 간단히 제소할 수 있다.
[예 6]
이 예에서는, 제1a 및 1b도에서 도시된 구성을 갖는 복수의 표면 전도형 전자 방출 소자와 비교를 행하기 위한 복수의 표면 전도형 전자 방출 소자를 제조하였으며 이들의 성능을 테스트하였다. 제1a 및 1b도는 각각 본 발명에 따르며 이 예에서 사용된 표면 전도형 전자 방출 소자에 대한 평면도 및 단면도를 도시한다. 제1a 및 1b도를 참조해보면, W1은 소자 전극(4 및 5)의 폭을 나타내고, W2는 전기 전도성 박막(3)의 폭을 나타내고, L은 소자 전극(4 및 5)을 분리시키는 간격을 나타내며, d1및 d2는 각각 소자 전극(4)의 높이와 소자 전극(5)의 높이를 나타낸다.
제32aa 내지 32ac도는 각기 다른 제조 단계에서의 기판상에 형성된 표면 전도형 전자 방출 소자를 나타내고, 제32ba 내지 32bc도는 각기 다른 제조 단계에서의 기판상에 형성된 다른 표면 전도형 전자 방출 소자를 나타내며, 제32ba 내지 32bc도의 표면 전도형 전자 방출 소자는 비교를 행할 목적으로 기판 B 상에 준비하여 형성하였다. 기판 a와 b 각각 상에 4개의 동일한 전자 방출 소자를 준비하였다.
1) 기판 A와 B인 석영유리판을 세제, 순수한 물 및 유기 용매로 완전히 세정한 후, 각 소자의 한 상의 소자 전극용 Pt 막을 마스크를 사용하여 300 Å의 두께로 스퍼터링함으로써 기판상에 형성시켰다. 기판 A에 대해서는 소자 전극(4)용 Pt 막을 800 Å의 두께로 더 증착시켰다 (제32aa 및 32ba도).
기판 B 상의 소자 전극(4 및 5) 모두는 300 Å의 두께를 가지는 반면에, 기판 A 상의 소자 전극(4 및 5)는 각각 300 Å과 1,100 Å의 두께를 가졌다. 기판 A
와 기판 B 모두에서 소자 전극은 100 μm의 간격 L로 분리되어있다.
그 후, 전기전도성 박막(3)을 패터닝할 목적으로 기판 A와 기판 B 각각상에 두께 1,000 Å으로 진공 증착에 의해 리프트-오프용으로 사용될 Cr막(도시되지 안음)을 형성하였다. 동시에, Cr막에 전기전도성 박막(3)의 폭 W2에 상당하는 100㎛의 구멍을 형성시켰다.
기판 A와 기판 B에 대한 후속하는 단계들은 동일하였다.
2) 그 후, 유기화 팔라듐의 용액(ccp-4230: Okuno Pharmaceutical Co., Ltd. 에서 입수 가능)을 소자 전극(4 및 5)이 형성되어 있는 기판상에 분무시켰다. 이러한 작업 과정중에 노즐과 소자 전극 사이에 5 kv의 전압을 인가시켜 유기화 팔라륨 용액의 액체 미립자를 층전 및 가속화시킨 후, 유기 Pd 박막을 형성하였다. 이후에, 유기 Pd 박막을 대기중에서 10분간 300℃에서 가열 및 베이킹시켜 주로 PdO 미립자로 구성된 전기전도성 박막(3)을 형성하였으며, 이 박막의 두께는 약 100 Å이었으며 전기 저항은 Rs=5×103Ω/㎠ 이었다.
후속하여, Cr 막 및 전기전도성 박막(3)을 산성 습식 에칭제로 습식 에칭시켜 희망의 패턴을 갖는 전기전도성 박막(3)을 형성하였다 (제32ab 및 32bb도).
3) 다음에, 기판 A와 B를 제11도에 도시된 계측시스템의 진공 장치(55) 내로 이동시키고 진공하에서 가열시켜 각 샘플 소자의 전기전도성 박막(3) 중의 PdO 내지 Pd를 화학적으로 환원시킨 후 샘플 소자에 대해 각 소자의 소자 전극(4 및 5) 사이에 소자 전압 Vf를 인가시킴으로써 통전화 포밍 처리를 행하여 전자 방출 영역(2)을 형성시켰다(제32ac 및 32bc도). 인가된 전압은 제3b도에서 도시된 바와 같은 펄스전압이었다(그러나, 이 전압은 삼각형이 아닌 구형의 평행 육면형이었다)
제3b도를 참조해보면 T1=1 msec의 펄스폭과 T2=10 msec의 펄스 간격을 사용하였다. 구형의 평행 육면파의 파고는 점차로 증가하였다.
4) 후속하여, 기판 A와 B에 대해 진공 장치(55)의 내부압력을 약 10-5Torr로 유지하면서 활성화 처리를 행하였다.(삼각형이 아닌 구형의 평행 육면형인) 펄스 전압을 각 샘플 소자에 인가시켜 그 소자를 구동시켰다. T1 = 1 msec의 펄스폭과 T2=10 msec의 펄스간격을 사용하였으며 구동 전압(파고)은 15V 이었다. 활성화처리는 30분 후에 종료시켰다.
5) 이후에, 기판 A와 B 상의 각각의 샘플 표면 전도형 전자 방출 소자를 약 10-6Torr의 진공실(55) 내에서 동작시켜 소자 전류 If와 방출 전류 Ie를 나타내도록 하였다. 측정후에 기판 A와 B 상의 소자의 전자 방출 영역을 현미경으로 관찰하였다.
측정한 파라미터에 대해서는, 애노드(54)와 전자 방출 소자 간의 간격 H는 5mm 이었으며, 애노드 전압과 소자 전압 Vf은 각각 1 KV와 18 V 이었다. 소자 전극(5)의 전위는 소자 전극(4)의 전위보다 낮았다.
측정한 결과, 기판 B 상의 각 소자의 소자 전류 If와 방출 전류는 각각 1.2mA ± 25 %와 10 μA ± 30 % 이었다. 반면에, 기판 A 상의 각 소자의 소자 전류 If와 방출 전류는 1.0 mA ± 5 %와 0.95 μA ± 4.5 %로서 소자들 간에서의 편차가 현저히 감소된 것으로 나타났다.
동시에, 애노드(54) 상에 형광 부재를 설치하여 각 샘플 전자 방출 소자의 표면으로부터 방출된 전자빔에 의해 생성된 형광 부재 상의 휘도점을 관찰하였으며, 기판 A 상의 소자에 의해 생성된 휘도점은 기판 B 상의 소자에 의해 생성된 휘도 점보다 약 30 ㎛ 만큼 작은 것으로 관찰되었다.
제33a 및 33b도는 기판 A와 B상의 각 소자의 전기전도성 박막(3)의 전자 방출 영역(2)에 대해 관찰한 것을 개략적으로 도시한 것이다. 제33a 및 33b도로부터 알 수 있는 바와 같이, 기판 A상의 4개 소자 각각에서 높은 단차부를 갖는 (큰 두께를 갖는) 소자 전극(5) 부근에는 거의 직선인 전자 방출 영역(2)이 관찰되었으며, 반면에 비교를 위해 준비한 기판 B 상의 4개 소자 각각의 전기전도성 박막(3)에서는 커브된 전자 방출 영역(2)이 관찰되었다. 전자 방출 영역(2)은 중간지점에서 약 50 ㎛ 만큼 커브되었다.
상술된 바와 같이, 본 발명에 따르면 소자 전극 중 어느 한 전극에 근접 배치된 거의 직선인 전자 방출 영역(2)을 포함한 표면 전도형 전자 방출 소자는 성능면에서 어떠한 실제적인 커브도 나타내지 않으면서 높은 수렴성의 전자빔을 방출하도록 아주 양호하게 동작한다. 또한 본 발명에 따른 표면 전도형 전자 방출 소자는 소자 전극(5)의 전위가 소자 전극(4)의 전위보다 높게된 경우 형광 부재상에 비교적 큰 휘도점을 생성시킨다는 것이 관찰되었다.
[예 7]
이 예에서는, 본 발명에 따른 표면 전도형 전자 방출 소자의 제2 방법을 제 34a 내지 34c도를 참조하면서 후술된 바와 같이 사용하였다.
1) 기판(1)의 석영유리판을 세제, 순수한 물 및 유기용매로 완전히 세정시킨 후, 한 쌍의 소자용의 Pt 막을 스퍼터링에 의해 300Å의 두께로 기판상에 형성시켰다(제34a도). 소자 전극들 간의 간격은 100 ㎛이었다.
2) 이후에, 전력원(11)으로부터 5 kV의 전압을 소자 전극(4 및 5)에 인가시키면서 유기화 팔라듐 용액(ccp-4230: Okuno Pharmlaceutical Co., Ltd.로부터 입수 가능)을 노즐로부터 기판(1) 상에 분무시켰다.
[예 6]의 경우에서와 같이, 분무되어진 유기화 팔라듐 용액의 미립자들을 충전시키고 가속화시켜 이들 미립자들이 기판(1)에 도달하도록 소자 전극과 노즐사이에 5 kV의 전압을 인가시켰다. 결과적으로, 저전위의 소자 전극(4) 상에는 밀집도가 높은 막이 형성되는 반면에, 고전위의 다른 소자 전극(5) 상에는 밀집도가 낮은 막이 형성되어 소자 전극(5)의 단차부에는 불충분하게 피복된 영역이 생기게 된다. 그 후에, 유기 Pd 박막을 대기중에서 10분간 300℃에서 가열 및 베이킹시켜 주로 미립자 PdO로 구성된 전기전도성 박막(3)을 형성하였다. 이 박막의 두께는 약 100Å이였으며 전기 저항은 Rs5×103Ω/㎠이었다.
후속하여, Cr막의 임의의 불필요 영역들을 패터닝에 의해 제거시켜 희망의 형상을 갖는 전기전도성 박막(3)을 형성하였다(제34b도).
3) 다음에, 기판 A와 B를 제11도에서 도시된 계측시스템의 진공장치(55)내로 이동시키고 진공하에서 가열시켜 각 샘플 소자의 전기전도성 박막(3)중의 PdO 내지 Pd를 화학적으로 환원시킨 후, 샘플 소자에 대해 각 소장의 소자 전극(4 및 5) 사이에 소자 전압 Vf을 인가시킴으로써 통전화 포밍 처리를 행하여 전자 방출 영역을 형성하였다(제34c도). 인가된 전압은 제3b도에서 도시된 바와 같은 펄스 전압이었다(그러나, 이 전압은 삼각형이 아닌 구형의 평행육면형이었다).
구형의 평행육면 펄스 전압의 파고의 피크값은 제3b도에서 도시된 바와 같이 시간에 따라 점차적으로 증가하였다. T1=1 msec의 펄스폭과 T2=10 msec의 펄스간격을 사용하였다.
그 후, [예 6]의 경우에서와 같이, 샘플 소자에 대해 화상화 처리를 행한후 그 성능을 데스트하였다. 그 결과, [예 6]의 소자와 같이 소자는 양호한 전자방출을 행하는 것으로 관찰되었다.
현미경으로 관찰하였을 때, 거의 직선인 전자 방출 영역 (2)는 노즐을 통해 유기화 팔라듐 용액을 분무시켜서 고전위로 유지된 소자 전극(5) 부근을 따라 관찰되었다.
[예 8] 이 예에서는, [예 6]의 경우에서와 같이 기판 A와 B 상에 본 발명에 따른 표면 전도형 전자 방출 소자와 비교를 위한 표면 전도형 전자 방출 소자를 형성시켜 그 전자 방출 성능에 대해 데스트를 행하였다.
이 예는 제35aa 내지 35ac도 (기판 A의 경우)와 제35ba 내지 35bc도 (기판 B의 경우)를 참조하면서 기술하기로 한다. 기판 A 상에는 4개의 동일한 표면전도형 전자 방출 소자를 형성시키며, 동일하케 기판 B 상에는 비교를 위한 4개의 동일한 표면 전도형 전자 방출 소자들을 형성시켰다.
1) 기판 A와 B 각각의 석영유리판을 세제, 순수한 물 및 유기용매로 완전히 세정한 후, 기판 A상에만 1,500Å의 두께로 SiOx 막을 형성시킨 다음 레지스트를 도포하고 패터닝하였다. 그 후에, SiOx막을 각 소자의 소자 전극(5)을 형성하기 위한 영역을 제외하고 반응성 이온 에칭으로 제거시켜 소자 전극(5)의 영역에서 SiOx의 제어 부재(21)를 형성시켰다. 후속하여, 기판 A와 B 사이에 소자 전극용 Pt를 마스크를 사용하여 스퍼터링에 의해 300Å의 의 두께로 증착시켰다(제35aa 및 35ba도).
기판 B 상에서의 소자 전극(4 및 5)의 단차부는 높이가 300Å이었으며, 반면에 기판 A상에서의 소자 전극(5)의 단차부의 높이는 1,800Å이었으며 소자 전극(4)의 단차부의 높이는 300 Å이었다. 기판 A상의 각 소자의 소자 전극간의 간격은 50 ㎛인 반면에, 기판 B상에서의 소자 전극간의 간격은 2 ㎛이었다.
그후에, 전기전도성 박막(3)을 패터닝할 목적으로 기판 A와 기판 B 각각상에 두께 1,000Å으로 진공 증착에 의해 리프트-오프용으로 사용될 Cr막(도시되지 않음)을 형성하였다. 동시에, Cr막에 전기전도성 박막(3)의 폭 W2에 상당하는 100 ㎛의 구멍을 형성시켰다.
기판 A와 기판 B에 대한 후속 단계들은 동일하였다.
2) 그 후에, Pt의 유기착제를 용매로 용해시켜 얻어진 유기 금속 용액을 노즐을 통해 소자 전극이 형성된 기판상에 분무시켜 유기 Pt 박막을 형성하고 이 유기 Pt 박막을 진공하에서 가열 멎 베이킹시켜 각 소자에서 전기전도성 Pt 박막(3)을 형성시켰다. 이 박막의 두께는 약 30Å이었으며 단위 면적당 전기저항은 5×102Ω/㎠이었다.
후속하여, Cr막 및 전기전도성 박막(3)을 산성 습식 에칭제로 습식 에칭시켜 회망의 패턴을 갖는 전기전도성 박막(3)을 형성하였다(제35ab 및 35bb도).
3) 다음에, 기판 A와 B 상의 소자들을 [예 6]의 경우에서와 같이 통전화 포밍 처리를 행하였다(제35ac 및 35bc도).
4) 이어서, 기판 A 및 B에 대해 [예 6]의 경우에서와 같이 활성화 처리를 행하였다.
5) 이 후에, 기판 A와 B 상의 각각의 샘플 표면 전도형 전자 방출 소자를 약 10-6Torr의 진공 장치(55) 내에서 동작시켜 소자 전류 If와 방출 전류 Ie를 나타내도록 하였다. 측정 후에 기판 A와 B 상의 소자의 전자방출 영역(2)을 현미경으로 관찰하였다.
측정한 파라미터에 대해서 기술하자면, 애노드(5)와 전자 방출 소자 같의 간격 H는 5 mm이었으며, 애노드 전압과 소자 전압 Vf은 각각 1 KV와 15V이었다. 소자 전극(5)의 전위는 소자 전극(4)의 전위보다 낮았다.
측정한 결과, 기판 B 상의 각 소자의 소자 전류 If와 방출 전류는 각각 1.0mA±5%와 1.0 μA±5%이었다. 반면에, 기판 A 상의 각 소자의 소자 전류 If와 방출 전류는 0.95 mA±4.5%와 1.92 μA±5.0%로서 소자들간에서의 편차는 거의 동일한 것으로 나타났다.
동시에, 애노드(54)상에 형광 부재를 설치하여 각 샘플 전자방출 소자의 표면으로 부터 방출된 전자빔에 의해 생성된 형광 부재상의 휘도점을 관찰하였으며, 기판 A 상의 소자에 의해 생성된 휘도점은 기판 B 상의 소자에 의해 생성된 휘도점과 거의 동일한 것으로 관찰되었다.
제36a 및 36b도는 기판 A와 B 상의 각 소자의 전기전도성 박막(3)의 전자 방출 영역(2)에 대해 관찰한 것을 개략적으로 도시한 것이다. 제36a 및 36b도로 부터 알 수 있는 바와 같이, 기판 A 상의 4개 소자 각각에서 높은 단차부를 갖는 소자 전극 (5) 부근에는 거의 직선인 전자 방출 영역(2)이 관찰되었으며, 반면에 비교를 위해 준비한 기판 B상의 4개 소자 각각의 전기전도성 박막 (3)의 중심부근에서 거의 직선인 전자 방출 영역(2)이 관찰되었다.
상술된 바와 같이, 본 발명에 따르며 소자 전극 중 어느 한 전극에 근접 배치된 거의 직선인 전자 방출 영역 (2)을 포함한 표면 전도형 전자 방출 소자의 경우, 종래의 전자방출 소자의 거리에 비해 25배이거나, 또는 50 ㎛의 길이로 할 수 있으나, 상기 양쪽 소자 모두에서 전자 방출의 성능은 편차와 형광 부재상의 휘도점의 확산에 대해 거의 동일하게 동작하였다.
[예 9]
이 예에서는, 기판상에 제1a 및 1b도의 복수의 표면 전도형 전자 방출 소자들을 구비하여 이들을 제14도에 도시된 바와 같은 단순한 매트릭스를 구성을 형성하도록 배선시킨 전자원을 사용하여 화상 형성 장치를 제조하였다. 제17도는 화상 형성 장치를 개략적으로 도시한 것이다.
제26도는 전자원 일부에 대한 개략 평면도이다. 제27도는 제26도의 라인 27-27을 따라 절단한 개략단면도이다. 제14, 17, 26 및 27도에서는 동일 또는 유사성분들은 동일 부호를 사용하였다.
전자원의 제조 단계들은 후술될 제조 단계에 각각 대응하는 제28a 내지 28d도 및 제29a 내지 29d도를 참조하여 기술하고자 한다.
단계 a:소다 석회 유리판(soda lime glass plate)을 완전히 세정시킨 후, 그 위에 스퍼터링에 의해 0.5 ㎛ 두께의 실리콘 산화막을 형성시켜 기판(1)을 제조하였으며, 기판 (1)상에 Cr과 Au를 50Å과 600Å의 두께로 각각 순차적으로 적충시킨 후 그 위에 적층막을 회전 시키면서 포토레지스트(AZ1370 : Hoechst사로부터 입수가능)를 스피너에 의해 형성시키고 베이킹시켰다. 그 후에, 포트마스크 상을 노광시키고 현상시켜 하부 배선(102)에 대한 레지스트 패턴을 형성 한 후 증착된 Au/Cr 막을 습식 에칭시켜 하부 배선(102)를 형성하였다.
단계 b: 층간 절연층(401)로서, RF 스퍼터링에 의해 실리콘 산화막을 두께 1.0 ㎛로 형성하였다.
단계 c: 단계 b에서 증착된 실리콘 산화막 중에 각 소자의 접촉 구멍(402)를 형성시키기 위한 포토레지스트 패턴을 준비하였으며, 이후에 이 포토레지스트 패턴을 마스크로서 사용하여 층간 절연층(401)을 에칭시켜 접촉 구멍(402)를 형성하였다.
에칭 처리중에, CF4및 H2기체를 이용하는 RIE(반응성 이온 에칭) 기술을 이용하였다.
단계 d: 그 후에, 각 소자의 소자 전극 쌍들(4 및 5)과 각각의 소자 전극 쌍을 분리하는 간격 L에 대한 포토레지스트 패턴(RD-2000N-41: Hitachi Chemical Co., Ltd.로부터 입수가능)을 형성한 후 이 위에 진공 증착에 의해 Ti와 Ni를 순차적 으로 50 Å과 400 Å의 두께로 증착시켰다. 이 포토레지스트 패턴을 유기 용매로 용해하였으며, Ni/Ti 증착막을 리프트-오프 기술을 이용하여 처리하여 간격 L이 80㎛이고, 폭 W1이 200 ㎛인 서로 분리되어 있는 소자 전극 쌍을 형성하였다.
단계 e: 소자 전극(4,5) 상에 상부 배선(103)에 대한 포토레지스트 패턴을 형성한 후, Ti와 Au를 진공 증착에 의해 50 Å의 두께로 순차적으로 증착시키고 나서 리프트-오프 기술을 이용하여 불필요한 영역을 제거시켜 소정의 형상을 갖는 상부 배선(103)을 형성하였다.
단계 f: 이후에, 소자 전극간의 간격 L 부근에 구멍을 갖는 마스크를 사용하여 진공 증착에 의해 1,000 Å의 막 두께로 Cr 막(404)을 형성시킨 후, 이 Cr막에 대해 패터닝 처리를 행하였다. 다음에, 유기 Pd 화합물(ccp-4230 : Okuno Pharmaceutical Co. Ltd.로부터 입수기능)을 Cr 막에 도포시키고 12분간 300℃에서 베이킹시켰다. 형성된 전기전도성 박막(3)은 주 성분으로서 PdO를 함유하는 미립자로 구성되어 있으며, 70 Å의 막 두께와 2×104Ω/㎠의 단위 면적당 전기저항을 가졌다.
단계 g: Cr막(404) 및 베이킹된 전기전도성 박막(3)을 산성 에칭제를 사용하여 습식 에칭함에 의해 소정의 패턴을 갖는 전기전도성 박막(3)을 형성하였다.
단계 h: 다음에, 기판의 표면 전체에 레지스트를 도포시킨 후, 접촉구멍(402)상의 것만을 제거시키기 위해 노광 및 현상시켰다. 그 후에, Ti 및 Au를 진공 증착에 의해 50Å와 5,000Å의 두께로 순차로 증착시켰다. 리프트-오프 기술에 임의의 불필요한 영역이 제거되어 접촉구멍(402)은 매립되었다.
상기 단계들에 의해, 절연기판(1), 하부배선(102), 츤간 절연층(401), 상부배선(103), 소자 전극(4 및 5) 및 전기전도성 박막(3)을 포함한 전자원을 제조하였지만, 전자원에 대해 통전화 포밍 처리는 행하지 않았다.
다음에, 제17 및 18a를 참조하여 후술하는 바와 같이 통전화 포밍처리를 행하진 않은 전자원을 사용하여 화상 형성 장치를 제조하였다.
전자원 기판(1)을 배면판(111)에 견고하게 결합시킨 후 [유리 기판(113)의 내면 상에 형광체막(114)와 금속 백(115)을 형성시켜 준비한] 면판(116)을 지지 프레임(112)을 삽입시킴으로써 기판(1) 상에 5 mm 이격시켜 설치하였다. 다음에, 프릿 유리를 면판(116), 지지 프레임(112) 및 배면판(111)의 접합 영역에 도포시킨 후 이들을 대기 중에서 10분간 400℃로 베이킹시켜 조립된 부품들의 내부를 용접 밀봉시켰다. 기판(1)을 또한 프릿 유리에 의해 배면판(111)에 견고하게 결합시켰다.
이 예의 형광막(114)은 (제18a도에서 도시된 바와 같이) 흑색 스트라이프를 형성하고 간격을 적, 녹, 청 스트라이프형 형광 부재를 충진함으로써 제조하였다.
흑색 스트라이프는 주성분으로 흑연을 함유하는 일반적 재질로 제조되었다. 3원색의 형광체(122)를 유리기판상에 도포시켜 형광막(114)을 형성시키는데 슬러리(slurry) 기술을 이용하였다.
형광막(114)의 내면 상에 금속 백(115)을 설치하였다. 형광막(114)을 형성한 후 형광막(114)의 내면 상에 대해 평탄화 처리 (통상 필르밍으로 칭함)를 행한 후 진공 증착에 의해 알루미늄막을 형성시킴으로써 금속 백(115)을 형성시켰다.
형광막(114)의 전도율을 중가시키기 위해 면판(116)상에 투명 전극(도시되지 않음)을 설치하였다.
상기 결합작업 동안, 칼라 형광체(122)와 전자방출 소자(104)간의 정확한 위치 대응관계가 보장될 정도로 구성성분들을 주위깊게 배치시켰다.
다음에, 준비한 유리 밀봉부(118, 기밀된 용기)의 내부를 배기 파이프(도시 안됨) 및 진공파이프를 사용하여 충분한 진공도까지 배기시킨 후, 표면 전도형 전자방출 소자(104)의 소자전극(4, 5)에 외부 단자 Dx1내지 Dxm 및 Dyl내지 Dyn를 통해 전압을 인가시킴으로써 소자에 대해 포밍 처리를 행하여 각각의 전자방출 영역(2)을 형성시켰다
통전화 포밍 처리시에, 제3b도에서 도시된 바와 같은 펄스전압(그러나, 삼각형이 아니고 구형의 평행 육면형)을 약 1×10-5Torr의 진공하에서 각 소자에 인가하였다. 이 펄스전압 펄스폭은 T1=1 msec이었으며 펄스 간격은 T2=10 msec이었다.
이와 같이 제조된 표면 전도형 전자 방출 소자 각각의 전자 방출 영역(2)은 주성분으로서 팔라듐을 함유하고 적절하게 분산되어 있는 미립자로 구성된다. 미립자의 평균 입자 크기는 50Å이었다.
다음에, 상기 장치에 대해 제3A도에서 도시된 바와 같은 펄스전압(그러나, 삼각형이 아니고 구형의 평행육면형)을 약 2×10-5Torr의 진공하에서 인가시켜 활성화 처리를 행하였다. 펄스폭 T1, 펄스 간격 T2 및 파고는 각각 1msec,10 msec 및 14V이 었다.
후속하여, 밀봉부(118)를 배기 파이프(도시 안됨)를 통해 배기시켜 약 10-7Torr의 진공도를 얻었다. 이후에, 배기를 위해 사용된 이온 펌프 대신에 무오일 펌프를 사용하여 초고진공상태를 얻었으며 전자원을 10시간 동안 180℃에서 베이킹시켰다. 베이킹 처리후, 밀봉부의 내부가 1×10-8Torr의 진공도로 유지되었으며, 그때 배기 파이프를 가스버너로 가열 및 용융시킴으로써 밀봉부(118)가 용접 밀봉되었다. 마지막으로, 표시 패널에 대해 고주파 가열에 의해 게터 처리를 행하여 그 내부를 고진공도로 유지시켰다.
화상 형성 장치의 표시 패널(201, 제17도)을 구동시키기 위해, 주사신호와 변조신호를 외부 단자 Dx1내지 Dxm및, Dy1내지 Dyn을 통해 전자 방출 소자(104)에 인가시켜 각각의 신호발생 수단(도시 안됨)으로부터 전자들을 방출시키는 한편, 5kV이상의 고전압을 고전압 단자 Hv를 통해 금속 백(115) 또는 투명 전극(도시되지 않음)에 인가시켜 냉음극 소자로부터 방출된 전자들이 고전압에 의해 가속화되어 형광막(114)과 충돌하게됨으로써 형광 부재들이 여기되어 발광하게 되어 고선명도의 정교한 품질의 텔레비젼 화상이 생성된다.
[예 10]
기판 A와 B를 비교하기 위해 본 발명에 따른 표면 전도형 전자 방출 소자와 종래의 표면 전도형 전자 방출 소자를 준비하였으며 전자방출 성능에 대해 테스트를 행하였다. 이 예는 제37aa 내지 37ad도(기판 A의 경우) 및 37ba 내지 37bd(기판 B의 경우)를 참조하여 기술하기로 한다. 본 발명에 따른 4개의 동일한 표면 전도형 전자 방출 소자를 기판 A상에 준비하였다. 동일하게, 비교를 하기 위해 기판 B 상에 4개의 동일한 종래의 표면 전도형 전자 방출 소자를 준비하였다.
1) 기판 A와 B을 세제, 순수한 물 및 유기 용매로 완전히 세정한 후에, 기판 A와 B 상에 마스크를 사용하여 소자전극(4 및 5)용의 Pt를 300Å의 두께로 스퍼터링에 의해 증착시킨 후 기판 A 상에만 소자 전극(4)을 마스킹하면서 800 Å의 두께의 Pt를 더 증착시켰다. 따라서, 기판 B 상의 소자 전극(5)의 두께는 300Å이었으며, 기판 A 상의 소자 전극(5)의 두께는 1,100Å이었다. 기판 A와 B상의 소자 전극(4)은 모두 300 Å의 두께를 가졌다.
2) 다음에, 전기전도성 박막(3)을 패터닝할 목적으로 기판 A와 B상에 진공 증착에 의해 리프트-오프용으로 사용된 Cr 막(도시 안됨)을 두께,1,000Å으로 형성시켰다. 전자방출 영역을 형성하기 위한 각 소자의 소자 전극간의 간격과 각 소자의 전기전도성 박막의 폭 W은 100 ㎛로 동일하였다. 그후에, 유기화 Pd 화합물(ccp-4230: Okuno Pharmaceutical Co, Ltd.로부터 입수가능)을 스피너에 의해 각 소자의 소자 전극(4 및 5) 사이에서 기판상에 도포시키고 전기전도성 박막이 형성될 때까지 방치시킨 후, 전기전도성 박막을 대기중에서 10분간 300℃에서 가열 및 베이킹시켰다. 제조된 전기전도성 박막(3)은 주 성분으로서 PdO를 함유한 미립자로 형성되어 있으며 10OÅ의 막 두께와 5×104Ω/㎠의 단위 면적당 전기 저항을 가졌다.
그 후에, Cr 막과 베이킹된 전기전도성 박막을 산성 에칭제에 의해 습식 에칭시켜 회망 패턴을 갖는 박막을 형성하였다(제37ab 및 37bb도).
3) 소자 전극(4 및 5)이 형성된 기판 A 상에만 RF 스퍼터링에 의해 0.5㎛ 두께의 SiOx 절연층을 형성시킨 후, 소자 전극(5) 상에만 마스크를 형성시켜 사진 석판술에 의해 이들 전극(5)을 정확하게 피복하고 나머지 영역에서 증착된 절연 물질을 CF4와 H2기체를 이용한 RIE (반응성 이온 에칭)에 의해 제거시켜 각 소자에 절연층(6)을 형성하였다.
소자 전극(5) 전체는 절연층에 의해 피복되지만 각 소자(5) 상의 절연층(6)의 경계가 형성되어 소자 전극(5)과 전압을 인가하는 전력원간의 전기 접촉이 보장된다. 그 후, 각 소자의 모든 표면적은 절연층과 Pt가 스퍼터링에 의해 300Å 두께로 절연층상에 증착되어 제어전극(7)이 형성되어진 곳을 제외하고는 마스크되었다(제37ac도). 기판 A와 기판 B의 후속 단계들은 동일하였다.
4) 그 후에, 기판 A와 B를 제11도에서 도시된 계측 시스템(제어 전극용 전력원은 도시되지 않음)의 진공장치(55)내로 이동시키고 진공하에서 가열시켜 각 샘플 소자의 전기전도성 박막(3) 중의 PdO 내지 Pd를 화학적으로 환원시켰다. 다음에, 샘플 소자에 대해 각 소자의 소자 전극(4 및 5) 사이에 소자 전압 Vf을 인가시킴으로써 통전화 포밍 처리를 행하여 전자 방출 영역(2)을 형성시켰다(제37ad 및 37 bd도).
인가한 전압은 제3b도에서 도시된 펄스 전압을 사용하였지만, 삼각형이 아닌 구형의 평행육면형 전압이었다.
펄스전압의 파고의 피크값은 제3b도에서 도시된 바와 같이 진공하에서 시간에 따라 점차가 증가하였다. 펄스 폭은 T1=1 msec이었으며 펄스간격은 T2=10 msec 이었다.
5) 다음에, 기판 A와 B에 대해 활성화 처리를 행하였으며, 여기서 구동 전압은 15V, 제3a도의 구형파 펄스는 T1=1 msec와 T2=10 ms, 진공도는 10-5Torr이었다. 기판 A 상의 소자에 대해, 소자 전극(5)에는 OV를 인가하고, 소자 전극(4) 및 제어전극(7)에는 +15V를 인가하였다.
6) 후속하여, 제11도의 진공 장치의 내부 압력을 10-7Torr로 감소시켰으며, 소자 기판 A와 B 상의 모든 표면 전도형 전자 방출 소자에 대해 전류 If와 방출전류 Ie를 측정하였다. 측정 후, 기판 A와 B 상의 소자의 전자 방출 영역 (2)을 현미경으로 관찰하였다.
측정한 파라미터에 대해 기술하자면, 애노드(54)와 전자 방출 소자 간의 간격 H는 5 mm이었으며, 애노드 전압과 소자 전압 Vf는 각각 1 kV와 18V이었다. 측정 결과, 기판 B 상의 각 소자의 소자 전류 If와 방출 전류는 각각 1.2 mA±25%와 1.0㎛±30%로서 전자 방출 효율(100×Ie/If)이 0.08%로 증가하였다. 반면에, 소자 A상의 각 소자의 소자 전류 If와 방출 전류는 각각 1.0 mA±5%와 1.3μA±4.5%로서 0.13%로 현저히 개선된 전자 방출 효율을 나타내었으며 소자들간에서의 편차도 상당히 감소되었다. 소자 전극(5)의 전위는 소자 전극(4)의 전위보다 높았으며 제어 전극의 전위는 소자(4)의 전위와 동일하였다. 동시에, 애노드(54)상에 형광 부재를 설치하여 각 샘플 전자 방출 소자 표면으로부터 방출된 전자빔에 의해 생성된 형광부재 상의 휘도점을 관찰하였으며, 기판 A 상의 소자에 의해 생성된 휘도점은 기판 B 상의 소자에 의해 생성된 휘도점 보다 약 20㎛ 정도 작았다.
각 소자의 전기전도성 박막(3)을 기판 A와 B 모두 현미경으로 관찰하면, 기판 A 상의 4개 소자 각각에서 높은 단차부를 갖는 소자 전극(5) 부근에서 전기전도성 박막(3)의 구조적 변형에 의해 형성된 거의 직선인 전자 방출 영역(2)이 발견되었으며 전자 방출 영역의 부근 영역을 제외하고는 전기전도성 박막(3)과 소자 전극(4) 상에 탄소나 탄화물이 발견되지 않았다.
반면에, 비교를 위해 준비한 기판 B 상의 4개 소자 각각의 전기전도성 박막(3)의 중심부에서 커브된 전자 방출 영역(2)이 관찰되었다. 전자 방출 영역(2)은 중간 지점에서 약 50㎛ 정도 커브되었다. 또한, 전자 방출 영역(2)으로부터 30 내지 60㎛의 범위내에 있는 고전위의 소자 전극과 전기전도성 박막에서는 대량의 탄소와 탄화물이 발견되었다.
한 쌍의 소자 전극중 한 전극에 근접위치하여 거의 직선인 전자 방출 영역이 형성되어 있고, 소자 전극상에는 제어전극이 절연층을 삽입하여 설치되어 있으므로, 본 발명에 따른 전자 방출 소자는 전자 방출에 대해 고효율로 동작하였다.
[예 11]
이 예에서는, 기판상에 [예 10]과 같은 복수의 표면 전도형 전자 방출 소자들을 구비하여 이들을 40행과 120열 (3원색을 위한 행렬을 포함)의 단순한 매트릭스구성을 형성하도록 배선시킨 전자원을 사용하여 화상 형성 장치를 제조하였다.
제38도는 전자원 일부에 대한 개략 평면도이다. 제39도는 제38도의 라인 39-39을 따라 절단한 개략단면도이다. 제38, 39, 40A 내지 40D 및 41A 내지 41D도에서는 동일 또는 유사 성분들은 동일 부호를 사용하였다. 전자원은 기판(1), 제15도의 Dx1내지 Dxm에 대옹하는 X 방향 배선(102, 하측 배선이라고도 칭함), 제15도의 Dy1내지 Dyn에 대응하는 Y 방향 배선(103), 상측 배선이라 칭함) 및, 제15도의 G1내지 Gm에 대응하는 제어전극용 배선(106)을 포함하였다. 전자원의 각각의 소자들은 한 쌍의 소자 전극(4 및 5)과, 전자 방출 영역을 포함한 전기전도성 박막(3)을 포함하였다. 이외에, 전자원은 층간 절연층(401), 접착 구멍 세트(402) 및 다른 접촉 구멍 셋트(403)를 포함하고 있으며, 접촉 구멍(402)은 대응하는 소자 전극(4)과 대응하는 하부 배선(102)에 전기접속되며, 접촉구멍(403)은 대응하는 제어전극(7)과 대응하는 제어 전극용 배선(106)에 전기 접속되어 있다.
전자원의 제조 단계들은 제40a 내지 40d와 41a 내지 41e도를 참조하여 기술하고자 한다.
단계 a: 소다 석회 유리판(soda lime glass plate)을 완전히 세정시킨 후, 그 위에 스퍼터링에 의해 0.5㎛ 두께의 실리콘 산화막을 형성시켜 기판(1)을 제조하였으며, 기판(1) 상에 Cr과 Au를 50Å과 6,000Å의 두께로 각각 순차적으로 적층시킨후 그 위에 적층막을 회전시키면서 포토레지스트(AZ1370: Hoechst사로부터 입수가능)를 스피너를 이용하여 형성시키고 베이킹시켰다. 그 후에, 포토마스크 상을 노광시키고 현상시켜 하부 배선(102) 및 제어 전극용 배선(106)에 대한 레지스트 패턴을 형성한 후 증착된 Au/Cr 막을 습식 에칭시켜 하부 배선(102) 및 제어전극용 배선(106)을 형 성 하였다(제40a도).
단계 b: 층간 절연층(401)로서, RF 스퍼터링에 의해 실리콘 산화막을 두께 1.0㎛로 헝성하였다(제40b도).
단계 c: 단계 b에서 증착된 실리콘 산화막 중에 각 소자의 접촉 구멍(402, 403)를 형성시키기 위한 포토레지스트 패턴을 준비하였으며, 이후에 이 포토레지스 트 패턴을 마스크로서 사용하여 층간 절연층(401)을 에칭시켜 접촉 구멍(402, 403)를 형성하였다. 에칭 처리중에, CF4및 H2기체를 이용하는 RIE(반응성 이온 에칭)기술을 이용하였다(제40c도).
단계 d: 그 후에 각 소자의 소자 전극 쌍들(4 및 5)과 각각의 소자 전극 쌍을 분리하는 간격 L에 대한 포토레지스트 패턴을 형성한 후 이 위에 진공 증착에 의해 Ti와 Ni를 순차적으로 50 Å과 400Å의 두께로 증착시켰다. 이 포트레지스트 패턴을 유기 용매로 용해하였으며, Ni/Ti 증착막을 리프트-오프 기술을 이용하여 처리하였다. 그 후에, 상기 소자를 소자 전극(5)을 제외하고 포토레지스트로 피복하였으며 Ni를 1,000Å 두께로 증착시켜 소자 전극(5)의 전체 높이가 1,400Å을 나타내었다.
각 소자의 형성된 소자 전극(4 및 5)은 200㎛의 폭 W1을 가졌으며 80㎛의 간격 L로 분리되었다(제40d도).
단계 e: 소자 전극(5) 상에 상부 배선(103)용의 포토레지스트 패턴을 형성한 진공 증착에 의해 Ti와 Au를 50Å과 5,000Å의 두께로 순차 증착시킨 다음 리프트-오프 기술을 이용하여 불필요한 영역을 제거시켜 희망의 형상을 갖는 상부 배선(103)을 형성시켰다(제41e도).
단계 f: 이후에, 소자 전극간의 간격 L 부근에 구멍을 갖는 마스크를 사용하여 진공 증착에 의해 1,000 Å의 막 두께로 Cr 막(404)을 형성시킨 후, 이 Cr막에 대해 패터닝 처리를 행하였다. 다음에, 유기 Pd 화합물(ccp-4230: Okuno Pharmaceutical Co. Ltd.로부터 입수기능)을 상기 막을 회전시키면서 스피너에 의해 Cr 막에 도포시키고 12분간 300℃에서 베이킹시킨다. 형성된 전기전도성 박막(3)은 주 성분으로서 PdO를 함유하는 미립자로 구성되어 있으며, 70 A의 막 두께와 2×104Ω/㎠의 단위 면적당 전기저항을 가졌다.
단계 g: 다음에, 단계 e에서 준비된 기판 (1) 상에 실리콘산화막의 절연층을 0.5㎛ 두께로 증착시긴 후, 높은 단차부를 갖는 소자 전극(5)을 사진 석판술에 의해 소자 전극(5)의 형상과 동일한 형상을 나타내는 마스크로 피복시켰으며, 이 단계에서 증착된 절연 재질을 소자 전극(5)의 영역을 제외하고 에칭에 의해 제거시켜 절연층(6)을 형성시켰다. 에칭 처리중에 CF4기체와 H2기체를 사용하는 RIE 기술을 이용하였다. 소자 전극(5)의 전체를 절연층으로 피복시키는것이 아니고 각 소자 전극(5) 상의 절연층(6)의 경계가 형성되어 소자 전극과 전압인가용 전력원 간의 전기 접촉을 보증하였다. 그 후에, 절연층을 제외하고 소자 전극의 모든 표면적을 마스크하고 절연층(6) 상에 500Å 두께의 Ni를 증착시켜 제어 전극(7)을 형성시켰다(제41c도).
단계 h: 다음에, 기판의 표면 전체에 접촉구멍(402 및 403)을 제외하고 레지스트를 도포시킨 후, 접착구멍(402 및 403)상의 것만을 제거시키기 위해 노광 및 현상시켰다. 그 후에, Ti 및 Au를 진공 증착에 의해 50Å와 5,000Å의 두께로 순차로 증착시켰다. 리프트-오프 기술에 의해 임의의 불필요한 영역이 제거되어 접촉구멍(402 및 403)은 매립되었다(제41d도).
상기 단계들에 의해, 절연기판(1), 하부 배선(102), 제어전극용 배선(106), 층간 절연층(401), 상부 배선(103), 소자 전극(4 및 5) 및 전기전도성 박막(3)을 포함한 전자원을 제조하였지만, 전자원에 대해 통전화 포밍처리는 행하지 않았다.
다음에, 제58 및 18a도를 참조하여 후술하는 바와 같이 통전화 포밍 처리를 행하지 않은 전자원을 사용하여 화상 형성 장치를 제조하였다.
복수의 표면 전도형 전자 방출 소자를 구비하는 전자원 기판(1)을 배면판(111)에 견고하게 결합시킨 후 [유리 기판(113)의 내면 상에 형광체막(114)와 금속백(115)을 형성시켜 준비한] 면판(116)을 지지 프레임(112)을 삽입시킴으로써 기판(1)상에 5 mm 이격시켜 설치하였다. 다음에, 프릿 유리를 면판(116), 지지 프레임(112)배면판(111)의 접합 영역에 도포시킨 후 이들을 대기 중에서 10분간 400℃로 베이킹시켜 조립된 부품들의 내부를 용접 밀봉시켰다. 제58도에서, 참조번호(104)는 전자 방출 소자를, 참조 번호(102 및 103)는 X 방향 배선 및 Y 방향 배선을, 참조 번호(106)는 제어 전극용 배선을 나타낸다.
이 예의 형광막(114)은 (제18a도에서 도시된 바와 같이) 흑색 스트라이프를 형성하고 간격을 적, 녹, 청 스트라이프형 형광 부재를 충진함으로써 제조하였다.
흑색 스트라이프는 주성분으로 흑연을 함유하는 일반적 재질로 제조되었다.
3원색의 형광체(122)를 유리기판(113)상에 도포시켜 형광막(114)을 형성시키는데 슬러리(slurry) 기술을 이용하였다. 형광막(114)의 내면 상에 금속 백(115)을 설치하였다. 이 금속 백(115)은 형광막(114)을 형성한 후 형광막(114)의 내면 상에 대해 평탄화 처리(통상 필름으로 칭함)를 행한 후 진공 증착에 의해 알루미늄막을 형성시킴으로써 준비하였다.
형광막(114)의 전도율을 증가시키기 위해 면판(116) 상에 투명 전극(도시되지 않음)을 설치하였다.
상기 결합 작업 동안, 칼라 형광체(122)와 전자 방출 소자(104) 간의 정확한 위치 대응 관계가 보장될 정도로 구성 성분들을 면밀하게 배치시켰다.
다음에, 준비한 유리 밀봉부(118, 기밀된 용기)의 내부를 배기 파이프(도시 안됨) 및 진공 파이프를 사용하여 충분한 진공도까지 배기시킨 후, 표면 전도형 전자 방출 소자(104)의 소자 전극(4,5)에 외부 단자 Dx1내지 Dxm 및 Dy1내지 Dyn를 통해 전압을 인가시킴으로써 소자에 대해 포밍 처리를 행하여 각각의 전자 방출 영역(2)을 형성시킨다.
통전화 포밍 처리시에, 제3b도에서 도시된 바와 같은 펄스전압(그러나, 삼각형이 아니고 구형의 평행육면형)을 약 1×10-5Torr의 진공하에서 각 소자에 인가하였다. 이 펼스전압의 펄스폭은 T1=1 msec이었으며 펄스 간격은 T2=10 msec이었다.
다음에, 상기 장치에 대해 소자 전류 If와 방출 전류 Ie를 관찰하면서 통전화 포밍 처리시에 사용한 것과 동일한 펄스 전압을 약 2×10-5Torr의 진공하에서 인가시킴으로써 활성화 처리를 행하였다. 펄스폭 T1, 펄스간격 T2 및 파고는 각각 1msec, 10 msec 및 14V이었다.
상기 통전화 포밍 및 활성화 처리 결과, 전자 방출 소자(104)에 전자 방출 영역(2)이 형성되었다.
후속하여, 밀봉부(118)를 배기 파이프(도시 안됨)를 통해 배기시켜 약 10-7Torr의 진공도를 얻었다. 이 후에, 배기를 위해 사용된 이온 펌프 대신에 무오일 펌프를 사용하여 초고진공 상대를 얻었으며 전자원을 10시간 동안 180℃에서 베이킹시켰다. 베이킹 처리 후, 밀봉부의 내부가 1×10-8Torr의 진공도로 유지되었으며 그때 배기 파이프를 가스버너로 가열 및 용융시킴으로써 밀봉부(118)가 용접 밀봉되었다.
마지막으로 표시 패널에 대해 고주파 가열에 의해 게터 처리를 행하여 그 내부를 고진공도로 유지시켰다. 이러한 게터 처리는 장치를 용접 밀봉하기 직전에 화상 형성 장치내에 제공된 게터(도시 안됨)를 고주파 가열로 가열시켜 증기 증착에 의해 막을 형성시키는 작업이었다.
화상 형성 장치의 표시 패널(201, 제17도)을 구동시키기 위해, 주사신호와 변조신호를 외부 단자 Dx1내지 Dxn 및, Dy1내지 Dyn을 통해 전자 방출 소자(104)에 인가시켜 각각의 신호 발생 수단(도시 안됨)으로부터 전자들을 방출시키는 한편, 5 KV의 전압을 고전압 단자 Hv를 통해 금속 백(115) 또는 투명 전극 (도시되지 않음)에 인가시켜 표면 전도형 전자 방출 소자로부터 방출된 전자들이 고전압에 의해 가속화되어 형광막(114)과 충돌하게 됨으로써 형광 부재들이 여기되어 발광하게 되어 불균일한 휘도의 문제가 초래되지 않는 정교한 품질의 델레비젼 화상이 생성된다.
이 예에서는, 제5a 및 5b도에서 도시된 구성을 갖는 본 발명에 따른 표면 전도형 전자 방출 소자와 비교를 행하기 위한 표면 전도형 전자 방출 소자를 준비하였으며 이들의 성능을 데스트하였다.
제5a 및 5b도는 각각 본 발명에 따르며 이 예에서 사용된 표면 전도형 전자 방출 소자에 대한 평면도 및 단면도를 도시한다.
제42aa 내지 42ac도는 각기 다른 제조단계에서 기판 A상에 형성된 표면 전도형 전자 방출 소자를 나타내고, 제42ba 내지 42bc도는 각기 다른 제조 단계에서 형성된 다른 표면 전도형 전자 방출 소자를 나타내며, 제42ba 내지 42bc도의 표면 전도형 전자 방출 소자는 비교를 행할 목적으로 기판 B상에 형성하여 준비하였다. 기판 A와 B 각각 상에 4개의 동일한 전자 방출 소자를 준비하였다.
1) 석영유리로 기판 A와 기판 B를 제조하였다. 기판 A와 B 각각을 세제, 순수한 물 및 유기 용매로 완전히 세정한 후, 소자 전극용의 Pt 막을 스퍼터링에 의해 기판 A에 대해서는 600Å 두께로, 기판 B에 대해서는 두께 300Å 두께로 형성 시켰다(제42aa 및 42ba도).
기판 B 상의 소자 전극(4 및 5) 모두는 300Å의 두께를 가지는 반면에, 기판A상의 소자 전극(4 및 5)은 500Å의 두께를 가졌다. 기판 A상의 각 소자의 소자 전극들의 간격은 60㎛이었으며, 기판 B상의 소자 전극들의 간격은 2㎛이었다.
그 후, 전기전도성 박막(3)을 패터닝할 목적으로 기판 A와 기판 B 각각 상에 두께 600Å으로 진공 증착에 의해 리프트-오프용으로 사용될 Cr막(도시되지 않음)을 형성하였다. 동시에, 기판 A와 B상의 각 소자의 Cr막 중에 전기전도성 박막(3)의 폭 W2에 상당하는 100㎛의 구멍을 형성시켰다.
2) 그 후, 유기화 팔라듐의 용액(ccp-4230: Okuno Pharmaceutical Co., Ctd.에서 입수 가능)을 제6b도에 도시된 장치에 의해 기판 A상에 분무시켜 유기 Pd박막을 형성하였다. 동시에, [예6]의 경우와는 다르게, 소자 전극이 제공된 기판 A를 [예 6]의 법선에 대해 30°경사지게하였다. 용액을 분무시키기 위해 [예 6]의 법선에 대해 기판을 30°만큼 경사시켜 구성한 결과 각 소자의 소자 전극(4) 상에는 밀집도가 높은 막이 형성되어 전극(4)에 견고하게 고착되는 반면에 각 소자의 소자 전극(5) 상에는 밀집도가 낮은 막이 형성되어 소자 전극(5)의 단차부에는 상기 막이 불량하게 피복된 영역이 형성되었다.
반면에, 유기화 팔라듐 용액(ccp-4230:Okuno Pharmaceutical Co., Ltd.에서 입수 가능)을 스피너에 의해 소자 전극(4 및 5)이 제공된 기판상에 도포시키고 방치시켜 유기 Pd 박막을 형성하였다.
그 후, 유기 Pd 박막을 대기중에서 10분간 300℃에서 가열 및 베이킹시켜 주로 PdO 미립자로 구성된 전기전도성 박막(3)을 기판 A와 B상에 형성하였으며, 기판A와 B에서의 이 박막의 두게는 약 120Å이었으며 전기 저항은 5×104Ω/㎠이었다.
후속하여, Cr막 및 전기전도성 박막(3)을 산성 습식 에칭제로 습식 에칭시켜 회망의 패턴을 갖는 전기전도성 박막(3)을 형성하였다(제42ab 및 42bb도).
3) 다음에, 기판 A와 B를 제11도에서 도시된 계측시스템의 진공장치(55)내로 이동시킨 후, 샘플 소자에 대해 각 소자의 소자 전극(4 및 5) 사이에 전력원(51)로부터 전압을 인가시킴으로써 통전화 포밍 처리를 행하어 각 소자에 대해 전자방출 영역을 형성하였다(제42ac 및 42 bc도). 인가된 전압은 제3b도에서 도시된 바와 같은 펄스 전압이었다(그러나, 이 전압은 삼각형이 아닌 구형의 평행 육면형이었다.
펄스 전압의 파고는 계단식으로 증가하였다. T1=1 msec의 펄스폭과 T2=10 msec의 펄스 간격을 사용하였다. 통전화 포밍 처리중에, 전자 방출 영역의 저항을 특정하기 위해 포밍 펄스 전압의 간격 사이에 여분의 0.1V 펄스 전압(도시되지 않음)을 인가하여 저항을 연속적으로 모니터하였으며, 저항이 1 MQ을 초과하였을 때 통전화 포밍 처리를 종료시켰다.
통전화 포밍 처리의 종료시의 펄스 파고와 소자 전압 Vf의 곱(product)을 포 및 전력(Pform)으로서 정의하면, 기판 A의 포밍 전력 Pform은 기판 B의 포밍 전력 Pform에 비해 7배 낮았다.
4) 후속하여, 기판 A와 B를 제11도의 계측 시스템의 진공 장치(55)내에 방치한채로 진공장치의 내부 압력을 약 10-7Torr로 더이상 배기시킨 후, 아세톤을 진공 장치(55)내에 유기 물질로서 도입시켰다. 아세톤의 부분 압력은 2×10-4Torr로 설정하였다. 기판 A 및 B상의 각 샘플 소자에는 펄스 전압을 인가시켜 활성화 처리를 행하였다. 제3a도를 참조하여(그러나, 삼각형이 아닌 구형의 평행육면형), T1=1 msec의 펄스폭과 T2=10 msec의 펄스 간격을 사용하였으며 구동 전압(파고)은 15V이었다. 또한 각각의 전자방출 소자의 방출 전류(Ie)를 관찰하면서 진공장치의 애노드(54)에 1 KV의 전압을 인가시켰다. Ie가 포화상태에 도달할 때 활성화 처리를 종료시켰다.
5) 다음에, 진공 장치의 내부를 약 1×10-7Torr까지 더 이상 배기시킨 배기시에 사용된 이온 펌프 대신에 무오일 펌프를 사용하여 초고진공 상태를 달성하였으며, 전자원을 2시간 동안 150℃에서 베이킹시켰다. 베이킹 처리후, 진공 장치의 내부를 1×10-7Torr의 진공도로 유지시켰다. 다음에, 기판 A의 B상의 각 샘플표면 전도형 전자 방출 소자를 진공장치(55) 내에서 동작시켜 소자 전류(If)와 방출 전류(Ie)를 관찰하였다. 애노드(54)에 인가된 전압은 1KV이었으며, 소자 전압(Vf)은 15V이었다. 소자 전극(4)의 전위는 각 소자마다의 소자 전극(5)의 전위보다 높게 되었다.
측정한 결과, 기판 B 상의 각 소자의 소자 전류(If)와 방출 전류는 (Ie) 각각 0.9 mA±6%와 0.7μA±5%이었다. 반면에, 기판 A상의 각 소자의 소자 전류(If)와 방출 전류(Ie)는 0.8 mA±5%와 0.7μA±4%로서 모든 소자에서 거의 동일한 편차레벨을 나타내었다.
동시에, 애노드(54)상에 형광 부재를 설치하여 전자 방출 소자로부터 방출된 전자빔이 형광 부재상에 충돌할 때 생성된 휘도점을 관찰하였다. 휘도점의 크기 및 형상은 모든 소자에서 거의 동일하였다.
측정후에, 기판 A와 B상의 소자의 전자 방출 영역(2)을 현미경으로 관찰하였다. 제25a 및 25b도는 기판 A와 B상의 각 소자의 전기전도성 박막(3)의 전자방출 영역(2)에 대해 관찰한 것을 개략적으로 도시한 것이다. 제25a 및 25b도로부터 알 수 있는 바와 같이, 기판 A상의 4개 소자 각각에서 높은 단차부를 갖는 소자 전극
(5) 부근에는 거의 직선인 전자 방출 영역(2)이 관찰되었으며, 반면에 비교를 위해 준비한 기판 B 상의 4개 소자 각각의 전기전도성 박막(3)내의 소자 전극 사이의 중간 지점에서 거의 직선인 전자 방출 영역(2)이 관찰되었다.
상술된 바와 같이, 본 발명에 따르며 소자 전극 중 어느 한 전극에 근접 배치된 거의 직선인 전자 방출 영역(2)을 포함한 표면 전도형 전자 방출 소자는 소자 전극들이 단지 2 ㎛ 이격되어 있는 종래의 표면 전도형 전자 방출 소자와 같이 성능면에서 실제로 어떠한 편차를 나타내지 않으면서도 높은 수렴성을 갖는 전자빔을 방출시킨다. 따라서, 본 발명에 따른 표면 전도형 전자 방출 소자의 소자 전극들을 분리시키는 간격을 종래의 표면 전도형 전자 방출 소자의 간격 보다 60㎛ 또는 30 배로 할 수 있다.
[예 13]
이 예에서는, 제9a 및 9b도에서 도시된 구성을 갖는 본 발명에 따른 표면 전도형 전자 방출 소자를 준비하였다. 제9a도는 상기 소자의 평면도이며, 제9b도는 상기 소자의 단면도이다.
제10a 내지 10c도는 각기 다른 제조 단계에서의 이 예에서 사용된 표면 전도형 전자 방출 소자를 도시한 것이다.
제9a 및 9b도를 참조해 보면, 소자는 기판(1), 한 쌍의 소자전극(4 및 5), 전자 방출 영역(2)을 포함한 전기전도성 박막(3) 및 제어전극(7)을 포함하고 있다. 소자를 준비하기 위해 후속되는 단계에 대해서는 제9a 및 9b와, 10a 내지 10c도를 참조하면서 후술하기로 한다.
단계-a:
소다 석회 유리기판을 완전히 세정한 후, 스퍼터링에 의해 0.5 ㎛ 두께의 SiOx 막을 형성시킨 다음 스퍼터링에 의해 마스크를 사용하여 Pt를 증착시켜 한 쌍의 소자 전극(4 및 5)과 제어 전극(7)을 형성하였다. 소자 전극(4 및 5) 및 제어전극(7)은 막 두께만큼의 차이를 나타내었는데, 소자 전극(5)와 제어 전극(7)의 두께는 150 nm이었으며, 소자 전극(4)의 두께는 30 nm이었다. 소자 전극간의 간격 L은 50㎛이었으며, 소자 전극의 폭 W1은 300㎛이었다. 제9a도에서 도시된 바와 같이, 제어전극(7)이 전기전도성 박막(3) 부근에 제공되어 소자 전극(4 및 5)과 전기전도성 박막(3)을 전기적으로 절연시켰다.
단계-b:
단계-a에서 헝성된 소자 전극을 포함한 기판의 표면 전체상에 진공 증착에 의해 50 nm의 Cr 막을 형성시킨 후 기판의 전 표면에 대해 포토레지스트를 도포시켰다. 이후에, 소자 전극간의 간격과 그 부근상에서 소자 전극간의 간격보다 큰 길이와 W2와 동일한 폭의 구멍을 갖는 마스크(도시 안됨)를 사용하여 Cr 막을 패터닝하고 광화학(phtochemical) 식으로 현상시켜 에칭함으로써 소자 전극 중 일부와 소자 전극간의 간격을 노출시키고 100㎛의 W2폭을 갖는 Cr 마스크를 형성시켰다. 다음에, 유기화 팔라듐 용액 (ccp-4230: Okuno Pharmaceutical Co., Ltd.로 부터 입수 가능)을 스피너에 의해 도포시키고 도포시킨 용액을 10분간 300℃에서 가열 및 베이킹 시켰다. 후속하여, Cr 막을 산성 에칭제로 에칭시키고, 리프트-오프시킴에 의해 Pd의 미립자로 구성되고 100Å의 막 두께를 갖는 전기전도성 박막(3)을 형성시켰다. 막의 단위 면적당 전기저항은 2×1O4Ω/㎠이었다.
따라서, 기판(1) 상에 한 쌍의 소자 전극(4 및 5), 전기전도성 박막(3) 및 제어 전극(7)이 형성되었다.
단계-d:
제11도에서 도시된 계측 시스템을 준비하여 그 내부를 진공 펌프에 의해 2×10-6Torr의 진공도까지 배기시켰다. 그 후에, 샘플에 대해 소자 전극(4 와 5) 간에 전력원(51)으로부터 소자 전압 Vf을 인가시킴으로써 통전화 처리를 행하였다. 인가된 전압은 제3b도에서 도시된 바와 같은 펄스 전압이었다.
제3b도에서 도시된 펄스 전압의 피고의 피크값은 0.1V씩 계단식으로 증가하였다. 펄스 폭은 T1=1 msec이었으며 펄스 간격은 T=10 msec이었다. 통전화 포밍 처리중에, 포밍 펄스전압의 T2간격에 0.1V의 여분의 펄스 전압(도시 안됨)을 인가시켜 소자의 저항을 측정하였으며, 저항이 1 MQ을 초과할 때 통전화 포밍 처리를 종료시켰다.
따라서, 이와 같이, 전자 방출 영역(2)이 형성되어 전자 방출 소자를 제조하는 작업을 완성하였다.
제조된 표면 전도형 전자 방출 소자의 성능을 상기 계측시스템에 의해 검사하였다.
전자 방출 소자를 애노드와 4 mm 만큼 분리시켰으며 애노드에 1 KV의 전압을 인가시켰다. 진공 장치의 내부를 테스트 동안 1×10-7Torr로 유지시켰다.
애노드는 유리 기판 상에 제공된 투명 전극으로 제조되며, 이 애노드에 형광물질을 증착시켜 전자 방출 소자로부터 방출된 전자빔의 형상에 의해 생성된 휘도 점을 면밀하게 관찰할 수 있다.
제13도는 제11도의 계측 시스템에서 관찰된 소자의 방출 전류 Ie와 소자 전압 Vf간의 관계와 소자 전류 If와 소자 전압 Vf간의 관계를 개략적으로 도시한 것이다. 제13도의 그래프 단위는 방출 전류 Ie가 소자 전류 If에 비해 매우 적기 때문에 임의로 선택된 것에 주목해야 한다.
또한, 전자 방출 소자의 구동 동작 중에는 고전위 소자전극(4)의 전위보다 낮은 전압, 또는 전형적으로는 0V의 전압이 제어 전극(7)에 인가되었다. 이러한 구성에 의해, 애노드(54)상에 제공된 형광막 상에는 고수렴성의 휘도점이 관찰되었다.
[예 14]
이 예에서는,[예 13]의 복수의 표면 전도형 전자 방출 소자를 구비하는 전자원을 단순한 매트릭스 구멍을 형성하도록 배열시킴으로써 화상 헝성 장치를 제조하였다.
제44도는 전자원의 일부에 대한 개략 평면도이며, 제45도는 제44도의 라인 45-45를 따라 절취한 개략 단면도. 제44, 45, 46a 내지 46d와 47a 내지 47d도에서는 동일 구성 소자에 대해서는 동일 부호를 사용하였다. 전자원은 기판(1), 제57도 의 Dx1내지 Dxm에 대응하는 x 배향 배선(102, 하측 배선이라고도 칭함) 및 제57도의 Dy1내지 Dyn에 대응하는 Y 방향 배선(103, 상측 배선이라 칭함)을 포함하였다.
전자원의 각각의 소자들은 한 쌍의 소자 전극(4 및 5)과 전자 방출 영역을 포함하는 전기전도성 박막(3)을 포함하였다. 이외에, 전자원은 층간 절연층(401), 접촉 구멍(402) 및 제어 전극용 배선(106)을 포함하고 있으머, 접촉 구멍(402)는 대응하는 소자 전극(4)과 대응하는 하측 배선(102)에 전기 접속되어 있다. 참조번호(104 및 105)는 표면 전도형 전자 방출 소자와, 결선을 포함한 소자 전극을 나타낸다.
단계 a: 소다 석회 유리판(soda lime glass plate)을 완전히 세정시킨 후, 그위에 스퍼터링에 의해 0.5㎛ 두께의 실리콘 산화막을 형성시켜 기판(1)을 제조하였으며, 기판(1) 상에 Cr과 Au를 50Å과 6,000Å의 두께로 각각 순차적으로 적층시킨 후 그 위에 적층막을 회전시키면서 포토레지스트(AZ1370 : Hoechst사로부터 입수가능)를 스피너를 이용하여 형성시키고 베이킹시켰다. 그 후에, 포토마스크 상을 노광시키고 현상시켜 하부 배선(102)에 대한 레지스트 패턴을 형성한 후 증착된 Au/Cr막을 습식 에칭시켜 하부 배선(102)을 형성하였다.
단계 b: 층간 절연층(401)로서, 플라즈마 CVD 기술에 의해 실리콘 산화막을 두께 1.0㎛로 형성하였다.
단계 c: 단계 b에서 증착된 실리콘 산화막 중에 각 소자의 접촉 구멍을 형성시키기 위한 포토레지스트 패턴을 준비하였으며, 이후에 포토레지스트 패턴을 마스크로서 사용하여 층간 절연층(401)을 에칭시켜 접촉 구멍(402)를 형성하였다. 에칭처리중에, CF4및 H2기체를 이용하는 RIE(반응성 이온 에칭)기술을 이용하였다.
단계 d: 그 후에, 각 소자의 소자 전극(4)에 대한 포토레지스트 패턴(RD 2000N-41: Hitachi Chemical Co., Ltd.로부터 입수 가능)을 형성한 후 이 위에 진공 증착에 의해 Ti와 Ni를 순차적으로 5.0 nm와 40 nm의 두께로 종착시켰다. 이 포토 레지스트 패턴을 유기 용매로 용해하였으며, Ni/Ti 증착막을 리프트-오프 기술을 이용하여 처리하여 소자 전극(4)을 형성하였다. 동일하케, 다른 소자 전극(5), 결선 및 제어 전극(6)을 200 nm의 두께로 형성하였다. 따라서, 50㎛의 간격 L1으로 분리되며 300㎛의 폭 W1을 갖는 한 쌍의 소자 전극(4 및 5)과 제어전극이 각 소자마다 형성되었다.
단계 e: 각 소자의 소자 전극(4 및 5)상에 상부 배선(103) 용의 포토레지스트 패턴을 형성한 후, 진공 증착에 의해 Ti와 Au를 5.0 nm와 500 nm의 두께로 순차 증착시킨 다음 리프트-오프 기술을 이용하여 불필요한 영역을 제거시켜 희망의 형상을 갖는 상부 배선(103)을 형성시켰다.
단계 f: 이후에, 소자 전극간의 간격 L 부근에서 구멍을 갖는 전기전도성 박막 형성용의 마스크를 사용하여 진공 증착에 의해 100 nm의 막 두께로 Cr 막(404)을 형성시킨 후, 이 Cr막(404)에 대해 패터닝 처리를 행하였다. 다음에, 유기 Pt 화합물을 상기 막을 회전시키면서 스피너에 의해 Cr 막에 도포시켜 12분간 300℃에서 베이킹시켰다. 형성된 전기전도성 박막(3)은 주 성분으로서 Pt를 함유하는 미립자로 구성되어 있으며, 5 nm의 막 두께와 2×103Ω/㎠의 단위 면적당 전기저항을 가졌다.
단계 g: Cr 막(404) 및 베이킹된 전기전도성 박막(3)을 산성 에칭제를 사용하여 습식에칭함에 의해 소정의 패턴을 갖는 전기전도성 박막(3)을 형성하였다.
단계 h: 다음에, 기판의 표면 전체에 레지스트를 도포시킨 후, 접촉 구멍(402)) 상의 것만을 제거시키기 위해 마스크를 사용하여 노광 및 현상시켰다. 그 후에, Ti 및 Au를 진공 증착에 의해 5.0 nm와 500 nm의 두께로 순차로 증착시켰다.
리프트-오프 기술에 의해 임의의 불필요한 영역이 제거되어 접촉구멍(402)은 매립되었다.
상기 단계 들에 의해, 절연기판(1), 하부 배선(102), 층간 절연층(401), 상부 배선(103), 소자 전극(4 및 5) 및 전기전도성 박막(3)을 갖춘 표면 전도형 전자 방출 소자를 구비한 전자원을 제조하였지만, 표면 전도형 전자 방출 소자에 대해 통전화 포밍 처리는 행하지 않았다.
다음에, 제59 및 18a도를 참조하여 후술하는 바와 같이 통선화 포밍 처리를 행하지 않은 전자원을 사용하여 화상 형성 장치를 제조하였다.
복수의 표면 전도형 전자 방출 소자를 구비하는 전자원 기판(1)을 배면판
(111)에 견고하게 결합시킨 후 [유리 기판(113)의 내면 상에 형광체막(114)와 금속 백(115)을 형성시켜 준비챈 면판(116)을 지지 프레임(112)을 삽입시킴으로써 기판(1) 상에 5 mm 이격시겨 설치하였다. 다음에, 프릿 유리를 면판(116), 지지 프레임(112) 배면판(111)의 접합 영역에 도포시킨 후, 이들을 질소 대기 중에서 5분 이상 500℃로 베이킹시켜 조립된 부품들의 내부를 용접 밀봉시켰다. 기판은 또한 프릿 유기에 의해 배면판(111)에 결합되었다. 제59도에서 참조 번호(104)는 전자 방출 소자를, 참조 번호(102 및 103)는 X 방향 배선과 Y 방향 배선을 나타낸다.
화상 형성 장치가 흑백 화상용일 경우 형광막(114)은 단지 형광체만으로 구성되지만, 이 예에서의 형광막(114)은 흑색 스트라이프를 형성하고 적, 녹, 청의 스트라이프형 형광 부재를 간극(gap) 사이에 충진시킴으로써 제조하였다. 흑색 스트라이프는 주 성분으로서 흑연을 함유하는 일반재질로 제조하였다.
형광물질을 유리기판(113) 상에 도포시키는데 슬러리 기술을 이용하였다. 형광막(114)의 내면상에 금속 백(115)을 제공하였다. 이 금속 백은 형광막을 준비한 후, 형광막의 내면상에 대해 평탄화처리(통상 필르밍이라고 칭함)를 행한 다음 진공 증착에 의해 A1 층을 형성시킴으로써 준비하였다.
형광막(114)의 전도율을 증가시키기위해 면판(116)의 형광막(114)의 외면상에 투명 전극(도시되지 않음)을 설치하였지만, 이 예에서는 설치하지 않았는데, 그 이유는 금속 백의 사용만으로 형광막(114)이 충분한 전도율을 나타냈기 때문이다.
상기 결합 작업동안, 칼라 광광체(122)와 전자 방출 소자(104) 간의 정확한 위치 대응관계가 보장될 정도로 구성 성분들을 면밀하게 배치시켰다.
다음에, 준비한 유리 밀봉부(기밀된 용기)의 내부를 배기 파이프(도시 안됨)및 진공 파이프를 사용하여 층분한 진공도까지 배기시킨 후, 표면 전도형 전자 방출 소자(104)의 소자 전극(4)와 (5)간에 외부 단자 Dx1내지 Dxm 및 Dy1내지 Dyn를 통해 전압을 인가시킴으로써 소자에 대해 통전화 포밍처리를 행하여 각각의 전자방출 영역(2)을 형성시켰다. 통전화 포밍시에 사용된 펄스 전압은 제3b도에서 도시되었다.
이 예에서, T1 및 T2는 각각 1 ms와 10 ms이었다. 통전화 포밍 처리는 약1×10-6Torr의 진공하에서 행해졌다.
통전화 포밍 처리 결과, 전자 방출 영역(2)은 주 성분으로서 Pt를 함유하는 분산된 미립자로 구성되어졌으며, 미립자의 평균 직경은 약 3.0 nm 이었다.
후속하여, 밀봉부의 내부를 배기 파이프(도시 안됨)를 통해 약 2×10-7Torr의 진공도까지 배기시킨 후 유기 물질로서의 아세톤을 2×10-4Torr의 아세톤의 부분압력으로 밀봉부내로 도입시켰다. 다움에, 활성화 처리를 위해 각 표면 전도형 전자 방출 소자에 전압 펄스를 인가시켰다. T1=1 ms, T2=10 ms 및 파고가 15V인 제3a도에서 도시된 바와 같은 전압 펄스를 인가시켰다. 활성화 처리는 소자 전류 If와 방출전류 Ie를 측정하면서 행하였다.
전자 방출 소자를 제조하는 작업은 전자 방출 영역(2)이 형성되었을 때 완료되었다.
후속하여, 화상생성 장치의 내부를 약 10-8Torr의 진공도까지 배기시킨 후, 배기를 위해 사용된 이온 펌프 대신에 무오일 펌프를 사용하여 초고진공 상태를 얻었으며 전자원을 7시간 동안 180℃베이킹시켰다. 베이킹 처리후, 화상생성 장치의 내부가 1×10-7Torr의 진공도로 유지되었으며, 그때 배기 파이프(도시되지 않음)를 가 스버너로 용융시킴으로써 화상 형성 장치의 밀봉부(118)가 완전 밀봉되었다.
마지막으로, 화상생성 장치에 대해 고주파 가열에 의해 게터 처리를 행하여 그 내부를 달성된 고진공도로 유지시켰다.
표시 패널을 구비하여 제조한 화상 형성 장치를 구동시키기 위해, 주사신호 와 변조신호를 외부 단자 Dx1내지 Dxm및 Dy1내지 Dyn을 통해 전자 방출 소자에 인가시켜 각각의 신호 발생수단으로부터 전자들을 방출시키는 한편, 고전압을 고전압 단자 Hv를 통해 금속 백(115) 또는 투명 전극(도시되지 않음)에 인가시켜 표면 전도형 전자 방출 소자로부터 방출된 전자들이 고전압에 의해 가속화되어 형광막(114)과 충돌하게 됨으로써 형광 부재들이 여기되어 발광하게 되어 화상을 생성하였다.
상기 화상 형성 장치는 고선명도의 화상을 안정하게 생성시키도록 우수하게 동작하였다.
[예 15]
이 예에서는 복수의 표면 전도형 전자 방출 소자와 변조 전극(그리드)을 구비한 화상 형성 장치를 다루고 있다.
이 예에서 사용된 표면 전도형 전자 방출 소자를 [예 1]을 참조하여 상술한 바와 같이 준비하였으므로, 그 제조 방법에 대해서는 더이상의 설명은 하지 않기로 한다.
지금부터, 기판상에 표면 전도형 전자 방출 소자를 배열시켜 제조한 전자원과 이 전자원을 사용하여 제조한 화상 형성 장치에 대해 기술하고자 한다.
제49 및 50도에서는 전자원을 제조하기 위해 표면 전도형 전자 방출 소자들을 기판상에 배열시키는 두 가지 가능한 구성을 도시하고 있다.
우선, 제49도를 참조해 보면, S는 전형적으로 유리로 구성된 절연 기판을 나타내고, 점선의 원으로 둘러싸인 ES는 기판 S상에 배열된 표면 전도형 전자 방출소자를 나타낸다. 전자원은 표면 전도형 전자 방출 소자를 대응하는 행에 배선시키기 위한 배선 전극 E1내지 E10을 구비한다. 표면 전도형 전자 방출 소자는 X 방향을 따르는 행(이하 소자 행이라 칭함)으로 배열된다. 각 행의 표면 전도형 전자 방출 소자는 그 행을 따르는 한 쌍의 공통 배선 전극에 의해 평행하게 접속되어 있다.
(예를 들어, 제1행은 횡측을 따라 배열된 배선 전극 E1및 E2에 대해 배선되어 있다).
상술된 구성을 갖는 전자원의 경우, 소자 행들 각각은 관련된 배선전극에 적당한 구동 전압을 인가시킴으로써 독립적으로 구동될 수 있다. 보다 상세히 기술하자면, 전자 방출을 위한 임계 전압 레벨을 초과하는 전압을 전자를 방출하도록 구동해야할 소자 행에 인가시키는 반면에, 전자 방출을 위한 임계 전압 레벨을 초과하지 않는 전압(예를 들어, 0V)을 나머지 소자 행에 인가시긴다.(임계 전압 레벨을 초과하며 본 발명의 목적에 사용되는 전압은 이하에서 구동 전압 VE[V]로 표현된다)
제50도에서는 전자원의 표면 전도형 전자 방출 소자에 대한 다른 가능한 구성을 도시하고 있다. 제50도에서, S는 전형적으로 유리로 구성된 절연기판을 나타내고, 점선원으로 둘러싸인 ES는 기판 S 상에 배열된 표면 전도형 전자 방출 소자를 나타낸다. 전자원은 표면 전도형 전자 방출 소자를 대응하는 행에 배선시키기 위한 배선 전극 E1' 내지 E6'을 구비하고 있다. 표면 전도형 전자 방출 소자는 X방향을 따르는 행(이하 소자 행이라 칭함)으로 배열되었다. 각 행의 표면 전도형 전자 방출 소자는 그 행들을 따르는 한 쌍의 공통 배선 전극에 의해 평행하게 접속되어 있다. 두 행에 대해 하나의 배선 전극을 사용하기 위해 임의의 인접한 두 소자행 사이에 단일의 공통 배선 전극을 배치하였다. 예를 들어, 공통 배선 전극 E2'는 제1 소자 행 및 제2 소자 행에 대해 사용된다. 이와 같이 배선 전극을 구성시키면, 제49도의 구성과 비교해 볼 때, 표면 전도형 전자 방출 소자의 임의의 인접한 두 행을 분리하는 간격을 Y 방향에서 상당히 감소시킬 수 있다.
각 소자 행은 선택된 배선 전극에 적당한 구동 전압을 인가시킴으로써 독립적으로 구동시킬 수 있다. 보다 상세히 기술하자면, 전자 방출을 위한 임계 전압 레벨을 초과하는 전압 VE[V]을 전자를 방출시키도록 구동해야 할 소자 행에 인가시키는 한편, 전자 방출을 위한 임계 전압을 초과하지 않은 전압, 예를 들어, O[V]를 나머지 소자 행에 인가시킨다. 예를 들어 배선 전극 E1' 내지 E3'에 O[V]를, 배선 전극 E4' 내지 E6'에는 VE[V]를 인가시킴으로써 제3행의 소자만을 구동동작 시킬 수 있다. 따라서, VE-O=VE[V]가 제3행의 소자에 인가되는 반면에,O[V], O-O=O[V] 또는 VE-VE=O[V]가 나머지 행의 모든 소자에 인가된다. 동일하게, 제2행 및 제5행의 소자들을 배선 전극 E1', E2' 및 E6'에는 O[V]를, 배선 전극 E3', E4' 및 E5'에는 VE[V]를 동시에 인가시킴으로써 구동 동작시킬 수 있다. 이와 같이하여, 이러한 전자원의 임의의 소자 행의 소자들을 선택적으로 구동시킬 수 있다.
제49 및 50도의 전자원에서는 각 소자 행이 X 방향을 따라 배열된 12개의 표면 전도형 전자 방출 소자를 갖지만, 한 소자 행에 배열되는 소자의 수는 이것에만 한정되는 것이 아니고 보다 많은 수의 소자를 배열시킬 수 있다. 또한, 이 전자원의 경우 5개의 소자 행이 있지만, 소자 행의 수는 이것에만 한정되는 것이 아니고보다 많은 수의 소자 행을 배열시킬 수 있다.
지금부터, 상술된 형의 전자원을 포함한 패널형 CRT에 대해 기술하기로 한다.
제51도는 제49도에서 도시된 전자원을 포함한 패널형 CRT에 대한 개략 사시도이다. 제51도에서, VC는 화상을 표시하기 위한 면판을 구성성분으로서 갖춘 유리 진공용기를 나타낸다. 면판의 내면상에는 ITO로 구성된 투명 전극이 제공되며 투명 전극 상에는 모자이크 또는 스트라이프의 형태로 적, 녹 및 청의 형광 부재들이 서로 방해하지 않으면서 도포되어 있다. 도시를 간략화 하기 위해서, 제51도에서는 투명 전극과 형광 부재들을 참조 부호 PH로 집합적으로 표시하였다. CRT 분야에서 공지된 흑색 스트라이프들을 형광 스트라이프가 제공되지 않은 투명 전극의 공백(blank) 영역을 충진시키도록 제공할 수 있다. 동일하게, 형광 부재 상에 임의의 공지된 형의 금속 백층을 제공할 수 있다. 투명 전극은 단자 Hv를 통해 진공용기의 외부와 전기 접속되어 있어 전압이 인가되어 짐으로써 전자빔을 가속화시킨다.
제51도에서, S는 진공용기 VC의 하면에 견고히 고정되어 있는 전자왼의 기판을 나타내며, 이 기판상에는 제49도를 참조하여 기술된 방법으로 복수의 표면 전도형 전자 방출 소자들이 배열되어 있다. 이 예에서는 전체 200개의 소자 행이 배열되어 있으며, 이들 각 소자 행들은 200개의 소자들을 포함하고 있다. 따라서 소자 행들의 배선 전극들은 장치의 횡형 패널상에 배열된 각각의 외부단자 Dm1내지 Dm200와 교차하면서 각각의 외부단자 Dp1내지 Dp200에 전기 접속되어 진공 밀폐부의 외부로부터 전기 구동신호가 인가될 수 있다.
이 예의 표면 전도형 전자 방출 소자는 통전화 포밍 처리부터의 제조단계가 [예 1]의 표면 전도형 전자 방출 소자와 다르다. 그러므로, 이 예의 이들 단계에 대해서는 지금부터 기술하고자 한다.
진공용기 VC(제51도)의 내부를 진공 펌프에 의해 배기 파이프(도시 안됨)를 통해 배기시켰다. 충분한 진공도를 얻었을 경우, 통전화 포밍 처리를 행하기 위해 외부단자 Dp1내지 Dp200과 Dm1내지 Dm200에 의해 표면 전도형 전자 방출 소자에 전압을 인가시켰다. 제3b도에서 통전화 포밍 처리에 사용된 펄스전압의 파형을 도시하고 있다. 이 예에서, T1은 2 ms이고 T2는 10 ms 이었다. 통전화 처리는 약 1×10-6Torr의 진공하에서 행해졌다.
그후에, 진공용기 VC가 1×1-4Torr의 부분압력을 나타낼때까지 진공용기 VC 내로 아세톤을 도입시킨 후, 외부단자 Dp1내지 Dp200과 Dm1내지 Dm200을 통해 표면 전도형 전자 빙출 소자에 전압을 인가시켜 활성화 처리를 행하였다. 활성화 처리후에, 아세톤을 진공용기의 내부로부터 제거시켜 완성된 표면 전도형 전자 방출 소자를 제조하였다.
각 소자의 전자 방출 영역은 주성분으로서 팔라듐을 함유한 분포된 미립자로 구성되었다. 미립자의 평균 직경은 30 Å 이었다. 그후에, 배기를 위해 사용된 이온 펌프 대신에 무오일 펌프를 사용하여 초고진공 상태를 얻었으며 전자원을 충분한 시간 동안 120℃에서 베이킹시켰다. 베이킹 처리후, 용기의 내부를 1×10-7Torr의 진공도로 유지시켰다.
다음에, 배기 파이프를 가스버너에 의해 가열 및 용융시켜 진공용기 VC를 용접 밀봉시켰다.
최종적으로, 전자원에 대해 고주파 가열기술을 이용하여 게터 처리를 행하여 용기 밀봉후에도 고진공도를 유지하였다.
이 예의 화상 형성 장치의 경우, 기판 S와 면판 FP 사이의 중간지점에 스트라이프형의 그리드전극 GR이 제공되어 있다. 소자 행의 수직 방향(즉 Y 방향)으로 배열된 전체 200개의 그리드 전극 GR이 제공되어 있으며 각 그리드 전극은 전자빔이 통과하기 위한 구멍 Gh을 소정수 갖고 있다. 보다 상세히 기술하자면, 각 표면 전도형 전자 방출 소자마다 원형의 구멍 Gh가 제공되어 있다. 그리드 전극은 이 예의 장치에서는 각각의 전기 단자 G1내지 G200을 통해 진공 용기의 외부와 전기접속 되어 있다. 그리드 전극의 형상 및 위치는 이들 전극들이 표면 전도형 전자 방출 소자로부터 방출된 선자빔들을 적절히 변조시킬 수만 있으면 제51도에서 도시된 것에만 한하지 않는다는 것에 주목해야 한다. 예를 들어, 이들 그리드 전극들은 표면 전도형 전자 방출 소자에 근접 배치될 수 있다.
상술된 표시 패널은 200개의 소자 행과 200개의 그리드 전극에 배열되어 200×200의 X-Y 매트릭스를 형성하는 표면 전도형 전자 방출 소자를 구비하고 있다. 이러한 구성에 의해, 형광막으로의 전자빔의 조사를 제어하기 위해 표면 전도형 전자 방출 소자를 한 행씩 구동(주사) 시키는 동작과 동시에 화상의 한 라인에 대한 그리드 전극에 변조 신호를 인가시킴에 의해 화상을 한 라인씩 화면상에 표시할 수 있다.
제52도는 제51도의 표시 패널을 구동시키는데 사용되는 전기 회로의 블럭도이다. 제52도에서, 전기 회로는 표시 패널(1000), 외부로부터 전송되는 합성 화상신호를 디코딩하는 디코더(1001), 직렬/병렬 변환 회로(1002), 라인 메모리(1003), 변조 신호 발생 회로(1004), 타이밍 제어 회로(1005) 및 주사 신호 발생 회로(1006)를 구비한다. 표시 패널(1000)의 전기 단자들은 관련 회로에 접속되어 있다. 상세히 기술하자면, 단자 EV는 10[KV]의 가속전압을 발생시키는 전압원 HV에 접속되며, 단자 G1내지 G200은 변조 신호 발생 회로(1004)에 접속되고, 단자 Dp1내지 Dp200는 주사 신호 발생 회로(1006)에 접속되며 단자 Dm1내지 Dm200은 접지되어 있다.
지금부터 회로의 각 구성요소들의 동작 방법에 대해 기술하고자 한다. 디코더(1001)는 NISL 텔레비젼 신호 등의 합성 화상 입력 신호를 디코딩하여 수신된 합성 신호에서 휘도 신호와 동기 신호를 분리시키는 회로이다. 휘도 신호가 데이타 신호로서 직렬/병렬 변환 회로(1002)에 공급되고 동기 신호가 Tsync 신호로서 타이밍 제어 회로(1005)에 공급된다. 환언하자면, 디코더(1001)는 표시 패널(1000)의 칼라 픽셀의 구성에 대응하는 RGB 원색의 휘도값을 재구성하여 직렬/병렬 변환 회로(1002)에 직렬 공급하며, 또한 수직 및 수평 동기 신호를 추출하여 타이밍 제어 회로(1005)에 공급한다. 타이밍 제어 회로(1005)는 상기 동기 신호 Tsync를 참조하여 어려 구성 소자들에 대한 동작 타이밍을 조정시키기 위한 각종의 타이밍 제어 신호를 발생시킨다. 보다 상세히 기술하자면, 회로(1005)는 Tsp 신호를 직렬/병렬 변환 회로(1002)에, Tmry 신호를 라인 메모리(1003)에, Tmod 신호를 변조 신호 발생 회로(1004)에, Tscan 신호를 주사 신호 발생 회로(1005)에 공급한다. 직렬/병렬 변환 회로(1002)는 디코더(1001)로부터 수신된 휘도신호 데이타를 타이밍 신호 Tsp에 근거하여 샘플링하여 200개의 병렬 신호 I1내지 I200로서 라인 메모리(1003)에 공급한다. 직렬/병렬 변환 회로(1002)가 화상의 한 라인에 대해 데이타 셋트에 대한 직렬/병렬 변환 처리를 완료하면, 타이밍 제어 회로(1005)는 기록 타이밍 제어 신호 Tmry를 라인 메모리(1003)에 공급한다. 라인 메모리(1003)는 신호 Tmry를 수신함에 따라 신호 I1내지 I200의 내용을 기억한 후 이들을 신호 I1' 내지 I200'으로서 변조 신호 발생 회로(1004)에 공급하고 다음 타이밍 제어 신호 Tmry를 수신할 때까지 이들 신호를 보유하고 있다.
변조 신호 발생 회로(1004)는 표시 패널(1000)의 그리드 전극에 인가되어질 변조 신호들을 라인 메모리(1003)로부터 수신된 화상의 한 라인에 대한 휘도 데이타에 대해 발생시킨다. 발생된 변조 신호들은 타이밍 제어 회로(1005)에서 발생된 타이밍 제어 신호 Tmod에 대응하여 번조 신호 단자 G1내지 G200에 동시에 인가된다.
변조 신호들은 전형적으로는 소자에 인가해야할 전압이 화상의 휘도 데이타에 따라 변조되어지는 전압 변조 모드로 동작하지만 소자에 인가해야할 펄스 전압의 길이가 화상의 휘도 데이타에 따라 면조되어지는 펄스폭 변조모드로 동작할 수도 있다.
주사 신호 발생 회로(1006)는 표시 패널(1000)의 표면 전도형 전자 방출 소자의 소자열을 구동시키기 위한 전압 펄스를 발생시킨다. 이 회로(1006)는 타이밍 제어 회로(1005)에서 발생된 타이밍 제어 신호 Tscan에 따라 구비하고 있는 스위치 회로를 턴온 및 턴 오프시켜 정전압원 DV에 대해 발생되며 표면 전도형 전자 방출 소자의 임계레벨을 초과하는 구동전압 VE[V]이나 접지전위레벨(즉 O[V])을 단자 Dp1내지 Dp200각각에 인가시킨다.
상기 회로들의 동작들을 총괄적으로 제어한 결과, 제53도의 그래프에서 도시된 타이밍으로 구동신호가 표시 패널(1000)에 인가된다. 제53도에서, 그래프(a) 내지 (d)는 주사 신호 발생 회로(1006)로부터 표시 패널의 단자 Dp1내지 Dp200에 인가되어지는 신호의 일부를 나타낸 것이다. VE[V]의 진폭을 갖는 전압펄스가 화상의한 라인을 표시하기 위한 시간 주기내에 Dp1, Dp2, Dp3, …에 순차로 인가되는 것을 알 수 있다. 반면에, 단자 Dm1내지 Dm200은 항상 접지되어 O[V]를 유지하고 있으므로, 소자열들이 전압펄스에 의해 순차 구동되어 제1열로부터 전자빔이 방출하게 된다.
이러한 동작과 동기하여, 변조 신호 발생 회로(1004)는 제53도의 그래프(f)에서 점선으로 도시된 타이밍으로 화상의 각 라인마다 단자 G1내지 G200에 변조 신호를 공급한다. 변조 신호들은 화상 전체가 표시될때까지 주사 신호의 선택과 동기로 순차로 선택되어진다. 상기 동작을 연속으로 반복함에 의해, 텔레비젼용 표시 화면상에는 동화상이 표시된다.
지금까지는 제49도의 전자원을 구비한 평면패널형 CRT에 대해 기술하였다. 이제부터 제50도의 전자원을 구비하는 패널형 CRT에 대해 제54도를 참조하면서 기술하고자 한다.
제54도의 패널형 CRT는 제51도의 CRT의 전자원을 제60도에서 도시된 것으로 대치하여 제조된 것으로 200개의 열의 전자 방출 소자와 200개의 그리드 전극의 X-Y 매트릭스를 구비하고 있다. 200개열의 표면 전도형 전자 방출 소자들은 201개의 배선 전극 E1내지 E201에 각각 접속되어있으므로, 진공 용기에는 전체 201개의 전극 단자 Ex1내지 Ex201가 구비되어 있다는 것에 주목해야 한다.
제54도의 전자원은 제51도의 전자원과 배선이 다르게 되어 있으므로, 제54도의 전자원에 대한 통전화 포밍처리에 후속하는 제조 단계들도 제51도와는 다르다.
제54도의 전자원에 대한 통전화 포밍 처리에 후속하는 단계들에 대해 기술하기로 한다.
진공용기 VC(제54도)의 내부를 진공 펌프에 의해 배기 파이프(도시 안됨)를 통해 배기시켰다. 충분한 진공도를 얻었을 경우, 통전화 포밍 처리를 행하기 위해 외부단자 Ex1내지 Ex201에 의해 표면 전도형 전자 방출 소자 ES에 전압을 인가시켰다. 제3b도에서 통전화 포밍 처리에 사용된 펄스전압의 파형을 도시하고 있다. 이 예에서, T1은 1 ms이고 T2는 10 ms 이었다. 통전화 처리는 약 1×10-5Torr의 진공하에서 행해졌다.
그후에, 진공용기 VC가 1×10-4Torr의 부분압력을 나타낼 때까지 진공용기 VC 내로 아세톤을 도입시킨 후, 외부단자 Dp1내지 Dp200과 Dm1내지 Dm200통해 표면 전도형 전자 방출 소자 ES에 전압을 인가시켜 활성화 처리를 행하였다.
활성화 처리 후에, 아세톤을 진공용기의 내부로부터 제거시켜 완성된 표면 전도형 전자 방출 소자를 제조하였다.
각 소자의 전자 방출 영역은 주성분으로서 팔라듐을 함유한 분포된 미립자로 구성되었다. 미립자의 평균 직경은 35 Å 이었다. 그후에, 배기를 위해 사용된 이온 펌프 대신에 무오일 펌프를 사용하여 초고진공 상태를 얻었으며 전자원을 충분한 시간 동안 120℃에서 베이킹시켰다. 베이킹 처리후, 용기의 내부를 1×10-7Torr의 진공도로 유지시켰다.
다음에, 배기 파이프를 가스버너에 의해 가열 및 용융시켜 진공용기 VC를 용접 밀봉시켰다.
최종적으로, 전자원에 대해 고주파 가열기술을 이용하여 게터 처리를 행하여 용기 밀봉후에도 고진공도를 유지하였다.
제55도는 표시 패널(1008)을 구동시키기 위한 구동 회로의 블럭도이다. 이회로는 주사 신호 발생 회로(1007)를 제외하고는 제52도의 것과 기본적으로 동일한 구성을 갖는다. 주사 신호 발생 회로(1007)는 정전압원 DV에 의해 발생되며 표면 전도형 전자 방출 소자의 임계 레벨을 초과하는 구동 전압 VE[V] 또는 접지 전위 레벨(O[V])을 표시 패널의 단자 각각에 인가시킨다. 제56도에서는 표시 패널에 인가되는 신호에 대한 타이밍 챠트이다. 이 표시 패널은 제56도의 그래프(b) 내지 (e)에서 도시된 구동 신호들이 주사 신호 발생 회로(1007)로부터 전극 단자 Ex1내지 Ex4에 인가될때 제56도의 그래프(a)에서 도시된 타이밍으로 화상을 표시하도록 동작하여, 제56도의 그래프(f) 내지 (h)에서 도시된 전압이 표면 전도형 전자 방출 소자의 대응하는 열에 순차인가되어 이것을 구동시킨다 이러한 동작과 동기하여, 제56도의 그래프(i)에서 도시된 타이밍으로 변조 신호 발생 회로(1004)에 의해 변조 신호들이 발생되어 표시 화면 상에 화상이 표시된다.
이 예에서 제조된 형의 화상 형성 장치는 매우 안정하게 동작하여, 우수한 농담(gradation) 및 콘트라스트의 완전한 칼라 화상을 나타낸다.
상술된 바와 같이, 본 발명에 따른 표면 전도형 전자 방출 소자에는 기판에 근접 위치된 소자 전극 중 어느 하나의 단차부를 불량하게 피복시키는 영역을 갖고 있는 전기전도성 박막이 형성되어 있으므로, 통전화 포밍처리시에 상기 영역에서 선별적으로 균열이 발생하여 전자 방출 영역이 형성된다. 따라서, 전자 방출 영역은 소자 전극에 매우 근접 위치되어 전자 방출 영역으로부터 방출된 전자빔은 소자 전극의 전위에 쉽사리 영향을 받게 되어 높은 수렴을 갖고 목표물에 도달하게 된다.
또한, 전자 방출 영역에 근접 위치된 소자 전극이 비교적 저전압으로 유지되면, 전자방출 영역으로부터 방출된 전자빔의 수렴을 더이상 개선시킬 수 있다.
따라서, 소자 전극들이 큰 간격으로 서로 분리되어 있어도, 항상 관련 소자 전극을 따라 전자 방출 영역을 그 위치 및 형상을 제어하면서 형성할 수 있으므로 종래의 표면 전도형 전자 방출 소자와 같이 커브되지 않게 된다. 환언하자면, 본 발명에 따른 표면 전도형 전자 방출 소자는 비록 소자의 소자 전극들이 큰 간격으로 서로 분리되어져 있더라도 소자 전극간에 협소한 간격을 갖고 있는 종래의 표면 전도형 전자 방출 소자와 같이 전자빔의 수렴에 대해 우수하게 동작한다.
관련 소자 전극의 단차부를 불충분하게 피복시키는 영역이 전기전도성 박막 에 형성되어 그곳에서 균열부가 선별적으로 발생되어지므로, 통전화 포밍 처리시에 필요한 전력을 상당히 감소시킬 수 있어서 전자 방출 영역은 종래의 전자 방출 소자와 비교해볼때 전자 방출에 대해 우수하게 동작한다.
또한, 소자의 전자 방출 영역으로부터 방출된 전자빔은 제어 전극을 관련 소자 전극 상에 또는 근접하게 배치시킴으로써 매우 양호하게 제어될 수 있다. 제어 전극이 기판상에 배치된 경우, 기판의 전기 충전 상태에 의해 발생된 전자빔의 진행과정중의 편차를 실제적으로 정정시킬 수 있다.
본 발명에 따른 표면 전도형 전자 방출 소자의 제조 방법을 실행하는 바람직한 모드로는, 전기전도성 박막의 구성 원소를 함유하는 용액을 노즐을 통해 기판 상에 분무시킴으로써 전기전도성 박막을 형성시키는 것이다. 이러한 구성 방법은 대형 표시 화면을 제조하는데 특히 안전하고 적합하다. 용액을 분무하고, 관련된 소자 전극의 단차부를 불충분하게 피복시키는 영역을 전기전도성 박막에 형성시키는 작업은, 노즐이 전기적으로 충전되고 소자 전극들이 서로 다른 전위를 가져 불충분하게 피복된 단차부의 영역에서 선별적으로 균열이 발생되면 실제적이며 효율적으로 행해질 수 있다. 따라서, 전자 방출 영역은 소자 전극의 형상과 전기전도성 박막의 형상에는 관계없이 항상 관련된 소자 전극을 따라 형성될 수 있다. 또한, 전기전도성 박막은 기판에 견고하게 고착되어 있으므로 분무기술을 사용할 경우 높은 신뢰성의 전자 방출 소자를 형성시킬 수 있다.
그러므로, 본 발명에 따른 대다수의 표면 전도형 전자 방출 소자들은 특히 전자 방출 영역들이 균일하도록 제조될 수 있으므로, 이러한 소자는 전자 방출에 대해 안정하고 일률적으로 동작한다.
따라서, 본 발명에 따른 대다수의 표면 전도형 전자 방출 소자를 사용하여 제조한 전자원도 역시 안정하고 일률적으로 동작한다. 각 소자에 대한 통전화 포밍처리에 필요한 전력이 적기 때문에 상기 처리를 비교적 저전압으로 행할 수 있으므로 소자들의 성능을 더이상 개선시킬 수 있다.
본 발명에 따른 각 전자 방출 소자의 전자 방출 영역은 소자 전극들이 수 ㎛ 내지 수백 ㎛의 간격으로 서로 분리되어 있는 경우 그 위치 및 형상이 정확하게 제어될 수 있으므로, 전자 방출 영역이 커브되는 문제가 제거되어 수율이 향상되어진다.
전기전도성 박막의 구성 원소를 함유하는 용액을 노즐을 사용하여 분무시키면, 대다수의 표면 전도형 전자 방출 소자를 구비하는 전자원을 표면 전도형 전자 방출 소자가 형성되는 대형 기판을 회전시키지 않으면서 비교적 간단하게 비용을 절감시켜 제조할 수 있다.
이와 같이, 본 발명에 의하면, 고수렴성의 전자빔을 방출시킴으로써 안정하게 동작할 수 있는 전자원을 저가로 제조할 수 있다.
최종으로, 본 발명에 따른 화상 형성 장치는 화상 형성 부재에서 고수렴성의 전자빔을 사용함으로써 인접한 픽셀간의 간격이 충분하여 칼라표시의 경우에 색반(blur)을 나타내지 않는 고선명 표시 화상을 제공할 수 있다. 또한, 높은 균일성 및 효율로 인해 선명하고 고품질의 화상을 제공하는 대형 표시 장치를 제공할 수 있다.

Claims (37)

  1. (정정) 기판상에 배열되어 동작시 전압이 인가되는 한 쌍의 전극 사이에 제공된, 균열부(fissure)를 구비한 전자 방출 영역을 갖는 전기전도성 박막을 포함하는 전자 방출 소자에 있어서, 상기 전자 방출 영역은, 동작시 저전위가 인가되는 전극의 단차부가 동작시 고전위가 인가되는 전극의 단차부보다 더 높고 상기 균열부들이 상기 저전위가 인가되는 전극의 단차부에 인접하여 배치되도록 형성되는 것을 특징으로 하는 전자 방출 소자.
  2. (정정) 제1항에 있어서, 상기 소자의 단차부들의 높이는 상기 소자 전극들 자체의 두께에 의해 정해 지는 것을 특징으로 하는 전자 방출 소자.
  3. (정정)제1항에있어서, 상기 단차부들의 높이는 상기 소자 전극들의 두께와 상기 소자 전극들 중 어느 하나에 배치된 제어 부재의 두께에 의해 정해지는 것을 특징으로 하는 전자 방출 소자.
  4. (정정) 제1항에 있어서, 상기 저전위가 인가되는 전극의.단차부는 상기 전기전도성 박막의 두께보다 적어도 5배 더 큰 높이를 갖는 것을 특징으로 하는 전자 방출 소자.
  5. (정정) 제1항에 있어서, 상기 균열부는 상기 저전위가 인가되는 전극의 단차부로부터 상기 고전위가 인가되는 전극의 단차부를 향해 1㎛ 이내로 형성되는 것을 특징으로 하는 전자 방출 소자.
  6. (정정) 제1항 내지 제5항 중의 어느 한 항에 있어서, 제어 전극을 더 포함하는 것을 특징으로 하는 전자 방출 소자.
  7. 제6항에 있어서, 상기 제어 전극은 상기 소자 전극상에 제공되는 것을 특징으로 하는 전자 방출 소자.
  8. (정정) 제6항에 있어서, 상기 제어 전극은 상기 저전위가 인가되는 전극 상에 형성되는 것을 특징으로 하는 전자 방출 소자.
  9. (정정) 제6항에 있어서, 상기 제어 전극은 상기 전기전도성 박막에 적어도 인접하여 제공되는 것을 특징으로 하는 전자 방출 소자.
  10. 제9항에 있어서, 상기 제어 전극은 상기 기판상에 제공되는 것을 특징으로 하는 전자 방출 소자.
  11. 제9항에 있어서, 상기 제어 전극은 상기 기판과 상기 전기전도성 박막 사이에 형성된 절연층과 상기 기판 사이에 제공되는 것을 특징으로 하는 전자 방출 소자.
  12. 제9항에 있어서, 상기 제어 전극은 상기 소자 전극에 전기 접속되는 것을 특징으로 하는 전자 방출 소자.
  13. (정정) 기판상에 형성된 복수의 전자 방출 소자를 포함하는 전자원에 있어서, 상기 전자 방출 소자들은 청구항 제1항에 따른 전자 방출 소자들인 것을 특징으로 하는 전자원.
  14. (정정) 제13항에 있어서, 상기 복수의 전자 방출 소자들은 배선에 의해 연결되어 있는 소자 행(device row)들에 배열되어 있는 것을 특징으로 하는 전자원.
  15. (정정) 제13에 있어서, 상기 복수의 전자 방출 소자들은 매트릭스 배선을 형성하도록 배열된 것을 특징으로 하는 전자원.
  16. (정정) 전자원과 화상 형성 부재를 포함한 화상 힝성 장치에 있어서, 상기 전자원은 청구항 제13항 내지 제15항 중 임의의 한 항에 따른 전자원인 것을 특징으로 하는 화상 형성 장치.
  17. (정정) 제16항에 있어서, 상기 화상 형성 부재는 형광체인 것을 특징으로 하는 화상 형성 장치.
  18. (정정)기판상에 배열되어 동작시 전압이 인가되는 한 쌍의 전극 사이에 제공된, 균열부(fissure)를 구비한 전자 방출 영역을 갖는 전기전도성 박막을 포함하는 전자 방출 소자의 제조 방법에 있어서, 상기 한 쌍의 전극은, 동작시 저전위가 인가되는 전극의 단차부가 동작시 고전위가 인가되는 전극의 단차부보다 더 높도록 형성된 후, 전기전도성 박막을 형성하는 미립자가 스텝 커버리지가 열악한 영역에 남게 형성되도록, 상기 전극들 사이에 상기 전기전도성 박막을 형성하는 단계; 및 상기 전극들 사이에 전압을 인가함으로써 상기 스텝 커버리지가 열악한 영역에 상기 균열부를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조방법.
  19. (정정) 제18항에 있어서, 상기 한 쌍의 전극이 서로 다른 두께를 갖도록 형성함으로써 상기 저전위가 인가되는 전극의 단차부가 상기 고전위가 인가되는 전극의 단차부보다 높게 설정되것을 특징으로 하는 전자 방출 소자의 제조 방법.
  20. (정정) 제18항에 있어서, 상기 기판과 상기 저전위가 제공되는 전극 사이에 높이 조절 부재를 배치함으로써 상기 저전위가 제공되는 전극의 단차부가 상기 고전위가 제공되는 전극의 단차부보다 더 높게 설정되는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
  21. (신설) 제1항에 있어서, 상기 균열부는 상기 기판의 표면상에 형성된 것을 특징으로 하는 전자 방출 소자.
  22. (신설) 제1항에 있어서, 상기 전자 방출 소자는 표면 전도형의 전자 방출 소자인 것을 특징으로 하는 전자 방출 소자.
  23. (신설) 기판상에 형성된 한 쌍의 전극 사이의 전기전도성 박막에 전자 방출 영역이 포함되어 있는 전자 방출 소자를 제조하는 방법에 있어서, 노즐과 상기 기판 간에 전위차를 인가하면서, 상기 전기전도성 박막의 구성 원소를 함유하는 용액을 상기 노즐을 통해 분무하는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자 제조 방법.
  24. (신설) 제23항에 있어서, 상기 노즐과 상기 기판간의 전위차는 상기 노즐과상기 전극간의 전위차로서 인가되는 것을 특징으로 하는 전자 방출 소자 제조 방법.
  25. (신설) 제24항에 있어서, 상기 전극들간에도 전위차가 인가되는 것을 특징으로 하는 전자 방출 소자 제조 방법.
  26. (신설) 제23항에 있어서, 상기 한 쌍의 전극은 상기 전극들의 단차부들의 높이가 서로 다르도록 형성되는 것을 특징으로 하는 전자 방출 소자 제조 방법.
  27. (신설) 제23항 내지 제26항 중 어느 하나의 방법에 의해 얻어지는 전자 방출 소자에 있어서, 상기 전자 방출 영역은 상기 한 쌍의 전극 중 한 전극의 단차부를 따라 형성된 것을 특징으로 하는 전자 방출 소자.
  28. (신설) 제27항에 있어서, 상기 전자 방출 소자는 표면 전도형의 전자 방출 소자인 것을 특징으로 하는 전자 방출 소자.
  29. (신설) 기판상에 한 쌍의 전극 사이의 전기전도성 박막에 전자 방출 영역을 각각 구비한 복수의 전자 방출 소자를 포함하는 전자원을 제조하는 방법에 있어서, 노즐과 상기 기판 간에 전위차를 인가하면서, 상기 전기전도성 박막의 구성 원소를 함유하는 용액을 상기 노즐을 통해 분무하는 단계를 포함하는 것을 특징으로 하는 전자원 제조 방법.
  30. (신설) 제29항에 있어서, 상기 노즐과 상기 기판간의 전위차는 상기 노즐과 상기 전극간의 전위차로서 인가되는 것을 특징으로 하는 전자원 제조 방법.
  31. (신설) 제30항에 있어서, 상기 전극들간에도 전위차가 인가되는 것을 특징으로 하는 전자원 제조 방법.
  32. (신설) 제29항에 있어서, 상기 한 쌍의 전극은 상기 전극들의 단차부들의 높이가 서로 다르도록 형성되는 것을 특징으로 하는 전자원 제조 방법.
  33. (신설) 제29항 내지 제32항 중 어느 하나의 방법에 의해 얻어지는 전자원에 있어서, 상기 전자 방출 소자의 각각에서, 상기 한 쌍의 전극 중 한 전극의 단차부를 따라 전자 방출 영역이 형성된 것을 특징으로 하는 전자원.
  34. (신설) 제33항에 있어서, 상기 전자원은 복수의 전자 방출 소자가 배열된 적어도 하나의 행을 구비하고 있으며, 각각의 전자 방출 소자를 구동하기 위한 배선이 매트릭스 형태로 배열되어 있는 것을 특징으로 하는 전자원.
  35. (신설) 제33항에 있어서, 상기 전자원은 복수의 전자 방출 소자가 배열된 적어도 하나의 행을 구비하고 있으며, 각각의 전자 방출 소자를 구동하기 위한 배선이 사다리 형태로 배열되어 있는 것을 특징으로 하는 전자원.
  36. (신설) 화상 형성 장치를 제조하는 방법에 있어서, 제29항 내지 제32항 중 어느 하나의 방법에 의해 전자원을 제조하고, 상기 제조한 전자원과, 상기 전자원으로 부터 방출되는 전자빔의 조사에 의해 화상을 형성하는 화상 형성 부재를 결합하는 것을 특징으로 하는 화상 형성 장치 제조 방법.
  37. (신설) 제36항의 방법에 의해 얻어지는 화상 형성 장치.
KR1019950031317A 1994-09-22 1995-09-22 전자 방출 소자 및 그 제조 방법과, 이 소자를 포함한 전자원 및 화상 형성 장치 KR100220214B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP94-252730 1994-09-22
JP25273094A JP2909702B2 (ja) 1994-09-22 1994-09-22 電子放出素子、電子源、画像形成装置及びこれらの製造方法
JP94-259074 1994-09-29
JP25907494A JP2923841B2 (ja) 1994-09-29 1994-09-29 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法
JP9416895A JPH08273517A (ja) 1995-03-29 1995-03-29 電子放出素子及び電子源及び画像形成装置
JP95-094168 1995-03-29
JP95-266199 1995-09-21
JP7266199A JPH0992183A (ja) 1995-09-21 1995-09-21 電子放出素子、電子源及び画像形成装置

Publications (2)

Publication Number Publication Date
KR960012180A KR960012180A (ko) 1996-04-20
KR100220214B1 true KR100220214B1 (ko) 1999-09-01

Family

ID=27468192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031317A KR100220214B1 (ko) 1994-09-22 1995-09-22 전자 방출 소자 및 그 제조 방법과, 이 소자를 포함한 전자원 및 화상 형성 장치

Country Status (8)

Country Link
US (2) US5847495A (ko)
EP (2) EP1037246B1 (ko)
KR (1) KR100220214B1 (ko)
CN (2) CN1106656C (ko)
AT (2) ATE261611T1 (ko)
AU (1) AU712966B2 (ko)
CA (1) CA2158886C (ko)
DE (2) DE69532690T2 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246168B1 (en) * 1994-08-29 2001-06-12 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
JP3229223B2 (ja) * 1995-10-13 2001-11-19 キヤノン株式会社 電子放出素子、電子源及び画像形成装置の製造法並びに電子放出素子製造用金属組成物
US6005334A (en) 1996-04-30 1999-12-21 Canon Kabushiki Kaisha Electron-emitting apparatus having a periodical electron-emitting region
CN1153240C (zh) * 1997-03-21 2004-06-09 佳能株式会社 印制基片、电子发射元件、电子源和图象形成装置的制造方法
WO2000044022A1 (fr) 1999-01-19 2000-07-27 Canon Kabushiki Kaisha Canon d'électrons et imageur et procédé de fabrication, procédé et dispositif de fabrication de source d'électrons, et appareil de fabrication d'imageur
GB2346731B (en) * 1999-02-12 2001-05-09 Toshiba Kk Electron emission film and filed emission cold cathode device
JP3668651B2 (ja) * 1999-10-01 2005-07-06 ローム株式会社 不揮発性メモリを用いた光−電気変換装置、およびこれを利用した画像装置
JP3658346B2 (ja) * 2000-09-01 2005-06-08 キヤノン株式会社 電子放出素子、電子源および画像形成装置、並びに電子放出素子の製造方法
JP3639808B2 (ja) * 2000-09-01 2005-04-20 キヤノン株式会社 電子放出素子及び電子源及び画像形成装置及び電子放出素子の製造方法
JP3639809B2 (ja) * 2000-09-01 2005-04-20 キヤノン株式会社 電子放出素子，電子放出装置，発光装置及び画像表示装置
JP3610325B2 (ja) 2000-09-01 2005-01-12 キヤノン株式会社 電子放出素子、電子源及び画像形成装置の製造方法
JP3634781B2 (ja) * 2000-09-22 2005-03-30 キヤノン株式会社 電子放出装置、電子源、画像形成装置及びテレビジョン放送表示装置
KR20020057478A (ko) * 2001-01-05 2002-07-11 엘지전자 주식회사 전계방출형 표시소자 및 그 진공도 측정방법과, 게터의자동 활성화 방법
JP3768908B2 (ja) 2001-03-27 2006-04-19 キヤノン株式会社 電子放出素子、電子源、画像形成装置
JP3703415B2 (ja) * 2001-09-07 2005-10-05 キヤノン株式会社 電子放出素子、電子源及び画像形成装置、並びに電子放出素子及び電子源の製造方法
JP3605105B2 (ja) * 2001-09-10 2004-12-22 キヤノン株式会社 電子放出素子、電子源、発光装置、画像形成装置および基板の各製造方法
JP3647436B2 (ja) * 2001-12-25 2005-05-11 キヤノン株式会社 電子放出素子、電子源、画像表示装置、及び電子放出素子の製造方法
JP3625467B2 (ja) * 2002-09-26 2005-03-02 キヤノン株式会社 カーボンファイバーを用いた電子放出素子、電子源および画像形成装置の製造方法
JP3619240B2 (ja) * 2002-09-26 2005-02-09 キヤノン株式会社 電子放出素子の製造方法及びディスプレイの製造方法
US7064475B2 (en) * 2002-12-26 2006-06-20 Canon Kabushiki Kaisha Electron source structure covered with resistance film
JP3907626B2 (ja) * 2003-01-28 2007-04-18 キヤノン株式会社 電子源の製造方法、画像表示装置の製造方法、電子放出素子の製造方法、画像表示装置、特性調整方法、及び画像表示装置の特性調整方法
US20040217006A1 (en) * 2003-03-18 2004-11-04 Small Robert J. Residue removers for electrohydrodynamic cleaning of semiconductors
JP4324078B2 (ja) * 2003-12-18 2009-09-02 キヤノン株式会社 炭素を含むファイバー、炭素を含むファイバーを用いた基板、電子放出素子、該電子放出素子を用いた電子源、該電子源を用いた表示パネル、及び、該表示パネルを用いた情報表示再生装置、並びに、それらの製造方法
JP2005190889A (ja) * 2003-12-26 2005-07-14 Canon Inc 電子放出素子、電子源、画像表示装置およびこれらの製造方法
JP3740485B2 (ja) * 2004-02-24 2006-02-01 キヤノン株式会社 電子放出素子、電子源、画像表示装置の製造方法及び駆動方法
US7271529B2 (en) * 2004-04-13 2007-09-18 Canon Kabushiki Kaisha Electron emitting devices having metal-based film formed over an electro-conductive film element
US7230372B2 (en) * 2004-04-23 2007-06-12 Canon Kabushiki Kaisha Electron-emitting device, electron source, image display apparatus, and their manufacturing method
JP3907667B2 (ja) * 2004-05-18 2007-04-18 キヤノン株式会社 電子放出素子、電子放出装置およびそれを用いた電子源並びに画像表示装置および情報表示再生装置
JP3935479B2 (ja) * 2004-06-23 2007-06-20 キヤノン株式会社 カーボンファイバーの製造方法及びそれを使用した電子放出素子の製造方法、電子デバイスの製造方法、画像表示装置の製造方法および、該画像表示装置を用いた情報表示再生装置
JP3774723B2 (ja) * 2004-07-01 2006-05-17 キヤノン株式会社 電子放出素子の製造方法およびそれを用いた電子源並びに画像表示装置の製造方法、該製造方法によって製造された画像表示装置を用いた情報表示再生装置
JP4596878B2 (ja) * 2004-10-14 2010-12-15 キヤノン株式会社 構造体、電子放出素子、２次電池、電子源、画像表示装置、情報表示再生装置及びそれらの製造方法
JP4594077B2 (ja) * 2004-12-28 2010-12-08 キヤノン株式会社 電子放出素子及びそれを用いた電子源並びに画像表示装置および情報表示再生装置
JP4769569B2 (ja) * 2005-01-06 2011-09-07 キヤノン株式会社 画像形成装置の製造方法
JP4920925B2 (ja) * 2005-07-25 2012-04-18 キヤノン株式会社 電子放出素子及びそれを用いた電子源並びに画像表示装置および情報表示再生装置とそれらの製造方法
JP2008027853A (ja) * 2006-07-25 2008-02-07 Canon Inc 電子放出素子、電子源および画像表示装置、並びに、それらの製造方法
TWI344167B (en) * 2007-07-17 2011-06-21 Chunghwa Picture Tubes Ltd Electron-emitting device and fabricating method thereof
EP2287880A1 (en) 2008-04-10 2011-02-23 Canon Kabushiki Kaisha Electron-emitting device and electron source, electron beam apparatus as well as image display apparatus using the same
EP2109132A3 (en) * 2008-04-10 2010-06-30 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
JP2009277460A (ja) * 2008-05-14 2009-11-26 Canon Inc 電子放出素子及び画像表示装置
JP2009277457A (ja) 2008-05-14 2009-11-26 Canon Inc 電子放出素子及び画像表示装置
JP4458380B2 (ja) * 2008-09-03 2010-04-28 キヤノン株式会社 電子放出素子およびそれを用いた画像表示パネル、画像表示装置並びに情報表示装置
WO2012050964A1 (en) * 2010-09-29 2012-04-19 The Trustees Of Columbia University In The City Of New York Systems and methods using a glassy carbon heater

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101297B2 (ja) * 1988-04-27 1994-12-12 キヤノン株式会社 電子放出素子
JPH07114106B2 (ja) * 1988-04-27 1995-12-06 キヤノン株式会社 電子放出素子の製造方法
US5023110A (en) * 1988-05-02 1991-06-11 Canon Kabushiki Kaisha Process for producing electron emission device
JP2630988B2 (ja) * 1988-05-26 1997-07-16 キヤノン株式会社 電子線発生装置
JP2631007B2 (ja) * 1989-03-22 1997-07-16 キヤノン株式会社 電子放出素子及びその製造方法と、該素子を用いた画像形成装置
JP2981751B2 (ja) * 1989-03-23 1999-11-22 キヤノン株式会社 電子線発生装置及びこれを用いた画像形成装置、並びに電子線発生装置の製造方法
US5285079A (en) * 1990-03-16 1994-02-08 Canon Kabushiki Kaisha Electron emitting device, electron emitting apparatus and electron beam drawing apparatus
CA2060809A1 (en) * 1991-03-01 1992-09-02 Raytheon Company Electron emitting structure and manufacturing method
EP0536732B1 (en) * 1991-10-08 2001-01-03 Canon Kabushiki Kaisha Electron-emitting device, and electron beam-generating apparatus and image-forming apparatus employing the device
JP3072795B2 (ja) * 1991-10-08 2000-08-07 キヤノン株式会社 電子放出素子と該素子を用いた電子線発生装置及び画像形成装置
JP2946140B2 (ja) * 1992-06-22 1999-09-06 キヤノン株式会社 電子放出素子、電子源及び画像形成装置の製造方法
JP3205167B2 (ja) * 1993-04-05 2001-09-04 キヤノン株式会社 電子源の製造方法及び画像形成装置の製造方法
EP0806789B1 (en) * 1993-12-22 2002-07-17 Canon Kabushiki Kaisha Image forming apparatus
CA2418595C (en) * 1993-12-27 2006-11-28 Canon Kabushiki Kaisha Electron-emitting device and method of manufacturing the same as well as electron source and image-forming apparatus
JP3332676B2 (ja) * 1994-08-02 2002-10-07 キヤノン株式会社 電子放出素子、電子源及び画像形成装置と、それらの製造方法
JPH0982214A (ja) * 1994-12-05 1997-03-28 Canon Inc 電子放出素子、電子源、及び画像形成装置
JP2932250B2 (ja) * 1995-01-31 1999-08-09 キヤノン株式会社 電子放出素子、電子源、画像形成装置及びそれらの製造方法
EP0955663B1 (en) * 1995-03-13 2005-09-21 Canon Kabushiki Kaisha Methods of manufacturing an electron emitting device, electron source and image forming apparatus
JP3229223B2 (ja) * 1995-10-13 2001-11-19 キヤノン株式会社 電子放出素子、電子源及び画像形成装置の製造法並びに電子放出素子製造用金属組成物
US6794805B1 (en) * 1998-05-26 2004-09-21 Matsushita Electric Works, Ltd. Field emission electron source, method of producing the same, and use of the same
JP3703448B2 (ja) * 2001-09-27 2005-10-05 キヤノン株式会社 電子放出素子、電子源基板、表示装置及び電子放出素子の製造方法

Also Published As

Publication number Publication date
US5847495A (en) 1998-12-08
CN1106656C (zh) 2003-04-23
US20020132041A1 (en) 2002-09-19
EP1037246B1 (en) 2004-03-10
ATE199290T1 (de) 2001-03-15
EP0703594A1 (en) 1996-03-27
EP1037246A3 (en) 2001-06-13
EP0703594B1 (en) 2001-02-21
DE69520126T2 (de) 2001-08-02
AU3282495A (en) 1996-04-04
KR960012180A (ko) 1996-04-20
CN1282975A (zh) 2001-02-07
EP1037246A2 (en) 2000-09-20
CN1131337A (zh) 1996-09-18
ATE261611T1 (de) 2004-03-15
DE69532690D1 (de) 2004-04-15
CN1146937C (zh) 2004-04-21
AU712966B2 (en) 1999-11-18
CA2158886C (en) 2001-01-09
DE69532690T2 (de) 2005-01-13
DE69520126D1 (de) 2001-03-29
CA2158886A1 (en) 1996-03-23

Similar Documents

Publication Publication Date Title
KR100220214B1 (ko) 전자 방출 소자 및 그 제조 방법과, 이 소자를 포함한 전자원 및 화상 형성 장치
KR0161715B1 (ko) 전자방출소자, 전자원 및 화상 형성 장치의 제조 방법
US6384541B1 (en) Electron-emitting device, electron source, and image-forming apparatus
EP0955663B1 (en) Methods of manufacturing an electron emitting device, electron source and image forming apparatus
US6555957B1 (en) Electron beam apparatus and image-forming apparatus
KR100188979B1 (ko) 전자빔 장치 및 그 구동 방법
JPH087749A (ja) 電子放出素子の製造方法と、該製造方法にて製造される電子放出素子を用いた電子源及び画像形成装置
CA2159292C (en) Manufacture methods of electron-emitting device, electron source, and image-forming apparatus
JP3305143B2 (ja) 表面伝導型電子放出素子、電子源及び画像形成装置の製造方法
JP2859823B2 (ja) 電子放出素子、電子源、画像形成装置、及びこれらの製造方法
CA2282898C (en) Electron-emitting device and method of manufacturing the same as well as electron source and image forming apparatus comprising such electron-emitting devices
JP2923841B2 (ja) 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法
AU752053B2 (en) Electron-emitting device and method of manufacturing the same as well as electron source and image forming apparatus comprising such electron-emitting devices
JP2946182B2 (ja) 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法
JP3087008B2 (ja) 表面伝導型電子放出素子、電子源及び画像形成装置の製造方法
JPH0896699A (ja) 電子放出素子及び電子源及び画像形成装置
JP3200286B2 (ja) 電子源及び画像形成装置の製造方法
JP2000243252A (ja) 電子源、画像形成装置、及びこれらの製造方法
JP2000251663A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JPH09223459A (ja) 電子放出素子、電子源、および画像形成装置の製造方法
JP2000123721A (ja) 電子放出素子の製造方法、および、この電子放出素子を用いた電子源および画像形成装置
JP2000208038A (ja) 電子源及び画像形成装置の製造方法
JP2000243234A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2000243243A (ja) 電子放出素子、電子源、画像形成装置、及びこれらの製造方法
JPH0831310A (ja) 電子放出素子の製造方法と、該製造方法にて製造される電子放出素子を用いた電子源及び画像形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050614

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee