JP2000123721A

JP2000123721A - 電子放出素子の製造方法、および、この電子放出素子を用いた電子源および画像形成装置

Info

Publication number: JP2000123721A
Application number: JP29570198A
Authority: JP
Inventors: Hiroyuki Hashimoto; 浩行橋本; Rie Ueno; 理恵上野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-10-16
Filing date: 1998-10-16
Publication date: 2000-04-28

Abstract

(57)【要約】【課題】高品位画像形成装置を実現し得る電子ビーム
源としての電子放出素子を提供する。【解決手段】狭間隙を介して対向する電極の間に、電
子放出部を有する電子放出素子の製造方法において、前
記対向電極を構成するために基板上に形成された導電性
薄膜に、電子線照射を行い、前記導電性薄膜の、前記狭
間隙部相当個所を変性させた後、ドライエッチングを行
うことにより、前記狭間隙を形成することを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子の製
造方法、および、この電子放出素子を用いた電子源およ
び画像形成装置に関するものである。

【０００２】

【従来の技術】従来より、主に画像表示装置や露光装置
などの画像形成装置における電子放出素子としては、大
別して、熱電子放出素子と冷陰極電子放出素子を用いた
２種類が知られている。特に、冷陰極電子放出素子には
電界放出型（以下、「ＦＥ型」と称す）、金属／絶縁層
／金属型（以下、「ＭＩＭ型」と称す）や、表面伝導型
電子放出素子などが挙げられる。

【０００３】ＦＥ型の事例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄＷ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄｅｍｉ
ｓｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏ
ｎＰｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｔ，“ＰｈｙｓｉｃａｌＰｒｏｐｅｒｔ
ｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍｉ
ｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙｂ
ｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）などに開示されたも
のが知られている。

【０００４】また、ＭＩＭ型の事例としては、Ｃ．Ａ．
Ｍｅａｄ，“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−
ＥｍｉｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．，３２，６４６（１９６１）などに開示され
たものが知られている。

【０００５】更に、表面伝導型電子放出素子の事例とし
ては、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．
ＥｌｅｃｔｒｏｎＰｙｓ．，１０，１２９０（１９６
５）などに開示されたものがある。

【０００６】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記エリンソンな
どによる、ＳｎＯ₂薄膜を用いたもの、Ａｕ薄膜による
もの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄＦ
ｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ₂Ｏ₃／
ＳｎＯ₂薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌａｎ
ｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎｓ．
ＥＤＣｏｎｆ．”，５１９（１９７５）］、カーボン
薄膜によるもの［荒木久他：真空、第２６巻、第１
号、２２頁（１９８３）］などが報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成を、図
１８に模式的に示す。ここでは、符号４０１は基板、ま
た、４０４は導電性薄膜であり、導電性薄膜４０４は、
Ｈ型形状のパターンに、スパッタで形成された金属酸化
物薄膜などからなり、ここに、後述の通電フォーミング
と呼ばれる通電処理により、電子放出部４０５が形成さ
れる。なお、図中の間隔Ｌ’は０．５〜１ｍｍ、Ｗ’は
０．１ｍｍに設定されている。

【０００８】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜４０４を、予
め、通電フォーミングと呼ばれる通電処理によって、電
子放出部４０５を形成するのが一般的であった。即ち、
フォーミングとは、導電性薄膜４０４の両端に直流電
圧、あるいは、非常にゆっくりとした昇電圧（例えば、
１Ｖ／分程度）、もしくは、パルス電圧を印加通電し、
導電性薄膜４０４を局所的に破壊、変形もしくは変質さ
せ、電気的に高抵抗な状態の電子放出部４０５を形成す
る処理である。このようにして構成された電子放出部４
０５は、導電性薄膜４０４の一部に亀裂が発生してお
り、その亀裂付近から電子放出が行われる。

【０００９】従って、通電フォーミング処理をした表面
伝導型電子放出素子は、上述の導電性薄膜４０４に電圧
を印加し、素子に電流を流すことにより、上述の電子放
出部４０５より電子を放出させるが、この表面伝導型電
子放出素子は、構造が単純であることから、大面積に亙
って多数素子を配列形成できる利点がある。そこで、こ
の特徴を活かすための種々の応用が研究されている。例
えば、荷電ビーム源、表示装置などの画像形成装置への
利用が挙げられる。

【００１０】従来、多数の表面伝導型電子放出素子を配
列、形成した事例としては、先ず、並列に表面伝導型電
子放出素子を配列し、個々の素子の両端を配線（共通配
線とも呼ぶ）で、それぞれ結線して行配列を構成し、こ
れを多数、配列（梯子型配置とも呼ぶ）して電子源を構
成したものが挙げられる（例えば、特開昭６４−３１３
３２号公報、特開平１−２８３７４９号公報、特開平１
−２５７５５２号公報などに所載のもの）。

【００１１】また、特に、画像表示装置においては、液
晶を用いた平板型表示装置と同様の平板型表示装置とす
ることが可能で、しかも、バックライトが不要な自発光
型の表示装置として、表面伝導型電子放出素子を多数配
置した電子源が、また、この電子源に、ここからの電子
線の照射により可視光を発光させる蛍光体を組み合わせ
た表示装置が提案されている（例えば、米国特許第５０
６６８８３号明細書を参照）。

【００１２】一方、半導体デバイスなどの製造プロセス
における微細加工方法として、既に本発明者らにより、
レジストを使用しない、新規なサブミクロンオーダーの
加工法が提案されている（特開平７−１８３２７２号公
報を参照）。これは、レジストを使用せず、半導体基板
などの表面の微細加工部に対して電子線を照射して、こ
れにより、その微細加工部を変性させてからドライエッ
チングを行う方法である。

【００１３】

【発明が解決しようとする課題】前述のように、表面伝
導型電子放出素子の製造は、通常、以下のようにして行
なわれている。即ち、導電性薄膜を通電フォーミング処
理し、該導電性薄膜の一部を局所的に破壊、変形若しく
は変質させて亀裂を形成し、この亀裂付近から電子を放
出させるのである。一般に、導電性薄膜の破壊、変形、
変質過程は、導電性薄膜の膜質、基板の種類、基板の表
面状態、導電性薄膜が触れている雰囲気などに強く依存
する。このため、通電フォーミング処理によって形成さ
れる亀裂には範囲及び程度のばら付きが避けられず、均
一な形態の電子放出部を確保できない場合があった。

【００１４】一方、前記電子源、画像形成装置などに用
いられる電子放出素子については、明るい表示画像を安
定して提供できるように、長時間の駆動に際しても、安
定な電子放出特性及び電子放出の効率向上が望まれてい
る。このような電子放出の効率とは、例えば、前述の表
面伝導型電子放出素子であれば、導電性薄膜の両端に電
圧を印加した際に、これに流れる電流（以下、「素子電
流」と呼ぶ）と真空中に放出される電流（以下、「放出
電流」と呼ぶ）との比で、評価されるものであり、従っ
て、素子電流が小さく、しかも、放出電流が大きい電子
放出素子が望まれている。

【００１５】前記電子放出素子の製造工程において、
「活性化」と称される処理を行う場合がある。この活性
化処理とは、有機物質を含む雰囲気中で、素子にパルス
電圧を印加し、前述の通電フォーミング処理によって形
成された亀裂に、炭素あるいは炭素化合物を堆積させる
処理である。

【００１６】しかしながら、前述のように導電性薄膜の
破壊、変形、変質などにより形成された亀裂の幅が、場
所によるばら付きを持った素子については、上記活性化
処理を施した場合、殆どの亀裂領域で、電子放出を司る
ものの、一部の、極端に狭い領域では、電気的な抵抗が
極端に小さくなり、素子電流こそ流れるものの、電子放
出を司らなくなってしまったり、逆に、一部の極端に広
い領域では、電気的な抵抗が極端に大きくなり、素子電
流も流れず、電子放出も司らなくなってしまう場合があ
った。

【００１７】そこで、より均一な素子特性を得るため
に、電子放出を司る領域（活性領域）の大きさと分布
が、素子毎に変動しないことが必要であり、また、より
高効率な素子を得るために、電気抵抗が小さ過ぎて電子
放出を司らない領域（リーク領域）および電気抵抗が大
き過ぎて電子放出を司らない領域（不活性領域）を、で
きるだけ、少なくする必要がある。

【００１８】特に、電子放出素子を実際の用途に応用し
ようとする場合、多数の電子放出特性が同じ特性を示す
こと、即ち、特性の再現性の良いことが重要である。ま
た、多数の電子放出素子を配置して、電子源に応用する
場合や、画像形成装置の電子ビーム源に用いる場合など
で、品位の良い画像を表示するためには、それらの電子
放出素子が均一な特性を有することが必要である。

【００１９】また、表面伝導型電子放出素子などの冷陰
極電子放出素子と雖も、多数の電子を放出する電子放出
部が高温になると予想される故に、長時間の駆動に際し
て、耐久性の高い電子放出素子の実現には、導電性薄膜
の材料として、タングステンなどの融点の高い材料が好
ましいが、しかし、高融点材料に通電フォーミングによ
り電子放出部を形成しようとすると、フォーミングに多
大なパワーが必要となり、周辺電極を損傷するなどの事
態となり、好ましい形態の電子放出部を形成するのが困
難であった。

【００２０】本発明の目的は、上記問題点を解消し、耐
久性の高い高融点材料を導電性薄膜として用いた場合に
も、良好な電子放出特性を有する電子放出素子を、再現
性良く形成することができる電子方質素子の製造方法を
提供することである。

【００２１】また、本発明の別の目的は、かかる電子放
出素子を複数用いて、電子源を構成すること、また、耐
久性が高く、高輝度で、かつ、輝度のばら付きの無い高
品位な画像表示を実現し得る画像形成装置を提供するこ
とにある。

【００２２】

【課題を解決するための手段】上記の目的を達成するた
め、本発明では、狭間隙を介して対向する電極の間に、
電子放出部を有する電子放出素子の製造方法において、
前記対向電極を構成するために基板上に形成された導電
性薄膜に、電子線照射を行い、前記導電性薄膜の、前記
狭間隙部相当個所を変性させた後、ドライエッチングを
行うことにより、前記狭間隙を形成することを特徴とす
る。

【００２３】この場合、本発明の実施の形態として、前
記電子線照射による狭間隙部の変性が帯電状態の変化に
よる変性であること、また、この変性が、コンタミネー
ションカーボンの堆積を伴うこと、更に、電子線照射に
よる変性の範囲（狭間隙部の幅）が、０．５μｍ以下で
あること、狭間隙部を有する電子放出膜と、一対の電極
とが同一物質からなること、電子放出膜と電極の構成物
質が、Ｐｔ，Ａｕ，Ｗの何れかであること、狭間隙部
に、炭素を主成分とする堆積物が形成されていることが
好ましい。

【００２４】また、本発明では、このような電子放出素
子を、複数個、基体上に配列させて電子源を構成するこ
とに、また、前記複数の電子放出素子が、マトリクス状
に配線されているか、梯子状に配線されているかするこ
とも、本発明の実施の形態として、好ましい。

【００２５】更に、本発明では、上述のように、基体上
に、複数の電子放出素子が配列させた電子源と、該電子
源から放出される電子線の照射により画像を形成する画
像形成部材とを有する画像形成装置の構成も、その特徴
である。

【００２６】従って、本発明の電子放出素子の製造方法
によれば、通電フォーミングを行うことなく、電子放出
部となる幅の狭い均一な間隙を、簡易なプロセスで形成
することができ、このため、活性化を容易に、かつ、良
好に行うことができ、電子放出部の位置と形状とを制御
することができると共に、電子放出特性の再現性、均一
性が良い、高効率な電子放出素子を得ることができる。

【００２７】

【発明の実施の形態】次に、本発明の好ましい実施態様
を、図面を参照して、具体的に説明する。図１の
（ａ）、（ｂ）は、本発明の製造方法により得られる表
面伝導型電子放出素子の一構成例を示す平面図および断
面図である。ここで、符号１は基板、２と３は素子電
極、４は薄膜電極（導電性薄膜）、５は薄膜電極（導電
性薄膜）４に形成された電子放出部である。なお、図１
の実施の形態では、薄膜電極（導電性薄膜）４とは別に
素子電極２、３を設けたが、これらは同一のものとして
もよい。

【００２８】上述の基板１としては、石英ガラス、Ｎａ
などの不純物含有量を減少したガラス、青板ガラス、青
板ガラスにスパッタ法などにより形成したＳｉＯ₂を積
層した積層体、アルミナなどのセラミックス、および、
Ｓｉ基板などを用いることができる。また、対向する素
子電極２、３の材料として、一般的な導体材料を用いる
ことができるのであって、例えば、Ｎｉ，Ｃｒ，Ａｕ，
Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄなどの金属あ
るいはその合金、及び、Ｐｄ，Ａｇ，Ａｕ，ＲｕＯ₂，
Ｐｄ−Ａｇなどの金属、あるいは、その金属酸化物とガ
ラスなどから構成される印刷導体、Ｉｎ₂Ｏ₃−ＳｎＯ
₂などの透明導電体及びポリシリコンなどの半導体導体
材料から適宜選択することができる。

【００２９】素子電極間隔Ｌ、素子電極長さＷ、薄膜電
極（導電性薄膜）４の形状などは、応用される形態を考
慮して、種々、設計される。素子電極間隔Ｌは、好まし
くは、数百ｎｍから数百μｍの範囲とすることができ、
より好ましくは、素子電極間に印加する電圧などを考慮
して、数μｍから数十μｍの範囲とすることができる。

【００３０】素子電極長さＷは、電極の抵抗値、電子放
出特性を考慮して、数μｍから数百μｍの範囲とするこ
とができる。また、素子電極２、３の膜厚ｄは、数十ｎ
ｍから数μｍの範囲にすることができる。なお、図１に
示した構成だけでなく、基板１上に、薄膜電極（導電性
薄膜）４、対向する素子電極２、３の順に積層した構成
とすることもできる。また先に述べたように、素子電極
２、３と、薄膜電極（導電性薄膜）４を、同一のものと
してもよい。

【００３１】薄膜電極（導電性薄膜）４には、耐久性の
高い導電性材料、例えば、タングステンなどの高融点金
属を用いることが好ましい。その膜厚は、素子電極２、
３へのステップカバレージ、素子電極２、３間の抵抗値
などを考慮して、適宜設定されるが、通常は、数ｎｍか
ら数百ｎｍの範囲とするのが好ましい。

【００３２】電子放出部５は、後述の電子線照射とドラ
イエッチング、および、後述の活性化処理により、薄膜
電極（導電性薄膜）４の一部に形成された高抵抗の亀裂
で構成される。電子放出部５およびその近傍の薄膜電極
（導電性薄膜）４には、後述の活性化工程により形成さ
れる炭素及び炭素化合物を有することもできる。

【００３３】次に、本発明の表面伝導型電子放出素子の
製造方法について説明する。即ち、図２、図３は、図１
の表面伝導型電子放出素子の製造法における手順につい
ての模式図である。これらの図において、符号１は基
板、２と３は素子電極、４は薄膜電極（導電性薄膜）、
５は電子放出部である。以下に、上述の手順を箇条書き
で説明する。

【００３４】１）洗剤、純水および有機溶剤などを用い
て、基板１を十分に洗浄し（図１の（ａ）を参照）、真
空蒸着法、スパッタ法などにより、素子電極材料を堆積
し、その後、例えば、フォトリソグラフィー技術を用い
て、基板１上に素子電極２、３を形成する（図２の
（ｂ）を参照）。

【００３５】２）次に、スパッタ法により、素子電極
２，３を設けた基板１にタングステンなどの高融点金属
を堆積し、その後に、リフトオフ、エッチングなどによ
りパターニングし、薄膜電極（導電性薄膜）４を形成す
る（図２の（ｃ）を参照）。なお、薄膜電極（導電性薄
膜）４の形成法は、上記のスパッタ法に限られるもので
はなく、真空蒸着法、化学的気相堆積法、分散塗布法、
ディッピング法、スピンナー法などを用いることもでき
る。

【００３６】３）続いて、薄膜電極（導電性薄膜）４内
に狭間隙を作成する。このため、先ず、素子電極２、３
のほぼ中央部を、該素子電極に平行するような形で、電
子線５０１により描画し（図２の（ｄ）を参照）、薄膜
電極（導電性薄膜）４の一部に変質部５０２を形成する
（図３の（ｅ）を参照）。なお、ここでの変質部とは、
電子線照射により薄膜電極（導電性薄膜）が変性した部
分のことを指す。

【００３７】この変質部の状態は、詳しくは不明である
が、およそ、次のようなものと考えられる。（１）電子
線を照射した薄膜上に、正に帯電したコンタミネーショ
ン層が形成され、直下の薄膜表面（コンタミネーション
層との界面）に負電荷が蓄積される。（２）電子線を照
射した薄膜／ガラス基板の界面において、ガラス側界面
に負電荷が、また、薄膜側界面に正電荷が、それぞれ、
蓄積される。（３）電子線を照射した薄膜そのものが、
帯電などの変性を起こす。

【００３８】このように、電子線を照射した部分が帯電
等の変性を起こすことで、後のドライエッチング（通常
は、正イオンを使用）工程において、電子線非照射部と
の間にスパッタ率の差を生じ、結果として、微細加工が
可能になるものと考えられる。なお、この（帯電）現象
は、大気開放後も、一定時間（数分〜数時間）保持され
る。

【００３９】続いて、エッチングガス５０３によるドラ
イエッチングを行う（図３の（ｆ）を参照）ことによ
り、素子電極２，３のほぼ中央部に狭間隙を作成する
（図３の（ｇ）を参照）。なお、この際、上記ドライエ
ッチングにより、狭間隙部において基板１自体にもエッ
チングがなされてもよい（オーバーエッチング可能）。

【００４０】４）上記工程を終えた素子には、活性化工
程と呼ばれる処理を施すのが好ましい。この活性化工程
を経ることにより、素子電流Ｉｆ、放出電流Ｉｅを、著
しく変化させることができる。

【００４１】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、パル
スの印加を繰り返すことで行うことができる。この雰囲
気は、例えば、油拡散ポンプやロータリーポンプなどを
用いて真空容器内を排気した場合に、雰囲気内に残留す
る有機ガスを利用して形成することができる他、イオン
ポンプなどにより一旦十分に排気した真空中に適当な有
機物質のガスを導入することによっても得られる。この
時の好ましい有機物質のガス圧は、前述の応用の形態、
真空容器の形状や、有機物質の種類などにより異なるた
め、各場合に応じ適宜設定される。

【００４２】適当な有機物質としては、アルカン、アル
ケン、アルキンの脂肪族炭化水素類、芳香族炭化水素
類、アルコール類、アルデヒド類、ケトン類、アミン
類、フェノール、カルボン、スルホン酸などの有機酸類
を挙げることができ、具体的には、メタン、エタン、プ
ロパンなどＣ_nＨ_2n+2で表される飽和炭化水素、エチレ
ン、プロピレンなどＣ_nＨ_2nなどの組成式で表される不
飽和炭化水素、ベンゼン、トルエン、メタノール、エタ
ノール、ホルムアルデヒド、アセトアルデヒド、アセト
ン、メチルエチルケトン、メチルアミン、エチルアミ
ン、フェノール、蟻酸、酢酸、プロピオン酸などが使用
できる。

【００４３】この処理により、雰囲気中に存在する有機
物質から、薄膜電極（導電性薄膜）４に形成された狭間
隙、および、その周辺部に炭素あるいは炭素化合物が堆
積し、当該狭間隙部は、良好な電子放出特性を有する電
子放出部５となる（図３の（ｈ）を参照）。

【００４４】ここでの炭素及び炭素化合物とは、例え
ば、グラファイト（所謂、ＨＯＰＧ，ＰＧ，ＧＣを包含
する：ＨＯＰＧは、ほぼ完全なグラファイトの結晶構
造、ＰＧは結晶粒が２０ｎｍ程度で結晶構造がやや乱れ
たもの、ＧＣは結晶粒が２ｎｍ程度になり、結晶構造の
乱れが更に大きくなったものを指す）、非晶質カーボン
（アモルファスカーボン、及び、アモルファスカーボン
と前記グラファイトの微結晶の混合物を指す）であり、
その膜厚は、５０ｎｍ以下の範囲とするのが好ましく、
３０ｎｍ以下の範囲とすることがより好ましい。なお、
活性化工程の終了判定は、活性化処理中に素子電流Ｉｆ
と放出電流Ｉｅを測定しながら、適宜行うことができ
る。

【００４５】以上説明した本発明の電子放出素子の製造
方法によれば、導電性薄膜に均一な幅を有する狭間隙
を、再現性良く形成することができるため、電子放出部
５の位置および形状を制御できると共に、通電フォーミ
ングで形成される亀裂の幅のばら付きを持った素子電極
間隔に対して、活性化処理工程を施した場合の問題を解
消することができる。

【００４６】なお、本発明の製造方法によって得られた
電子放出素子は、安定化工程を行うことが好ましい。こ
の工程は、真空容器内の有機物質を排気する工程であ
る。真空容器を排気する真空排気装置は、装置から発生
するオイルが素子の特性に影響を与えないように、オイ
ルを使用しないものを用いるのが好ましい。具体例とし
て、ソープションポンプ、イオンポンプなおの真空排気
装置を挙げることができる。

【００４７】前記活性化の工程で、排気装置として、油
拡散ポンプやロータリーポンプを用い、これから発生す
るオイル成分に由来する有機ガスを用いた場合は、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記の炭素及び炭素化合物が、ほぼ
新たに堆積しない分圧であって、１．３×１０^-6Ｐａ以
下が好ましく、さらには１．３×１０^-8Ｐａ以下が特に
好ましい。さらに真空容器内を排気するときには、真空
容器全体を加熱して、真空容器内壁や、電子放出素子に
吸着した有機物質分子を排気し易くするのがよい。

【００４８】この時、できるだけ高温で、長時間を掛け
て処理するのが望ましいが、真空容器の大きさや形状、
電子放出素子の構成などの諸条件により、適宜選ばれる
条件によって行うことになる。真空容器内の圧力は、極
力低くすることが必要で、具体的には１．３×１０^-5Ｐ
ａ以下が好ましく、さらに１．３×１０^-6Ｐａ以下が特
に好ましい。

【００４９】安定化工程を行った後の駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は、多少低下しても、十分安
定な特性を維持することができる。このような真空雰囲
気を採用することにより、新たな炭素あるいは炭素化合
物の堆積を抑制でき、結果として、素子電流Ｉｆ、放出
電流Ｉｅが安定する。

【００５０】上述した工程を経て得られた、本発明に係
わる電子放出素子の基本特性については、次に、図４、
図５を参照しながら説明する。図４は、真空処理装置の
一例を示す模式図であり、この真空処理装置は、測定評
価装置としての機能をも兼ね備えている。図４において
も、図１に示した部位と同じ部位には、図１に付した符
号と同一の符号を付している。

【００５１】図４において、符号５５は真空容器であ
り、５６は排気ポンプである。真空容器５５内には、電
子放出素子が配されている。また、符号５１は電子放出
素子に素子電圧Ｖｆを印加するための電源、５０は素子
電極２、３間の導電性薄膜４を流れる素子電流Ｉｆを測
定するための電流計、５４は素子の電子放出部より放出
される放出電流Ｉｅを捕捉するためのアノード電極であ
る。更に、５３はアノード電極５４に電圧を印加するた
めの高圧電源、５２は素子の電子放出部５より放出され
る放出電流Ｉｅを測定するための電流計である。一例と
して、アノード電極の電圧を１ｋＶ〜１０ｋＶの範囲と
し、アノード電極と電子放出素子との距離Ｈを２ｍｍ〜
８ｍｍの範囲として、測定を行うことができる。

【００５２】真空容器５５内には、真空計（図示せず）
などの、真空雰囲気下での測定に必要な機器が設けられ
ていて、所望の真空雰囲気下での測定評価を行えるよう
になっている。また、排気ポンプ５６は、ターボポン
プ、ロータリーポンプからなる通常の高真空装置系と、
更に、イオンポンプ等からなる超高真空装置系とにより
構成されている。ここに示した、電子放出素子基板を配
した真空処理装置の全体は、ヒーター（図示せず）によ
り加熱できる。

【００５３】図５は、図４に示した真空処理装置を用い
て測定された放出電流Ｉｅ、素子電流Ｉｆと素子電圧Ｖ
ｆの関係を模式的に示した図である。図５においては、
放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さいの
で、任意単位で示している。なお、縦・横軸ともリニア
スケールである。

【００５４】図５からも明らかなように、本発明の表面
伝導型電子放出素子は、放出電流Ｉｅに関して対する三
つの特徴的性質を有する。（i）電子放出素子は、ある電圧（しきい値電圧と呼
ぶ；図５中のＶｔｈ）以上の素子電圧を印加すると、急
激に放出電流Ｉｅが増加し、一方、しきい値電圧Ｖｔｈ
以下では、放出電流Ｉｅがほとんど検出されない。つま
り、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを
持った非線形素子である。（ii）放出電流Ｉｅが素子電圧Ｖｆに対して単調増加に
依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御でき
る。（iii）アノード電極５４に捕捉される放出電荷は、素
子電圧Ｖｆを印加する時間に依存する。つまり、アノー
ド電極５４に捕捉される電荷量は、素子電圧Ｖｆを印加
する時間により制御できる。

【００５５】以上の説明より理解されるように、本発明
の表面伝導型電子放出素子は、入力信号に応じて、電子
放出特性を容易に制御できることになる。この性質を利
用すると、複数の電子放出素子を配して構成した電子
源、画像形成装置など、多方面への応用が可能となる。

【００５６】図５においては、素子電流Ｉｆが素子電圧
Ｖｆに対して単調増加する（ＭＩ特性）例を実線に示し
たが、素子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型
負性抵抗特性（ＶＣＮＲ特性）を示す場合もある（図示
せず）。これら特性は、前述の工程を制御することで制
御できる。

【００５７】次に、本発明の電子放出素子の応用例につ
いて述べる。本発明の表面伝導型電子放出素子の複数個
を基板上に配列し、例えば、電子源あるいは画像形成装
置が構成できる。この場合の電子放出素子の配列につい
ては、種々のものが採用できる。一例として、並列に配
置した多数の電子放出素子の個々を両端で接続し、電子
放出素子の行を多数個配し（行方向と呼ぶ）、この配線
と直交する方向（列方向と呼ぶ）で、該電子放出素子の
上方に配した制御電極（グリッドとも呼ぶ）により、電
子放出素子からの電子を制御駆動する梯子状配置のもの
がある。

【００５８】これとは別に、電子放出素子をＸ方向及び
Ｙ方向に行列状に複数個配し、同じ行に配された複数の
電子放出素子の電極の一方を、Ｘ方向の配線に共通に接
続し、同じ列に配された複数の電子放出素子の電極の他
方を、Ｙ方向の配線に共通に接続するものが挙げられ
る。このようなものは所謂単純マトリクス配置である。
まず単純マトリクス配置について以下に詳述する。

【００５９】本発明の表面伝導型電子放出素子について
は、前述した通り、３つの特性がある。即ち、表面伝導
型電子放出素子からの放出電子は、しきい値電圧以上で
は、対向する素子電極間に印加するパルス状電圧の波高
値と幅で制御できる。一方、しきい値電圧以下では、殆
ど放出されない。この特性によれば、多数の電子放出素
子を配置した場合においても、個々の素子に、パルス状
電圧を適宜、印加すれば、入力信号に応じて、表面伝導
型電子放出素子を選択して電子放出量を制御できるので
ある。

【００６０】以下、この原理に基づき、本発明の電子放
出素子を複数配して得られる電子源基板について、図６
を用いて説明する。図６において、符号７１は電子源基
板、７２はＸ方向配線、７３はＹ方向配線である。ま
た、符号７４は表面伝導型電子放出素子、７５は結線で
ある。

【００６１】ｍ本のＸ方向配線７２はＤｘ１，Ｄｘ２，
…，Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法
などを用いて形成された導電性金属で構成することがで
きるが、この際の配線の材料、膜厚、幅は適宜、設計さ
れる。また、Ｙ方向配線７３はＤｙ１，Ｄｙ２，…，Ｄ
ｙｎのｎ本の配線よりなり、Ｘ方向配線７２と同様に形
成される。これらｍ本のＸ方向配線７２とｎ本のＹ方向
配線７３との間には層間絶縁層（図示せず）が設けられ
ており、両者を電気的に分離している（ｍ，ｎは、共に
正の整数）。

【００６２】この層間絶縁層は、真空蒸着法、印刷法、
スパッタ法などを用いて形成されたＳｉＯ₂で構成さ
れ、例えば、Ｘ方向配線７２を形成した基板７１の全
面、あるいは、その一部に所望の形状で形成されてい
て、特に、Ｘ方向配線７２とＹ方向配線７３の交差部の
電位差に耐え得るように、膜厚、材料、製法が、適宜設
定される。なお、Ｘ方向配線７２とＹ方向配線７３は、
それぞれ、外部端子として引き出されている。

【００６３】表面伝導型電子放出素子７４を構成する一
対の電極（図示せず）は、ｍ本のＸ方向配線７２とｎ本
のＹ方向配線７３と導電性金属などからなる結線７５と
によって、電気的に接続されている。配線７２および配
線７３を構成する材料、結線７５を構成する材料、およ
び、一対の素子電極を構成する材料は、その構成元素の
一部あるいは全部が同一であっても、また、それぞれ異
なっていてもよい。これら材料は、例えば、前述の素子
電極の材料より適宜選択される。素子電極を構成する材
料と配線材料とが同一である場合には、素子電極に接続
した配線は素子電極ということもできる。

【００６４】Ｘ方向配線７２には、Ｘ方向に配列した表
面伝導型電子放出素子７４の行を選択するための走査信
号を印加する走査信号印加手段（図示せず）が接続され
る。一方、Ｙ方向配線７３には、Ｙ方向に配列した表面
伝導型電子放出素子７４の各列を入力信号に応じて、変
調するための変調信号発生手段（図示せず）が接続され
る。各電子放出素子に印加される駆動電圧は、当該素子
に印加される走査信号と変調信号の差電圧として供給さ
れる。

【００６５】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動すること
ができる。このような単純マトリクス配置の電子源を用
いて構成した画像形成装置について、図７〜図９を用い
て説明する。図７は画像形成装置の表示パネルの一例を
示す模式図であり、図８は前記画像形成装置に使用され
る蛍光膜の模式図であり、また、図９はＮＴＳＣ方式の
テレビ信号に応じて表示を行なうための駆動回路の一例
を示すブロック図である。

【００６６】図７において、符号７１は電子放出素子を
複数配した電子源基板、８１は電子源基板７１を固定し
たリアプレート、８６はガラス基板８３の内面に蛍光膜
８４やメタルバック８５などが形成されたフェースプレ
ートである。８２は、支持枠であり、この支持枠８２に
は、フリットガラスなどを用いて、リアプレート８１、
フェースプレート８６が接続されている。また、符号８
８は、例えば、大気中あるいは窒素中で、４００〜５０
０℃の温度範囲で、１０分以上焼成することにより、上
述のフリットガラスなどの封着で、構成される外囲器で
ある。

【００６７】符号７４は、図１に示したような、表面伝
導型電子放出素子である。また、符号７２、７３は、表
面伝導型電子放出素子の一対の素子電極と接続されたＸ
方向配線およびＹ方向配線である。外囲器８８は、上述
のように、フェースプレート８６、支持枠８２、リアプ
レート８１で構成される。リアプレート８１は、主に基
板７１の強度を補強する目的で設けられるため、基板７
１自体で十分な強度を持つ場合は、別体のリアプレート
８１を省くことができる。即ち、基板７１に直接支持枠
８２を封着し、フェースプレート８６、支持枠８２およ
び基板７１で、外囲器８８を構成しても良い。一方、フ
ェースプレート８６、リアプレート８１間に、スペーサ
ーとよばれる支持体（図示せず）を設置することによ
り、大気圧に対して、十分な封止強度を持つ外囲器８８
を構成することもできる。

【００６８】図８は、蛍光膜を示す模式図である。蛍光
膜８４は、モノクロームの場合は、蛍光体のみから構成
することができる。カラーの蛍光膜の場合は、蛍光体の
配列により、ブラックストライプあるいはブラックマト
リクスなどと呼ばれる黒色導電材９１と蛍光体９２とか
ら構成することができる。ブラックストライプ、ブラッ
クマトリクスを設ける目的は、カラー表示の場合、必要
となる三原色蛍光体の各蛍光体９２間の塗り分け部を黒
くすることで、混色などを目立たなくすることと、蛍光
膜８４における外光反射によるコントラストの低下を抑
制することにある。ブラックストライプの材料として
は、通常用いられている黒鉛を主成分とする材料の他
に、導電性があり、光の透過および反射が少ない材料を
用いることができる。

【００６９】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法な
どが採用できる。蛍光膜８４の内面側には、通常、メタ
ルバック８５が設けられるが、このメタルバックを設け
る目的は、蛍光体の発光の内、内面側への光をフェース
プレート８６側へ鏡面反射させることにより、輝度を向
上させること、電子ビーム加速電圧を印加するための電
極として作用させること、外囲器内で発生した負イオン
の衝突によるダメージから蛍光体を保護することなどに
ある。メタルバックは、蛍光膜の作成後、蛍光膜の内面
側表面の平滑化処理（通常、「フィルミング」と呼ばれ
る）を行い、その後にＡｌを、真空蒸着などを用いて、
堆積させることで、構成できる。なお、フェースプレー
ト８６には、更に、蛍光膜８４の導電性を高めるため、
蛍光膜８４の外面側に透明電極（図示せず）を設けても
よい。また、前述の封着を行う際には、カラーの場合
は、各色蛍光体と電子放出素子とを対応させる必要があ
り、十分な位置合わせが不可欠となる。

【００７０】図７に示した画像形成装置は、例えば、以
下のようにして製造される。即ち、外囲器８８は、前述
の安定化工程と同様に、適宜に加熱しながら、イオンポ
ンプ、ソープションポンプなどのオイルを使用しない排
気装置により、排気管（図示せず）を通じて排気し、
１．３×１０^-5Ｐａ程度の真空度の、有機物質の十分少
ない雰囲気にした後で、その封止が成される。なお、外
囲器８８の封止後の真空度を維持するために、ゲッター
処理を行なうこともできる。これは、外囲器８８の封止
を行う直前あるいは封止後に、抵抗加熱あるいは高周波
加熱などを用いた加熱により、外囲器８８内の所定の位
置（図示せず）に配置されたゲッターを加熱し、蒸着膜
を形成する処理である。ゲッターは、通常、Ｂａなどが
主成分であり、蒸着膜の吸着作用により、例えば、１．
３×１０^-3ないしは１．３×１０^-5Ｐａの真空度を維持
するためのものである。ここで、表面伝導型電子放出素
子の活性化処理以降の工程は、適宜設定できる。

【００７１】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行うための駆動回路の構成
例について、図９を用いて、説明する。図９において、
符号１０１は画像表示パネル、１０２は走査回路、１０
３は制御回路、１０４はシフトレジスタである。また、
１０５はラインメモリ、１０６は同期信号分離回路、１
０７は変調信号発生器、Ｖｘ及びＶａは直流電圧源であ
る。

【００７２】表示パネル１０１は、端子Ｄｘ１〜Ｄｘ
ｍ、端子Ｄｙ１〜Ｄｙｎ、および、高圧端子Ｈｖを介し
て、外部の電気回路と接続している。端子Ｄｘ１〜Ｄｘ
ｍには表示パネル内に設けられている電子源、即ち、Ｍ
行Ｎ列の行列状にマトリクス配線された表面伝導型電子
放出素子群を、一行（Ｎ素子）ずつ順次駆動するための
走査信号が印加される。端子Ｄｙ１〜Ｄｙｎには、前記
走査信号により選択された一行の表面伝導型電子放出素
子の各素子の出力電子ビームを制御するための変調信号
が印加される。なお、高圧端子Ｈｖには、直流電圧源Ｖ
ａより、例えば、１０ｋＶの直流電圧が供給されるが、
これは、表面伝導型電子放出素子から放出される電子ビ
ームに蛍光体を励起するのに十分なエネルギーを付与す
るための加速電圧である。

【００７３】次に、走査回路１０２について説明する。
同回路は、内部にＭ個のスイッチング素子（図中、Ｓ１
ないしＳｍで模式的に示している）を備えたものであ
る。各スイッチング素子は、直流電圧源Ｖｘの出力電圧
もしくは０［Ｖ］（グランドレベル）のいずれか一方を
選択し、表示パネル１０１の端子Ｄｘ１〜Ｄｘｍと電気
的に接続される。Ｓ１〜Ｓｍの各スイッチング素子は、
制御回路１０３が出力する制御信号Ｔｓｃａｎに基づい
て動作するものであり、例えば、ＦＥＴのようなスイッ
チング素子を組み合わせることにより構成することがで
きる。

【００７４】直流電圧源Ｖｘは、この実施の形態の場合
には、表面伝導型電子放出素子の特性（電子放出しきい
値電圧）に基づき、走査されていない素子に印加される
駆動電圧が電子放出しきい値電圧以下となるような、一
定電圧を出力するように設定されている。

【００７５】制御回路１０３は、外部より入力する画像
信号に基づいて適切な表示が行なわれるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対して、Ｔｓｃａｎ、Ｔｓｆｔおよ
びＴｍｒｙの各制御信号を発生する。

【００７６】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝
度信号成分とを分離するための回路で、一般的な周波数
分離（フィルター）回路などを用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号とより成るが、ここでは説明の
便宜上、Ｔｓｙｎｃ信号として図示した。前記テレビ信
号から分離された画像の輝度信号成分は、便宜上ＤＡＴ
Ａ信号として表わした。そして、このＤＡＴＡ信号はシ
フトレジスタ１０４に入力される。

【００７７】シフトレジスタ１０４は、時系列的に、シ
リアルに入力されるＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、制御回路
１０３より送られる制御信号Ｔｓｆｔに基づいて動作す
る。即ち、制御信号Ｔｓｆｔはシフトレジスタ１０４の
シフトクロックであるということもできる。シリアル／
パラレル変換された画像１ライン分（電子放出素子Ｎ素
子分の駆動データに相当）のデータは、Ｉｄ１〜Ｉｄｎ
のＮ個の並列信号として、シフトレジスタ１０４より出
力される。

【００７８】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶するための記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って、適宜、Ｉｄ１〜Ｉｄｎの内容を記憶する。記憶さ
れた内容はＩ′ｄ１〜Ｉ′ｄｎとして出力され、変調信
号発生器１０７に入力される。

【００７９】変調信号発生器１０７は、画像データＩ′
ｄ１〜Ｉ′ｄｎの各々に応じて、表面伝導型電子放出素
子の各々を適切に駆動変調するための信号源であり、そ
の出力信号は、端子Ｄｙ１〜Ｄｙｎを通じて、表示パネ
ル１０１内の表面伝導型電子放出素子に印加される。

【００８０】前述したように、本発明の電子放出素子
は、放出電流Ｉｅに対して、以下の基本特性を有してい
る。即ち、電子放出には明確なしきい値電圧Ｖｔｈがあ
り、Ｖｔｈ以上の電圧を印加された時のみ電子放出が生
じる。電子放出しきい値以上の電圧に対しては、素子へ
の印加電圧の変化に応じて放出電流も変化する。このこ
とから、電子放出素子にパルス状の電圧を印加する場
合、例えば、電子放出しきい値以下の電圧を印加しても
電子放出は生じないが、電子放出しきい値以上の電圧を
印加する場合には電子ビームが出力される。その際、パ
ルスの波高値Ｖｍを変化させることにより、出力電子ビ
ームの強度を制御することが可能である。また、パルス
の幅Ｐｗを変化させることにより、出力される電子ビー
ムの電荷の総量を制御することが可能である。

【００８１】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式などが採用できる。電圧変調方式を実施する際に
は、変調信号発生器１０７として、一定長さの電圧パル
スを発生し、入力されるデータに応じて、適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。また、パルス幅変調方式を実施する際に
は、変調信号発生器１０７として、一定の波高値の電圧
パルスを発生し、入力されるデータに応じて適宜電圧パ
ルスの幅を変調するようなパルス幅変調方式の回路を用
いることができる。

【００８２】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。これは、画像信号のシリアル／パラレ
ル変換や記憶が所定の速度で行なわれれば、良いからで
ある。デジタル信号式を用いる場合には、同期信号分離
回路１０６の出力信号ＤＡＴＡをデジタル信号化する必
要があるが、これには１０６の出力部にＡ／Ｄ変換器を
設ければ良い。これに関連して、ラインメモリ１０５の
出力信号がデジタル信号かアナログ信号かにより、変調
信号発生器１０７に用いられる回路が若干異なったもの
となる。

【００８３】即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器１０７には、例えば、Ｄ／Ａ変
換回路を用い、必要に応じて増幅回路などを付加する。
パルス幅変調方式の場合、変調信号発生器１０７には、
例えば、高速の発振器および発振器の出力する波数を計
数する計数器（カウンタ）および計数器の出力値と前記
メモリの出力値を比較する比較器（コンパレータ）を組
み合せた回路を用いる。また、必要に応じて、比較器の
出力する、パルス幅の変調された変調信号を、表面伝導
型電子放出素子の駆動電圧にまで電圧増幅するための増
幅器を付加することもできる。

【００８４】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えば、オペアンプな
どを用いた増幅回路を採用でき、必要に応じて、レベル
シフト回路などを付加することもできる。パルス幅変調
方式の場合には、例えば、電圧制御型発振回路（ＶＣ
Ｏ）を採用でき、必要に応じて、表面伝導型電子放出素
子の駆動電圧まで電圧増幅するための増幅器を付加する
こともできる。

【００８５】このような構成をとり得る本発明の画像表
示装置においては、各電子放出素子に、容器外端子Ｄｘ
１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎを介して、電圧を印加する
ことにより電子放出が生ずる。高圧端子Ｈｖを介して、
メタルバック８５あるいは透明電極（図示せず）に高圧
を印加し、電子ビームを加速する。加速された電子を蛍
光膜８４に衝突すると、発光が生じて、画像が形成され
る。

【００８６】ここで述べた画像形成装置の構成は、本発
明に係わる画像形成装置の一例であり、本発明の技術思
想に基づいて、種々の変形が可能である。また、入力信
号については、ＮＴＳＣ方式を挙げたが、入力信号はこ
れに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式な
どの他、これよりも、多数の走査線からなるＴＶ信号方
式（例えば、ＭＵＳＥ方式をはじめとする高品位ＴＶ方
式など）を採用することができる。

【００８７】次に、梯子型配置の電子源および画像形成
装置について、図１０および図１１を用いて説明する。
図１０は、梯子型配置の電子源の一例を示す模式図であ
る。図１０において、符号１１０は電子源基板、１１１
は電子放出素子である。符号１１２、Ｄｘ１〜Ｄｘ１０
は、電子放出素子１１１を接続するための共通配線であ
る。電子放出素子１１１は、基板１１０上に、Ｘ方向に
並列に複数個配されている（これを素子行と呼ぶ）。こ
の素子行が複数個配されて、電子源を構成していて、各
素子行の共通配線間に駆動電圧を印加することで、各素
子行を独立に駆動させることができる。即ち、電子ビー
ムを放出させたい素子行には、電子放出しきい値以上の
電圧を、電子ビームを放出しない素子行には、電子放出
しきい値以下の電圧を印加する。なお、各素子行間の共
通配線Ｄｘ２〜Ｄｘ９は、例えば、Ｄｘ２、Ｄｘ３を同
一配線とすることもできる。

【００８８】図１１は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。ここで、符号１２０はグリッド電極、１２１は電子
が通過するため空孔、１２２はＤｘ１、Ｄｘ２、…Ｄｘ
ｍよりなる容器外端子である。また、１２３はグリッド
電極１２０と接続されたＧ１、Ｇ２、…Ｇｎからなる容
器外端子、１２４は各素子行間の共通配線を同一配線と
した電子源基板である。

【００８９】図１１においては、図７、図１０に示した
部位と同じ部位に、これらの図に付したのと同一の符号
を付している。特に、ここに示した画像形成装置と、先
述の図７に示した単純マトリクス配置の画像形成装置と
の大きな違いは、電子源基板１１０とフェースプレート
８６との間に、グリッド電極１２０を備えているか否か
である。ここでは、基板１１０とフェースプレート８６
との間に、グリッド電極１２０が設けられていて、これ
は、表面伝導型放出素子から放出された電子ビームを変
調するためのものであり、梯子型配置の素子行と直交し
て設けられたストライプ状の電極に電子ビームを通過さ
せるので、各素子に対応して、１個ずつ円形の開口１２
１が設けられている。なお、グリッドの形状や設置位置
は、図１３に示したものに限定されるものではない。例
えば、開口として、メッシュ状に多数の通過口を設ける
こともでき、グリッドを表面伝導型放出素子の周囲や近
傍に設けることもできる。なお、容器外端子１２２およ
びグリッド容器外端子１２３は、制御回路（図示せず）
と電気的に接続されている。

【００９０】この実施の形態での画像形成装置では、素
子行を１列ずつ、順次駆動（走査）して行くのと同期し
て、グリッド電極列に画像１ライン分の変調信号を同時
に印加する。これにより、各電子ビームの蛍光体への照
射を制御し、画像を１ラインずつ表示することができ
る。このような本発明の画像形成装置は、テレビジョン
放送の表示装置、テレビ会議システムやコンピューター
などの表示装置の他、感光性ドラムなどを用いて構成さ
れた光プリンターとしての画像形成装置としても用いる
ことができる。

【００９１】

【実施例】以下に具体的な実施例を挙げて、本発明を詳
しく説明するが、本発明の技術的範囲は、これら実施例
に限定されるものではなく、本発明の目的が達成される
範囲内での各要素の置換や設計変更がなされたものをも
包含する。

【００９２】（実施例１）本発明の実施例１について、
図１に示した表面伝導型電子放出素子を、図２、図３の
製造工程に従って作成した事例として、説明する。

【００９３】［工程−１］絶縁性基板１（図２の
（ａ）を参照）に、素子電極用薄膜としてチタン５ｎ
ｍ、白金２５ｎｍを成膜した。これにレジストをスピン
ナーコートし、電極パターン用マスクを用いて、露光、
現像処理し、レジストの電極パターンを形成した。エッ
チングにより余分な薄膜を除去した後、レジストを除去
し、素子電極２，３を得た（図２の（ｂ）を参照）。

【００９４】［工程−２］クロム膜を全面にスパッタ
法により成膜し、その上にレジストをスピンナーコート
し、フォトマスクを用いて薄膜電極（導電性薄膜）形成
のためのパターンを露光した。これを現像して不要なレ
ジストを除去し、エッチングにより、不要なクロム膜を
除去して、開口部を形成し、残りのレジストを除去し
た。この上に、スパッタ法により、金属タングステンを
約１０ｎｍ成膜した後、リフトオフによりクロム膜と不
要なタングステン膜を除去し、金属タングステンからな
る薄膜電極（導電性薄膜）４を形成した（図２の（ｃ）
を参照）。なお、金属タングステンからなる薄膜電極
（導電性薄膜）４は、クロム膜を用いたリフトオフ法を
用いずに、ＳＦ₆とＨ₂を用いたドライエッチングによ
る直接パターニングによって形成してもよい。

【００９５】［工程−３］素子電極２、３のほぼ中央
部を、これら素子電極に平行するように電子線５０１で
直線描画した（図２の（ｄ）を参照）。電子線の照射条
件は、電子の加速電圧：２５ｋＶ、エミッション電流：
約７０μＡ、描画速度：約１００μｍ／分とした。この
ようにして、薄膜電極（導電性薄膜）４の一部に、狭間
隙の変性部５０２を形成した（図３の（ｅ）を参照）。

【００９６】［工程−４］ドライエッチングガス５０
３により、薄膜電極（導電性薄膜）４および基板１の一
部をエッチングし（図３の（ｆ）を参照）、薄膜電極
（導電性薄膜）４のほぼ中央部に狭間隙を作成した（図
３の（ｇ）を参照）。

【００９７】［工程−５］アセトン分圧：１×１０^-2
Ｐａ、矩形波パルス幅：１００マイクロ秒、パルス間
隔：１０ミリ秒、パルス波高値：０〜１４Ｖまで５Ｖ／
分で昇圧、の条件下で活性化処理を行った。このように
して、電子放出部５およびその近傍の薄膜電極（導電性
薄膜）４に、炭素および炭素化合物を有する電子放出素
子を得た（図３の（ｈ）を参照）。

【００９８】（比較例１）次に、上述の実施例に対比す
るために、比較例１として、通電フォーミング処理を行
った、次の素子を作成した。

【００９９】［１］まず、実施例１の［工程−１］に
より、素子電極２、３を形成した。次に、クロム膜を全
面にスパッタ法により成膜し、その上にレジストをスピ
ンナーコートし、フォトマスクを用いて導電性薄膜形成
のためのパターンを露光した。これを現像して、不要な
レジストを除去し、エッチングにより、不要なクロム膜
を除去して、開口部を形成し、残りのレジストを除去し
た。

【０１００】［２］この上に、有機パラジウム錯体溶
液（奥野製薬（株）製：ＣＣＰ４２３０）をスピンナー
コートし、３００℃、１２分間熱処理してＰｄＯ膜を形
成した。この塗布・焼成工程を７回繰り返し、リフトオ
フにより、クロム膜と不要なＰｄＯ膜を除去し、ＰｄＯ
からなる導電性薄膜（第１の実施例の薄膜電極４に対
応）を形成した（その形態は図２の（ｃ）と同様）。

【０１０１】［３］続いて、以下に示す通電フォーミ
ング処理を施した。即ち、素子電極２、３間にパルス電
圧を印加し、導電性薄膜の一部に電子放出部を形成し
た。印加した電圧は、パルス幅：１ミリ秒、パルス間
隔：１０ミリ秒の三角波パルスであり、パルス高さは、
０Ｖ〜１４Ｖまで、５Ｖ／分で上昇させた。

【０１０２】［４］その後、前述の［工程−５］に示
す条件下で、活性化処理を行い、表面伝導型電子放出素
子を得た。

【０１０３】上記のようにして、実施例１およびこれと
の比較例１の素子を、それぞれ、複数個、作成し、各素
子のＩｅ、Ｉｆを、図４に示した測定系により測定し
た。印加した電圧は、１４Ｖの矩形波パルスで、パルス
幅：０．１ミリ秒、パルス間隔：１０ミリ秒とした。ま
た、アノード電極５４と素子との距離Ｈは２ｍｍ、引き
出し電圧は１ｋＶとした。

【０１０４】Ｉｅ、Ｉｆの初期値および駆動による変化
は、素子毎に少しずつ異なるが、一定時間、駆動後の電
子放出効率（＝Ｉｅ／Ｉｆ）を比較すると、実施例１が
比較例１に対し、約２倍程度、大きな値を示した。これ
は、素子の耐久性などが向上したことを示している。な
お、薄膜状態での融点は不明であるが、バルク金属とし
ての融点は、タングステンが３６５５℃、パラジウムが
１５５５℃である。

【０１０５】（実施例２）実施例１と同様にして、図１
に示す電子放出素子を作成した。ただし、薄膜電極（導
電性薄膜）４として、実施例１で用いたタングステンの
代わりに、白金を用いた。この素子を実施例１と同様に
測定、評価したところ、一定時間、駆動後の電子放出効
率（＝Ｉｅ／Ｉｆ）は、実施例１の素子にはやや及ばな
いものの、比較例１の素子と比べると約１．３倍となっ
た。なお、薄膜状態での融点は不明であるが、バルク金
属としての白金の融点は１７７４℃である。

【０１０６】（実施例３）本発明の実施例３として、図
６に示す単純マトリクスの電子源を作成した。なお、電
子源の一部の平面図を図１２に示す。また、図中のＡ−
Ａ’断面については図１３に、この電子源の製造工程に
ついては図１４、図１５に、それぞれ、示している。た
だし、図１２〜図１５中で、同じ符号を付したものは、
同じものを示す。ここで、符号３４１は層間絶縁層、３
４２はコンタクトホールである。以下、製造工程を図１
４、図１５に沿って説明する。

【０１０７】［工程−ａ］清浄化したガラス基板上
に，厚さ５ｎｍのクロム膜、厚さ６００ｎｍの金を順次
積層し、フォトレジスト（ヘキスト社製、ＡＺ１３７
０）をスピンナーにより回転、塗布した後、クロムの堆
積膜をウエットエッチングして、所望の形状の下配線３
６２を形成した。

【０１０８】［工程−ｂ］次に、高周波スパッタ法に
より、厚さ１００ｎｍのシリコン酸化膜からなる層間絶
縁層３４１を堆積した。

【０１０９】［工程−ｃ］［工程−ｂ］で堆積したシ
リコン酸化膜に、コンタクトホール３４２を形成するた
めのフォトレジストパターンを作り、これをマスクとし
て層間絶縁層３４１をエッチングして、コンタクトホー
ル３４２を形成した。このエッチングには、ＣＦ₄とＨ
₂ガスを用いたＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔ
ｃｈｉｎｇ）法を用いた。

【０１１０】［工程−ｄ］素子電極間ギャップとなる
べきパターンのフォトレジスト（日立化成社製、ＲＤ２
０００Ｎ−４１）を形成し、真空蒸着法によって、厚さ
５ｎｍのＴｉ、１００ｎｍのニッケルを順次、積層し、
上記フォトレジストを有機溶剤で溶解して、余分のニッ
ケル膜をリフトオフ法により除去し、素子電極３０２、
３０３を形成した。素子電極間隔Ｌは２μｍとした。

【０１１１】［工程−ｅ］素子電極３０２、３０３の
上に，上配線３６３のフォトレジストパターンを形成し
た後、厚さ５ｎｍのチタン、３００ｎｍの金を順次、真
空蒸着法により堆積させた。その後、リフトオフ法によ
り不要の部分を除去して、所望の形状の上配線３６３を
形成した。

【０１１２】［工程−ｆ］導電性薄膜のマスクを用い
て、真空蒸着法により、厚さ１００ｎｍのクロム膜３５
１を堆積・パターニングした。その上に、スパッタ法に
より金属タングステンを約１０ｎｍ成膜した。

【０１１３】［工程−ｇ］酸エッチャントにより、ク
ロム膜３５１および薄膜電極（導電性薄膜）３０４をエ
ッチングして、パターンを形成した。このようにして、
素子電極３０２、３０３の間に、金属タングステンから
なる薄膜電極（導電性薄膜）３０４を形成した。

【０１１４】なお、ここでは、クロム膜３５１を用いた
リフトオフ法により、薄膜電極（導電性薄膜）４を形成
したが（工程−ｆおよびｇ）、ＳＦ₆とＨ₂を用いたド
ライエッチングによる直接、薄膜電極を形成してもよ
い。

【０１１５】［工程−ｈ］コンタクトホール３４２以
外の部分にパターンを形成し、真空蒸着法を用いて、厚
さ５ｎｍのチタン、厚さ５００ｎｍの金を順次堆積させ
た。また、リフトオフ法により不要の部分を除去するこ
とにより、コンタクトホール３４２を埋め込んだ。

【０１１６】続いて、実施例１の［工程−３］〜［工程
−５］と同様にして、電子線描画〜活性化処理を行い、
電子放出部３０５を形成した（図１５の（ｈ）を参
照）。このようにして、図１２に示す単純マトリクスの
電子源が得られた。

【０１１７】（比較例２）次に、この実施例に対比し
て、比較例２として、通電フォーミング処理を行った素
子を用いた電子源を作成した。

【０１１８】［１’］まず、実施例３の［工程−ａ］
〜［工程−ｅ］と同様にして、下配線、素子電極、上配
線を形成した（図１４の（ａ）〜（ｄ）、図１５の
（ｅ）を参照）。続いて、以下の工程を行った。

【０１１９】［２’］導電性薄膜のマスクを用いて、
真空蒸着法により、厚さ１００ｎｍのクロム膜３５１を
堆積・パターニングした（工程−ｆに対応）。その上
に、有機パラジウム（奥野製薬社製、ＣＣＰ４２３０）
をスピンナーにより回転塗布し、３００℃、１０分間の
加熱焼成処理を施した。

【０１２０】［３’］酸エッチャントにより、クロム
膜３５１および焼成後の導電性薄膜（実施例１の薄膜電
極３０４に対応）をエッチングしてパターンを形成した
（工程−ｇに対応）。こうして形成されたパラジウム微
粒子からなる導電性薄膜の膜厚は１０ｎｍ、シート抵抗
値は２×１０の４乗Ω／□であった。このパラジウム微
粒子膜は、複数の微粒子が集合した膜であった。

【０１２１】［４’］コンタクトホール３４２以外の
部分にパターンを形成し、真空蒸着法を用いて、厚さ５
ｎｍのチタン、厚さ５００ｎｍの金を順次、堆積させ
た。また、リフトオフ法により不要の部分を除去するこ
とにより、コンタクトホール３４２を埋め込んだ（工程
−ｈに対応）。続いて、比較例１と同様にして、フォー
ミング処理および活性化処理を行った。

【０１２２】なお、実施例３、比較例２の電子源には、
図１６に示すように、引き出し電極２３４と蛍光板を取
り付け、全ての素子を時系列的に、順次に走査駆動し
た。表面伝導型電子放出素子は、印加電圧が一定の閾値
以下ではほとんど電流が流れず、電子放出も示さないと
いう非線形な特性を示す性質を利用し、駆動中のＸ方向
配線に駆動パルスを印加し、点灯するべき素子につなが
るＹ方向配線をグランドレベルに、他のＹ方向配線をグ
ランドレベルとパルスの最大電圧の中程（半選択電圧）
に設定することにより、所望の位置の素子のみに電子を
放出させることができる。

【０１２３】次に、図１６の測定系を説明する。２３１
は真空槽であり、排気系（図示せず）により、６．７×
１０^-5Ｐａ以下に排気されている。なお、符号２３２は
窓、また、７１は複数の表面伝導型電子放出素子がマト
リクス配線された上記の電子源基板である。更に、２３
６、２３７は、それぞれ、Ｘ方向およびＹ方向ラインの
駆動用配線である。また、２３３は前記配線に適当なパ
ルスを印加するドライバーであり、２３４は引き出し電
極で、アルミ製の枠に透明電極のＩＴＯ薄膜を形成した
ガラスを嵌め込み、その下面に蛍光体を塗布したもので
ある。

【０１２４】そして、素子に、駆動電圧１４Ｖ、半選択
電圧７Ｖとなるように、ドライバー２３３で矩形波パル
スを印加した。引き出し電圧は５ｋＶであった。それぞ
れの電子源を一定時間、駆動後、窓２３２を通して、電
子放出による蛍光体の発光を目視で観測したところ、実
施例３の電子源は、比較例２の電子源に比べて２倍程度
の輝度が認められた。このような、それぞれの電子源を
用いて、図７に示す表示パネルを構成し、本発明の画像
表示装置を形成した。

【０１２５】上記工程で作成した電子源基板７１をリア
プレート８１に固定した後、電子源基板７１の５ｍｍ上
方に、フェースプレート８６（ガラス基板８３の内面に
蛍光膜８４とメタルバック８５が形成されている）を、
支持枠８２を介して、十分に位置合わせして配置し、フ
ェースプレート８６、支持枠８２、リアプレート８１の
各接合部にフリットガラスを塗布し、大気中で、４００
℃〜５００℃、１０分以上を掛けて焼成することで、相
互を封着した。また、リアプレート８１への電子源基板
７１の固定もフリットガラスで行なった。

【０１２６】なお、上述の実施例では、蛍光体はストラ
イプ形状（図８の（ａ）を参照）を採用し、ブラックス
トライプの材料としては、黒鉛を主成分とする材料を用
い、ガラス基板８３に蛍光体を塗布する方法としてはス
ラリー法を用いた。また、蛍光膜８４の内面側に設けら
れるメタルバック８５は、蛍光膜の作成後、蛍光膜の内
面側表面の平滑化処理（フィルミング）を行ない、その
後、Ａｌを真空蒸着することで作成した。また、フェー
スプレート８６には、更に蛍光膜８４の導電性を高める
ため、蛍光膜８４の外面側に透明電極が設けられる場合
もあるが、この実施例では、メタルバック８５のみで十
分な導電性が得られたために、これを省略した。

【０１２７】その後、約４．２×１０^-4Ｐａ程度の真空
度で、排気管（図示せず）をガスバーナーで熱すること
で融着し、外囲器８８の封止を行なった。最後に、封止
後の真空度を維持するために、高周波加熱法でゲッター
処理を行なった。

【０１２８】以上のようにして作成した表示パネルの容
器外端子Ｄｘ１〜ＤｘｍないしＤｙ１〜Ｄｙｎ、および
高圧端子８７を、それぞれ、必要な駆動系に接続し、画
像形成装置を完成した。なお、各表面伝導型電子放出素
子に容器外端子Ｄｘ１〜ＤｘｍないしＤｙ１〜Ｄｙｎを
通じて、走査信号および変調信号を信号発生手段（図示
せず）により、それぞれ印加することにより、電子放出
を行ない、高圧端子８７を通じて、メタルバック８５に
数ｋＶ以上の高圧を印加し、電子ビームを加速し、蛍光
膜８４に衝突させ、励起・発光させた。

【０１２９】そして、１００時間の駆動後の画像の表示
状態を目視で観測したところ、比較例２で得た電子源を
用いた場合に比べ、実施例３で得た電子源を用いた場合
は、良好な画像表示が得られた。

【０１３０】（実施例４）図１７は、実施例３による本
発明の表面伝導型電子放出素子を電子源として用いた画
像形成装置（ディスプレイパネル）に、例えば、テレビ
ジョン放送を初めとする種々の画像情報源より提供され
る画像情報を表示できるように構成した本発明の画像形
成装置の一例を示している。

【０１３１】図中、符号２０１はディスプレイパネル、
１００１はディスプレイパネルの駆動回路、１００２は
ディスプレイコントローラ、１００３はマルチプレク
サ、１００４はデコーダ、１００５は入出力インターフ
ェース回路、１００６はＣＰＵ、１００７は画像生成回
路、１００８、１００９および１０１０は画像メモリー
インターフェース回路、１０１１は画像入力インターフ
ェース回路、１０１２および１０１３はＴＶ信号受信回
路、１０１４は入力部である。

【０１３２】なお、この画像形成装置は、例えば、テレ
ビジョン信号のように、映像情報と音声情報との両方を
含む信号を受信する場合には、当然映像の表示と同時に
音声を再生するものであるが、本発明の特徴と直接関係
しない音声情報の受信、分離、再生、処理、記憶などに
関する回路やスピーカーなどの構成については、その説
明を省略する。

【０１３３】次に、画像信号の流れに沿って、各部の機
能を説明する。まず、ＴＶ信号受信回路１０１３は、例
えば、電波や空間光通信等のような無線伝送系を用いて
伝送されるＴＶ信号を受信するための回路である。な
お、受信するＴＶ信号の方式は特に限られるものではな
く、例えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方
式などの、いずれの方式でもよい。また、これらより更
に多数の走査線よりなるＴＶ信号、例えば、ＭＵＳＥ方
式を始めとする、所謂、高品位ＴＶは、大面積化や大画
素数化に適したディスプレイパネルの利点を生かすのに
好適な信号源である。

【０１３４】ＴＶ信号受信回路１０１３で受信されたＴ
Ｖ信号は、デコーダ１００４に出力される。ＴＶ信号受
信回路１０１２は、例えば、同軸ケーブルや光ファイバ
ーなどのような、有線伝送系を用いて伝送されるＴＶ信
号を受信するための回路である。前記ＴＶ信号受信回路
１０１３と同様に、受信するＴＶ信号の方式は、特に限
られるものではなく、また、本回路で受信されたＴＶ信
号もデコーダ１００４に出力される。

【０１３５】画像入力インターフェース回路１０１１
は、例えば、ＴＶカメラや画像読み取りスキャナーなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ１００４に
出力される。また、画像メモリーインターフェース回路
１０１０は、ビデオテープレコーダー（以下、ＶＴＲと
略す）に記憶されている画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ１００４に出力さ
れる。

【０１３６】また、画像メモリーインターフェース回路
１００９は、ビデオディスクに記憶されている画像信号
を取り込むための回路で、取り込まれた画像信号はデコ
ーダ１００４に出力される。画像メモリーインターフェ
ース回路１００８は、静止画ディスクのように、静止画
像データを記憶している装置から画像信号を取り込むた
めの回路で、取り込まれた静止画像データはデコーダ１
００４に入力される。

【０１３７】入出力インターフェース回路１００５は、
この実施例の表示装置と、外部のコンピュータ、コンピ
ュータネットワークもしくはプリンターなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのは勿論のこと、場合によって
は、本実施例の画像形成装置が備えるＣＰＵ１００６と
外部との間で、制御信号や数値データの入出力などを行
うことも可能である。

【０１３８】画像生成回路１００７は、前記入出力イン
ターフェース回路１００５を介して外部から入力される
画像データ、文字・図形情報、あるいは、ＣＰＵ１００
６より出力される画像データ、文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば、画像データ、文字・図形情報
を蓄積するための書き換え可能メモリーや、文字コード
に対応する画像パターンが記憶されている読み出し専用
メモリーや、画像処理を行うためのプロセッサーなどを
始めとして、画像の生成に必要な回路が組み込まれてい
る。

【０１３９】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によって
は、入出力インターフェース回路１００５を介して、外
部のコンピュータネットワークやプリンターに出力する
ことも可能である。また、ＣＰＵ１００６は、主とし
て、表示装置の動作制御や、表示画像の生成、選択、編
集などに関わる作業を行う。例えば、マルチプレクサ１
００３に制御信号を出力し、ディスプレイパネルに表示
する画像信号を適宜選択したり組み合わせたりする。そ
の際には、表示する画像信号に応じて、制御信号をディ
スプレイパネルコントローラ１００２に対して発生し、
画面表示周波数や走査方法（例えば、インターレースか
ノンインターレースか）や一画面の走査線の数など、表
示装置の動作を適宜制御する。また、画像生成回路１０
０７に対して画像データ、文字・図形情報を直接出力し
たり、あるいは、入出力インターフェース回路１００５
を介して外部のコンピュータやメモリーをアクセスし
て、画像データや文字・図形情報を入力する。

【０１４０】なお、ＣＰＵ１００６は、これ以外の目的
の作業に係わるものであってもよい。例えば、パーソナ
ルコンピュータやワードプロセッサなどのように、情報
を生成したり、処理する機能に直接、係わってもよい。
あるいは、前述したように、入出力インターフェース回
路１００５を介して、外部のコンピュータネットワーク
と接続し、例えば、数値計算などの作業を外部機器と協
同して行ってもよい。

【０１４１】入力部１０１４は、使用者が命令やプログ
ラム、あるいはデータなどをＣＰＵ１００６に入力する
ためのものであり、例えば、キーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
などの多様な入力機器を用いることが可能である。

【０１４２】デコーダ１００４は、画像生成回路１００
７ないしＴＶ信号受信回路１０１３より入力される種々
の画像信号を３原色信号、または、輝度信号とＩ信号、
Ｑ信号に逆変換するための回路である。なお、図におい
て点線で示すように、デコーダ１００４は、内部に画像
メモリーを備えるのが望ましい。これは、例えば、ＭＵ
ＳＥ方式を始めとして、逆変換する際、画像メモリーを
必要とするようなテレビ信号を扱うためである。

【０１４３】このように、画像メモリーを備えることに
より、静止画の表示が容易になる。あるいは、画像生成
回路１００７及びＣＰＵ１００６と協同して、画像の間
引き、補間、拡大、縮小、合成を始めとする画像処理や
編集が容易になるという利点が得られる。

【０１４４】マルチプレクサ１００３は、ＣＰＵ１００
６より入力される制御信号に基づき、表示画像を適宜選
択するものである。即ち、マルチプレクサ１００３は、
デコーダ１００４から入力される、逆変換された画像信
号の内から、所望の画像信号を選択して、駆動回路１０
０１に出力する。その場合には、一画面表示時間内で画
像信号を切り換え選択することにより、所謂、多画面テ
レビのように、一画面を複数の領域に分けて、その領域
によって異なる画像を表示することも可能である。

【０１４５】ディスプレイパネルコントローラ１００２
は、ＣＰＵ１００６より入力される制御信号に基づき、
駆動回路１００１の動作を制御するための回路である。
ディスプレイパネルの基本的な動作に係わるものとし
て、例えば、ディスプレイパネルの駆動用電源（図示せ
ず）の動作シーケンスを制御するための信号を駆動回路
１００１に対して出力する。ディスプレイパネルの駆動
方法に係わるものとして、例えば、画面表示周波数や走
査方法（例えば、インターレースかノンインターレース
か）を制御するための信号を、駆動回路１００１に対し
て出力する。また、場合によっては、表示画像の輝度、
コントラスト、色調やシャープネスといった画質の調整
に係わる制御信号を駆動回路１００１に対して出力する
場合もある。

【０１４６】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、マルチプレクサ１００３から入力される画像信号
と、ディスプレイパネルコントローラ１００２より入力
される制御信号に基づいて動作するものである。

【０１４７】以上、各部の機能を説明したが、図１７に
例示した構成により、本画像形成装置においては、多様
な画像情報源より入力される画像情報をディスプレイパ
ネル２０１に表示することが可能である。即ち、テレビ
ジョン放送を始めとする各種の画像信号は、デコーダ１
００４において、逆変換された後、マルチプレクサ１０
０３において適宜選択され、駆動回路１００１に入力さ
れる。

【０１４８】一方、ディスプレイコントローラ１００２
は、表示する画像信号に応じて駆動回路１００１の動作
を制御するための制御信号を発生する。駆動回路１００
１は、上記画像信号と制御信号に基づいて、ディスプレ
イパネル２０１に駆動信号を印加する。これにより、デ
ィスプレイパネル２０１において画像が表示される。こ
れらの一連の動作は、ＣＰＵ１００６により統括的に制
御される。

【０１４９】本画像形成装置においては、デコーダ１０
０４に内蔵する画像メモリや、画像生成回路１００７お
よび情報の中から選択したものを表示するだけでなく、
表示する画像情報に対して、例えば、拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換などを始めとする画像処理や、合成、消去、
接続、入れ換え、嵌め込みなどを始めとする画像編集を
行うことも可能である。また、本実施例の説明では、特
に触れなかったが、上記画像処理や画像編集と同様に、
音声情報に関しても、処理や編集を行なうための専用回
路を設けてもよい。

【０１５０】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像およ
びび動画像を扱う画像編集機器、コンピュータの端末機
器、ワードプロセッサを始めとする事務用端末機器、ゲ
ーム機などの機能を一台で兼ね備えることが可能であっ
て、産業用あるいは民生用として、極めて応用範囲が広
い。

【０１５１】なお、図１７に示した表示装置は、本発明
の技術的思想に基づいて、種々の変形が可能である。例
えば、図１７の構成要素の内、使用目的上、必要のない
機能に係わる回路は省いても差し支えない。また、これ
とは逆に、使用目的によっては、更に他の構成要素を追
加してもよい。例えば、本表示装置をテレビ電話機とし
て応用する場合には、テレビカメラ、音声マイク、照明
機、モデムを含む送受信回路などを、その構成要素に追
加するのが好適である。

【０１５２】本表示装置においては、とりわけ、表面伝
導型電子放出素子を電子ビーム源とするディスプレイパ
ネルの薄型化が容易であるために、表示装置の奥行きを
小さくすることができる。それに加えて、大面積化が容
易で、輝度が高く、視野角特性にも優れるために、臨場
感あふれ、迫力に富んだ画像を、視認性良く表示するこ
とが可能である。更に、本発明の電子源は、各表面伝導
型電子放出素子間での電子放出特性が均一であるため、
形成される画像の画質が高く、また、高精細な画像の表
示も可能である。

【０１５３】

【発明の効果】以上説明したように、本発明によると、
通電フォーミング処理を必要としないことから、表面伝
導型電子放出素子を簡易なプロセスで製造でき、かつ、
該素子の均一性と耐久性が向上する。また、該素子を用
いることで、均一な特性を持ち、耐久性の良い電子源、
さらには、画像形成装置が提供できる。

【図面の簡単な説明】

【図１】本発明の製造方法による表面伝導型電子放出素
子の一例を示す模式図である。

【図２】同じく、表面伝導型電子放出素子の製造方法を
説明するための図である。

【図３】同じく、表面伝導型電子放出素子の製造方法を
説明するための図である。

【図４】本発明の表面伝導型電子放出素子の電子放出特
性を評価するための測定評価系を示す概略図である。

【図５】本発明の表面伝導型電子放出素子の電子放出特
性を示す図である。

【図６】本発明の、単純マトリクス配置の電子源の一例
を示す模式図である。

【図７】本発明の、画像形成装置の表示パネルの一例を
示す模式図である。

【図８】表示パネルにおける蛍光膜の一例を示す模式図
である。

【図９】本発明の画像形成装置に、ＮＴＳＣ方式のテレ
ビ信号に応じて表示を行なうための駆動回路の一例を示
すブロック図である。

【図１０】本発明の梯子型配置の電子源の一例を示す模
式図である。

【図１１】本発明の画像形成装置の表示パネルの一例を
示す模式図である。

【図１２】本発明の実施例３のマトリクス配線した電子
源の一部を示す模式図である。

【図１３】図１２のＡ−Ａ’断面の模式図である。

【図１４】図１２の電子源の製造工程を示す図である。

【図１５】同じく、図１２の電子源の製造工程を示す図
である。

【図１６】本発明の実施例３の電子源の測定系を示す模
式図である。

【図１７】本発明の実施例４における画像形成装置のブ
ロック図である。

【図１８】従来の表面伝導型電子放出素子の平面図であ
る。

【符号の説明】

１，３０１，４０１基板２，３，３０２，３０３素子電極４，３０４薄膜電極（導電性薄膜）５，３０５，４０５電子放出部５０素子電流Ｉｆを測定するための電流計５１電子放出素子に素子電圧Ｖｆを印加するための
電源５２放出電流Ｉｅを測定するための電流計５３アノード電極５４に電圧を印加するための高圧
電源５４放出電流Ｉｅを捕捉するためのアノード電極５５真空容器（真空外囲器）５６排気ポンプ７１，１１０電子源基板７２，３６２Ｘ方向配線７３，３６３Ｙ方向配線７４，３６４表面伝導型電子放出素子７５結線８１電子源基板７１などを固定したリアプレート８２支持枠８３ガラス基板８４蛍光膜８５メタルバック８６フェースプレート８７高圧端子８８外囲器９１黒色導電材９２蛍光体１０１表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器ＶｘおよびＶａ直流電圧源１１１電子放出素子１１２Ｄｘ１〜Ｄｘ１０で示す電子放出素子を配線
するための共通配線１２０グリッド電極１２１電子が通過するため空孔１２２Ｄｘ１，Ｄｘ２，…，Ｄｘｍよりなる容器外
端子１２３グリッド電極１２０と接続されたＧ１，Ｇ
２，…，Ｇｎからなる容器外端子１２４各素子間の共通配線を同一配線とした電子源
基板２３１真空槽２３２窓２３３ドライバー２３４引き出し電極２３５電源２３６Ｘ方向駆動用配線２３７Ｙ方向駆動用配線３４１層間絶縁層３４２コンタクトホール３５１クロム膜４０４導電性薄膜５０１電子線５０２電子線により変性した部分５０３ドライエッチングガス

Claims

【特許請求の範囲】

【請求項１】狭間隙を介して対向する電極の間に、電
子放出部を有する電子放出素子の製造方法において、前
記対向電極を構成するために基板上に形成された導電性
薄膜に、電子線照射を行い、前記導電性薄膜の、前記狭
間隙部相当個所を変性させた後、ドライエッチングを行
うことにより、前記狭間隙を形成することを特徴とする
電子放出素子の製造方法。
【請求項２】請求項１に記載の電子放出素子の製造方
法において、前記電子線照射による狭間隙部相当個所の
変性が、帯電状態の変化による変性であることを特徴と
する電子放出素子の製造方法。
【請求項３】請求項２に記載の電子放出素子の製造方
法において、帯電状態の変化による変性が、コンタミネ
ーションカーボンの堆積を伴うことを特徴とする電子放
出素子の製造方法。
【請求項４】請求項１〜３の何れかに記載の電子放出
素子の製造方法において、電子線照射による変性の範囲
（狭間隙部の幅）が、０．５μｍ以下であることを特徴
とする電子放出素子の製造方法。
【請求項５】請求項１〜４の何れかに記載の電子放出
素子の製造方法において、狭間隙部を有する薄膜電極部
分と電極本体とが同一物質からなることを特徴とする電
子放出素子の製造方法。
【請求項６】請求項５に記載の電子放出素子の製造方
法において、電子放出のための前記薄膜部分と電極本体
の構成物質が、Ｐｔ，Ａｕ，Ｗの何れかであることを特
徴とする電子放出素子の製造方法。
【請求項７】請求項１〜６の何れかに記載の電子放出
素子の製造方法において、前記狭間隙部に、炭素を主成
分とする堆積物を形成していることを特徴とする電子放
出素子の製造方法。
【請求項８】請求項１〜７の何れかに記載の電子放出
素子の製造方法によって製造された電子放出素子を、複
数個、基体上に配列して構成されたことを特徴とする電
子源。
【請求項９】請求項８に記載の電子源において、複数
の電子放出素子が、マトリクス状に配線されていること
を特徴とする電子源。
【請求項１０】請求項８に記載の電子源において、複
数の電子放出素子が、梯子状に配線されていることを特
徴とする電子源。
【請求項１１】基体上に、複数の電子放出素子が配列
された電子源と、該電子源から放出される電子線の照射
により画像を形成する画像形成部材とを有する画像形成
装置において、前記電子源が、請求項８〜１０に記載の
電子放出素子であることを特徴とする画像形成装置。