JPH1055751A

JPH1055751A - 電子放出素子、電子源、画像形成装置及びそれらの製造方法

Info

Publication number: JPH1055751A
Application number: JP22457896A
Authority: JP
Inventors: Hiroyuki Hashimoto; 浩行橋本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-08-08
Filing date: 1996-08-08
Publication date: 1998-02-24

Abstract

(57)【要約】【課題】高品位画像形成装置を実現し得る電子ビーム
源としての電子放出素子を提供する。【解決手段】素子電極２，３間に、狭間隙を含む電子
放出部５を有する導電性膜４を備える電子放出素子の製
造方法において、ポジ型若しくはネガ型レジストを用い
た電子線リソグラフィーにより導電性膜４に狭間隙部を
形成する。【効果】通電フォーミングが不要で一定の狭間隙が得
られるため、電子放出特性が均一になり、また導電性膜
４に高融点金属を用いることもでき、耐久性の高い素子
が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、該電子源を
用いて構成した表示装置や露光装置等の画像形成装置、
及びそれらの製造方法に関する。

【０００２】

【従来の技術】従来より、電子放出素子としては大別し
て熱電子放出素子と冷陰極電子放出素子の２種類が知ら
れている。冷陰極電子放出素子には電界放出型（以下、
「ＦＥ型」と称す。）、金属／絶縁層／金属型（以下、
「ＭＩＭ型」と称す。）や表面伝導型電子放出素子等が
有る。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄＷ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍｉｓ
ｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎ
Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“ＰｈｙｓｉｃａｌＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍ
ｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙｂ
ｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉ
ｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅｌｅｃ
ｔｒｏｎＰｈｙｓ．，１０，１２９０（１９６５）等
に開示されたものがある。

【０００６】表面伝導型電子放出素子は、絶縁性基体上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ_２薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ_２Ｏ_３
／ＳｎＯ_２薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌａ
ｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎ
ｓ．ＥＤＣｏｎｆ．”，５１９（１９７５）］、カー
ボン薄膜によるもの［荒木久他：真空、第２６巻、第
１号、２２頁（１９８３）］等が報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成を図２
４に模式的に示す。同図において２４１は基体である。
２４４は導電性膜で、Ｈ型形状のパターンに、スパッタ
で形成された金属酸化物薄膜等からなり、後述の通電フ
ォーミングと呼ばれる通電処理により電子放出部４０５
が形成される。尚、図中の間隔Ｌ’は、０．５〜１ｍ
ｍ、Ｗ’は、０．１ｍｍで設定されている。

【０００８】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性膜２４４を予め通
電フォーミングと呼ばれる通電処理によって電子放出部
２４５を形成するのが一般的であった。即ち、通電フォ
ーミングとは、前記導電性膜２４４の両端に直流電圧あ
るいは非常にゆっくりとした昇電圧（例えば１Ｖ／分程
度）、あるいはパルス電圧を印加通電し、導電性膜２４
４を局所的に破壊、変形もしくは変質させて構造を変化
させ、電気的に高抵抗な状態の電子放出部２４５を形成
する処理である。尚、電子放出部２４５では導電性膜２
４４の一部に亀裂が発生しており、その亀裂付近から電
子放出が行われる。かかる通電フォーミング処理をした
表面伝導型電子放出素子は、上述の導電性膜２４４に電
圧を印加し、素子に電流を流すことにより、上述の電子
放出部２４５より電子を放出せしめるものである。

【０００９】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。

【００１０】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端を配線
（共通配線とも呼ぶ）にて夫々結線した行を多数行配列
（梯子型配置とも呼ぶ）した電子源が挙げられる（例え
ば、特開昭６４−３１３３２号公報、特開平１−２８３
７４９号公報、同２−２５７５５２号公報）。

【００１１】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【００１２】

【発明が解決しようとする課題】前述のように、表面伝
導型電子放出素子の製造には通常、電子放出部を形成す
るために、導電性膜を通電フォーミング処理し、該導電
性膜の一部を局所的に破壊、変形若しくは変質せしめる
ことが一般的である。

【００１３】一般に導電性膜の破壊、変形、変質過程
は、導電性膜の膜質、基体の種類、基体の表面状態、導
電性膜が触れている雰囲気などに強く依存する。このた
め、通電フォーミング処理によって形成される亀裂には
範囲及び程度のばらつきが生じ易く、均一な形態の電子
放出部が得られない場合があった。

【００１４】一方、前記電子源、画像形成装置等に用い
られる電子放出素子については、明るい表示画像を安定
して提供できるよう、長時間の駆動に際しても安定な電
子放出特性及び電子放出の効率向上が要望されている。
かかる電子放出の効率とは、例えば前述の表面伝導型電
子放出素子であれば、導電性膜の両端に電圧を印加した
際に、これに流れる電流（以下、「素子電流」とい
う。）と真空中に放出される電流（以下、「放出電流」
という。）との比で評価されるものであり、素子電流が
小さく、放出電流が大きい電子放出素子が望まれてい
る。

【００１５】上記表面伝導型電子放出素子の製造におい
ては、「活性化」と称される処理を行うのが好ましい。
この活性化処理とは、有機物質を含む雰囲気中で、素子
にパルス電圧を印加し、前述の通電フォーミング処理に
よって形成された亀裂に、炭素或は炭素化合物を堆積さ
せる処理である。

【００１６】しかしながら、前述のように導電性膜の破
壊、変形、変質等により形成された亀裂の幅にばらつき
を持った素子に対して、上記活性化処理を施した場合、
一部の極端に亀裂の狭い領域は、電気的な抵抗が極端に
小さくなり、素子電流こそ流れるものの、電子放出を司
らなくなってしまったり、逆に一部の極端に亀裂の広い
領域では電気的な抵抗が極端に大きくなり、素子電流も
流れず電子放出も司らなくなってしまう場合があり、素
子ごとにこの程度が異なると均一な特性が得られないと
いう問題があった。

【００１７】このため、より均一な素子特性を得るため
には、電子放出を司る領域の大きさと分布が素子毎に変
動しないことが必要であり、また、より高効率な素子を
得るためには、電気抵抗が小さ過ぎて電子放出を司らな
い領域と、電気抵抗が大き過ぎて電子放出を司らない領
域を、出来るだけ少なくする必要がある。

【００１８】特に、電子放出素子を実際の用途に応用し
ようとする場合、多数の電子放出特性が同じ特性を示す
こと、すなわち特性の再現性の良いことが重要である。
また、多数の電子放出素子を配置して電子源に応用する
場合や、画像形成装置の電子ビーム源に用いる場合、品
位の良い画像を表示するためには、それらの電子放出素
子が均一な特性を有することが必要である。

【００１９】また、表面伝導型電子放出素子などの冷陰
極電子放出素子といえども、多数の電子が飛び出す電子
放出部は高温になると予想され、それゆえ、長時間の駆
動に際して耐久性の高い電子放出素子の実現には、導電
性膜の材料として、タングステンなどの融点の高い材料
が好ましい。しかしながら、高融点材料に通電フォーミ
ングにより電子放出部を形成しようとすると、フォーミ
ングに多大なパワーが必要となり、周辺電極を損傷する
などし、好ましい形態の電子放出部を形成するのは困難
であった。

【００２０】本発明の目的は、上記問題点を解消し、耐
久性の高い高融点材料を導電性膜として用いた場合に
も、良好な電子放出特性を有する電子放出素子を再現性
良く形成することにある。また本発明の別の目的は、か
かる電子放出素子を複数用いて、耐久性が高く、高輝度
で且つ輝度のばらつきの無い高品位な画像表示を実現し
得る画像形成装置を提供することにある。

【００２１】

【課題を解決するための手段】上記の目的を達成する本
発明の構成は、以下の通りである。

【００２２】即ち、本発明の第一は、狭間隙を介して対
向する電極の間に、電子放出部を有する電子放出素子の
製造方法において、前記狭間隙を、ポジ型レジストを用
いた電子線リソグラフィーにより形成することを特徴と
する電子放出素子の製造方法にある。

【００２３】また、本発明の第二は、狭間隙を介して対
向する電極の間に、電子放出部を有する電子放出素子の
製造方法において、前記狭間隙を、ネガ型レジストを用
いた電子線リソグラフィーにより形成することを特徴と
する電子放出素子の製造方法にある。

【００２４】上記本発明第一及び第二の製造方法は、更
にその特徴として、「前記狭間隙を形成した後に、有機
物質のガス雰囲気中で前記電極間に電圧を印加する活性
化工程を有すること」、を含むものである。

【００２５】また、本発明の第三は、上記本発明第一若
しくは第二の製造方法にて製造されたことを特徴とする
電子放出素子にある。

【００２６】上記本発明第三の電子放出素子は、更にそ
の特徴として、「前記電極の主成分が、タングステンで
あること」、「前記電極の間隔が、０．５μｍ以下であ
ること」、「前記電極の間隙に、炭素を主成分とする堆
積物が形成されていること」、をも含むものである。

【００２７】また、本発明の第四は、基体上に、複数の
電子放出素子が配列された電子源の製造方法において、
前記電子放出素子を、上記本発明第一若しくは第二の製
造方法にて製造することを特徴とする電子源の製造方法
にある。

【００２８】また、本発明の第五は、基体上に、複数の
電子放出素子が配列された電子源において、前記電子放
出素子が、上記本発明第三の電子放出素子であることを
特徴とする電子源にある。

【００２９】上記本発明第五の電子源は、更にその特徴
として、「前記複数の電子放出素子が、マトリクス状に
配線されていること」、「前記複数の電子放出素子が、
梯子状に配線されていること」、をも含むものである。

【００３０】また、本発明の第六は、基体上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置の製造方法において、前記電子
源を、上記本発明第四の製造方法にて製造することを特
徴とする画像形成装置の製造方法にある。

【００３１】また、本発明の第七は、基体上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置において、前記電子源が、上記
本発明第五の電子源であることを特徴とする画像形成装
置にある。

【００３２】本発明の電子放出素子の製造方法によれ
ば、通電フォーミングを行うことなく電子放出部となる
幅の狭い均一な間隙を形成することができる。このた
め、活性化を容易に且つ良好に行うことができ、電子放
出部の位置と形状を制御することができると共に、電子
放出特性の再現性、均一性が良い、高効率な電子放出素
子を得ることができる。

【００３３】

【発明の実施の形態】次に、本発明の好ましい実施態様
を示す。

【００３４】本発明を適用し得る電子放出素子は、先述
したような冷陰極型の電子放出素子に分類される表面伝
導型の電子放出素子である。

【００３５】図１は、本発明の製造方法により得られる
表面伝導型電子放出素子の一構成例を示す模式図であ
り、図１（ａ）は平面図、図１（ｂ）は縦断面図であ
る。同図において、１は基体、２と３は素子電極、４は
薄膜電極（導電性膜）、５は薄膜電極４に形成された電
子放出部である。

【００３６】図１においては、薄膜電極（導電性膜）４
とは別に素子電極２，３を設けたが、これらは同一の材
料を用いて形成することもでき、その場合には、導電性
膜４と素子電極２，３とを明確に区別する必要は無い。

【００３７】基体１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ₂ を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基体等を用いることが
できる。

【００３８】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ、Ｃ
ｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等
の金属或は合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ
−Ａｇ等の金属或は金属酸化物とガラス等から構成され
る印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択するこ
とができる。

【００３９】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜４の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Ｌは、好ましくは、数百ｎｍから数
百μｍの範囲とすることができ、より好ましくは、素子
電極間に印加する電圧等を考慮して数μｍから数十μｍ
の範囲とすることができる。

【００４０】素子電極長さＷは、電極の抵抗値、電子放
出特性を考慮して、数μｍから数百μｍの範囲とするこ
とができる。素子電極２，３の膜厚ｄは、数十ｎｍから
数μｍの範囲とすることができる。

【００４１】導電性膜４には、耐久性の高い導電性材
料、例えばタングステンなどの高融点金属を用いること
が好ましい。その膜厚は、素子電極２，３へのステップ
カバレージ、素子電極２，３間の抵抗値等を考慮して適
宜設定されるが、通常は、数ｎｍから数百ｎｍの範囲と
するのが好ましい。

【００４２】電子放出部５は、導電性膜４の一部に、後
述の電子線リソグラフィー及び後述の活性化処理により
形成された高抵抗の亀裂により構成される。電子放出部
５及びその近傍の導電性膜４には、後述の活性化工程に
より形成される炭素或は炭素化合物を有することもでき
る。

【００４３】尚、図１に示した構成だけでなく、基体１
上に、導電性膜４、対向する素子電極２，３の順に積層
した構成とすることもできる。

【００４４】次に、本発明の電子放出素子の各製造方法
について、図１の素子構成図と、図２〜図９の製造工程
図を用いて説明する。尚、図２〜図９においても、図１
に示した部位と同じ部位には同一の符号を付している。

【００４５】まず、本発明第一の電子放出素子の製造方
法の一例を、図２〜図５を参照して説明する。

【００４６】１−１）基体１を洗剤、純水及び有機溶剤
等を用いて十分に洗浄し、真空蒸着法、スパッタ法等に
より素子電極材料を堆積後、例えばフォトリソグラフィ
ー技術を用いて基体１上に素子電極２，３を形成する
（図２（ａ））。

【００４７】１−２）素子電極２，３を設けた基体１上
に、Ｗ等の高融点金属をスパッタ法により堆積後、リフ
トオフ、エッチング等によりパターニングし、導電性膜
４を形成する（図２（ｂ））。尚、導電性膜（薄膜電
極）４の形成法は、上記のスパッタ法に限られるもので
はなく、真空蒸着法、化学的気相堆積法、分散塗布法、
ディッピング法、スピンナー法等を用いることもでき
る。

【００４８】１−３）続いて、導電性膜４内に狭間隙を
作製するため、以下に示す電子線リソグラフィー工程を
施す。まず、放射線分離型高分子であるポジ型レジスト
１１を全面に塗布する（図３（ｃ））。次に、素子電極
２，３のほぼ中央部を、該素子電極の対向面に平行する
ように電子線１２で描画する（図３（ｄ））。こうし
て、ポジ型レジスト１１の一部に、主鎖切断を起こした
変質部１３を形成する（図３（ｅ））。続いて、これを
現像し（図４（ｆ））、エッチングガス１４によるドラ
イエッチングを行う（図４（ｇ））ことにより、素子電
極２，３のほぼ中央部に狭間隙を作製する（図４
（ｈ））。尚、上記エッチングの際、狭間隙部において
基体１自体もエッチング（オーバーエッチング) されて
も構わない。その後、ポジ型レジスト１１を除去するこ
とにより、導電性膜４内に狭間隙を形成した、図５
（ｉ）に示す構成の素子を得る。

【００４９】１−４）電子線リソグラフィー工程を終え
た素子には、活性化工程と呼ばれる処理を施すのが好ま
しい。この活性化工程を経ることにより、素子電流Ｉｆ
及び放出電流Ｉｅを著しく変化させることができる。

【００５０】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、素子電極２，３間にパルスの印加
を繰り返すことで行うことができる。この雰囲気は、例
えば油拡散ポンプやロータリーポンプなどを用いて真空
容器内を排気した場合に雰囲気内に残留する有機ガスを
利用して形成することができる他、イオンポンプなどに
より一旦十分に排気した真空中に適当な有機物質のガス
を導入することによっても得られる。このときの好まし
い有機物質のガス圧は、前述の素子の形態、真空容器の
形状や、有機物質の種類などにより異なるため、場合に
応じ適宜設定される。適当な有機物質としては、アルカ
ン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭
化水素類、アルコール類、アルデヒド類、ケトン類、ア
ミン類、フェノール、カルボン、スルホン酸等の有機酸
類等を挙げることが出来、具体的には、メタン、エタ
ン、プロパンなどＣ_n Ｈ_2n+2で表される飽和炭化水素、
エチレン、プロピレンなどＣ_n Ｈ_2n等の組成式で表され
る不飽和炭化水素、ベンゼン、トルエン、メタノール、
エタノール、ホルムアルデヒド、アセトアルデヒド、ア
セトン、メチルエチルケトン、メチルアミン、エチルア
ミン、フェノール、蟻酸、酢酸、プロピオン酸等が使用
できる。この処理により、雰囲気中に存在する有機物質
から、導電性膜４に形成された狭間隙及びその周辺部に
炭素或は炭素化合物が堆積し、当該狭間隙部は良好な電
子放出機能を有する電子放出部５となる（図５
（ｊ））。

【００５１】炭素及び炭素化合物とは、例えばグラファ
イト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するもの
で、ＨＯＰＧはほぼ完全なグラファイト結晶構造、ＰＧ
は結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、
ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさら
に大きくなったものを指す。）、非晶質カーボン（アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。）であり、その膜
厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎ
ｍ以下の範囲とすることがより好ましい。

【００５２】尚、活性化工程の終了判定は、活性化処理
中に素子電流Ｉｆと放出電流Ｉｅを測定しながら、適宜
行うことができる。

【００５３】以上説明した本発明第一の製造方法におい
ては、導電性膜４に均一な幅を有する狭間隙を再現性良
く形成することができるため、電子放出部５の位置及び
形状を制御できると共に、通電フォーミングで形成され
る亀裂の幅のばらつきを持った素子に対して活性化工程
を施した場合の問題を解消することができる。

【００５４】次に、本発明第二の電子放出素子の製造方
法の一例を、図６〜図９を参照して説明する。

【００５５】２−１）前記工程１−１と同様にして基体
１上に素子電極２，３を形成する（図６（ａ））。

【００５６】２−２）素子電極２，３のほぼ中央に狭間
隙を形成するため、以下に示す電子線リソグラフィー工
程を施す。まず、放射線硬化型高分子であるネガ型レジ
スト２１を全面に塗布する（図６（ｂ））。次に、素子
電極２，３のほぼ中央部を、該素子電極の対向面に平行
するように電子線２２で描画する（図７（ｃ））。こう
して、ネガ型レジスト２１の一部が硬化した変質部２３
を形成する（図７（ｄ））。続いて、これを現像するこ
とにより、変質部２３のみを素子電極２，３のほぼ中央
部に残す（図８（ｅ））。

【００５７】２−３）続いて、前記工程１−２と同様に
して、素子電極２，３及び変質部２３を設けた基体１上
に、導電性膜４を形成する（図８（ｆ））。

【００５８】２−４）次に、変質部２３及びこの上に堆
積した導電性膜材料を除去することにより、導電性膜４
内に狭間隙を形成した、図９（ｇ）に示す構成の素子を
得る。

【００５９】２−５）前記工程１−４と同様にして活性
化処理を施し、導電性膜４に形成された狭間隙及びその
周辺部に炭素或は炭素化合物を堆積させ、良好な電子放
出機能を有する電子放出部５を形成する（図９
（ｈ））。

【００６０】以上説明した本発明第二の製造方法におい
ても、導電性膜４に均一な幅を有する狭間隙を再現性良
く形成することができるため、電子放出部５の位置及び
形状を制御できると共に、通電フォーミングで形成され
る亀裂の幅のばらつきを持った素子に対して活性化工程
を施した場合の問題を解消することができる。

【００６１】本発明の製造方法によって得られる本発明
の電子放出素子は、安定化工程を行うことが好ましい。
この工程は、真空容器内の有機物質を排気する工程であ
る。真空容器を排気する真空排気装置は、装置から発生
するオイルが素子の特性に影響を与えないように、オイ
ルを使用しないものを用いるのが好ましい。具体的に
は、ソープションポンプ、イオンポンプ等の真空排気装
置を挙げることが出来る。

【００６２】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素あるいは炭素化合物がほぼ
新たに堆積しない分圧で１．３×１０^-6Ｐａ以下が好ま
しく、さらには１．３×１０^-8Ｐａ以下が特に好まし
い。さらに真空容器内を排気するときには、真空容器全
体を加熱して、真空容器内壁や、電子放出素子に吸着し
た有機物質分子を排気しやすくするのが好ましい。この
とき、できるだけ高温で長時間処理するのが望ましい
が、真空容器の大きさや形状、電子放出素子の構成など
の諸条件により適宜選ばれる条件により行う。真空容器
内の圧力は極力低くすることが必要で、１．３×１０^-5
Ｐａ以下が好ましく、さらには１．３×１０^-6Ｐａ以下
が特に好ましい。

【００６３】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、結果として素子電流Ｉｆ，放出電流Ｉｅ
が、安定する。

【００６４】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図１０及び図１１を参照
しながら説明する。

【００６５】図１０は、真空処理装置の一例を示す模式
図であり、この真空処理装置は測定評価装置としての機
能をも兼ね備えている。図１０においても、図１に示し
た部位と同じ部位には図１に付した符号と同一の符号を
付している。

【００６６】図１０において、５５は真空容器であり、
５６は排気ポンプである。真空容器５５内には電子放出
素子が配されている。また、５１は電子放出素子に素子
電圧Ｖｆを印加するための電源、５０は素子電極２，３
間の導電性膜４を流れる素子電流Ｉｆを測定するための
電流計、５４は素子の電子放出部５より放出される放出
電流Ｉｅを捕捉するためのアノード電極、５３はアノー
ド電極５４に電圧を印加するための高圧電源、５２は電
子放出部５より放出される放出電流Ｉｅを測定するため
の電流計である。一例として、アノード電極５４の電圧
を１ｋＶ〜１０ｋＶの範囲とし、アノード電極５４と電
子放出素子との距離Ｈを２ｍｍ〜８ｍｍの範囲として測
定を行うことができる。

【００６７】真空容器５５内には、更に不図示の真空計
等の真空雰囲気下での測定に必要な機器が設けられてい
て、所望の真空雰囲気下での測定評価を行えるようにな
っている。

【００６８】排気ポンプ５６は、ターボポンプ，ドライ
ポンプからなる通常の高真空装置系と、更に、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基体を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。

【００６９】図１１は、図１０に示した真空処理装置を
用いて測定された放出電流Ｉｅ及び素子電流Ｉｆと、素
子電圧Ｖｆとの関係を模式的に示した図である。図１１
においては、放出電流Ｉｅが素子電流Ｉｆに比べて著し
く小さいので、任意単位で示している。尚、縦・横軸と
もリニアスケールである。

【００７０】図１１からも明らかなように、本発明の表
面伝導型電子放出素子は、放出電流Ｉｅに関して次の３
つの特徴的性質を有する。

【００７１】即ち、第１に、本素子はある電圧（閾値電
圧と呼ぶ；図１１中のＶｔｈ）以上の素子電圧を印加す
ると急激に放出電流Ｉｅが増加し、一方閾値電圧Ｖｔｈ
以下では放出電流Ｉｅが殆ど検出されない。つまり、放
出電流Ｉｅに対する明確な閾値電圧Ｖｔｈを持った非線
形素子である。

【００７２】第２に、放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。

【００７３】第３に、アノード電極５４（図１０参照）
に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間
に依存する。つまり、アノード電極５４に捕捉される電
荷量は、素子電圧Ｖｆを印加する時間により制御でき
る。

【００７４】以上の説明より理解されるように、本発明
の表面伝導型電子放出素子は、入力信号に応じて、電子
放出特性を容易に制御できることになる。この性質を利
用すると複数の電子放出素子を配して構成した電子源、
画像形成装置等、多方面への応用が可能となる。

【００７５】図１１においては、素子電流Ｉｆが素子電
圧Ｖｆに対して単調増加する（ＭＩ特性）例を示した
が、素子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型負
性抵抗特性（ＶＣＮＲ特性）を示す場合もある（不図
示）。これらの特性は、前述の工程を制御することで制
御できる。

【００７６】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明の表面伝導型電子放出素
子を複数個基体上に配列し、例えば電子源或は画像形成
装置が構成できる。

【００７７】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。

【００７８】本発明の表面伝導型電子放出素子について
は、前述した通り３つの特性がある。即ち、表面伝導型
電子放出素子からの放出電子は、閾値電圧以上では、対
向する素子電極間に印加するパルス状電圧の波高値と幅
で制御できる。一方、閾値電圧以下では、殆ど放出され
ない。この特性によれば、多数の電子放出素子を配置し
た場合においても、個々の素子にパルス状電圧を適宜印
加すれば、入力信号に応じて、表面伝導型電子放出素子
を選択して電子放出量を制御できる。

【００７９】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図１２を用いて説明する。図１２において、７１は
電子源基板、７２はＸ方向配線、７３はＹ方向配線であ
る。７４は表面伝導型電子放出素子、７５は結線であ
る。

【００８０】ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２，……，Ｄｙｎのｎ
本の配線よりなり、Ｘ方向配線７２と同様に形成され
る。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７
３との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している（ｍ，ｎは、共に正の整
数）。

【００８１】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂ 等で構成
される。例えば、Ｘ方向配線７２を形成した基体７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。

【００８２】表面伝導型電子放出素子７４を構成する一
対の素子電極（不図示）は、それぞれｍ本のＸ方向配線
７２とｎ本のＹ方向配線７３に、導電性金属等からなる
結線７５によって電気的に接続されている。

【００８３】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。

【００８４】Ｘ方向配線７２には、Ｘ方向に配列した表
面伝導型電子放出素子７４の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Ｙ方向配線７３には、Ｙ方向に配列した表面伝導
型電子放出素子７４の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。

【００８５】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００８６】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図１３と図１４
及び図１５を用いて説明する。図１３は、画像形成装置
の表示パネルの一例を示す模式図であり、図１４は、図
１３の画像形成装置に使用される蛍光膜の模式図であ
る。図１５は、ＮＴＳＣ方式のテレビ信号に応じて表示
を行うための駆動回路の一例を示すブロック図である。

【００８７】図１３において、７１は電子放出素子を複
数配した電子源基板、８１は電子源基板７１を固定した
リアプレート、８６はガラス基体８３の内面に蛍光膜８
４とメタルバック８５等が形成されたフェースプレート
である。８２は支持枠であり、該支持枠８２には、リア
プレート８１、フェースプレート８６がフリットガラス
等を用いて接続されている。８８は外囲器であり、例え
ば大気中あるいは窒素中で、４００〜５００℃の温度範
囲で１０分間以上焼成することで、封着して構成され
る。

【００８８】７４は、図１に示したような表面伝導型電
子放出素子である。７２，７３は、表面伝導型電子放出
素子の一対の素子電極と接続されたＸ方向配線及びＹ方
向配線ある。

【００８９】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基体７１の強度を補強する
目的で設けられるため、基体７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基体７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基体７１で外囲器８
８を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器８８を構成することもできる。

【００９０】図１４は、蛍光膜を示す模式図である。蛍
光膜８４は、モノクロームの場合は蛍光体のみで構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列により、ブラックストライプ（図１４（ａ））あるい
はブラックマトリクス（図１４（ｂ））等と呼ばれる黒
色導電材９１と蛍光体９２とから構成することができ
る。ブラックストライプ、ブラックマトリクスを設ける
目的は、カラー表示の場合、必要となる三原色蛍光体の
各蛍光体９２間の塗り分け部を黒くすることで混色等を
目立たなくすることと、蛍光膜８４における外光反射に
よるコントラストの低下を抑制することにある。黒色導
電材９１の材料としては、通常用いられている黒鉛を主
成分とする材料の他、導電性があり、光の透過及び反射
が少ない材料を用いることができる。

【００９１】ガラス基体８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常、「フィルミング」と呼ばれる。）を行い、その
後アルミニウムを真空蒸着等を用いて堆積させることで
作製できる。

【００９２】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。

【００９３】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。

【００９４】図１３に示した画像形成装置は、例えば以
下のようにして製造される。

【００９５】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、１．３×１０^-5Ｐａ程度の真空度
の有機物質の十分に少ない雰囲気にした後、封止が成さ
れる。外囲器８８の封止後の真空度を維持するために、
ゲッター処理を行うこともできる。これは、外囲器８８
の封止を行う直前あるいは封止後に、抵抗加熱あるいは
高周波加熱等を用いた加熱により、外囲器８８内の所定
の位置に配置されたゲッター（不図示）を加熱し、蒸着
膜を形成する処理である。ゲッターは通常Ｂａ等が主成
分であり、該蒸着膜の吸着作用により、例えば１．３×
１０^-3〜１．３×１０^-5Ｐａ以上の真空度を維持するも
のである。ここで、表面伝導型電子放出素子の活性化処
理以降の工程は、適宜設定できる。

【００９６】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１５を用いて説明する。図１５において、
１０１は画像表示パネル、１０２は走査回路、１０３は
制御回路、１０４はシフトレジスタ、１０５はラインメ
モリ、１０６は同期信号分離回路、１０７は変調信号発
生器、Ｖｘ及びＶａは直流電圧源である。

【００９７】表示パネル１０１は、端子Ｄｘ１乃至Ｄｘ
ｍ、端子Ｄｙ１乃至Ｄｙｎ及び高圧端子８７を介して外
部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍに
は、表示パネル１０１内に設けられている電子源、即
ち、ｍ行ｎ列の行列状にマトリクス配線された表面伝導
型電子放出素子群を１行（ｎ素子）づつ順次駆動する為
の走査信号が印加される。端子Ｄｙ１乃至Ｄｙｎには、
前記走査信号により選択された１行の表面伝導型電子放
出素子の各素子の出力電子ビームを制御する為の変調信
号が印加される。高圧端子８７には、直流電圧源Ｖａよ
り、例えば１０Ｋ［Ｖ］の直流電圧が供給されるが、こ
れは表面伝導型電子放出素子から放出される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
為の加速電圧である。

【００９８】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子（図中、Ｓ１乃至Ｓ
ｍで模式的に示している）を備えたものである。各スイ
ッチング素子は、直流電圧電源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接
続される。各スイッチング素子Ｓ１乃至Ｓｍは、制御回
路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作
するものであり、例えばＦＥＴのようなスイッチング素
子を組み合わせることにより構成することができる。

【００９９】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出閾値電圧）に基づ
き、走査されていない素子に印加される駆動電圧が電子
放出閾値電圧以下となるような一定電圧を出力するよう
設定されている。

【０１００】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。

【０１０１】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上ＤＡＴＡ信
号と表した。このＤＡＴＡ信号は、シフトレジスタ１０
４に入力される。

【０１０２】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えてもよ
い。）。シリアル／パラレル変換された画像１ライン分
のデータ（電子放出素子ｎ素子分の駆動データに相当）
は、Ｉｄ１乃至Ｉｄｎのｎ個の並列信号として前記シフ
トレジスタ１０４より出力される。

【０１０３】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調
信号発生器１０７に入力される。

【０１０４】変調信号発生器１０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて、表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Ｄｙ１乃至Ｄｙｎを通じて表示パ
ネル１０１内の表面伝導型電子放出素子に印加される。

【０１０５】前述したように、本発明の電子放出素子は
放出電流Ｉｅに関して以下の基本特性を有している。即
ち、電子放出には明確な閾値電圧Ｖｔｈがあり、Ｖｔｈ
以上の電圧が印加された時のみ電子放出が生じる。電子
放出閾値以上の電圧に対しては、素子への印加電圧の変
化に応じて放出電流も変化する。このことから、本素子
にパルス状の電圧を印加する場合、例えば電子放出閾値
電圧以下の電圧を印加しても電子放出は生じないが、電
子放出閾値電圧以上の電圧を印加する場合には電子ビー
ムが出力される。その際、パルスの波高値Ｖｍを変化さ
せることにより、出力電子ビームの強度を制御すること
が可能である。また、パルスの幅Ｐｗを変化させること
により、出力される電子ビームの電荷の総量を制御する
ことが可能である。

【０１０６】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。

【０１０７】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１０８】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。

【０１０９】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。

【０１１０】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Ｄｘ
１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電圧を印加す
ることにより、電子放出が生じる。高圧端子８７を介し
てメタルバック８５あるいは透明電極（不図示）に高圧
を印加し、電子ビームを加速する。加速された電子は、
蛍光膜８４に衝突し、発光が生じて画像が形成される。

【０１１１】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはＮ
ＴＳＣ方式を挙げたが、入力信号はこれに限られるもの
ではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、これらより
も多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方
式をはじめとする高品位ＴＶ）方式をも採用できる。

【０１１２】次に、前述の梯子型配置の電子源及び画像
形成装置について、図１６及び図１７を用いて説明す
る。

【０１１３】図１６は、梯子型配置の電子源の一例を示
す模式図である。図１６において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄ１〜Ｄ１０であ
り、これらは外部端子として引き出されている。電子放
出素子１１１は、基体１１０上に、Ｘ方向に並列に複数
個配置されている（これを素子行と呼ぶ）。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線Ｄ２〜Ｄ９は、例えばＤ２とＤ３、Ｄ４とＤ５、
Ｄ６とＤ７、Ｄ８とＤ９を一体の同一配線とすることも
できる。

【０１１４】図１７は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ１乃至Ｄｍは容器外端子、Ｇ１乃至Ｇｎは
グリッド電極１２０と接続された容器外端子である。１
１０は各素子行間の共通配線を同一配線とした電子源基
板である。図１７においては、図１３、図１６に示した
部位と同じ部位には、これらの図に付したのと同一の符
号を付している。ここに示した画像形成装置と、図１３
に示した単純マトリクス配置の画像形成装置との大きな
違いは、電子源基板１１０とフェースプレート８６の間
にグリッド電極１２０を備えているか否かである。

【０１１５】図１７においては、基体１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、表面伝導型電子放出素
子１１１から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して１個ずつ円形の開口１２１が設けられてい
る。グリッド電極の形状や配置位置は、図１７に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。

【０１１６】容器外端子Ｄ１乃至Ｄｍ及びグリッド容器
外端子Ｇ１乃至Ｇｎは、不図示の制御回路と電気的に接
続されている。

【０１１７】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。

【０１１８】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。

【０１１９】

【実施例】以下に具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものをも包含する。

【０１２０】［実施例１および比較例１］本発明の第１
実施例として、図１に示した表面伝導型電子放出素子
を、図２〜図５の製造工程に従って作製した例について
説明する。

【０１２１】工程−１絶縁性基体１に、素子電極用薄膜としてＴｉ５０Å、Ｐ
ｔ２５０Åを成膜した。これにレジストをスピンナーコ
ートし、電極パターン用マスクを用いて露光、現像処理
し、レジストの電極パターンを形成した。エッチングに
より余分な薄膜を除去した後、レジストを除去し、素子
電極２，３を得た。（図２（ａ））。

【０１２２】工程−２Ｃｒ膜を全面にスパッタ法により成膜し、その上にレジ
ストをスピンナーコートし、フォトマスクを用いて薄膜
電極（導電性膜）形成のためのパターンを露光した。こ
れを現像して不要なレジストを除去し、エッチングによ
り不要なＣｒ膜を除去して開口部を形成し、残りのレジ
ストを除去した。この上に、スパッタ法により、金属Ｗ
を約１００Å成膜した後、リフトオフによりＣｒ膜と不
要なＷ膜を除去し、金属Ｗからなる薄膜電極（導電性
膜）４を形成した。（図２（ｂ））。

【０１２３】なお、金属Ｗからなる薄膜電極（導電性
膜）４は、Ｃｒ膜を用いたリフトオフ法を用いずに、Ｓ
Ｆ₆ とＨ₂ を用いたドライエッチングによる直接パター
ニングによって形成してもよい。

【０１２４】工程−３素子全面に、高解像度ポジ型電子線レジスト１１を塗布
した。ポジ型レジストの厚さは５００Åとした（図３
（ｃ））。

【０１２５】工程−４素子電極２，３のほぼ中央部を、該素子電極の対向面に
平行するように電子線１２で描画した（図３（ｄ））。
電子線の照射条件は、電子の加速電圧：２０ｋＶ、照射
量：約１μＣ／ｃｍ² とした。このようにして、ポジ型
レジスト１１の一部に、主鎖切断を起こした変質部１３
を形成した。（図３（ｅ））。

【０１２６】工程−５電子線照射部のポジ型レジスト１１を現像液により除去
した（図４（ｆ））。

【０１２７】工程−６ドライエッチングガス１４により、薄膜電極（導電性
膜）４および基体１の一部をエッチングし（図４
（ｇ））、薄膜電極（導電性膜）４のほぼ中央部に狭間
隙を作製した（図４（ｇ））。その後レジスト１１を除
去した（図５（ｉ））。

【０１２８】工程−７アセトン分圧：１×１０^-2Ｐａ、矩形波パルス幅：１０
０μ秒、パルス間隔：１０ｍ秒、パルス波高値：０〜１
４Ｖまで５Ｖ／分で昇圧、の条件下で活性化処理を行っ
た。このようにして、狭間隙部およびその近傍の薄膜電
極（導電性膜）４に炭素および炭素化合物を堆積させて
電子放出部５を形成し、表面伝導型電子放出素子を得
た。（図５（ｊ））。

【０１２９】次に比較例１として、通電フォーミング処
理を行った次の素子を作製した。

【０１３０】まず、上記実施例１の工程−１により、素
子電極２，３を形成した。次に、Ｃｒ膜を全面にスパッ
タ法により成膜し、その上にレジストをスピンナーコー
トし、フォトマスクを用いて導電性膜形成のためのパタ
ーンを露光した。これを現像して不要なレジストを除去
し、エッチングにより不要なＣｒ膜を除去して開口部を
形成し、残りのレジストを除去した。この上に、有機Ｐ
ｄ錯体溶液（奥野製薬（株）製：ＣＣＰ４２３０）をス
ピンナーコートし、３００℃、１２分間熱処理してＰｄ
Ｏ膜を形成した。この塗布・焼成工程を７回繰り返し、
リフトオフによりＣｒ膜と不要なＰｄＯ膜を除去し、Ｐ
ｄＯからなる導電性膜（実施例１の薄膜電極４に対応）
を形成した（形態は図２（ｂ）と同様）。

【０１３１】続いて、以下に示すフォーミング処理を施
した。

【０１３２】素子電極２，３間にパルス電圧を印加し、
導電性膜の一部に電子放出部を形成した。印加した電圧
は、パルス幅：１ｍ秒、パルス間隔１０ｍ秒の三角波パ
ルスであり、パルス高さは０Ｖ〜１４Ｖまで５Ｖ／分で
上昇させた。

【０１３３】その後、実施例１の工程−７に示す条件下
で活性化処理を行い、表面伝導型電子放出素子を得た。

【０１３４】上記のようにして実施例１および比較例１
の素子を複数個作製し、各素子のＩｅ及びＩｆを、図１
０に示した測定系により測定した。印加した電圧は、１
４Ｖの矩形波パルスで、パルス幅０．１ｍ秒、パルス間
隔１０ｍ秒とした。また、アノード電極５４と素子との
距離Ｈは２ｍｍ、引き出し電圧は１ｋＶとした。

【０１３５】Ｉｅ及びＩｆの初期値および駆動による変
化は、素子毎に少しずつ異なるが、一定の時間駆動した
後の電子放出効率（＝Ｉｅ／Ｉｆ）を比較すると、実施
例１が比較例１に対し、約１．５倍程度大きな値を示し
た。これは、素子の耐久性が向上したことを示してい
る。

【０１３６】また、一定の時間駆動した後の電子放出効
率（＝Ｉｅ／Ｉｆ）のバラツキを比較したところ、実施
例１が比較例１の約２／３となっていた。

【０１３７】なお、薄膜状態での融点は不明であるが、
バルク金属としての融点は、Ｗが３６５５℃、Ｐｄが１
５５５℃である。

【０１３８】［実施例２］実施例１と同様にして、図１
に示す表面伝導型電子放出素子を作製した。ただし、薄
膜電極（導電性膜）４として、実施例１で用いたＷの代
わりにＩｒを用いた。

【０１３９】この素子を実施例１と同様に測定、評価し
たところ、一定時間駆動した後の電子放出率（＝Ｉｅ／
Ｉｆ）は、実施例１の素子にはやや及ばないものの、比
較例１の素子と比べると約１．２倍であった。

【０１４０】なお、薄膜状態での融点は不明であるが、
バルク金属としてのＩｒの融点は２４５４℃である。

【０１４１】［実施例３および比較例２］本発明の第３
の実施例として、図１２に示す単純マトリクス配線の電
子源を作製した。電子源の一部の平面図を図１８に示
す。また、図中のＡ−Ａ’断面図を図１９に、この電子
源の製造工程を図２０、図２１に示す。ただし、図１８
〜図２１中で同じ符号を付したものは同じものを示す。
ここで、１５１は層間絶縁層、１５２はコンタクトホー
ルである。以下、製造工程を図２０、図２１に沿って説
明する。

【０１４２】工程−ａ清浄化したガラス基体７１上に厚さ５０ÅのＣｒ膜、厚
さ６０００ÅのＡｕを順次積層し、フォトレジスト（ヘ
キスト社製、ＡＺ１３７０）をスピンナーにより回転、
塗布した後、フォトマスク像を露光、現像して下配線７
２のレジストパターンを形成し、Ａｕ／Ｃｒ堆積膜をウ
ェットエッチングして、所望の形状の下配線７２を形成
した。

【０１４３】工程−ｂ次に、厚さ１０００Åのシリコン酸化膜からなる層間絶
縁性１５１を高周波スパッタ法により堆積した。

【０１４４】工程−ｃ工程−ｂで堆積したシリコン酸化膜にコンタクトホール
１５２を形成するためのフォトレジストパターンを作
り、これをマスクとして層間絶縁性１５１をエッチング
してコンタクトホール１５２を形成した。エッチングは
ＣＦ₄ とＨ₂ ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ
ＩｏｎＥｔｃｈｉｎｇ）法によった。

【０１４５】工程−ｄ素子電極間ギャップとなるべきパターンのフォトレジス
ト（日立化成社製、ＲＤ２０００Ｎ−４１）を形成し、
真空蒸着法によって厚さ５０ÅのＴｉ、１０００ÅのＮ
ｉを順次積層し、上記フォトレジストを有機溶剤で溶解
して余分のＮｉ膜をリフトオフ法により除去し、素子電
極２，３を形成した。素子電極間隔Ｌは２μｍとした。

【０１４６】工程−ｅ素子電極２，３の上に上配線７３のフォトレジストパタ
ーンを形成した後、厚さ５０ÅのＴｉ、３０００ÅのＡ
ｕを順次真空蒸着法により堆積させ、リフトオフ法によ
り不要の部分を除去して所望の形状の上配線７３を形成
した。

【０１４７】工程−ｆ導電性膜のマスクを用いて厚さ１０００ÅのＣｒ膜１５
３を真空蒸着法により堆積・パターニングした。その上
に、スパッタ法により金属Ｗを約１００Å成膜した。

【０１４８】工程−ｇＣｒ膜１５３および薄膜電極（導電性膜）４を酸エッチ
ャントによりエッチングしてパターンを形成した。この
ようにして、素子電極２，３間に金属Ｗからなる薄膜電
極（導電性膜）４を形成した。

【０１４９】なお、ここではＣｒ膜１５３を用いたリフ
トオフ法により薄膜電極（導電性膜）４を形成したが
（工程−ｆ，ｇ）、ＳＦ₆ とＨ₂ を用いたドライエッチ
ングによる直接パターニングによって薄膜電極（導電性
膜）を形成してもよい。

【０１５０】工程−ｈコンタクトホール１５２以外の部分にパターンを形成
し、真空蒸着法を用いて厚さ５０ÅのＴｉ、厚さ５００
０ÅのＡｕを順次堆積させた。リフトオフ法により不要
の部分を除去することにより、コンタクトホール１５２
を埋め込んだ。続いて、実施例１の工程−３〜工程−７
と同様にして電子線リソグラフィー〜活性化処理を行
い、電子放出部５を形成した（図２１（ｈ））。

【０１５１】このようにして、図１８に示したような単
純マトリクス配線の電子源が得られた。

【０１５２】次に比較例２として、通電フォーミング処
理を行った素子を用いた電子源を作製した。

【０１５３】まず、上記実施例３の工程−ａ〜工程−ｅ
と同様にして、基体７１上に下配線７２、素子電極２，
３、上配線７３を形成した（図２０（ａ）〜（ｄ）、図
２１（ｅ））。続いて、以下の工程を行った。

【０１５４】工程−ｆ導電性膜のマスクを用いて厚さ１０００ÅのＣｒ膜１５
３を真空蒸着法により堆積・パターニングした。その上
に、有機パラジウム（奥野製薬（株）製：ＣＣＰ４２３
０）をスピンナーにより回転塗布し、３００℃、１０分
間の加熱焼成処理を施した。

【０１５５】工程−ｇＣｒ膜１５３および焼成後の導電性膜（実施例１の薄膜
電極４に対応）を酸エッチャントによりエッチングして
パターンを形成した。こうして形成されたＰｄ微粒子か
らなる導電性膜の膜厚は１００Å、シート抵抗値は２×
１０⁴ Ω／□であった。このＰｄ微粒子膜は、複数の微
粒子が集合した膜であった。

【０１５６】工程−ｈコンタクトホール１５３以外の部分にパターンを形成
し、真空蒸着法を用いて厚さ５０ÅのＴｉ、厚さ５００
０ÅのＡｕを順次堆積させた。リフトオフ法により不要
の部分を除去することにより、コンタクトホール１５３
を埋め込んだ。続いて、比較例１と同様にしてフォーミ
ング処理および活性化処理を行った。

【０１５７】このようにして、図１８に示したような単
純マトリクス配線の電子源が得られた。

【０１５８】上記実施例３、比較例２の電子源に、図２
２に示すように引き出し電極２２４と蛍光板を取り付
け、全ての素子を時間順次に走査駆動した。表面伝導型
電子放出素子は印加電圧が一定の閾値以下ではほとんど
電流が流れず、電子放出も示さないという非線形な特性
を示す性質を利用し、駆動中のＸ方向配線に駆動パルス
を印加し、点灯するべき素子につながるＹ方向配線をグ
ランドレベルに、他のＹ方向配線をグランドレベルとパ
ルスの最大電圧の中程（半選択電圧）に設定することに
より、所望の位置の素子のみに電子を放出させることが
できる。

【０１５９】図２２の測定系を説明する。２３１は真空
槽であり、不図示の排気系により、６．７×１０^-5Ｐａ
以下に排気されている。２３２は窓、７１は複数の表面
伝導型電子放出素子がマトリクス配線された上記の電子
源基板である。２３６、２３７はそれぞれＸ方向および
Ｙ方向ラインの駆動用配線である。２３３は前記配線に
適当なパルスを印加するドライバーである。２３４は引
き出し電極で、アルミ製の枠に透明電極のＩＴＯ薄膜を
形成したガラスを嵌め込み、その下面に蛍光体を塗布し
たものである。

【０１６０】素子に、駆動電圧１４Ｖ、半選択電圧７Ｖ
となるようにドライバー２３３で矩形波パルスを印加し
た。引き出し電圧は５ｋＶであった。

【０１６１】上記それぞれの電子源を一定時間駆動後、
窓２３２を通して、電子放出による蛍光体の発光を目視
で観測したところ、実施例３の電子源は、比較例２の電
子源に比べて２倍程度の輝度が認められた。上記それぞ
れの電子源を用いて図１３に示す表示パネルを構成し、
本発明の画像表示装置を形成した。

【０１６２】上記工程で作製した電子源基板７１をリア
プレート８１に固定した後、電子源基板７１の５ｍｍ上
方に、フェースプレート８６（ガラス基体８３の内面に
蛍光膜８４とメタルバック８５が形成されている）を支
持枠８２を介して十分に位置合わせをして配置し、フェ
ースプレート８６、支持枠８２、リアプレート８１の接
合部にフリットガラスを塗布し、大気中で４００℃〜５
００℃で１０分以上焼成することで封着した。またリア
プレート８１への電子源基板７１の固定もフリットガラ
スで行なった。

【０１６３】本実施例では蛍光体はストライプ形状（図
１４（ａ）参照）を採用し、ブラックストライプの材料
としては黒鉛を主成分とする材料を用い、ガラス基体８
３に蛍光体を塗布する方法としてはスラリー法を用い
た。

【０１６４】また、蛍光膜８４の内面側に設けられるメ
タルバック８５は、蛍光膜作製後、蛍光膜の内面側表面
の平滑化処理（フィルミング）を行ない、その後Ａｌを
真空蒸着することで作製した。フェースプレート８６に
は、更に蛍光膜８４の導電性を高めるため、蛍光膜８４
の外面側に透明電極が設けられる場合もあるが、本実施
例では、メタルバック８５のみで十分な導電性が得られ
たため省略した。

【０１６５】約４．２×１０^-4Ｐａ程度の真空度で、不
図示の排気管をガスバーナーで熱することで融着し、外
囲器８８の封止を行なった。最後に、封止後の真空度を
維持するために、高周波加熱法でゲッター処理を行なっ
た。

【０１６６】以上のようにして作製した表示パネルの容
器外端子Ｄｘ１〜ＤｘｍないしＤｙ１〜Ｄｙｎ、および
高圧端子８７をそれぞれ必要な駆動系に接続し、画像形
成装置を完成した。各表面伝導型電子放出素子に容器外
端子Ｄｘ１〜ＤｘｍないしＤｙ１〜Ｄｙｎを通じ、走査
信号および変調信号を不図示の信号発生手段によりそれ
ぞれ印加することにより、電子放出を行ない、高圧端子
８７を通じ、メタルバック８５に数ｋＶ以上の高圧を印
加し、電子ビームを加速し、蛍光膜８４に衝突させ、励
起・発光させた。

【０１６７】一定時間駆動後の画像の表示状態を目視で
観測したところ、比較例２で得た電子源を用いた場合に
比べ、実施例３で得た電子源を用いた場合は、良好な画
像表示が得られた。

【０１６８】［実施例４］本発明の第４実施例として、
図１に示した表面伝導型電子放出素子を、図６〜図９の
製造工程に従って作製した例について説明する。

【０１６９】工程−１絶縁性基体１に、素子電極用薄膜としてＴｉ５０Å、Ｐ
ｔ２５０Åを成膜した。これにレジストをスピンナーコ
ートし、電極パターン用マスクを用いて露光、現像処理
し、レジストの電極パターンを形成した。エッチングに
より余分な薄膜を除去した後、レジストを除去し、素子
電極２，３を得た（図６（ａ））。

【０１７０】工程−２素子全面に、高解像度ネガ型電子線レジスト２１を塗布
した。ネガ型レジストの厚さは５００Åとした（図６
（ｂ））。

【０１７１】工程−３素子電極２，３のほぼ中央部を、該素子電極の対向面に
平行するように電子線２２で描画した（図７（ｃ））。
電子線の照射条件は、電子の加速電圧：２０ｋＶ、照射
量：約１μＣ／ｃｍ² とした。このようにして、ポジ型
レジスト２１の一部に、硬化を起こした変質部２３を形
成した。（図７（ｄ））。

【０１７２】工程−４電子線照射部のネガ型レジスト２１を現像し、素子電極
２，３間に変質部２３のみを残した（図８（ｅ））。

【０１７３】工程−５素子電極２，３及び変質部２３を設けた基体１に、金属
Ｗを約１００Å堆積後、その上にレジストをスピンナー
コートし、フォトマスクを用いて薄膜電極（導電性膜）
形成のためのパターンを露光した。これを現像して不要
なレジストを除去し、エッチングにより不要な金属Ｗ膜
を除去して、薄膜電極（導電性膜）４を形成した。（図
８（ｆ））。

【０１７４】なお、金属Ｗからなる薄膜電極（導電性
膜）４は、例えばＣｒ膜を用いたリフトオフ法を用いて
形成してもよい。

【０１７５】工程−６変質部２３及びこの上の金属Ｗ膜を除去した（図９
（ｇ））。

【０１７６】工程−７アセトン分圧：１×１０^-2Ｐａ、矩形波パルス幅：１０
０μ秒、パルス間隔：１０ｍ秒、パルス波高値：０〜１
４Ｖまで５Ｖ／分で昇圧、の条件下で活性化処理を行っ
た。このようにして、狭間隙部およびその近傍の薄膜電
極（導電性膜）４に炭素および炭素化合物を堆積させて
電子放出部５を形成し、表面伝導型電子放出素子を得
た。（図９（ｈ））。

【０１７７】本実施例の素子を複数個作製し、各素子の
Ｉｅ及びＩｆを、図１０に示した測定系により実施例１
と同様に測定した。

【０１７８】Ｉｅ、Ｉｆの初期値および駆動による変化
は、素子毎に少しずつ異なるが、１００時間駆動後の電
子放出効率（＝Ｉｅ／Ｉｆ）及びそのバラツキは、実施
例１の素子と同程度であった。

【０１７９】［実施例５］実施例４と同様にして、図１
に示す表面伝導型電子放出素子を作製した。ただし、薄
膜電極（導電性膜）４として、実施例４で用いたＷの代
わりにＩｒを用いた。

【０１８０】この素子を実施例４と同様に測定、評価し
たところ、１００時間駆動後の電子放出率（＝Ｉｅ／Ｉ
ｆ）は、実施例４の素子にはやや及ばないものの、比較
例１の素子と比べると約１．２倍となった。

【０１８１】［実施例６］実施例３の工程−ａ〜工程−
ｅと同様にして、基体７１上に下配線７２、素子電極
２，３、上配線７３を形成した。次に、実施例４の工程
−２〜工程−７と同様にして、図１８に示したような単
純マトリクス配線の電子源を作製した。

【０１８２】本実施例の電子源について図２３の測定系
で評価したところ、実施例３の電子源と同程度の輝度が
得られた。また、本実施例の電子源を用いて図１３に示
した表示パネルを構成し、本発明の画像表示装置を形成
したところ、良好な画像表示が得られた。

【０１８３】［実施例７］図２３は、実施例３及び実施
例６による本発明の表面伝導型電子放出素子を電子源と
して用いた画像形成装置（ディスプレイパネル）に、例
えばテレビジョン放送を初めとする種々の画像情報源よ
り提供される画像情報を表示できるように構成した本発
明の画像形成装置の一例を示す図である。

【０１８４】図中２０１はディスプレイパネル、１００
１はディスプレイパネルの駆動回路、１００２はディス
プレイコントローラ、１００３はマルチプレクサ、１０
０４はデコーダ、１００５は入出力インターフェース回
路、１００６はＣＰＵ、１００７は画像生成回路、１０
０８及び１００９及び１０１０は画像メモリーインター
フェース回路、１０１１は画像入力インターフェース回
路、１０１２及び１０１３はＴＶ信号受信回路、１０１
４は入力部である。

【０１８５】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０１８６】以下、画像信号の流れに沿って各部の機能
を説明する。

【０１８７】まず、ＴＶ信号受信回路１０１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。

【０１８８】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。

【０１８９】ＴＶ信号受信回路１０１３で受信されたＴ
Ｖ信号は、デコーダ１００４に出力される。

【０１９０】ＴＶ信号受信回路１０１２は、例えば同軸
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるＴＶ信号を受信するための回路である。前記
ＴＶ信号受信回路１０１３と同様に、受信するＴＶ信号
の方式は特に限られるものではなく、また本回路で受信
されたＴＶ信号もデコーダ１００４に出力される。

【０１９１】画像入力インターフェース回路１０１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１００４に出
力される。

【０１９２】画像メモリーインターフェース回路１０１
０は、ビデオテープレコーダー（以下ＶＴＲと略す）に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ１００４に出力される。

【０１９３】画像メモリーインターフェース回路１００
９は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ１
００４に出力される。

【０１９４】画像メモリーインターフェース回路１００
８は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ１００４に入力さ
れる。

【０１９５】入出力インターフェース回路１００５は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるＣＰＵ１００６と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。

【０１９６】画像生成回路１００７は、前記入出力イン
ターフェース回路１００５を介して外部から入力される
画像データや文字・図形情報や、あるいはＣＰＵ１００
６より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。

【０１９７】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によっては
前記入出力インターフェース回路１００５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０１９８】ＣＰＵ１００６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。

【０１９９】例えば、マルチプレクサ１００３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ１
００２に対して制御信号を発生し、画面表示周波数や走
査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路１００７に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出力インターフェース回路１００５を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。

【０２００】尚、ＣＰＵ１００６は、これ以外の目的の
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出力インターフェース回路１００５
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。

【０２０１】入力部１０１４は、前記ＣＰＵ１００６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。

【０２０２】デコーダ１００４は、前記１００７ないし
１０１３より入力される種々の画像信号を３原色信号、
又は輝度信号とＩ信号、Ｑ信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ１００
４は内部に画像メモリーを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。

【０２０３】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路１００７
及びＣＰＵ１００６と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。

【０２０４】マルチプレクサ１００３は、前記ＣＰＵ１
００６より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ１００３
はデコーダ１００４から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路１００１
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、所謂多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。

【０２０５】ディスプレイパネルコントローラ１００２
は、前記ＣＰＵ１００６より入力される制御信号に基づ
き、駆動回路１００１の動作を制御するための回路であ
る。

【０２０６】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路１００１に対して出力する。ディスプレイパネ
ルの駆動方法に関わるものとして、例えば画面表示周波
数や走査方法（例えばインターレースかノンインターレ
ースか）を制御するための信号を駆動回路１００１に対
して出力する。また、場合によっては、表示画像の輝度
やコントラストや色調やシャープネスといった画質の調
整に関わる制御信号を駆動回路１００１に対して出力す
る場合もある。

【０２０７】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１００３から入力される画像信
号と、前記ディスプレイパネルコントローラ１００２よ
り入力される制御信号に基づいて動作するものである。

【０２０８】以上、各部の機能を説明したが、図２３に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル２０１に表示することが可能である。即ち、テレビジ
ョン放送を初めとする各種の画像信号は、デコーダ１０
０４におて逆変換された後、マルチプレクサ１００３に
おいて適宜選択され、駆動回路１００１に入力される。
一方、デイスプレイコントローラ１００２は、表示する
画像信号に応じて駆動回路１００１の動作を制御するた
めの制御信号を発生する。駆動回路１００１は、上記画
像信号と制御信号に基づいてディスプレイパネル２０１
に駆動信号を印加する。これにより、ディスプレイパネ
ル２０１において画像が表示される。これらの一連の動
作は、ＣＰＵ１００６により統括的に制御される。

【０２０９】本画像形成装置においては、前記デコーダ
１００４に内蔵する画像メモリや、画像生成回路１００
７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。

【０２１０】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。

【０２１１】図２３に示した表示装置は、本発明の技術
的思想に基づいて種々の変形が可能である。例えば図２
３の構成要素の内、使用目的上必要のない機能に関わる
回路は省いても差し支えない。また、これとは逆に、使
用目的によっては更に構成要素を追加してもよい。例え
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ、音声マイク、照明機、モデムを含む
送受信回路等を構成要素に追加するのが好適である。

【０２１２】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子ビーム源とするディスプレイパネ
ルの薄型化が容易であるため、表示装置の奥行きを小さ
くすることができる。それに加えて、大面積化が容易で
輝度が高く視野角特性にも優れるため、臨場感あふれ迫
力に富んだ画像を視認性良く表示することが可能であ
る。

【０２１３】更に、本発明の電子源は各表面伝導型電子
放出素子間での電子放出特性が均一であるため、形成さ
れる画像の画質が高く、また高精細な画像の表示も可能
である。

【０２１４】

【発明の効果】以上説明したように、本発明の電子放出
素子の製造方法によれば、活性化処理前の亀裂（狭間隙
部）の位置及び形状を均一に制御することができる。こ
のため、電子放出部の位置及び形状を制御することがで
きると共に、従来のように亀裂幅の不均一に伴う活性化
不良の問題が解消され、極めて良好な電子放出特性を有
する電子放出素子を再現性良く実現し得る。

【０２１５】また、本発明の電子放出素子の製造方法
は、通電フォーミングを必要としないため、亀裂形成が
困難であった高融点物質を導電性膜の材料に用いること
ができると共に、より膜厚の大きい導電性膜を用いるこ
ともでき、より安定な特性を有する電子放出素子が実現
される。

【０２１６】また、本発明による電子放出素子を複数用
いて構成した電子源・画像形成装置においては、均一な
電子ビームが得られ、輝度のばらつきの無い高品位な画
像表示を実現し得ると共に、より耐久性の高い装置が実
現される。

【図面の簡単な説明】

【図１】本発明の製造方法による電子放出素子の一例を
模式的に示した図である。

【図２】本発明第一の製造方法を説明するための図であ
る。

【図３】本発明第一の製造方法を説明するための図であ
る。

【図４】本発明第一の製造方法を説明するための図であ
る。

【図５】本発明第一の製造方法を説明するための図であ
る。

【図６】本発明第二の製造方法を説明するための図であ
る。

【図７】本発明第二の製造方法を説明するための図であ
る。

【図８】本発明第二の製造方法を説明するための図であ
る。

【図９】本発明第二の製造方法を説明するための図であ
る。

【図１０】本発明の電子放出素子の電子放出特性を評価
するための測定評価系を示す概略図である。

【図１１】本発明の表面伝導型電子放出素子の電子放出
特性を示す図である。

【図１２】本発明の単純マトリクス配置の電子源の一例
を示す模式図である。

【図１３】本発明の画像形成装置の表示パネルの一例を
示す模式図である。

【図１４】表示パネルにおける蛍光膜の一例を示す模式
図である。

【図１５】本発明の画像形成装置にＮＴＳＣ方式のテレ
ビ信号に応じて表示を行うための駆動回路の一例を示す
ブロック図である。

【図１６】本発明の梯子型配置の電子源の一例を示す模
式図である。

【図１７】本発明の画像形成装置の表示パネルの一例を
示す模式図である。

【図１８】実施例３及び実施例６のマトリクス配線した
電子源の一部を示す模式図である。

【図１９】図１８のＡ−Ａ’断面模式図である。

【図２０】図１８の電子源の製造工程図である。

【図２１】図１８の電子源の製造工程図である。

【図２２】実施例３及び実施例６の電子源の測定系を示
す模式図である。

【図２３】実施例７における画像形成装置のブロック図
である。

【図２４】従来例の表面伝導型電子放出素子の平面図で
ある。

【符号の説明】

１基体２，３素子電極４薄膜電極（導電性膜）５電子放出部１１ポジ型レジスト１２電子線１３電子線によりポジ型レジストが変質した部分１４ドライエッチングガス２１ネガ型レジスト２２電子線２３電子線によりネガ型レジストが変質した部分５０素子電流Ｉｆを測定するための電流計５１電子放出素子に素子電圧Ｖｆを印加するための電
源５２電子放出部５より放出される放出電流Ｉｅを測定
するための電流計５３アノード電極５４に電圧を印加するための高圧電
源５４電子放出部５より放出される電子を捕捉するため
のアノード電極５５真空容器５６排気ポンプ７１電子源基板７２Ｘ方向配線７３Ｙ方向配線７４表面伝導型電子放出素子７５結線８１リアプレート８２支持枠８３ガラス基体８４蛍光膜８５メタルバック８６フェースプレート８７高圧端子８８外囲器９１黒色導電材９２蛍光体１０１表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器Ｖｘ，Ｖａ直流電圧源１１０電子源基板１１１電子放出素子１１２電子放出素子を配線するための共通配線１２０グリッド電極１２１電子が通過するための開口１５１層間絶縁層１５２コンタクトホール１５３Ｃｒ膜

Claims

【特許請求の範囲】

【請求項１】狭間隙を介して対向する電極の間に、電
子放出部を有する電子放出素子の製造方法において、前記狭間隙を、ポジ型レジストを用いた電子線リソグラ
フィーにより形成することを特徴とする電子放出素子の
製造方法。
【請求項２】狭間隙を介して対向する電極の間に、電
子放出部を有する電子放出素子の製造方法において、前記狭間隙を、ネガ型レジストを用いた電子線リソグラ
フィーにより形成することを特徴とする電子放出素子の
製造方法。
【請求項３】前記狭間隙を形成した後に、有機物質の
ガス雰囲気中で前記電極間に電圧を印加する活性化工程
を有することを特徴とする請求項１又は２に記載の電子
放出素子の製造方法。
【請求項４】請求項１〜３のいずれかに記載の方法に
て製造されたことを特徴とする電子放出素子。
【請求項５】前記電極の主成分が、タングステンであ
ることを特徴とする請求項４に記載の電子放出素子。
【請求項６】前記電極の間隔が、０．５μｍ以下であ
ることを特徴とする請求項４に記載の電子放出素子。
【請求項７】前記電極の間隙に、炭素を主成分とする
堆積物が形成されていることを特徴とする請求項４に記
載の電子放出素子。
【請求項８】基体上に、複数の電子放出素子が配列さ
れた電子源の製造方法において、前記電子放出素子を、
請求項１〜３のいずれかに記載の方法にて製造すること
を特徴とする電子源の製造方法。
【請求項９】基体上に、複数の電子放出素子が配列さ
れた電子源において、前記電子放出素子が、請求項４〜
７のいずれかに記載の電子放出素子であることを特徴と
する電子源。
【請求項１０】前記複数の電子放出素子が、マトリク
ス状に配線されていることを特徴とする請求項９に記載
の電子源。
【請求項１１】前記複数の電子放出素子が、梯子状に
配線されていることを特徴とする請求項９に記載の電子
源。
【請求項１２】基体上に、複数の電子放出素子が配列
された電子源と、該電子源から放出される電子線の照射
により画像を形成する画像形成部材とを有する画像形成
装置の製造方法において、前記電子源を、請求項８に記
載の方法にて製造することを特徴とする画像形成装置の
製造方法。
【請求項１３】基体上に、複数の電子放出素子が配列
された電子源と、該電子源から放出される電子線の照射
により画像を形成する画像形成部材とを有する画像形成
装置において、前記電子源が、請求項９〜１１のいずれ
かに記載の電子源であることを特徴とする画像形成装
置。