JPH1012139A

JPH1012139A - 電子放出素子及びその製造方法、並びに該電子放出素子を用いた電子源、画像形成装置

Info

Publication number: JPH1012139A
Application number: JP17872796A
Authority: JP
Inventors: Kazuya Miyazaki; 和也宮崎
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-06-20
Filing date: 1996-06-20
Publication date: 1998-01-16

Abstract

(57)【要約】【課題】高品位画像形成装置を実現し得る電子ビーム
源としての電子放出素子を提供する。【解決手段】素子電極２，３間に、電子放出部５を有
する導電性膜４を備える電子放出素子の製造方法におい
て、導電性膜４上の脆性物質に熱応力によって形成され
た亀裂パターンを利用して、導電性膜４に電子放出部を
形成する。【効果】均一な亀裂形態を持った電子放出亀裂の位置
制御が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子及び
その製造方法、該電子放出素子を多数個配置してなる電
子源、該電子源を用いて構成した表示装置や露光装置等
の画像形成装置に関する。

【０００２】

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の２種類が知られてい
る。冷陰極電子放出素子には電界放出型（以下、「ＦＥ
型」と称す。）、金属／絶縁層／金属型（以下、「ＭＩ
Ｍ型」と称す。）や表面伝導型電子放出素子等が有る。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄＷ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍｉｓ
ｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎ
Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“ＰｈｙｓｉｃａｌＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍ
ｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙｂ
ｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉ
ｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅｌｅｃ
ｔｒｏｎＰｈｙｓ．，１０，１２９０（１９６５）等
に開示されたものがある。

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ_２薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ_２Ｏ_３
／ＳｎＯ_２薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌａ
ｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎ
ｓ．ＥＤＣｏｎｆ．”，５１９（１９７５）］、カー
ボン薄膜によるもの［荒木久他：真空、第２６巻、第
１号、２２頁（１９８３）］等が報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成を図１
８に模式的に示す。同図において１は基板である。４は
導電性膜で、Ｈ型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部５が形成される。尚、図中の
素子電極間隔Ｌは、０．５〜１ｍｍ、Ｗ’は、０．１ｍ
ｍで設定されている。

【０００８】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜４を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部５を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜４の両端に電圧を印加通電し、導電性膜４を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部５を形成する処
理である。尚、電子放出部５では導電性膜４の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。

【０００９】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。

【００１０】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯子型配置とも呼ぶ）した電子源が挙
げられる（例えば、特開昭６４−３１３３２号公報、特
開平１−２８３７４９号公報、同２−２５７５５２号公
報）。

【００１１】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【００１２】

【発明が解決しようとする課題】表面伝導型電子放出素
子における従来の通電フォーミングによる電子放出部の
形成方法には、次のような問題点があった。

【００１３】即ち、通電フォーミングでは、電子放出部
の形成される位置や形状が、導電性膜の膜厚や抵抗の僅
かな不均一性により大きく影響を受けて、電子放出部の
位置や形状を精度良く制御し難く、このことは素子の特
性を均一に制御する上で困難をもたらす。特に複数の電
子放出素子を配置した電子源や、それを用いた画像形成
装置を作製した場合、電子放出量のばらつき、輝点の形
状や明るさのばらつき、さらには輝点の位置ずれが生じ
る場合がある。

【００１４】また、画像形成装置に用いる電子源のよう
に、同一基板上に多数の電子放出素子を作製する場合、
全素子を通電フォーミングするには比較的長い時間を必
要としていた。

【００１５】本発明は、上記問題を鑑み、均一で良好な
電子放出特性を実現する電子放出素子、かかる電子放出
素子を簡易な製造工程で実現し得る製造方法、更には、
より高品位な画像を形成し得る画像形成装置を提供する
ことを目的とするものである。

【００１６】

【課題を解決するための手段】上記の目的を達成すべく
成された本発明の構成は、以下の通りである。

【００１７】即ち、本発明の第一は、基体上に形成され
た一対の素子電極間に、電子放出部を有する導電性膜を
備える電子放出素子の製造方法において、前記導電性膜
に電子放出部を形成する工程は、該導電性膜上に脆性物
質を形成する工程と、該脆性物質に熱応力による亀裂パ
ターンを形成する工程と、該亀裂パターンを導電性膜に
転写する工程を含むことを特徴とする電子放出素子の製
造方法にある。

【００１８】上記本発明第一の製造方法は、さらにその
特徴として、「前記脆性物質としてフォトレジストを用
いる」こと、「前記脆性物質としてポリマーを用いる」
こと、「前記導電性膜上に脆性物質を形成する工程にお
いて、前記亀裂パターンを制御するためのパターンを、
脆性物質に形成しておく」こと、「前記亀裂パターンを
制御するために前記脆性物質に形成されるパターンは、
素子電極間の中心に関して対称な一対の半紡垂形のパタ
ーンである」こと、「前記亀裂パターンを導電性膜に転
写する工程は、前記脆性物質をマスクとして導電性膜を
エッチングする工程を含む」こと、をも含むものであ
る。。

【００１９】また、本発明の第二は、上記本発明第一の
製造方法によって得られたことを特徴とする電子放出素
子にある。

【００２０】上記本発明第二の電子放出素子は、さらに
その特徴として、「前記脆性物質の亀裂パターンを前記
導電性膜に転写して得られた電子放出部が、直線状のパ
ターンを有する」こと、「前記脆性物質の亀裂パターン
を前記導電性膜に転写して得られた電子放出部が、振動
パターンを有する」こと、「表面伝導型電子放出素子で
ある」こと、をも含むものである。

【００２１】また、本発明の第三は、入力信号に応じて
電子を放出する電子源であって、上記本発明第二の電子
放出素子を、同一基体上に複数個配置したことを特徴と
する電子源にある。

【００２２】上記本発明第三の電子源は、さらにその特
徴として、「前記電子放出素子の複数が梯子状に配置さ
れており、個々の電子放出素子の両素子電極が並列に二
本の行配線に接続されており、更に変調手段を有する」
こと、「前記複数の電子放出素子がマトリクス状に配置
されており、個々の電子放出素子の一方の素子電極を行
配線に接続し、個々の電子放出素子の他方の素子電極を
前記行配線と直交する列配線に接続した」こと、をも含
むものである。

【００２３】更に、本発明の第四は、入力信号に基づい
て画像を形成する装置であって、少なくとも、上記本発
明第三の電子源と、画像形成部材とによって構成された
ことを特徴とする画像形成装置にある。

【００２４】本発明によれば、脆性物質の種類、膜厚、
急冷方法等のパラメーターを変えることにより、直線、
振動等の中から所望の亀裂形状パターンを選択できる。
特に、脆性物質に亀裂パターンの位置を制御するための
パターンを予め形成しておくことにより、電子放出部
を、導電性膜の所望の位置に形成することができる。

【００２５】また、電子放出素子を複数個配置した電子
源、あるいは該電子源を用いた画像形成装置では、従来
の通電フォーミングによって電子放出部を作製した場合
と比較して、フォーミング工程に要する時間を大幅に短
縮でき、またコストを低く抑えることができる。

【００２６】以上本発明の電子放出素子の製造方法によ
れば、均一な形態を持った電子放出部の位置制御が可能
であり、ひいては均一な電子放出特性を有する電子放出
素子の作製が可能であり、さらにこれを複数個配置した
画像形成装置では、プロセス簡略化、低コスト化が実現
できる。

【００２７】

【発明の実施の形態】次に、本発明の好ましい実施態様
を示す。

【００２８】本発明を適用し得る電子放出素子は、先述
したような冷陰極型の電子放出素子に分類される表面伝
導型の電子放出素子である。

【００２９】本発明を適用し得る表面伝導型電子放出素
子の基本的構成には大別して、平面型と垂直型がある。

【００３０】まず、平面型の表面伝導型電子放出素子に
ついて説明する。

【００３１】図１は、本発明の平面型表面伝導型電子放
出素子の一構成例を示す模式図であり、図１（ａ）は平
面図、図１（ｂ）は縦断面図である。図１において、１
は基板、２と３は素子電極、４は導電性膜、５は電子放
出部である。

【００３２】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ₂ を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。

【００３３】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ、Ｃ
ｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等
の金属或は合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ
−Ａｇ等の金属或は金属酸化物とガラス等から構成され
る印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。

【００３４】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜４の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Ｌは、好ましくは、数百ｎｍから数
百μｍの範囲とすることができ、より好ましくは、素子
電極間に印加する電圧等を考慮して数μｍから数十μｍ
の範囲とすることができる。

【００３５】素子電極長さＷは、電極の抵抗値、電子放
出特性を考慮して、数μｍから数百μｍの範囲とするこ
とができる。素子電極２，３の膜厚ｄは、数十ｎｍから
数μｍの範囲とすることができる。

【００３６】尚、図１に示した構成だけでなく、基板１
上に、導電性膜４、対向する素子電極２，３の順に積層
した構成とすることもできる。

【００３７】導電性膜４を構成する材料としては、例え
ばＰｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，
Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐ
ｄＯ，ＳｎＯ₂ ，Ｉｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂ Ｏ₃ 等の
酸化物、ＨｆＢ₂ ，ＺｒＢ₂，ＬａＢ₆ ，ＣｅＢ₆ ，Ｙ
Ｂ₄ ，ＧｄＢ₄ 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，
ＴａＣ，ＳｉＣ，ＷＣなどの炭化物、ＴｉＮ，ＺｒＮ，
ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等
が挙げられる。

【００３８】導電性膜４には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極２，３へのステップカバ
レージ、素子電極２，３間の抵抗値等を考慮して適宜設
定されが、通常は、数Å〜数百ｎｍの範囲とするのが好
ましく、より好ましくは１ｎｍ〜５０ｎｍの範囲とする
のが良い。その抵抗値は、Ｒｓが１０² から１０⁷ Ω／
□の値である。なおＲｓは、幅がｗで長さがｌの薄膜の
長さ方向に測定した抵抗Ｒを、Ｒ＝Ｒｓ（ｌ／ｗ）とお
いたときの値である。

【００３９】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（いくつかの微粒子が集合し、
全体として島状構造を形成している場合も含む）をとっ
ている。微粒子の粒径は、数Åから数百ｎｍの範囲、好
ましくは、１ｎｍから２０ｎｍの範囲である。

【００４０】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。

【００４１】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。

【００４２】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。

【００４３】例えば、「実験物理学講座１４表面・微
粒子」（木下是雄編、共立出版１９８６年９月１日発
行）では、「本稿で微粒子と言うときにはその直径がだ
いたい２〜３μｍ程度から１０ｎｍ程度までとし、特に
超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎ
ｍ程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ２２〜２６行目）と記述されて
いる。

【００４４】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。

【００４５】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”（ｕｌｔｒａｆｉｎｅｐａｒｔｉｃｌｅ）と呼
ぶことにした。すると１個の超微粒子はおよそ１００〜
１０⁸ 個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」（「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編；三田出版１９８８年２ページ１〜４行目）／
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される１個の粒子は、ふつうクラスター
と呼ばれる」（同書２ページ１２〜１３行目）。

【００４６】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜１ｎｍ程度、上限は数μｍ
程度のものを指すこととする。

【００４７】電子放出部５は、導電性膜４の一部に形成
された亀裂領域により構成され、後述する亀裂形成手法
に依存したものとなる。電子放出部５の内部には、数Å
から数十ｎｍの範囲の粒径の導電性微粒子が存在する場
合もある。この導電性微粒子は、導電性膜４を構成する
材料の元素の一部、あるいは全ての元素を含有するもの
となる。電子放出部５及びその近傍の導電性膜４には、
炭素あるいは炭素化合物を有する場合もある。

【００４８】次に、垂直型の表面伝導型電子放出素子に
ついて説明する。

【００４９】図２は、本発明の垂直型の表面伝導型電子
放出素子の一構成例を示す模式図であり、図１に示した
部位と同じ部位には図１に付した符号と同一の符号を付
している。２１は段差形成部である。基板１、素子電極
２及び３、導電性膜４、電子放出部５は、前述した平面
型表面伝導型電子放出素子の場合と同様の材料で構成す
ることができる。段差形成部２１は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ₂ 等の絶縁性材料
で構成することができる。段差形成部２１の膜厚は、先
に述べた平面型表面伝導型電子放出素子の素子電極間隔
Ｌに対応し、数百ｎｍから数十μｍの範囲とすることが
できる。この膜厚は、段差形成部の製法、及び、素子電
極間に印加する電圧を考慮して設定されるが、数十ｎｍ
から数μｍの範囲が好ましい。

【００５０】導電性膜４は、素子電極２及び３と段差形
成部２１作製後に、該素子電極２，３の上に積層され
る。

【００５１】本発明の表面伝導型電子放出素子の製造方
法としては様々な方法があるが、その一例を図３に基づ
いて説明する。尚、図３においても図１に示した部位と
同じ部位には図１に付した符号と同一の符号を付してい
る。

【００５２】１）基板１を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて基板１上に素子電極２，３を形成する（図３
（ａ））。

【００５３】２）素子電極２，３を設けた基板１上に、
有機金属溶液を塗布して、有機金属膜を形成する。有機
金属溶液には、前述の導電性膜４の材料の金属を主元素
とする有機化合物の溶液を用いることができる。有機金
属膜を加熱焼成処理し、リフトオフ、エッチング等によ
りパターニングし、導電性膜４を形成する（図３
（ｂ））。ここでは、有機金属溶液の塗布法を挙げて説
明したが、導電性膜４の形成法はこれに限られるもので
はなく、真空蒸着法、スパッタ法、化学的気相堆積法、
分散塗布法、ディッピング法、スピンナー法等を用いる
こともできる。

【００５４】３）続いて、導電性膜４上に形成した脆性
物質に、熱応力により亀裂パターンを形成し、かかる亀
裂パターンを利用して導電性膜４に電子放出部５を形成
する（図３（ｃ））。ここでは脆性物質としてフォトレ
ジストを用いた例を示すが、脆性物質はこれに限られる
ものではなく、ＬＢ法等によって形成したポリ乳酸等の
ポリマーなども用いることができる。

【００５５】先ず、導電性膜のパターニングまで終了し
た基板に、スピンナー法等によりフォトレジストを塗布
する。このときレジストの膜厚は、スピンナーの回転数
を変化させて亀裂パターン形成に最適な値を適宜選択す
る。フォトレジストとしては、ネガタイプ、ポジタイプ
にかかわらず一般に市販されているものを用いることが
可能であるが、一般に良好な亀裂パターンを形成するに
は可塑性の小さいものが選ばれる。

【００５６】次に、プリベーク、露光を行い、ポストベ
ーク後にレジストに亀裂が進行しやすいパターンを形成
する。例えば、亀裂パターンを素子電極中央に形成する
場合には、図１５に示す様な、素子電極２，３間の中心
に関して対称な、一対の半紡垂形のパターンを形成す
る。ポストベークは１２０〜１６０℃で３０分程度行
い、この後２０℃まで急冷して所望の亀裂パターンをレ
ジストに形成する（図１６参照）。かかる亀裂パターン
は、レジストの種類、膜厚等によって直線亀裂又は振動
亀裂等が制御性良く形成される。レジストに亀裂パター
ンを形成した後は、レジストをマスクとしたエッチング
により導電性膜４に当該亀裂パターンを転写し、レジス
トを剥離する。このようにして、導電性膜４に位置及び
形状が制御された電子放出部５を形成することができ
る。

【００５７】尚、導電性膜４として金属酸化物又は、金
属と金属酸化物の混合物を用いた場合には、導電性膜の
寄生抵抗を低く抑えて、より多くの電子放出電流が得ら
れるように、電子放出部５を形成した導電性膜４の還元
処理を行うのが好ましい。この場合、還元処理による未
フォーミングの導電性膜４の抵抗値の変化を予め観察し
ておき、抵抗変化率が１Ω／ｍｉｎ以下となって抵抗値
がほぼ飽和し、導電性膜がほぼ完全に還元されるのに要
する時間を調べておき、それに合わせて還元処理を終了
することができる。あるいは、抵抗モニタ用の未フォー
ミング素子を同時に設置し、この素子の抵抗を測定し
て、終了時点を判断してもよい。

【００５８】４）導電性膜４に電子放出部５を形成した
素子には、活性化工程と呼ばれる処理を施すのが好まし
い。この活性化工程により、素子電流Ｉｆ，放出電流Ｉ
ｅを、著しく変化させることができる。

【００５９】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、素子電極２，３間にパルスの印加
を繰り返すことで行うことができる。この雰囲気は、例
えば油拡散ポンプやロータリーポンプなどを用いて真空
容器内を排気した場合に雰囲気内に残留する有機ガスを
利用して形成することができる他、イオンポンプなどに
より一旦十分に排気した真空中に適当な有機物質のガス
を導入することによっても得られる。このときの好まし
い有機物質のガス圧は、前述の素子電極の形態、真空容
器の形状や、有機物質の種類などにより異なるため、場
合に応じ適宜設定される。適当な有機物質としては、ア
ルカン、アルケン、アルキンの脂肪族炭化水素類、芳香
族炭化水素類、アルコール類、アルデヒド類、ケトン
類、アミン類、フェノール、カルボン、スルホン酸等の
有機酸類等を挙げることが出来、具体的には、メタン、
エタン、プロパンなどＣ_n Ｈ_2n+2で表される飽和炭化水
素、エチレン、プロピレンなどＣ_n Ｈ_2n等の組成式で表
される不飽和炭化水素、ベンゼン、トルエン、メタノー
ル、エタノール、ホルムアルデヒド、アセトアルデヒ
ド、アセトン、メチルエチルケトン、メチルアミン、エ
チルアミン、フェノール、蟻酸、酢酸、プロピオン酸等
が使用できる。この処理により、雰囲気中に存在する有
機物質から、炭素あるいは炭素化合物が素子上に堆積
し、素子電流Ｉｆ，放出電流Ｉｅが、著しく変化するよ
うになる。

【００６０】炭素及び炭素化合物とは、例えばグラファ
イト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するもの
で、ＨＯＰＧはほぼ完全なグラファイト結晶構造、ＰＧ
は結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、
ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさら
に大きくなったものを指す。）、非晶質カーボン（アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。）であり、その膜
厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎ
ｍ以下の範囲とすることがより好ましい。

【００６１】活性化工程の終了判定は、素子電流Ｉｆと
放出電流Ｉｅを測定しながら、適宜行うことができる。
なお、パルス幅、パルス間隔、パルス波高値などは適宜
設定される。

【００６２】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。

【００６３】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素あるいは炭素化合物がほぼ
新たに堆積しない分圧で１×１０^-8Ｔｏｒｒ以下が好ま
しく、さらには１×１０^-10 Ｔｏｒｒ以下が特に好まし
い。さらに真空容器内を排気するときには、真空容器全
体を加熱して、真空容器内壁や、電子放出素子に吸着し
た有機物質分子を排気しやすくするのが好ましい。この
ときの加熱条件は、８０〜２００℃好ましくは１５０℃
以上で、できるだけ長時間処理するのが望ましいが、特
にこの条件に限るものではなく、真空容器の大きさや形
状、電子放出素子の構成などの諸条件により適宜選ばれ
る条件により行う。真空容器内の圧力は極力低くするこ
とが必要で、１〜３×１０^-7Ｔｏｒｒ以下が好ましく、
さらには１×１０^-8Ｔｏｒｒ以下が特に好ましい。

【００６４】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、結果として素子電流Ｉｆ，放出電流Ｉｅ
が、安定する。

【００６５】上述した工程を経て得られた本発明を適用
可能な電子放出素子の基本特性について、図４，図５を
参照しながら説明する。

【００６６】図４は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図４においても、図１に示した部
位と同じ部位には図１に付した符号と同一の符号を付し
ている。

【００６７】図４において、５５は真空容器であり、５
６は排気ポンプである。真空容器５５内には電子放出素
子が配されている。また、５１は電子放出素子に素子電
圧Ｖｆを印加するための電源、５０は素子電極２，３間
を流れる素子電流Ｉｆを測定するための電流計、５４は
素子の電子放出部５より放出される放出電流Ｉｅを捕捉
するためのアノード電極、５３はアノード電極５４に電
圧を印加するための高圧電源、５２は電子放出部５より
放出される放出電流Ｉｅを測定するための電流計であ
る。一例として、アノード電極５４の電圧を１ｋＶ〜１
０ｋＶの範囲とし、アノード電極５４と電子放出素子と
の距離Ｈを２ｍｍ〜８ｍｍの範囲として測定を行うこと
ができる。

【００６８】真空容器５５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。

【００６９】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより２００℃まで加熱
できる。従って、この真空処理装置を用いると、前述の
活性化処理以降の工程も行うことができる。

【００７０】図５は、図４に示した真空処理装置を用い
て測定された放出電流Ｉｅ及び素子電流Ｉｆと、素子電
圧Ｖｆとの関係を模式的に示した図である。図５におい
ては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。

【００７１】図５からも明らかなように、本発明を適用
可能な表面伝導型電子放出素子は、放出電流Ｉｅに関し
て次の３つの特徴的性質を有する。

【００７２】即ち、第１に、本素子はある電圧（閾値電
圧と呼ぶ；図５中のＶｔｈ）以上の素子電圧を印加する
と急激に放出電流Ｉｅが増加し、一方閾値電圧Ｖｔｈ以
下では放出電流Ｉｅが殆ど検出されない。つまり、放出
電流Ｉｅに対する明確な閾値電圧Ｖｔｈを持った非線形
素子である。

【００７３】第２に、放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。

【００７４】第３に、アノード電極５４（図４参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。つまり、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖｆを印加する時間により制御できる。

【００７５】以上の説明より理解されるように、本発明
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。

【００７６】図５においては、素子電流Ｉｆが素子電圧
Ｖｆに対して単調増加する（以下、「ＭＩ特性」とい
う。）例を示したが、素子電流Ｉｆが素子電圧Ｖｆに対
して電圧制御型負性抵抗特性（以下、「ＶＣＮＲ特性」
という。）を示す場合もある（不図示）。これらの特性
は、前述の工程を制御することで制御できる。

【００７７】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明を適用可能な表面伝導型
電子放出素子を複数個基板上に配列し、例えば電子源あ
るいは、画像形成装置が構成できる。

【００７８】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。

【００７９】本発明を適用可能な表面伝導型電子放出素
子については、前述した通り３つの特性がある。即ち、
表面伝導型電子放出素子からの放出電子は、閾値電圧以
上では、対向する素子電極間に印加するパルス状電圧の
波高値と幅で制御できる。一方、閾値電圧以下では、殆
ど放出されない。この特性によれば、多数の電子放出素
子を配置した場合においても、個々の素子にパルス状電
圧を適宜印加すれば、入力信号に応じて、表面伝導型電
子放出素子を選択して電子放出量を制御できる。

【００８０】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図６を用いて説明する。図６において、７１は電子
源基板、７２はＸ方向配線、７３はＹ方向配線である。
７４は表面伝導型電子放出素子、７５は結線である。

【００８１】ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２，……，Ｄｙｎのｎ
本の配線よりなり、Ｘ方向配線７２と同様に形成され
る。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７
３との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している（ｍ，ｎは、共に正の整
数）。

【００８２】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂ 等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。

【００８３】表面伝導型電子放出素子７４を構成する一
対の素子電極（不図示）は、それぞれｍ本のＸ方向配線
７２とｎ本のＹ方向配線７３に、導電性金属等からなる
結線７５によって電気的に接続されている。

【００８４】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。

【００８５】Ｘ方向配線７２には、Ｘ方向に配列した表
面伝導型電子放出素子７４の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Ｙ方向配線７３には、Ｙ方向に配列した表面伝導
型電子放出素子７４の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。

【００８６】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００８７】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図７と図８及び
図９を用いて説明する。図７は、画像形成装置の表示パ
ネルの一例を示す模式図であり、図８は、図７の画像形
成装置に使用される蛍光膜の模式図である。図９は、Ｎ
ＴＳＣ方式のテレビ信号に応じて表示を行うための駆動
回路の一例を示すブロック図である。

【００８８】図７において、７１は電子放出素子を複数
配した電子源基板、８１は電子源基板７１を固定したリ
アプレート、８６はガラス基板８３の内面に蛍光膜８４
とメタルバック８５等が形成されたフェースプレートで
ある。８２は支持枠であり、該支持枠８２には、リアプ
レート８１、フェースプレート８６がフリットガラス等
を用いて接続されている。８８は外囲器であり、例えば
大気中あるいは窒素中で、４００〜５００℃の温度範囲
で１０分間以上焼成することで、封着して構成される。

【００８９】７４は、図１に示したような電子放出素子
である。７２，７３は、表面伝導型電子放出素子の一対
の素子電極と接続されたＸ方向配線及びＹ方向配線あ
る。

【００９０】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板７１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板７１で外囲器８
８を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器８８を構成することもできる。

【００９１】図８は、蛍光膜を示す模式図である。蛍光
膜８４は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ（図８（ａ））あるいはブ
ラックマトリクス（図８（ｂ））等と呼ばれる黒色導電
材９１と蛍光体９２とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体の各蛍光体
９２間の塗り分け部を黒くすることで混色等を目立たな
くすることと、蛍光膜８４における外光反射によるコン
トラストの低下を抑制することにある。黒色導電材９１
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。

【００９２】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常、「フィルミング」と呼ばれる。）を行い、その
後Ａｌを真空蒸着等を用いて堆積させることで作製でき
る。

【００９３】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。

【００９４】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。

【００９５】図７に示した画像形成装置は、例えば以下
のようにして製造される。

【００９６】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、１０^-7Ｔｏｒｒ程度の真空度の有
機物質の十分に少ない雰囲気にした後、封止が成され
る。外囲器８８の封止後の真空度を維持するために、ゲ
ッター処理を行うこともできる。これは、外囲器８８の
封止を行う直前あるいは封止後に、抵抗加熱あるいは高
周波加熱等を用いた加熱により、外囲器８８内の所定の
位置に配置されたゲッター（不図示）を加熱し、蒸着膜
を形成する処理である。ゲッターは通常Ｂａ等が主成分
であり、該蒸着膜の吸着作用により、例えば１×１０^-7
Ｔｏｒｒ以上の真空度を維持するものである。ここで、
表面伝導型電子放出素子の活性化処理以降の工程は適宜
設定できる。

【００９７】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図９を用いて説明する。図９において、１０
１は画像表示パネル、１０２は走査回路、１０３は制御
回路、１０４はシフトレジスタ、１０５はラインメモ
リ、１０６は同期信号分離回路、１０７は変調信号発生
器、Ｖｘ及びＶａは直流電圧源である。

【００９８】表示パネル１０１は、端子Ｄｘ１乃至Ｄｘ
ｍ、端子Ｄｙ１乃至Ｄｙｎ及び高圧端子８７を介して外
部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍに
は、表示パネル１０１内に設けられている電子源、即
ち、ｍ行ｎ列の行列状にマトリクス配線された表面伝導
型電子放出素子群を１行（ｎ素子）づつ順次駆動する為
の走査信号が印加される。端子Ｄｙ１乃至Ｄｙｎには、
前記走査信号により選択された１行の表面伝導型電子放
出素子の各素子の出力電子ビームを制御する為の変調信
号が印加される。高圧端子８７には、直流電圧源Ｖａよ
り、例えば１０Ｋ［Ｖ］の直流電圧が供給されるが、こ
れは表面伝導型電子放出素子から放出される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
為の加速電圧である。

【００９９】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子（図中、Ｓ１乃至Ｓ
ｍで模式的に示している）を備えたものである。各スイ
ッチング素子は、直流電圧電源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接
続される。各スイッチング素子Ｓ１乃至Ｓｍは、制御回
路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作
するものであり、例えばＦＥＴのようなスイッチング素
子を組み合わせることにより構成することができる。

【０１００】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出閾値電圧）に基づ
き、走査されていない素子に印加される駆動電圧が電子
放出閾値電圧以下となるような一定電圧を出力するよう
設定されている。

【０１０１】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。

【０１０２】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上ＤＡＴＡ信
号と表した。このＤＡＴＡ信号は、シフトレジスタ１０
４に入力される。

【０１０３】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えてもよ
い。）。シリアル／パラレル変換された画像１ライン分
のデータ（電子放出素子ｎ素子分の駆動データに相当）
は、Ｉｄ１乃至Ｉｄｎのｎ個の並列信号として前記シフ
トレジスタ１０４より出力される。

【０１０４】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調
信号発生器１０７に入力される。

【０１０５】変調信号発生器１０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて、表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Ｄｙ１乃至Ｄｙｎを通じて表示パ
ネル１０１内の表面伝導型電子放出素子に印加される。

【０１０６】前述したように、本発明を適用可能な電子
放出素子は放出電流Ｉｅに関して以下の基本特性を有し
ている。即ち、電子放出には明確な閾値電圧Ｖｔｈがあ
り、Ｖｔｈ以上の電圧が印加された時のみ電子放出が生
じる。電子放出閾値以上の電圧に対しては、素子への印
加電圧の変化に応じて放出電流も変化する。このことか
ら、本素子にパルス状の電圧を印加する場合、例えば電
子放出閾値電圧以下の電圧を印加しても電子放出は生じ
ないが、電子放出閾値電圧以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させることにより、出力電子ビームの強度を制
御することが可能である。また、パルスの幅Ｐｗを変化
させることにより、出力される電子ビームの電荷の総量
を制御することが可能である。

【０１０７】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。

【０１０８】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１０９】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。

【０１１０】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。

【０１１１】このような構成をとり得る本発明を適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Ｄｘ１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電
圧を印加することにより、電子放出が生じる。高圧端子
８７を介してメタルバック８５あるいは透明電極（不図
示）に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜８４に衝突し、発光が生じて画像が形
成される。

【０１１２】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついてはＮＴＳＣ方式を挙げたが、入力信号はこれに限
られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、
これらよりも多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０１１３】次に、前述の梯子型配置の電子源及び画像
形成装置について、図１０及び図１１を用いて説明す
る。

【０１１４】図１０は、梯子型配置の電子源の一例を示
す模式図である。図１０において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄ１〜Ｄ１０であ
り、これらは外部端子として引き出されている。電子放
出素子１１１は、基板１１０上に、Ｘ方向に並列に複数
個配置されている（これを素子行と呼ぶ）。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線Ｄ２〜Ｄ９は、例えばＤ２とＤ３を一体の同一配
線とすることもできる。

【０１１５】図１１は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ１乃至Ｄｍは容器外端子、Ｇ１乃至Ｇｎは
グリッド電極１２０と接続された容器外端子である。１
１０は各素子行間の共通配線を同一配線とした電子源基
板である。図１１においては、図７、図１０に示した部
位と同じ部位には、これらの図に付したのと同一の符号
を付している。ここに示した画像形成装置と、図７に示
した単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板１１０とフェースプレート８６の間にグ
リッド電極１２０を備えているか否かである。

【０１１６】図１１においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、表面伝導型電子放出素
子１１１から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して１個ずつ円形の開口１２１が設けられてい
る。グリッド電極の形状や配置位置は、図１１に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。

【０１１７】容器外端子Ｄ１乃至Ｄｍ及びグリッド容器
外端子Ｇ１乃至Ｇｎは、不図示の制御回路と電気的に接
続されている。

【０１１８】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。

【０１１９】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。

【０１２０】

【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれら実施例に限定されるものでは
なく、本発明の目的が達成される範囲内での各要素の置
換や設計変更がなされたものをも包含する。

【０１２１】［実施例１］本実施例に係わる基本的な表
面伝導型電子放出素子の構成は、図１（ａ），（ｂ）の
平面図及び断面図と同様である。図１において、１は基
板、２と３は素子電極、４は導電性膜、５は電子放出部
である。

【０１２２】本実施例に係る表面伝導型電子放出素子の
製造法は、基本的には図３と同様であり、以下、図１及
び図３を用いて、本実施例に係る素子の基本的な構成及
び製造法を順を追って説明する。尚、基板上には同一形
状の素子を４個形成した。

【０１２３】工程−ａ清浄化した青板ガラス上に、厚さ０．５μｍのシリコン
酸化膜をスパッタ法で形成し、これを基板１として用い
る。かかる基板１上に、素子電極パターンに対応する開
口部を有するフォトレジスト（ＲＤ−２０００Ｎ−４１
／日立化成社製）のマスクパターンを形成し、真空蒸着
により、厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＮｉを順
次堆積した。フォトレジストを有機溶剤で溶解し、Ｎｉ
／Ｔｉ膜をリフトオフして、素子電極２，３を形成した
（図３（ａ））。素子電極の間隔Ｌは３μｍ、素子電極
幅Ｗは３００μｍである。

【０１２４】工程−ｂ上記素子に厚さ１００ｎｍのＣｒ膜を真空蒸着により形
成し、フォトリソグラフィー技術により、導電性膜のパ
ターンに対応する開口部を設け、導電性膜形成のための
Ｃｒマスクを形成した。その上に有機Ｐｄ（ｃｃｐ４２
３０／奥野製薬（株）製）をスピンナーを用いて塗布
し、３００℃で１０分間の加熱処理を行い、ＰｄＯを主
成分とする導電性膜を形成した。この膜の厚さは、１０
ｎｍであった。続いて、Ｃｒマスクをウエットエッチン
グで除去し、ＰｄＯ微粒子膜をリフトオフすることによ
り所望のパターンを有する導電性膜４を形成した（図３
（ｂ））。該導電性膜４の抵抗値は、Ｒｓ＝２×１０⁴
Ω／□であった。

【０１２５】工程−ｃ次に、導電性膜４上の脆性物質を急冷することにより形
成した亀裂パターンを利用してフォーミングを行う。

【０１２６】先ず、フォトレジスト（ＡＺ１３７０／ヘ
キスト社製）をスピンナーにより回転塗布し、８０℃で
２０分程度プリベークした。このときのレジスト膜厚は
０．３〜０．５μｍであった。つづいてフォトマスク像
を露光、現像して、レジストに亀裂が進行しやすいパタ
ーンを形成し、１６０℃で３０分程度のポストベーク
後、２０℃まで急冷して振動亀裂パターンを形成した。
振動亀裂の波長は主にレジスト膜厚と素子電極間隔Ｌに
よって決定されるが、このときの亀裂波長は約６μｍ、
振幅は約２μｍ、亀裂幅は約５０ｎｍであった。さら
に、エッチングして、亀裂に対応する部分の導電性膜を
除去することにより導電性膜４に亀裂パターンを転写
し、レジストを剥離し、電子放出部５を形成した。

【０１２７】工程−ｄ次に、上記基板１を図４の真空処理装置の真空容器５５
内に設置し、導電性膜４の還元処理を行った。

【０１２８】先ず、真空容器５５内の雰囲気を真空ポン
プにて排気し、十分な真空度に達した後、室温において
水素を１Ｔｏｒｒの分圧で導入して約１時間保持した。
このとき抵抗モニタ用の未フォーミング素子の導電性膜
はほぼ完全に還元され、Ｐｄ金属の微粒子に変化し、導
電性膜の抵抗値は、Ｒｓ＝５×１０² Ω／□であった。

【０１２９】工程−ｅ次に、水素を排気し、真空容器５５内にアセトンを１×
１０^-4Ｔｏｒｒ導入し、１素子づつ素子電極２，３間に
電圧を印加して活性化を行った。活性化の電圧波形は、
パルス幅１ｍｓ、パルス間隔１０ｍｓの両極の矩形波
で、波高値を±１０Ｖから１６Ｖまで３．３ｍＶ／ｓで
徐々に増加させた。

【０１３０】以上のように作製した電子放出素子の特性
を、上述の図４の真空処理装置を用いて測定した。な
お、アノード電極５４と素子との距離Ｈを４ｍｍ、アノ
ード電極の電位を１ｋＶ、測定時の真空容器５５内の真
空度を１×１０^-6Ｔｏｒｒとした。

【０１３１】素子電極２，３間に１４Ｖを印加した測定
では、３素子の平均で素子電流Ｉｆ＝２．０ｍＡ±５
％、放出電流Ｉｅ＝１．８μＡ±４．５％であった。一
方、従来の通電フォーミングによって作製した素子で
は、素子電流Ｉｆ＝１．９ｍＡ±１３％、放出電流Ｉｅ
＝１．５μＡ±１５％であった。

【０１３２】以上のように、脆性物質を急冷することに
より形成した亀裂パターンを利用したフォーミング工程
を施した本発明の素子は、従来の通電フォーミングによ
って作製した素子と比較して、素子特性の均一性に関し
て優位であることが示された。

【０１３３】［実施例２］本実施例は、多数の表面伝導
型電子放出素子を単純マトリクス配置した電子源を用い
て、画像形成装置を作製した例である。

【０１３４】複数の導電性膜がマトリクス配線された基
板の一部の平面図を図１２に示す。また、図中のＡ−
Ａ’断面図を図１３に示す。但し、図１２、図１３で同
じ符号で示したものは、同じ部材を示す。ここで１は基
板、２と３は素子電極、４は導電性膜、５は電子放出部
である。７２は図６のＤｘｍに対応するＸ方向配線（下
配線とも呼ぶ）、７３は図６のＤｙｎに対応するＹ方向
配線（上配線とも呼ぶ）、１４１は層間絶縁層、１４２
は素子電極２と下配線７２との電気的接続のためのコン
タクトホールである。

【０１３５】先ず、本実施例の電子源基板の製造方法
を、図１４を用いて工程順に従って具体的に説明する。
尚、以下に説明する工程−ａ〜ｈは、それぞれ図１４の
（ａ）〜（ｈ）に対応する。

【０１３６】工程−ａ清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板１上に、真空蒸着法に
より、厚さ５ｎｍのＣｒ、厚さ６００ｎｍのＡｕを順次
積層した後、フォトレジスト（ＡＺ１３７０／ヘキスト
社製）をスピンナーにより回転塗布、ベークした後、フ
ォトマスク像を露光、現像して、下配線のレジストパタ
ーンを形成し、Ａｕ／Ｃｒ堆積膜をウエットエッチング
して、所望の形状の下配線７２を形成した。

【０１３７】工程−ｂ次に、厚さ１．０μｍのシリコン酸化膜からなる層間絶
縁層１４１をＲＦスパッタ法により堆積した。

【０１３８】工程−ｃ工程ｂで堆積したシリコン酸化膜にコンタクトホール１
４２を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層１４１をエッチングしてコ
ンタクトホール１４２を形成した。エッチングはＣＦ₄
とＨ₂ ガスを用いたＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎ
Ｅｔｃｈｉｎｇ）法によった。

【０１３９】工程−ｄその後、素子電極２，３と素子電極間ギャップとなるべ
きパターンをフォトレジスト（ＲＤ−２０００Ｎ−４１
／日立化成社製）で形成し、真空蒸着法により、厚さ５
ｎｍのＴｉ、厚さ１００ｎｍのＮｉを順次堆積した。フ
ォトレジストパターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ
堆積膜をリフトオフし、素子電極間隔Ｌが２０μｍ、素
子電極幅Ｗが３００μｍの素子電極２，３を形成した。

【０１４０】工程−ｅ素子電極２，３の上に上配線７３のフォトレジストパタ
ーンを形成した後、厚さ５ｎｍのＴｉ、厚さ５００ｎｍ
のＡｕを順次真空蒸着により堆積し、リフトオフにより
不要な部分を除去して、所望の形状の上配線７３を形成
した。

【０１４１】工程−ｆ次に、スパッタ法で厚さ１０ｎｍのＰｄ膜を成膜し、フ
ォトレジスト（ＡＺ１３７０／ヘキスト社製）をスピン
ナーにより回転塗布、ベークした後、フォトマスク像を
露光、現像して、導電性膜４のレジストパターンを形成
し、ドライエッチングして、所望の形状の導電性膜４を
形成した。

【０１４２】工程−ｇ次に、導電性膜４上の脆性物質を急冷することにより形
成した亀裂パターンを利用してフォーミングを行う。

【０１４３】先ず、フォトレジスト（ＡＺ１３７０／ヘ
キスト社製）をスピンナーにより回転塗布し、８０℃で
２０分程度プリベークした。このときのレジスト膜厚は
０．３〜０．５μｍであった。つづいてフォトマスク像
を露光、現像して、レジストに亀裂が進行しやすいパタ
ーンを形成し、１６０℃で３０分程度のポストベーク
後、２０℃まで急冷して振動亀裂パターンを形成した。
このときの亀裂波長は約６μｍ、振幅は約２μｍ、亀裂
幅は約５０ｎｍであった。さらに、エッチングにより導
電性膜４に亀裂パターンを転写し、レジストを剥離し、
電子放出部５を形成した。

【０１４４】工程−ｈコンタクトホール１４２部分以外にレジストパターンを
形成し、真空蒸着により厚さ５ｎｍのＴｉ、厚さ５００
ｎｍのＡｕを順次堆積した。リフトオフにより不要な部
分を除去することにより、コンタクトホール１４２を埋
め込んだ。

【０１４５】以上の工程により、基板１上に、下配線７
２、層間絶縁層１４１、上配線７３、素子電極２，３、
電子放出部５を有する導電性膜４を形成した。

【０１４６】次に、以上のようにして作製した複数の導
電性膜４がマトリクス配線された基板１（図１２）を用
いて画像形成装置を作製した。作製手順を図７と図８を
用いて説明する。

【０１４７】先ず、上記複数の導電性膜４がマトリクス
配線された基板１（図１２）をリアプレート８１上に固
定した後、基板１の５ｍｍ上方に、フェースプレート８
６（ガラス基板８３の内面に蛍光膜８４とメタルバック
８５が形成されて構成される）を支持枠８２を介して配
置し、フェースプレート８６、支持枠８２、リアプレー
ト８１の接合部にフリットガラスを塗布し、大気中で４
００℃で１５分間焼成することで封着した（図７）。な
お、リアプレート８１への基板１の固定もフリットガラ
スで行った。

【０１４８】この大気中４００℃・１５分間焼成で、電
子放出部５を有する導電性膜４（パラジウム膜）は一部
酸化され、また微粒子が分散配置された状態となった。
この微粒子の平均粒径は３０Åであった。

【０１４９】蛍光膜８４は、カラーを実現するために、
ストライプ形状（図８（ａ）参照）の蛍光体とし、先に
ブラックストライプを形成し、その間隙部にスラリー法
により各色蛍光体９２を塗布して蛍光膜８４を作製し
た。ブラックストライプの材料としては、通常よく用い
られている黒鉛を主成分とする材料を用いた。

【０１５０】また、蛍光膜８４の内面側にはメタルバッ
ク８５を設けた。メタルバック８５は、蛍光膜８４の作
製後、蛍光膜８４の内面側表面の平滑化処理（通常、フ
ィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸
着することで作製した。

【０１５１】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極を設ける場合もあるが、本実施例ではメタルバック８
５のみで十分な導電性が得られたので省略した。

【０１５２】前述の封着を行う際、カラーの場合は各色
蛍光体９２と電子放出素子７４とを対応させなくてはい
けないため、十分な位置合わせを行った。

【０１５３】工程−ｉ次に、外囲器８８内の雰囲気を排気管（不図示）を通じ
真空ポンプにて排気し、十分な真空度に達した後、室温
において水素を１Ｔｏｒｒの分圧で導入して約１時間保
持し、一部酸化されている導電性膜４の還元処理を行っ
た。このとき抵抗モニタ用の未フォーミング素子はほぼ
完全に還元され、Ｐｄ金属の微粒子膜に変化し、導電性
膜の抵抗値は、Ｒｓ＝５×１０² Ω／□となった。

【０１５４】工程−ｊ次に、外囲器８８内にアセトンを１×１０^-4Ｔｏｒｒ導
入し、容器外端子Ｄｘ１乃至Ｄｘｍ及びＤｙ１乃至Ｄｙ
ｎを通じ１ラインづつ素子電極２，３間に電圧を印加し
て活性化を行った。この際、容器外端子の選択はランダ
ムに行った。電圧印加するラインの選択は、電圧印加装
置と容器外端子との間にスイッチング装置を設けて行っ
た。活性化の電圧波形は、パルス幅１ｍｓ、パルス間隔
１０ｍｓの両極の矩形波で、波高値を±１０Ｖから１６
Ｖまで３．３ｍＶ／ｓで徐々に増加させた。

【０１５５】工程−ｋ次に、外囲器８８内のアセトンを排気し、外囲器を１５
０℃で１０時間加熱した。

【０１５６】次に、１０^-6Ｔｏｒｒ程度の真空度で、不
図示の排気管を加熱溶着して封じ切った。最後に、高周
波加熱によりパネル内に設置したゲッター（不図示）を
加熱し、蒸着膜を形成処理した。ゲッターはＢａ等を主
成分とした。

【０１５７】以上の工程で作製したパネル内の素子Ａの
特性を把握するために、フォーミング工程のみ従来の通
電フォーミングによって作製したパネル内の素子Ｂと、
電子放出特性の比較を行った。電子放出特性は、メタル
バック８５の電位を１ｋＶとし、素子電極間への印加電
圧として１３．５Ｖ、パルス幅０．１ｍｓ、１００Ｈｚ
の矩形波を用い、素子電流Ｉｆと放出電流Ｉｅを測定し
て行った。

【０１５８】本発明によるパネル内の素子Ａでは、素子
電流Ｉｆの最大値及び最小値は夫々１．０５ｍＡ，０．
９７ｍＡ、放出電流Ｉｅの最大値及び最小値は夫々１．
１５μＡ，１．１０μＡであった。一方、従来の通電フ
ォーミングによって作製したパネル内の素子Ｂでは、Ｉ
ｆの最大値及び最小値は夫々１．１２ｍＡ，０．８７ｍ
Ａ、放出電流Ｉｅの最大値及び最小値は夫々０．９９μ
Ａ，０．７１μＡであった。

【０１５９】以上のように、素子Ａは素子Ｂと比較し
て、素子特性の均一性に関して優位であることが示され
た。

【０１６０】以上のようにして作製したパネルの容器外
端子Ｄｘ１乃至ＤｘｍとＤｙ１乃至Ｄｙｎ及び高圧端子
８７に、図９に示した駆動回路を接続して画像形成装置
を完成し、ＮＴＳＣ方式のＴＶ信号に応じて表示を行っ
た。尚、本実施例における表示画像の変調方式には、パ
ルス幅変調方式を用いた。

【０１６１】上記本発明による画像形成装置において、
各表面伝導型電子放出素子に容器外端子Ｄｘ１乃至Ｄｘ
ｍとＤｙ１乃至Ｄｙｎを通じ電圧を印加することにより
電子放出させ、高圧端子８７を通じてメタルバック８５
に高圧を印加して、電子ビームを加速し、蛍光膜８４に
衝突させ、励起・発光させることで、低電圧駆動、低消
費電力で、良好な画像を表示することができた。

【０１６２】［実施例３］本実施例では、脆性物質を急
冷することにより形成した亀裂パターンを利用したフォ
ーミング工程において、脆性物質としてＬＢ法で形成し
たポリマーを用いた例を説明する。

【０１６３】製造方法は、工程−ｇ以外は実施例２と同
様である。

【０１６４】工程−ｇ先ず、ＬＢ法によりポリ乳酸（ＰＬＡ）を約２０ｎｍ成
膜した。さらに、フォトレジスト（ＡＺ１３７０／ヘキ
スト社製）をスピンナーにより回転塗布、ベークした
後、フォトマスク像を露光、現像して、ＰＬＡに亀裂が
進行しやすいパターンを形成し、ドライエッチングして
ＰＬＡのエッチングを行った後、レジストを剥離した。
引き続き、１４０℃で３０分程度ベーク後、２０℃まで
急冷してＰＬＡに振動亀裂パターンを形成した。このと
きの亀裂波長は約４μｍ、振幅は約１μｍ、亀裂幅は約
６０ｎｍであった。さらに、エッチングにより導電性膜
４に亀裂パターンを転写した後、ＵＶ／Ｏ₃ アッシング
装置で室温で３時間アッシングすることによりＰＬＡを
剥離した。

【０１６５】以上の工程で作製したパネル内の素子Ａの
特性を把握するために、フォーミング工程のみ従来の通
電フォーミングによって作製したパネル内の素子Ｂと、
電子放出特性の比較を行った。電子放出特性は、メタル
バック８５の電位を１ｋＶとし、素子電極間への印加電
圧として１３．５Ｖ、パルス幅０．１ｍｓ、１００Ｈｚ
の矩形波を用い、素子電流Ｉｆと放出電流Ｉｅを測定し
て行った。

【０１６６】本発明によるパネル内の素子Ａでは、素子
電流Ｉｆの最大値及び最小値は夫々１．０５ｍＡ，０．
９６０ｍＡ、放出電流Ｉｅの最大値及び最小値は夫々
１．１４μＡ，１．０７μＡであった。一方、従来の通
電フォーミングによって作製したパネル内の素子Ｂで
は、Ｉｆの最大値及び最小値は夫々１．１５ｍＡ，０．
８７ｍＡ、放出電流Ｉｅの最大値及び最小値は夫々０．
９９μＡ，０．７０μＡであった。

【０１６７】以上のように、素子Ａは素子Ｂと比較し
て、素子特性の均一性に関して優位であることが示され
た。

【０１６８】以上のようにして作製したパネルの容器外
端子Ｄｘ１乃至ＤｘｍとＤｙ１乃至Ｄｙｎ及び高圧端子
８７に、図９に示した駆動回路を接続して画像形成装置
を完成し、ＮＴＳＣ方式のＴＶ信号に応じて表示を行っ
た。尚、本実施例における表示画像の変調方式にも、パ
ルス幅変調方式を用いた。

【０１６９】上記本発明による画像形成装置において、
各表面伝導型電子放出素子に容器外端子Ｄｘ１乃至Ｄｘ
ｍとＤｙ１乃至Ｄｙｎを通じ電圧を印加することにより
電子放出させ、高圧端子８７を通じてメタルバック８５
に１０ｋＶ以上の高圧を印加して、電子ビームを加速
し、蛍光膜８４に衝突させ、励起・発光させることで、
低電圧駆動、低消費電力で、良好な画像を表示すること
ができた。

【０１７０】［実施例４］図１７は、実施例２及び実施
例３による本発明の表面伝導型電子放出素子を電子源と
して用いたディスプレイパネル（図７）に、例えばテレ
ビジョン放送を初めとする種々の画像情報源より提供さ
れる画像情報を表示できるように構成した本発明の画像
形成装置の一例を示す図である。

【０１７１】図中２０１はディスプレイパネル、１００
１はディスプレイパネルの駆動回路、１００２はディス
プレイコントローラ、１００３はマルチプレクサ、１０
０４はデコーダ、１００５は入出力インターフェース回
路、１００６はＣＰＵ、１００７は画像生成回路、１０
０８及び１００９及び１０１０は画像メモリーインター
フェース回路、１０１１は画像入力インターフェース回
路、１０１２及び１０１３はＴＶ信号受信回路、１０１
４は入力部である。

【０１７２】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０１７３】以下、画像信号の流れに沿って各部の機能
を説明する。

【０１７４】まず、ＴＶ信号受信回路１０１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。

【０１７５】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。

【０１７６】ＴＶ信号受信回路１０１３で受信されたＴ
Ｖ信号は、デコーダ１００４に出力される。

【０１７７】ＴＶ信号受信回路１０１２は、例えば同軸
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるＴＶ信号を受信するための回路である。前記
ＴＶ信号受信回路１０１３と同様に、受信するＴＶ信号
の方式は特に限られるものではなく、また本回路で受信
されたＴＶ信号もデコーダ１００４に出力される。

【０１７８】画像入力インターフェース回路１０１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１００４に出
力される。

【０１７９】画像メモリーインターフェース回路１０１
０は、ビデオテープレコーダー（以下ＶＴＲと略す）に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ１００４に出力される。

【０１８０】画像メモリーインターフェース回路１００
９は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ１
００４に出力される。

【０１８１】画像メモリーインターフェース回路１００
８は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ１００４に入力さ
れる。

【０１８２】入出力インターフェース回路１００５は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるＣＰＵ１００６と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。

【０１８３】画像生成回路１００７は、前記入出力イン
ターフェース回路１００５を介して外部から入力される
画像データや文字・図形情報や、あるいはＣＰＵ１００
６より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。

【０１８４】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によっては
前記入出力インターフェース回路１００５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０１８５】ＣＰＵ１００６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。

【０１８６】例えば、マルチプレクサ１００３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ１
００２に対して制御信号を発生し、画面表示周波数や走
査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路１００７に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出力インターフェース回路１００５を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。

【０１８７】尚、ＣＰＵ１００６は、これ以外の目的の
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出力インターフェース回路１００５
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。

【０１８８】入力部１０１４は、前記ＣＰＵ１００６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。

【０１８９】デコーダ１００４は、前記１００７ないし
１０１３より入力される種々の画像信号を３原色信号、
又は輝度信号とＩ信号、Ｑ信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ１００
４は内部に画像メモリーを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。

【０１９０】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路１００７
及びＣＰＵ１００６と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。

【０１９１】マルチプレクサ１００３は、前記ＣＰＵ１
００６より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ１００３
はデコーダ１００４から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路１００１
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、所謂多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。

【０１９２】ディスプレイパネルコントローラ１００２
は、前記ＣＰＵ１００６より入力される制御信号に基づ
き、駆動回路１００１の動作を制御するための回路であ
る。

【０１９３】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路１００１に対して出力する。ディスプレイパネ
ルの駆動方法に関わるものとして、例えば画面表示周波
数や走査方法（例えばインターレースかノンインターレ
ースか）を制御するための信号を駆動回路１００１に対
して出力する。また、場合によっては、表示画像の輝度
やコントラストや色調やシャープネスといった画質の調
整に関わる制御信号を駆動回路１００１に対して出力す
る場合もある。

【０１９４】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１００３から入力される画像信
号と、前記ディスプレイパネルコントローラ１００２よ
り入力される制御信号に基づいて動作するものである。

【０１９５】以上、各部の機能を説明したが、図１７に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル２０１に表示することが可能である。即ち、テレビジ
ョン放送を初めとする各種の画像信号は、デコーダ１０
０４におて逆変換された後、マルチプレクサ１００３に
おいて適宜選択され、駆動回路１００１に入力される。
一方、デイスプレイコントローラ１００２は、表示する
画像信号に応じて駆動回路１００１の動作を制御するた
めの制御信号を発生する。駆動回路１００１は、上記画
像信号と制御信号に基づいてディスプレイパネル２０１
に駆動信号を印加する。これにより、ディスプレイパネ
ル２０１において画像が表示される。これらの一連の動
作は、ＣＰＵ１００６により統括的に制御される。

【０１９６】本画像形成装置においては、前記デコーダ
１００４に内蔵する画像メモリや、画像生成回路１００
７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。

【０１９７】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。

【０１９８】図１７に示した表示装置は、本発明の技術
的思想に基づいて種々の変形が可能である。例えば図１
７の構成要素の内、使用目的上必要のない機能に関わる
回路は省いても差し支えない。また、これとは逆に、使
用目的によっては更に構成要素を追加してもよい。例え
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ、音声マイク、照明機、モデムを含む
送受信回路等を構成要素に追加するのが好適である。

【０１９９】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子ビーム源とするディスプレイパネ
ルの薄型化が容易であるため、表示装置の奥行きを小さ
くすることができる。それに加えて、大面積化が容易で
輝度が高く視野角特性にも優れるため、臨場感あふれ迫
力に富んだ画像を視認性良く表示することが可能であ
る。また、安定で制御された電子放出特性と、低電圧、
低消費電力駆動が実現された電子ビーム源を用いたこと
により、低消費電力で、低電圧駆動が可能な、従来の表
示装置と比較してより均一で明るく高品位なカラーフラ
ットテレビが、実現された。

【０２００】

【発明の効果】以上説明した様に、本発明によれば、導
電性膜上の脆性物質に熱応力により形成した亀裂パター
ンを利用してフォーミングすることにより、均一な形態
を持った電子放出部の位置制御が可能であり、ひいては
均一な電子放出特性を有する電子放出素子の作製が可能
である。

【０２０１】また、電子放出素子を複数個配置した電子
源、あるいは該電子源を用いた画像形成装置では、各電
子放出素子の電子放出特性の均一化が実現され、輝度む
ら・輝度低下等の画像品位の低下の問題も解消され、高
品位な画像を表示することができる。更には、従来の通
電フォーミングによって電子放出部を作製する場合と比
較して、プロセスの簡略化、低コスト化が実現できる。

【図面の簡単な説明】

【図１】本発明の電子放出素子の一例である平面型表面
伝導型電子放出素子を模式的に示した図である。

【図２】本発明の電子放出素子の一例である垂直型表面
伝導型電子放出素子を模式的に示した図である。

【図３】図１の電子放出素子の製造方法の一例を説明す
るための図である。

【図４】本発明の電子放出素子の製造に用いることので
きる真空処理装置（測定評価装置）の一例を示す概略構
成図である。

【図５】本発明の表面伝導型電子放出素子の放出電流Ｉ
ｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な
例を示す図である。

【図６】本発明の適用可能な単純マトリクス配置の電子
源の一例を示す模式図である。

【図７】本発明の適用可能な画像形成装置の表示パネル
の一例を示す模式図である。

【図８】表示パネルにおける蛍光膜の一例を示す模式図
である。

【図９】画像形成装置にＮＴＳＣ方式のテレビ信号に応
じて表示を行うための駆動回路の一例を示すブロック図
である。

【図１０】本発明の適用可能な梯子型配置の電子源の一
例を示す模式図である。

【図１１】本発明の適用可能な画像形成装置の表示パネ
ルの一例を示す模式図である。

【図１２】実施例２及び実施例３のマトリクス配線した
電子源の一部を示す模式図である。

【図１３】図１２のＡ−Ａ’断面模式図である。

【図１４】図１２の電子源の製造工程図である。

【図１５】熱応力によりレジストに亀裂パターンを形成
する際に採用できるレジストパターンの一例を示す模式
図である。

【図１６】熱応力によりレジストに形成された亀裂パタ
ーンを示す模式図である。

【図１７】実施例４における画像形成装置のブロック図
である。

【図１８】従来例の表面伝導型電子放出素子の平面図で
ある。

【符号の説明】

１基板２，３素子電極４導電性膜５電子放出部２１段差形成部５０素子電流Ｉｆを測定するための電流計５１電子放出素子に素子電圧Ｖｆを印加するための電
源５２電子放出部５より放出される放出電流Ｉｅを測定
するための電流計５３アノード電極５４に電圧を印加するための高圧電
源５４電子放出部５より放出される電子を捕捉するため
のアノード電極５５真空容器５６排気ポンプ７１電子源基板７２Ｘ方向配線７３Ｙ方向配線７４表面伝導型電子放出素子７５結線８１リアプレート８２支持枠８３ガラス基板８４蛍光膜８５メタルバック８６フェースプレート８７高圧端子８８外囲器９１黒色導電材９２蛍光体１０１表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器Ｖｘ，Ｖａ直流電圧源１１０電子源基板１１１電子放出素子１１２電子放出素子を配線するための共通配線１２０グリッド電極１２１電子が通過するための開口１４１層間絶縁層１４２コンタクトホール

Claims

【特許請求の範囲】

【請求項１】基体上に形成された一対の素子電極間
に、電子放出部を有する導電性膜を備える電子放出素子
の製造方法において、前記導電性膜に電子放出部を形成する工程は、該導電性
膜上に脆性物質を形成する工程と、該脆性物質に熱応力
による亀裂パターンを形成する工程と、該亀裂パターン
を導電性膜に転写する工程を含むことを特徴とする電子
放出素子の製造方法。
【請求項２】前記脆性物質としてフォトレジストを用
いることを特徴とする請求項１に記載の電子放出素子の
製造方法。
【請求項３】前記脆性物質としてポリマーを用いるこ
とを特徴とする請求項１に記載の電子放出素子の製造方
法。
【請求項４】前記導電性膜上に脆性物質を形成する工
程において、前記亀裂パターンを制御するためのパター
ンを、脆性物質に形成しておくことを特徴とする請求項
１に記載の電子放出素子の製造方法。
【請求項５】前記亀裂パターンを制御するために前記
脆性物質に形成されるパターンは、素子電極間の中心に
関して対称な一対の半紡垂形のパターンであることを特
徴とする請求項４に記載の電子放出素子の製造方法。
【請求項６】前記亀裂パターンを導電性膜に転写する
工程は、前記脆性物質をマスクとして導電性膜をエッチ
ングする工程を含むことを特徴とする請求項１に記載の
電子放出素子の製造方法。
【請求項７】請求項１〜６のいずれかに記載の製造方
法によって得られたことを特徴とする電子放出素子。
【請求項８】前記脆性物質の亀裂パターンを前記導電
性膜に転写して得られた電子放出部が、直線状のパター
ンを有することを特徴とする請求項７に記載の電子放出
素子。
【請求項９】前記脆性物質の亀裂パターンを前記導電
性膜に転写して得られた電子放出部が、振動パターンを
有することを特徴とする請求項７に記載の電子放出素
子。
【請求項１０】前記電子放出素子が、表面伝導型電子
放出素子であることを特徴とする請求項７〜９のいずれ
かに記載の電子放出素子。
【請求項１１】入力信号に応じて電子を放出する電子
源であって、請求項７〜１０のいずれかに記載の電子放
出素子を、同一基体上に複数個配置したことを特徴とす
る電子源。
【請求項１２】前記電子放出素子の複数が梯子状に配
置されており、個々の電子放出素子の両素子電極が並列
に二本の行配線に接続されており、更に変調手段を有す
ることを特徴とする請求項１１に記載の電子源。
【請求項１３】前記複数の電子放出素子がマトリクス
状に配置されており、個々の電子放出素子の一方の素子
電極を行配線に接続し、個々の電子放出素子の他方の素
子電極を前記行配線と直交する列配線に接続したことを
特徴とする請求項１１に記載の電子源。
【請求項１４】入力信号に基づいて画像を形成する装
置であって、少なくとも、請求項１１〜１３のいずれか
に記載の電子源と、画像形成部材とによって構成された
ことを特徴とする画像形成装置。