JP2000251667A - 電子放出素子、電子源及び画像形成装置並びにこれらの製造方法 - Google Patents

電子放出素子、電子源及び画像形成装置並びにこれらの製造方法

Info

Publication number
JP2000251667A
JP2000251667A JP4712299A JP4712299A JP2000251667A JP 2000251667 A JP2000251667 A JP 2000251667A JP 4712299 A JP4712299 A JP 4712299A JP 4712299 A JP4712299 A JP 4712299A JP 2000251667 A JP2000251667 A JP 2000251667A
Authority
JP
Japan
Prior art keywords
electron
emitting device
conductive film
emitting
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4712299A
Other languages
English (en)
Inventor
Tomoko Maruyama
朋子 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4712299A priority Critical patent/JP2000251667A/ja
Publication of JP2000251667A publication Critical patent/JP2000251667A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 無効電流等が発生しない電子放出素子を製造
する。 【解決手段】 基板上に形成した一対の素子電極と、前
記素子電極の各々に電気的に接続された導電性膜と、前
記導電性膜の一部に形成された電子放出部を有する電子
放出素子の製造方法であって、前記基板上に前記一対の
素子電極を形成する工程と、前記素子電極を形成した前
記基板に金属元素を含む液体を液滴として付与し、その
後前記液体を乾燥又は焼成して前記導電性膜を形成する
工程と、前記導電性膜の膜厚の薄い部分を選択的に除去
する工程と、前記導電性膜に前記電子放出部を形成する
工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子放出素子、電
子源及び画像形成装置並びにこれらの製造方法に関し、
特に、電子放出素子の導電性膜の膜厚の薄い部分を選択
的に除去する工程を有する電子放出素子の製造方法に関
する。
【0002】
【従来の技術】従来、電子放出素子としては大別して熱
電子放出素子と冷陰極電子放出素子との2種類のものが
知られている。冷陰極電子放出素子には電界放出型(以
下、「FE型」という。)、金属/絶縁層/金属型(以
下、「MIM型」という。)や表面伝導型電子放出素子
等がある。
【0003】FE型の例としては、W.P.Dyke & W.W.Dol
an,“Field emission",Advance inElectron Physics,8,
89(1956)或いはC.A.Spindt,“PHYSICAL Properties of
thin-film field emission cathodes with molybdenium
cones",J.Appl.Phys.,47,5248(1976)等に開示されたも
のが知られている。
【0004】また、MIM型の例としてはC.A.Mead,“O
peration of Tunnel-Emission Devices",J.Apply.Phy
s.,32,646(1961)等に開示されたものが知られている。
【0005】表面伝導型電子放出素子型の例としては、
M.I.Elinson,Recio Eng.Electron Phys.,10,1290(1965)
等に開示されたものがある。
【0006】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、エリンソン等によ
るSnO2 薄膜を用いたもの、Au薄膜によるもの[G.
Dittmer:“Thin Solid Films",9,317(1972)],In2 O3/Sn
O2 薄膜によるもの[M.Hartwell and C.G.Fonstad:“IEE
E Trans.ED Conf."519(1975)]、カーボン薄膜によるも
の[荒木久 他:真空、第26巻、第1号、22頁(1
983)]等が報告されている。
【0007】表面伝導型電子放出素子は、構造が単純で
あることから、大面積に亘って多数素子を配列形成でき
る利点がある。そこで、この特徴を生かすための種々の
応用が研究されている。例えば、荷電ビーム源、表示装
置等の画像形成装置への利用が挙げられる。
【0008】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線)にて夫々結線した行を多数
行配列(はしご状配列)した電子源が挙げられる(例え
ば、特開昭64−31332号公報、特開平1−283
749号公報、特開平2−257552号公報)。
【0009】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
(アメリカ特許第5066883号明細書)。
【0010】また、電子放出素子の導電性膜の新規な形
成方法として、例えば特開平9−69334号公報に開
示するような、液滴付与装置を用いる方法がある。この
方法では、導電性膜形成溶液を液滴の状態で付与し、乾
燥又は加熱焼成して導電性膜を得る。当該方法によれ
ば、パターニング工程を行うことなく導電性膜を形成す
ることができる。
【0011】
【発明が解決しようとする課題】上述した、液滴付与に
よる導電性膜形成方法は、パターニング工程が不要であ
るという優れた点がある。しかし、導電性膜形成溶液を
液滴の状態で素子電極間に付与するため、導電性膜の膜
厚が不均一になる場合があった。図14に当該方法で形
成した電子放出素子の模式図を示す。
【0012】図14(a)は平面図、図14(b)は
(a)のA−A′断面図である。なお、符号1は基板,
2,3は素子電極,4は導電性膜,5は電子放出部,6
は膜厚の薄い領域を示しており、各々、従来技術と同様
の部材である。また図15は図14に示した真空処理装
置を用いて測定された放出電流Ie、素子電流Ifと素
子電圧Vfの関係を模式的に示した図である。
【0013】図14(b)に示すように、液滴付与装置
を用いる方法によると、導電性膜4に局所的に薄い膜厚
d′を有する領域6が発生した場合、通電処理による電
子放出部5形成工程において、領域6には電子放出部5
が形成されず、導電性薄膜4に電圧を印加した際に、領
域6を通じて無効電流が流れるという問題が生じる場合
があった。
【0014】図15に示すように、素子電圧Vfがかな
り低い値でも、素子電流Ifが検出される。これは領域
6を流れて電子放出に関わらない無効な電流(リーク電
流)である。リーク電流の発生は、素子電極2,3間で
電圧降下を発生し、電子放出部5に印加される素子電圧
Vfの実効値を著しく低下させ、その結果、放出電流I
eの特性が低下する。
【0015】また、領域6が発生した場合には、電子放
出部5は形成されるものの、電子放出素子を多数配置し
て形成しようとする際、当該方法で形成した多数の導電
性膜4の形状がばらつき、つまり領域6の大きさがばら
つき、その結果通電処理による電子放出部5の形成工程
において電子放出部形成にばらつきが生じ、表示装置の
表示特性が著しく不均一になるという問題が生じる場合
があった。
【0016】そのため、本発明の目的は、上記問題を解
決した電子放出素子を提供することにあり、無効電流等
の問題のない電子放出素子を製造し、その電子放出素子
を複数用いた電子源、及び該電子源を構成部材とする表
示特性の均一性に富んだ画像形成装置を提供することに
ある。
【0017】
【課題を解決するための手段】上記の課題を解決するた
めに本発明は、基板上に形成した一対の素子電極と、前
記素子電極の各々に電気的に接続された導電性膜と、前
記導電性膜の一部に形成された電子放出部を有する電子
放出素子の製造方法であって、前記基板上に前記一対の
素子電極を形成する工程と、前記素子電極を形成した前
記基板に金属元素を含む液体を液滴として付与し、その
後前記液体を乾燥又は焼成して前記導電性膜を形成する
工程と、前記導電性膜の膜厚の薄い部分を選択的に除去
する工程と、前記導電性膜に前記電子放出部を形成する
工程とを有している。
【0018】また、基板上に形成した一対の素子電極
と、前記素子電極の各々に電気的に接続された導電性膜
と、前記導電性膜の一部に形成された電子放出部を有す
る電子放出素子であって、前記導電性膜は、前記素子電
極を形成した前記基板に金属元素を含む液体を液滴とし
て付与して、その後前記液体を乾燥又は焼成させて形成
し、前記導電性膜の膜厚の薄い部分を選択的に除去して
いる。
【0019】また、本発明は、電子放出素子を複数個並
列に配置して、それらを結線してなる素子行を1行以上
有し、前記各々の電子放出素子を駆動する配線がはしご
状配置されている電子源であって、前記電子放出素子
は、上記記載の電子放出素子を用いている。
【0020】さらに、本発明は、電子放出素子を複数個
配列してなる素子行を1行以上有し、前記各々の電子放
出素子を駆動する配線がマトリクス配置されている電子
源であって、前記電子放出素子は、上記記載の電子放出
素子を用いている。
【0021】さらにまた、本発明は、電子源と、画像形
成部材と、情報信号によって各電子放出素子から放出さ
れる電子線とを制御する制御電極を有する画像形成装置
であって、前記電子源は、上記記載の電子源を用いてい
る。
【0022】また、本発明は、電子源と画像形成部材と
を有し、前記電子源は、上記記載の電子源を用いてい
る。
【0023】さらに、本発明は、電子放出素子を複数個
並列に配置して、それらを結線してなる素子行を1行以
上有し、前記各々の電子放出素子を駆動する配線がはし
ご状配置されている電子源の製造方法であって、電子放
出素子は、上記記載の電子放出素子を用いている。
【0024】さらにまた、本発明は、電子源と、前記電
子源から放出される電子線を制御する制御電極と、前記
電子源から出力される電子線の照射により画像を形成す
る画像形成部材とを備えてなることを特徴とする画像形
成装置の製造方法であって、前記電子源は上記記載の製
造方法によって製造されている。
【0025】また、本発明は、電子源と、前記電子源か
ら放出される電子線の照射により画像を形成する画像形
成部材とを備えてなることを特徴とする画像形成装置の
製造方法であって、前記電子源は上記記載の製造方法に
よって製造されている。
【0026】
【発明の実施の形態】つぎに、本発明の実施形態として
平面型の表面伝導型電子放出素子を例に挙げて、図面を
参照して説明する。
【0027】図1は、本実施形態の構成を示す模式図で
あり、図1(a)は平面図、図1(b)は縦断面図であ
る。図1において、1は基板、2と3は素子電極、4は
導電性薄膜、5は電子放出部、6は膜厚の薄い領域であ
る。また、Lは素子電極2,3の間隔の長さ、LLは電
子放出部5の長さ、Wは素子電極の長さを示している。
【0028】図2は、異なる実施形態の構成を示す平面
模式図である。符号は、図1と同様に付している。本実
施形態の製造方法は、電子放出部5を形成する工程の前
に、膜厚の薄い領域6を素子電極2、3から電気的に切
り離す工程を設ける方法と、電子放出部5を形成する工
程の後に、膜厚の薄い領域6を素子電極2、3から電気
的に切り離す工程を設ける方法の2方法があり、図1は
前者により製造された電子放出素子、図2は後者により
製造された電子放出素子の実施形態を示す。
【0029】つづいて、平面型の表面伝導型電子放出素
子の製造方法について説明する。基板1としては、石英
ガラス、Na等の不純物含有量を減少したガラス、青板
ガラス、青板ガラスにスパッタ法等により形成したSi
2 を積層したガラス基板及びアルミナ等のセラミッ
クス及びSi基板等を用いることができる。
【0030】対向する素子電極2,3の材料としては、
一般的な導体材料を用いることができる。すなわち、例
えばNi,Cr,Au,Mo,W,Pt,Ti,Al,
Cu,Pd等の金属或いは合金及びPd,Ag,Au,
RuO2 ,Pd−Ag等の金属或いは金属酸化物とガ
ラス等から構成される印刷導体、In23 −SnO
2 等の透明導電体及びポリシリコン等の半導体導体材
料等から適宜選択される。
【0031】素子電極間隔L、素子電極長さW、導電性
薄膜4の形状等は、応用される形態等を考慮して、設計
される。素子電極間隔Lは、好ましくは数100Åから
数100μmの範囲とすることができ、より好ましく
は、素子電極間に印加する電圧等を考慮して、数μmか
ら数10μmの範囲とする。
【0032】素子電極長さWは、電極の抵抗値、電子放
出特性を考慮して、数μmから数100μmの範囲の範
囲であり、素子電極2,3の膜厚dは、好ましくは数1
0nmから数μmの範囲である。
【0033】導電性薄膜4を構成する材料としては、良
好な電子放出特性を得るために、微粒子で構成された微
粒子膜を用いるのが好ましい。その膜厚は、素子電極
2,3へのステップカバレージ、素子電極2,3間の抵
抗値及びフォーミング条件等を考慮して適宜設定される
が、通常は、0.1nmの数倍から数100nmの範囲
とするのが好ましく、より好ましくは1nmより50n
mの範囲とするのがよい。
【0034】その抵抗値は、Rsが102 から107
Ω/□の値である。なおRsは、厚さがt、幅がwで長
さがlの薄膜の抵抗Rを、R=Rs(l/w)とおいた
ときに現れる量である。本実施形態において、フォーミ
ング処理については、通電処理を例に挙げて説明する
が、フォーミング処理はこれに限られるものではなく、
膜に亀裂を生じさせて高抵抗状態を形成する処理を包含
するものである。
【0035】導電性薄膜4を構成する材料は、Pd,P
t,Ru,Ag,Au,Ti,In,Cu,Cr,F
e,Zn,Sn,Ta,W,等の金属、PdO,SnO
2,In23 ,PbO,Sb23 等の酸化物が挙
げられる。
【0036】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態或いは微粒子が互いに隣接、或いは重
なり合った状態(いくつかの微粒子が集合し、全体とし
て島状構造を形成している場合も含む)をとっている。
微粒子の粒径は、0.1nmの数倍から数100nmの
範囲、好ましくは、1nmから20nmの範囲である。
【0037】なお、本明細書で用いる「微粒子」という
語句は、小さな粒子を「微粒子」を意味し、これよりも
小さなものを「超微粒子」と呼ぶ。「超微粒子」よりも
さらに小さく原子の数が数100個程度以下のものを、
「クラスター」と呼ぶことは広く行われている。
【0038】しかし、それぞれの境は厳密なものではな
く、どの様な性質に注目して分類するかにより変化す
る。また「微粒子」と「超微粒子」を一括して「微粒
子」と呼ぶ場合もあり、本明細書での記述はこれに沿っ
たものである。
【0039】例えば、「実験物理学講座14 表面・微
粒子」(木下是雄 編、共立出版1986年9月1日発
行)では「本稿で微粒子というときにはその直径がだい
たい2〜3μm程度から10nm程度までとし、特に超
微粒子というときは粒径が10nm程度から2〜3nm
程度までを意味することにする。両者を一括して単に微
粒子と書くこともあってけっして厳密なものではなく、
だいたいの目安である。粒子を構成する原子の数が2個
から数十〜数100個程度の場合はクラスターと呼
ぶ。」(195ページ22〜26行目)と記述されてい
る。
【0040】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。
【0041】「創造科学技術推進制度の“超微粒子プロ
ジェクト”(1981〜1986)では、粒子の大きさ
(径)がおよそ1〜100nmの範囲のものを“超微粒
子”(ultra fine particle)と呼
ぶことにした。すると1個の超微粒子はおよそ100〜
108個くらいの原子の集合体ということになる。原子
の尺度でみれば超微粒子は大〜巨大粒子である。」
(「超微粒子−創造科学技術−」林主税、上田良二、田
崎明 編;三田出版 1988年2ページ1〜4行目)
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数100個で構成される1個の粒子は、ふつうクラス
ターとよばれる」(同書2ページ12〜13行目)。
【0042】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は0.1nmの数倍から1nm程
度、上限は数μm程度のものを指すこととする。
【0043】電子放出部5は、導電性薄膜4の一部に形
成された高抵抗の亀裂により構成され、後述する亀裂形
成手法に依存したものとなる。電子放出部5の内部に
は、0.1nmの数倍から数10nmの範囲の粒径の導
電性微粒子が存在する場合もある。この導電性微粒子
は、導電性薄膜4を構成する材料の元素の一部、或いは
全ての元素を含有するものとなる。電子放出部5及びそ
の近傍の導電性薄膜4には、炭素及び炭素化合物を有す
ることもできる。
【0044】また、電子放出部5の長さLLは、導電性
薄膜4の形状にもよるが、一般には、素子電極2、3の
幅W以下であることが望ましい。さらに、後述するよう
に、膜厚の薄い領域6を切り離すことで電子放出部5の
長さLLが変化する。
【0045】つぎに、本実施形態の電子放出素子の製造
方法について説明する。図3は本発明の電子放出素子の
製造工程を模式的に示す図であり、図3において、図1
に示した部位と同じ部位には図1に付した符号と同一の
符号を付している。
【0046】(1)基板1を洗剤、純水及び有機溶剤等
を用いて充分に洗浄し、真空蒸着法、スパッタ法等によ
り素子電極材料を堆積後、例えばフォトリソグラフィー
技術を用いて基板1上に素子電極2,3を形成する(図
3(a))。
【0047】(2)素子電極2,3を設けた基板1に、
液滴付与装置31より導電性薄膜4の材料である金属を
主元素とする溶液を液滴32の状態で付与する(図3
(b))。
【0048】本実施形態に用いる液滴付与装置31とし
ては、任意の液滴を形成できる装置であればどのような
装置であっても構わないが、特に10ngから数10n
g程度の微少液滴を容易に形成し得るインクジェット方
式による装置が望ましい。インクジェット方式の装置と
しては、エネルギー発生素子として電気熱変換体を用い
たバブルジェットタイプ等が使用可能である。
【0049】また、電子放出部5の長さLLは、導電性
薄膜4の形状にもよるが、一般には、素子電極2、3の
幅W以下であることが望ましい。さらに、後述するよう
に、膜厚の薄い領域6を切り離すことで電子放出部5の
長さLLが変化する。
【0050】(3)所望の液滴を付与した後に、膜全体
を乾燥又は加熱して導電性膜4を得る(図3(c))。
【0051】つぎに、本実施形態の第一の製造方法にお
いては、この段階で膜厚の薄い領域6を導電性薄膜4か
ら切り離す。このあとに行う通電工程で、素子電極2,
3間に電圧を印加した際に、切り離した薄い領域6に電
圧印加されないように切り離した領域6が電極上に重な
らない、或いは少なくとも一方は重ならないのが望まし
い。
【0052】膜厚の薄い領域6を導電性薄膜4から切り
離す工程は、導電性膜を破綻・破壊するエネルギーを有
するものであればよく、レーザー光線、電子線、X線等
が挙げられるがこれに限定されるものではない。以下に
述べるフォーミング工程・活性化工程とよばれる通電処
理において、通電領域は導電性薄膜4から切り離した領
域6を除いた領域のみとなる。
【0053】つづいて、導電性薄膜4にフォーミング工
程を施す。このフォーミング工程の方法の一例として通
電処理による方法を説明する。素子電極2,3間に、図
示しない電源を用いて通電を行うと、導電性薄膜4の部
位に、構造の変化した電子放出部5が形成される(図3
(d))。
【0054】通電フォーミングによれば、導電性薄膜4
に局所的に破壊、変形もしくは変質等の構造の変化した
部位が形成される。その部位が電子放出部5を構成す
る。通電フォーミングの電圧波形の例を図4に示す。電
圧波形は、パルス波形が好ましい。これにはパルス波高
値を定電圧としたパルスを連続的に印加する図4(a)
に示した手法とパルス波高値を増加させながら、電圧パ
ルスを印加する図4(b)に示した手法とがある。
【0055】図4(a)におけるT1 及びT2 は、電
圧波形のパルス幅とパルス間隔とを示している。通常T
1 は1μsec.〜10msec.、T2 は10μs
ec.〜10msec.の範囲で設定される。三角波の
波高値(通電フォーミング時のピーク電圧)は、表面伝
導型電子放出素子の形態に応じて適宜選択される。この
ような条件のもと、例えば、数秒から数10分間電圧を
印加する。パルス波形は三角波に限定されるものではな
く、矩形波など所望の波形を採用することができる。
【0056】図4(b)におけるT1 及びT2 は、図
4(a)に示したのと同様とすることができる。三角波
の波高値(通電フォーミング時のピーク電圧)は、例え
ば0.1Vステップ程度づつ、増加させることができ
る。
【0057】通電フォーミング処理の終了は、パルス間
隔T2 中に、導電性薄膜2を局所的に破壊、変形しな
い程度の電圧を印加し、電流を測定して検知することが
できる。例えば0.1V程度の電圧印加により流れる素
子電流を測定し、抵抗値を求めて、1M以上の抵抗を示
したとき、通電フォーミングを終了させる。
【0058】(4)フォーミングを終えた素子電極2、
3には、活性化工程とよばれる処理を施すのが好まし
い。活性化工程とは、この工程により、素子電流If、
放出電流Ieが、著しく変化する工程である。活性化工
程は、例えば、有機物質のガスを含有する雰囲気下で、
通電フォーミングと同様に、パルスの印加を繰り返すこ
とで行うことができる。
【0059】この雰囲気は、例えば油拡散ポンプやロー
タリーポンプなどを用いて真空容器内に排気した場合に
雰囲気内に残留する有機ガスを利用して形成することが
できる他、イオンポンプなどにより一旦充分に排気した
真空中に適当な有機物質のガスを導入することによって
も得られる。
【0060】このときの好ましい有機物質のガス圧は、
前述の応用の形態、真空容器の形状や、有機物質の種類
などにより異なるため場合に応じ適宜設定される。適当
な有機物質としては、アルカン、アルケン、アルキンの
脂肪族炭化水素類、芳香族炭化水素類、アルコール類、
アルデヒド類、ケトン類、アミン類、フェノール、カル
ボン、スルホン酸等の有機酸類等を挙げることができ
る。
【0061】具体的には、メタン、エタン、プロパンな
どCn2n+2で表される飽和炭化水素、エチレン、プ
ロピレンなどCn2n等の組成式で表される不飽和炭
化水素、ベンゼン、トルエン、メタノール、エタノー
ル、ホルムアルデヒド、アセトアルデヒド、アセトン、
メチルエチルケトン、メチルアミン、エチルアミン、フ
ェノール、蟻酸、酢酸、プロピオン酸等或いはこれらの
混合物が使用できる。この処理により、雰囲気中に存在
する有機物質から、炭素或いは炭素化合物が素子上に堆
積し、素子電流If、放出電流Ieが、著しく変化する
ようになる。
【0062】活性化工程の終了判定は、素子電流Ifと
放出電流Ieを測定しながら、適宜行う。なおパルス
幅、パルス間隔、パルス波高値などは適宜設定される。
【0063】炭素及び炭素化合物とは、例えばグラファ
イト(いわゆるHOPG′,PG,GCを包含する。な
お、HOPGはほぼ完全なグラファイトの結晶構造、P
Gは結晶粒が200Å程度で結晶構造がやや乱れたも
の、GCは結晶粒が20Å程度になり結晶構造の乱れが
さらに大きくなったものを指す。)、非晶質カーボン
(アモルファスカーボン及び、アモルファスカーボンと
前記グラファイトの微結晶の混合物を指す)であり、そ
の膜厚は、50nm以下の範囲とするのが好ましく、3
0nm以下の範囲とすることがより好ましい。
【0064】(5)このような工程を経て得られた電子
放出素子は、安定化工程を行うことが好ましい。この工
程は、真空容器内の有機物質を排気する工程である。真
空容器を排気する真空排気装置は、装置から発生するオ
イルが素子の特性に影響を与えないように、オイルを使
用しないものを用いるのが好ましい。具体的には、ソー
プションポンプ、イオンポンプ等の真空排気装置を挙げ
ることができる。
【0065】活性化工程で、排気装置として油拡散ポン
プやロータリーポンプを用い、これから発生するオイル
成分に由来する有機ガスを用いた場合は、この成分の分
圧を極力低く抑える必要がある。真空容器内の有機成分
の分圧は、上記の炭素及び炭素化合物がほぼ新たに堆積
しない分圧で1.3×10-6Pa以下が好ましく、さら
には1.3×10-8Pa以下が特に好ましい。
【0066】さらに、真空容器内を排気するときには、
真空容器全体を加熱して、真空容器内壁や、電子放出素
子に吸着した有機物質分子を排気しやすくするのが好ま
しい。このときの加熱条件は、80〜250℃、好まし
くは150℃以上で、できるだけ長時間処理するのが望
ましいが、特にこの条件に限るものではなく、真空容器
の大きさや形状、電子放出素子の構成などの諸条件によ
り適宜選ばれる条件により行う。真空容器内の圧力は極
力低くすることが必要で、1×10-6Pa以下が好まし
く、さらに1.3×10-6Pa以下が特に好ましい。
【0067】安定化工程を行った後の駆動時の雰囲気
は、安定化処理終了時の雰囲気を維持するのが好ましい
が、これに限るものではなく、有機物質が十分除去され
ていれば、真空度自体は多少低下しても十分安定な特性
を維持することができる。
【0068】このような真空雰囲気を採用することによ
り、新たな炭素或いは炭素化合物の堆積を抑制でき、ま
た真空容器や基板などに吸着したH2O,O2なども除去
でき、結果として素子電流If、放出電流Ieが安定す
る。
【0069】図5は、本実施形態で用いる真空処理装置
を示しており、この真空処理装置は測定評価装置として
の機能をも兼ね備えている。図5において、55は真空
容器であり、56は排気ポンプである。真空容器55内
には電子放出素子が配されている。51は電子放出素子
に素子電圧Vfを印加するための電源、50は素子電極
2,3間の導電性薄膜4を流れる素子電流Ifを測定す
るための電流計、54は素子の電子放出部5より放出さ
れる放出電流Ieを捕捉するためのアノード電極であ
る。
【0070】また、53はアノード電極54に電圧を印
加するための高圧電源、52は素子の電子放出部5より
放出される放出電流Ieを測定するための電流計であ
る。一例として、アノード電極の電圧を1kV〜10k
Vの範囲とし、アノード電極と電子放出素子との距離H
を2mm〜8mmの範囲として測定を行うことができ
る。
【0071】真空容器55内には、図示しない真空計等
の真空雰囲気下での測定に必要な機器が設けられてい
て、所望の真空雰囲気下での測定評価を行えるようにな
っている。排気ポンプ56は、ターボポンプ、ロータリ
ーポンプからなる通常の高真空装置系とさらに、イオン
ポンプ等からなる超高真空装置系とにより構成されてい
る。
【0072】図5に示した電子源基板1を配した真空処
理装置の全体は、図示しないヒーターにより加熱でき
る。従って、この真空処理装置を用いると、前述の通電
フォーミング以降の工程も行うことができる。
【0073】図6は、図5に示した真空処理装置を用い
て測定された放出電流Ie、素子電流Ifと素子電圧V
fの関係を模式的に示した図である。図6においては、
放出電流Ieが素子電流Ifに比べて著しく小さいの
で、任意単位で示している。なお、縦・横軸ともリニア
スケールである。
【0074】図6に示すように、本実施形態によって製
造された表面伝導型電子放出素子は、放出電流Ieに関
して対する3つの特徴的性質を有する。
【0075】第1に、この表面伝導型電子放出素子は、
ある電圧(しきい値電圧と呼ぶ、図6中のVth)以上
の素子電圧を印加すると急激に放出電流Ieが増加し、
一方しきい値電圧Vth以下では放出電流Ieがほとん
ど検出されない。つまり、放出電流Ieに対する明確な
しきい値電圧Vthをもった非線形素子である。
【0076】図15に示したような、電子放出部5が形
成されなかった膜厚の薄い領域6が存在する場合には、
図16に示すように、素子電圧Vfがかなり低い値で
も、素子電流Ifが検出される。これは領域6を流れて
電子放出に関わらない無効な電流(リーク電流)であ
る。リーク電流の発生は、素子電極2,3間で電圧降下
を発生し、電子放出部5に印加される素子電圧Vfの実
効値を著しく低下させ、その結果、放出電流Ieの特性
が低下する。
【0077】本実施形態においては、膜厚の薄い領域6
を素子電極2,3から切り離しているため、リーク電流
による電子放出素子の電子放出特性の低下を防止してい
る。
【0078】また、本実施形態では、図1に示した電子
源を複数個配列して、それらに液滴付与工程と、乾燥・
焼成工程とを行う。液滴付与工程は液滴を複数回繰り返
すことによってなされる。こうして得られた導電性薄膜
4は、形状がばらついたりする。そのため、このあと
に、導電性薄膜4の一部を切り離す工程を設ける。
【0079】すると、その後の素子膜の縦横長が一定と
なる。つまり、図1(b)に示す素子電極間距離L、素
子長LLであり、その後のフォーミング工程・活性化工
程といった通電処理において、リーク電流の発生を防止
すると同時に、複数個の素子の通電処理時の素子電圧V
fの実効電圧を均一にする。
【0080】第2に、放出電流Ieが素子電圧Vfに単
調増加依存するため、放出電流Ieは素子電圧Vfで制
御できる。
【0081】第3に、アノード電極54(図5)に捕捉
される放出電荷は、素子電圧Vfを印加する時間に依存
する。つまり、アノード電極54に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。
【0082】以上の説明より理解されるように、本実施
形態によって製造される電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。
【0083】図6においては、素子電流Ifが素子電圧
Vfに対して単調増加する(以下、「MI特性」とい
う。)例を実線に示した。素子電流Ifが素子電圧Vf
に対して電圧制御型負性抵抗特性(以下、「VCNR特
性」という。)を示す場合もある(図示せず)。これら
特性は、前述の工程を制御することで制御できる。
【0084】本実施形態の電子放出素子は、種々の配列
ができる。一例として、並列に配置した多数の電子放出
素子の個々を両端で接続し、電子放出素子の行を多数個
配し(行方向と称する)、この配線と直交する方向(列
方向と称する)で、電子放出素子の上方に配した制御電
極(グリッド)により、電子放出素子からの電子を制御
駆動するはしご状配置のものがある。
【0085】これらとは別に、電子放出素子をX方向及
びY方向に行列状に複数個配し、同じ行に配された複数
の電子放出素子の電極の一方を、X方向の配線に共通に
接続し、同じ列に配された複数の電子放出素子の電極の
他方を、Y方向の配線に共通に接続するものが挙げられ
る。いわゆる単純マトリクス配置である。まだ単純マト
リクス配置について以下に説明する。
【0086】本実施形態の電子放出素子については、前
述したとおり3つの特性がある。すなわち、電子放出素
子からの放出電子は、しきい値電圧以上では、対向する
素子電極間に印加するパルス状電圧の波高値と幅で制御
できる。一方、しきい値電圧以下では、ほとんど放出さ
れない。この特性によれば、多数の電子放出素子を配置
した場合においても、個々の素子に、パルス状電圧を適
宜印加すれば、入力信号に応じて、表面伝導型電子放出
素子を選択して電子放出量を制御できる。
【0087】図7は、電子放出素子を複数配して得られ
る電子源基板を示す図である。図7において、71は電
子源基板、72はX方向配線、73はY方向配線であ
る。74は表面伝導型電子放出素子、75は結線であ
る。
【0088】m本のX方向配線72は、Dx1,Dx
2,…,Dxmからなり、真空蒸着法、印刷法、スパッ
タ法等を用いて形成された導電性金属等で構成すること
ができる。配線の材料、膜厚、幅は、適宜設計される。
Y方向配線73は、Dy1,Dy2,…,Dynのn本
の配線よりなり、X方向配線72と同様に形成される。
これらm本のX方向配線72とn本のY方向配線73と
の間には、図示しない層間絶縁層が設けられており、両
者を電気的に分離している(m,nは、共に正の整数で
ある。)。
【0089】図示しない層間絶縁層は、真空蒸着法、印
刷法、スパッタ法等を用いて形成されたSiO2等で構
成される。例えば、X方向配線72を形成した電子源基
板71の全面或いは一部に所望の形状で形成され、特
に、X方向配線72とY方向配線73の交差部の電位差
に耐え得るように、膜厚、材料、製法が、適宜設定され
る。X方向配線72とY方向配線73は、それぞれ外部
端子として引き出されている。
【0090】表面伝導型放出素子74を構成する一対の
電極(図示せず)は、m本のX方向配線72とn本のY
方向配線73と導電性金属等からなる結線75によって
電気的に接続されている。
【0091】X方向配線72とY方向配線73を構成す
る材料、結線75を構成する材料及び一対の素子電極を
構成する材料は、その構成元素の一部或いは全部が同一
であっても、またそれぞれ異なってもよい。これら材料
は、例えば前述の素子電極2,3の材料より適宜選択さ
れる。素子電極2,3を構成する材料と配線材料とが同
一である場合には、素子電極2,3に接続した配線は素
子電極2,3であるということもできる。
【0092】X方向配線72には、X方向に配列した電
子放出素子74の行を選択するための走査信号を印加す
る図示しない走査信号印加手段が接続される。一方、Y
方向配線73には、Y方向に配列した表面伝導型放出素
子74の各列を入力信号に応じて、変調するための、図
示しない変調信号発生手段が接続される。各電子放出素
子に印加される駆動電圧は、その素子に印加される走査
信号と変調信号の差電圧として供給される。
【0093】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
【0094】単純マトリクス配置の電子源を用いて構成
した画像形成装置について、図8、図9及び図10を用
いて説明する。
【0095】図8は、画像形成装置の表示パネル101
を示す模式図である。図9は、図8の画像形成装置に使
用される蛍光膜の模式図である。図10は、NTSC方
式のテレビ信号に応じて表示を行うための駆動回路の一
例を示すブロック図である。なお、図7に示した部位と
同じ部位には同じ符号を付している。また、説明の便宜
上、導電性薄膜4を図示しない。
【0096】ここで、画像形成装置とは、電子源より放
出された電子を被照射部材に照射して画像を形成する装
置をいう。
【0097】図8において、81は電子源基板71を固
定したリアプレート、86はガラス基板83の内面に蛍
光体84とメタルバック85等が形成されたフェースプ
レートである。82は支持枠であり支持枠82には、リ
アプレート81、フェースプレート86が低融点のフリ
ットガラスなどを用いて接合されている。なお、蛍光体
84の構成については後述する。
【0098】また、支持枠82、リアプレート81及び
フェースプレート86から外囲器88を構成しており、
これらは例えば大気中或いは窒素中で、400〜500
℃の温度範囲で10分間以上焼成することで封着して構
成される。
【0099】リアプレート81は、主として電子源基板
71の強度を補強する目的で設けられるため、電子源基
板71自体で十分な強度をもつ場合は別体のリアプレー
ト81は不要とすることができる。すなわち、電子源基
板71に直接支持枠82を封着し、フェースプレート8
6、支持枠82及び電子源基板71で外囲器88を構成
してもよい。
【0100】一方、フェースプレート86、リアプレー
ト81間に、スペーサーとよばれる図示しない支持体を
設置することにより、大気圧に対して十分な強度をもつ
外囲器88を構成することもできる。また、87は表示
パネル101の高電圧を印加する高圧端子である。な
お、72,73は各々X方向配線及びY方向配線(図
7)である。
【0101】このような画像形成装置は、例えば以下の
ようにして製造される。すなわち、外囲器88は、安定
化工程と同様に、適宜加熱しながらイオンポンプ、ソー
プションポンプ等のオイルを使用しない排気装置により
図示しない排気管を通じて排気し、1×10-5Pa程度
の真空度で有機物質を十分少ない雰囲気にした後、封止
がなされる。外囲器88の封止後の真空度を維持するた
めに、ゲッター処理を行うこともある。
【0102】これは、外囲器88の封止を行う直前或い
は封止後に、抵抗加熱或いは高周波加熱等を用いた加熱
により、外囲器88内の所定の位置に配置されたゲッタ
ー(図示せず)を加熱し、蒸着膜を形成する処理であ
る。ゲッターは通常Ba等が主成分であり、蒸着膜の吸
着作用により、例えば1×10-5Pa以上の真空度を維
持するものである。ここで、表面伝導型電子放出素子の
フォーミング処理以降の工程は適宜設定できる。
【0103】図9は、蛍光膜84を示す模式図である。
蛍光膜84は、モノクロームの場合は蛍光体92のみか
ら構成することができる。カラーの蛍光膜84の場合
は、蛍光体92の配列によりブラックストライプ(図9
(a))或いはブラックマトリクス(図9(b))など
とよばれる黒色導電材91と蛍光体92とから構成する
ことができる。
【0104】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体92間の塗り分け部を黒くすることで
混色等を目立たなくすることと、蛍光膜84における外
光反射によるコントラストの低下を抑制することにあ
る。ブラックストライプの材料としては、通常用いられ
ている黒鉛を主成分とする材料の他、導電性があり、光
の透過及び反射が少ない材料を用いることができる。
【0105】ガラス基板83に蛍光体84を塗布する方
法は、モノクローム、カラーによらず、沈澱法、印刷法
等が採用できる。蛍光膜84の内面側には、通常メタル
バック85が設けられる。メタルバック85を設ける目
的は、蛍光体84の発光のうち内面側への光をガラス基
板83側へ鏡面反射させることにより輝度を向上させる
こと、電子ビーム加速電圧を印加するための電極として
作用させること、外囲器内で発生した負イオンの衝突に
よるダメージから蛍光体を保護すること等である。
【0106】メタルバック85は、蛍光膜84を作製し
た後に、蛍光膜84の内面側表面の平滑化処理(「フィ
ルミング」と称する。)を行い、その後にAlを真空蒸
着等によって堆積させることで作製できる。
【0107】また、フェースプレート86には、蛍光膜
84の導電性をさらに高めるため、蛍光膜84の外面側
に透明電極(図示せず)を設けてもよい。支持枠82、
リアプレート81及びフェースプレート86の封着を行
う際には、蛍光膜84がカラーの場合は各色蛍光体92
と電子放出素子とを対応させる必要があり、十分な位置
合わせが不可欠となる。
【0108】図10は、単純マトリクス配置の電子源を
用いて構成した画像表示パネル101を用いて構成した
NTSC方式のテレビ信号に基づいたテレビジョン表示
を行う駆動回路を示す図である。図10において、10
1は画像表示パネル、102は走査回路、103は制御
回路、104はシフトレジスタである。105はライン
メモリ、106は同期信号分離回路、107は変調信号
発生器、Vx及びVaは直流電圧源である。
【0109】表示パネル101は、端子Dx1〜Dxm、
端子Dy1〜Dynを介して外部の電気回路と接続してい
る。また、高圧端子87は電源Vaと接続している。端
子Dx1〜Dxmには、表示パネル101内に設けられて
いる電子源、すなわち、Mm行Nn列の行列状にマトリク
ス配線された電子放出素子群を1行(n素子)ずつ順次
駆動するための走査信号が印加される。
【0110】端子Dy1〜Dynには、走査信号により選
択された1行の電子放出素子の各素子の出力電子ビーム
を制御するための変調信号が印加される。高圧端子87
には、直流電圧源Vaより、例えば10kVの直流電圧
が供給されるが、これは電子放出素子から放出される電
子ビームに蛍光体を励起するのに十分なエネルギーを付
与するための加速電圧である。
【0111】つぎに、走査回路102について説明す
る。この回路は、内部にm個のスイッチング素子(図1
0中、S1〜Smで模式的に示す。)を備えたものであ
る。各スイッチング素子は、直流電圧源Vxの出力電圧
もしくは0V(グランドレベル)のいずれか一方を選択
し、表示パネル101の端子Dx1〜Dxmのいずれかと
電気的に接続される。各スイッチング素子S1〜Smは、
制御回路103から出力される制御信号Tscanに基づい
て動作するものであり、例えばFETのようなスイッチ
ング素子を組み合わせることにより構成することができ
る。
【0112】直流電圧源Vxは、本実施形態の場合には
表面伝導型電子放出素子の特性(電子放出しきい値電
圧)に基づき、走査されていない素子に印加される駆動
電圧が電子放出しきい値電圧以下となるような一定電圧
を出力するよう設定されている。
【0113】制御回路103は、外部より入力される画
像信号に基づいて、画像表示パネル101に適切な画像
を表示できるように、各部の動作を整合させる機能を有
する。制御回路103は、同期信号分離回路106から
出力される同期信号Tsyncに基づいて、各部に対し
てTscan及びTsft及びTmryの各制御信号を発生する。
【0114】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する回路で、一般的な周波数分離
(フィルター)回路等を用いて構成される。同期信号分
離回路106により分離された同期信号は、垂直同期信
号と水平同期信号よりなるが、ここでは説明の便宜上T
sync信号として図示した。テレビ信号から分離された画
像の輝度信号成分は便宜上DATA信号と表した。DA
TA信号はシフトレジスタ104に入力される。
【0115】シフトレジスタ104は、時系列的にシリ
アルに入力されるDATA信号を、画像の1ライン毎に
シリアル/パラレル変換するためのもので、制御回路1
03より送られる制御信号Tsftに基づいて動作する
(すなわち、制御信号Tsftは、シフトレジスタ10
4のシフトクロックであるということもできる。)。シ
リアル/パラレル変換された画像1ライン分(電子放出
素子N素子分の駆動データに相当)のデータは、Id1
乃至Idnのn個の並列信号としてシフトレジスタ10
4より出力される。
【0116】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する記憶装置であり、制
御回路103より送られる制御信号Tmryに従って適宜
Id1〜Idnの内容を記憶する。記憶された内容は、
I′d1〜I′dnとして出力され、変調信号発生器1
07に入力される。
【0117】変調信号発生器107は、画像データI′
d1〜I′dnの各々に応じて表面伝導型電子放出素子の
各々を適切に駆動変調する信号源であり、出力信号は、
端子Dy1〜Dynを通じて表示パネル101内の電子放
出素子に印加される。
【0118】前述したように、本実施形態を適用可能な
電子放出素子は放出電流Ieに対して以下の基本特性を
有している。すなわち、電子放出には明確なしきい値電
圧Vthがあり、Vth以上の電圧を印加されたときの
み電子放出が生じる。電子放出しきい値以上の電圧に対
しては、素子への印加電圧の変化に応じて放出電流も変
化する。
【0119】このことから、本素子にパルス状の電圧を
印加する場合、例えば電子放出しきい値以下の電圧を印
加しても電子放出は生じないが、電子放出しきい値以上
の電圧を印加する場合には電子ビームが出力される。そ
の際、パルスの波高値Vmを変化させることにより出力
電子ビームの強度を制御することが可能である。また、
パルスの幅Pwを変化させることにより出力される電子
ビームの電荷の総量を制御することが可能である。
【0120】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。パルス幅変調方式を実施するに際しては、変
調信号発生器107として、一定の波高値の電圧パルス
を発生し、入力されるデータに応じて適宜電圧パルスの
幅を変調するようなパルス幅変調方式の回路を用いるこ
とができる。
【0121】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものであってもアナログ信号の
ものであっても採用できる。画像信号のシリアル/パラ
レル変換や記憶が所定の速度で行われればよいためであ
る。
【0122】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル化する
必要があるが、これには同期信号分離回路106の出力
部にA/D変換器を設ければよい。これに関連してライ
ンメモリ105の出力信号がデジタル信号かアナログ信
号かにより、変調信号発生器107に用いられる回路が
若干異なったものとなる。すなわち、デジタル信号を用
いた電圧変調方式の場合には、変調信号発生器107に
例えばD/A変換回路を用い、必要に応じて増幅回路な
どを付加する。
【0123】パルス幅変調方式の場合、変調信号発生器
107には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器(カウンタ)、計数器の出力値と
メモリの出力値とを比較する比較器(コンパレータ)を
組み合わせた回路を用いる。必要に応じて、比較器の出
力するパルス幅変調された変調信号を表面伝導型電子放
出素子の駆動電圧にまで電圧増幅するための増幅器を付
加することもできる。
【0124】アナログ信号を用いた電圧変調方式の場合
には、変調信号発生器107には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路(VOC)
を採用でき、必要に応じて表面伝導型電子放出素子の駆
動電圧まで電圧増幅するための増幅器を付加することも
できる。
【0125】このような構成の画像表示装置において
は、各電子放出素子に、容器外端子Dx1〜Dxm、Dy
1〜Dynを介して電圧を印加することにより、電子を放
出がさせる。高圧端子87を介してメタルバック85、
或いは透明電極(図示せず)に高圧を印加し、電子ビー
ムを加速する。加速された電子は、蛍光膜84に衝突す
ることによって発光して画像が形成される。
【0126】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げたが入力信号はこれに限
られるものではなく、PAL,SECAM方式など他、
これよりも、多数の走査線からなるTV信号方式にも採
用できる。
【0127】つぎに、前述のはしご型配置の電子源及び
画像形成装置について図11及び図12を用いて説明す
る。
【0128】図11は、はしご型配置の電子源の一例を
示す模式図である。図11において、110は電子源基
板、111は電子放出素子、112は電子放出素子11
1を接続するための共通配線D1〜D10であり、これら
は外部端子として引き出されている。電子放出素子11
1は、基板110上に、X方向に並列に複数個配されて
いる(これを素子行と称する。)。
【0129】複数個の素子行が電子源を構成している。
各素子行の共通配線間に駆動電圧を印加することで、各
素子行を独立に駆動させることができる。すなわち、電
子ビームを放出させたい素子行には、電子放出しきい値
以上の電圧を印加する。また、電子ビームを放出しない
素子行には、電子放出しきい値以下の電圧を印加する。
各素子行間の共通配線D2〜D9は、例えばD2,D3を一
体の同一配線とすることもできる。
【0130】図12は、はしご型配置の電子源を備えた
画像形成装置におけるパネル構造の一例を示す模式図で
ある。120はグリッド電極、121は電子が通過する
ため開口部、D1〜Dmは容器外端子、G1〜Gnはグリッ
ド電極120に接続された容器外端子である。110は
各素子行間の共通配線を同一配線とした電子源基板であ
る。なお、図8、図11に示した部位と同じ部位には同
一の符号を付している。
【0131】この画像形成装置と図8に示した単純マト
リクス配置の画像形成装置との大きな違いは、電子源基
板110とフェースプレート86との間に、グリッド電
極120を備えているか否かということである。
【0132】図12においては、基板110とフェース
プレート86との間には、グリッド電極120が設けら
れている。グリッド電極120は、表面伝導型電子放出
素子から放出された電子ビームを変調するためのもので
あり、はしご型配置の素子行と直交して設けられたスト
ライプ状の電極に電子ビームを通過させるため、各素子
に対応して1個ずつ円形の開口121が設けられてい
る。
【0133】なお、グリッドの形状や設置位置は図12
に示したものに限定されるものではない。例えば、開口
としてメッシュ状に多数の通過口を設けることもでき、
グリッドを表面伝導型電子放出素子の周囲や近傍に設け
ることもできる。
【0134】容器外端子D1〜Dm及びG1〜Gnは図示し
ない制御回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)していくのと同期して、グリッド
電極列に画像1ライン分の変調信号を同時に印加する。
これにより、各電子ビームの蛍光体への照射を制御し、
画素を1ラインずつ表示することができる。
【0135】以上説明した本実施形態の画像形成装置
は、テレビジョン放送の表示装置、テレビ会議システム
やコンピューター等の表示装置の他、感光性ドラム等を
用いて構成された光プリンタとしての画像形成装置等と
しても用いることができる。
【0136】図13は、図8や図11に示した表示パネ
ルを備えた画像形成装置を、例えばテレビジョン放送を
はじめとする種々の画像情報源より提供される画像情報
を表示できるように構成した画像形成装置の一例を示す
図である。
【0137】図13中、201はディスプレイパネル、
1001はディスプレイパネル201の駆動回路、10
02はディスプレイコントローラ、1003はマルチプ
レクサ、1004はデコーダ、1005は入出力インタ
ーフェース回路、1006はCPU、1007は画像生
成回路、1008〜1010は画像メモリインターフェ
ース回路、1011は画像入力インターフェース回路、
1012及び1013はTV信号受信回路、1014は
入力部である。
【0138】なお、この画像形成装置は、例えばテレビ
ジョン信号のように、映像情報と音声情報の両方を含む
信号を受信する場合には、映像の表示と同時に音声を再
生するものであるが、本発明の特徴と直接関係しない音
声情報の受信、分離、再生、処理、記憶等に関する回路
やスピーカー等については説明を省略する。
【0139】以下、画像信号の流れに沿って各部の機能
を説明する。まず、TV信号受信回路1013は例えば
電波や空間光通信等のような無線電送系を用いて電送さ
れるTV信号を受信するための回路である。受信するT
V信号の方式は特に限られるものでなく、例えばNTS
C方式、PAL方式、SECAM方式等、いずれの方式
でもよい。
【0140】また、これらよりさらに多数の走査線とり
なるTV信号、例えばMUSE方式をはじめとするいわ
ゆる高品位TV信号は、大面積化や大画素数化に適した
前記ディスプレイパネルの利点を生かすのに好適な信号
源である。TV信号受信回路1013で受信されたTV
信号は、デコーダ1004に出力される。
【0141】また、TV信号受信回路1012は、例え
ば同軸ケーブルや光ファイバ等のような有線放送系を用
いて伝送されるTV信号を受信するための回路である。
TV信号受信回路1013と同様に、受信するTV信号
の方式は特に限られるものではなく、また本回路で受信
されたTV信号もデコーダ1004に出力される。
【0142】画像入力インターフェース回路1011
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路であって、取り込まれた画像信号はデコーダ100
4に出力される。
【0143】画像メモリインターフェース回路1010
はビデオテープレコーダ(以下「VTR」と称する。)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ1004に出力される。
【0144】画像メモリインターフェース回路1009
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ10
04に出力される。
【0145】画像メモリインターフェース回路1008
は、静止画ディスクのように、静止画像データを記憶し
ている装置から画像信号を取り込むための回路で、取り
込まれた静止画像データはデコーダ1004に出力され
る。
【0146】入出力インターフェース回路1005は、
この画像表示装置と、外部のコンピュータ、コンピュー
タネットワークもしくはプリンタなどの出力装置とを接
続するための回路である。入出力インターフェース回路
1005は画像データや文字・図形情報の入出力や、こ
の画像形成装置の備えるCPU1006と外部との間で
制御信号や数値データの入出力などを行うことも可能で
ある。
【0147】画像生成回路1007は、入出力インター
フェース回路1005を介して外部から入力される画像
データや文字・図形情報や、或いはCPU1006より
出力される画像データや文字・図形情報に基づき、表示
用画像データを生成するための回路である。この回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行うためのプロセッサ等をはじめとして、画
像の生成に必要な回路が組み込まれている。
【0148】画像生成回路1007により生成された表
示用画像データは、デコーダ1004に出力されるが、
入出力インターフェース回路1005を介して外部のコ
ンピュータネットワークやプリンタに出力することも可
能である。
【0149】CPU1006は、主としてこの画像表示
装置の動作制御や、表示画像の生成や選択、編集に関わ
る作業を行う。例えば、マルチプレクサ1003に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。その際には表示
する画像信号に応じてディスプレイパネルコントローラ
1002に対して制御信号を発生し、画像表示周波数や
走査方法(例えばインターレスかノンインターレスか)
や一画面の走査線の数など表示装置の動作を適宜制御す
る。
【0150】また、画像生成回路1007に対して画像
データや文字・図形情報を直接出力したり、或いは前記
入出力インターフェース回路1005を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。
【0151】なお、CPU1006は、これ以外の目的
の作業に関わるものであってもよい。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わってもよい。或いは
前述したように、入出力インターフェース回路1005
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器として共同して行って
もよい。
【0152】入力部1014は、CPU1006に使用
者が命令やプログラム、或いはデータなどを入力するた
めのものであり、例えばキーボードやマウスの他、ジョ
イスティック、バーコードリーダー、音声認識装置等の
多様な入力機器を用いることが可能である。
【0153】デコーダ1004は、前記1007〜10
13より入力される種々の画像信号を3原色信号、又は
輝度信号とI信号、Q信号に逆変換するための回路であ
る。なお、図13中に点線で示すように、デコーダ10
04は内部に画像メモリを備えていることが望ましい。
これは、例えばMUSE方式をはじめとして、逆変換す
る際に画像メモリを必要とするようなテレビ信号を扱う
ためである。
【0154】また、画像メモリを備えることにより、静
止画像の表示が容易になる。或いは前記画像生成回路1
007及びCPU1006と共同して、画像の間引き、
補完、拡大、縮小、合成をはじめとする画像処理や編集
が容易になるという利点が得られる。
【0155】マルチプレクサ1003は、CPU100
6から入力される制御信号に基づき、表示画像を適宜選
択するものである。すなわち、マルチプレクサ1003
はデコーダ1004から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路1001
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領域に分けて領域によっ
て異なる画像を表示することも可能である。
【0156】ディスプレイパネルコントローラ1002
は、CPU1006より入力される制御信号に基づき、
駆動回路1001の動作を制御するための回路である。
ディスプレイ201の基本的な動作に関わるものとし
て、例えばディスプレイパネルの駆動用電源(図示せ
ず)の動作シーケンスを制御するための信号を駆動回路
1001に対して出力する。
【0157】ディスプレイパネルの駆動方法に関わるも
のとして、例えば画像表示周波数や走査方法(例えばイ
ンターレスかノンインターレスか)を制御するための信
号を駆動回路1001に対して出力する。また、表示画
像の輝度やコントラストや色調やシャープネスといった
画質の調整に関わる制御信号を駆動回路1001に対し
て出力する場合もある。
【0158】駆動回路1001は、ディスプレイパネル
201に印加する駆動信号を発生するための回路であ
り、マルチプレクサ1003から入力される画像信号
と、ディスプレイパネルコントローラ1002より入力
される制御信号に基づいて動作するものである。
【0159】以上、各部の機能を説明したが、図13に
例示した画像形成装置においては、多様な画像情報源よ
り入力される画像情報をディスプレイパネル201に表
示することが可能である。すなわち、テレビジョン放送
をはじめとする各種の画像信号は、デコーダ1004に
おいて逆変換された後、マルチプレクサ1003におい
て適宜選択され、駆動回路1001に入力される。
【0160】一方、ディスプレイコントローラ1002
は、表示する画像信号に応じて駆動回路1001の動作
を制御するための制御信号を発生する。駆動回路100
1は、画像信号と制御信号に基づいてディスプレイパネ
ル201に駆動信号を印加する。これにより、ディスプ
レイパネル201において画像が表示される。これらの
一連の動作は、シーケンス1006により統括的に制御
される。
【0161】この画像形成装置においては、デコーダ1
004に内蔵する画像メモリや、画像生成回路1007
及び情報の中から選択したものを表示するだけでなく、
表示する画像情報に対して、例えば拡大、縮小、回転、
移動、エッジ強調、間引き、補完、色変換、画像の縦横
比変換等をはじめとする画像処理や、合成、消去、接
続、入れ替え、嵌め込み等をはじめとする画像編集を行
うことも可能である。また、画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けてもよい。
【0162】従って、本実施形態の画像形成装置は、テ
レビジョン放送の表示機器、テレビ会議の端末機器、静
止画像及び同画像を扱う画像編集機器、コンピュータの
端末機器、ワードプロセッサをはじめとする事務用端末
機器、ゲーム器などの機能を一台で兼ね備えることが可
能で、産業用或いは民生用として極めて応用範囲が広
い。
【0163】なお、図13は、電子放出素子を電子ビー
ム源とする表示パネルを用いた画像形成装置とする場合
の構成の一例を示したに過ぎず、本発明の画像形成装置
がこれにのみ限定されるものではない。
【0164】例えば、図13の構成要素の内、使用する
目的から必要がない機能に関わる回路は省いてもさしつ
かえない。また、これとは逆に、使用目的によってはさ
らに構成要素を追加してもよい。例えば、この画像表示
装置をテレビ電話機として応用する場合には、テレビカ
メラ、音声マイク、照明器、モデムを含む送受信回路等
を構成要素に追加するのが好適である。
【0165】この画像形成装置においては、電子放出素
子を電子源としているので、ディスプレイパネルの薄型
化が容易なため、画像形成装置の奥行きを小さくするこ
とができる。それに加えて、電子放出素子を電子ビーム
源とする表示パネルは大画面化が容易で輝度が高く、視
野角特性にも優れるため、画像形成装置は、臨場感にあ
ふれ、迫力に富んだ画像を視認性よく表示することが可
能である。また、安定で高効率な電子放出特性が実現さ
れた電子源を用いることにより、長寿命で明るい高品位
なカラーフラットテレビが実現される。
【0166】
【実施例】[実施例1]図1、本実施例の電子放出素子
を示す図である。この電子放出素子を作製した工程を以
下に示す。
【0167】(1)電子源基板1として石英基板を用
い、これを有機溶剤によって充分に洗浄した後、その上
に一般的な真空形成技術、フォトリソグラフィー技術に
より、Ptからなる素子電極2及び3を形成した。素子
電極2、3の間隔Lは10μm、長さWは600μm、
厚さdは1000Åとした。
【0168】(2)つぎに、有機パラジウム含有溶液
(奥野製薬(株)製「ccp−4230」)を、液滴付
与装置として圧電素子を用いたインクジェット噴射装置
を用いて、液滴の状態にして複数回、素子電極2,3間
に付与した。
【0169】(3)300℃で10分間の加熱処理を行
って、酸化パラジウム(PdO)微粒子からなる微粒子
膜を形成し、導電性薄膜4とした。なお、ここで述べる
微粒子膜とは、前記したように、複数の微粒子が集合し
た状態のみならず、微粒子が互いに隣接或いは重なり合
った状態(島状)の膜を示す。このとき、導電性薄膜4
の膜厚は200Åで、中央部が厚く、周辺に向って徐々
に薄くなっていた。
【0170】(4)つぎに、YAGレーザー(532n
m)を用いて導電性薄膜4の膜厚の薄い部分6を切り離
し、導電性薄膜4の幅がLLになるようにした。
【0171】(5)真空雰囲気下で素子電極2,3間に
所定の電圧を印加してフォーミング処理を施し、電子放
出部5を形成した。
【0172】上述の製造方法により、表面伝導型電子放
出素子を10素子作製し、図5に示した測定装置で特性
を測定したところ、いずれの素子においても、素子電流
Ifのリーク電流が認められず、良好な電子放出特性が
得られた。
【0173】また、本実施例の電子放出素子を同一基板
上に複数個マトリクス状に接続し、図8に示した構成の
表示パネルを作製して画像形成装置を構成し、NTSC
方式のテレビ信号に基づきテレビジョン表示を行ったと
ころ、問題のない良好な表示が得られた。
【0174】[実施例2]図2は、本実施例の電子放出
素子を示す図である。この電子放出素子を作製した工程
を以下に示す。に示した電子放出素子を作製した。
【0175】(1)電子源基板1として石英基板を用
い、これを有機溶剤によって充分に洗浄した後、その上
に一般的な真空形成技術、フォトリソグラフィー技術に
より、Ptからなる素子電極2及び3を形成した。素子
電極2、3の間隔Lは10μm、長さWは600μm、
厚さdは1000Åとした。
【0176】(2)液滴付与装置としてバブルジェット
方式のインクジェット噴射装置を用い、導電性薄膜4の
形成溶液として酢酸Pdの0.1重量%水溶液を用い、
素子電極2,3間に該溶液の液滴を複数回付与した。
【0177】(3)300℃で10分間の加熱処理を行
って、酸化パラジウム(PdO)微粒子からなる微粒子
膜を形成し、導電性薄膜4とした。なお、ここで述べる
微粒子膜とは、前記したように、複数の微粒子が集合し
た状態のみならず、微粒子が互いに隣接或いは重なり合
った状態(島状)の膜を示す。このとき、導電性薄膜4
の膜厚は200Åで、中央部が厚く、周辺に向って徐々
に薄くなっていた。
【0178】(4)真空雰囲気下で素子電極2,3間に
所定の電圧を印加してフォーミング処理を施し、電子放
出部5を形成した。
【0179】(5)つぎに、YAGレーザー(532n
m)を用いて導電性薄膜4の膜厚の薄い部分6を切り離
し、導電性薄膜4の幅がLLになるようにした。
【0180】上述の製造方法により、表面伝導型電子放
出素子を10素子作製し、図5に示した測定装置で特性
を測定したところ、いずれの素子においても、素子電流
Ifのリーク電流が認められず、良好な電子放出特性が
得られた。
【0181】また、本実施例の電子放出素子を同一基板
上に複数個マトリクス状に接続し、図8に示した構成の
表示パネルを作製して画像形成装置を構成し、NTSC
方式のテレビ信号に基づきテレビジョン表示を行ったと
ころ、問題のない良好な表示が得られた。
【0182】(比較例1)(4)の工程を行わない以外
は実施例1と同様にして表面伝導型電子放出素子を10
素子作製した。その結果、リーク電流が発生しなかった
素子は4素子で、他の4素子については0.2〜1.4
%の無効電流が認められた。
【0183】また、測定終了後に電子放出部を観察した
ところ、導電性薄膜の端部では亀裂が完全に形成されて
おらず、亀裂の形成されていない領域の導電性薄膜の膜
厚を測定したところ、15〜60Åであり、最大膜厚の
6〜30%であった。リーク電流は、亀裂が形成されて
いない領域を通じて流れたものと推察される。
【0184】また、本実施例の電子放出素子を同一基板
上に複数個マトリクス状に接続し、図8に示した構成の
表示パネルを作製して画像形成装置を構成し、NTSC
方式のテレビ信号に基づきテレビジョン表示を行ったと
ころ、輝度ムラの目立つ表示が得られた。特に輝度の低
い素子に関して、表示パネル解体後電子放出部を観察し
たところ導電性膜の端部では亀裂が完全に形成されてい
なかった。輝度低下は、亀裂が形成されていない領域を
通じて流れるリーク電流のため表示駆動用の実効電圧が
低下したためと推察される。
【0185】
【発明の効果】以上説明したように、本発明によれば、
インクジェット方式などの液滴付与手段を用いて簡易な
方法で導電性膜を形成した電子放出素子において、簡易
な工程を付加するだけで電子放出部が形成されなかった
領域の発生によるリーク電流を防止し、歩留まりよく電
子放出素子の作製をすることができ、均一な電子放出特
性の得られる電子源を構成し、良好な表示特性の画像形
成装置を提供することができる。
【0186】さらに、複数回の液滴付与によって生じる
導電性膜の形状及び膜厚ムラにばらつきが生じても、簡
易な工程を付与するだけで表示特性の著しく向上した電
子源を歩留まりよく作製することができ、良好な表示特
性の画像形成装置を提供することができる。
【図面の簡単な説明】
【図1】表面伝導型電子放出素子を示す模式図である。
【図2】表面伝導型電子放出素子を示す模式図である。
【図3】図1に示した電子放出素子の製造方法を示す図
である。
【図4】フォーミング波形の例を示す図である。
【図5】真空処理装置を示す概略的構成図である。
【図6】放出電流−素子電圧特性(I−V特性)を示す
図である。
【図7】単純マトリクス配置の電子源を示す概略的構成
図である。
【図8】単純マトリクス配置の電子源を用いた画像形成
装置の一実施形態に用いる表示パネルの概略的構成図で
ある。
【図9】図8に示した表示パネルにおける蛍光膜を示す
模式図である。
【図10】図8に示した表示パネルを駆動する駆動回路
の一例を示す図である。
【図11】はしご状配置の電子源を示す概略的構成図で
ある。
【図12】はしご状配置の電子源を用いた画像形成装置
に用いる表示パネルの概略的構成図である。
【図13】画像形成装置を示すブロック図である。
【図14】従来の電子放出素子を示す模式図である。
【図15】図14に示した電子放出素子の放出電流−素
子電圧特性(I−V特性)を示す図である。
【符号の説明】
1 基板 2,3 素子電極 4 導電性薄膜 5 電子放出部 6 膜厚の薄い領域 31 液滴付与装置 32 液滴 50 電流計 51 電源 52 電流計 53 高圧電源 54 アノード電極 55 真空容器 56 排気ポンプ 71 電子源基板 72 X方向配線 73 Y方向配線 74 表面伝導型電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 91 黒色導伝材 92 蛍光体 101 画像表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 110 電子源基板 111 電子放出素子 112 共通配線 120 グリッド電極 121 開口 201 ディスプレイパネル 1001 駆動回路 1002 ディスプレイコントローラ 1003 マルチプレクサ 1004 デコーダ 1005 入出力インターフェース回路 1006 CPU 1007 画像生成回路 1008〜1010 画像メモリインターフェース回路 1011 画像入力インターフェース回路 1012,1013 TV信号受信回路 1014 入力部

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成した一対の素子電極と、前
    記素子電極の各々に電気的に接続された導電性膜と、前
    記導電性膜の一部に形成された電子放出部を有する電子
    放出素子の製造方法であって、 前記基板上に前記一対の素子電極を形成する工程と、 前記素子電極を形成した前記基板に金属元素を含む液体
    を液滴として付与し、 その後前記液体を乾燥又は焼成して前記導電性膜を形成
    する工程と、 前記導電性膜の膜厚の薄い部分を選択的に除去する工程
    と、 前記導電性膜に前記電子放出部を形成する工程とを有す
    ることを特徴とする電子放出素子の製造方法。
  2. 【請求項2】 前記導電性膜の膜厚の薄い部分を選択的
    に除去する工程は、前記導電性膜に前記電子放出部を形
    成する工程の前に行うことを特徴とする請求項1の電子
    放出素子の製造方法。
  3. 【請求項3】 前記導電性膜の膜厚の薄い部分を選択的
    に除去する工程は、前記導電性膜に前記電子放出部を形
    成する工程の後に行うことを特徴とする請求項1の電子
    放出素子の製造方法。
  4. 【請求項4】 前記導電性膜の膜厚の薄い部分は、前記
    導電性膜の最も厚い膜厚の30%以下の領域である請求
    項1〜3のいずれか1項に記載の電子放出素子の製造方
    法。
  5. 【請求項5】 前記液体は、インクジェット方式によっ
    て付与することを特徴とする請求項1〜3のいずれか1
    項に記載の電子放出素子の製造方法。
  6. 【請求項6】 前記インクジェット方式がバブルジェッ
    ト方式であることを特徴とする請求項1〜3のいずれか
    1項に記載の電子放出素子の製造方法。
  7. 【請求項7】 前記導電性膜は、前記液体を複数回付与
    することによって形成されることを特徴とする請求項1
    記載の電子放出素子の製造方法。
  8. 【請求項8】 基板上に形成した一対の素子電極と、前
    記素子電極の各々に電気的に接続された導電性膜と、前
    記導電性膜の一部に形成された電子放出部を有する電子
    放出素子であって、 前記導電性膜は、前記素子電極を形成した前記基板に金
    属元素を含む液体を液滴として付与して、その後前記液
    体を乾燥又は焼成させて形成し、 前記導電性膜の膜厚の薄い部分を選択的に除去すること
    を特徴とする電子放出素子。
  9. 【請求項9】 前記電子放出素子は、表面伝導型電子放
    出素子であることを特徴とする請求項8記載の電子放出
    素子。
  10. 【請求項10】 電子放出素子を複数個並列に配置し
    て、それらを結線してなる素子行を1行以上有し、前記
    各々の電子放出素子を駆動する配線がはしご状配置され
    ている電子源であって、 前記電子放出素子は、請求項8又は9に記載の電子放出
    素子を用いることを特徴とする電子源。
  11. 【請求項11】 電子放出素子を複数個配列してなる素
    子行を1行以上有し、前記各々の電子放出素子を駆動す
    る配線がマトリクス配置されている電子源であって、 前記電子放出素子は、請求項8又は9に記載の電子放出
    素子を用いることを特徴とする電子源。
  12. 【請求項12】 電子源と、画像形成部材と、情報信号
    によって各電子放出素子から放出される電子線とを制御
    する制御電極を有する画像形成装置であって、 前記電子源は、請求項10に記載の電子源を用いること
    を特徴とする画像形成装置。
  13. 【請求項13】 電子源と画像形成部材とを有し、前記
    電子源は、請求項11記載の電子源を用いることを特徴
    とする画像形成装置。
  14. 【請求項14】 電子放出素子を複数個並列に配置し
    て、それらを結線してなる素子行を1行以上有し、前記
    各々の電子放出素子を駆動する配線がはしご状配置され
    ている電子源の製造方法であって、 前記電子放出素子は、請求項8に記載の電子放出素子を
    用いることを特徴とする電子源の製造方法。
  15. 【請求項15】 電子源と、前記電子源から放出される
    電子線を制御する制御電極と、前記電子源から出力され
    る電子線の照射により画像を形成する画像形成部材とを
    備えてなることを特徴とする画像形成装置の製造方法で
    あって、 前記電子源は請求項14に記載の製造方法によって製造
    されたことを特徴とする画像形成装置の製造方法。
  16. 【請求項16】 電子源と、前記電子源から放出される
    電子線の照射により画像を形成する画像形成部材とを備
    えてなることを特徴とする画像形成装置の製造方法であ
    って、 前記電子源は請求項14に記載の製造方法によって製造
    されたことを特徴とする画像形成装置の製造方法。
JP4712299A 1999-02-24 1999-02-24 電子放出素子、電子源及び画像形成装置並びにこれらの製造方法 Pending JP2000251667A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4712299A JP2000251667A (ja) 1999-02-24 1999-02-24 電子放出素子、電子源及び画像形成装置並びにこれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4712299A JP2000251667A (ja) 1999-02-24 1999-02-24 電子放出素子、電子源及び画像形成装置並びにこれらの製造方法

Publications (1)

Publication Number Publication Date
JP2000251667A true JP2000251667A (ja) 2000-09-14

Family

ID=12766362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4712299A Pending JP2000251667A (ja) 1999-02-24 1999-02-24 電子放出素子、電子源及び画像形成装置並びにこれらの製造方法

Country Status (1)

Country Link
JP (1) JP2000251667A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190525A (ja) * 2005-01-05 2006-07-20 Seiko Epson Corp 電子放出素子および電子放出素子の製造方法、並びに電気光学装置、電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190525A (ja) * 2005-01-05 2006-07-20 Seiko Epson Corp 電子放出素子および電子放出素子の製造方法、並びに電気光学装置、電子機器
US7722424B2 (en) 2005-01-05 2010-05-25 Seiko Epson Corporation Electron emitter, method of manufacturing electron emitter, electro-optical device, and electronic apparatus

Similar Documents

Publication Publication Date Title
JP2967334B2 (ja) 電子放出素子の製造方法、並びにそれを用いた電子源及び画像形成装置の製造方法
JP3054137B2 (ja) 画像形成装置の製造方法及び製造装置
JP3069956B2 (ja) 電子放出素子、電子源、画像形成装置の製造方法
JPH1154027A (ja) 電子源及び画像形成装置の製造方法
JP2859823B2 (ja) 電子放出素子、電子源、画像形成装置、及びこれらの製造方法
JP3320299B2 (ja) 電子放出素子、電子源、および画像形成装置の製造方法
JP3586092B2 (ja) 電子放出素子、電子源、及び画像形成装置の製造方法
JP2000251667A (ja) 電子放出素子、電子源及び画像形成装置並びにこれらの製造方法
JP3618978B2 (ja) 電子放出素子、電子源及び画像形成装置の製造方法
JP3320310B2 (ja) 電子放出素子、それを用いた電子源、画像形成装置及びそれらの製造方法
JP3728112B2 (ja) 電子放出素子、電子源、及び画像形成装置の製造方法
JPH11233005A (ja) 電子源、画像形成装置及びこれらの製造方法、製造装置
JPH09330654A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP3091965B2 (ja) 電子源及び画像形成装置の製造方法
JP2000243252A (ja) 電子源、画像形成装置、及びこれらの製造方法
JP2000243258A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2000311595A (ja) 電子源、画像形成装置、及びこれらの製造方法
JPH0945222A (ja) 電子放出素子、それを用いた電子源、画像形成装置
JPH1012132A (ja) 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法
JPH1055751A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JPH11176321A (ja) 電子放出素子、電子源、画像形成装置及びこれらの製造方法
JPH103853A (ja) 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法
JP2000123721A (ja) 電子放出素子の製造方法、および、この電子放出素子を用いた電子源および画像形成装置
JP2000251684A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JPH103854A (ja) 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法