JPH11233005A

JPH11233005A - 電子源、画像形成装置及びこれらの製造方法、製造装置

Info

Publication number: JPH11233005A
Application number: JP3188998A
Authority: JP
Inventors: Tatsuya Iwasaki; 達哉岩崎
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-02-16
Filing date: 1998-02-16
Publication date: 1999-08-27

Abstract

(57)【要約】【課題】電子放出素子を複数行、複数列に配置してな
る電子源において、各素子毎の電子放出特性のばらつき
を改善する。【解決手段】基板１上に配線Ｄ₁ 〜Ｄ₈ と素子電極
２、３を形成した後、１列分の素子に導電性膜４を形成
し、各配線に電圧を印加して該導電性膜４に電子放出部
５を形成する工程を、各素子列毎に繰り返して全素子に
導電性薄膜４と電子放出部５を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子を複
数用いた電子源とその製造方法、該電子源を用いた表示
装置や露光装置等の画像形成装置に関する。

【０００２】

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の２種類が知られてい
る。冷陰極電子放出素子には電界放出型（以下、「ＦＥ
型」と称する）、金属／絶縁層／金属型（以下、「ＭＩ
Ｍ型」と称する）や、表面電子放出素子等が有る。

【０００３】ＦＥ型の例としては、ダブリュ・ピイ・ダ
イクアンドダブリュ・ダブリュ・ドラン（Ｗ．Ｐ．
ＤｙｋｅａｎｄＷ．Ｗ．Ｄｏｌａｎ）「フィールド
エミッション（ＦｉｅｌｄＥｍｉｓｓｉｏｎ）」，
アドバンスインエレクトロンフィジックス（Ａｄ
ｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈｙｓｉｃ
ｓ），８，８９（１９５６）或いはシイ・エイ・スピン
ト（Ｃ．Ａ．Ｓｐｉｎｄｔ），「フィジカルプロパテ
ィズオブシン−フィルムフィールドエミッショ
ンカソーズウィズモリブデナムコーンズ（Ｐｈ
ｙｓｉｃａｌＰｒｏｐｅｒｔｉｅｓｏｆｔｈｉｎ
−ｆｉｌｍｆｉｅｌｄｅｍｉｓｓｉｏｎｃａｔｈ
ｏｄｅｓｗｉｔｈｍｏｌｙｂｄｅｎｕｍｃｏｎｅ
ｓ）」，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８
（１９７６）等に開示されたものがある。

【０００４】また、ＭＩＭ型の例としては、シイ・エイ
・ミード（Ｃ．Ａ．Ｍｅａｄ），「オペレーションオ
ブトンネル−エミッションデバイセズ（Ｏｐｅｒａ
ｔｉｏｎｏｆＴｕｎｎｅｌ−ＥｍｉｓｓｉｏｎＤ
ｅｖｉｃｅｓ）」，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，
６４６（１９６１）等に開示されたものが知られてい
る。

【０００５】表面伝導型電子放出素子の例としては、エ
ム・アイ・エリンソン（Ｍ．Ｉ．Ｅｌｉｎｓｏｎ），Ｒ
ａｄｉｏＥｎｇ．ＥｌｅｃｔｏｒｏｎＰｈｙｓ．，
１０，１２９０（１９６５）等に開示されたものがあ
る。

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ₂ 薄膜を用いたもの、Ａｕ薄膜によ
るもの［ジイ・ディットマー（Ｇ．Ｄｉｔｔｍｅｒ）
「シンソリッドフィルムズ（ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ）」，９，３１７（１９７２）］、Ｉｎ₂
Ｏ₃ ／ＳｎＯ₂ 薄膜によるもの［エム・ハートウェル
アンドシイ・ジイ・フォンスタッド（Ｍ．Ｈａｒｔｗ
ｅｌｌａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ），「ＩＥＥＥ
Ｔｒａｎｓ．ＥＤＣｏｎｆ．」５１９（１９７
５）］、カーボン薄膜によるもの［荒木久他，真空、
第２６巻、第１号、第２２頁（１９８３）］等が報告さ
れている。

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のエム・ハートウェルの素子構成を図
１８に模式的に示す。同図において１は基板である。ま
た、４は導電性膜で、Ｈ型形状のパターンに形成された
金属酸化物薄膜等からなり、後述の通電フォーミングと
呼ばれる通電処理により電子放出部５が形成される。
尚、図中の素子電極間隔Ｌは、０．５〜１ｍｍ、Ｗ’は
０．１ｍｍで設定されている。

【０００８】これらの表面伝導型電子放出素子において
は、電子放出を行なう前に導電性膜４に予め通電フォー
ミングと呼ばれる通電処理を施して電子放出部５を形成
するのが一般的である。即ち、通電フォーミングとは、
前記導電性膜４の両端に電圧を印加通電し、導電性膜４
を局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部５を形成する処
理である。尚、電子放出部５では導電性膜４の一部に亀
裂を発生しており、その亀裂付近から電子放出が行なわ
れる。

【０００９】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亘って多数素子を配列形
成できる利点がある。そこで、この特徴を生かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。

【００１０】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線）にて夫々結線した行を多数
行配列（梯子状配置）した電子源が挙げられる（例え
ば、特開昭６４−３１３３２号公報、特開平１−２８３
７４９号公報、同２−２５７５５２号公報）。

【００１１】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【００１２】

【発明が解決しようとする課題】上記従来の電子源の製
造方法の一例を図２６を用いて説明する。

【００１３】（１）基板１上に一般的な真空技術、フォ
トリソグラフィ技術により素子電極２、３、配線Ｄ₁ 〜
Ｄ₈ を形成する（図２６（ａ））。

【００１４】（２）次いで、例えば分散塗布法などによ
って、導電性材料を塗布した後、パターニングにより導
電性膜４を形成する（図２６（ｂ））。

【００１５】（３）導電性膜４にフォーミング処理を施
して電子放出部５を形成する。この時、図２６のような
梯子型電子源の場合には、Ｄ₁ とＤ₂ 間に電圧を印加す
ることにより、１行目の素子をフォーミングする（図２
６（ｃ））。

【００１６】（４）同様にして、Ｄ₃ とＤ₄ 、Ｄ₅ とＤ
₆ 、Ｄ₇ とＤ₈ 間に電圧を印加することにより、素子行
毎にフォーミング処理を施して全素子の導電性膜４に電
子放出部５を形成する。その後、活性化工程や安定化工
程等所望の工程を行なう。

【００１７】電子源が単純マトリクス型の場合も、同一
配線には複数の素子が接続されているため、上記梯子型
電子源と同様に素子行或いは素子列毎にフォーミング処
理を施す。

【００１８】しかしながら、上記多数の電子放出素子を
配列した電子源の製造工程において、上記したようにフ
ォーミング工程において、外部電源から配線に電圧を印
加することにより電力を各素子に供給すると、配線には
複数の素子が接続されているため、配線を流れる電流は
大きなものとなる。その結果として、配線抵抗ｒで生じ
る電圧降下のため、各素子毎に印加される電圧Ｖ_formに
差異が生じる。その作用を図２７に示す。図中（ａ）は
１行目の素子のフォーミング処理を示す模式図、（ｂ）
は当該処理での等価回路、（ｃ）は配線の電圧である。
そのため、各素子に形成される電子放出部も変化し、素
子特性が不均一になるという問題を生じていた。また、
この時に配線に流れる電流が過度に大きい場合には、ジ
ュール熱により配線や基板に損傷を与えることもあっ
た。

【００１９】このような問題への対応策の一つとして、
配線抵抗を小さくすることが挙げられるが、配線の膜
厚、面積、材料に制約を生じるという問題があった。例
えば、膜厚を厚くするとプロセスに時間を要する、配線
面積を広くすると単位面積あたりの素子数に制約を与え
る、低抵抗の配線として貴金属を用いればコストが高く
なる、等である。

【００２０】上記問題は、フォーミング工程において、
１素子当たりに流す電流量が大きい時に顕著になるた
め、フォーミング前の素子抵抗Ｒ_s を適切な値に設定す
る必要があった。そのため、素子抵抗の設計要因である
導電性膜のサイズ、膜厚、抵抗率、材料等、適切なもの
を選択する必要が生じ、電子放出素子の設計、さらには
電子源設計に制約を生じていた。

【００２１】本発明の目的は、上記問題点を解決し、フ
ォーミング時に配線に大電流を流すことなく電子放出部
を形成することにあり、配線での電圧降下に起因する素
子特性のばらつきをなくし、均一な電子放出特性を有す
る電子源を提供することにある。さらには、上記電子源
を用いて、表示品位の高い画像形成装置を構成すること
にある。

【００２２】

【課題を解決するための手段】本発明の第一は、一対の
素子電極と、該素子電極のそれぞれに電気的に接続され
た導電性膜と、該導電性膜の一部に形成された電子放出
部を有する電子放出素子を、配線により複数個を並列に
結線してなる素子行を少なくとも１行以上有する梯子型
電子源の製造方法であって、基板上に配線と素子電極を
形成する工程と、異なる配線に接続された素子電極から
なる群毎に、導電性膜を形成する工程と該導電性膜にフ
ォーミング処理を施して電子放出部を形成する工程を施
すことを特徴とする。

【００２３】本発明の第二は、一対の素子電極と、該素
子電極のそれぞれに電気的に接続された導電性膜と、該
導電性膜の一部に形成された電子放出部を有する電子放
出素子を、配線により複数個をマトリクス状に結線して
なる単純マトリクス型電子源の製造方法であって、基板
上に配線と素子電極を形成する工程と、各素子行または
素子列において少なくとも１素子からなる群を形成し、
該群毎に、導電性膜を形成する工程と該導電性膜毎に順
次フォーミング処理を施して電子放出部を形成する工程
を施すことを特徴とする。

【００２４】また、本発明の第三、第四は、それぞれ上
記製造方法で製造されたことを特徴とする電子源であ
り、さらに、本発明の第五、第六は、該電子源と、画像
形成部材、必要に応じて制御電極を有することを特徴と
する画像形成装置であり、第七、第八は、当該画像形成
装置の製造方法であって、上記製造方法で電子源を製造
することに特徴を有する。

【００２５】またさらに、本発明の第九は、上記電子源
の製造方法を実施するための製造装置であって、少なく
とも、導電性膜形成手段と、該導電性膜に素子毎に電圧
を印加する手段とを有することを特徴とする。

【００２６】

【発明の実施の形態】次に、本発明の電子源を構成する
電子放出素子の好ましい実施形態として表面伝導型電子
放出素子を例に挙げて本発明を詳細に説明する。。

【００２７】図１及び図２は、平面型表面伝導型電子放
出素子の一構成例を示す模式図であり、図１は平面図、
図２は縦断面図である。図１、図２において、１は基
板、２と３は素子電極、４は導電性膜、５は電子放出部
である。

【００２８】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ₂ を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。

【００２９】対向する素子電極２、３の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ、Ｃ
ｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等
の金属或いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐ
ｄ−Ａｇ等の金属或いは金属酸化物とガラス等から構成
される印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体
及びポリシリコン等の半導体導体材料等から適宜選択さ
れる。

【００３０】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜４の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Ｌは、好ましくは数百ｎｍ〜数百μ
ｍの範囲とし、より好ましくは、素子電極間に印加する
電圧等を考慮して、数μｍ〜数十μｍの範囲とする。

【００３１】素子電極長さＷは、電極の抵抗値、電子放
出特性を考慮すると、好ましくは数μｍ〜数百μｍの範
囲であり、素子電極２、３の膜厚ｄは、好ましくは数十
ｎｍ〜数μｍの範囲である。

【００３２】尚、図１、図２に示した構成だけでなく、
基板１上に、導電性膜４、対向する素子電極２、３の順
に積層した構成とすることもできる。

【００３３】導電性膜４を構成する材料としては、例え
ばＰｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、
Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｍｏ、Ｐｂ等の金
属、ＰｄＯ、ＳｎＯ₂ 、Ｉｎ₂ Ｏ₃ 、ＰｂＯ、Ｓｂ₂ Ｏ
₃ 等の酸化物、ＨｆＢ₂ 、ＺｒＢ₂ 、ＬａＢ₆ 、ＣｅＢ
₆ 、ＹＢ₄ 、ＧｄＢ₄ 等の硼化物、ＴｉＣ、ＺｒＣ、Ｈ
ｆＣ、ＴａＣ、ＳｉＣ、ＷＣなどの炭化物、ＴｉＮ、Ｚ
ｒＮ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カー
ボン等が挙げられる。

【００３４】導電性膜４には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極２、３へのステップカバ
レージ、素子電極２、３間の抵抗値等を考慮して適宜設
定されるが、通常は、数Å〜数百ｎｍの範囲とするのが
好ましく、より好ましくは１ｎｍ〜５０ｎｍの範囲とす
るのが良い。その抵抗値は、Ｒ_s が１×１０² 〜１×１
０⁷ Ω／□の値である。尚、Ｒ_s は、幅がｗで長さがｌ
の薄膜の長さ方向に測定した抵抗ＲをＲ＝Ｒ_s（ｌ／
ｗ）とおいた時の値である。

【００３５】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、或
いは重なり合った状態（いくつかの微粒子が集合し、全
体として島状構造を形成している場合も含む）をとって
いる。微粒子の粒径は、数Å〜数百ｎｍの範囲、好まし
くは１ｎｍ〜２０ｎｍの範囲である。

【００３６】尚、本明細書では頻繁に「微粒子」という
言葉を用いるので、その意味について説明する。

【００３７】一般に、小さな粒子を「微粒子」と呼び、
これよりも小さなものを「超微粒子」と呼ぶ。「超微粒
子」よりもさらに小さく、原子の数が数百個程度以下の
ものを「クラスター」を呼ぶことは広く行なわれてい
る。

【００３８】しかしながら、それぞれの境は厳密なもの
ではなく、どのような性質に注目して分類するかにより
変化する。また「微粒子」と「超微粒子」を一括して
「微粒子」と呼ぶ場合もあり、本明細書中での記述はこ
れに沿ったものである。

【００３９】例えば、「実験物理学講座１４表面・
微粒子」（木下是雄編、共立出版、１９８６年９月１
日発行）では、「本稿で微粒子と言うときにはその直径
がだいたい２〜３μｍ程度から１０ｎｍ程度までとし、
特に超微粒子というときは粒径が１０ｎｍ程度から２〜
３ｎｍ程度までを意味することにする。両者を一括して
単に微粒子と書くこともあってけっして厳密なものでは
なく、だいたいの目安である。粒子を構成する原子の数
が２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（第１９５頁２２〜２６行目）と記述されてい
る。

【００４０】付言すると、新技術開発事業団の”林・超
微粒子プロジェクト”での「超微粒子」の定義では、粒
径の下限がさらに小さく、次のようなものであった。

【００４１】「創造科学技術推進制度の”超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを”超微粒
子”（ｕｌｔｒａｆｉｎｅｐａｒｔｉｃｌｅ）と呼
ぶことにした。すると１個の超微粒子はおよそ１００〜
１０⁸ 個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」（「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編、三田出版、１９８８年、第２頁１〜４行目）／「超
微粒子よりもさらに小さいもの、すなわち原子が数個〜
数百個で構成される１個の粒子は、ふつうクラスターと
呼ばれる」（同書第２頁１２〜１３行目）。

【００４２】上記のような一般的な呼び方をふまえて、
本明細書において、「超微粒子」とは多数の原子・分子
の集合体で、粒径の下限は数Å〜１ｎｍ程度、上限は数
μｍ程度のものを指すこととする。

【００４３】電子放出部５は、導電性膜４の一部に形成
された亀裂領域により構成され、後述する亀裂形成手法
に依存したものとなる。電子放出部５の内部には、数Å
〜数十ｎｍの範囲の粒径の導電性微粒子が存在する場合
もある。この導電性微粒子は、導電性膜４を構成する材
料の元素の一部、或いは全ての元素を含有するものとな
る。電子放出部５及びその近傍の導電性膜４には、炭素
或いは炭素化合物を有する場合もある。

【００４４】表面伝導型電子放出素子の製造方法として
は様々な方法があるが、その一例を図３に基づいて説明
する。尚、図３においても図１及び図２に示した部位と
同じ部位には図１及び図２に付した符号と同一の符号を
付している。

【００４５】１）基板１を洗浄、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィ技術
を用いて基板１上に素子電極２、３を形成する（図３
（ａ））。

【００４６】２）素子電極２、３を設けた基板１上に、
金属元素を含有する溶液を付与して導電性膜４を形成す
る（図３（ｂ））。ここで、金属元素を含有する溶液と
は、所望の導電性膜４の材料の金属を主元素とする溶液
であり、例えば当該金属の有機化合物の溶液である。上
記溶液が有機金属溶液の場合には焼成処理を施す。導電
性膜４の形成法はこれに限られるものではなく、真空蒸
着法、スパッタ法、化学的気相堆積法、分散塗布法、デ
ィッピング法、スピンナー法、インクジェット法等を用
いることができるが、本発明においては、導電性膜４の
形成工程と後述する電子放出部５形成工程が繰り返され
るため、所定の領域にのみ上記導電性膜４を形成し、且
つ先に形成された導電性膜や電子放出部に影響を及ぼさ
ない点で上記溶液を液滴で付与し得る方法、特にインク
ジェット法によることが望ましい。

【００４７】インクジェット法を用いた場合には、１０
ｎｇから数十ｎｇ程度の微小液滴を再現性良く発生し基
板に付与することができ、フォトリソグラフィによるパ
ターニングや真空プロセスが不要である。インクジェッ
ト法の装置としては、エネルギー発生素子として電気熱
変換体を用いたバブルジェットタイプ、或いは圧電素子
を用いたピエゾジェットタイプ等が使用可能である。上
記液滴の焼成手段としては、電磁波照射手段や加熱空気
照射手段、基板全体を加熱する手段が用いられる。電磁
波照射手段としては、例えば赤外線ランプ、アルゴンイ
オンレーザー、半導体レーザー等を用いることができ
る。

【００４８】３）続いて、フォーミング工程を行なう。
このフォーミング工程の方法の一例として、通電処理に
よる方法を説明する。尚、本発明の電子源におけるフォ
ーミング工程について詳しくは後述する。上記素子電極
２、３間に、不図示の電源より通電すると、導電性膜４
に構造の変化した電子放出部５が形成される（図３
（ｃ））。この通電フォーミングにより、導電性膜４を
局所的に破壊、変形もしくは変質せしめ、構造の変化し
た部位が電子放出部５である。通電フォーミングの電圧
波形の例を図４に示す。

【００４９】通電フォーミングの電圧波形は、特にパル
ス波形が好ましい。これには、パルス波高値を定電圧と
したパルスを連続的に印加する図４（ａ）に示した方法
と、パルス波高値を増加させながらパルスを印加する図
４（ｂ）に示した方法がある。

【００５０】先ず、パルス波高値を定電圧とした場合に
ついて、図４（ａ）で説明する。図４（ａ）におけるＴ
₁ 及びＴ₂ は電圧波形のパルス幅とパルス間隔である。
三角波の波高値（通電フォーミング時のピーク電圧）
は、表面伝導型電子放出素子の形態に応じて適宜選択さ
れる。このような条件のもと、例えば、数秒〜数十秒間
電圧を印加する。パルス波形は、三角波に限定されるも
のではなく、矩形波等の所望の波形を採用することがで
きる。

【００５１】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図４（ｂ）で説明する。
図４（ｂ）におけるＴ₁ 及びＴ₂ は図４（ａ）に示した
Ｔ₁、Ｔ₂ と同様である。また三角波の波高値は、例え
ば０．１Ｖ程度ずつ増加させる。

【００５２】通電フォーミング処理の終了は、パルス間
隔Ｔ₂ 中に、導電性膜４を局所的に破壊、変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば、０．１Ｖ程度の電圧印加により流れる電流
を測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示した
時、通電フォーミングを終了する。

【００５３】４）導電性膜４に電子放出部５を形成した
素子には、活性化工程と呼ばれる処理を施すのが好まし
い。この活性化工程により、素子電流Ｉ_f 、放出電流Ｉ
_e を著しく変化させることができる。

【００５４】活性化工程は、例えば有機物質のガスを含
有する雰囲気下で、素子電極２、３間にパルスの印加を
繰り返すことで行なうことができる。この雰囲気は、例
えば油拡散ポンプやロータリーポンプなどを用いて真空
容器内を排気した場合に雰囲気内に残留する有機ガスを
利用して形成することができる他、イオンポンプなどに
より一旦十分に排気した真空中に適当な有機物質のガス
を導入することによっても得られる。この時の好ましい
有機物質のガス圧は、前述の素子電極の形態、真空容器
の形状や、有機物質の種類などにより異なるため、場合
に応じ適宜設定される。適当な有機物質としては、アル
カン、アルケン、アルキンの脂肪族炭化水素類、芳香族
炭化水素類、アルコール類、アルデヒド類、ケトン類、
アミン類、フェノール、カルボン酸、スルホン酸等の有
機酸類等を挙げることができ、具体的には、メタン、エ
タン、プロパンなどＣ_n Ｈ_2n+2で表わされる飽和炭化水
素、エチレン、プロピレンなどＣ_n Ｈ_2n等の組成式で表
わされる不飽和炭化水素、ベンゼン、トルエン、メタノ
ール、エタノール、ホルムアルデヒド、アセトアルデヒ
ド、アセトン、メチルエチルケトン、メチルアミン、エ
チルアミン、フェノール、蟻酸、酢酸、プロピオン酸等
が使用できる。この処理により、雰囲気中に存在する有
機物質から、炭素或いは炭素化合物が素子上に堆積し、
素子電流Ｉ_f、放出電流Ｉ_e が著しく変化するようにな
る。

【００５５】炭素及び炭素化合物とは、例えばグラファ
イト（いわゆるＨＯＰＧ、ＰＧ、ＧＣを包含するもの
で、ＨＯＰＧはほぼ完全なグラファイト結晶構造、ＰＧ
は結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、
ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさら
に大きくなったものを指す）、非晶質カーボン（アモル
ファスカーボン、及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す）であり、その膜厚
は５０ｎｍ以下が好ましく、３０ｎｍ以下が望ましい。

【００５６】活性化工程の終了判定は、素子電流Ｉ_f と
放出電流Ｉ_e を測定しながら、適宜行なうことができ
る。尚、パルス幅、パルス間隔、パルス波高値などは適
宜設定される。

【００５７】５）このような工程を経て得られた電子放
出素子は、安定化工程を行なうことが好ましい。この工
程は、真空容器内の有機物質を排気する工程である。真
空容器を排気する真空排気装置は、装置から発生するオ
イルが素子の特性に影響を与えないように、オイルを使
用しないものを用いるのが好ましい。具体的には、ソー
プションポンプ、イオンポンプ等の真空排気装置を挙げ
ることができる。

【００５８】前記活性化工程で排気装置として油拡散ポ
ンプやロータリーポンプを用い、これから発生するオイ
ル成分に由来する有機ガスを用いた場合には、この成分
の分圧を極力低く抑える必要がある。真空容器内の有機
成分の分圧は、上記炭素或いは炭素化合物がほぼ新たに
堆積しない分圧で１×１０^-6Ｐａ以下が好ましく、さら
には１×１０^-8Ｐａ以下が特に好ましい。さらに真空容
器内を排気する時には、真空容器全体を加熱して、真空
容器内壁や、電子放出素子に吸着した有機物質分子を排
気し易くするのが好ましい。この時の加熱条件は、８０
〜２００℃、好ましくは１５０℃以上で、できるだけ長
時間処理するのが望ましいが、特にこの条件に限るもの
ではなく、真空容器の大きさや形状、電子放出素子の構
成などの諸条件により適宜選ばれる条件により行なう。
真空容器内の圧力は極力低くすることが必要で、１×１
０^-5Ｐａ以下が好ましく、さらには１×１０^-6Ｐａ以下
が特に好ましい。

【００５９】上記安定化工程を行なった後の駆動時の雰
囲気は、上記安定化処理終了時の雰囲気を維持するのが
好ましいが、これに限るものではなく、有機物質が十分
除去されていれば、圧力自体は多少上昇しても十分安定
な特性を維持することができる。このような真空雰囲気
を採用することにより、新たな炭素或いは炭素化合物の
堆積を抑制でき、結果として素子電流Ｉ_f 、放出電流Ｉ
_e が安定する。

【００６０】本発明の電子源を構成する電子放出素子の
基本特性について、前述の平面型表面伝導型電子放出素
子を例に挙げて図５、図６を参照しながら説明する。

【００６１】図５は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図５においても、図１に示した部
位と同じ部位には図１に付した符号と同一の符号を付し
ている。

【００６２】図５において、５５は真空容器であり、５
６は排気ポンプである。真空容器５５内には電子放出素
子が配されている。即ち、１は電子放出素子を構成する
基板であり、２及び３は素子電極、４は導電性膜、５は
電子放出部である。また、５１は電子放出素子に素子電
圧Ｖ_f を印加するための電源、５０は素子電極２、３間
の導電性膜４を流れる素子電流Ｉ_f を測定するための電
流計、５４は素子の電子放出部５より放出される放出電
流Ｉ_e を捕捉するためのアノード電極、５３はアノード
電極５４に電圧を印加するための高圧電源、５２は電子
放出部２より放出される放出電流Ｉ_e を測定するための
電流計である。一例として、アノード電極５４の電圧を
１ｋＶ〜１０ｋＶの範囲とし、アノード電極５４と電子
放出素子との距離Ｈを２〜８ｍｍの範囲として測定を行
なう。

【００６３】真空容器５５内には、不図示の真空系等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行なえるようになっ
ている。

【００６４】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系とイオンポン
プ等からなる超高真空装置系とにより構成されている。
ここに示した電子放出素子基板を配した真空処理装置の
全体は、不図示のヒーターにより加熱できる。従って、
この真空処理装置を用いると、前述の通電フォーミング
以降の工程も行なうことができる。

【００６５】図６は、図５に示した真空処理装置を用い
て測定された放出電流Ｉ_e 及び素子電流Ｉ_f と、素子電
圧Ｖ_f との関係を模式的に示した図である。図６におい
ては、放出電流Ｉ_e が素子電流Ｉ_f に比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。

【００６６】図６からも明らかなように、本発明の電子
源を構成する電子放出素子は、放出電流Ｉ_e に関して次
の３つの特徴的性質を有する。

【００６７】第１に、本素子はある電圧（しきい値電圧
と呼ぶ；図６中のＶ_th）以上の素子電圧を印加すると急
激に放出電流Ｉ_e が増加し、一方しきい値電圧Ｖ_th以下
では放出電流Ｉ_e がほとんど検出されない。つまり、放
出電流Ｉ_e に対する明確なしきい値電圧Ｖ_thを持った非
線形素子である。

【００６８】第２に、放出電流Ｉ_e が素子電圧Ｖ_f に単
調増加依存するため、放出電流Ｉ_eは素子電圧Ｖ_f で制
御できる。

【００６９】第３に、アノード電極５４（図５参照）に
捕捉される放出電荷は、素子電圧Ｖ_f を印加する時間に
依存する。つまり、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖ_f を印加する時間により制御できる。

【００７０】以上の説明より理解されるように、本発明
の電子源を構成する電子放出素子は、入力信号に応じ
て、電子放出特性を容易に制御できることになる。この
性質を利用すると複数の電子放出素子を配して構成した
電子源、画像形成装置等、多方面への応用が可能とな
る。

【００７１】図６においては、素子電流Ｉ_f も素子電圧
Ｖ_f に対して単調増加する（以下、「ＭＩ特性」と称す
る）例を示したが、素子電流Ｉ_f が素子電圧Ｖ_f に対し
て電圧制御型負性抵抗特性（以下、「ＶＣＮＲ特性」と
称する）を示す場合もある（不図示）。これらの特性
は、前述の工程を制御することで制御できる。

【００７２】以上のような電子放出素子の特徴的特性の
ため、複数の電子放出素子を配置した本発明の電子源は
画像形成装置等でも、入力信号に応じて容易に放出電子
量を制御することができることとなり、多方面に応用す
ることができる。

【００７３】上記電子放出素子を複数個基板上に配列し
た本発明の電子源、及び該電子源を用いた画像形成装置
について説明する。

【００７４】本発明の電子源において、電子放出素子の
配列については、種々のものが採用できる。一例とし
て、並列に配置した多数の電子放出素子の個々を両端で
接続し、電子放出素子の行を多数個配し（行方向）、こ
の配線と直交する方向（列方向）で、該電子放出素子の
上方に配した制御電極（グリッド電極）により、電子放
出素子からの電子を制御駆動する梯子状配置のものがあ
る。これとは別に、電子放出素子をＸ方向及びＹ方向に
行列状に複数個配し、同じ行に配された複数の電子放出
素子の電極の一方をＸ方向の配線に共通に接続し、同じ
列に配された複数の電子放出素子の電極の他方をＹ方向
の配線に共通に接続するものが挙げられる。このような
配置はいわゆる単純マトリクス配置である。先ず単純マ
トリクス配置について以下に詳述する。

【００７５】電子源を構成する電子放出素子について
は、前述した通り３つの特性がある。即ち、電子放出素
子からの放出電子は、しきい値電圧以上では対向する素
子電極間に印加するパルス状電圧の波高値と幅で制御で
きる。一方、しきい値電圧以下では殆ど電子は放出され
ない。この特性によれば、多数の電子放出素子を配置し
た場合においても、個々の素子にパルス状電圧を適宜印
加すれば、入力信号に応じて、電子放出素子を選択して
電子放出量を制御できる。

【００７６】以下、この原理に基づき、表面伝導型電子
放出素子を複数配置して得られる本発明の電子源につい
て図７を用いて説明する。図７において、７１は電子源
基板、７２はＸ方向配線、７３はＹ方向配線である。７
４は表面伝導型電子放出素子、７５は結線である。尚、
電子放出素子７４は平面型でも垂直型でも良い。

【００７７】ｍ本のＸ方向配線７２は、Ｄ_x1、Ｄ_x2、…
…、Ｄ_xmからなり、真空蒸着法、印刷法、スパッタ法等
を用いて形成された導電性金属等で構成することができ
る。配線の材料、膜厚、幅は適宜設計される。Ｙ方向配
線７３は、Ｄ_y1、Ｄ_y2、……、Ｄ_ynのｎ本の配線よりな
り、Ｘ方向配線７２と同様に形成される。これらｍ本の
Ｘ方向配線７２とｎ本のＹ方向配線７３との間には、不
図示の層間絶縁層が設けられており、両者を電気的に分
離している（ｍ、ｎは共に正の整数）。

【００７８】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂ 等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或いは一部に所望の形状で形成され、特に、Ｘ方向
配線７２とＹ方向配線７３の交差部の電位差に耐え得る
ように、膜厚、材料、製法が適宜設定される。Ｘ方向配
線７２とＹ方向配線７３は、それぞれ外部端子として引
き出されている。

【００７９】電子放出素子７４を構成する一対の素子電
極（不図示）は、それぞれｍ本のＸ方向配線７２とｎ本
のＹ方向配線７３に、導電性金属等からなる結線７５に
よって電気的に接続されている。

【００８０】Ｘ方向配線７２とＹ方向配線７３を構成す
る材料、結線７５を構成する材料、及び、一対の素子電
極を構成する材料は、その構成元素の一部或いは全部が
同一であっても、またそれぞれ異なっていても良い。こ
れらの材料は、例えば前述の素子電極の材料より適宜選
択される。素子電極を構成する材料と配線材料が同一で
ある場合には、素子電極に接続した配線は素子電極であ
ると言うこともできる。

【００８１】Ｘ方向配線７２には、Ｘ方向に配列した電
子放出素子７４の行を選択するための走査信号を印加す
る不図示の走査信号印加手段が接続される。一方、Ｙ方
向配線７３には、Ｙ方向に配列した電子放出素子７４の
各列を入力信号に応じて変調するための、不図示の変調
信号発生手段が接続される。各電子放出素子に印加され
る駆動電圧は、当該素子に印加される走査信号と変調信
号の差電圧として供給される。

【００８２】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００８３】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図８、図９、及
び図１０を用いて説明する。図８は画像形成装置の表示
パネルの一例を示す模式図であり、図９は図８の画像形
成装置に使用される蛍光膜の模式図である。図１０はＮ
ＴＳＣ方式のテレビ信号に応じて表示を行なうための駆
動回路の一例を示すブロック図である。尚、図７に示し
た部位と同じ部位には同じ符号を付して説明を省略す
る。尚、便宜上導電性膜４は省略した。

【００８４】図８において、８１は電子源基板７１を固
定したリアプレート、８６はガラス基板８３の内面に蛍
光膜８４とメタルバック８５等が形成されたフェースプ
レートである。８２は支持枠であり、該支持枠８２に
は、リアプレート８１、フェースプレート８６がフリッ
トガラス等を用いて接続されている。８８は外囲器であ
り、例えば大気中或いは窒素中で、４００〜５００℃の
温度範囲で１０分間以上焼成することで封着して構成さ
れる。

【００８５】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に電子源基板７１の強度を補
強する目的で設けられるため、基板７１自体で十分な強
度を持つ場合は別体のリアプレート８１は不要である。
即ち、基板７１に直接支持枠８２を封着し、フェースプ
レート８６、支持枠８２及び基板７１で外囲器８８を構
成しても良い。一方、フェースプレート８６とリアプレ
ート８１の間に、スペーサーと呼ばれる不図示の支持体
を設置することにより、大気圧に対して十分な強度を持
つ外囲器８８を構成することもできる。

【００８６】図９は、蛍光膜を示す模式図である。蛍光
膜８４は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ（図９（ａ））、或いはブ
ラックマトリクス（図９（ｂ））等と呼ばれる黒色導電
材９１と蛍光体９２とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体９２間の塗
り分け部を黒くすることで混色等を目立たなくすること
と、蛍光膜８４における外光反射によるコントラストの
低下を抑制することにある。黒色導電材９１の材料とし
ては、通常用いられている黒鉛を主成分とする材料の
他、導電性があり、光の透過及び反射が少ない材料を用
いることができる。

【００８７】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈殿法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をガラス基板８３側へ
鏡面反射することにより輝度を向上させること、電子ビ
ーム加速電圧を印加するための電極として作用させるこ
と、外囲器内で発生した負イオンの衝突によるダメージ
から蛍光体を保護すること等である。メタルバックは、
蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通
常、「フィルミング」と呼ばれる）を行ない、その後Ａ
ｌを真空蒸着等を用いて堆積させることで作製できる。

【００８８】また、フェースプレート８６には、さらに
蛍光膜８４の導電性を高めるため、蛍光膜８４の外面側
に透明電極（不図示）を設けても良い。

【００８９】前述の封着を行なう際、カラーの場合は各
色蛍光体と電子放出素子とを対応させる必要があり、十
分な位置合わせが不可欠となる。

【００９０】図８に示した画像形成装置は、例えば以下
のようにして製造される。

【００９１】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながらイオンポンプ、ソープションポン
プ等のオイルを使用しない排気装置により不図示の排気
管を通じて排気し、１×１０^-5Ｐａ程度の真空度の有機
物質の十分に少ない雰囲気にした後、封止がなされる。
外囲器８８の封止後の真空度を維持するために、ゲッタ
ー処理を行なうこともある。これは、外囲器８８の封止
を行なう直前或いは封止後に、抵抗加熱或いは高周波加
熱等を用いた加熱により、外囲器８８内の所定の位置に
配置されたゲッター（不図示）を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１×１０^-5Ｐａ
以上の真空度を維持するものである。ここで、表面伝導
型電子放出素子の活性化処理以降の工程は適宜設定でき
る。

【００９２】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行なうための駆動回路の構
成例について、図１０を用いて説明する。図１０におい
て、１０１は画像表示パネル、１０２は走査回路、１０
３は制御回路、１０４はシフトレジスタ、１０５はライ
ンメモリ、１０６は同期信号分離回路、１０７は変調信
号発生器、Ｖ_x 及びＶ_a は直流電圧源である。

【００９３】表示パネル１０１は、端子Ｄ_x1〜Ｄ_xm、端
子Ｄ_y1〜Ｄ_yn及び高圧端子８７を介して外部の電気回路
と接続している。端子Ｄ_x1〜Ｄ_xmには表示パネル１０１
内に設けられた電子源、即ちｍ行ｎ列の行列状にマトリ
クス配線された電子放出素子群を１行（ｎ素子）ずつ順
次駆動するための走査信号が印加される。端子Ｄ_y1〜Ｄ
_ynには、前記走査信号により選択された１行の電子放出
素子の各素子の出力電子ビームを制御するための変調信
号が印加される。高圧端子８７には、直流電圧源Ｖ_a よ
り、例えば１０ｋＶの直流電圧が供給されるが、これは
電子放出素子から放出される電子ビームに、蛍光体を励
起するのに十分なエネルギーを付与するための加速電圧
である。

【００９４】次に走査回路１０２について説明する。同
回路は、内部にｍ個のスイッチング素子（図１０中、Ｓ
₁ 〜Ｓ_m で模式的に示す）を備えたものである。各スイ
ッチング素子は、直流電圧源Ｖ_x の出力電圧もしくは０
［Ｖ］（グランドレベル）のいずれか一方を選択し、表
示パネル１０１の端子Ｄ_x1〜Ｄ_xmと電気的に接続され
る。各スイッチング素子Ｓ₁ 〜Ｓ_m は、制御回路１０３
が出力する制御信号Ｔ_scanに基づいて動作するものであ
り、例えばＦＥＴのようなスイッチング素子を組み合わ
せることにより構成することができる。

【００９５】直流電圧源Ｖ_x は、電子放出素子の特性
（電子放出しきい値電圧）に基づき、走査されていない
素子に印加される駆動電圧が電子放出しきい値電圧以下
となるような一定電圧を出力するように設定されてい
る。

【００９６】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行なわれるように、各部
の動作を整合させる機能を有する。制御回路１０３は、
同期信号分離回路１０６より送られる同期信号Ｔ_syncに
基づいて、各部に対してＴ_scan、Ｔ_sft 及びＴ_mry の各
制御信号を発生する。

【００９７】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルタ）回路等を用いて構成できる。同期信
号分離回路１０６により分離された同期信号は、垂直同
期信号と水平同期信号よりなるが、ここでは説明の便宜
上Ｔ_sync信号として図示した。前記テレビ信号から分離
された画像の輝度信号成分は、便宜上ＤＡＴＡ信号と表
わした。このＤＡＴＡ信号は、シフトレジスタ１０４に
入力される。

【００９８】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔ_sft に基づいて動
作する（即ち、制御信号Ｔ_sft はシフトレジスタ１０４
のシフトクロックであると言い換えても良い）。シリア
ル／パラレル変換された画像１ライン分のデータ（電子
放出素子ｎ素子分の駆動データに相当）は、Ｉ_d1〜Ｉ_dn
のｎ個の並列信号として前記シフトレジスタ１０４より
出力される。

【００９９】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶するための記憶装置であ
り、制御回路１０３より送られる制御信号Ｔ_mry に従っ
て適宜Ｉ_d1〜Ｉ_dnの内容を記憶する。記憶された内容
は、Ｉ_d'1 〜Ｉ_d'n として出力され、変調信号発生器１
０７に入力される。

【０１００】変調信号発生器１０７は、画像データＩ
_d'1 〜Ｉ_d'n の各々に応じて、電子放出素子の各々を適
切に駆動変調するための信号源であり、その出力信号
は、端子Ｄ_y1〜Ｄ_ynを通じて表示パネル１０１内の電子
放出素子に印加される。

【０１０１】前述したように、本発明の電子源を構成す
る電子放出素子は放出電流Ｉ_e に関して以下の基本特性
を有している。即ち、電子放出には明確なしきい値電圧
Ｖ_thがあり、Ｖ_th以上の電圧が印加された時のみ電子放
出が生じる。電子放出しきい値以上の電圧に対しては、
素子への印加電圧の変化に応じて放出電流も変化する。
このことから、本素子にパルス状の電圧を印加する場
合、例えば電子放出しきい値電圧以下の電圧を印加して
も電子放出を生じないが、電子放出しきい値電圧以上の
電圧を印加する場合には電子ビームが出力される。その
際、パルスの波高値Ｖ_m を変化させることにより、出力
電子ビームの強度を制御することが可能である。また、
パルスの幅Ｐ_w を変化させることにより、出力される電
子ビームの電荷の総量を制御することが可能である。

【０１０２】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。

【０１０３】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１０４】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。

【０１０５】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付加することもできる。

【０１０６】このような構成を取り得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Ｄ_x1
〜Ｄ_xm、Ｄ_y1〜Ｄ_ynを介して電圧を印加することによ
り、電子放出が生じる。同時に高圧端子８７を介してメ
タルバック８５或いは透明電極（不図示）に高電圧を印
加し、電子ビームを加速する。加速された電子は、蛍光
膜８４に衝突し、発光が生じて画像が形成される。

【０１０７】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはＮ
ＴＳＣ方式を挙げたが、入力信号はこれに限られるもの
ではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、これらより
も多数の走査線からなるテレビジョン信号（例えば、Ｍ
ＵＳＥ方式をはじめとする高品位ＴＶ）方式も採用でき
る。

【０１０８】次に、前述の梯子状配置の電子源及び画像
形成装置について、図１１及び図１２を用いて説明す
る。

【０１０９】図１１は、梯子状配置の電子源の一例を示
す模式図である。図１１において、１１０は電子源基
板、１１１は電子放出素子である。１１２は電子放出素
子１１１を接続するための共通配線Ｄ₁ 〜Ｄ₁₀であり、
これらは外部端子として引き出されている。電子放出素
子１１１は基板１１０上に、Ｘ方向に並列に複数個配置
されている（これを素子行と呼ぶ）。この素子行が複数
行配置されて電子源を構成している。各素子行の共通配
線間に駆動電圧を印加することで、各素子行を独立に駆
動させることができる。即ち、電子ビームを放出させた
い素子行には電子放出しきい値以上の電圧を印加し、電
子ビームを放出させたくない素子行には電子放出しきい
値以下の電圧を印加する。各素子行間に位置する共通配
線Ｄ₂ 〜Ｄ₉ は、例えばＤ₂ とＤ₃ を一体の同一配線と
することもできる。

【０１１０】図１２は、梯子状配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ₁ 〜Ｄ_m は容器外端子、Ｇ₁ 〜Ｇ_n はグリ
ッド電極１２０に接続された容器外端子である。１１０
は各素子行間の共通配線を同一配線とした電子源基板で
ある。図１２においては、図８、図１１に示した部位と
同じ部位には同一の符号を付した。尚、便宜上導電性膜
４は省略した。ここに示した画像形成装置と、図８に示
した単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板１１０とフェースプレート８６の間にグ
リッド電極１２０を備えているか否かである。

【０１１１】図１２においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、電子放出素子１１１か
ら放出された電子ビームを変調するためのものであり、
梯子状配置の素子行と直交して設けられたストライプ状
の電極に電子ビームを通過させるため、各素子に対応し
て１個ずつ円形の開口１２１が設けられている。グリッ
ド電極の形状や配置は、図１２に示したものに限定され
るものではない。例えば、開口としてメッシュ状に多数
の通過口を設けることもでき、グリッド電極を電子放出
素子の周囲や近傍に設けることもできる。

【０１１２】容器外端子Ｄ₁ 〜Ｄ_m 及びＧ₁ 〜Ｇ_n は不
図示の制御回路に接続されている。そして素子行を１列
ずつ順次駆動（走査）していくのと同期してグリッド電
極列に画像１ライン分の変調信号を同時に印加する。こ
れにより、各電子ビームの蛍光体への照射を制御し、画
像を１ラインずつ表示することができる。

【０１１３】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピュータ等の表示装置の他、感光性ドラム等を用いて構
成された光プリンタとしての画像形成装置等としても用
いることができる。

【０１１４】次に、本発明の電子源の製造方法について
説明する。

【０１１５】図１９は、本発明の電子源の製造工程の一
実施形態を示す工程図であり、４行４列の梯子型電子源
の導電性膜及び電子放出部形成工程を示す。

【０１１６】（１）配線Ｄ₁ 〜Ｄ₆ と素子電極２、３を
形成する（図１９（ａ））。

【０１１７】（２）１列目の素子に導電性膜４を形成す
る（図１９（ｂ））。

【０１１８】（３）偶数配線Ｄ₂ 、Ｄ₄ 、Ｄ₆ 、Ｄ₈ は
グランドレベルのまま、奇数配線Ｄ₁ 、Ｄ₃ 、Ｄ₅ 、Ｄ
₆ に電圧を印加して、１列目の素子の導電性膜４にフォ
ーミング処理を施し、電子放出部５を形成する（図１９
（ｃ））。

【０１１９】（４）上記（２）、（３）の工程を、２〜
４列目の素子列毎に繰り返す（図１９（ｄ））。

【０１２０】全素子に電子放出部を形成した後、前述し
た活性化工程、安定化工程等所望の工程を施す。

【０１２１】本発明の製造方法においては、フォーミン
グ工程の際の配線抵抗に伴う電圧降下が少ない。その理
由を図２０を用いて説明する。尚、図中（ａ）は３列目
の素子のフォーミング処理を示す模式図、（ｂ）は当該
処理での等価回路、（ｃ）は配線の電圧を示す。

【０１２２】本発明の製造方法では、各素子列のフォー
ミング工程において各配線に流れる電流は１素子分をフ
ォーミングするのに必要な電流である。例えば、Ｄ₁ 、
Ｄ₂を流れる電流は、当該配線に接続された１列目の素
子のフォーミング電流のみである。引き続き、２列目の
フォーミング工程においては、１列目の素子が既にフォ
ーミング処理されているため、十分にインピーダンスが
高く、各配線を流れる電流はほぼ１素子をフォーミング
するのに必要な電流だけである。

【０１２３】従って、本発明の製造方法によれば、フ
ォーミング時に配線に流れる電流が１素子分のフォーミ
ング電流だけでよく、大電流を流す必要がなく、配線
抵抗に伴う電圧降下が小さく、且つ容易に補正が可能
で、全ての列の素子行にほぼ同じフォーミング電圧で電
子放出部を形成することができる。

【０１２４】次に、本発明の製造方法により、単純マト
リクス型の電子源を製造する場合について図２１により
説明する。

【０１２５】（１）配線Ｄ_x1〜Ｄ_x4とＤ_y1〜Ｄ_y4を絶縁
層（図示しない）を介してマトリクス状に形成し、素子
電極２、３を形成する（図２１（ａ））。

【０１２６】（２）１列目の素子に導電性膜４を形成す
る（図２１（ｂ））。

【０１２７】（３）Ｄ_y1〜Ｄ_y4を全てグランドレベルに
したまま、Ｄ_x1、Ｄ_x2、Ｄ_x3、Ｄ_x4に通電し、導電性膜
４にフォーミング処理を施して電子放出部５を形成する
（図２１（ｃ））。通電においては、Ｄ_x1〜Ｄ_x4に同時
に通電することや、行毎に順次通電する、即ち走査通電
の手法が可能であるが、前者はＤ_y1に４素子分の電流が
流れ、当該配線で電圧降下が生じるため、走査通電する
ことがより望ましい。

【０１２８】（４）上記（２）、（３）の工程を、２〜
４列目の素子行毎に繰り返す（図２１（ｄ））。

【０１２９】全素子に電子放出部を形成した後、前述し
た活性化工程、安定化工程等所望の工程を施す。

【０１３０】本発明においても前記梯子型電子源の製造
方法と同様に、フォーミング時には１素子分のフォーミ
ング電流しか流れず、また配線抵抗による電圧降下も小
さい。

【０１３１】上記説明においては、導電性膜４を素子列
毎に形成した後フォーミング処理を施しているが、１素
子ずつ導電性膜形成、フォーミング処理を行なっても良
い。その工程を図２２、図２３に示す。図２２は梯子型
電子源の場合、図２３は単純マトリクス型電子源の場合
である。

【０１３２】即ち、所定の配線と素子電極２、３を形成
し（図２２（ａ）、図２３（ａ））、１素子分の導電性
膜４を形成し（図２２（ｂ）、図２３（ｂ））、該導電
性膜４にフォーミング電圧を印加して電子放出部５を形
成する（図２２（ｃ）、図２３（ｃ））。この時、図２
２においてはＤ₂ 及びＤ₃ 〜Ｄ₈ はグランドレベルにし
ておき、Ｄ₁ にのみ電圧を印加する。また図２３におい
ては、Ｄ_y1〜Ｄ_y4及びＤ_x2〜Ｄ_x4を全てグランドレベル
にし、Ｄ_x1のみに電圧を印加する。順次同様にして１素
子ずつ導電性膜４と電子放出部５を形成する（図２２
（ｄ）、図２３（ｄ））。

【０１３３】いずれの場合も、フォーミングする際に配
線に流れる電流は、既にフォーミングがなされた素子が
十分に高インピーダンスになっているため、ほぼ１素子
をフォーミングするのに必要な電流で良い。

【０１３４】また、本発明の製造方法の応用として、所
望の素子の導電性膜領域のみの開口部を有するマスクを
用い、当該素子電極に通電しながら導電性膜の構成金属
を蒸着することにより、導電性膜４の成膜とほぼ同時に
電子放出部５を形成することができる。即ち、蒸着当初
は膜厚が薄く素子抵抗が大きいが、蒸着が進行して膜厚
が厚くなると素子抵抗が小さくなり、ある程度の抵抗値
になった時にフォーミングがなされ、電子放出部が形成
される。この時点で蒸着を終了すれば良い。

【０１３５】次に、上記本発明の製造方法を実施するた
めの電子源の製造装置について図２４、図２５を用いて
説明する。

【０１３６】本発明の電子源の製造装置は、導電性膜形
成手段と、任意の導電性膜にフォーミング処理を施す手
段とを備えており、好ましくは、上記導電性膜形成手段
が、金属元素を含有する溶液を液滴として付与する手段
であり、上記フォーミング処理手段が任意の配線に電圧
を印加する手段である。先に挙げたように、液滴付与手
段としては、インクジェット方式が好ましく適用され
る。また、本発明においては、上記液滴付与手段で付与
された液滴を焼成する手段を備えていることが好まし
く、該焼成手段としては、電磁波（光を含む）照射や加
熱空気照射手段が挙げられ、中でも電磁波照射手段が好
ましい。電磁波照射手段としては、赤外線ランプ、アル
ゴンイオンレーザー、半導体レーザー等を用いることが
できる。また、光ファイバを用いて所望の領域のみを照
射、移動できるように構成することも望ましい。

【０１３７】図２４の製造装置においては、液滴付与装
置としてインクジェットヘッドを用い、加熱焼成装置に
はヒーターと電磁波照射装置を組み込んでいる。また、
インクジェットヘッドに位置合わせ機能を持たせてい
る。インクジェットヘッドは複数で構成しても良い。ま
た、液滴付与装置、フォーミングドライバ通電装置、液
的焼成装置はそれぞれコントローラに接続され、任意の
タイミングでそれぞれの機能（インクジェットノズルの
位置合わせ、光ファイバ位置合わせ、液滴付与タイミン
グ、電磁波照射、フォーミング通電等）を所望の条件で
動作させることができるように構成されている。

【０１３８】図２５に、１素子毎に導電性膜形成、電子
放出部形成を行なう場合の動作システムの一例のフロー
チャートを示す。このような制御により、インクジェッ
トヘッドの位置合わせ、液滴付与、焼成、フォーミング
がシークエンスとして高速で繰り返され、素子［１，
１］（１行目、１列目）から素子［ｍ，ｎ］（ｍ行目、
ｎ列目）までの導電性膜形成、電子放出形成を行なうこ
とができる。

【０１３９】尚、素子の選択順序は上記のものに限定さ
れるものではなく、条件に応じ適当な選択順序を採用し
てよい。

【０１４０】

【実施例】［実施例１、比較例１］本実施例では、図１
６に示したような、表面伝導型電子放出素子を梯子状配
置した電子源を形成した。図１６（ａ）は一素子を示す
部分平面図、図１６（ｂ）はそのＢ−Ｂ’断面図であ
る。

【０１４１】工程−ａ青板ガラス上に厚さ０．５μｍのシリコン酸化膜をスパ
ッタ法で形成した基板１１０上に、真空蒸着により厚さ
５０ÅのＣｒ、厚さ５０００ÅのＡｕを順次積層した
後、フォトレジスト（商品名：ＡＺ１３７０，ヘキスト
社製）をスピンナーにより回転塗布し、ベークした後、
フォトマスク像を露光、現像して、共通配線のレジスト
パターンを形成し、Ａｕ／Ｃｒ堆積膜をウエットエッチ
ングし、所望の形状の共通配線１１２を得た。

【０１４２】工程−ｂ素子電極２、３となるパターンをフォトレジスト（商品
名：ＲＤ−２０００Ｎ−４１，日立化成社製）形成し、
真空蒸着法により、厚さ５０ÅのＴｉ、厚さ５００Åの
Ｎｉを順次堆積した。フォトレジストパターンを有機溶
剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素子電
極間隔Ｌ＝２０μｍ、素子電極対向幅Ｗ＝３００μｍの
素子電極２、３を形成した。

【０１４３】工程−ｃ図１９に示した手順で導電性膜４を形成し、フォーミン
グ処理を施した。即ち、有機Ｐｄ含有溶液（商品名：ｃ
ｃｐ−４２３０，奥野製薬社製）を用い、インクジェッ
ト法により、１列分の素子に上記溶液の液滴を付与し、
赤外線を照射して当該液滴をＰｄＯからなる導電性膜と
した。

【０１４４】引き続き、偶数番目の共通配線１１２をグ
ランドレベルとし、奇数番目の共通配線に電圧を印加し
て上記導電性膜に電子放出部を形成した。この時、フォ
ーミング電圧波形としては、図４（ｂ）に示す波形を用
い、Ｔ₁ を１ｍｓｅｃ、Ｔ₂を１０ｍｓｅｃとし、０．
１Ｖずつ昇圧した。また、フォーミング処理中は、同時
に、０．１Ｖの電圧でＴ₂ 期間に抵抗測定パルスを挿入
し、導電性膜の抵抗を測定した。尚、フォーミング処理
の終了は、抵抗測定パルスでの測定値が、約１ＭΩ以上
になった時とした。フォーミング時の電圧Ｖ_formはほぼ
５．２Ｖ、電流は５．２ｍＡであった。

【０１４５】上記操作を各列毎に繰り返し、全ての素子
に導電性膜と電子放出部を形成した。

【０１４６】工程−ｄ上記電子源基板を真空装置内に設置し、以下に示す活性
化、安定化工程を施した。

【０１４７】活性化工程として、有機物質としてアセト
ンを真空装置内に導入し、分圧０．２Ｐａの真空雰囲気
を維持し、図１５に示した波形でＴ₁ ＝１ｍｓｅｃ、１
／Ｔ₂ （繰り返し周波数）＝１００Ｈｚ、活性化電圧Ｖ
_act ＝１６Ｖに設定し、３０分間活性化を行なった。

【０１４８】引き続き、アセトンを排気し、真空雰囲気
を有機物質のほぼ存在しない、超高真空に移行するた
め、安定化処理として、２００℃のベーキングを２時間
行なった。

【０１４９】上記実施例１の電子源とは別に、比較例１
として、工程−ｃにおけるフォーミングを図２６に示し
た従来の方法で、素子行毎にフォーミングを行なって電
子源を作製した。即ち、実施例１と同様の手法で全ての
導電性膜を形成した後、偶数配線をグランドレベルのま
ま、奇数配線に順次電圧を印加した。電圧印加は実施例
１と同様にして行なった。また、実施例１と同様に活性
化工程及び安定化工程を施した。

【０１５０】上記実施例１、比較例１と同様にして、配
線の材料、膜厚を変えた電子源を作製した（実施例２、
３、比較例２、３）。また、有機Ｐｄ溶液の液滴付与条
件を制御し、導電性膜の膜厚を厚くした構成の電子源を
同様にして作製した（実施例４、比較例４）。

【０１５１】実施例１〜４、比較例１〜４の各電子源
を、図５の測定評価装置に設置して特性を評価した。但
し、アノード電極５４と電子源との間には、図１２のグ
リッド電極１２０と同様なグリッド電極を配置し、電子
源の行とグリッドの列を選択することにより、各電子放
出素子の電子放出量を測定できるようにした。尚、アノ
ード電極５４と電子放出素子との距離Ｈは５ｍｍ、アノ
ード電極５４の電位を１ｋＶ、グリッド電極と電子放出
素子間の距離を１ｍｍ、グリッド電極の選択時の電位は
８０Ｖ、非選択時の電位は０Ｖ、真空装置５５内の真空
度は１×１０^-7Ｐａとした。また、測定評価条件は素子
電圧Ｖ_f を１６Ｖとし、その時の素子電流Ｉ_f 及び放出
電流Ｉ_e （アノード到達電流）を測定した。下記表１に
１素子当たりの放出電流Ｉ_e の平均値とばらつきを示
す。

【０１５２】

【表１】

【０１５３】上記表１より、本実施例の電子源では、素
子特性のばらつきが低減されていることがわかった。特
に、配線抵抗の影響が大きい時、即ち配線抵抗が大きい
時や素子抵抗が小さい時にも均一性の良い電子源が得ら
れることがわかる。

【０１５４】［実施例５］本実施例では、図１の平面型
の表面伝導型電子放出素子を多数単純マトリクス配置し
た図７のような電子源を用いて、画像形成装置を構成し
た。

【０１５５】本実施例にかかる複数の電子放出素子がマ
トリクス配線された基板１の一部の平面図を図１３に示
す。また、図中のＡ−Ａ’断面図を図１４に示す。但
し、図１３〜図１６中で同じ符号を付したものは同じ部
位を示す。ここで、１４１は層間絶縁層、１４２はコン
タクトホールである。

【０１５６】工程−ａ青板ガラス上に厚さ０．５μｍのシリコン酸化膜をスパ
ッタ法で形成した基板１上に、真空蒸着及びフォトリソ
グラフィにより、下配線７２、上配線７３、素子電極
２、３を形成した。下配線７２と上配線７３は厚さ５０
ÅのＣｒ、厚さ６０００ÅのＡｕを順次積層し、下配線
７２上には厚さ１．０μｍのシリコン酸化膜からなる層
間絶縁層１４１をＲＦスパッタ法により堆積した。ま
た、素子電極２、３は厚さ５０ÅのＴｉ、１０００Åの
Ｎｉを順次堆積し、間隔Ｌが２０μｍ、電極対向幅Ｗは
３００μｍとした。

【０１５７】工程−ｂ本実施例においては、配線に通電しつつ、マスクデポに
より素子列毎に順次導電性膜を形成し、同時に電子放出
部を形成した。

【０１５８】即ち、下配線７２に平行な１列分の導電性
膜の開口部を有するマスクを用い、十分位置合わせした
後、蒸着レートを０．５Å／ｓｅｃとして、マスク蒸着
によりＭｏからなる導電性膜４を１列分形成した。この
時、下配線７２はグランドレベルのまま、上配線７３
に、パルス波高値１５Ｖ、パルス幅１ｍｓｅｃの矩形波
を１０Ｈｚで通電した。蒸着が進行し、Ｍｏよりなる微
粒子からなる導電性膜４の膜厚が厚くなるに連れて素子
抵抗が小さくなり、２ｋΩ程度となった後にフォーミン
グがなされた。フォーミングがなされると同時に蒸着を
終了した。

【０１５９】上記操作を、各行毎に繰り返し、全部の電
子放出素子を形成した。

【０１６０】工程−ｃ実施例１と同様にして活性化工程、安定化工程を行なっ
た。但し、活性化電圧Ｖ_act は１８Ｖとした。

【０１６１】比較例５として、従来と同様のラインフォ
ーミングの手法を用いた電子源を作製した。即ち、配線
に通電することなく全ての素子に膜厚３０ÅでＭｏを蒸
着して導電性膜を同時に形成した。素子抵抗は１．５ｋ
Ωであった。下配線７２をグランドレベルとしたまま、
上配線７３に順次走査通電を行ない、行毎にラインフォ
ーミングを行なった。フォーミング電圧波形は図４
（ｂ）の波形を用い、Ｔ₁を１ｍｓｅｃ、Ｔ₂ を１００
ｍｓｅｃとし、０．２Ｖずつ昇圧した。

【０１６２】上記実施例５、比較例５の電子源を、実施
例１と同様に図５の測定評価装置に設置し、アノード電
極５４と電子放出素子間の距離Ｈを４ｍｍ、アノード電
極５４の電位を１ｋＶとして特性を評価した。尚、真空
装置５５内の真空度は１×１０^-7Ｐａとし、測定評価条
件は、素子電圧Ｖ_f を１８Ｖとし、その時の素子電流Ｉ
_f 及び放出電流Ｉ_e （アノード到達電流）を測定した。
下記表２に１素子当たりの放出電流Ｉ_e の平均値とばら
つきを示す。

【０１６３】

【表２】

【０１６４】上記表２より、本発明によれば、素子特性
のばらつきを低減する効果があることがわかった。

【０１６５】［実施例６］実施例５と同様にして、配
線、素子電極を形成し、図２４に示した構成の電子源製
造装置を用いて１素子毎に導電性膜及び電子放出部を形
成した。即ち、図２４のコントローラに図２５に示した
フローチャートをプログラミングした。

【０１６６】先ず［１，１］の素子の導電性膜を実施例
１で用いた有機Ｐｄ含有溶液を用いて形成し、上配線Ｄ
_y1〜Ｄ_ynは全てグランドレベルにしたまま、Ｄ_x1に電圧
を印加して電子放出部を形成する。同様に［１，２］の
素子に導電性膜を形成し、Ｄ_x2に電圧を印加して電子放
出部を形成する。順次１列目の素子に導電性膜及び電子
放出部を形成し、当該操作を２列目移行の素子に繰り返
して全素子に導電性膜及び電子放出部を形成した。

【０１６７】次に、以上のようにして作製した電子源を
用いて画像形成装置を構成した。図８と図９を用いて説
明する。

【０１６８】上述のようにして多数の表面伝導型電子放
出素子７４を設けた電子源基板７１をリアプレート８１
上に固定した後、基板７１の５ｍｍ上方に、フェースプ
レート８６（ガラス基板８３の内面に蛍光膜８４とメタ
ルバック８５を形成して構成）を支持枠８２を介して配
置し、フェースプレート８６、支持枠８２、リアプレー
ト８１の接合部にフリットガラスを塗布し、大気中で４
００℃で１０分間焼成することで封着した。またリアプ
レート８１への基板７１の固定もフリットガラスで行な
った。

【０１６９】蛍光膜８４はモノクロームの場合は蛍光体
９２のみからなるが、本実施例では蛍光体９２はストラ
イプ形状（図９（ａ））を採用し、先にブラックストラ
イプを形成し、その間隙部に各色蛍光体９２を塗布して
蛍光膜８４を作製した。ブラックストライプの材料とし
ては、通常良く知られている黒鉛を主成分とする材料を
用いた。

【０１７０】ガラス基板８３に蛍光体９２を塗布する方
法としてはスラリー法を用いた。また、蛍光膜８４の内
面側にはメタルバック８５を設けた。メタルバック８５
は、蛍光膜８４の作製後、蛍光膜８４の内面側表面の平
滑化処理を行ない、その後Ａｌを真空蒸着することで作
製した。

【０１７１】フェースプレート８６には、さらに蛍光膜
８４の導電性を高めるため、蛍光膜８４の外面側に透明
電極（不図示）が設けられる場合もあるが、本実施例で
はメタルバック８５のみで十分な導電性が得られたので
省略した。

【０１７２】前述の封着を行なう際、カラーの場合は各
蛍光体９２と電子放出素子７４とを対応させなくてはい
けないため、十分な位置合わせを行なった。

【０１７３】以上のようにして完成したガラス容器内の
雰囲気を排気管（不図示）を通じて真空ポンプにて排気
し、十分な真空度に達した後、有機物質としてアセトン
を０．１Ｐａ導入し、外部端子Ｄ_x1〜Ｄ_xmとＤ_y1〜Ｄ_yn
を通じて電子放出素子７４の素子電極２、３間に電圧を
印加し、活性化を行なった。活性化Ｖ_act は１６Ｖ、繰
り返し周波数は６０Ｈｚ、パルス幅３０μｍの矩形波で
１０分間程度行なった。

【０１７４】次に、安定化処理としてガラス容器をベー
キングし、１×１０^-5Ｐａ程度の真空度まで排気し、排
気管（図示しない）をガスバーナーで熱することで溶着
し、外囲器の封止を行なった。最後に封止後の真空度を
維持するために、高周波加熱法でゲッター処理を行なっ
た。

【０１７５】以上のようにして完成した本発明の画像形
成装置において、外部端子Ｄ_x1〜Ｄ_xmとＤ_y1〜Ｄ_ynを通
じ、走査信号及び変調信号を不図示の信号発生手段より
それぞれ電子放出素子７４に印加することにより電子放
出させると共に、高圧端子８７を通じてメタルバック８
５或いは透明電極（不図示）に数ｋＶ以上の高電圧を印
加して、電子ビームを加速し、蛍光膜８４に衝突させ、
励起・発光させることで画像を表示した。本実施例の画
像形成装置においては、極めて輝度ばらつきが小さく、
安定な表示画像が得られた。さらに、階調特性及びフル
カラー表示に優れたコントラストの高い表示画像が得ら
れた。

【０１７６】［実施例７］図１７は、実施例６の画像形
成装置を、例えばテレビジョン放送をはじめとする種々
の画像情報源より提供される画像情報を表示できるよう
に構成した本発明の画像形成装置の一例を示す図であ
る。

【０１７７】図中、１７００はディスプレイパネル、１
７０１はディスプレイパネルの駆動回路、１７０２はデ
ィスプレイコントローラ、１７０３はマルチプレクサ、
１７０４はデコーダ、１７０５は入出力インタフェース
回路、１７０６はＣＰＵ、１７０７は画像生成回路、１
７０８〜１７１０は画像メモリインタフェース回路、１
７１１は画像入力インターフェース回路、１７１２及び
１７１３はＴＶ信号受信回路、１７１４は入力部であ
る。

【０１７８】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０１７９】以下、画像信号の流れに沿って各部の機能
を説明する。

【０１８０】先ず、ＴＶ信号受信回路１７１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。受信する
ＴＶ信号の方式は特に限られるものではなく、例えばＮ
ＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式等、いずれの
方式でも良い。また、これらよりさらに多数の走査線よ
りなるＴＶ信号、例えばＭＵＳＥ方式をはじめとするい
わゆる高品位ＴＶ信号は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。

【０１８１】上記ＴＶ信号受信回路１７１３で受信され
たＴＶ信号は、デコーダ１７０４に出力される。

【０１８２】また、ＴＶ信号受信回路１７１２は、例え
ば同軸ケーブルや光ファイバ等のような有線伝送系を用
いて伝送されるＴＶ信号を受信するための回路である。
前記ＴＶ信号受信回路１７１３と同様に、受信するＴＶ
信号の方式は特に限られるものではなく、また本回路で
受信されたＴＶ信号もデコーダ１７０４に出力される。

【０１８３】画像入力インターフェース回路１７１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１７０４に出
力される。

【０１８４】画像メモリインターフェース回路１７１０
は、ビデオテープレコーダ（以下「ＶＴＲ」と称する）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ１７０４に出力される。

【０１８５】画像メモリインターフェース回路１７０９
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ１７
０４に出力される。

【０１８６】画像メモリインターフェース回路１７０８
は、静止画ディスクのように、静止画像データを記憶し
ている装置から画像信号を取り込むための回路で、取り
込まれた静止画像データはデコーダ１７０４に入力され
る。

【０１８７】入出力インターフェース回路１７０５は、
本画像表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力や、場合によっては本画像形成装置の備えるＣＰ
Ｕ１７０６と外部との間で制御信号や数値データの入出
力などを行なうことも可能である。

【０１８８】画像生成回路１７０７は、前記入出力イン
ターフェース回路１７０５を介して外部から入力される
画像データや文字・図形情報や、或いはＣＰＵ１７０６
より出力される画像データや文字・図形情報に基づき、
表示用画像データを生成するための回路である。本回路
の内部には、例えば画像データや文字・図形情報を蓄積
するための書き換え可能メモリや、文字コードに対応す
る画像パターンが記憶されている読み出し専用メモリ
や、画像処理を行なうためのプロセッサ等をはじめとし
て、画像の生成に必要な回路が組み込まれている。

【０１８９】本回路により生成された表示用画像データ
は、デコーダ１７０４に出力されるが、場合によっては
前記入出力インターフェース回路１７０５を介して外部
のコンピュータネットワークやプリンタに出力すること
も可能である。

【０１９０】ＣＰＵ１７０６は、主として本画像表示装
置の動作制御や、表示画像の生成や選択、編集に関わる
作業を行なう。

【０１９１】例えば、マルチプレクサ１７０３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ１
７０２に対して制御信号を発生し、画面表示周波数や走
査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路１７０７に対して画像
データや文字・図形情報を直接出力したり、或いは前記
入出力インターフェース回路１７０５を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。

【０１９２】尚、ＣＰＵ１７０６は、これ以外の目的の
作業にも関わるものであっても良い。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わっても良い。或いは
前述したように、入出力インターフェース回路１７０５
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器として共同して行なっ
ても良い。

【０１９３】入力部１７１４は、前記ＣＰＵ１７０６に
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
等の多様な入力機器を用いることが可能である。

【０１９４】デコーダ１７０４は、前記１７０７〜１７
１３より入力される種々の画像信号を３原色信号、また
は輝度信号とＩ信号、Ｑ信号に逆変換するための回路で
ある。尚、図中に点線で示すように、デコーダ１７０４
は内部に画像メモリを備えていることが望ましい。これ
は、例えばＭＵＳＥ方式をはじめとして、逆変換するの
際に画像メモリを必要とするようなテレビ信号を扱うた
めである。また、画像メモリを備えることにより、静止
画像の表示が容易になる。或いは前記画像生成回路１７
０７及びＣＰＵ１７０６と共同して、画像の間引き、補
完、拡大、縮小、合成をはじめとする画像処理や編集が
容易になるという利点が得られる。

【０１９５】マルチプレクサ１７０３は、前記ＣＰＵ１
７０６より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ１７０３
はデコーダ１７０４から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路１７０１
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領域に分けて領域によっ
て異なる画像を表示することも可能である。

【０１９６】ディスプレイパネルコントローラ１７０２
は、前記ＣＰＵ１７０６より入力される制御信号に基づ
き、駆動回路１７０１の動作を制御するための回路であ
る。

【０１９７】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（不図示）の動作シーケンスを制御するための信号を駆
動回路１７０１に対して出力する。ディスプレイパネル
の駆動方法に関わるものとして、例えば画面表示周波数
や走査方法（例えばインターレースかノンインターレー
スか）を制御するための信号を駆動回路１７０１に対し
て出力する。また、場合によっては、表示画像の輝度や
コントラストや色調やシャープネスといった画質の調整
に関わる制御信号を駆動回路１７０１に対して出力する
場合もある。

【０１９８】駆動回路１７０１は、ディスプレイパネル
１７００に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１７０３から入力される画像信
号と、前記ディスプレイパネルコントローラ１７０２よ
り入力される制御信号に基づいて動作するものである。

【０１９９】以上、各部の機能を説明したが、図１７に
例示した構成により、本画像形成装置においては、多様
な画像情報源より入力される画像情報をディスプレイパ
ネル１７００に表示することが可能である。即ち、テレ
ビジョン放送をはじめとする各種の画像信号は、デコー
ダ１７０４において逆変換された後、マルチプレクサ１
７０３において適宜選択され、駆動回路１７０１に入力
される。一方、ディスプレイコントローラ１７０２は、
表示する画像信号に応じて駆動回路１７０１の動作を制
御するための制御信号を発生する。駆動回路１７０１
は、上記画像信号と制御信号に基づいてディスプレイパ
ネル１７００に駆動信号を印加する。これにより、ディ
スプレイパネル１７００において画像が表示される。こ
れらの一連の動作は、ＣＰＵ１７０６により統括的に制
御される。

【０２００】本画像形成装置においては、前記デコーダ
１７０４に内蔵する画像メモリや、画像生成回路１７０
７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補完、色変換、画像の
縦横比変換等をはじめとする画像処理や、合成、消去、
接続、入れ替え、嵌め込み等をはじめとする画像編集を
行なうことも可能である。また、上記画像処理や画像編
集と同様に、音声情報に関しても処理や編集を行なうた
めの専用回路を設けても良い。

【０２０１】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサをはじめとする事務用端末機器、ゲー
ム器などの機能を一台で兼ね備えることが可能で、産業
用或いは民生用として極めて応用範囲が広い。

【０２０２】尚、図１７は、電子放出素子を電子ビーム
源とする表示パネルを用いた画像形成装置とする場合の
構成の一例を示したに過ぎず、本発明の画像形成装置が
これのみに限定されるものでないことは言うまでもな
い。

【０２０３】例えば、図１７の構成要素の内、使用目的
上必要のない機能に関わる回路は省いてもさしつかえな
い。また、これとは逆に、使用目的によってはさらに構
成要素を追加しても良い。例えば、本画像表示装置をテ
レビ電話機として応用する場合には、テレビカメラ、音
声マイク、照明器、モデムを含む送受信回路等を構成要
素に追加するのが好適である。

【０２０４】本画像形成装置においては、電子放出素子
を電子源としているので、ディスプレイパネルの薄型化
が容易なため、画像形成装置の奥行きを小さくすること
ができる。それに加えて、電子放出素子を電子ビーム源
とする表示パネルは大画面化が容易で輝度が高く、視野
角特性にも優れるため、画像形成装置は、臨場感にあふ
れ、迫力に富んだ画像を視認性良く表示することが可能
である。また、安定で高効率な電子放出特性が実現され
た電子源を用いることにより、長寿命で明るい高品位な
カラーフラットテレビが実現された。

【０２０５】

【発明の効果】以上説明したように、本発明によれば、
次のような効果が得られる。

【０２０６】１）フォーミング時の配線での電圧降下に
起因する電子放出部のばらつきがなくなり、均一な電子
放出特性を有する電子源が得られ、表示特性に優れた画
像形成装置が提供される。

【０２０７】２）フォーミング時に配線に大電流を流す
必要がないため、ジュール熱で配線や基板に損傷を与え
る心配がなくなり、製造工程における歩留が向上した。

【０２０８】３）フォーミング時に配線抵抗の影響を受
けにくいため、フォーミング前の素子抵抗値が小さくて
もフォーミング可能であり、素子抵抗即ち導電性膜の膜
厚、膜質、素子幅、素子長等に対するマージンが広が
り、電子源設計に対する自由度が大幅に向上した。

【０２０９】４）導電性膜の材料に関しても選択の幅が
広がるため、例えば従来用いづらかった高融点材料も適
用でき、電子源の長寿命化、高温プロセス耐性などが期
待できる。

【０２１０】５）電源容量の小さいフォーミング装置を
用いることができ、設備の簡素化を図ることができ
る。。

【図面の簡単な説明】

【図１】本発明の電子源を構成する電子放出素子の一実
施形態である平面型の表面伝導型電子放出素子を示す概
略的構成図である。

【図２】図１に示した電子放出素子の概略的断面図であ
る。

【図３】図１に示した電子放出素子の製造工程を示す図
である。

【図４】フォーミング波形の例を示す図である。

【図５】本発明にかかる真空処理装置の一例を示す概略
的構成図である。

【図６】本発明の電子放出素子の放出電流−素子電圧特
性（Ｉ−Ｖ特性）を示す図である。

【図７】本発明の電子源の一実施形態の単純マトリクス
配置の電子源を示す概略的構成図である。

【図８】単純マトリクス配置の電子源を用いた本発明の
画像形成装置の一実施形態に用いる表示パネルの概略的
構成図である。

【図９】図８に示した表示パネルにおける蛍光膜を示す
図である。

【図１０】図８に示した表示パネルを駆動する駆動回路
の一例を示す図である。

【図１１】本発明の電子源の一実施形態の梯子状配置の
電子源を示す概略的構成図である。

【図１２】梯子状配置の電子源を用いた本発明の画像形
成装置の一実施形態に用いる表示パネルの概略的構成図
である。

【図１３】本発明の実施例５の電子源を示す概略的平面
図である。

【図１４】図１３におけるＡ−Ａ’断面図である。

【図１５】本発明の実施例１の活性化工程で用いた電圧
波形である。

【図１６】本発明の実施例１の電子源の概略図である。

【図１７】本発明の実施例７における画像形成装置を示
すブロック図である。

【図１８】従来の平面型表面伝導型電子放出素子を示す
概略的構成図である。

【図１９】本発明の電子源の製造方法の一実施形態を示
す模式平面図である。

【図２０】図１９に示した製造方法の作用を示す図であ
る。

【図２１】本発明の電子源の製造方法の他の実施形態を
示す模式平面図である。

【図２２】本発明の電子源の製造方法の他の実施形態を
示す模式平面図である。

【図２３】本発明の電子源の製造方法の他の実施形態を
示す模式平面図である。

【図２４】本発明の電子源の製造装置の一実施形態のブ
ロック図である。

【図２５】図２４に示した製造装置におけるフローチャ
ートの一例である。

【図２６】従来の電子源の製造方法の一例を示す模式平
面図である。

【図２７】図２６に示した製造方法の作用を示す図であ
る。

【符号の説明】

１基板２、３素子電極４導電性膜５電子放出部５０電流計５１電源５２電流計５３高圧電源５４アノード電極５５真空容器５６排気ポンプ７１電子源基板７２Ｘ方向配線７３Ｙ方向配線７４表面伝導型電子放出素子７５結線８１リアプレート８２支持枠８３ガラス基板８４蛍光膜８５メタルバック８６フェースプレート８７高圧端子８８外囲器９１黒色導伝材９２蛍光体１０１画像表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器１１０電子源基板１１１電子放出素子１１２共通配線１２０グリッド電極１２１開口１４１層間絶縁層１４２コンタクトホール１７００ディスプレイパネル１７０１駆動回路１７０２ディスプレイコントローラ１７０３マルチプレクサ１７０４デコーダ１７０５入出力インターフェース回路１７０６ＣＰＵ１７０７画像生成回路１７０８〜１７１０画像メモリインターフェース回路１７１１画像入力インターフェース回路１７１２、１７１３ＴＶ信号受信回路１７１４入力部

Claims

【特許請求の範囲】

【請求項１】一対の素子電極と、該素子電極のそれぞ
れに電気的に接続された導電性膜と、該導電性膜の一部
に形成された電子放出部を有する電子放出素子を、配線
により複数個を並列に結線してなる素子行を少なくとも
１行以上有する梯子型電子源の製造方法であって、基板
上に配線と素子電極を形成する工程と、異なる配線に接
続された素子電極からなる群毎に、導電性膜を形成する
工程と該導電性膜にフォーミング処理を施して電子放出
部を形成する工程を施すことを特徴とする電子源の製造
方法。
【請求項２】一対の素子電極と、該素子電極のそれぞ
れに電気的に接続された導電性膜と、該導電性膜の一部
に形成された電子放出部を有する電子放出素子を、配線
により複数個をマトリクス状に結線してなる単純マトリ
クス型電子源の製造方法であって、基板上に配線と素子
電極を形成する工程と、各素子行または素子列において
少なくとも１素子からなる群を形成し、該群毎に、導電
性膜を形成する工程と該導電性膜にフォーミング処理を
施して電子放出部を形成する工程を施すことを特徴とす
る電子源の製造方法。
【請求項３】上記導電性膜のフォーミング処理を施す
工程が、１素子毎に行なう請求項２記載の電子源の製造
方法。
【請求項４】上記素子電極が同一面上に配置された平
面型の素子である請求項１〜３いずれかに記載の電子源
の製造方法。
【請求項５】上記電子放出素子が、表面伝導型電子放
出素子である請求項１〜４いずれかに記載の電子源の製
造方法。
【請求項６】上記群が１素子からなる請求項１、２、
４、５いずれかに記載の電子源の製造方法。
【請求項７】上記導電性膜を形成する工程が、金属元
素を含有する溶液を液滴として付与する工程を有する請
求項１〜６いずれかに記載の電子源の製造方法。
【請求項８】上記導電性膜を形成する工程が、金属元
素を含有する溶液を液滴として付与した後、該溶液を焼
成する工程を有する請求項７記載の電子源の製造方法。
【請求項９】上記焼成工程が電磁波照射による請求項
８記載の電子源の製造方法。
【請求項１０】請求項１記載の製造方法により製造さ
れたことを特徴とする電子源。
【請求項１１】請求項２記載の製造方法により製造さ
れたことを特徴とする電子源。
【請求項１２】請求項１０記載の電子源と、画像形成
部材、及び情報信号により各素子から放出される電子線
を制御する制御電極を有することを特徴とする画像形成
装置。
【請求項１３】請求項１１記載の電子源と、画像形成
部材とを有することを特徴とする画像形成装置。
【請求項１４】請求項１記載の製造方法で得られた電
子源を、該電子源から放出される電子線を制御する制御
電極と、該電子源からの電子線の照射により画像を形成
する画像形成部材と組み合わせることを特徴とする画像
形成装置の製造方法。
【請求項１５】請求項２記載の製造方法で得られた電
子源を、該電子源からの電子線の照射により画像を形成
する画像形成部材と組み合わせることを特徴とする画像
形成装置の製造方法。
【請求項１６】請求項１〜９のいずれかに記載の電子
源の製造方法を実施するための製造装置であって、少な
くとも、導電性膜形成手段と、任意の導電性膜にフォー
ミング処理を施す手段とを有することを特徴とする電子
源の製造装置。
【請求項１７】上記導電性膜形成手段が、少なくと
も、金属元素を含有する溶液を液滴として付与する手段
を有する請求項１６記載の電子源の製造装置。
【請求項１８】上記導電性膜形成手段が、少なくと
も、金属元素を含有する溶液を液滴として付与する手段
と、該溶液を焼成する手段とを有する請求項１６記載の
電子源の製造装置。